JPS5986318A - 信号増幅回路 - Google Patents
信号増幅回路Info
- Publication number
- JPS5986318A JPS5986318A JP57195870A JP19587082A JPS5986318A JP S5986318 A JPS5986318 A JP S5986318A JP 57195870 A JP57195870 A JP 57195870A JP 19587082 A JP19587082 A JP 19587082A JP S5986318 A JPS5986318 A JP S5986318A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- voltage
- feedback
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
を
本発明は差動増幅回路Ｉ有する信号増幅回路に関する。
従来の差動増幅回路を有する信号増幅回路は第１図に示
すように構成されている。同図においてＰＮＰ型トラン
ジスタ（Ｑｌｌ）と（Ｑ１２）はカレントミラー回路を
、ＮＰＮ型トランジスタ（Ｑｌａ）と（Ｑｌａ）は差動
増幅回路を構成している。
すように構成されている。同図においてＰＮＰ型トラン
ジスタ（Ｑｌｌ）と（Ｑ１２）はカレントミラー回路を
、ＮＰＮ型トランジスタ（Ｑｌａ）と（Ｑｌａ）は差動
増幅回路を構成している。
このカレントミラー回路のトランジスタ（（ｈｔ）のコ
レクタはトランジスタ（Ｑｌａ ）のコレクタに。
レクタはトランジスタ（Ｑｌａ ）のコレクタに。
又、トランジスタ（Ｑ１２）のコレクタはトランジスタ
（Ｑｌａ）のコレクタにそれぞれ接続されておシ、トラ
ンジスタ（Ｑｌａ）、 （Ｑｌａ）に対しコレクタ電
流を供給している。トランジスタ（Ｑ１０）のベースは
、コンデンサ（ＩＩ）を介して信号入力端子（１２１に
接続されると共に抵抗０．３）を介してアースに接続さ
れる。差動増幅回路のトランジスタ（Ｑｌａ）のベース
は抵抗（＋４）を介して信号出力端子１５）に接続され
ると共に直列接続された抵抗（１６１とコンデンサ（」
ηを介してアースに接続される。トランジスタ（Ｑｌａ
）と（Ｑｌａ ）の各エミッタは共通に接続され定電流
源（１８）の一端に接続される。前記トランジスタ（Ｑ
ｌａ）のコレクタはまだＰＮＰ型トランジスタ（Ｑ１５
）のベースに接続されている。このトランジスタ（（
ｈｓ ）のコレクタは前記信号出力端ｔ１５１と抵抗（
１４１の結合点（Ｃ）に接続されると共に定電流源０９
の一端に接続される。トランジスタ（Ｑｌｌ）、 （Ｑ
１２）、 （Ｑ１５）のエミッタとアースの間には直流
電圧源（２Ｇが接続され、前記エミッタに＋ＶＣＣのＤ
Ｃ＠圧が印加されている。また前記電流源＋＋８１．１
１の他端とアースの間には直流電の 川原（２１）が接続され前記電流源ｕｓ、 （１！Ｊｙ
他端に−ｖＥｇのＤＣ＠圧がかけられている。
（Ｑｌａ）のコレクタにそれぞれ接続されておシ、トラ
ンジスタ（Ｑｌａ）、 （Ｑｌａ）に対しコレクタ電
流を供給している。トランジスタ（Ｑ１０）のベースは
、コンデンサ（ＩＩ）を介して信号入力端子（１２１に
接続されると共に抵抗０．３）を介してアースに接続さ
れる。差動増幅回路のトランジスタ（Ｑｌａ）のベース
は抵抗（＋４）を介して信号出力端子１５）に接続され
ると共に直列接続された抵抗（１６１とコンデンサ（」
ηを介してアースに接続される。トランジスタ（Ｑｌａ
）と（Ｑｌａ ）の各エミッタは共通に接続され定電流
源（１８）の一端に接続される。前記トランジスタ（Ｑ
ｌａ）のコレクタはまだＰＮＰ型トランジスタ（Ｑ１５
）のベースに接続されている。このトランジスタ（（
ｈｓ ）のコレクタは前記信号出力端ｔ１５１と抵抗（
１４１の結合点（Ｃ）に接続されると共に定電流源０９
の一端に接続される。トランジスタ（Ｑｌｌ）、 （Ｑ
１２）、 （Ｑ１５）のエミッタとアースの間には直流
電圧源（２Ｇが接続され、前記エミッタに＋ＶＣＣのＤ
Ｃ＠圧が印加されている。また前記電流源＋＋８１．１
１の他端とアースの間には直流電の 川原（２１）が接続され前記電流源ｕｓ、 （１！Ｊｙ
他端に−ｖＥｇのＤＣ＠圧がかけられている。
上述の回路において抵抗（＋３）、 （１４４の抵抗値
をＲ１゜１ 抵抗（順のそれをｉとすると、結合点（Ａ）の電圧は抵
抗（１３１を流れるトランジスタ（Ｑ１３）のベース電
流（ＩｎＩ３）により決まシ、その値は−ＲＩＩ８１３
である。同様に結合点（Ｂ）の電圧は−ＲＩ Ｉ Ｂ
１３であり前記結合点（Ａ）のそれに等しい。
をＲ１゜１ 抵抗（順のそれをｉとすると、結合点（Ａ）の電圧は抵
抗（１３１を流れるトランジスタ（Ｑ１３）のベース電
流（ＩｎＩ３）により決まシ、その値は−ＲＩＩ８１３
である。同様に結合点（Ｂ）の電圧は−ＲＩ Ｉ Ｂ
１３であり前記結合点（Ａ）のそれに等しい。
結合点（Ｂ）と（Ｃ）の間の電圧はトランジスタ（Ｑ１
４ ）のベース電流ｌＢ１４によシ＋ ”ｌｌＢ１
４であるが＊ １Ｂ１３＝”Ｂ１４であることから−
ＲＩ Ｉ Ｂ １３となり結合点（Ｃ）の電圧は（結合
点（Ｂ）の電圧）−（結合点（Ｂ）および（Ｃ）相互間
の電圧）であるからｅ −ＲＩＩＢ１３− （−ＲＩＩ
Ｂ１３ ） ＝ Ｏとなり、すなわち差動増幅回路にお
ける出力オフセット眼圧は発生しない。
４ ）のベース電流ｌＢ１４によシ＋ ”ｌｌＢ１
４であるが＊ １Ｂ１３＝”Ｂ１４であることから−
ＲＩ Ｉ Ｂ １３となり結合点（Ｃ）の電圧は（結合
点（Ｂ）の電圧）−（結合点（Ｂ）および（Ｃ）相互間
の電圧）であるからｅ −ＲＩＩＢ１３− （−ＲＩＩ
Ｂ１３ ） ＝ Ｏとなり、すなわち差動増幅回路にお
ける出力オフセット眼圧は発生しない。
いま、差動増幅回路の入力インピーダンスを下げようと
し、抵抗（１３１の値を前記Ｒ１より小抵抗値のＲ２に
下げると、結合点（Ａ）の電圧は−Ｒ２Ｉｕｔａであり
、結合点（Ｂ）の電圧も−Ｒ２■旧３である。このとき
、結合点（Ｂ）および（Ｃ）相互間の電圧は−ＲＩＩＢ
１４である。まだ結合点（Ｃ）の電圧は、（結合点（Ｂ
）の電圧）＝（結合点（Ｂ）および（Ｃ）相互間の電圧
）であり＊ ｌｌ１１３ ” ＩｎＩ４であることか
らＩ −Ｒ２ＩＢ１３−（−Ｒ＋Ｉｎｔ４）＝（Ｊ尤１
−Ｒ２）ＩｎＩ３となりｅ （Ｒ＋−Ｒ２）ＩｎＩ３
なる出力オフセット電圧が発生する。そこで抵抗０４）
を前記バイア２ ス抵抗（１３１の抵抗値と同じＲ２とし、抵抗ｆ１６１
を荀のイ直にすることにより、出力オフセット′１１Ｌ
圧は再び無くすることができるが、トランジスタ（Ｑ１
５）の負荷が小さくなるので重負荷となり多大な駆動電
流が必要となるという欠点が新たに生じる。
し、抵抗（１３１の値を前記Ｒ１より小抵抗値のＲ２に
下げると、結合点（Ａ）の電圧は−Ｒ２Ｉｕｔａであり
、結合点（Ｂ）の電圧も−Ｒ２■旧３である。このとき
、結合点（Ｂ）および（Ｃ）相互間の電圧は−ＲＩＩＢ
１４である。まだ結合点（Ｃ）の電圧は、（結合点（Ｂ
）の電圧）＝（結合点（Ｂ）および（Ｃ）相互間の電圧
）であり＊ ｌｌ１１３ ” ＩｎＩ４であることか
らＩ −Ｒ２ＩＢ１３−（−Ｒ＋Ｉｎｔ４）＝（Ｊ尤１
−Ｒ２）ＩｎＩ３となりｅ （Ｒ＋−Ｒ２）ＩｎＩ３
なる出力オフセット電圧が発生する。そこで抵抗０４）
を前記バイア２ ス抵抗（１３１の抵抗値と同じＲ２とし、抵抗ｆ１６１
を荀のイ直にすることにより、出力オフセット′１１Ｌ
圧は再び無くすることができるが、トランジスタ（Ｑ１
５）の負荷が小さくなるので重負荷となり多大な駆動電
流が必要となるという欠点が新たに生じる。
本発明の目的は、上記のような従来技術の欠点を除去し
、出力オフセット電圧の無い差動増幅回路を有する信号
増幅回路を得ることにある。
、出力オフセット電圧の無い差動増幅回路を有する信号
増幅回路を得ることにある。
本発明においては、上記目的を達成するために、エミッ
タが共通に電流源に接続され、コレクタがカレントミラ
ー回路のコレクタと接続される一対のトランジスタを含
む差動増幅回路において、信号入力端と反対側の入力端
と出力端との間に帰還抵抗を設けると共にこの帰還抵抗
と前記反対側の入力端の間にインピーダンス変換回路を
挿入することにより、前記帰還抵抗に流れる電流を適宜
設定して、前記トランジスタ回路のオフセット′４圧を
無くすようにした信号増幅回路を構成している。
タが共通に電流源に接続され、コレクタがカレントミラ
ー回路のコレクタと接続される一対のトランジスタを含
む差動増幅回路において、信号入力端と反対側の入力端
と出力端との間に帰還抵抗を設けると共にこの帰還抵抗
と前記反対側の入力端の間にインピーダンス変換回路を
挿入することにより、前記帰還抵抗に流れる電流を適宜
設定して、前記トランジスタ回路のオフセット′４圧を
無くすようにした信号増幅回路を構成している。
本発明の一実施例を第２図を参照して説明する。
同図において、ＰＮＰ形トランジスタ（Ｑ２１ ）と（
Ｑ２２）はカレントミラー回路を、ＮＰＮ形トランジス
タ（Ｑ２５ ）と（Ｑ２６）は差動増幅器を構成してい
る。前記カレントミラー回路のトランジスタ（Ｑ２１
）のコレクタは差動増幅器を構成しているトランジスタ
（Ｑ２５ ）のコレツタに、又トランジスタ（Ｑ２２
）のコレクタはトランジスタ（Ｑ２６）のコレクタにそ
れぞれ接続されている。
Ｑ２２）はカレントミラー回路を、ＮＰＮ形トランジス
タ（Ｑ２５ ）と（Ｑ２６）は差動増幅器を構成してい
る。前記カレントミラー回路のトランジスタ（Ｑ２１
）のコレクタは差動増幅器を構成しているトランジスタ
（Ｑ２５ ）のコレツタに、又トランジスタ（Ｑ２２
）のコレクタはトランジスタ（Ｑ２６）のコレクタにそ
れぞれ接続されている。
前記差動増幅回路の一方のトランジスタの入力電極側即
ちトランジスタ（Ｑ２５）のベースはコンデンサ（２４
Ｊを介して信号入力端子（２５）に接続されると共にバ
イアス抵抗（２６１を通してアースに接続されている。
ちトランジスタ（Ｑ２５）のベースはコンデンサ（２４
Ｊを介して信号入力端子（２５）に接続されると共にバ
イアス抵抗（２６１を通してアースに接続されている。
なお、前記トランジスタ（Ｑ２５）。
（Ｑ２６ ）のエミッタは共に定電流源（油の一端に接
続されている。前記差動増幅回路の他方のトランジスタ
の入力′１極側即ち前記トランジスタ（Ｑ２６）のベー
スは、トランジスタ（Ｑ２３）、 （Ｑ２４）。
続されている。前記差動増幅回路の他方のトランジスタ
の入力′１極側即ち前記トランジスタ（Ｑ２６）のベー
スは、トランジスタ（Ｑ２３）、 （Ｑ２４）。
（Ｑ２７ ）、 （Ｑ２８）及び定電流源Ｃ２８）によ
り構成されるインピーダンス変換回路を介して、帰還抵
抗（２９１の一端に接続される。前記インピーダンス変
換回路は次のとおシ構成される。即ち前記トランジスタ
（Ｑ２６ ）のベースに接続されるＮ Ｐ Ｎ 形トラ
ンジスタ（Ｑ２７ ）のベースとコレクタは短絡接続さ
れ、トランジスタ（Ｑ２８ ）のベメスは前記抵抗（２
９）の一端に接続される。トランジスタ（Ｑ２７）＠（
Ｑ２８ ）のエミッタは共に定電流源（２８１の一端に
接続される。トランジスタ（Ｑ２７ ）のコレクタはカ
ーレントミラー回路のトランジスタ（Ｑ２３）ノコレク
タに、トランジスタ（Ｑ２８ ）のコレクタは同じくト
ランジスタ（Ｑ２４）のコレクタにそれぞれ接続されて
いる。以上構成されるインピーダンス変換回路と抵抗＋
２！１１の接続点は抵抗（３ｔｌ）とコンデンサ（３１
）の直列回路を介してアースに接続される。
り構成されるインピーダンス変換回路を介して、帰還抵
抗（２９１の一端に接続される。前記インピーダンス変
換回路は次のとおシ構成される。即ち前記トランジスタ
（Ｑ２６ ）のベースに接続されるＮ Ｐ Ｎ 形トラ
ンジスタ（Ｑ２７ ）のベースとコレクタは短絡接続さ
れ、トランジスタ（Ｑ２８ ）のベメスは前記抵抗（２
９）の一端に接続される。トランジスタ（Ｑ２７）＠（
Ｑ２８ ）のエミッタは共に定電流源（２８１の一端に
接続される。トランジスタ（Ｑ２７ ）のコレクタはカ
ーレントミラー回路のトランジスタ（Ｑ２３）ノコレク
タに、トランジスタ（Ｑ２８ ）のコレクタは同じくト
ランジスタ（Ｑ２４）のコレクタにそれぞれ接続されて
いる。以上構成されるインピーダンス変換回路と抵抗＋
２！１１の接続点は抵抗（３ｔｌ）とコンデンサ（３１
）の直列回路を介してアースに接続される。
また、前記抵抗ｔ２９）の他端は信号出力端子０２に接
続される。前記差動増幅回路のトランジスタ（Ｑ２５）
のコレクタはまたＰＮＰ形トランジスタ（Ｑ２９）ノベ
ースに接続される。同トランジスタ（Ｑ２９ ）のコレ
クタは出力端子（３渇と電流源（３国の一端に接続され
る。トランジスタ（Ｑ２１）、 （Ｑ２゜）（Ｑ２３）
、 （Ｑ２４）及び（Ｑ２９ ）のエミッタとアースの
間には、＋Ｖｃｃの直流電源０４）が接続されておシそ
のプラス端が前記トランジスタのエミッタに、マイナス
端がアースに接続されている。゛まだ前記各電流源とア
ースの間には直流電源（３ωが接続されており、そのプ
ラス端はアースに、マイナス端は定電流源に接続されて
いる。
続される。前記差動増幅回路のトランジスタ（Ｑ２５）
のコレクタはまたＰＮＰ形トランジスタ（Ｑ２９）ノベ
ースに接続される。同トランジスタ（Ｑ２９ ）のコレ
クタは出力端子（３渇と電流源（３国の一端に接続され
る。トランジスタ（Ｑ２１）、 （Ｑ２゜）（Ｑ２３）
、 （Ｑ２４）及び（Ｑ２９ ）のエミッタとアースの
間には、＋Ｖｃｃの直流電源０４）が接続されておシそ
のプラス端が前記トランジスタのエミッタに、マイナス
端がアースに接続されている。゛まだ前記各電流源とア
ースの間には直流電源（３ωが接続されており、そのプ
ラス端はアースに、マイナス端は定電流源に接続されて
いる。
次に動作について説明する。
入力信号端子（２■に加えられる信号が増幅されて信号
出力端子０２に導出される信号増幅動作は本発明に直接
関係ないのでここではその説明を省略し、以下増幅回路
のオフセット′電圧に関して説明する。
出力端子０２に導出される信号増幅動作は本発明に直接
関係ないのでここではその説明を省略し、以下増幅回路
のオフセット′電圧に関して説明する。
いま差動増幅回路のトランジスタ（Ｑ２５）−（Ｑ２６
）のエミッタ電流を１．この電流により決定される同
トランジスタ（Ｑ２５）のベース゛４ｊ、 流部くトラ
ンジスタ（Ｑ２８ ）のベース′覗流部ち帰還抵抗（２
９）を流れる電流ＩＢ２をＩＢ１／Ｎ、前記帰還抵抗（
２０の抵抗をＮ、Ｈにそれぞれ設定する。なお！前記設
定条件中ＮはＮ〉１であり例えば１ｏを挙げられる。
）のエミッタ電流を１．この電流により決定される同
トランジスタ（Ｑ２５）のベース゛４ｊ、 流部くトラ
ンジスタ（Ｑ２８ ）のベース′覗流部ち帰還抵抗（２
９）を流れる電流ＩＢ２をＩＢ１／Ｎ、前記帰還抵抗（
２０の抵抗をＮ、Ｈにそれぞれ設定する。なお！前記設
定条件中ＮはＮ〉１であり例えば１ｏを挙げられる。
上記設定争件によれば、接続点（Ａ）の電圧は−Ｒ，Ｉ
Ｂ、となり、接続点（Ｂ）及び（Ｃ）相互間の電圧は−
Ｎ、Ｒ・ＩＢ２ ＝−Ｎ−Ｒ・ＩＢＩ ／ Ｎ ＝−Ｒ
４ｎ１となる。従って、接続点（Ｃ）の電圧は（接続点
（Ｂ）の成田−接続点（Ｂ）及び（Ｃ）相互間の畦土）
であるから−Ｒ４ｎｔ −（−Ｒ４ｎｔ）＝Ｏトｉ リ
、 、ｔフセットｌ圧は発生しない。
Ｂ、となり、接続点（Ｂ）及び（Ｃ）相互間の電圧は−
Ｎ、Ｒ・ＩＢ２ ＝−Ｎ−Ｒ・ＩＢＩ ／ Ｎ ＝−Ｒ
４ｎ１となる。従って、接続点（Ｃ）の電圧は（接続点
（Ｂ）の成田−接続点（Ｂ）及び（Ｃ）相互間の畦土）
であるから−Ｒ４ｎｔ −（−Ｒ４ｎｔ）＝Ｏトｉ リ
、 、ｔフセットｌ圧は発生しない。
前記ＩＢ２をＩＢ、／Ｎに設定するためにはこの実施例
では、定電流源（２樽の電流を定電流源（２７）の１／
Ｎにすればよい。
では、定電流源（２樽の電流を定電流源（２７）の１／
Ｎにすればよい。
Ｐｇ３図を参照して本発明に係る信号増幅回路の他の実
施例を説明する。
施例を説明する。
信号入力端子（４１）はコンデンサ（４２１を介してＮ
ＰＮ形トランジスタ（Ｑ３１ ）のベースに接続される
。
ＰＮ形トランジスタ（Ｑ３１ ）のベースに接続される
。
同トランジスタ（Ｑ３１ ）のベースはバイアス抵抗（
４′３を介してアースに接続され、コレクタは４−Ｖｃ
ｃ ｔｊｔ ＃、 ｆ４４）のプラス極に接続され、
エミッタは定電流源（４！１の一端に接続される。
４′３を介してアースに接続され、コレクタは４−Ｖｃ
ｃ ｔｊｔ ＃、 ｆ４４）のプラス極に接続され、
エミッタは定電流源（４！１の一端に接続される。
前記トランジスタ（Ｑ３１）のエミッタは分岐して差動
増幅回路の一方の入力側即ちＮＰＮ形トランジスタ（Ｑ
３２ ）のベースに接続される。ＮＰう Ｎ形・トランジスタ（Ｑ３３ ）のエミッタは前記トラ
ンジスタ（Ｑ３２ ）のエミッタと共に定電流源（４６
）の一端に、トランジスタ（Ｑ３２）、 （Ｑ３３）の
各コレクタはカレントミラー回路を４ｆｆ成するＰＮＰ
形トランジスタ（Ｑ３４）、 （Ｑ３５）の各コレクタ
にそれぞれ接続される。また前記トランジスタ（Ｑ３３
）のベース即ち差動増幅回路の他方の入力側はＮＰＮ形
トランジスタ（Ｑ３６ ）のエミッタに接続される。ト
ランジスタ（Ｑ３６ ）のエミッタはまた定電流源（，
４７）の一端に、同コレクタは前記＋ＶＣＣ・、ば源（
４滲のプラス極に接続されインピーダンス変換回路を構
成している。
増幅回路の一方の入力側即ちＮＰＮ形トランジスタ（Ｑ
３２ ）のベースに接続される。ＮＰう Ｎ形・トランジスタ（Ｑ３３ ）のエミッタは前記トラ
ンジスタ（Ｑ３２ ）のエミッタと共に定電流源（４６
）の一端に、トランジスタ（Ｑ３２）、 （Ｑ３３）の
各コレクタはカレントミラー回路を４ｆｆ成するＰＮＰ
形トランジスタ（Ｑ３４）、 （Ｑ３５）の各コレクタ
にそれぞれ接続される。また前記トランジスタ（Ｑ３３
）のベース即ち差動増幅回路の他方の入力側はＮＰＮ形
トランジスタ（Ｑ３６ ）のエミッタに接続される。ト
ランジスタ（Ｑ３６ ）のエミッタはまた定電流源（，
４７）の一端に、同コレクタは前記＋ＶＣＣ・、ば源（
４滲のプラス極に接続されインピーダンス変換回路を構
成している。
前記トランジスタ（Ｑ３６ ）のベースはまた帰還抵抗
（４０を介して信号入力端子四に接続されると共に直列
接続された抵抗（５０）及びコンデンサ（５１）を介し
てアースに接続される。
（４０を介して信号入力端子四に接続されると共に直列
接続された抵抗（５０）及びコンデンサ（５１）を介し
てアースに接続される。
前記差動増幅回路の一方のトランジスタ（Ｑ３２）のコ
レクタは分岐して）’ Ｎ Ｐ形トランジスタ（Ｑ３７
）のペースに接続される。このトランジスタ（（ｈ・
＋）のコレクタは前記出力端子（４９）及び定醒流回路
（５２）の一端に、エミッタは前記′電源（４＠のプラ
ス極に接続される。
レクタは分岐して）’ Ｎ Ｐ形トランジスタ（Ｑ３７
）のペースに接続される。このトランジスタ（（ｈ・
＋）のコレクタは前記出力端子（４９）及び定醒流回路
（５２）の一端に、エミッタは前記′電源（４＠のプラ
ス極に接続される。
なお、前記各定電流源（４！ＩＱ、 （４６］、 （４
７）、 （５２）の各他端け−ＶＥＥ電源（５３）の
マイナス極に接続される。この’に源（５３）のプラス
極はアースされる。
７）、 （５２）の各他端け−ＶＥＥ電源（５３）の
マイナス極に接続される。この’に源（５３）のプラス
極はアースされる。
次に動作について説明する。ここでもオフセット′電圧
に限って説明する。
に限って説明する。
差動増幅回路の一方の入力側において、定電流源（４つ
に基づくトランジスタ（Ｑ３１）のベース亀ジスタ（Ｑ
３６）のペース電流ＩＢ２即ち抵抗（痢を流れる電流を
前記ＩＢＩの１／Ｎ、同抵抗（４ユの抵抗をＮ、Ｒとそ
れぞれ設定する。なお、上記設定条件中ＮはＮ〉１であ
って例えばＩＯが挙られる。
に基づくトランジスタ（Ｑ３１）のベース亀ジスタ（Ｑ
３６）のペース電流ＩＢ２即ち抵抗（痢を流れる電流を
前記ＩＢＩの１／Ｎ、同抵抗（４ユの抵抗をＮ、Ｒとそ
れぞれ設定する。なお、上記設定条件中ＮはＮ〉１であ
って例えばＩＯが挙られる。
上記条件によれば、トランジスタ（Ｑ３Ｌ）のベースと
抵抗（４段の接続点（Ａ）の′【電圧は−１１・ＩＢＩ
となシ、トランジスタ（Ｑ３６ ）及び抵抗（４８１の
接続点（Ｂ）と、同抵抗（４８）及び出力喘子（佃の接
続点（Ｃ）との間の電圧は−Ｎ、Ｒ，ＩＢ２＝−Ｎ−Ｒ
，ＩＢ、／Ｎ ニーＲ・ＩＢＩとなる。
抵抗（４段の接続点（Ａ）の′【電圧は−１１・ＩＢＩ
となシ、トランジスタ（Ｑ３６ ）及び抵抗（４８１の
接続点（Ｂ）と、同抵抗（４８）及び出力喘子（佃の接
続点（Ｃ）との間の電圧は−Ｎ、Ｒ，ＩＢ２＝−Ｎ−Ｒ
，ＩＢ、／Ｎ ニーＲ・ＩＢＩとなる。
従って、接続点（Ｃ）の電圧は（接続点（Ｂ）の電圧−
接続点（Ｂ）及び（Ｃ）相カー間の電圧）であるから−
Ｒ・■旧−（−Ｒ−Ｉ Ｂｌ ）＝ Ｏとなり、オフセ
ラ） 螺圧は発生しない。
接続点（Ｂ）及び（Ｃ）相カー間の電圧）であるから−
Ｒ・■旧−（−Ｒ−Ｉ Ｂｌ ）＝ Ｏとなり、オフセ
ラ） 螺圧は発生しない。
前記ＩＢ２をＩＢＩの１／Ｈに設定するには、この実施
例においては、定電流源（４７１によるトランジスタ（
Ｑ３６）のエミッタ゛ぼ流を、定電流源（何によるトラ
ンジスタ（Ｑ３１）のエミッタ電流の１／Ｎにすればよ
い。
例においては、定電流源（４７１によるトランジスタ（
Ｑ３６）のエミッタ゛ぼ流を、定電流源（何によるトラ
ンジスタ（Ｑ３１）のエミッタ電流の１／Ｎにすればよ
い。
べ、帰還抵抗値を大きくすることができると共に、バイ
アス抵抗と帰還抵抗の値が異なるにも拘らず、出力オフ
セット紙圧の発生を抑制することができ、しかも駆動電
流も小さくて良いという効果がある。
アス抵抗と帰還抵抗の値が異なるにも拘らず、出力オフ
セット紙圧の発生を抑制することができ、しかも駆動電
流も小さくて良いという効果がある。
回路構成図、第３図は本発明に係る＝２」首１１１４回
路の他の実権例を示す回路構成ＩＧ＜１である。
路の他の実権例を示す回路構成ＩＧ＜１である。
Claims (1)
- 差動的に結合される少なくとも一対のトランジスタを含
み、一方のトランジスタの入力電極側に信号入力端子及
びバイアス抵抗が、他方の′それに前記バイアス抵抗の
Ｎ倍（Ｎ＞１）の抵抗値を有する帰還抵抗がそれぞれ結
合されて成る差動増幅回路と、この増幅回路の前記他方
トランジスタの入力電極及び帰還抵抗相互間に結合され
前記帰還抵抗に流れる電流を前記バイアス抵抗に流れる
それに対し、実質１／Ｎに設定するインピーダンス変換
回路とを具備したことを特徴とする信号増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57195870A JPS5986318A (ja) | 1982-11-10 | 1982-11-10 | 信号増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57195870A JPS5986318A (ja) | 1982-11-10 | 1982-11-10 | 信号増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5986318A true JPS5986318A (ja) | 1984-05-18 |
Family
ID=16348353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57195870A Pending JPS5986318A (ja) | 1982-11-10 | 1982-11-10 | 信号増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5986318A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103168354A (zh) * | 2010-09-17 | 2013-06-19 | 日本电信电话株式会社 | 电感器 |
-
1982
- 1982-11-10 JP JP57195870A patent/JPS5986318A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103168354A (zh) * | 2010-09-17 | 2013-06-19 | 日本电信电话株式会社 | 电感器 |
| US9082543B2 (en) | 2010-09-17 | 2015-07-14 | Nippon Telegraph And Telephone Corporation | Inductor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3932768A (en) | Limiting amplifier | |
| JPH03150908A (ja) | 直流結合トランスインピーダンス型増幅器 | |
| US4442400A (en) | Voltage-to-current converting circuit | |
| JP2559392B2 (ja) | ブリツジ増幅器 | |
| US4797629A (en) | Wide range operational amplifier input stage | |
| US4760286A (en) | Comparator with input offset current elimination | |
| US5510754A (en) | Fast slewing amplifier using dynamic current mirrors | |
| EP0284092A2 (en) | Differential Amplifier | |
| US5389894A (en) | Power amplifier having high output voltage swing and high output drive current | |
| JP3082690B2 (ja) | 演算増幅回路 | |
| US5623229A (en) | Compensation circuit for input stage of high speed operational amplifier | |
| JPH0232585B2 (ja) | ||
| JPS5986318A (ja) | 信号増幅回路 | |
| EP0478389B1 (en) | Amplifier having polygonal-line characteristics | |
| EP0435335B1 (en) | Transistor circuit and level converting circuit | |
| US5155429A (en) | Threshold voltage generating circuit | |
| US5598128A (en) | Operational amplifier with high common mode rejection | |
| JPS6252486B2 (ja) | ||
| JPH0352031Y2 (ja) | ||
| JP3141892B2 (ja) | 演算増幅器 | |
| JPS6123852Y2 (ja) | ||
| JPS6259926B2 (ja) | ||
| JPH05206759A (ja) | ベース電流補償回路 | |
| JPS6035303Y2 (ja) | 波形整形回路 | |
| JP3309878B2 (ja) | アンプ |