WO2010092804A1 - ダイシングシート付き半導体保護膜形成用フィルム、これを用いた半導体装置の製造方法及び半導体装置 - Google Patents

ダイシングシート付き半導体保護膜形成用フィルム、これを用いた半導体装置の製造方法及び半導体装置 Download PDF

Info

Publication number
WO2010092804A1
WO2010092804A1 PCT/JP2010/000810 JP2010000810W WO2010092804A1 WO 2010092804 A1 WO2010092804 A1 WO 2010092804A1 JP 2010000810 W JP2010000810 W JP 2010000810W WO 2010092804 A1 WO2010092804 A1 WO 2010092804A1
Authority
WO
WIPO (PCT)
Prior art keywords
protective film
film
semiconductor
forming
dicing sheet
Prior art date
Application number
PCT/JP2010/000810
Other languages
English (en)
French (fr)
Inventor
平野孝
吉田将人
Original Assignee
住友ベークライト株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友ベークライト株式会社 filed Critical 住友ベークライト株式会社
Priority to EP10741084A priority Critical patent/EP2398048A1/en
Priority to SG2011055985A priority patent/SG173526A1/en
Priority to JP2010550458A priority patent/JPWO2010092804A1/ja
Priority to CN2010800077183A priority patent/CN102318059A/zh
Priority to US13/147,127 priority patent/US20110291300A1/en
Priority to US13/520,423 priority patent/US20130026648A1/en
Priority to SG2012049540A priority patent/SG182363A1/en
Priority to PCT/JP2010/004932 priority patent/WO2011089664A1/ja
Priority to JP2011550726A priority patent/JPWO2011089664A1/ja
Priority to KR1020127021532A priority patent/KR20120132483A/ko
Priority to CN2010800619736A priority patent/CN102714186A/zh
Priority to TW099126592A priority patent/TW201132730A/zh
Publication of WO2010092804A1 publication Critical patent/WO2010092804A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F290/00—Macromolecular compounds obtained by polymerising monomers on to polymers modified by introduction of aliphatic unsaturated end or side groups
    • C08F290/02—Macromolecular compounds obtained by polymerising monomers on to polymers modified by introduction of aliphatic unsaturated end or side groups on to polymers modified by introduction of unsaturated end groups
    • C08F290/06—Polymers provided for in subclass C08G
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F290/00—Macromolecular compounds obtained by polymerising monomers on to polymers modified by introduction of aliphatic unsaturated end or side groups
    • C08F290/02—Macromolecular compounds obtained by polymerising monomers on to polymers modified by introduction of aliphatic unsaturated end or side groups on to polymers modified by introduction of unsaturated end groups
    • C08F290/06—Polymers provided for in subclass C08G
    • C08F290/064—Polymers containing more than one epoxy group per molecule
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/34—Silicon-containing compounds
    • C08K3/36—Silica
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/27003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the layer preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H01L2224/2743—Manufacturing methods by blanket deposition of the material of the layer connector in solid form
    • H01L2224/27436—Lamination of a preform, e.g. foil, sheet or layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29499—Shape or distribution of the fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01059—Praseodymium [Pr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01072—Hafnium [Hf]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/25—Web or sheet containing structurally defined element or component and including a second component containing structurally defined particles
    • Y10T428/259—Silicic material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2813—Heat or solvent activated or sealable
    • Y10T428/2817—Heat sealable
    • Y10T428/2826—Synthetic resin or polymer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2848—Three or more layers

Definitions

  • the present invention relates to a film for forming a semiconductor protective film with a dicing sheet, a method for manufacturing a semiconductor device using the film, and a semiconductor device.
  • the present invention has been made in view of the above circumstances, and its purpose is to form a protective film on the surface opposite to the substrate mounting surface of the uppermost semiconductor element without reducing the throughput of the manufacturing process. Thus, the reliability of the semiconductor device is improved.
  • a film for forming a semiconductor protective film that is mounted on a substrate and protects a semiconductor element located on the outermost side A protective film forming layer configured to protect the surface opposite to the surface mounted on the base material of the semiconductor element, which is composed of a resin composition; A dicing sheet laminated on the protective film forming layer; A film for forming a semiconductor protective film with a dicing sheet is provided.
  • the present invention is a film for forming a semiconductor protective film with a dicing sheet, which is mounted on a substrate and protects the surface opposite to the surface mounted on the substrate of the semiconductor element located on the outermost side.
  • This film for forming a semiconductor protective film with a dicing sheet has a protective film forming layer composed of a resin composition, and a dicing sheet laminated on the protective film forming layer.
  • the base material include a resin substrate and a structure in which a plurality of semiconductor elements are stacked on the resin substrate.
  • thermosetting component (A) is a resin that undergoes a thermosetting reaction alone, or a resin that undergoes a thermosetting reaction with a curing agent, and is not particularly limited, but includes bisphenol A epoxy resin, bisphenol F epoxy resin, and the like.
  • the lower limit of the weight average molecular weight of the resin component in the resin composition constituting the protective film forming layer is preferably 100 or more, and more preferably 200 or more.
  • the upper limit of the weight average molecular weight of the resin component in the resin composition constituting the protective film forming layer is preferably 49,000 or less, and more preferably 40,000 or less.
  • R 1 is a hydrogen atom or an alkyl group, and n is an integer of 2 to 10.
  • the (meth) acryloyl-modified novolak type phenol resin (D14) is not particularly limited, but is a hydroxyl group of a novolac type phenol resin obtained by reacting a phenol compound with formaldehyde and a (meth) acrylate having an epoxy group. Examples thereof include resins obtained by addition reaction with epoxy groups.
  • thermosetting component (A) When an epoxy resin is used as the thermosetting component (A), it is not particularly limited, but it is preferable to include a curing catalyst that can further improve the curability of the protective film forming layer as described above.
  • the curing catalyst include amine catalysts such as imidazoles, 1,8-diazabicyclo (5,4,0) undecene, phosphorus catalysts such as triphenylphosphine, and the like. Among these, imidazoles that achieve both fast curability and storage stability of the protective film forming layer are preferable.
  • a curing agent such as a phenol novolac resin in addition to the compound (D1) described above.
  • the heat resistant resin composition is not particularly limited, but may further contain a coupling agent.
  • a coupling agent a silane coupling agent is preferable, and an epoxysilane coupling agent is particularly preferable.
  • the heat-resistant resin can be made into a varnish by dissolving or dispersing in an organic solvent such as methyl ethyl ketone, acetone, toluene, dimethylformamide.
  • the content of the inorganic filler (B) is preferably 60% by mass or more and 95% by mass or less, and particularly preferably 80% by mass or more and 90% by mass or less of the entire film resin composition. By being in the above range, a protective film forming layer having an excellent thermal elastic modulus can be obtained.
  • the dicing sheet 13 is stretched by an expanding device (not shown) without being irradiated with ultraviolet rays, and the singulated semiconductor wafer 15 (semiconductor element 18) and the protective film forming layer 12 are separated. (Semiconductor protective film 17) is opened at regular intervals and picked up by a collet 19 (FIG. 1 (e)).
  • thermosetting component (A) is an ortho cresol novolac type epoxy resin (manufactured by Nippon Kayaku Co., Ltd., EOCN-1020-80, epoxy equivalent 200 g / eq) 19.6% by mass, trifunctional epoxy resin (manufactured by Nippon Kayaku Co., Ltd., NC6000, epoxy equivalent 200 g / eq) 29% by mass, curing agent, liquid phenolic compound (Maywa Kasei Co., Ltd.) , MEH-8000H, hydroxyl group equivalent 141 g / OH group) 22 mass%, solid phenol Fat (Sumitomo Bakelite Co., Ltd., PR-HF-3, hydroxyl group equivalent: 104 g / OH group) 9% by mass, curing catalyst: 0.1 mass of imidazole compound (Shikoku Kasei Co., Ltd., 2P4MHZ-PW) As
  • solder reflow resistance The solder reflow resistance was visually evaluated as to whether the heat resistant film deteriorates or deforms after the solder reflow. ⁇ : All of 10 pieces were not deteriorated or deformed. ⁇ : 1 or more pieces of 10 pieces were deteriorated or deformed. The results are shown in Table 1.
  • the bismaleimide-triazine wiring substrate on which the semiconductor element was temporarily bonded was heat-treated at 250 ° C. for 10 seconds. Thereafter, an underfill material was poured between the semiconductor element and the substrate and cured at 150 ° C. for 2 hours to obtain a semiconductor device (flip chip package).
  • TSV Thinit-Silicon Via
  • a method for manufacturing a semiconductor device comprising: [14] A semiconductor device mounted on a structure such as a substrate, and a surface opposite to the surface mounted on the structure of a semiconductor element located on the outermost side is protected by a semiconductor protective film, A semiconductor device, wherein the semiconductor protective film is made of a cured product of the film for forming a semiconductor protective film according to any one of [1] to [10].

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Organic Chemistry (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Laminated Bodies (AREA)
  • Adhesive Tapes (AREA)
  • Macromonomer-Based Addition Polymer (AREA)
  • Wire Bonding (AREA)

Abstract

　本発明は、基材に搭載され、かつ最も外側に位置する半導体素子（１８）を保護するダイシングシート付き半導体保護膜形成用フィルム（１４）である。このダイシングシート付き半導体保護膜形成用フィルム（１４）は、樹脂組成物から構成され、半導体素子（１８）の基材に搭載される面と反対側の面を保護する保護膜形成層（１２）と、保護膜形成層に積層されたダイシングシート（１３）と、を有する。

Description

ダイシングシート付き半導体保護膜形成用フィルム、これを用いた半導体装置の製造方法及び半導体装置
　本発明は、ダイシングシート付き半導体保護膜形成用フィルム、これを用いた半導体装置の製造方法、及び、半導体装置に関する。
　近年、半導体装置の小型化、軽量化がより一層進められており、μＢＧＡ（Ｂａｌｌ　Ｇｒｉｄ　Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ　Ｓｉｚｅ　Ｐａｃｋａｇｅ）等のパッケージが開発されている。しかしながら、μＢＧＡやＣＳＰ等のパッケージでは、半導体素子がフェイスダウン型、つまり、半導体素子の回路面が半導体基板側に向けられた構造になっているため、パッケージの上部に半導体素子の裏面が露出している形状であり、パッケージを製造し、あるいは、パッケージを搬送する際に、半導体素子の端部が欠けてしまう等の問題を有していた。これらの問題の解決策として保護膜を半導体素子裏面に貼り付ける方法（例えば、特許文献１～３参照。）が開示されている。
特開２００２－２８０３２９号公報 特開２００４－２１４２８８号公報 特開２００７－２５０９７０号公報
　しかしながら、上記文献の技術では、保護膜成形層と半導体ウェハとを積層したのちに、ダイシングシートに貼り付ける工程が含まれるため、半導体装置の製造プロセスが煩雑になるという問題があった。
　本発明は上記事情に鑑みてなされたものであり、その目的とするところは、製造プロセスのスループットを低下させずに最上層の半導体素子の基材搭載面と反対側の面に保護膜を形成して、半導体装置の信頼性を向上させることにある。
　本発明によれば、
　基材に搭載され、かつ最も外側に位置する半導体素子を保護する半導体保護膜形成用フィルムであって、
　樹脂組成物から構成され、前記半導体素子の前記基材に搭載される面と反対側の面を保護する保護膜形成層と、
　前記保護膜形成層に積層されたダイシングシートと、
を有することを特徴とする、ダイシングシート付き半導体保護膜形成用フィルム
が提供される。
　また、本発明によれば、
　基材に搭載され、かつ最も外側に位置する半導体素子の前記基材に搭載される面と反対側の面に半導体保護膜を備える半導体装置の製造方法であって、
　前記半導体保護膜となる保護膜形成層とダイシングシートとを有する上記の半導体保護膜形成用フィルムの前記保護膜形成層側に、前記基材に搭載される面と反対側の半導体素子面とが接するように、半導体ウェハを積層する工程と、
　前記半導体ウェハを前記保護膜形成層とともに所定の大きさにダイシングする工程と、
　前記ダイシングシートと前記保護膜形成層との間を剥離して、前記半導体保護膜が形成された半導体素子を得る工程と、
を含むことを特徴とする半導体装置の製造方法
が提供される。
　また、本発明によれば、
　上記の半導体装置の製造方法により製造されたことを特徴とする半導体装置が提供される。
　本発明によれば、本発明のダイシングシート付き半導体保護膜形成用フィルムは保護膜形成層にあらかじめダイシングシートが積層された構成となっている。そのため、保護膜形成層を半導体素子の基材搭載面と反対側の面に貼り付けることにより、ダイシングシートを半導体ウェハに取り付けることができる。したがって、ダイシングシートを貼り付ける工程を減らすことができ、かつ基材の搭載面と反対側の面を保護して、半導体装置の信頼性を向上させることができる。
　本発明によれば、半導体装置の製造プロセスのスループットを低下させずに半導体装置の信頼性を向上させることができる。
　上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。
第１，第３の実施の形態に係るダイシングシート付き半導体保護膜形成用フィルムを用いた半導体装置の製造工程を説明する図である。 第２の実施形態に係るダイシングシート付き半導体保護膜形成用フィルムを用いた半導体装置の製造工程を説明する図である。
　本発明は、基材に搭載され、かつ最も外側に位置する半導体素子の基材に搭載される面と反対側の面を保護するダイシングシート付き半導体保護膜形成用フィルムである。このダイシングシート付き半導体保護膜形成用フィルムは、樹脂組成物から構成された保護膜形成層と、保護膜形成層に積層されたダイシングシートとを有する。本発明において、基材には、例えば、樹脂基板、および、樹脂基板上に半導体素子が複数積層された構造体等が挙げられる。
　保護膜形成層を構成する樹脂組成物は、少なくとも熱硬化成分（Ａ）と無機フィラー（Ｂ）とを含むことが好ましい。
　熱硬化成分（Ａ）は、単独で熱硬化反応をする樹脂、あるいは硬化剤と熱硬化反応をする樹脂であり、特に制限されるものではないが、ビスフェノールＡエポキシ樹脂、ビスフェノールＦエポキシ樹脂等のビスフェノール型エポキシ樹脂、ノボラックエポキシ樹脂、クレゾールノボラックエポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、スチルベン型エポキシ樹脂、トリフェノールメタン型エポキシ樹脂、アルキル変性トリフェノールメタン型エポキシ樹脂、トリアジン核含有エポキシ樹脂、ジシクロペンタジエン変性フェノール型エポキシ樹脂、ジグリシジルアミン型エポキシ樹脂等のエポキシ樹脂、ユリア（尿素）樹脂、メラミン樹脂等のトリアジン環を有する樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ベンゾオキサジン環を有する樹脂、シアネートエステル樹脂、変性フェノキシ樹脂等が挙げられ、これらは単独でも混合して用いても良い。これらの中でも、保護膜形成層の耐熱性及び被着体（半導体素子）に対する密着性のバランスに優れる点で、エポキシ樹脂が好ましい。
　無機フィラー（Ｂ）としては、特に制限がなく、例えばシリカ、酸化アルミニウム、炭酸カルシウム、炭酸マグネシウム、窒化アルミニウム等を使用することができる。これらは、１種類を単独で用いても、２種類以上を併用してもよい。無機フィラー（Ｂ）の含有量は、保護膜形成層全体を基準として、１０質量％以上９５質量％以下が好ましい。上記範囲であることにより、熱時弾性率の優れた保護膜形成層を得ることができる。
　保護膜形成層を構成する樹脂組成物には、着色剤（Ｃ）を用いることができる。着色剤（Ｃ）としては、特に制限がなく、例えば、カーボンブラック、黒鉛、チタンカーボン、二酸化チタン、フタロシアニン系等の顔料あるいは染料を使用することができる。
　ダイシングシートは、特に制限されるものではないが、ポリオレフィン、ポリエステル、塩化ビニルの基材フィルム上に粘着剤層が積層されたものを用いることができる。粘着剤層には、アクリル系粘着剤、ゴム系粘着剤等を含むことができる。アクリル系粘着剤としては、例えば（メタ）アクリル酸およびそれらのエステルで構成される樹脂、（メタ）アクリル酸およびそれらのエステルと、それらと共重合可能な不飽和単量体（例えば酢酸ビニル、スチレン、アクリルニトリル等）との共重合体等が挙げられる。また、これらの樹脂を２種類以上混合してもよい。
　以下、本発明のダイシングシート付き半導体保護膜形成用フィルムについて、詳細に説明する。
（第１の実施形態）
　本実施形態のダイシングシート付き半導体保護膜形成用フィルムは、ダイシングシートと、該ダイシングシートの一方の面側に保護膜形成層とがラミネートされていることを特徴とする。保護膜形成層（半導体保護膜形成用フィルム）は、基板等の基材に搭載され、かつ最も外側に位置する半導体素子の前記基板等の基材に搭載される面と反対側の面を保護する。当該保護膜形成層を構成する樹脂組成物が熱硬化成分（Ａ）とエネルギー線硬化成分（Ｄ）とを含むことを特徴とし、これにより、半導体素子に欠け等が生じないように保護することができるものである。また、本実施形態の半導体装置は、基板等の基材に搭載され、かつ最も外側に位置する半導体素子の前記基板等の基材に搭載される面と反対側の面が半導体保護膜により保護された半導体装置であって、前記半導体保護膜が、上述の保護膜形成層の硬化物からなることを特徴とし、これにより、フリップチップボンダー等で半導体素子を基板等の基材に実装する際のコレット痕や傷の発生を防止することができる。以下、本実施形態のダイシングシート付き半導体保護膜形成用フィルムならびに半導体装置及びその製造方法について詳細に説明する。
　保護膜形成層を構成する樹脂組成物中の樹脂成分の重量平均分子量の下限は、１００以上が好ましく、２００以上がより好ましい。保護膜形成層を構成する樹脂組成物中の樹脂成分の重量平均分子量の上限は、４９，０００以下が好ましく、４０，０００以下がより好ましい。樹脂成分の重量平均分子量が上記範囲内にあることにより、成膜性を維持しつつ、硬化後にガラス転移温度の高い保護膜形成層とすることができる。
　本実施形態の保護膜形成層を構成する樹脂組成物（以下、「フィルム樹脂組成物」とも称す。）には、エネルギー線硬化成分（Ｄ）を用いる。エネルギー線硬化成分（Ｄ）は、紫外線、電子線等のエネルギー線の照射を受けると重合硬化する化合物であり、分子内に少なくとも１つの重合性二重結合を有する化合物である。より具体的には、波長２００ｎｍ以上５００ｎｍ以下のエネルギー線により硬化する化合物がエネルギー線硬化成分として好ましい。
　本実施形態においては、エネルギー線硬化成分（Ｄ）として、水酸基又はカルボキシル基を有し、かつ、（メタ）アクリロイル基を有する化合物（Ｄ１）を用いることが好ましい。化合物（Ｄ１）の水酸基又はカルボキシル基は、熱硬化成分（Ａ）としてエポキシ基を有する化合物を用いた場合に、そのエポキシ基と反応することが可能な基であり、また、（メタ）アクリロイル基は、エネルギー線による硬化のみではなく、熱硬化成分（Ａ）としてエポキシ基を有する化合物を用いた場合に、そのエポキシ基と反応することが可能な基である。これらの基を有することにより、熱硬化成分（Ａ）としてエポキシ基を有する化合物を用いた場合には、化合物（Ｄ１）はエネルギー線及び熱の両方で硬化することができる。
　化合物（Ｄ１）の重量平均分子量は、２００以上４９，０００以下が好ましく、より好ましくは２００以上３０，０００以下、さらに好ましくは３００以上１０，０００以下、特に好ましくは１，０００以上８，０００以下である。化合物（Ｄ１）の重量平均分子量が上記範囲内にあることにより、エネルギー線に対して高い反応性を有することができる。なお、本実施形態で重量平均分子量は、ＧＰＣ（ゲル浸透クロマトグラフィー）で測定され、ポリスチレン換算値で得られるものである。
　化合物（Ｄ１）の１分子中の（メタ）アクリロイル基の数は、１～４０が好ましく、より好ましくは２～３０である。化合物（Ｄ１）の１分子中の（メタ）アクリロイル基の数が上記範囲内にあることにより、エネルギー線照射後のタックを低下させることができ、さらに硬化物の耐熱性を高めることができる。
　化合物（Ｄ１）としては、例えば、エポキシ樹脂の両末端に（メタ）アクリロイル基が導入された（メタ）アクリロイル変性エポキシ樹脂の分子鎖中に、該（メタ）アクリロイル変性エポキシ樹脂の分子鎖中の水酸基と、二塩基酸中の一つのカルボキシル基とがエステル結合で結合することにより、該二塩基酸が導入されている化合物（Ｄ１１）（この化合物中のエポキシ樹脂の繰り返し単位は１以上、分子鎖中に導入されている二塩基酸の数は１以上）、（メタ）アクリロイル変性ビスフェノール類（Ｄ１２）、カルボキシル基及び（メタ）アクリロイル基を有する（メタ）アクリル酸重合体（Ｄ１３）、（メタ）アクリロイル変性ノボラック型フェノール樹脂（Ｄ１４）等が挙げられるが、これらに限定されるものではない。これらの中でも、保護膜形成層の硬化後の耐熱性が優れる点で、（メタ）アクリロイル変性ビスフェノール類（Ｄ１２）、カルボキシル基及び（メタ）アクリロイル基を有する（メタ）アクリル酸重合体（Ｄ１３）、（メタ）アクリロイル変性ノボラック型フェノール樹脂（Ｄ１４）が好ましく、特に、（メタ）アクリロイル変性ビスフェノール類（Ｄ１２）、（メタ）アクリロイル変性ノボラック型フェノール樹脂（Ｄ１４）が好ましい。
　エポキシ樹脂の両末端に（メタ）アクリロイル基が導入された（メタ）アクリロイル変性エポキシ樹脂の分子鎖中に、該（メタ）アクリロイル変性エポキシ樹脂の分子鎖中の水酸基と、二塩基酸中の一つのカルボキシル基とがエステル結合で結合することにより、該二塩基酸が導入されている化合物（Ｄ１１）（この化合物中のエポキシ樹脂の繰り返し単位は１以上、分子鎖中に導入されている二塩基酸の数は１以上）は、例えば、先ずエピクロルヒドリンと多価アルコールとを重合させて得られるエポキシ樹脂の両末端のエポキシ基と、（メタ）アクリル酸とを反応させることにより、エポキシ樹脂の両末端に（メタ）アクリロイル基が導入された（メタ）アクリロイル変性エポキシ樹脂を得、次いで、得られた（メタ）アクリロイル変性エポキシ樹脂の分子鎖中の水酸基と、二塩基酸の無水物を反応させることにより、該二塩基酸の一方のカルボキシル基とエステル結合を形成させることにより得られる。このような化合物（Ｄ１１）としては、例えば、酸変性ビニルエポキシ樹脂等が挙げられる。
　また、（メタ）アクリロイル変性ビスフェノール類（Ｄ１２）は、例えば、ビスフェノール類の一方の水酸基と、エポキシ基及び（メタ）アクリロイル基を有する化合物のエポキシ基とを反応させて得ることができる。（メタ）アクリロイル変性ビスフェノール類（Ｄ１２）としては、例えば、下記式（２）で表される（メタ）アクリロイル変性ビスフェノールＡ等が挙げられる。
Figure JPOXMLDOC01-appb-C000001
　また、カルボキシル基及び（メタ）アクリロイル基を有する（メタ）アクリル酸重合体（Ｄ１３）（（メタ）アクリル酸の繰り返し単位は２以上）としては、例えば、下記一般式（３）で表される（メタ）アクリル酸重合体中の酸基（－ＣＯＯＨ）の一部が、下記一般式（４）で表される基で置換されている化合物等が挙げられる。
Figure JPOXMLDOC01-appb-C000002
 （式中、Ｒ１は水素原子又はアルキル基であり、ｎは２～１０の整数である。）
Figure JPOXMLDOC01-appb-C000003
 （式中、Ｒ３はベンゼン環又はシクロヘキサン環であり、ｍは１又は２であり、ｎは０～２である。）
　なお、カルボキシル基及び（メタ）アクリロイル基を有する（メタ）アクリル酸重合体（Ｄ１３）は、酸基の一部がアルキルエステル又はヒドロアルキルエステルに変換されていてもよい。上記、カルボキシル基及び（メタ）アクリロイル基を有する（メタ）アクリル酸重合体（Ｄ１３）は、一例示であり、特に制限されるものではない。このような化合物（Ｄ１３）としては、例えば、カルボキシ基およびメタアクリロイル基含有アクリル酸重合体等が挙げられる。
　また、（メタ）アクリロイル変性ノボラック型フェノール樹脂（Ｄ１４）とは、ノボラック型フェノール樹脂の水酸基の一部が、下記式（５）で表される基で置換されているノボラック型フェノール樹脂である。
Figure JPOXMLDOC01-appb-C000004
　また、本実施形態では、２以上のフェノール化合物がメチレン基で結合して重合しているものに対し、「ノボラック型フェノール樹脂」のように、「樹脂」の文言を使用し、重合していないモノマーに対し「フェノール類」との文言を使用する。また、本発明で、ノボラック型フェノール樹脂は、分子鎖を構成するフェノールが、フェノール、クレゾール等のようにフェノール性の水酸基を１つ有するフェノール類である場合、ビスフェノールＡ、ビスフェノールＦ、カテコール、レゾルシノール、等のようにフェノール性の水酸基を２つ有するフェノール類である場合、ピロガロール等のようにフェノール性水酸基を３つ以上有するフェノール類である場合、あるいは、それらの併用である場合のいずれをも含む総称である。なお、ノボラック型フェノール樹脂のうち、フェノール（Ｃ６Ｈ５ＯＨ）の重合物のみを指す場合は、「ノボラック型フェノール樹脂（フェノールの重合物）」と記載する。
　（メタ）アクリロイル変性ノボラック型フェノール樹脂（Ｄ１４）の分子鎖を形成するフェノール類としては、フェノール、クレゾール、ナフトール、ハイドロキノン、ビスフェノールＡ、ビスフェノールＦ、ビスフェノールＥ、ビスフェノールＺ、ビスフェノールＡＦ、ビスフェノールＳ、テトラメチルビスフェノールＦ、テトラメチルビスフェノールＡ、ビフェノール、ジアリルビスフェノールＡ、フルオレノンビスフェノール、ピロガロール等が挙げられ、これらのうち、フェノール、クレゾール、ビスフェノールＦ、ビスフェノールＡが好ましく、硬化後の保護膜形成層の耐熱性及び半導体装置の信頼性のバランスに優れる点で、フェノール及びビスフェノールＡが好ましい。
　（メタ）アクリロイル変性ノボラック型フェノール樹脂（Ｄ１４）は、特に制限されるものではないが、フェノール化合物とホルムアルデヒドを反応して得られるノボラック型フェノール樹脂の水酸基と、エポキシ基を有する（メタ）アクリレートのエポキシ基との付加反応により得られる樹脂が挙げられる。
　（メタ）アクリロイル変性ノボラック型フェノール樹脂（Ｄ１４）としては、熱及びエネルギー線に対する高い反応性のバランスに優れる点で、下記一般式（１）で表されるノボラック型ビスフェノールＡ樹脂の水酸基の一部が（メタ）アクリロイルで置換されている（メタ）アクリロイル変性ノボラック型ビスフェノールＡ樹脂であることが特に好ましい。
Figure JPOXMLDOC01-appb-C000005
 式（１）中、ｎは、１～１００の整数であり、より好ましくは、２～１５の整数とする。
　化合物（Ｄ１）は、１種単独でも２種以上の組合せであってもよい。化合物（Ｄ１）の含有量は、フィルム樹脂組成物全体の１０質量％以上６０質量％以下が好ましく、特に２０質量％以上５０質量％以下が好ましい。化合物（Ｄ１）の含有量が上記範囲内にあることにより、硬化後の保護膜形成層の耐熱性を向上することができる。なお、本発明のフィルム樹脂組成物を、溶媒で構成成分を溶解又は分散させたワニス状とした時は、化合物（Ｄ１）の含有量は、溶媒を除いた分、即ち、（Ａ）成分、（Ｄ）成分と、必要に応じ加えられる無機フィラー（Ｂ）及びその他の添加剤の合計量に対する百分率である。
　本実施形態では、化合物（Ｄ１）の他に感度を向上する目的で、エネルギー線硬化成分（Ｄ）として、下記のようなエネルギー線硬化成分（以下、総称して「エネルギー線硬化成分（Ｄ２）」とも称す。）を併用することができる。例えば、（メタ）アクリロイル基を１個有する１官能（メタ）アクリレートや、（メタ）アクリロイル基を２個有する２官能（メタ）アクリレートや、（メタ）アクリロイル基を３個以上有する多官能（メタ）アクリレート等の（メタ）アクリレートが挙げられ、更に具体的には、エチレングリコールジ（メタ）アクリレート、１，６－ヘキサンジオールジ（メタ）アクリレート、グリセリンジ（メタ）アクリレート、１，１０デカンジオールジ（メタ）アクリレート等の２官能（メタ）アクリレート、トリメチロールプロパントリ（メタ）アクリレート、ペンタエリスリトールトリ（メタ）アクリレート、ジペンタエリスリトールヘキサ（メタ）アクリレート等の多官能（メタ）アクリレートが挙げられる。また、ポリエチレングリコールジ（メタ）アクリレート、ポリプロピレングリコールジ（メタ）アクリレート等のポリアルキレングリコールジ（メタ）アクリレートも含まれる。また、ウレタン（メタ）アクリレート、エポキシ（メタ）アクリレート等も挙げられる。
　なお、ウレタン（メタ）アクリレートとは、先ず、ポリオールの水酸基と、イソシアナート基を２個以上有する化合物中の１つのイソシアナート基とを反応させウレタン結合を形成させて、ウレタン化合物を得、次いで、得られたウレタン化合物中の、ポリオールとの反応に使用されなかったイソシアナート基と、水酸基及び（メタ）アクリロイル基を有する化合物の水酸基とを反応させウレタン結合を形成させて、得られる化合物である。
　また、エポキシアクリレートとは、エポキシ樹脂のエポキシ基と、カルボキシル基及び（メタ）アクリロイル基を有する化合物のカルボキシル基とを反応させてエステル結合を形成させて得られる化合物である。
　ウレタン（メタ）アクリレートとしては、ポリアルキレンレングリコールとジイソシアナートの反応により得られるウレタン化合物に、２－ヒドロキシエチル（メタ）アクリレートを付加させた化合物が挙げられる。また、エポキシ（メタ）アクリレートとしては、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂等のエポキシ樹脂の両末端のエポキシ基と（メタ）アクリル酸のカルボキシル基とを反応させエステル結合を形成させて得られる化合物が挙げられる。
　これらの化合物の中でも、光硬化反応性と保護膜形成層の靭性のバランスに優れる点で、トリエチレングリコールジ（メタ）アクリレート、１，６－ヘキサンジオールジ（メタ）アクリレート、グリセリンジ（メタ）アクリレート、１，１０－デカンジオールジ（メタ）アクリレート等の２官能（メタ）アクリレート類が好ましく、その中でも、トリエチレングリコールジ（メタ）アクリレートが、特に好ましい。
　化合物（Ｄ１）と併用できるエネルギー線硬化成分（Ｄ２）の重量平均分子量は、３０００以下、好ましくは１００以上２５００以下、特に好ましくは２００以上２０００以下である。化合物の重量平均分子量が上記範囲内にあることにより、エネルギー線硬化性を向上させることができる。
　化合物（Ｄ１）と併用できるエネルギー線硬化成分（Ｄ２）の含有量は、フィルム樹脂組成物全体の３質量％以上３０質量％以下が好ましく、特に５質量％以上２０質量％以下が好ましい。化合物（Ｄ１）と併用できるエネルギー線硬化成分（Ｄ２）の含有量が、上記範囲にあることで、エネルギー線硬化反応性、保護膜形成層の靭性を向上させることができる。なお、このフィルム樹脂組成物を、溶媒で構成成分を溶解又は分散させたワニス状とした時は、化合物（Ｄ１）と併用できるエネルギー線硬化成分（Ｄ２）の含有量は、溶媒を除いた分、即ち、（Ａ）成分、（Ｄ）成分と、必要に応じ加えられる無機フィラー（Ｂ）及びその他の添加剤の合計量に対する百分率である。
　フィルム樹脂組成物には、エネルギー線照射量を少なくするため、光開始剤を添加することができる。このような光開始剤は、特に制限されるものはないが、ベンゾフェノン、アセトフェノン、ベンゾイン、ベンゾインイソブチルエーテル、ベンゾイン安息香酸メチル、ベンゾイン安息香酸、ベンゾインメチルエーテル、ベンジルフェニルサルファイド、ベンジルジメチルケタール、ジベンジルメチルケタールなどが挙げられる。
　光開始剤の含有量は、フィルム樹脂組成物全体の０．５質量％以上５質量％以下が好ましく、特に０．８質量％以上２．５質量％以下が好ましい。光開始剤の含有量が上記範囲内にあることにより、光硬化性、保存性のバランスを維持することができる。なお、このフィルム樹脂組成物を、溶媒で構成成分を溶解又は分散させたワニス状とした時は、光開始剤の含有量は、溶媒を除いた分、即ち、（Ａ）成分、（Ｄ）成分と、必要に応じ加えられる無機フィラー（Ｂ）及びその他の添加剤の合計量に対する百分率である。
　フィルム樹脂組成物には、熱硬化成分（Ａ）を用いる。本実施形態において、熱硬化成分（Ａ）は、単独で熱硬化反応をする樹脂、あるいは上述の化合物（Ｄ１）又は硬化剤と熱硬化反応をする樹脂であり、特に制限されるものではなく、前述したものを用いることができるが、中でも、化合物（Ｄ１）との反応性に優れる点、あるいは、保護膜形成層の耐熱性及び被着体に対する密着性のバランスに優れる点で、エポキシ樹脂が好ましい。また、波長２００ｎｍ以上５００ｎｍ以下のエネルギー線により硬化しない化合物が熱硬化成分（Ａ）として好ましい。
　熱硬化成分（Ａ）の重量平均分子量は、好ましくは２００以上１００００以下、特に好ましくは３００以上５０００以下である。熱硬化成分（Ａ）の重量平均分子量が上記範囲内にあることにより、熱硬化時の高い反応性と被着体に対する高い保護性とを両立することができる。
　熱硬化成分（Ａ）の含有量は、フィルム樹脂組成物全体の１０質量％以上４０質量％以下が好ましく、特に１５質量％以上３５質量％以下が好ましい。熱硬化成分（Ａ）の含有量が上記範囲内にあることにより、硬化後の保護膜形成層の耐熱性及び靭性を両立することができる。なお、フィルム樹脂組成物を、溶媒で構成成分を溶解又は分散させたワニス状とした時は、熱硬化成分（Ａ）の含有量は、溶媒を除いた分、即ち、（Ａ）成分、（Ｄ）成分と、必要に応じ加えられる無機フィラー（Ｂ）及びその他の添加剤の合計量に対する百分率である。
　熱硬化成分（Ａ）としてエポキシ樹脂を用いる場合、特に限定されるものではないが、上述のように、さらに保護膜形成層の硬化性を向上することができる硬化触媒を含むことが好ましい。硬化触媒としては、例えば、イミダゾール類、１，８－ジアザビシクロ（５，４，０）ウンデセン等アミン系触媒、トリフェニルホスフィン等リン系触媒等が挙げられる。これらの中でも、保護膜形成層の速硬化性と保存性とが両立するイミダゾール類が好ましい。熱硬化成分（Ａ）としてエポキシ樹脂を用いる場合、上述の化合物（Ｄ１）の他にフェノールノボラック樹脂等の硬化剤を併用することも可能である。
　イミダゾール類としては、特に限定されるものではないが、例えば、１－ベンジル－２メチルイミダゾール、１－ベンジル－２フェニルイミダゾール、１－シアノエチル－２－エチル－４－メチルイミダゾール、２－フェニル４－メチルイミダゾール、１－シアノエチル－２－フェニルイミダゾリウムトリメリテイト、２，４－ジアミノ－６－[２'－メチルイミダゾリル－（１'）]－エチル－ｓ－トリアジン、２，４－ジアミノ－６－[２'－ウンデシルイミダゾリル－（１'）]－エチル－ｓ－トリアジン、２，４－ジアミノ－６－[２'－エチル－４'メチルイミダゾリル－（１'）]－エチル－ｓ－トリアジン、２，４－ジアミノ－６－[２'－メチルイミダゾリル－（１'）]－エチル－ｓ－トリアジンイソシアヌル酸付加物、２－フェニルイミダゾール　イソシアヌル酸付加物、２－フェニル－４，５－ジヒドロキシメチルイミダゾール、２－フェニル－４－メチル－５－ヒドロキシメチルイミダゾール、２，４－ジアミノ－６－ビニル－ｓ－トリアジン、２，４－ジアミノ－６－ビニル－ｓ－トリアジン　イソシアヌル酸付加物、２，４－ジアミノ－６－メタクリロイルオキシエチル－ｓ－トリアジン、２，４－ジアミノ－６－メタクリロイルオキシエチル－ｓ－トリアジン　イソシアヌル酸付加物等が挙げられる。これらの中でも、保護膜形成層の速硬化性と保存性とのバランスに優れる、２－フェニル－４，５－ジヒドロキシメチルイミダゾール又は２－フェニル－４－メチル－５－ヒドロキシメチルイミダゾールが好ましい。
　本実施形態において、硬化触媒の含有量は、特に制限されるものではないが、エポキシ樹脂１００質量部に対して０．０１質量部以上３０質量部以下が好ましく、特に０．５質量部以上１０質量部以下が好ましい。上記範囲であることにより、保護膜形成層の速硬化性と保存性とを両立することができる。
　硬化触媒の平均粒子径は、特に制限されるものではないが、１０μｍ以下であることが好ましく、特に１μｍ以上５μｍ以下であることが好ましい。上記範囲であることにより、保護膜形成層の速硬化性を確保することができる。
　本実施形態において、フィルム樹脂組成物には、無機フィラー（Ｂ）を用いることができる。無機フィラー（Ｂ）としては、特に制限がなく、例えば前述したものを使用することができるが、その中で特に好ましいのは、平均粒径が１ｎｍ以上５００ｎｍ以下である球状シリカである。シリカとしては、沈降シリカ、ヒュームドシリカ、コロイダルシリカ等が挙げられるが、その中でもコロイダルシリカが好ましい。コロイダルシリカは金属汚染レベルが沈降シリカ、ヒュームドシリカと比べて低いため、保護膜形成層のイオン性不純物を低減することが可能となる。また、コロイダルシリカは、シリカが溶媒中で単分散に近い状態で分散されているため、フィルム樹脂組成物をワニスに配合した場合、シリカの凝集を抑制することが可能となる。
　シリカの平均粒径は、１ｎｍ以上５００ｎｍ以下が好ましく、弾性率向上の観点では１０ｎｍ以上３０ｎｍ以下が特に好ましく、レーザー捺印性の観点では１００ｎｍ以上５００ｎｍ以下が特に好ましい。上記範囲であることにより、熱時弾性率とレーザー捺印性に優れた保護膜形成層を得ることができる。シリカの平均粒径の測定方法は以下の通りである。レーザー回折式粒度分布測定装置ＳＡＬＤ－７０００（島津製作所製）を用いて、水中に１分間超音波処理することにより分散させ、測定を行う。Ｄ５０値（数積算）を平均粒径とする。
　無機フィラー（Ｂ）の含有量は、保護膜形成層全体を基準として、１０質量％以上６０質量％以下が好ましく、２０質量％以上４０質量％以下が特に好ましい。上記範囲であることにより、熱時弾性率の優れた保護膜形成層を得ることができる。
　本実施形態において、フィルム樹脂組成物には、着色剤（Ｃ）を用いることができる。着色剤としては、特に制限がなく、例えば、前述したものを用いることができる。着色剤（Ｃ）の含有量は、フィルム樹脂組成物全体の０．１質量％以上１０質量％以下が好ましく、０．２質量％以上５質量％以下が特に好ましい。着色剤の使用量が０．１質量％以下であると着色が十分でなく、レーザー捺印後の視認性が低下する傾向にあり、１０質量％以上を超えると保護膜形成層の弾性率や耐熱性が低下する可能性がある。
　フィルム樹脂組成物は、特に制限されるものではないが、さらにカップリング剤を含んでいても良い。これにより、保護膜形成層と被着体（半導体素子）界面との密着性をより向上させることができる。カップリング剤としては、例えば、シラン系カップリング剤、チタン系カップリング剤、アルミニウム系カップリング剤等が挙げられるが、保護膜形成層の硬化後の耐熱性に優れるシラン系カップリング材が好ましい。
　シラン系カップリング剤としては、特に制限されるものではないが、例えば、ビニルトリクロロシラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、β－（３，４エポキシシクロヘキシル）エチルトリメトキシシラン、γ－グリシドキシプロピルトリメトキシシラン、γ－グリシドキシプロピルメチルジメトキシシラン、γ－メタクリロキシプロピルトリメトキシシラン、γ－メタクリロキシプロピルメチルジエトキシシラン、γ－メタクリロキシプロピルトリエトキシシラン、Ｎ－β（アミノエチル）γ－アミノプロピルメチルジメトキシシラン、Ｎ－β（アミノエチル）γ－アミノプロピルトリメトキシシラン、Ｎ－β（アミノエチル）γ－アミノプロピルトリエトキシシラン、γ－アミノプロピルトリメトキシシラン、γ－アミノプロピルトリエトキシシラン、Ｎ－フェニル－γ－アミノプロピルトリメトキシシラン、γ－クロロプロピルトリメトキシシラン、γ－メルカプトプロピルトリメトキシシラン、３－イソシアネートプロピルトリエトキシシラン、３－アクリロキシプロピルトリメトキシシランなどが挙げられる。これらは、１種類を単独で用いても、２種類以上を併用してもよい。
　カップリング剤の含有量は、特に限定されるものではないが、熱硬化成分（Ａ）１００質量部に対して０．０１質量部以上１０質量部以下が好ましく、特に０．５質量部以上１０質量部以下が好ましい。上記範囲であることにより、被着体（半導体素子）との接着性に優れる効果が得られる。
　本実施形態において、フィルム樹脂組成物もまた、本発明の目的を損なわない範囲で可塑性樹脂、レベリング剤、消泡剤、有機過酸化物などの添加剤を含有することができる。
　本実施形態のダイシングシート付き半導体保護膜形成用フィルムの作製方法は、特に限定されないが、例えば、以下のように作製することができる。
　まず、前述の（Ａ）成分、（Ｂ）成分、（Ｃ）成分、（Ｄ）成分及びその他の添加剤等の各成分を有機溶剤、例えば、メチルエチルケトン、アセトン、トルエン、ジメチルホルムアルデヒド、等の溶剤に溶解又は分散することでワニス状にする。
　ついで、ワニス状のフィルム樹脂組成物をコンマコーター、ダイコーター、グラビアコーター等を用いて基材フィルムに塗工する。保護膜形成層の厚さは、特に制限されるものではないが、３μｍ以上１００μｍ以下が好ましく、特に５μｍ以上６０μｍ以下が好ましい。上記範囲であることにより、保護膜形成層の厚さ精度を容易に制御することができる。
　ここで、基材フィルムは、保護膜形成層のフィルム状態を維持できるフィルム特性、例えば、破断強度、可撓性などに優れるフィルム支持基材であり、この基材フィルムは光透過性を有することが好ましい。このような基材フィルムとしては、例えばポリエチレンテレフタレート（ＰＥＴ）、ポリプロピレン（ＰＰ）、ポリエチレン（ＰＥ）等が挙げられるが、光透過性と破断強度のバランスに優れる点で、ポリエチレンテレフタレート（ＰＥＴ）が好ましい。
　このように、基材フィルムの表面にフィルム樹脂組成物を層状に成形したのち、溶剤を除去、乾燥させることで、基材フィルム上にフィルム状の保護膜形成層を形成する。
　こうして形成された保護膜形成層の表面に保護膜形成層を保護するためのカバーフィルムを設けてもよい。このカバーフィルムとしては、保護膜形成層のフィルム状態を維持できるフィルム特性、例えば、破断強度、可撓性などに優れ、特に保護膜形成層との剥離性が良好な材質であれば何でもよく、例えばポリエチレンテレフタレート（ＰＥＴ）、ポリプロピレン（ＰＰ）、ポリエチレン（ＰＥ）が挙げられる。なお、カバーフィルムは、不透明な材質から形成されていてもよい。
　その後、ダイシングシートを基材フィルムに接合するように貼り付け、これにより、ダイシングシートと、基材フィルムと、保護膜形成層とがこの順に構成されてなるダイシングシート付き半導体保護膜形成用フィルムが得られる。
　次に、半導体装置の一製造方法について図１に基づいて説明する。図１は、半導体装置を製造するフロー図である。図１に示すように、図示しないダイサーテーブルの上に、ダイシングシート１３、基材フィルム１１、保護膜形成層１２をラミネートしたダイシングシート付き半導体保護膜形成用フィルム１４を設置し（図１（ａ））、その中心部に半導体ウェハ１５の半導体素子の回路が形成されていない側の面を、保護膜形成層１２の上に置き、軽く押圧し、半導体ウェハ１５を積層する（図１（ｂ））。
　次に、半導体ウェハ１５の周囲にウェハリング１６を設置して、ダイシングシート１３の外周部をウェハリング１６で固定する（図１（ｃ））。そして、図示しないブレードで保護膜形成層１２とともに半導体ウェハ１５を切断して、半導体ウェハ１５を個片化する（図１（ｄ））。この際、ダイシングシート付き半導体保護膜形成用フィルム１４は、緩衝作用を有しており、半導体ウェハ１５を切断する際の割れ、欠け等を防止する。なお、ダイシングシート付き半導体保護膜形成用フィルム１４に半導体ウェハ１５を予め貼着した後に、ダイサーテーブルに設置しても良い。
　次に、ダイシングシート１３側（図１（ｄ）の下側）から、紫外線（波長２００ｎｍ以上５００ｎｍ以下）を照射し、さらにダイシングシート１３を図示しないエキスパンド装置で伸ばして、個片化した半導体ウェハ１５（半導体素子１８）と保護膜形成層１２（半導体保護膜１７）とを一定の間隔に開き、その後にフリップチップボンダーを用いて基板に搭載する。次に、コレット１９でピックアップしてダイシングシート１３から半導体保護膜１７付き半導体素子１８を剥離し、（図１（ｅ））、その後半導体保護膜１７付き半導体素子１８を反転して、図示しない基板にフェイスダウンで搭載する。
　ここで、保護膜形成層１２（半導体保護膜１７）は、紫外線照射により、硬化が進行し、基材フィルム１１に対する接着力が、低くなっている。ゆえに、半導体素子１８をピックアップする際に、保護膜形成層１２（半導体保護膜１７）と基材フィルム１１との間で剥離が生じ、個片化した半導体素子１８には、半導体保護膜１７が貼着されたままである。
　ついで、半導体素子１８が搭載された基板を半導体素子１８の電極パッドと基板の電極パッドとを電気的に接合するバンプが溶融する温度以上（例えば、２００℃以上２８０℃以下）にオーブン等で加熱し、半導体素子１８と基板との接合を完了する。その後、アンダーフィル材と呼ばれる液状のエポキシ樹脂（封止樹脂）を、半導体素子１８と基板との間に流し込み、硬化させる。半導体保護膜１７は、アンダーフィル材の硬化と同時に熱硬化することにより、半導体素子１８に半導体保護膜１７が形成された半導体装置を得る。得られた半導体装置は、実装基板と、半導体素子１８と、半導体保護膜１７とがこの順で積層された構造となっている。なお、アンダーフィル材及び半導体保護膜１７を熱硬化させた後、レーザー捺印を行ってもよい。
　保護膜形成層１２（半導体保護膜１７）の硬化前、紫外線（波長２００ｎｍ以上５００ｎｍ以下）照射後の２６０℃での弾性率は、０．０１ＭＰａ以上１００ＭＰａ以下であることが好ましい。これにより、ピックアップ工程でコレットの後が付くのを防止することができる。２６０℃での弾性率は、例えばセイコーインスツルメント社製動的粘弾性装置を用い、引張りモード、昇温３℃／分、周波数１０Ｈｚの条件で、硬化前、紫外線照射後の保護膜形成層１２の動的粘弾性を測定し、２６０℃での貯蔵弾性率を測定して求めることができる。
　本実施形態に従うと、半導体素子の保護性に優れた半導体保護膜形成用フィルム及びそれを用いてなる半導体保護膜を有する半導体装置を得ることができる。
　特許文献１では、保護膜にバインダーポリマー成分を用いるため、弾性率の低い保護膜形成層となり、フリップチップボンダー等で半導体素子を基板に実装する際に、コレットの痕が付いたり、傷防止機能が十分ではないという問題があった。また、特許文献３でも、重量平均分子量が１０万以上の高分子量成分を熱硬化成分として用いるため、同様な問題があった。
　しかしながら、本実施形態によれば、エネルギー線硬化樹脂と熱硬化成分とを用いることでエネルギー線硬化樹脂のみを硬化させることで、剥離がし易くなり作業性が向上する一方、高い弾性率を保持するため、コレットの痕がついてしまうのを防止することができる。また、基板に搭載した後に熱硬化させて、半導体素子との密着性を高めることができる。したがって、信頼性の高い半導体装置を得ることができる。
（第２の実施形態）
　本実施形態のダイシングシート付き半導体素子保護膜形成フィルムは、ダイシングシートと、該ダイシングシートの一方の面側に保護膜形成層とがラミネートされていることを特徴とする。保護膜形成層（半導体保護膜形成用フィルム）は、基板等の基材に搭載され、かつ最も外側に位置する半導体素子の前記基板等の基材に搭載される面と反対側の面を保護する。保護膜形成層は、少なくとも接着剤層と耐熱性フィルムとを含むものであり、半導体素子の前記基板等の基材に搭載される面と反対側の面に接着剤層側が貼り合わされることを特徴とし、これにより、半導体素子に欠け等が生じないように保護することができるものである。また、本実施形態の半導体装置は、基板等の基材に搭載され、かつ最も外側に位置する半導体素子の前記基板等の基材に搭載される面と反対側の面が半導体保護膜により保護された半導体装置であって、上記のダイシングシート付き半導体保護膜形成用フィルムを用いて得られることを特徴とし、これにより、フリップチップボンダー等で半導体素子を基板に実装する際のコレット痕や傷の発生を防止することができる。以下、本実施形態のダイシングシート付き半導体保護膜形成用フィルムならびに半導体装置及びその製造方法について詳細に説明する。
　本実施形態のダイシングシート付き半導体保護膜形成用フィルムは、少なくとも接着剤層と耐熱性フィルムとダイシングシートとを含むものである。本実施形態におけるダイシングシートは、エネルギー線硬化成分を含むことが好ましい。ここでいうエネルギー線硬化成分としては、第１の実施形態において説明した、保護膜形成層に用いることができるエネルギー線硬化成分（Ｄ）と同じものを使用することができる。
　耐熱性フィルムは、特に限定されるものではないが、室温（２３℃）での弾性率が２ＧＰａ以上３０ＧＰａ以下であることが好ましく、４ＧＰａ以上２５ＧＰａ以下であることがより好ましい。これにより、ピックアップ工程でコレットの後が付くのを防止することができ、またチップの反りを小さくすることができる。耐熱性フィルムの室温（２３℃）での弾性率は、例えばセイコーインスツルメント社製動的粘弾性装置を用い、引張りモード、昇温３℃／分、周波数１０Ｈｚの条件で耐熱性フィルムの動的粘弾性を測定し、室温（２３℃）での貯蔵弾性率として求めることができる。耐熱性フィルムの弾性率を高めるためには、無機フィラーを含むものであることが好ましい。
　耐熱性フィルムは、特に限定されるものではないが、耐熱性フィルムを構成する樹脂組成物（以下「耐熱性樹脂組成物」とも称する。）の樹脂成分が熱可塑性樹脂である場合には、その融点が２５０℃以上であることが好ましく、２８０℃以上であることがより好ましい。これにより、半田リフローによる耐熱性フィルムの劣化を防止することができる。上限は、特にないが、例えば７００℃である。
　耐熱性フィルムは、特に限定されるものではないが、レーザー捺印性を有することが好ましい。レーザー捺印性とは、レーザーを用いて文字、マークなどを彫刻する際の視認性をいう。これにより、半導体の識別情報を明確に表示することができる。
　耐熱性フィルムは、上述の弾性率及び融点の数値範囲を満たすものであれば、特に限定されるものではなく、例えばポリエステル、ポリイミド、ポリエーテルイミド、ポリフェニレンサルファイド、アラミド樹脂、ポリエチレンテレフタレート等の耐熱性樹脂を含むもの、或いは、ガラス布、炭素繊維布、ポリアラミド布等のフィルム状の通気性クロスに、エポキシ樹脂、ポリアミド樹脂、シアネート樹脂等の熱硬化性樹脂等を含むワニス状の耐熱性樹脂組成物を含浸させ、これを加熱・乾燥させたもの等を挙げることができる。
　耐熱性フィルムは、レーザー捺印性を考慮すると着色剤（Ｃ）を含むものであることが好ましい。着色剤（Ｃ）の種類は、上述したものを用いることができる。着色剤（Ｃ）の含有量は、特に限定されるものではないが、耐熱性樹脂組成物全体の０．１質量％以上１０質量％以下が好ましく、０．２質量％以上５質量％以下が特に好ましい。着色剤（Ｃ）の含有量が上記下限値未満であると着色が十分でなく、レーザー捺印後の視認性が低下する傾向にあり、上記上限値を超えると耐熱性フィルムの弾性率や耐熱性が低下する可能性がある。
　耐熱性フィルムとして、フィルム状の通気性クロスに熱硬化性樹脂を含浸させたものを用いる場合、耐熱性フィルムを構成する樹脂組成物（以下、「耐熱性樹脂組成物」と称する）に用いられる熱硬化性樹脂としては、エポキシ樹脂、シアネート樹脂が好ましい。エポキシ樹脂の種類としては、ビフェニレンメチレン型エポキシ樹脂、ノボラック型エポキシ樹脂等が挙げられる。シアネート樹脂の種類としては、ノボラック型シアネート樹脂、ビスフェノールＡ型シアネート樹脂等が挙げられる。耐熱性樹脂組成物に用いられる熱硬化性樹脂の重量平均分子量は、好ましくは、１００以上５０００以下とする。耐熱性樹脂組成物に用いられる熱硬化性樹脂の含有量は、好ましくは耐熱性樹脂組成物全体の５質量％以上５５質量％以下である。本実施形態で重量平均分子量は、ＧＰＣ（ゲル浸透クロマトグラフ）で測定され、ポリスチレン換算値で得られるものである。
　エポキシ樹脂を用いる場合、耐熱性樹脂組成物には、特に限定されるものではないが、フェノール樹脂等の硬化剤を併用することも可能である。フェノール樹脂としては、ビフェニルジメチレン型エポキシ樹脂等が挙げられる。
　また、耐熱性フィルムは、特に限定されるものではないが、高い熱伝導性を有することが好ましい。ここでいう「熱伝導性」とは、物質の移動を伴わず高温側から低温側に熱が伝わる際の熱の伝わり易さをいう。これにより、半導体の放熱性を向上させることができる。耐熱性フィルムが高い熱伝導性を有するためには、無機フィラーを含むものであることが好ましい。無機フィラーの種類としては、特に限定されるものではないが、例えば、シリカ、アルミナ、窒化アルミニウム、窒化ホウ素等を使用することができ、特に平均粒径が０．０１μｍ以上１０μｍ以下である球状シリカが好ましい。弾性率向上の観点では０．０１μｍ以上０．１μｍ以下が特に好ましく、レーザー捺印性の観点では０．１μｍ以上０．５μｍ以下が特に好ましい。上記範囲であることにより、熱時弾性率に優れた接着剤層を得ることができる。シリカの平均粒径の測定方法は以下の通りである。レーザー回折式粒度分布測定装置ＳＡＬＤ－７０００（島津製作所製）を用いて、水中に１分間超音波処理することにより分散させ、測定を行う。Ｄ５０値（数積算）を平均粒径とする。
　耐熱性フィルムにおける無機フィラーの含有量は、特に限定されるものではないが、室温（２３℃）での弾性率を高める観点からは、２０質量％以上であることが好ましく４０質量％以上であることがより好ましい。また、熱伝導性を高める観点からは、２５質量％以上であることが好ましく５０質量％以上であることがより好ましい。また、耐熱性フィルムにおける無機フィラーの含有量の下限は、例えば、９５質量％以下とすることができる。
　耐熱性樹脂組成物は、特に制限されるものではないが、さらにカップリング剤を含んでいても良い。カップリング剤としては、シラン系カップリング剤が好ましく、エポキシシラン型カップリング剤が特に好ましい。また、耐熱性樹脂は、メチルエチルケトン、アセトン、トルエン、ジメチルホルムアミド等の有機溶剤に溶解又は分散することでワニス状にすることができる。
　本実施形態のダイシングシート付き半導体保護膜形成用フィルムに用いられる接着剤層を構成する樹脂組成物（以下、「接着剤樹脂組成物」とも称す。）は、半導体素子と耐熱性フィルムとを接着することができるものであれば、特に限定されるものではないが、熱硬化成分（Ａ）及び無機フィラー（Ｂ）を含むものであることが好ましい。
　接着剤樹脂組成物に用いられる熱硬化成分（Ａ）は、単独で熱硬化反応をする樹脂、あるいは硬化剤と熱硬化反応をする樹脂であり、特に制限されるものではなく、前述したものを用いることができる。中でも、接着剤層の耐熱性及び被着部材に対する密着性のバランスに優れる点で、エポキシ樹脂が好ましい。
　熱硬化成分（Ａ）の重量平均分子量は、好ましくは２００以上１０，０００以下、特に好ましくは３００以上５，０００以下である。熱硬化成分（Ａ）の重量平均分子量が上記範囲内にあることにより、熱硬化時の高い反応性と被部材に対する高い密着性を両立することができる。
　熱硬化成分（Ａ）の含有量は、接着剤樹脂組成物全体の１質量％以上４０質量％以下が好ましく、特に３質量％以上３５質量％以下が好ましい。熱硬化成分（Ａ）の含有量が上記範囲内にあることにより、硬化後の接着剤層の耐熱性及び靭性を両立することができる。なお、本実施形態の接着剤樹脂組成物を、溶媒で構成成分を溶解又は分散させたワニス状とした時は、熱硬化成分（Ａ）の含有量は、溶媒を除いた分、即ち、熱硬化成分（Ａ）、無機フィラー（Ｂ）と、必要に応じ加えられるその他の添加剤の合計量に対する百分率である。
　接着剤樹脂組成物に用いられる無機フィラー（Ｂ）としては、前述のものを使用することができる。その中で特に好ましいのは、平均粒径が０．０１μｍ以上１０μｍ以下である球状シリカである。シリカとしては、沈降シリカ、ヒュームドシリカ、コロイダルシリカ等が挙げられるが、その中でもコロイダルシリカが好ましい。コロイダルシリカは金属汚染レベルが沈降シリカ、ヒュームドシリカと比べて低いため、接着剤層中のイオン性不純物を低減することが可能となる。また、コロイダルシリカは、シリカが溶媒中で単分散に近い状態で分散されているため、接着剤樹脂組成物をワニスに配合した場合、シリカの凝集を抑制することが可能となる。
　シリカの平均粒径は、０．０１μｍ以上１０μｍ以下が好ましく、弾性率向上の観点では０．０１μｍ以上０．１μｍ以下が特に好ましく、レーザー捺印性の観点では０．１μｍ以上０．５μｍ以下が特に好ましい。上記範囲であることにより、熱時弾性率に優れた接着剤層を得ることができる。シリカの平均粒径の測定方法は以下の通りである。レーザー回折式粒度分布測定装置ＳＡＬＤ－７０００（島津製作所製）を用いて、水中に１分間超音波処理することにより分散させ、測定を行う。Ｄ５０値（数積算）を平均粒径とする。
　無機フィラー（Ｂ）の含有量は、接着剤樹脂組成物全体の１０質量％以上６０質量％以下が好ましく、２０質量％以上４０質量％以下が特に好ましい。上記範囲であることにより、熱時弾性率の優れた接着剤層を得ることができる。
　接着剤樹脂組成物には、特に限定されないが、さらに熱可塑性樹脂を含むことが好ましい。これにより、接着樹脂組成物のフィルム形成能を向上することができる。熱可塑性樹脂としては、例えばポリイミド樹脂、ポリエーテルイミド樹脂等のポリイミド系樹脂、ポリアミド樹脂、ポリアミドイミド樹脂等のポリアミド系樹脂、アクリル系樹脂、フェノキシ樹脂等が挙げられる。これらの中でもアクリル系樹脂が好ましい。アクリル系樹脂は、ガラス転移温度が低いため接着剤層の初期密着性をより向上することができる。
　アクリル系樹脂は、アクリル酸およびその誘導体を意味し、具体的にはアクリル酸、メタクリル酸、アクリル酸メチル、アクリル酸エチル等のアクリル酸エステル、メタクリル酸メチル、メタクリル酸エチル等のメタクリル酸エステル、アクリロニトリル、アクリルアミド等の重合体および他の単量体との共重合体等が挙げられる。
　また、アクリル系樹脂の中でもエポキシ基、水酸基、カルボキシル基、二トリル基等を持つ化合物（共重合モノマー成分）を有するアクリル系樹脂（特に、アクリル酸エステル共重合体）が好ましい。これにより、半導体素子等の被着体への密着性をより向上することができる。官能基を持つ化合物として、具体的にはグリシジルエーテル基を持つグリシジルメタクリレート、水酸基を持つヒドロキシメタクリレート、カルボキシル基を持つカルボキシメタクリレート、二トリル基を持つアクリロニトリル等が挙げられる。
　官能基を持つ化合物の含有量は、特に限定されないが、アクリル系樹脂全体の０．５質量％以上４０質量％以下が好ましく、特に５質量％以上３０質量％以下が好ましい。含有量が上記下限値未満であると密着性を向上する効果が低下する場合があり、上記上限値を超えると粘着力が強すぎて作業性を向上する効果が低下する場合がある。
　熱可塑性樹脂のガラス転移温度は、特に限定されないが、－２５℃以上１２０℃以下であることが好ましく、特に－２０℃以上６０℃以下がより好ましく、最も－１０℃以上５０℃以下が好ましい。ガラス転移温度が上記下限値未満であると接着層３の粘着力が強くなり作業性が低下する場合があり、上記上限値を超えると低温接着性を向上する効果が低下する場合がある。
　熱可塑性樹脂（特にアクリル系樹脂）の重量平均分子量は、特に限定されないが、２万以上が好ましく、特に５万以上１００万以下が好ましい。重量平均分子量が範囲内であると、特に接着剤層の製膜性を向上することができる。
　熱可塑性樹脂の含有量は、特に限定されないが、接着剤樹脂組成物全体の１０質量％以上３０質量％以下が好ましく、特に１５質量％以上２５質量％以下が好ましい。含有量が上記下限値未満であると接着剤層のフィルム形成能を向上する効果が低下する場合があり、上記上限値を超えると初期密着性を向上する効果が低下する場合がある。
　熱硬化成分（Ａ）としてエポキシ樹脂を用いる場合、特に限定されるものではないが、さらに接着剤樹脂組成物の硬化性を向上することができる硬化触媒を含むことが好ましい。硬化触媒としては、第１の実施形態で例示したものと同様なものを用いることができるが、接着剤樹脂組成物の速硬化性と保存性が両立するイミダゾール類が好ましい。
　イミダゾール類としては、特に限定されるものではないが、第１の実施形態で例示したものと同様のものを用いることができ、中でも、接着剤樹脂組成物の速硬化性と保存性とのバランスに優れる、２－フェニル－４，５－ジヒドロキシメチルイミダゾール又は２－フェニル－４－メチル－５－ヒドロキシメチルイミダゾールが好ましい。
　硬化触媒の含有量は、特に制限されるものではないが、エポキシ樹脂１００質量部に対して０．０１質量部以上３０質量部以下が好ましく、特に０．５質量部以上１０質量部以下が好ましい。上記範囲であることにより、接着剤樹脂組成物の速硬化性と保存性とを両立することができる。
　硬化触媒の平均粒子径は、特に制限されるものではないが、１０μｍ以下であることが好ましく、特に１μｍ以上５μｍ以下であることが好ましい。上記範囲であることにより、接着剤樹脂組成物の速硬化性を確保することができる。
　熱硬化成分（Ａ）としてエポキシ樹脂を用いる場合、上述の（メタ）アクリロイル基を有する化合物の他にフェノール樹脂等の硬化剤を併用することも可能である。硬化剤（特にフェノール樹脂）の含有量は、特に限定されないが、接着剤樹脂組成物全体の１質量％以上２０質量％が好ましく、特に２質量％以上１０質量％以下が好ましい。含有量が上記下限値未満であると硬化後の弾性率が低くなる場合があり、上記上限値を超えると吸水率が高くなる場合がある。
　また、熱硬化成分（Ａ）がエポキシ樹脂の場合は、エポキシ当量と硬化剤との当量比を計算して決めることができ、エポキシ樹脂のエポキシ当量と硬化剤の官能基の当量（たとえばフェノール樹脂であれば水酸基当量）との比が０．３以上３．０以下であることが好ましく、特に０．４以上２．５以下であることが好ましい。含有量が下限値未満であると保存性が低下する場合があり、上限値を超えると耐熱性を向上する効果が低下する場合がある。
　接着剤樹脂組成物は、特に制限されるものではないが、さらにカップリング剤を含んでいても良い。これにより、接着剤層と被着体（半導体素子）との界面の密着性をより向上させることができる。カップリング剤としては、上述のものを用いることができるが、接着剤の硬化後の耐熱性に優れるシラン系カップリング剤が好ましい。シラン系カップリング剤としては、特に制限されるものではないが、第１の実施形態で例示したものと同様のものを用いることができる。
　カップリング剤の含有量は、特に限定されるものではないが、熱硬化成分（Ａ）１００質量部に対して０．０１質量部以上２５質量部以下が好ましく、特に０．５質量部以上１０質量部以下が好ましい。上記範囲であることにより、被着体（半導体素子）との接着性に優れる効果が得られる。
　接着剤樹脂組成物は、本発明の目的を損なわない範囲で可塑性樹脂、レベリング剤、消泡剤、着色剤、有機過酸化物などの添加剤を含有することができる。
　本実施形態のダイシングシート付き半導体保護膜形成用フィルムの作製方法は、特に限定されないが、例えば、以下のように作製することができる。
　まず、前述の（Ａ）成分、（Ｂ）成分、及びその他の添加剤等の各成分を有機溶剤、例えば、メチルエチルケトン、アセトン、トルエン、ジメチルホルムアルデヒド、等の溶剤に溶解又は分散することでワニス状にする。
　ついで、ワニス状の接着樹脂組成物のワニスをコンマコーター、ダイコーター、グラビアコーター等を用いて耐熱性フィルムに塗工する。接着剤層の厚さは、特に制限されるものではないが、３μｍ以上１００μｍ以下が好ましく、特に５μｍ以上６０μｍ以下が好ましい。上記範囲であることにより、接着剤層の厚さ精度を容易に制御することができる。
　このように、耐熱性フィルムの表面に接着樹脂組成物を層状に成形したのち、溶剤を除去、乾燥させることで、耐熱性フィルム上にフィルム状の接着剤層を形成する。
　こうして形成された接着剤層の表面に保護膜形成層を保護するためのカバーフィルムを設けてもよい。このカバーフィルムとしては、第１の実施形態で説明したものと同様なものを用いることができる。
　その後、ダイシングシートを耐熱性フィルムに接合するように貼り付け、これにより、ダイシングシートと、耐熱性フィルムと、接着剤層とがこの順に構成されてなるダイシングシート付き半導体保護膜形成用フィルムが得られる。
　次に、半導体装置の一製造方法について図２に基づいて説明する。図２は、半導体装置を製造するフロー図である。図２に示すように、図示しないダイサーテーブルの上に、ダイシングシート２３、耐熱性フィルム２１、接着剤層２２をラミネートしたダイシングシート付き半導体保護膜形成用フィルム２４を設置し（図２（ａ））、その中心部に半導体ウェハ２５の半導体素子の回路が形成されていない側の面を、接着剤層２２の上に置き、軽く押圧し、半導体ウェハ２５を積層する（図２（ｂ））。
　次に、半導体ウェハ２５の周囲にウェハリング２６を設置して、ダイシングシート２３の外周部をウェハリング２６で固定する（図２（ｃ））。そして、図示しないブレードで耐熱性フィルム２１、接着剤層２２とともに半導体ウェハ２５を切断して、半導体ウェハ２５を個片化する（図２（ｄ））。この際、ダイシングシート付き半導体保護膜形成用フィルム２４は、緩衝作用を有しており、半導体ウェハ２５を切断する際の割れ、欠け等を防止する。なお、ダイシングシート付き半導体保護膜形成用フィルム２４に半導体用ウェハ２５を予め貼着した後に、ダイサーテーブルに設置しても良い。
　次に、ダイシングシート２３側（図２（ｄ）の下側）から、紫外線（波長２００ｎｍ以上５００ｎｍ以下）を照射し、さらにダイシングシート２３を図示しないエキスパンド装置で伸ばして、個片化した半導体ウェハ２５（半導体素子２８）と接着剤層２２付き耐熱性フィルム２１（半導体保護膜２７）とを一定の間隔に開き、その後にフリップチップボンダーを用いて基板に搭載する。次に、コレット２９でピックアップしてダイシングシート２３から半導体保護膜２７付き半導体素子２８を剥離し（図２（ｅ））、その後半導体保護膜２７付き半導体素子２８を反転して、図示しない基板にフェイスダウンで搭載する。
　ここで、ダイシングシート２３は、紫外線照射により、硬化が進行し、耐熱性フィルム２１に対する接着力が、低くなっている。ゆえに、半導体素子２８をピックアップする際に、ダイシングシート２３と基材フィルム２１との間で剥離を生じ、個片化した半導体素子２８には、半導体保護膜２７が貼着されたままである。
　その後にフリップチップボンダーを用いて基板に搭載する。まず、半導体素子２８が搭載された基板を半導体素子２８の電極パッドと基板の電極パッドとを電気的に接合するバンプが溶融する温度以上（例えば、２００℃以上２８０℃以下）にオーブン等で加熱し、半導体素子２８と基板の接合を完了する。その後、アンダーフィル材と呼ばれる液状のエポキシ樹脂（封止樹脂）を、半導体素子２８と基板間に流し込み、硬化させる。半導体保護膜２７は、アンダーフィル材の硬化と同時に熱硬化することにより、半導体素子２８に半導体保護膜２７が形成された半導体装置を得る。得られた半導体装置では、実装基板と、半導体素子２８と、半導体保護膜２７とがこの順で積層された構造となっている。なお、アンダーフィル材及び半導体保護膜２７を熱硬化させた後、レーザー捺印を行ってもよい。
　本実施形態に従うと、半導体素子の保護性に優れた半導体保護膜形成用フィルム及びそれを用いてなる半導体保護膜を有する半導体装置を得ることができる。
　特許文献１では、保護膜にバインダーポリマー成分を用いるため、弾性率の低い保護膜形成層となり、フリップチップボンダー等で半導体素子を配線基板に実装する際に、コレットの痕が付いたり、傷防止機能が十分ではないという問題があった。また、特許文献３でも、重量平均分子量が１０万以上の高分子量成分を熱硬化成分として用いるため、同様な問題があった。また半導体基板とチップとの線膨張係数の違いから、チップが反り、その結果信頼性が低下するという問題があった。
　本実施形態では、弾性率の高い耐熱性フィルムを用いるため、コレットの痕がついてしまうのを防止することができ、その後のリフロー工程において、半導体素子の反りを抑えることができる。
（第３の実施形態）
　本実施形態のダイシングシート付き半導体保護膜形成用フィルムは、ダイシングシートと、該ダイシングシートの一方の面側に保護膜形成層がラミネートされていることを特徴とする。保護膜形成層（半導体保護膜形成用フィルム）は、基板等の基材に搭載され、かつ最も外側に位置する半導体素子の基板等の基材に搭載される面と反対側の面を保護する。当該保護膜形成層を構成する樹脂組成物が熱硬化成分（Ａ）と無機フィラー（Ｂ）とを含むことを特徴とし、これにより、半導体素子に欠け等が生じないように保護することができるものである。また、本実施形態の半導体装置は、基板等の基材に搭載され、かつ最も外側に位置する半導体素子の前記基板等の基材に搭載される面と反対側の面が半導体保護膜により保護された半導体装置であって、半導体保護膜が、上述の保護膜形成層の硬化物からなることを特徴とし、これにより、フリップチップボンダー等で半導体素子を基板に実装する際のコレット痕や傷の発生を防止することができる。また、反りの小さい半導体装置を得ることができる。以下、本実施形態のダイシングシート付き半導体保護膜形成用フィルムならびに半導体装置及びその製造方法について詳細に説明する。
　保護膜形成層を構成する樹脂組成物（以下、「フィルム樹脂組成物」とも称す。）中の樹脂成分の重量平均分子量の下限は、１００以上が好ましく、２００以上がより好ましい。フィルム樹脂組成物中の樹脂成分の重量平均分子量の上限は、４９，０００以下が好ましく、４０，０００以下がより好ましい。樹脂成分の重量平均分子量が上記範囲内にあることにより、成膜性を維持しつつ、硬化後にガラス転移温度の高い保護膜形成層とすることができる。
　フィルム樹脂組成物には、熱硬化成分（Ａ）を用いる。熱硬化成分（Ａ）は、前述したものを用いることができる。中でも、耐熱性、強度の観点から、エポキシ樹脂が好ましい。また、保護膜形成層は、保護性向上のため、高弾性率であることが好まれ、そのためフィラーが高充填される。このため、フィルムのタック性がなくなったり、フィルム樹脂組成物が脆くなったりする。これを防止するために、液状のエポキシ樹脂を用いることが好まれる。
　熱硬化成分（Ａ）の重量平均分子量は、好ましくは１００以上４９，０００以下、特に好ましくは２００以上４０，０００以下である。熱硬化成分（Ａ）の重量平均分子量が上記範囲内にあることにより、熱硬化時の高い反応性と被着体に対する高い保護性を両立することができる。なお、本実施形態で重量平均分子量は、ＧＰＣ（ゲル浸透クロマトグラフィー）で測定され、ポリスチレン換算値で得られるものである。
　熱硬化成分（Ａ）の含有量は、フィルム樹脂組成物全体の３質量％以上３５質量％以下が好ましく、特に５質量％以上２０質量％以下が好ましい。熱硬化成分（Ａ）の含有量が上記範囲内にあることにより、硬化後の保護膜形成層の高弾性率化及び靭性を両立することができる。なお、フィルム樹脂組成物を、溶媒で構成成分を溶解又は分散させたワニス状とした時は、熱硬化成分（Ａ）の含有量は、溶媒を除いた分、即ち、熱硬化成分（Ａ）、無機フィラー（Ｂ）及びその他の添加剤の合計量に対する百分率である。
　熱硬化成分（Ａ）としてエポキシ樹脂を用いる場合、硬化剤を含有することが好ましい。硬化剤としては、例えばジエチレントリアミン（ＤＥＴＡ）、トリエチレンテトラミン（ＴＥＴＡ）、メタキシレリレンジアミン（ＭＸＤＡ）等の脂肪族ポリアミン、ジアミノジフェニルメタン（ＤＤＭ）、ｍ－フェニレンジアミン（ＭＰＤＡ）、ジアミノジフェニルスルホン（ＤＤＳ）等の芳香族ポリアミン、ジシアンジアミド（ＤＩＣＹ）、有機酸ジヒドララジド等を含むポリアミン化合物等のアミン系硬化剤、ヘキサヒドロ無水フタル酸（ＨＨＰＡ）、メチルテトラヒドロ無水フタル酸（ＭＴＨＰＡ）等の脂環族酸無水物（液状酸無水物）、無水トリメリット酸（ＴＭＡ）、無水ピロメリット酸（ＰＭＤＡ）、ベンゾフェノンテトラカルボン酸（ＢＴＤＡ）等の芳香族酸無水物等の酸無水物系硬化剤、フェノール樹脂等のフェノール系硬化剤が挙げられる。これらの中でもフェノール系硬化剤が好ましく、具体的にはビス（４－ヒドロキシ－３，５－ジメチルフェニル）メタン（通称テトラメチルビスフェノールＦ）、４，４'－スルホニルジフェノール、４，４'－イソプロピリデンジフェノール（通称ビスフェノールＡ）、ビス（４－ヒドロキシフェニル）メタン、ビス（２－ヒドロキシフェニル）メタン、（２－ヒドロキシフェニル）（４－ヒドロキシフェニル）メタンおよびこれらの内ビス（４－ヒドロキシフェニル）メタン、ビス（２－ヒドロキシフェニル）メタン、（２－ヒドロキシフェニル）（４－ヒドロキシフェニル）メタンの３種の混合物（例えば、本州化学工業（株）製、ビスフェノールＦ－Ｄ）等のビスフェノール類、１，２－ベンゼンジオール、１，３－ベンゼンジオール、１，４－ベンゼンジオール等のジヒドロキシベンゼン類、１，２，４－ベンゼントリオール等のトリヒドロキシベンゼン類、１，６－ジヒドロキシナフタレン等のジヒドロキシナフタレン類の各種異性体、２，２'－ビフェノール、４，４'－ビフェノール等のビフェノール類の各種異性体等の化合物が挙げられる。
　硬化剤（特にフェノール系硬化剤）の含有量は、特に限定されないが、フィルム樹脂組成物全体の１質量％以上２０質量％が好ましく、特に２質量％以上１０質量％以下が好ましい。含有量が上記下限値未満であると耐熱性を向上する効果が低下する場合があり、上記上限値を超えると保存性が低下する場合がある。
　また、熱硬化成分（Ａ）がエポキシ樹脂の場合は、エポキシ当量と硬化剤との当量比を計算して決めることができ、エポキシ樹脂のエポキシ当量と硬化剤の官能基の当量（たとえばフェノール樹脂であれば水酸基当量）との比が０．３以上３．０以下であることが好ましく、特に０．４以上２．５以下であることが好ましい。含有量が下限値未満であると保存性が低下する場合があり、上限値を超えると耐熱性を向上する効果が低下する場合がある。
　熱硬化成分（Ａ）としてエポキシ樹脂を用いる場合、特に限定されるものではないが、さらに保護膜形成層の硬化性を向上することができる硬化触媒を含むことが好ましい。硬化触媒としては、第１の実施形態で例示したものと同様のものを用いることができるが、中でも、保護膜形成層の速硬化性と保存性が両立するイミダゾール類が好ましい。
　イミダゾール類としては、第１の実施形態で例示したものと同様のものを用いることができるが、中でも、保護膜形成層の速硬化性と保存性のバランスに優れる、２－フェニル－４，５－ジヒドロキシメチルイミダゾール又は２－フェニル－４－メチル－５－ヒドロキシメチルイミダゾールが好ましい。
　硬化触媒の含有量は、特に制限されるものではないが、エポキシ樹脂１００質量部に対して０．０１質量部以上３０質量部以下が好ましく、特に０．３質量部以上１０質量部以下が好ましい。上記範囲であることにより、保護膜形成層の速硬化性と保存性を両立することができる。
　硬化触媒の平均粒子径は、特に制限されるものではないが、１０μｍ以下であることが好ましく、特に１μｍ以上５μｍ以下であることが好ましい。上記範囲であることにより、保護膜形成層の速硬化性を確保することができる。
　フィルム樹脂組成物には、無機フィラー（Ｂ）を用いることができる。無機フィラー（Ｂ）としては、特に制限がなく、前述したものを使用することができるが、中でも特に好ましいのは、アルミナである。アルミナの弾性率はシリカの４～５倍あり硬化後の保護膜形成層の弾性率を高くすることが可能である。
　無機フィラー（Ｂ）の粒度分布は１ｎｍ以上１，０００ｎｍ以下の範囲、１０００ｎｍ以上１０，０００ｎｍ以下の範囲にそれぞれ極大点を少なくとも1つずつ有することが好ましい。このようなフィラーは粒度分布の異なるフィラーを混合することにより容易に得られるが、これによりフィラーが最密充填でき、フィラーの含有率を高めることが可能になる。無機フィラー（Ｂ）の粒度分布の測定方法は以下の通りである。レーザー回折式粒度分布測定装置ＳＡＬＤ－７０００（島津製作所製）を用いて、水中に１分間超音波処理することにより分散させ、粒度分布の測定を行う。
　無機フィラー（Ｂ）の含有量は、フィルム樹脂組成物全体の６０質量％以上９５質量％以下が好ましく、８０質量％以上９０質量％以下が特に好ましい。上記範囲であることにより、熱時弾性率の優れた保護膜形成層を得ることができる。
　フィルム樹脂組成物には、着色剤（Ｃ）を用いることができる。着色剤（Ｃ）としては、特に制限がなく、前述したものを使用することができる。着色剤（Ｃ）の含有量は、フィルム樹脂組成物全体の０．１質量％以上１０質量％以下が好ましく、０．２質量％以上５質量％以下が特に好ましい。着色剤の使用量が上記下限値未満であると着色が十分でなく、レーザー捺印後の視認性が低下する傾向にあり、上記上限値を超えると保護膜形成層の弾性率や耐熱性が低下する可能性がある。
　フィルム樹脂組成物は、特に制限されるものではないが、さらにカップリング剤を含んでいてもよい。これにより、保護膜形成層と被着体（半導体素子）界面との密着性をより向上させることができる。カップリング剤としては、第１の実施形態で例示したものと同様のものを用いることができるが、保護膜形成層の硬化後の耐熱性に優れるシラン系カップリング剤が好ましい。シラン系カップリング剤としては、第１の実施形態で例示したものと同様のものを用いることができる。
　カップリング剤の含有量は、特に限定されるものではないが、熱硬化成分（Ａ）１００質量部に対して０．０１質量部以上１０質量部以下が好ましく、特に０．５質量部以上１０質量部以下が好ましい。上記範囲であることにより、被着体（半導体素子）との接着性に優れる効果が得られる。
　フィルム樹脂組成物は、本発明の目的を損なわない範囲で可塑性樹脂、レベリング剤、消泡剤、有機過酸化物などの添加剤を含有することができる。
　本実施形態のダイシングシート付き半導体保護膜形成用フィルムの作製方法は、特に限定されないが、例えば、以下のように作製することができる。
　まず、前述の（Ａ）成分、（Ｂ）成分、（Ｃ）成分及びその他の添加剤等の各成分を有機溶剤、例えば、メチルエチルケトン、アセトン、トルエン、ジメチルホルムアルデヒド、等の溶剤に溶解又は分散することでワニス状にする。
　ついで、ワニス状のフィルム樹脂組成物のワニスをコンマコーター、ダイコーター、グラビアコーター等を用いて基材フィルムに塗工する。基材フィルムは、第１の実施形態で説明したもの同様のものとすることができる。保護膜形成層の厚さは、特に制限されるものではないが、３μｍ以上１００μｍ以下が好ましく、特に５μｍ以上６０μｍ以下が好ましい。上記範囲であることにより、保護膜形成層の厚さ精度を容易に制御することができる。
　このように、基材フィルムの表面にフィルム樹脂組成物を層状に成形したのち、溶剤を除去、乾燥させることで、基材フィルム上にフィルム状の保護膜形成層を形成する。
　こうして形成された保護膜形成層の表面に保護膜形成層を保護するためのカバーフィルムを設けてもよい。このカバーフィルムとしては、第１の実施形態で説明したものを用いることができる。
　その後、ダイシングシートを基材フィルムに接合するように貼り付け、これにより、ダイシングシートと、基材フィルムと、保護膜形成層とがこの順に構成されてなるダイシングシート付き半導体保護膜形成用フィルムが得られる。
　本実施形態のダイシングシート付き半導体保護膜形成用フィルムもまた、第１の実施形態で説明したように、図１に示すフローに従って、半導体装置の製造方法に用いることができる（図１（ａ）～（ｅ））。
　ただし、本実施形態では、個片化した後、紫外線照射をせずに、ダイシングシート１３を図示しないエキスパンド装置で伸ばして、個片化した半導体ウェハ１５（半導体素子１８）と保護膜形成層１２（半導体保護膜１７）とを一定の間隔に開き、コレット１９でピックアップする（図１（ｅ））。
　ここで、保護膜形成層１２（半導体保護膜１７）は、基材フィルム１１との接着力を調整しているため、半導体素子１８をピックアップする際に、保護膜形成層１２（半導体保護膜１７）と基材フィルム１１との間で剥離を生じ、個片化した半導体素子１８には、半導体保護膜１７が貼着されたままである。
　その後、第１の実施形態で説明したのと同様に、半導体保護膜１７付き半導体素子１８を反転して基板にフェイスダウンで搭載し、オーブン等で加熱して、半導体素子１８と基板とを接合する。その後、アンダーフィル材を半導体素子１８と基板との間に流し込み、硬化させる。半導体保護膜１７は、アンダーフィル材の硬化と同時に熱硬化することにより、半導体素子１８に半導体保護膜１７が形成された半導体装置を得る。なお、アンダーフィル材及び半導体保護膜１７を熱硬化させた後、レーザー捺印を行ってもよい。
　半導体保護膜１７の硬化後の２５℃での弾性率は、１０ＧＰａ以上４０ＧＰａ以下であることが好ましい。これにより、半導体素子１８に半導体保護膜１７が形成された半導体装置の反りを低減させることができる。２５℃での弾性率は、例えばセイコーインスツルメント社製動的粘弾性装置を用い、引張りモード、昇温３℃／分、周波数１０Ｈｚの条件で、硬化後の半導体保護膜１７（保護膜形成層１２）の動的粘弾性を測定し、２５℃での貯蔵弾性率を測定して求めることができる。
　本実施形態に従うと、半導体素子の保護性に優れた半導体保護膜形成用フィルム及びそれを用いてなる半導体保護膜を有する反りの小さい半導体装置を得ることができる。
　特許文献１では、保護膜にバインダーポリマー成分を用いるため、弾性率の低い保護膜形成層となり、フリップチップボンダー等で半導体素子を配線基板に実装する際に、コレットの痕が付いたり、傷防止機能が十分ではないという問題があった。また、特許文献３でも、重量平均分子量が１０万以上の高分子量成分を熱硬化成分として用いるため、同様な問題があった。さらに、半導体素子および半導体基板が薄型化されることにより、パッケージの反りが問題となってきている。
　本実施形態によれば、無機フィラーの含有量を多くすることで、弾性率の高い保護膜形成層を得ることができる。これにより、コレット痕やパッケージの反りを防止することができる。また、エポキシ樹脂として、液状エポキシ樹脂を用いることで、半導体素子との密着性も確保することができる。したがって、信頼性の高い半導体装置を得ることができる。
　以上、本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
例えば、実施の形態では、図１、２に基づいてフェイスダウン型の半導体装置の製造方法について説明を行ったが、本発明の半導体装置の製造方法はこれに限定されるものではなく、例えば、貫通ビアを有し、かつ回路面と反対側の面に電極が形成された半導体素子をフェイスアップで複数積層したＴＳＶ（Ｔｈｒｏｕｇｈ－Ｓｉｌｉｃｏｎ　Ｖｉａ）型の構造の半導体装置の製造にも適用することができる。
　また、第１の実施形態及び第３の実施形態のフィルム樹脂組成物、及び、第２の実施形態の接着剤樹脂組成物は、ワニス状のものを層状に成形し、溶剤を除去、乾燥させて、フィルム状に成形してもよい。
　また、本発明における半導体装置の製造方法は実施の形態で述べたものに限定されるものではなく、例えば、フィルム状に加工した保護膜形成層を半導体素子と略同サイズに切断したのち、半導体素子に直接貼り付ける工程を含むものであってもよい。
　以下、本発明を実施例および比較例に基づいて詳細に説明するが、本発明はこれに限定されるものではない。
　以下、実施例及び比較例で用いたシリカ及びアルミナの粒度分布、及び、平均粒径の測定方法は以下の通りである。レーザー回折式粒度分布測定装置ＳＡＬＤ－７０００（島津製作所製）を用いて、水中に１分間超音波処理することにより分散させ、粒度分布の測定を行った。Ｄ５０値（数積算）を平均粒径とした。
　以下、実施例及び比較例で示す重量平均分子量は、ＧＰＣ（ゲル浸透クロマトグラフ）で測定し、ポリスチレン換算値で得た。ＧＰＣの条件は、以下のとおりである；
装置名；東ソー（株）製、高速ＧＰＣ　ＳＣ－８０２０装置、カラム；ＴＳＫ－ＧＥＬ　ＧＭＨＸＬ－Ｌ、温度；４０℃、溶媒；テトラヒドロフラン。
　＜実施例１－１＞
１．化合物Ｄ１：（メタ）アクリロイル変性ノボラック型ビスフェノールＡ樹脂ＭＰＮ００１の合成
　ノボラック型ビスフェノールＡ樹脂（フェノライトＬＦ－４８７１、大日本インキ化学（株）製）の固形分６０％ＭＥＫ（メチルエチルケトン）溶液５００ｇを、２Ｌフラスコ中に投入し、これに触媒としてトリブチルアミン１．５ｇ、および重合禁止剤としてハイドロキノン０．１５ｇを添加し、１００℃に加温した。その中へ、グリシジルメタクリレート１８０．９ｇを３０分間で滴下し、１００℃で５時間攪拌反応させることにより、固形分７４％の（メタ）アクリロイル変性ノボラック型ビスフェノールＡ樹脂ＭＰＮ００１（メタクリロイル変性率５０％）を得た。Ｄ１の重量平均分子量は、約７，０００であった。
２．フィルム樹脂組成物ワニスの作製
　エネルギー線硬化成分（Ｄ）として、メタアクリロイル変性ノボラック型ビスフェノールＡ樹脂ＭＰＮ００１を４０．５質量％と、トリメチロールプロパントリ（メタ）アクリレート（共栄社化学（株）製、商品名：ライトエステルＴＭＰ、重量平均分子量：３３８）を１７．４質量％、熱硬化成分（Ａ）として、ビスフェノールＡ型ノボラック型エポキシ樹脂（大日本インキ化学工業（株）製、商品名：エピクロンＮ－８６５）を１．５質量％と、ビスフェノールＡ型エポキシ樹脂（ジャパンエポキシレジン（株）製、商品名：ＹＬ－６８１０、重量平均分子量：２２５）を５．０質量％、無機フィラー（Ｂ）として、球状シリカ（アドマテックス（株）製、平均粒径：５００ｎｍ、商品名：ＳＥ２０５０）を３０．０質量％、硬化剤として、フェノールノボラック樹脂（住友ベークライト（株）製、商品名：ＰＲ５３６４７）を３．６質量％、光開始剤として、２，２－ジメトキシ－１，２－ジフェニルエタン－１－オン（チバ・スペシャリティ・ケミカルズ（株）製、商品名：イルガキュア６５１）を２．０質量％、ＭＥＫ（メチルエチルケトン、大伸化学（株）製）に溶解し、固形分濃度７３％のフィルム樹脂組成物ワニスを得た。なお、フィルム樹脂組成物ワニス中のメタアクリロイル変性ノボラック型ビスフェノールＡ樹脂ＭＰＮ００１、およびシリカの含有量は、固形分換算の値である。
３．半導体保護膜形成用フィルム（保護膜形成層）の製造
　その後、フィルム樹脂組成物ワニスを透明ＰＥＴ製の基材フィルム（膜厚３８μｍ）上に塗布し、８０℃で１５分間乾燥させることにより、２０μｍ厚の半導体保護膜形成用フィルムを形成した。なお、得られた半導体保護膜形成用フィルムの硬化前、紫外線（波長３６５ｎｍ）照射後の半導体保護膜形成用フィルムについて、セイコーインスツルメント社製動的粘弾性装置を用いて、引張りモード、昇温３℃／ｍｉｎ、周波数１０Ｈｚの条件で測定した、２６０℃での弾性率は、０．２７ＭＰａであった。
４．ダイシングシート付き半導体保護膜形成用フィルムの製造
　上述の基材フィルム付き半導体保護膜形成用フィルムの、半導体保護膜形成用フィルム層の上にＰＥＴ製のカバーフィルムをラミネートしたのち、基材フィルム及び半導体保護膜形成用フィルム層のみを、ウェハと接合される部分のみを残してハーフカットした。その後、ダイシングシート（アクリル酸ブチル７０質量％とアクリル酸２－エチルヘキシル３０質量％とを共重合して得られた重量平均分子量５００，０００の共重合体１００質量部と、トリレンジイソシアネート（コロネートＴ－１００、日本ポリウレタン工業（株）製）３質量部とで構成された粘着剤層が形成されたポリエチレンフィルム）に基材フィルム付き半導体保護膜形成用フィルムの基材フィルム側とが接合するように貼り付けた。これにより、ダイシングシート、基材フィルム、半導体保護膜形成用フィルム、カバーフィルムとがこの順に構成されてなるダイシングシート付き半導体保護膜形成用フィルムを得た。
５．半導体装置の製造
　以下の手順で、半導体装置を製造した。
　カバーフィルムを剥離したダイシングシート付き半導体保護膜形成用フィルムの半導体保護膜形成用フィルムと８インチ２００μｍ半導体ウェハの裏面とを対向させ、６０℃の温度で貼り付けし、ダイシングシート付き半導体保護膜形成用フィルムが貼り付けられた半導体ウェハを得た。
　その後、このダイシングシート付き半導体保護膜形成用フィルムが貼り付けられた半導体ウェハを、ダイシングソーを用いて、スピンドル回転数３０，０００ｒｐｍ、切断速度５０ｍｍ／秒の条件で１０ｍｍ×１０ｍｍ角の半導体素子のサイズにダイシング（切断）した。次に露光装置を用いてダイシングシート側から１０００ｍＪ／ｃｍ２で露光（波長３６５ｎｍ）した。次に、ダイシングシート付き半導体保護膜形成用フィルムの裏面から突上げし、基材フィルムと半導体保護膜形成用フィルムとの間で剥離し半導体保護膜付き半導体素子を得た。
　この半導体保護膜付き半導体素子（１０ｍｍ×１０ｍｍ角、素子表面の回路段差１μｍ～５μｍ）を、ソルダーレジスト（太陽インキ製造社製：商品名：ＡＵＳ３０８）がコーティングされたビスマレイミド－トリアジン樹脂配線基板（基板表面の回路段差５μｍ～１０μｍ）にフェイスダウンで搭載し、半田バンプを介して１３０℃、５Ｎ、１．０秒の条件で圧着して、半導体素子とビスマレイミド－トリアジン配線基板を仮接着した。半導体素子が仮接着されたビスマレイミド－トリアジン配線基板を、２５０℃、１０秒の条件で熱処理を行った。その後、半導体素子と基板との間にアンダーフィル材を流し込み、１５０℃、２時間で硬化を行い、半導体装置（フリップチップパッケージ）を得た。
　＜比較例１－１＞
　フィルム樹脂組成物ワニスの組成を下記のように替えた以外は、実施例１と同様にして半導体装置（フリップチップパッケージ）を得た。
　エネルギー線硬化成分（Ｄ）は用いず、熱可塑性樹脂として、アクリル酸エステル共重合体（ブチルアクリレート－アクリロニトリル－エチルアクリレート－グリシジルメタクリレート共重合体、ナガセケムテックス（株）製、ＳＧ－８０ＨＤＲ、Ｔｇ：１０℃、重量平均分子量：３５０，０００）を２０質量％、熱硬化成分（Ａ）として、オルソクレゾールノボラック型エポキシ樹脂（日本化薬（株）製、ＥＯＣＮ－１０２０－８０、エポキシ当量２００ｇ／ｅｑ）を１９．６質量％と、三官能エポキシ樹脂（日本化薬（株）製、ＮＣ６０００、エポキシ当量２００ｇ／ｅｑ）を２９質量％、硬化剤として、液状フェノール化合物（明和化成（株）製、ＭＥＨ－８０００Ｈ、水酸基当量１４１ｇ／ＯＨ基）を２２質量％と、固形フェノール樹脂（住友ベークライト（株）製、ＰＲ－ＨＦ－３、水酸基当量１０４ｇ／ＯＨ基）を９質量％、硬化触媒として、イミダゾール化合物（四国化成（株）製、２Ｐ４ＭＨＺ－ＰＷ）を０．１質量％、カップリング剤として、γ－グリシドキシプロピルトリメトキシシラン（信越化学（株）製、ＫＢＭ４０３Ｅ）を０．３質量％、メチルエチルケトン（ＭＥＫ）に溶解して樹脂固形分４９％の樹脂ワニスを得た。
　なお、硬化前、紫外線照射後の半導体保護膜形成用フィルムの２６０℃での弾性率は、０．０１ＭＰａ以下であった。
　評価項目及び評価結果
コレット痕評価：ダイシングシート付き半導体保護膜形成用フィルムの裏面から突上げし、基材フィルムと半導体保護膜形成用フィルムとの間で剥離し半導体保護膜付き半導体素子を、フリップチップボンダーを用いて基板に搭載した際のコレット痕の有無を目視で評価した。硬化前、紫外線照射後の２６０℃弾性率が高い実施例１－１の半導体保護膜にはコレット痕がなかったのに対し、硬化前、紫外線照射後の２６０℃弾性率が低い比較例１－１の半導体保護膜ではコレット痕が見られた。半導体保護膜にコレット痕が付くと、半導体装置としての製品品質が落ちることとなる。
　＜実施例２－１＞
１．接着剤樹脂ワニスの調製
　熱硬化成分（Ａ）として、エポキシ樹脂（ＥＯＣＮ－１０２０－８０（オルソクレゾールノボラック型エポキシ樹脂、重量平均分子量：７８０）、エポキシ当量２００ｇ／ｅｑ、日本化薬（株）製）１０質量部；
　無機フィラー（Ｂ）として、球状シリカ（ＳＥ２０５０、平均粒径０．５μｍ、アドマテックス社製）７８質量部；
　（メタ）アクリル酸エステル共重合体として、ＳＧ－７０８－６ＤＲ（エチルアクリレート－ブチルアクリレート－アクリロニトリル－ヒドロキシエチルメタクリレート－アクリル酸共重合体、ナガセケムテックス社製、Ｔｇ：６℃、重量平均分子量：５０万）１００質量部；
　（メタ）アクリル酸エステル共重合体と異なる熱可塑性樹脂として、フェノキシ樹脂（ＪＥＲ１２５６、ジャパンエポキシレジン社製、Ｔｇ：１３０℃、重量平均分子量：５万）１０質量部；
　フェノール樹脂として（ＰＲ－ＨＦ－３、水酸基当量１０４ｇ／ＯＨ基、住友ベークライト社製）１０質量部；および
　カップリング剤としてγ－グリシドキシプロピルトリメトキシシラン（ＫＢＭ４０３Ｅ、信越化学工業社製）２質量部
をメチルエチルケトン（ＭＥＫ）に溶解して、樹脂固形分２０％の樹脂ワニスを得た。
２．半導体保護膜形成用フィルム(保護膜形成層)の製造
　上述の方法で得られた樹脂ワニスを、コンマコーターを用いて耐熱性フィルムとなるポリエチレンテレフタテートフィルム（帝人デュポン社製、品番：テイジンピューレックスフィルムＵＨ４、厚さ５０μｍ、室温（２３℃）における弾性率：２．３ＧＰａ、融点：２５８℃、着色剤として二酸化チタンを１０質量％含む）に塗布した後、１５０℃、３分間乾燥して、厚さ１０μｍの接着剤層を形成し、耐熱性フィルムと接着剤層とからなる半導体保護膜形成用フィルムを得た。
３．ダイシングシート付き半導体保護膜形成用フィルムの製造
　上述の耐熱性フィルムと接着剤層とから成る半導体保護膜形成用フィルムの、接着剤層の上にＰＥＴ製のカバーフィルムをラミネートし、半導体保護膜形成用フィルムの耐熱性フィルム及び接着剤層のみを、ウェハと接合される部分のみを残してハーフカットした。その後、ダイシングシート（住友ベークライト社製、品番：ＦＳＬ－Ｎ４６０５）に耐熱性フィルムが接合するように貼り付けた。これにより、ダイシングシート、耐熱性フィルム、接着剤層、カバーフィルムとがこの順に構成されてなるダイシングシート付き半導体保護膜形成用フィルムを得た。
４．半導体装置の製造
　以下の手順で、半導体装置を製造した。
　カバーフィルムを剥離した接着剤層と８インチ２００μｍ半導体ウェハの裏面とを対向させ、６０℃の温度で貼り付けし、ダイシングシート付き半導体素子保護膜形成フィルムが貼り付けられた半導体ウェハを得た。
　その後、このダイシングシート付き半導体保護膜形成用フィルムが貼り付けられた半導体ウェハを、ダイシングソーを用いて、スピンドル回転数３０，０００ｒｐｍ、切断速度５０ｍｍ／秒の条件で、半導体保護膜形成用シートの接着剤層、耐熱性フィルムとともに、１０ｍｍ×１０ｍｍ角の半導体素子のサイズにダイシング（切断）した。次に露光装置を用いてダイシングシート側から１０００ｍＪ／ｃｍ２で露光（波長３６５ｎｍ）した。次に、ダイシングシート付き半導体保護膜形成用フィルムの裏面から突上げし、ダイシングシートと耐熱性フィルムとの間で剥離し半導体保護膜付き半導体素子を得た。
　この半導体保護膜付き半導体素子（１０ｍｍ×１０ｍｍ角、素子表面の回路段差１μｍ～５μｍ）を、ソルダーレジスト（太陽インキ製造社製：商品名：ＡＵＳ３０８）がコーティングされたビスマレイミド－トリアジン樹脂配線基板（基板表面の回路段差５μｍ～１０μｍ）にフェイスダウンで搭載し、半田バンプを介して１３０℃、５Ｎ、１．０秒の条件で圧着して、半導体素子とビスマレイミド－トリアジン配線基板を仮接着した。半導体素子が仮接着されたビスマレイミド－トリアジン配線基板を、２５０℃、１０秒の条件で熱処理を行った。その後、半導体素子と基板との間にアンダーフィル材を流し込み、１５０℃、２時間で硬化を行い、半導体装置（フリップチップパッケージ）を得た。
　＜実施例２－２＞
　耐熱性フィルムを、シアネート樹脂としてノボラック型シアネート樹脂（ロンザジャパン社製、プリマセットＰＴ－５０、重量平均分子量約２，６００）１５質量部、エポキシ樹脂としてビフェニレンジメチレン型エポキシ樹脂（日本化薬社製、ＮＣ－３０００Ｐ、重量平均分子量：８６０、エポキシ当量２７５）８質量部、フェノール樹脂としてビフェニルジメチレン型フェノール樹脂（明和化成社製、ＭＥＨ－７８５１－Ｓ、水酸基当量２０３）７質量部、カップリング剤としてエポキシシラン型カップリング剤（日本ユニカー社製、Ａ－１８７）を後述する無機フィラー１００質量部に対して０．３質量部をメチルエチルケトンに常温で溶解し、無機フィラーとして球状溶融シリカＳＦＰ－１０Ｘ（電気化学工業社製、平均粒径０．３μｍ）２０質量部および球状溶融シリカＳＯ－３２Ｒ（アドマテックス社製、平均粒径１．５μｍ）５０質量部を添加し、高速攪拌機を用いて１０分攪拌して樹脂ワニスとしたものをガラス織布（Ｅガラスで構成されている平織りの基材、厚さ５３μｍ、縦糸の織密度６０本／インチ、横糸の織密度４７本／インチ、日東紡績社製、室温（２３℃）から２５０℃での熱膨張係数６ｐｐｍ／℃）に含浸後、加熱・乾燥させたフィルム（樹脂含有量：５０％、フィルム厚さ：６０μｍ、室温（２３℃）における弾性率：２３ＧＰａ、熱硬化性樹脂に付き融点なし、着色剤としてカーボンブラックを１質量％含む）に替えた以外は、実施例２－１と同様にして半導体装置（フリップチップパッケージ）を得た。
　＜比較例２－１＞
　耐熱性フィルムを、ポリプロピレンフィルム（王子特殊紙社製、品番：４０ＲＬ－０１Ｚ、厚さ４０μｍ、室温（２３℃）における弾性率：０．７ＧＰａ、融点：１７０℃）に替えた以外は、実施例２－１と同様にして半導体装置（フリップチップパッケージ）を得た。
　耐熱性フィルムの室温（２３℃）における弾性率は、セイコーインスツルメント社製動的粘弾性装置を用い、引張りモード、昇温３℃／ｍｉｎ、周波数１０Ｈｚの条件で測定した。
　評価項目及び評価結果
半田リフロー耐性評価：ダイシングシート付き半導体保護膜形成用フィルムの裏面から突上げし、基材フィルムと耐熱性フィルムとの間で剥離し、フリップチップボンダーを用いて半導体保護膜付き半導体素子を基板に搭載したものを、２６０℃半田リフローを実施した際の半導体保護膜形成シートの耐熱性フィルムの劣化、変形を目視で評価した。耐熱性フィルムの融点が高い実施例２－１、実施例２－２の半導体保護膜は変化がなかったのに対し、耐熱性フィルムの融点が低い比較例２－１の半導体保護膜では耐熱性フィルムの軟化、変形によるボイドが見られた。半導体保護膜にボイドが発生すると、半導体装置としての製品品質が落ちることとなる。
（半田リフロー耐性）
　半田リフロー耐性は、半田リフロー後に耐熱フィルムが劣化、変形するかどうかを目視で評価した。
　○：１０個中全て、劣化、変形なし
　×：１０個中１個以上、劣化、変形あり
　結果を表１に示した。
コレット痕評価：ダイシングシート付き半導体保護膜形成用フィルムの裏面から突上げし、ダイシングシートと半導体保護膜形成用フィルムの耐熱性フィルムとの間で剥離し半導体保護膜付き半導体素子を、フリップチップボンダーを用いて基板に搭載した際のコレット痕の有無を目視で評価した。耐熱性フィルムの室温（２３℃）での弾性率が高い実施例２－１、実施例２－２の半導体保護膜にはコレット痕がなかったのに対し、耐熱性フィルムの室温（２３℃）での弾性率が低い比較例２－１の半導体保護膜ではコレット痕が見られた。半導体保護膜にコレット痕が付くと、半導体装置としての製品品質が落ちることとなる。
（ダイボンディング性）
　ダイボンディング性は、ボンディング後に半導体保護膜にフリップチップボンダーのコレット跡が残るかどうかを目視で評価した。
　○：１０個中全て、コレット跡なし
　×：１０個中１個以上、コレット跡あり
　結果を表１に示した。
Figure JPOXMLDOC01-appb-T000001
　＜実施例３－１＞
１．フィルム樹脂組成物ワニスの作製
　熱硬化成分（Ａ）として、ＬＸ－ＳＢ１０（ジグリシジルアミン型エポキシ樹脂）（エポキシ当量１１０ｇ／ｅｑ、重量平均分子量２９１、ダイソー（株）製、常温で液状）１００質量部とＹＸ６９５４Ｂ３５（変性フェノキシ樹脂のメチルエチルケトン中の濃度３５質量％）（エポキシ当量１２，０００ｇ／ｅｑ、重量平均分子量３９，０００、ジャパンエポキシレジン（株）製）の変性フェノキシ樹脂１５質量部；無機フィラー（Ｂ）として、ＡＣ２０５０－ＭＮＡ（球状アルミナのメチルエチルケトン中の濃度７０質量％）（アドマテックス（株）製、平均粒径：０．７μｍ、極大点：８６０ｎｍ）のアルミナ２２８質量部とＳＥ２０５０－ＬＥ（球状シリカのメチルエチルケトン中の濃度７５質量％）（アドマテックス（株）製、平均粒径：０．５μｍ、極大点：５８０ｎｍ）のシリカ２２８質量部；着色剤（Ｃ）としてＭＴ－１９０ＢＫ（カーボンブラックのトルエン／３－メトキシブチルアセテート中の濃度１５質量％）（トクシキ（株）製）のカーボンブラック１５質量部；硬化剤として、ＭＥＨ－７５００（フェノール樹脂）（水酸基当量９７ｇ／ＯＨ基、明和化成（株）製）３８質量部；カップリング剤として、γ－グリシドキシプロピルトリメトキシシラン（ＫＢＭ４０３Ｅ、信越化学工業（株）製）３．０質量部；硬化触媒としてイミダゾール化合物（２ＰＨＺ－ＰＷ、平均粒子径：３．２μｍ、四国化成工業（株）製）０．４質量部；レベリング剤としてＢＹＫ－３６１Ｎ（ビックケミー・ジャパン（株）製）７．３質量部をメチルエチルケトン（ＭＥＫ）に溶解して、樹脂固形分９０％のフィルム樹脂組成物ワニスを得た。
２．半導体保護膜形成用フィルム（保護膜形成層）の作製
　その後、フィルム樹脂組成物ワニスを透明ＰＥＴ製の基材フィルム（膜厚３８μｍ）上に塗布し、８０℃で１５分間乾燥させることにより、６０μｍ厚の半導体保護膜形成用フィルムを形成した。なお、得られた半導体保護膜形成用フィルムを、１８０℃、２時間の条件で硬化させた後の半導体保護膜形成用フィルムについて、セイコーインスツルメント社製動的粘弾性装置を用いて、引張りモード、昇温３℃／分、周波数１０Ｈｚの条件で測定した、２５℃での弾性率は、１２．０ＧＰａであった。
３．ダイシングシート付き半導体保護膜形成用フィルムの製造
　上述の半導体保護膜形成用フィルムの上にＰＥＴ製のカバーフィルムをラミネートしたのち、基材フィルム及び半導体保護膜形成用フィルムのみをハーフカットして、ウェハと接合される部分のみを残してその周辺部分を除去した。その後、ダイシングシート（アクリル酸ブチル７０質量％とアクリル酸２－エチルヘキシル３０質量％とを共重合して得られた重量平均分子量５００，０００の共重合体１００質量部と、トリレンジイソシアネート（コロネートＴ－１００、日本ポリウレタン工業（株）製）３質量部とで構成された粘着剤層が積層されたポリエチレンフィルム）を基材フィルムに接合するように貼り付けた。これにより、ダイシングシート、基材フィルム、半導体保護膜形成用フィルム、カバーフィルムとがこの順に構成されてなるダイシングシート付き半導体保護膜形成用フィルムを得た。
４．半導体装置の製造
　以下の手順で、半導体装置を製造した。
　カバーフィルムを剥離した半導体保護膜形成用フィルムと８インチ１００μｍ半導体ウェハの裏面とを対向させ、６０℃の温度で貼り付けし、ダイシングシート付き半導体保護膜形成用フィルムが貼り付けられた半導体ウェハを得た。
　その後、このダイシングシート付き半導体保護膜形成用フィルムが貼り付けられた半導体ウェハを、ダイシングソーを用いて、スピンドル回転数３０，０００ｒｐｍ、切断速度５０ｍｍ／秒の条件で１０ｍｍ×１０ｍｍ角の半導体素子のサイズにダイシング（切断）した。次に、ダイシングシート付き半導体保護膜形成用フィルムの裏面から突上げし、基材フィルムと半導体保護膜形成用フィルムとの間で剥離し半導体保護膜付き半導体素子を得た。
　この半導体保護膜付き半導体素子（１０ｍｍ×１０ｍｍ角×１００μｍ厚、素子表面の回路段差１μｍ～５μｍ）を、ソルダーレジスト（太陽インキ製造社製：商品名：ＡＵＳ３０８）がコーティングされたビスマレイミド－トリアジン樹脂配線基板（１４ｍｍ×１４ｍｍ角×１３５μｍ厚、基板表面の回路段差５μｍ～１０μｍ）にフェイスダウンで搭載し、半田バンプを介して１３０℃、５Ｎ、１．０秒の条件で圧着して、半導体素子とビスマレイミド－トリアジン配線基板を仮接着した。半導体素子が仮接着されたビスマレイミド－トリアジン配線基板を、２５０℃、１０秒の条件で熱処理を行った。その後、半導体素子と基板との間にアンダーフィル材を流し込み、１５０℃、２時間で硬化を行い、半導体装置（フリップチップパッケージ）を得た。
　＜実施例３－２＞
　フィルム樹脂組成物ワニスの組成を下記のように替えた以外は、実施例３－１と同様にして半導体装置（フリップチップパッケージ）を得た。
　無機フィラー（Ｂ）として、ＤＡＷ－０５（球状アルミナ）（電気化学工業（株）製、平均粒径：５μｍ、極大点：２，８００ｎｍ）２４４質量部とした。
　なお、得られた半導体保護膜形成用フィルムを、１８０℃、２時間の条件で硬化させた後における２５℃での弾性率は１０．１ＧＰaであった。
　＜実施例３－３＞
　フィルム樹脂組成物ワニスの組成を下記のように替えた以外は、実施例３－１と同様にして半導体装置（フリップチップパッケージ）を得た。
　無機フィラー（Ｂ）として、ＡＣ２０５０－ＭＮＡ（球状アルミナのメチルエチルケトン中の濃度７０質量％）（アドマテックス（株）製、平均粒径：０．７μｍ、極大点：８６０ｎｍ）のアルミナ２５７質量部とＤＡＷ－０５（球状アルミナ）（電気化学工業（株）製、平均粒径：５μｍ、極大点：２，８００ｎｍ）９００質量部とした。
　なお、得られた半導体保護膜形成用フィルムの硬化後における２５℃での弾性率は２８．３ＧＰａであった。
　＜比較例３－１＞
フィルム樹脂組成物ワニスの組成を下記のように替えた以外は、実施例１と同様にして半導体装置（フリップチップパッケージ）を得た。
　熱硬化成分（Ａ）として、ＬＸ－ＳＢ１０（ジグリシジルアミン型エポキシ樹脂）（エポキシ当量１１０ｇ／ｅｑ、重量平均分子量２９１、ダイソー（株）製、常温で液状）１００質量部とＹＸ６９５４Ｂ３５（変性フェノキシ樹脂のメチルエチルケトン中の濃度３５質量％）（エポキシ当量１２，０００ｇ／ｅｑ、重量平均分子量３９，０００、ジャパンエポキシレジン（株）製）の変性フェノキシ樹脂１５質量部；硬化剤として、ＭＥＨ－７５００（フェノール樹脂）（水酸基当量９７ｇ／ＯＨ基、明和化成（株）製）３８質量部；カップリング剤として、γ－グリシドキシプロピルトリメトキシシラン（ＫＢＭ４０３Ｅ、信越化学工業（株）製）３．０質量部；硬化触媒としてイミダゾール化合物（２ＰＨＺ－ＰＷ、平均粒子径：３．２μｍ、四国化成工業（株）製）０．４質量部；レベリング剤としてＢＹＫ－３６１Ｎ（ビックケミー・ジャパン（株）製）７．３質量部をメチルエチルケトン（ＭＥＫ）に溶解して、樹脂固形分９０％のフィルム樹脂組成物ワニスを得た。
　なお、硬化後の半導体保護膜形成用フィルムの２５℃での弾性率は、３．１ＧＰａであった。
　評価項目及び評価結果
（コレット痕評価）ダイシングシート付き半導体保護膜形成用フィルムの裏面から突上げし、ダイシングシートと半導体保護膜形成用フィルムとの間で剥離し半導体保護膜付き半導体素子を、フリップチップボンダーを用いて基板に搭載した際のコレット痕の有無を目視で評価した。無機フィラーの含有量が高い実施例３－１、実施例３－２、実施例３－３の半導体保護膜にはコレット痕がなかったのに対し、無機フィラーの含有率が低い比較例３－１の半導体保護膜ではコレット痕が見られた。半導体保護膜にコレット痕が付くと、半導体装置としての製品品質が落ちることとなる。
（半導体装置の反り評価）得られた半導体装置（フリップチップパッケージ）について、日立土浦エンジニアリング社製温度可変レーザー三次元測定機（ＬＳ１５０－ＲＴ５０／５）を用いて高さ方向の変位を測定し、変位差の最も大きい値を半導体装置の反り量とした。半導体装置の反り量が１００μｍ以内であるものを○、１００μｍを超えるものを×とした。結果を表２に示す。
Figure JPOXMLDOC01-appb-T000002
　本発明の他の態様を以下に例示する。
１．例１
［１］　基板等の構造体に搭載され、かつ最も外側に位置する半導体素子の前記構造体に搭載される面と反対側の面を保護する半導体保護膜形成用フィルムであって、
　当該半導体保護膜形成用フィルムを構成する樹脂組成物が（Ｄ）エネルギー線硬化成分、（Ａ）熱硬化成分を含むことを特徴とする半導体保護膜形成用フィルム。
［２］　前記半導体保護膜形成用フィルムを構成する樹脂組成物が（Ｂ）無機フィラーをさらに含み、
　該（Ｂ）無機フィラーの前記半導体保護膜形成用フィルムを構成する樹脂組成物中の含有量が１０～６０質量％であることを特徴とする［１］記載の半導体保護膜形成用フィルム。
［３］　前記半導体保護膜形成用フィルムを構成する樹脂組成物が（Ｃ）着色剤をさらに含むことを特徴とする［１］又は［２］に記載の半導体保護膜形成用フィルム。
［４］　前記半導体保護膜形成用フィルムの、硬化前の２６０℃での引張り弾性率が０．０１～１００ＭＰａであることを特徴とする［１］ないし［３］のいずれか１項に記載の半導体保護膜形成用フィルム。
［５］　前記（Ｂ）無機フィラーが平均粒径１ｎｍ以上、５００ｎｍ以下のシリカを含むことを特徴とする［２］ないし［４］のいずれか１項に記載の半導体保護膜形成用フィルム。
［６］　前記シリカの平均粒径が１０ｎｍ以上、３０ｎｍ以下であることを特徴とする［５］に記載の半導体保護膜形成用フィルム。
［７］　前記（Ｄ）エネルギー線硬化成分が、水酸基又はカルボキシル基を有し、かつ、（メタ）アクリロイル基を有する化合物（Ｄ１）を含むことを特徴とする［１］ないし［６］のいずれか１項に記載の半導体保護膜形成用フィルム。
［８］　前記化合物（Ｄ１）の重量平均分子量が２００～１００，０００であることを特徴とする［７］に記載の半導体保護膜形成用フィルム。
［９］　前記化合物（Ｄ１）が、エポキシ樹脂の両末端に（メタ）アクリロイル基が導入された（メタ）アクリロイル変性エポキシ樹脂の分子鎖中に、該（メタ）アクリロイル変性エポキシ樹脂の分子鎖中の水酸基と、二塩基酸中の一つのカルボキシル基とがエステル結合で結合することにより、該二塩基酸が導入されている化合物（Ｄ１１）、
　（メタ）アクリロイル変性ビスフェノール類（Ｄ１２）、
　カルボキシル基及び（メタ）アクリロイル基を有する（メタ）アクリル酸重合体（Ｄ１３）、
　（メタ）アクリロイル変性ノボラック型フェノール樹脂（Ｄ１４）、
からなる群より選ばれる少なくとも１種以上であることを特徴とする［７］又は［８］に記載の半導体保護膜形成用フィルム。
［１０］　前記化合物（Ｄ１）が、上記一般式（１）又は上記式（２）で表される化合物であることを特徴とする［７］ないし［９］のいずれか１項に記載の半導体保護膜形成用フィルム。
［１１］　前記半導体保護膜形成用フィルムが、半導体素子の回路面が半導体配線基板側に向けられたフェイスダウン型の半導体装置における半導体素子の回路面と反対側の面を保護するために用いられることを特徴とする［１］ないし［１０］記載の半導体保護膜形成用フィルム。
［１２］　前記半導体保護膜形成用フィルムが、貫通ビアを有し、かつ回路面と反対側の面に電極が形成された半導体素子をフェイスアップで複数積層したＴＳＶ（Ｔｈｒｏｕｇｈ－Ｓｉｌｉｃｏｎ　Ｖｉａ）型の半導体装置において最も外側に位置する半導体素子の回路面を保護するために用いられることを特徴とする［１］ないし［１０］記載の半導体保護膜形成用フィルム。
［１３］　ダイシングシートと、該ダイシングシートの一方の面側に［１］ないし［１２］に記載の半導体保護膜形成用フィルムがラミネートされていることを特徴とするダイシングシート付き半導体保護膜形成用フィルム。
［１４］　前記ダイシングシートと前記半導体保護膜形成用フィルムとが、基材フィルムを介してラミネートされていることを特徴とする［１３］に記載のダイシングシート付き半導体保護膜形成用フィルム。
［１５］　基板等の構造体に搭載され、かつ最も外側に位置する半導体素子の前記構造体に搭載される面と反対側の面が半導体保護膜により保護された半導体装置の製造方法であって、
　［１］ないし［１２］のいずれか１項に記載の半導体保護膜形成用フィルムにダイシングシートをラミネートする工程、
　前記半導体保護膜形成用フィルムのダイシングシートラミネート面とは反対側の面に、前記構造体に搭載される面と反対側の半導体素子面が接するように、半導体ウェハをラミネートする工程、
　前記半導体ウェハを前記半導体保護膜形成用フィルムとともに所定の大きさにダイシングする工程、
　前記ダイシングシートと前記半導体保護膜形成用フィルムとの間を剥離して半導体保護膜付きの半導体素子を得る工程、
　を含むことを特徴とする半導体装置の製造方法。
［１６］　基板等の構造体に搭載され、かつ最も外側に位置する半導体素子の前記構造体に搭載される面と反対側の面が半導体保護膜により保護された半導体装置であって、
　前記半導体保護膜が、［１］ないし［１２］のいずれか１項に記載の半導体保護膜形成用フィルムの硬化物からなることを特徴とする半導体装置。
［１７］
　基板等の構造体に搭載され、かつ最も外側に位置する半導体素子の前記構造体に搭載される面と反対側の面が半導体保護膜により保護された半導体装置であって、
　［１５］記載の半導体装置の製造方法により製造されることを特徴とする半導体装置。
［１８］　前記半導体装置が、半導体素子の回路面が半導体配線基板側に向けられたフェイスダウン型の構造であることを特徴とする［１６］又は［１７］に記載の半導体装置。
［１９］　前記半導体装置が、貫通ビアを有し、かつ回路面と反対側の面に電極が形成された半導体素子をフェイスアップで複数積層したＴＳＶ（Ｔｈｒｏｕｇｈ－Ｓｉｌｉｃｏｎ　Ｖｉａ）型の構造であることを特徴とする［１６］又は［１７］に記載の半導体装置。
２．例２
［１］　基板等の構造体に搭載され、かつ最も外側に位置する半導体素子の前記構造体に搭載される面と反対側の面を保護する半導体保護膜形成用シートであって、
　当該半導体保護膜形成用シートが少なくとも接着剤層と耐熱性フィルムとを含むものであり、
　前記半導体素子の前記構造体に搭載される面と反対側の面に前記半導体保護膜形成用シートの接着剤層側が貼り合わされることを特徴とする半導体保護膜形成用シート。
［２］　前記耐熱性フィルムの、室温での引張り弾性率が２～３０ＧＰａであることを特徴とする［１］に記載の半導体保護膜形成用シート。
［３］　前記耐熱性フィルムの、融点が２５０℃以上であることを特徴とする請求項１又は２に記載の半導体保護膜形成用シート。
［４］　前記耐熱性フィルムがレーザー捺印性を有することを特徴とする［１］ないし［３］のいずれか１項に記載の半導体保護膜形成用シート。
［５］　前記耐熱性フィルムを構成する樹脂組成物が着色剤を含むことを特徴とする［１］ないし［４］のいずれか１項に記載の半導体保護膜形成用シート。
［６］　前記耐熱性フィルムを構成する樹脂組成物が無機フィラーを含むことを特徴とする［１］ないし［５］のいずれか１項に記載の半導体保護膜形成用シート。
［７］　前記耐熱性フィルムを構成する樹脂組成物が高熱伝導性の無機フィラーを含むことを特徴とする［１］ないし［６］のいずれか１項に記載の半導体保護膜形成用シート。
［８］　前記接着剤層を構成する樹脂組成物が（Ａ）熱硬化成分及び（Ｂ）無機フィラーを含むことを特徴とする［１］ないし［７］のいずれか１項に記載の半導体保護膜形成用シート。
［９］　前記（Ｂ）無機フィラーの前記接着剤層を構成する樹脂組成物中の含有量が１０～６０質量％であることを特徴とする［１］ないし［８］のいずれか１項に記載の半導体保護膜形成用シート。
［１０］　前記半導体保護膜形成用シートが、半導体素子の回路面が半導体配線基板側に向けられたフェイスダウン型の半導体装置における半導体素子の回路面と反対側の面を保護するために用いられることを特徴とする［１］ないし［９］のいずれか１項に記載の半導体保護膜形成用シート。
［１１］　前記半導体保護膜形成用シートが、貫通ビアを有し、かつ回路面と反対側の面に電極が形成された半導体素子をフェイスアップで複数積層したＴＳＶ（Ｔｈｒｏｕｇｈ－Ｓｉｌｉｃｏｎ　Ｖｉａ）型の半導体装置において最も外側に位置する半導体素子の回路面を保護するために用いられることを特徴とする［１］ないし［９］のいずれか１項に記載の半導体保護膜形成用シート。
［１２］　ダイシングシートと、該ダイシングシートの一方の面側に［１］ないし［１１］のいずれか１項に記載の半導体保護膜形成用シートがラミネートされていることを特徴とするダイシングシート付き半導体保護膜形成用シート。
［１３］　前記ダイシングシートと前記半導体保護膜形成用シートとが、基材フィルムを介してラミネートされていることを特徴とする［１２］に記載のダイシングシート付き半導体保護膜形成用シート。
［１４］　基板等の構造体に搭載され、かつ最も外側に位置する半導体素子の前記構造体に搭載される面と反対側の面が半導体保護膜により保護された半導体装置の製造方法であって、
　［１］ないし［１１］のいずれか１項に記載の半導体保護膜形成用シートとダイシングシートとを、前記半導体保護膜形成用シートの耐熱性フィルム側とダイシングシートとが接するようにラミネートする工程、
　前記半導体保護膜形成用シートの接着剤層側に、前記構造体に搭載される面と反対側の半導体素子面が接するように、半導体ウェハをラミネートする工程、
　前記半導体ウェハを前記半導体保護膜形成用シートとともに所定の大きさにダイシングする工程、
　前記半導体保護膜形成用シートの前記耐熱性フィルムと前記ダイシングテープとを剥離して、耐熱性フィルムを有する半導体保護膜付きの半導体素子を得る工程、
　を含むことを特徴とする半導体装置の製造方法。
［１５］　基板等の構造体に搭載され、かつ最も外側に位置する半導体素子の前記構造体に搭載される面と反対側の面が半導体保護膜により保護された半導体装置であって、
　［１］ないし［１３］のいずれか１項に記載の半導体保護膜形成用シートを用いて得られることを特徴とする半導体装置。
［１６］　基板等の構造体に搭載され、かつ最も外側に位置する半導体素子の前記構造体に搭載される面と反対側の面が半導体保護膜により保護された半導体装置であって、
　［１４］記載の半導体装置の製造方法により製造されたことを特徴とする半導体装置。
［１７］　前記半導体装置が、半導体素子の回路面が半導体配線基板側に向けられたフェイスダウン型の構造であることを特徴とする［１５］又は［１６］に記載の半導体装置。
［１８］　前記半導体装置が、貫通ビアを有し、かつ回路面と反対側の面に電極が形成された半導体素子をフェイスアップで複数積層したＴＳＶ（Ｔｈｒｏｕｇｈ－Ｓｉｌｉｃｏｎ　Ｖｉａ）型の構造であることを特徴とする［１５］又は［１６］に記載の半導体装置。
３．例３
［１］　基板等の構造体に搭載され、かつ最も外側に位置する半導体素子の前記構造体に搭載される面と反対側の面を保護する半導体保護膜形成用フィルムであって、
　当該半導体保護膜形成用フィルムを構成する樹脂組成物が（Ａ）熱硬化成分及び（Ｂ）無機フィラーを含むことを特徴とする半導体保護膜形成用フィルム。
［２］　前記（Ｂ）無機フィラーの前記半導体保護膜形成用フィルムを構成する樹脂組成物中の含有量が６０～９５質量％であることを特徴とする［１］記載の半導体保護膜形成用フィルム。
［３］　前記半導体保護膜形成用フィルムを構成する樹脂組成物が（Ｃ）着色剤をさらに含むことを特徴とする［１］又は［２］に記載の半導体保護膜形成用フィルム。
［４］　前記半導体保護膜形成用フィルムの、硬化後の２５℃での弾性率が１０～４０ＧＰａであることを特徴とする［１］ないし［３］のいずれか１項に記載の半導体保護膜形成用フィルム。
［５］　前記（Ｂ）無機フィラーが１～１，０００ｎｍ範囲、１，０００～１０，０００ｎｍの範囲にそれぞれ極大点を少なくとも1つずつ有することを特徴とする［１］ないし［４］のいずれか１項に記載の半導体保護膜形成用フィルム。
［６］　前記（Ｂ）無機フィラーがアルミナであることを特徴とする［１］ないし［５］のいずれか１項に記載の半導体保護膜形成用フィルム。
［７］　前記（Ａ）熱硬化成分がエポキシ樹脂を含むことを特徴とする［１］ないし［６］のいずれか１項に記載の半導体保護膜形成用フィルム。
［８］　前記（Ａ）熱硬化成分が液状エポキシ樹脂を含むことを特徴とする［１］ないし［７］のいずれか１項に記載の半導体保護膜形成用フィルム。
［９］　前記半導体保護膜形成用フィルムが、半導体素子の回路面が半導体配線基板側に向けられたフェイスダウン型の半導体装置における半導体素子の回路面と反対側の面を保護するために用いられることを特徴とする［１］ないし［８］のいずれか１項に記載の半導体保護膜形成用フィルム。
［１０］　前記半導体保護膜形成用フィルムが、貫通ビアを有し、かつ回路面と反対側の面に電極が形成された半導体素子をフェイスアップで複数積層したＴＳＶ（Ｔｈｒｏｕｇｈ－Ｓｉｌｉｃｏｎ　Ｖｉａ）型の半導体装置において最も外側に位置する半導体素子の回路面を保護するために用いられることを特徴とする［１］ないし［９］のいずれか１項に記載の半導体保護膜形成用フィルム。
［１１］　ダイシングシートと、該ダイシングシートの一方の面側に［１］ないし［１０］のいずれか１項に記載の半導体保護膜形成用フィルムがラミネートされていることを特徴とするダイシングシート付き半導体保護膜形成用フィルム。
［１２］　前記ダイシングシートと前記半導体保護膜形成用フィルムとが、基材フィルムを介してラミネートされていることを特徴とする［１１］に記載のダイシングシート付き半導体保護膜形成用フィルム。
［１３］　基板等の構造体に搭載され、かつ最も外側に位置する半導体素子の前記構造体に搭載される面と反対側の面が半導体保護膜により保護された半導体装置の製造方法であって、
　［１］ないし［１０］のいずれか１項に記載の半導体保護膜形成用フィルムにダイシングシートをラミネートする工程、
　前記半導体保護膜形成用フィルムのダイシングシートラミネート面とは反対側の面に、前記構造体に搭載される面と反対側の半導体素子面が接するように、半導体ウエハーをラミネートする工程、
　前記半導体ウエハーを前記半導体保護膜形成用フィルムとともに所定の大きさにダイシングする工程、
　前記ダイシングシートと前記半導体保護膜形成用フィルムとの間を剥離して半導体保護膜付きの半導体素子を得る工程、
　を含むことを特徴とする半導体装置の製造方法。
［１４］
　基板等の構造体に搭載され、かつ最も外側に位置する半導体素子の前記構造体に搭載される面と反対側の面が半導体保護膜により保護された半導体装置であって、
　前記半導体保護膜が、［１］ないし［１０］のいずれか１項に記載の半導体保護膜形成用フィルムの硬化物からなることを特徴とする半導体装置。
［１５］　基板等の構造体に搭載され、かつ最も外側に位置する半導体素子の前記構造体に搭載される面と反対側の面が半導体保護膜により保護された半導体装置であって、
　［１３］記載の半導体装置の製造方法により製造されることを特徴とする半導体装置。
［１６］　前記半導体装置が、半導体素子の回路面が半導体配線基板側に向けられたフェイスダウン型の構造であることを特徴とする［１４］又は［１５］に記載の半導体装置。
［１７］　前記半導体装置が、貫通ビアを有し、かつ回路面と反対側の面に電極が形成された半導体素子をフェイスアップで複数積層したＴＳＶ（Ｔｈｒｏｕｇｈ－Ｓｉｌｉｃｏｎ　Ｖｉａ）型の構造であることを特徴とする［１４］又は［１５］に記載の半導体装置。
　本発明に従うと、半導体素子の保護性に優れた半導体保護膜形成用フィルム、及びそれを用いてなる半導体保護膜を有する半導体装置を得ることができるため、半導体素子が露出した構造となるμＢＧＡやＣＳＰ等のフェイスダウン型の半導体装置や、貫通ビアを有し、かつ回路面と反対側の面に電極が形成された半導体素子をフェイスアップで複数積層したＴＳＶ型の半導体装置用として好適である。

Claims (37)

  1. 　基材に搭載され、かつ最も外側に位置する半導体素子を保護する半導体保護膜形成用フィルムであって、
    　樹脂組成物から構成され、前記半導体素子の前記基材に搭載される面と反対側の面を保護する保護膜形成層と、
    　前記保護膜形成層に積層されたダイシングシートと、
    を有することを特徴とする、ダイシングシート付き半導体保護膜形成用フィルム。
  2. 　前記保護膜形成層が少なくとも熱硬化成分（Ａ）を含む、請求項１に記載のダイシングシート付き半導体保護膜形成用フィルム。
  3. 　前記保護膜形成層が少なくとも無機フィラー（Ｂ）を含み、
    　前記保護膜形成層全体を基準として、前記無機フィラー（Ｂ）の含有量が１０質量％以上９５質量％以下である、請求項１又は２に記載のダイシングシート付き半導体保護膜形成用フィルム。
  4. 　前記保護膜形成層が着色剤（Ｃ）を含む、請求項１乃至３いずれかに記載のダイシングシート付き半導体保護膜形成用フィルム。
  5. 　前記保護膜形成層中の樹脂成分の重量平均分子量が２００以上４９，０００以下である、請求項１乃至４いずれかに記載のダイシングシート付き半導体保護膜形成用フィルム。
  6. 　前記保護膜形成層がエネルギー線硬化成分（Ｄ）を含む、請求項１乃至５いずれかに記載のダイシングシート付き半導体保護膜形成用フィルム。
  7. 　前記エネルギー線硬化成分（Ｄ）が、水酸基又はカルボキシル基を有し、かつ、（メタ）アクリロイル基を有する化合物（Ｄ１）を含む、請求項６に記載のダイシングシート付き半導体保護膜形成用フィルム。
  8. 　前記化合物（Ｄ１）の重量平均分子量が２００以上３０，０００以下である、請求項７に記載のダイシングシート付き半導体保護膜形成用フィルム。
  9. 　前記化合物（Ｄ１）が、
    　エポキシ樹脂の両末端に（メタ）アクリロイル基が導入された（メタ）アクリロイル変性エポキシ樹脂の分子鎖中に、該（メタ）アクリロイル変性エポキシ樹脂の分子鎖中の水酸基と、二塩基酸中の一つのカルボキシル基とがエステル結合で結合することにより、該二塩基酸が導入されている化合物（Ｄ１１）、
    　（メタ）アクリロイル変性ビスフェノール類（Ｄ１２）、
    　カルボキシル基及び（メタ）アクリロイル基を有する（メタ）アクリル酸重合体（Ｄ１３）、
    　（メタ）アクリロイル変性ノボラック型フェノール樹脂（Ｄ１４）、
    からなる群より選ばれる少なくとも１種以上である、請求項７又は８に記載のダイシングシート付き半導体保護膜形成用フィルム。
  10. 　前記化合物（Ｄ１）が、下記一般式（１）：
    Figure JPOXMLDOC01-appb-C000006
     又は下記式（２）：
    Figure JPOXMLDOC01-appb-C000007
     で表される化合物である、請求項７乃至９いずれかに記載のダイシングシート付き半導体保護膜形成用フィルム。
  11. 　前記保護膜形成層が無機フィラー（Ｂ）を含み、
    　前記保護膜形成層全体を基準として、前記無機フィラー（Ｂ）の含有量が１０質量％以上６０質量％以下である、請求項１乃至１０いずれかに記載のダイシングシート付き半導体保護膜形成用フィルム。
  12. 　前記無機フィラー（Ｂ）が平均粒径１ｎｍ以上５００ｎｍ以下のシリカを含む、請求項１１に記載のダイシングシート付き半導体保護膜形成用フィルム。
  13. 　動的粘弾性測定装置により周波数１０Ｈｚで測定された、硬化前における前記保護膜形成層の２６０℃での弾性率が、０．０１ＭＰａ以上１００ＭＰａ以下である、請求項１乃至１２いずれかに記載のダイシングシート付き半導体保護膜形成用フィルム。
  14. 　前記保護膜形成層が少なくとも接着剤層と耐熱性フィルムとが積層されたものであり、
    　前記半導体素子の前記基材に搭載される面と反対側の面に前記接着剤層が貼り合わされる、請求項１乃至４いずれかに記載のダイシングシート付き半導体保護膜形成用フィルム。
  15. 　動的粘弾性測定装置により周波数１０Ｈｚで測定された、前記耐熱性フィルムの室温（２３℃）での弾性率が、２ＧＰａ以上３０ＧＰａ以下である、請求項１４に記載のダイシングシート付き半導体保護膜形成用フィルム。
  16. 　前記耐熱性フィルムの融点が２５０℃以上である、請求項１４又は１５に記載のダイシングシート付き半導体保護膜形成用フィルム。
  17. 　前記耐熱性フィルムがレーザー捺印性を有する、請求項１４乃至１６いずれかに記載のダイシングシート付き半導体保護膜形成用フィルム。
  18. 　前記耐熱性フィルムが着色剤を含む、請求項１４乃至１７いずれかに記載のダイシングシート付き半導体保護膜形成用フィルム。
  19. 　前記耐熱性フィルムが無機フィラーを含む、請求項１４乃至１８いずれかに記載のダイシングシート付き半導体保護膜形成用フィルム。
  20. 　前記無機フィラーが高熱伝導性である、請求項１９に記載のダイシングシート付き半導体保護膜形成用フィルム。
  21. 　前記接着剤層が熱硬化成分（Ａ）及び無機フィラー（Ｂ）を含む、請求項１４乃至２０いずれかに記載のダイシングシート付き半導体保護膜形成用フィルム。
  22. 　前記接着剤層全体を基準として、前記無機フィラー（Ｂ）の含有量が、１０質量％以上６０質量％以下である、請求項２０に記載のダイシングシート付き半導体保護膜形成用フィルム。
  23. 　前記保護膜形成層が少なくとも無機フィラー（Ｂ）を含み、
    　前記保護膜形成層全体を基準として、前記無機フィラー（Ｂ）の含有量が６０質量％以上９５質量％以下である、請求項１乃至４いずれかに記載のダイシングシート付き半導体保護膜形成用フィルム。
  24. 　動的粘弾性測定装置により周波数１０Ｈｚで測定された、前記保護膜形成層の硬化後の２５℃での弾性率が、１０ＧＰａ以上４０ＧＰａ以下である、請求項２３に記載のダイシングシート付き半導体保護膜形成用フィルム。
  25. 　前記無機フィラー（Ｂ）が１ｎｍ以上１，０００ｎｍ以下の範囲、１，０００ｎｍ以上１０，０００ｎｍ以下の範囲にそれぞれ極大点を少なくとも１つずつ有する、請求項２３又は２４に記載のダイシングシート付き半導体保護膜形成用フィルム。
  26. 　前記無機フィラー（Ｂ）がアルミナである、請求項２３乃至２５いずれかに記載のダイシングシート付き半導体保護膜形成用フィルム。
  27. 　前記保護膜形成層が少なくとも熱硬化成分（Ａ）を含み、
    　前記保護膜形成層に含まれる前記熱硬化成分（Ａ）の重量平均分子量が４９，０００以下である、請求項２３乃至２６いずれかに記載のダイシングシート付き半導体保護膜形成用フィルム。
  28. 　前記熱硬化成分（Ａ）がエポキシ樹脂を含む、請求項２７に記載のダイシングシート付き半導体保護膜形成用フィルム。
  29. 　前記熱硬化成分（Ａ）が液状エポキシ樹脂を含む、請求項２７又は２８に記載のダイシングシート付き半導体保護膜形成用フィルム。
  30. 　前記保護膜形成層が、前記半導体素子の回路面が半導体配線基板側に向けられたフェイスダウン型の半導体装置における前記半導体素子の回路面と反対側の面を保護するために用いられる、請求項１乃至２９いずれかに記載のダイシングシート付き半導体保護膜形成用フィルム。
  31. 　前記ダイシングシート付き半導体保護膜形成用フィルムが、貫通ビアを有し、かつ回路面と反対側の面に電極が形成された半導体素子をフェイスアップで複数積層したＴＳＶ（Ｔｈｒｏｕｇｈ－ｓｉｌｉｃｏｎ　Ｖｉａ）型の半導体装置において最も外側に位置する半導体素子を保護するために用いられる、請求項１乃至３０いずれかに記載のダイシングシート付き半導体保護膜形成用フィルム。
  32. 　前記保護膜形成層と前記ダイシングシートとの間に基材フィルムが介在している、請求項１乃至３１いずれかに記載のダイシングシート付き半導体保護膜形成用フィルム。
  33. 　基材に搭載され、かつ最も外側に位置する半導体素子の前記基材に搭載される面と反対側の面に半導体保護膜を備える半導体装置の製造方法であって、
    　前記半導体保護膜となる保護膜形成層とダイシングシートとを有する請求項１乃至３２いずれかに記載のダイシングシート付き半導体保護膜形成用フィルムの前記保護膜形成層側に、前記基材に搭載される面と反対側の半導体素子面が接するように、半導体ウェハを積層する工程と、
    　前記半導体ウェハを前記保護膜形成層とともに所定の大きさにダイシングする工程と、
    　前記ダイシングシートと前記保護膜形成層との間を剥離して、前記半導体保護膜が形成された前記半導体素子を得る工程と、
    を含むことを特徴とする半導体装置の製造方法。
  34. 　前記半導体保護膜が形成された前記半導体素子を前記基材に搭載する実装工程をさらに含む、請求項３３に記載の半導体装置の製造方法。
  35. 　前記実装工程は、２００℃以上２８０℃以下で半田リフローを行うリフロー工程を含む、請求項３４に記載の半導体装置の製造方法。
  36. 　前記実装工程において、
    　前記基材に搭載された前記半導体素子と前記基材との間を封止樹脂で接合する接合工程をさらに含み、
    　前記接合工程において、前記封止樹脂とともに前記保護膜形成層に含まれる熱硬化成分を硬化させる、請求項３４又は３５に記載の半導体装置の製造方法。
  37. 　請求項３３乃至３６いずれかに記載の半導体装置の製造方法により製造されたことを特徴とする半導体装置。
PCT/JP2010/000810 2009-02-12 2010-02-10 ダイシングシート付き半導体保護膜形成用フィルム、これを用いた半導体装置の製造方法及び半導体装置 WO2010092804A1 (ja)

Priority Applications (12)

Application Number Priority Date Filing Date Title
EP10741084A EP2398048A1 (en) 2009-02-12 2010-02-10 Semiconductor protection film-forming film with dicing sheet, method for manufacturing semiconductor device using same, and semiconductor device
SG2011055985A SG173526A1 (en) 2009-02-12 2010-02-10 Dicing sheet-attached film for forming semiconductor protection film, method for producing semiconductor device using the same, and semiconductor device
JP2010550458A JPWO2010092804A1 (ja) 2009-02-12 2010-02-10 ダイシングシート付き半導体保護膜形成用フィルム、これを用いた半導体装置の製造方法及び半導体装置
CN2010800077183A CN102318059A (zh) 2009-02-12 2010-02-10 带切割片的半导体保护膜形成用膜、使用该膜的半导体装置的制造方法及半导体装置
US13/147,127 US20110291300A1 (en) 2009-02-12 2010-02-10 Dicing sheet-attached film for forming semiconductor protection film, method for producing semiconductor device using the same, and semiconductor device
US13/520,423 US20130026648A1 (en) 2010-01-20 2010-08-05 Film for forming semiconductor protection film, and semiconductor device
SG2012049540A SG182363A1 (en) 2010-01-20 2010-08-05 Film for forming semiconductor protection film, and semiconductor device
PCT/JP2010/004932 WO2011089664A1 (ja) 2010-01-20 2010-08-05 半導体保護膜形成用フィルム及び半導体装置
JP2011550726A JPWO2011089664A1 (ja) 2010-01-20 2010-08-05 半導体保護膜形成用フィルム及び半導体装置
KR1020127021532A KR20120132483A (ko) 2010-01-20 2010-08-05 반도체 보호막 형성용 필름 및 반도체 장치
CN2010800619736A CN102714186A (zh) 2010-01-20 2010-08-05 半导体保护膜形成用膜及半导体装置
TW099126592A TW201132730A (en) 2010-01-20 2010-08-10 Film for forming semiconductor protection film, semiconductor device having same

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2009029361 2009-02-12
JP2009-029361 2009-02-12
JP2009156551 2009-07-01
JP2009-156551 2009-07-01
JP2010010228 2010-01-20
JP2010-010228 2010-01-20

Publications (1)

Publication Number Publication Date
WO2010092804A1 true WO2010092804A1 (ja) 2010-08-19

Family

ID=42561652

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/000810 WO2010092804A1 (ja) 2009-02-12 2010-02-10 ダイシングシート付き半導体保護膜形成用フィルム、これを用いた半導体装置の製造方法及び半導体装置

Country Status (8)

Country Link
US (1) US20110291300A1 (ja)
EP (1) EP2398048A1 (ja)
JP (1) JPWO2010092804A1 (ja)
KR (1) KR20110128863A (ja)
CN (1) CN102318059A (ja)
SG (1) SG173526A1 (ja)
TW (1) TW201040241A (ja)
WO (1) WO2010092804A1 (ja)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011132647A1 (ja) * 2010-04-19 2011-10-27 日東電工株式会社 フリップチップ型半導体裏面用フィルム
JP2011228446A (ja) * 2010-04-19 2011-11-10 Nitto Denko Corp フリップチップ型半導体裏面用フィルム
JP2011228447A (ja) * 2010-04-19 2011-11-10 Nitto Denko Corp フリップチップ型半導体裏面用フィルム
JP2011228449A (ja) * 2010-04-19 2011-11-10 Nitto Denko Corp フリップチップ型半導体裏面用フィルム
JP2011228448A (ja) * 2010-04-19 2011-11-10 Nitto Denko Corp フリップチップ型半導体裏面用フィルム
JP2013006981A (ja) * 2011-06-24 2013-01-10 Mitsubishi Chemicals Corp 三次元積層型半導体装置用の層間充填材組成物及びその塗布液
CN102993994A (zh) * 2011-09-13 2013-03-27 日东电工株式会社 热传导性片及其制造方法
WO2013047674A1 (ja) * 2011-09-30 2013-04-04 リンテック株式会社 保護膜形成層付ダイシングシートおよびチップの製造方法
JP2013165245A (ja) * 2012-02-13 2013-08-22 Shin Etsu Chem Co Ltd 半導体ウエハ用保護フィルム及び半導体チップの製造方法
CN103748664A (zh) * 2011-08-09 2014-04-23 三井化学东赛璐株式会社 半导体装置的制造方法及该方法中所使用的半导体晶片表面保护用膜
JP2014099439A (ja) * 2012-11-13 2014-05-29 Shin Etsu Chem Co Ltd 半導体ウエハ用保護フィルム及び半導体チップの製造方法
JP2015182175A (ja) * 2014-03-24 2015-10-22 株式会社ディスコ 中心算出方法及び切削装置
WO2017057009A1 (ja) * 2015-09-29 2017-04-06 太陽インキ製造株式会社 保護膜形成用フィルム
JP2017118119A (ja) * 2017-01-19 2017-06-29 日東電工株式会社 半導体装置の製造に用いられる接着シート、ダイシングテープ一体型接着シート、半導体装置、及び、半導体装置の製造方法
JP2017149889A (ja) * 2016-02-26 2017-08-31 デンカ株式会社 エポキシ樹脂組成物、それを用いた金属ベース板回路基板
WO2017188199A1 (ja) * 2016-04-28 2017-11-02 リンテック株式会社 保護膜形成用フィルムおよび保護膜形成用複合シート
WO2018203527A1 (ja) * 2017-05-01 2018-11-08 古河電気工業株式会社 接着フィルム、半導体ウェハ加工用テープ、半導体パッケージおよびその製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6040737B2 (ja) * 2012-12-05 2016-12-07 住友ベークライト株式会社 接着フィルム、電子部品の製造方法、および電子部品
US20140175657A1 (en) * 2012-12-21 2014-06-26 Mihir A. Oka Methods to improve laser mark contrast on die backside film in embedded die packages
JP6091954B2 (ja) * 2013-03-26 2017-03-08 リンテック株式会社 粘着シート、保護膜形成用フィルム、保護膜形成用複合シート、およびマーキング方法
JP6069142B2 (ja) * 2013-09-11 2017-02-01 デクセリアルズ株式会社 アンダーフィル材、及びこれを用いた半導体装置の製造方法
KR101709689B1 (ko) 2013-12-19 2017-02-23 주식회사 엘지화학 다이싱 필름 점착층 형성용 조성물 및 다이싱 필름
KR102356171B1 (ko) 2014-03-24 2022-01-26 린텍 가부시키가이샤 보호막 형성 필름, 보호막 형성용 시트, 워크 또는 가공물의 제조 방법, 검사 방법, 양품으로 판단된 워크 및 양품으로 판단된 가공물
JP6310748B2 (ja) * 2014-03-31 2018-04-11 日東電工株式会社 ダイボンドフィルム、ダイシングシート付きダイボンドフィルム、半導体装置、及び、半導体装置の製造方法
CN106463370B (zh) * 2014-07-04 2019-06-21 琳得科株式会社 保护膜形成用薄膜
KR102299781B1 (ko) 2014-07-21 2021-09-08 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR102328101B1 (ko) * 2015-07-07 2021-11-17 삼성전자주식회사 프로브 카드, 프로브 카드용 단열 커버 어셈블리, 및 이를 갖는 반도체 디바이스의 검사 장치
JP6492288B2 (ja) * 2015-10-01 2019-04-03 パナソニックＩｐマネジメント株式会社 素子チップの製造方法
SG11201802780QA (en) * 2015-10-05 2018-05-30 Lintec Corp Sheet for semiconductor processing
WO2017188229A1 (ja) * 2016-04-28 2017-11-02 リンテック株式会社 保護膜形成用フィルム、保護膜形成用複合シート、及び半導体チップの製造方法
DE102018200656A1 (de) 2018-01-16 2019-07-18 Disco Corporation Verfahren zum Bearbeiten eines Wafers
WO2020045311A1 (ja) * 2018-08-28 2020-03-05 住友ベークライト株式会社 ネガ型感光性樹脂組成物、及びそれを用いた半導体装置
KR102257926B1 (ko) * 2018-09-20 2021-05-28 주식회사 엘지화학 다층인쇄회로기판, 이의 제조방법 및 이를 이용한 반도체 장치
JP7417411B2 (ja) * 2019-02-13 2024-01-18 株式会社ディスコ 確認方法
JP6824372B1 (ja) * 2019-12-17 2021-02-03 三菱電機株式会社 絶縁シート及びその製造方法、並びに回転電機
KR102700020B1 (ko) * 2021-01-26 2024-08-27 한화이센셜 주식회사 열경화성 접착필름 및 이를 포함하는 커버레이 필름

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280329A (ja) 2001-03-21 2002-09-27 Lintec Corp チップ用保護膜形成用シートおよび半導体チップの製造方法
JP2004043761A (ja) * 2001-08-27 2004-02-12 Hitachi Chem Co Ltd 接着シート並びに半導体装置及びその製造方法
JP2004214288A (ja) 2002-12-27 2004-07-29 Lintec Corp チップ用保護膜形成用シート
JP2006140348A (ja) * 2004-11-12 2006-06-01 Lintec Corp マーキング方法および保護膜形成兼ダイシング用シート
JP2007053240A (ja) * 2005-08-18 2007-03-01 Lintec Corp ダイシング・ダイボンド兼用シートおよびこれを用いた半導体装置の製造方法
JP2007250970A (ja) 2006-03-17 2007-09-27 Hitachi Chem Co Ltd 半導体素子裏面保護用フィルム及びそれを用いた半導体装置とその製造法
JP2008248128A (ja) * 2007-03-30 2008-10-16 Lintec Corp チップ用保護膜形成用シートおよび保護膜付半導体チップ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280329A (ja) 2001-03-21 2002-09-27 Lintec Corp チップ用保護膜形成用シートおよび半導体チップの製造方法
JP2004043761A (ja) * 2001-08-27 2004-02-12 Hitachi Chem Co Ltd 接着シート並びに半導体装置及びその製造方法
JP2004214288A (ja) 2002-12-27 2004-07-29 Lintec Corp チップ用保護膜形成用シート
JP2006140348A (ja) * 2004-11-12 2006-06-01 Lintec Corp マーキング方法および保護膜形成兼ダイシング用シート
JP2007053240A (ja) * 2005-08-18 2007-03-01 Lintec Corp ダイシング・ダイボンド兼用シートおよびこれを用いた半導体装置の製造方法
JP2007250970A (ja) 2006-03-17 2007-09-27 Hitachi Chem Co Ltd 半導体素子裏面保護用フィルム及びそれを用いた半導体装置とその製造法
JP2008248128A (ja) * 2007-03-30 2008-10-16 Lintec Corp チップ用保護膜形成用シートおよび保護膜付半導体チップ

Cited By (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011228446A (ja) * 2010-04-19 2011-11-10 Nitto Denko Corp フリップチップ型半導体裏面用フィルム
JP2011228447A (ja) * 2010-04-19 2011-11-10 Nitto Denko Corp フリップチップ型半導体裏面用フィルム
JP2011228449A (ja) * 2010-04-19 2011-11-10 Nitto Denko Corp フリップチップ型半導体裏面用フィルム
JP2011228448A (ja) * 2010-04-19 2011-11-10 Nitto Denko Corp フリップチップ型半導体裏面用フィルム
US9911683B2 (en) 2010-04-19 2018-03-06 Nitto Denko Corporation Film for back surface of flip-chip semiconductor
WO2011132647A1 (ja) * 2010-04-19 2011-10-27 日東電工株式会社 フリップチップ型半導体裏面用フィルム
JP2013006981A (ja) * 2011-06-24 2013-01-10 Mitsubishi Chemicals Corp 三次元積層型半導体装置用の層間充填材組成物及びその塗布液
CN103748664A (zh) * 2011-08-09 2014-04-23 三井化学东赛璐株式会社 半导体装置的制造方法及该方法中所使用的半导体晶片表面保护用膜
CN103748664B (zh) * 2011-08-09 2016-04-20 三井化学东赛璐株式会社 半导体装置的制造方法及该方法中所使用的半导体晶片表面保护用膜
CN102993994A (zh) * 2011-09-13 2013-03-27 日东电工株式会社 热传导性片及其制造方法
US9786541B2 (en) 2011-09-30 2017-10-10 Lintec Corporation Dicing sheet with protective film forming layer and chip fabrication method
WO2013047674A1 (ja) * 2011-09-30 2013-04-04 リンテック株式会社 保護膜形成層付ダイシングシートおよびチップの製造方法
JP5363662B2 (ja) * 2011-09-30 2013-12-11 リンテック株式会社 保護膜形成層付ダイシングシートおよびチップの製造方法
JP2013165245A (ja) * 2012-02-13 2013-08-22 Shin Etsu Chem Co Ltd 半導体ウエハ用保護フィルム及び半導体チップの製造方法
JP2014099439A (ja) * 2012-11-13 2014-05-29 Shin Etsu Chem Co Ltd 半導体ウエハ用保護フィルム及び半導体チップの製造方法
JP2015182175A (ja) * 2014-03-24 2015-10-22 株式会社ディスコ 中心算出方法及び切削装置
WO2017057009A1 (ja) * 2015-09-29 2017-04-06 太陽インキ製造株式会社 保護膜形成用フィルム
JP6142101B1 (ja) * 2015-09-29 2017-06-07 太陽インキ製造株式会社 保護膜形成用フィルム
TWI689024B (zh) * 2015-09-29 2020-03-21 日商太陽油墨製造股份有限公司 保護膜形成用薄膜
JP2017149889A (ja) * 2016-02-26 2017-08-31 デンカ株式会社 エポキシ樹脂組成物、それを用いた金属ベース板回路基板
WO2017188199A1 (ja) * 2016-04-28 2017-11-02 リンテック株式会社 保護膜形成用フィルムおよび保護膜形成用複合シート
JPWO2017188199A1 (ja) * 2016-04-28 2019-03-07 リンテック株式会社 保護膜形成用フィルムおよび保護膜形成用複合シート
JP7170534B2 (ja) 2016-04-28 2022-11-14 リンテック株式会社 保護膜形成用フィルムおよび保護膜形成用複合シート
JP2017118119A (ja) * 2017-01-19 2017-06-29 日東電工株式会社 半導体装置の製造に用いられる接着シート、ダイシングテープ一体型接着シート、半導体装置、及び、半導体装置の製造方法
WO2018203527A1 (ja) * 2017-05-01 2018-11-08 古河電気工業株式会社 接着フィルム、半導体ウェハ加工用テープ、半導体パッケージおよびその製造方法
JP2018188540A (ja) * 2017-05-01 2018-11-29 古河電気工業株式会社 接着フィルム、半導体ウェハ加工用テープ、半導体パッケージおよびその製造方法
CN109496227A (zh) * 2017-05-01 2019-03-19 古河电气工业株式会社 粘接膜、半导体晶片加工用带、半导体封装及其制造方法

Also Published As

Publication number Publication date
TW201040241A (en) 2010-11-16
EP2398048A1 (en) 2011-12-21
KR20110128863A (ko) 2011-11-30
CN102318059A (zh) 2012-01-11
JPWO2010092804A1 (ja) 2012-08-16
SG173526A1 (en) 2011-09-29
US20110291300A1 (en) 2011-12-01

Similar Documents

Publication Publication Date Title
WO2010092804A1 (ja) ダイシングシート付き半導体保護膜形成用フィルム、これを用いた半導体装置の製造方法及び半導体装置
WO2011089664A1 (ja) 半導体保護膜形成用フィルム及び半導体装置
KR101058659B1 (ko) 반도체용 필름, 반도체용 필름의 제조 방법 및 반도체 장치
WO2014148642A1 (ja) 保護膜形成用フィルムおよび保護膜形成用複合シート
TWI658084B (zh) 保護膜形成用組成物、保護膜形成用薄片、及附有保護膜的晶片
JP5180507B2 (ja) チップ用保護膜形成用シートおよび保護膜付半導体チップ
JPWO2009001492A1 (ja) 接着フィルムおよびこれを用いた半導体装置
JP5115096B2 (ja) 接着フィルム
JP5003090B2 (ja) 接着フィルムおよびこれを用いた半導体装置
JP4893640B2 (ja) 半導体用接着フィルム及びこれを用いた半導体装置
WO2014083874A1 (ja) 保護膜形成用組成物、保護膜形成用シート、及び硬化保護膜付きチップ
JP4661889B2 (ja) ダイシングシート機能付きダイアタッチフィルム及びそれを用いた半導体装置の製造方法
JP5344802B2 (ja) チップ用保護膜形成用シートおよび保護膜付半導体チップ
JP2006206787A (ja) ダイシングシート機能付きダイアタッチフィルム及びそれを用いた半導体装置の製造方法及び半導体装置。
TWI616507B (zh) 保護膜形成用薄膜
JP2006165074A (ja) ダイシングシート機能付きダイアタッチフィルム及びそれを用いた半導体装置の製造方法
JP5743638B2 (ja) 保護膜形成用フィルム、およびチップ用保護膜形成用シート
JP6427791B2 (ja) チップ用樹脂膜形成用シート及び半導体装置の製造方法
JP2007073647A (ja) ダイシングシート機能付きダイアタッチフィルム及びそれを用いた半導体装置の製造方法及び半導体装置。
TW202039728A (zh) 切晶帶一體型半導體背面密接膜
JP4788460B2 (ja) 接着フィルムおよび半導体装置
JP4844229B2 (ja) 半導体装置およびその製造方法ならびに電子機器
WO2020195761A1 (ja) 熱硬化性樹脂フィルム、第１保護膜形成用シート、キット、及び第１保護膜付きワーク加工物の製造方法
TW202039725A (zh) 半導體背面密接膜及切晶帶一體型半導體背面密接膜
WO2023058303A1 (ja) 熱硬化性フィルム、複合シート、及び半導体装置の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080007718.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10741084

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010550458

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 13147127

Country of ref document: US

Ref document number: 12011501535

Country of ref document: PH

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2010741084

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20117021282

Country of ref document: KR

Kind code of ref document: A