JPWO2011089664A1 - 半導体保護膜形成用フィルム及び半導体装置 - Google Patents

半導体保護膜形成用フィルム及び半導体装置 Download PDF

Info

Publication number
JPWO2011089664A1
JPWO2011089664A1 JP2011550726A JP2011550726A JPWO2011089664A1 JP WO2011089664 A1 JPWO2011089664 A1 JP WO2011089664A1 JP 2011550726 A JP2011550726 A JP 2011550726A JP 2011550726 A JP2011550726 A JP 2011550726A JP WO2011089664 A1 JPWO2011089664 A1 JP WO2011089664A1
Authority
JP
Japan
Prior art keywords
film
semiconductor
protective film
forming
semiconductor protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011550726A
Other languages
English (en)
Inventor
平野　孝
孝 平野
将人 吉田
将人 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from PCT/JP2010/000810 external-priority patent/WO2010092804A1/ja
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Publication of JPWO2011089664A1 publication Critical patent/JPWO2011089664A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Adhesive Tapes (AREA)
  • Adhesives Or Adhesive Processes (AREA)

Abstract

本発明は、基板等の構造体に搭載され、かつ最も外側に位置する半導体素子の前記構造体に搭載される面と反対側の面を保護する半導体保護膜形成用フィルムであって、当該半導体保護膜形成用フィルムを構成する樹脂組成物が（Ａ）熱硬化成分及び（Ｂ）無機フィラーを含むことを特徴とする半導体保護膜形成用フィルムである。

Description

本発明は半導体素子の保護性に優れた半導体保護膜形成用フィルム及びそれを用いた半導体装置に関する。
近年、半導体装置の小型化、軽量化がより一層進められており、μＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）やＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）等のパッケージが開発されている。しかしながら、μＢＧＡやＣＳＰ等のパッケージでは、半導体素子がフェイスダウン型、つまり、半導体素子の回路面が半導体基板側に向けられた構造になっているため、パッケージの上部に半導体素子の裏面が露出している形状であり、パッケージを製造し、あるいは、パッケージを搬送する際に、半導体素子の端部が欠けてしまう等の問題を有していた。これらの問題の解決策として保護膜を半導体素子裏面に貼り付ける方法（例えば、特許文献１〜３参照。）が開示されている。
特開２００２−２８０３２９号公報 特開２００７−２５０９７０号公報 特開２００６−１４０３４８号公報
しかしこれらの方法では、保護膜にバインダーポリマー成分を用いるため、フリップチップボンダー等で半導体素子を基板に実装する際に、コレットの痕が付いたり、傷防止機能が十分ではない問題があった。また、半導体素子及び半導体基板が薄型化されることにより、パッケージの反りが問題となってきている。
本発明の目的は、半導体素子の保護性に優れた半導体保護膜形成用フィルムならびにそれを用いてなる半導体保護膜を有する反りの小さい半導体装置を提供するものである。
本発明によれば、基材に搭載され、かつ最も外側に位置する半導体素子の前記基材に搭載される面と反対側の面を保護する半導体保護膜形成用フィルムであって、当該半導体保護膜形成用フィルムを構成する樹脂組成物が（Ａ）熱硬化成分及び（Ｂ）無機フィラーを含むことを特徴とする半導体保護膜形成用フィルムが提供される。
また、本発明によれば、基材に搭載され、かつ最も外側に位置する半導体素子の前記基材に搭載される面と反対側の面が半導体保護膜により保護された半導体装置であって、前記半導体保護膜が、上述の半導体保護膜形成用フィルムの硬化物からなることを特徴とする半導体装置が提供される。
本発明によれば、半導体素子の保護性に優れた半導体保護膜形成用フィルム及びそれを用いてなる半導体保護膜を有する反りの小さい半導体装置を得ることができる。
上述した目的、及びその他の目的、特徴及び利点は、以下に述べる好適な実施の形態、及びそれに付随する以下の図面によってさらに明らかになる。
本発明の半導体装置を製造する方法の一例を示すフロー図である。
本発明の半導体保護膜形成用フィルムは基材に搭載され、かつ最も外側に位置する半導体素子の基材に搭載される面と反対側の面を保護する半導体保護膜形成用フィルムであって、当該半導体保護膜形成用フィルムを構成する樹脂組成物が（Ａ）熱硬化成分及び（Ｂ）無機フィラーを含むことを特徴とし、これにより、半導体素子に欠け等が生じないように保護することができるものである。また、本発明の半導体装置は、基材に搭載され、かつ最も外側に位置する半導体素子の基材に搭載される面と反対側の面が半導体保護膜により保護された半導体装置であって、半導体保護膜が、上述の半導体保護膜形成用フィルムの硬化物からなることを特徴とし、これにより、フリップチップボンダー等で半導体素子を基板に実装する際のコレット痕や傷の発生を防止することができる。また、反りの小さい半導体装置を得ることができる。本発明において、基材には、例えば、樹脂基板、及び、樹脂基板上に半導体素子が複数積層された構造体等が挙げられる。以下、本発明の半導体保護膜形成用フィルムならびに半導体装置及びその製造方法について詳細に説明する。
保護膜形成層を構成する樹脂組成物（以下、「フィルム樹脂組成物」とも称す。）中の樹脂成分の重量平均分子量の下限は、１００以上が好ましく、２００以上がより好ましい。フィルム樹脂組成物中の樹脂成分の重量平均分子量の上限は、４９，０００以下が好ましく、４０，０００以下がより好ましい。樹脂成分の重量平均分子量が上記範囲内にあることにより、成膜性を維持しつつ、硬化後にガラス転移温度の高い保護膜形成層とすることができる。
本発明の半導体保護膜形成用フィルムを構成する樹脂組成物（以下、「フィルム樹脂組成物」とも称す。）には、（Ａ）熱硬化成分を用いる。（Ａ）熱硬化成分は、単独で熱硬化反応をする樹脂、あるいは、硬化剤とともに用いることにより熱硬化反応をする樹脂であれば、特に制限されるものではないが、ビスフェノールＡエポキシ樹脂、ビスフェノールＦエポキシ樹脂等のビスフェノール型エポキシ樹脂、ノボラックエポキシ樹脂、クレゾールノボラックエポキシ樹脂等のノボラック型エポキシ樹脂、ビフェニル型エポキシ樹脂、スチルベン型エポキシ樹脂、トリフェノールメタン型エポキシ樹脂、アルキル変性トリフェノールメタン型エポキシ樹脂、トリアジン核含有エポキシ樹脂、ジシクロペンタジエン変性フェノール型エポキシ樹脂、ジグリシジルアミン型エポキシ樹脂等のエポキシ樹脂、ユリア（尿素）樹脂、メラミン樹脂等のトリアジン環を有する樹脂、不飽和ポリエステル樹脂、ビスマレイミド樹脂、ポリウレタン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ベンゾオキサジン環を有する樹脂、シアネートエステル樹脂、変性フェノキシ樹脂等が挙げられ、これらは単独でも混合して用いてもよい。これらの中では、耐熱性、強度の観点から、エポキシ樹脂が好ましい。また、本発明の半導体保護膜形成用フィルムは保護性向上のため、高弾性率であることが好まれ、そのためフィラーが高充填される。このため、フィルムのタック性がなくなったり、フィルム樹脂組成物が脆くなったりする。これを防止するために、液状のエポキシ樹脂を用いることが好まれる。
（Ａ）熱硬化成分の重量平均分子量は、好ましくは１００以上４９，０００以下、特に好ましくは２００以上４０，０００以下である。（Ａ）熱硬化成分の重量平均分子量が上記範囲内にあることにより、熱硬化時の高い反応性と被保護部材に対する高い保護性を両立することができる。なお、本発明で重量平均分子量は、ＧＰＣ（ゲル浸透クロマトグラフィー）で測定され、ポリスチレン換算値で得られるものである。
（Ａ）熱硬化成分の含有量は、半導体保護膜形成用フィルムを構成する樹脂組成物全体の３質量％以上３５質量％以下が好ましく、特に５質量％以上２０質量％以下が好ましい。（Ａ）熱硬化成分の含有量が上記範囲内にあることにより、硬化後の半導体保護膜形成用フィルムの高弾性率化及び靭性を両立することができる。なお、本発明の半導体保護膜形成用フィルムを構成する樹脂組成物を、溶媒で構成成分を溶解又は分散させたワニス状とした時は、（Ａ）熱硬化成分の含有量は、溶媒を除いた分、即ち、（Ａ）熱硬化成分、（Ｂ）無機フィラー及びその他の添加剤の合計量に対する百分率である。
（Ａ）熱硬化成分としてエポキシ樹脂を用いる場合、硬化剤を含有することが好ましい。硬化剤としては、例えばジエチレントリアミン（ＤＥＴＡ）、トリエチレンテトラミン（ＴＥＴＡ）、メタキシレリレンジアミン（ＭＸＤＡ）等の脂肪族ポリアミン、ジアミノジフェニルメタン（ＤＤＭ）、ｍ−フェニレンジアミン（ＭＰＤＡ）、ジアミノジフェニルスルホン（ＤＤＳ）等の芳香族ポリアミン、ジシアンジアミド（ＤＩＣＹ）、有機酸ジヒドララジド等を含むポリアミン化合物等のアミン系硬化剤、ヘキサヒドロ無水フタル酸（ＨＨＰＡ）、メチルテトラヒドロ無水フタル酸（ＭＴＨＰＡ）等の脂環族酸無水物（液状酸無水物）、無水トリメリット酸（ＴＭＡ）、無水ピロメリット酸（ＰＭＤＡ）、ベンゾフェノンテトラカルボン酸（ＢＴＤＡ）等の芳香族酸無水物等の酸無水物系硬化剤、フェノール樹脂等のフェノール系硬化剤が挙げられる。これらの中でもフェノール系硬化剤が好ましく、具体的にはビス（４−ヒドロキシ−３，５−ジメチルフェニル）メタン（通称テトラメチルビスフェノールＦ）、４，４'−スルホニルジフェノール、４，４'−イソプロピリデンジフェノール（通称ビスフェノールＡ）、ビス（４−ヒドロキシフェニル）メタン、ビス（２−ヒドロキシフェニル）メタン、（２−ヒドロキシフェニル）（４−ヒドロキシフェニル）メタン及びこれらの内ビス（４−ヒドロキシフェニル）メタン、ビス（２−ヒドロキシフェニル）メタン、（２−ヒドロキシフェニル）（４−ヒドロキシフェニル）メタンの３種の混合物（例えば、本州化学工業（株）製、ビスフェノールＦ−Ｄ）等のビスフェノール類、１，２−ベンゼンジオール、１，３−ベンゼンジオール、１，４−ベンゼンジオール等のジヒドロキシベンゼン類、１，２，４−ベンゼントリオール等のトリヒドロキシベンゼン類、１，６−ジヒドロキシナフタレン等のジヒドロキシナフタレン類の各種異性体、２，２'−ビフェノール、４，４'−ビフェノール等のビフェノール類の各種異性体等の化合物が挙げられる。
硬化剤（特にフェノール系硬化剤）の含有量は、特に限定されないが、フィルム樹脂組成物全体の１質量％以上２０質量％以下が好ましく、特に２質量％以上１０質量％以下が好ましい。含有量が上記下限値未満であると耐熱性を向上する効果が低下する場合があり、上記上限値を超えると保存性が低下する場合がある。
また、（Ａ）熱硬化成分がエポキシ樹脂の場合は、エポキシ当量に対する硬化剤の当量比を計算して決めることができ、エポキシ樹脂のエポキシ当量に対する硬化剤の官能基の当量（たとえばフェノール樹脂であれば水酸基当量）の比が０．３以上３．０以下であることが好ましく、特に０．４以上２．５以下であることが好ましい。含有量が下限値未満であると保存性が低下する場合があり、上限値を超えると耐熱性を向上する効果が低下する場合がある。
（Ａ）熱硬化成分としてエポキシ樹脂を用いる場合、特に限定されるものではないが、さらに半導体保護膜形成用フィルムの硬化性を向上することができる硬化触媒を含むことが好ましい。硬化触媒としては、例えば、イミダゾール類、１，８−ジアザビシクロ（５，４，０）ウンデセン等アミン系触媒、トリフェニルホスフィン等リン系触媒等が挙げられる。これらの中でも、半導体保護膜形成用フィルムの速硬化性と保存性が両立するイミダゾール類が好ましい。
イミダゾール類としては、特に限定されるものではないが、例えば、１−ベンジル−２メチルイミダゾール、１−ベンジル−２フェニルイミダゾール、１−シアノエチル−２−エチル−４−メチルイミダゾール、２−フェニル４−メチルイミダゾール、１−シアノエチル−２−フェニルイミダゾリウムトリメリテイト、２，４−ジアミノ−６−[２'−メチルイミダゾリル−（１'）]−エチル−ｓ−トリアジン、２，４−ジアミノ−６−[２'−ウンデシルイミダゾリル−（１'）]−エチル−ｓ−トリアジン、２，４−ジアミノ−６−[２'−エチル−４'メチルイミダゾリル−（１'）]−エチル−ｓ−トリアジン、２，４−ジアミノ−６−[２'−メチルイミダゾリル−（１'）]−エチル−ｓ−トリアジンイソシアヌル酸付加物、２−フェニルイミダゾール イソシアヌル酸付加物、２−フェニル−４，５−ジヒドロキシメチルイミダゾール、２−フェニル−４−メチル−５−ヒドロキシメチルイミダゾール、２，４−ジアミノ−６−ビニル−ｓ−トリアジン、２，４−ジアミノ−６−ビニル−ｓ−トリアジン イソシアヌル酸付加物、２，４−ジアミノ−６−メタクリロイルオキシエチル−ｓ−トリアジン、２，４−ジアミノ−６−メタクリロイルオキシエチル−ｓ−トリアジン イソシアヌル酸付加物等が挙げられる。これらは、１種類を単独で用いても、２種類以上を併用してもよい。これらの中でも、半導体保護膜形成用フィルムの速硬化性と保存性のバランスに優れる、２−フェニル−４，５−ジヒドロキシメチルイミダゾール又は２−フェニル−４−メチル−５−ヒドロキシメチルイミダゾールが好ましい。
硬化触媒の含有量は、特に制限されるものではないが、エポキシ樹脂１００質量部に対して０．０１質量部以上３０質量部以下が好ましく、特に０．３質量部以上１０質量部以下が好ましい。上記範囲であることにより、半導体保護膜形成用フィルムの速硬化性と保存性を両立することができる。
硬化触媒の平均粒子径は、特に制限されるものではないが、１０μｍ以下であることが好ましく、特に１μｍ以上５μｍ以下であることが好ましい。上記範囲であることにより、半導体保護膜形成用フィルムの速硬化性を確保することができる。
本発明の半導体保護膜形成用フィルムを構成する樹脂組成物には、（Ｂ）無機フィラーを用いることができる。（Ｂ）無機フィラーとしては、特に制限がなく、例えばアルミナ、シリカ、酸化アルミニウム、炭酸カルシウム、炭酸マグネシウム、窒化アルミニウム等を使用することができる。これらは、１種類を単独で用いても、２種類以上を併用してもよい。その中で特に好ましいのは、アルミナである。アルミナの弾性率はシリカの４〜５倍あり硬化後の半導体保護膜形成用フィルムの弾性率を高くすることが可能である。（Ｂ）無機フィラー中、アルミナの含有量は、５０質量％以上１００質量％以下とすることが好ましい。また、シリカとアルミナとを組み合わせることにより、硬化後の半導体保護膜形成用フィルムの弾性率を高くしつつ、半導体保護膜形成用フィルムをダイシングする際のダイシングブレードの摩耗を抑えることができる。アルミナとシリカとを組み合わせて用いる場合、シリカは、アルミナに対して０．１倍以上１．０倍以下用いることが好ましい。
（Ｂ）無機フィラーの粒度分布は１ｎｍ以上１，０００ｎｍ以下の範囲、１０００ｎｍ以上１０，０００ｎｍ以下の範囲にそれぞれ極大点を少なくとも１つずつ有することが好ましい。このようなフィラーは粒度分布の異なるフィラーを混合することにより容易に得られるが、これによりフィラーが最密充填でき、フィラーの含有率を高めることが可能になる。（Ｂ）無機フィラーの粒度分布の測定方法は以下の通りである。レーザー回析式粒度分布測定装置ＳＡＬＤ−７０００（島津製作所製）を用いて、水中に１分間超音波処理することにより分散させ、粒度分布の測定を行う。
（Ｂ）無機フィラーの含有量は、半導体保護膜形成用フィルムを構成する樹脂組成物全体の６０質量％以上９５質量％以下が好ましく、８０質量％以上９０質量％以下が特に好ましい。上記範囲であることにより、熱時弾性率の優れた半導体保護膜形成用フィルムを得ることができる。
本発明の半導体保護膜形成用フィルムを構成する樹脂組成物には、（Ｃ）着色剤を用いることができる。（Ｃ）着色剤としては、特に制限がなく、例えば、カーボンブラック、黒鉛、チタンカーボン、二酸化チタン、六ホウ化ランタン（ＬａＢ６）、チタンブラック、フタロシアニン系等の顔料あるいは染料を使用することができる。これらは、１種類を単独で用いても、２種類以上を併用してもよい。（Ｃ）着色剤の含有量は、半導体保護膜形成用フィルムを構成する樹脂組成物全体の０．１質量％以上１０質量％以下が好ましく、０．２質量％以上５質量％以下が特に好ましい。着色剤の使用量が上記下限値未満であると着色が十分でなく、レーザーマーキング後の視認性が低下する傾向にあり、上記上限値を超えると半導体保護膜形成用フィルムの弾性率や耐熱性が低下する可能性がある。
本発明の半導体保護膜形成用フィルムを構成する樹脂組成物は、特に制限されるものではないが、さらにカップリング剤を含んでいてもよい。これにより、半導体保護膜形成用フィルムと被着体（半導体素子）界面の密着性をより向上させることができる。カップリング剤としては、例えば、シラン系カップリング剤、チタン系カップリング剤、アルミニウム系カップリング剤等が挙げられるが、半導体保護膜形成用フィルムの硬化後の耐熱性に優れるシラン系カップリング剤が好ましい。
シラン系カップリング剤としては、特に制限されるものではないが、例えば、ビニルトリクロロシラン、ビニルトリメトキシシラン、ビニルトリエトキシシラン、β−（３，４エポキシシクロヘキシル）エチルトリメトキシシラン、γ−グリシドキシプロピルトリメトキシシラン、γ−グリシドキシプロピルメチルジメトキシシラン、γ−メタクリロキシプロピルトリメトキシシラン、γ−メタクリロキシプロピルメチルジエトキシシラン、γ−メタクリロキシプロピルトリエトキシシラン、Ｎ−β（アミノエチル）γ−アミノプロピルメチルジメトキシシラン、Ｎ−β（アミノエチル）γ−アミノプロピルトリメトキシシラン、Ｎ−β（アミノエチル）γ−アミノプロピルトリエトキシシラン、γ−アミノプロピルトリメトキシシラン、γ−アミノプロピルトリエトキシシラン、Ｎ−フェニル−γ−アミノプロピルトリメトキシシラン、γ−クロロプロピルトリメトキシシラン、γ−メルカプトプロピルトリメトキシシラン、３−イソシアネートプロピルトリエトキシシラン、３−アクリロキシプロピルトリメトキシシランなどが挙げられる。これらは、１種類を単独で用いても、２種類以上を併用してもよい。
カップリング剤の含有量は、特に限定されるものではないが、（Ａ）熱硬化成分１００質量部に対して０．０１質量部以上１０質量部以下が好ましく、特に０．５質量部以上１０質量部以下が好ましい。上記範囲であることにより、被着体（半導体素子、半導体素子が搭載される基板）同士の接着性に優れる効果が得られる。
本発明の半導体保護膜形成用フィルムを構成する樹脂組成物は、本発明の目的を損なわない範囲で可塑性樹脂、レベリング剤、消泡剤、有機過酸化物などの添加剤を含有することができる。
本発明の半導体保護膜形成用フィルムを構成する樹脂組成物は、前述の（Ａ）成分、（Ｂ）成分、（Ｃ）成分及びその他の添加剤等の各成分を有機溶剤、例えば、メチルエチルケトン、アセトン、トルエン、ジメチルホルムアルデヒド、等の溶剤に溶解又は分散することでワニス状にすることができる。このワニス状のフィルム樹脂組成物を層状に成形し、溶剤を除去、乾燥させることで、フィルム樹脂組成物をフィルム状に成形することができる。
本発明の半導体保護膜形成用フィルムは、特に限定されないが、例えば、ワニス状としたフィルム樹脂組成物を基材フィルムの表面に塗布して層状に成形したのち、溶剤を除去、乾燥させることで、基材フィルム上にフィルム状の半導体保護膜形成用フィルムを形成して、基材フィルム付き半導体保護膜形成用フィルムとして用いることもできる。
基材フィルムは、半導体保護膜形成用フィルムのフィルム状態を維持できるフィルム特性、例えば、破断強度、可撓性などに優れるフィルム支持基材であり、この基材フィルムは光透過性を有することが好ましい。このような基材フィルムとしては、例えばポリエチレンテレフタレート（ＰＥＴ）、ポリプロピレン（ＰＰ）、ポリエチレン（ＰＥ）等が挙げられるが、光透過性と破断強度のバランスに優れる点で、ポリエチレンテレフタレート（ＰＥＴ）が好ましい。
また、本発明の半導体保護膜形成用フィルムには、表面に半導体保護膜形成用フィルムを保護するためのカバーフィルムを設けてもよい。このカバーフィルムとしては、半導体保護膜形成用フィルムのフィルム状態を維持できるフィルム特性、例えば、破断強度、可撓性などに優れ、特に半導体保護膜形成用フィルムとの剥離性が良好な材質であれば何でもよく、例えばポリエチレンテレフタレート（ＰＥＴ）、ポリプロピレン（ＰＰ）、ポリエチレン（ＰＥ）が挙げられる。なお、カバーフィルムは、不透明な材質から形成されていてもよい。
半導体保護膜形成用フィルムは、特に制限されるものではないが、より具体的には、半導体保護膜形成用フィルムを構成する樹脂組成物のワニスをコンマコーター、ダイコーター、グラビアコーター等を用いて基材フィルムに塗工し、乾燥させ溶剤を除去することにより得ることができる。半導体保護膜形成用フィルムの厚さは、特に制限されるものではないが、３μｍ以上１００μｍ以下が好ましく、特に５μｍ以上６０μｍ以下が好ましい。上記範囲であることにより、半導体保護膜形成用フィルムの厚さ精度を容易に制御することができる。
次に、半導体装置の一製造方法について図１に基づいて説明するが、本発明における半導体装置の製造方法はこれに限定されるものではなく、例えば、上述の半導体保護膜形成用フィルムを半導体素子と略同サイズに切断したのち、半導体素子に直接貼り付ける工程を含むものであってもよい。図１は、半導体装置を製造するフロー図である。図１に示すように、図示しないダイサーテーブルの上に、ダイシングシート３、基材フィルム１、半導体保護膜形成用フィルム２をラミネートしたダイシングシート付き半導体保護膜形成用フィルム４を設置し（図１（ａ））、その中心部に半導体ウェハ５の半導体素子の回路が形成されていない側の面を、半導体保護膜形成用フィルム２の上に置き、軽く押圧し、半導体ウェハ５を積層する（図１（ｂ））。
次に、半導体ウェハ５の周囲にウエハーリング６を設置して、ダイシングシート３の外周部をウエハーリング６で固定する（図１（ｃ））。そして、図示しないブレードで半導体保護膜形成用フィルム２とともに半導体ウェハ５を切断して、半導体ウェハ５を個片化する（図１（ｄ））。この際、ダイシングシート付き半導体保護膜形成用フィルム４は、緩衝作用を有しており、半導体用ウェハ５を切断する際の割れ、欠け等を防止する。なお、ダイシングシート付き半導体保護膜形成用フィルム４に半導体用ウェハ５を予め貼着した後に、ダイサーテーブルに設置してもよい。
次に、半導体保護膜形成用フィルム２を図示しないエキスパンド装置で伸ばして、個片化した半導体用ウェハ５（半導体素子８）を一定の間隔に開き、その後にフリップチップボンダーを用いて基板に搭載する。まず、コレット９でピックアップして（図１（ｅ））、その後チップを反転して、図示しない基板にフェイスダウンで搭載する。
ここで、半導体保護膜形成用フィルム２（半導体保護膜７）は、基材フィルム１との接着力を調整しているため、半導体素子８をピックアップする際に、半導体保護膜形成用フィルム２（半導体保護膜７）と基材フィルム１との間で剥離を生じ、個片化した半導体素子８には、半導体保護膜７が貼着されたままである。
半導体素子８が搭載された基板を半導体素子８の電極パッドと基板の電極パッドとを電気的に接合するバンプが溶融する温度以上（例えば、２００℃以上２８０℃以下）にオーブン等で加熱し、半導体素子と基板の接合を完了する。その後アンダーフィル材と呼ばれる液状のエポキシ樹脂を、半導体素子と基板間に流し込み、硬化させる。なお、アンダーフィル材及び半導体保護膜７を熱硬化させた後、レーザー捺印を行ってもよい。
半導体保護膜７は、アンダーフィル材の硬化と同時に熱硬化することにより、半導体素子８に半導体保護膜７が形成された半導体装置を得る。
半導体保護膜形成用フィルムの、硬化後の２５℃での弾性率は１０ＧＰａ以上４０ＧＰａであることが好ましい。これにより、半導体素子８に半導体保護膜７が形成された半導体装置の反りを低減させることができる。２５℃での弾性率は、例えばセイコーインスツルメント社製動的粘弾性装置を用い、引張りモード、昇温３℃／分、周波数１０Ｈｚの条件で、硬化後の半導体保護膜７（半導体保護膜形成用フィルム２）の動的粘弾性を測定し、２５℃での貯蔵弾性率を求めることができる。
以上、図１に基づいてフェイスダウン型の半導体装置の製造方法について説明を行ったが、本発明の半導体装置の製造方法はこれに限定されるものではなく、例えば、貫通ビアを有し、かつ回路面と反対側の面に電極が形成された半導体素子をフェイスアップで複数積層したＴＳＶ（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ Ｖｉａ）型の構造の半導体装置の製造にも適用することができる。
以下、本発明を実施例、及び、比較例に基づいて詳細に説明するが、本発明はこれに限定されるものではない。
＜実施例１＞
１．フィルム樹脂組成物ワニスの作製
（Ａ）熱硬化成分として、ＬＸ−ＳＢ１０（ジグリシジルアミン型エポキシ樹脂）（エポキシ当量１１０ｇ／ｅｑ、重量平均分子量２９１、ダイソー（株）製、常温で液状）１００質量部とＹＸ６９５４Ｂ３５（変性フェノキシ樹脂のメチルエチルケトン中の濃度３５質量％）（エポキシ当量１２，０００ｇ／ｅｑ、重量平均分子量３９，０００、ジャパンエポキシレジン（株）製）の変性フェノキシ樹脂１５質量部；（Ｂ）無機フィラーとして、ＡＣ２０５０−ＭＮＡ（球状アルミナのメチルエチルケトン中の濃度７０質量％）（アドマテックス（株）製、平均粒径：０．７μｍ、極大点：８６０ｎｍ）のアルミナ２２８質量部とＳＥ２０５０−ＬＥ（球状シリカのメチルエチルケトン中の濃度７５質量％）（アドマテックス（株）製、平均粒径：０．５μｍ、極大点：５８０ｎｍ）のシリカ２２８質量部；（Ｃ）着色剤としてＭＴ−１９０ＢＫ（カーボンブラックのトルエン／３−メトキシブチルアセテート中の濃度１５質量％）（トクシキ（株）製）のカーボンブラック１５質量部；硬化剤として、ＭＥＨ−７５００（フェノール樹脂）（水酸基当量９７ｇ／ＯＨ基、明和化成（株）製）３８質量部；カップリング剤として、γ−グリシドキシプロピルトリメトキシシラン（ＫＢＭ４０３Ｅ、信越化学工業（株）製）３．０質量部；硬化触媒としてイミダゾール化合物（２ＰＨＺ−ＰＷ、平均粒子径：３．２μｍ、四国化成工業（株）製）０．４質量部；レベリング剤としてＢＹＫ−３６１Ｎ（ビックケミー・ジャパン（株）製）７．３質量部をメチルエチルケトン（ＭＥＫ）に溶解して、樹脂固形分９０％のフィルム樹脂組成物ワニスを得た。
２．半導体保護膜形成用フィルムの作製
その後、フィルム樹脂組成物ワニスを透明ＰＥＴ製の基材フィルム（膜厚３８μｍ）上に塗布し、８０℃で１５分間乾燥させることにより、６０μｍ厚の半導体保護膜形成用フィルムを形成した。なお、得られた半導体保護膜形成用フィルムを、１８０℃、２時間の条件で硬化させた後の半導体保護膜形成用フィルムについて、セイコーインスツルメント社製動的粘弾性装置を用いて、引張りモード、昇温３℃／ｍｉｎ、周波数１０Ｈｚの条件で測定した、２５℃での貯蔵弾性率は、１２．０ＧＰａであった。
３．ダイシングシート付き半導体保護膜形成用フィルムの製造
上述の半導体保護膜形成用フィルムのＰＥＴ製のカバーフィルムをラミネートしたのち、基材フィルム及び半導体保護膜形成用フィルム層のみをハーフカットして、ウェハと接合される部分のみを残してその周辺部分を除去した。その後、ダイシングシート（アクリル酸ブチル７０質量％とアクリル酸２−エチルヘキシル３０質量％とを共重合して得られた重量平均分子量５００，０００の共重合体１００質量部と、トリレンジイソシアネート（コロネートＴ−１００、日本ポリウレタン工業（株）製）３質量部とで構成された粘着剤層が積層されたポリエチレンフィルム）に基材フィルムに接合するように貼り付けた。これにより、ダイシングシート、基材フィルム、半導体保護膜形成用フィルム、カバーフィルムとがこの順に構成されてなるダイシングシート付き半導体保護膜形成用フィルムを得た。
４．半導体装置の製造
以下の手順で、半導体装置を製造した。
カバーフィルムを剥離した半導体保護膜形成用フィルムと８インチ１００μｍ半導体ウェハの裏面とを対向させ、６０℃の温度で貼り付けし、ダイシングシート付き半導体保護膜形成用フィルムが貼り付けられた半導体ウェハを得た。
その後、このダイシングシート付き半導体保護膜形成用フィルムが貼り付けられた半導体ウェハを、ダイシングソーを用いて、スピンドル回転数３０，０００ｒｐｍ、切断速度５０ｍｍ／秒の条件で１０ｍｍ×１０ｍｍ角の半導体素子のサイズにダイシング（切断）した。次に、ダイシングシート付き半導体保護膜形成用フィルムの裏面から突上げし、基材フィルムと半導体保護膜形成用フィルムとの間で剥離し半導体保護膜付き半導体素子を得た。
この半導体保護膜付き半導体素子（１０ｍｍ×１０ｍｍ角×１００μｍ厚、素子表面の回路段差１〜５μｍ）を、ソルダーレジスト（太陽インキ製造社製：商品名：ＡＵＳ３０８）がコーティングされたビスマレイミド−トリアジン樹脂配線基板（１４ｍｍ×１４ｍｍ角×１３５μｍ厚、基板表面の回路段差５〜１０μｍ）にフェイスダウンで搭載し、半田バンプを介して１３０℃、５Ｎ、１．０秒の条件で圧着して、半導体素子とビスマレイミド−トリアジン配線基板を仮接着した。半導体素子が仮接着されたビスマレイミド−トリアジン配線基板を、２５０℃、１０秒の条件で熱処理を行った。その後、半導体素子と基板の間にアンダーフィル材を流し込み、１５０℃、２時間で硬化を行い、半導体装置（フリップチップパッケージ）を得た。
＜実施例２＞
フィルム樹脂組成物ワニスの組成を下記のように替えた以外は、実施例１と同様にして半導体装置（フリップチップパッケージ）を得た。
（Ｂ）無機フィラーとして、ＤＡＷ−０５（球状アルミナ）（電気化学工業（株）製、平均粒径：５μｍ、極大点：２，８００ｎｍ）２４４質量部とした。
なお、得られた半導体保護膜形成用フィルムを、１８０℃、２時間の条件で硬化させた後における２５℃での貯蔵弾性率は１０．１ＧＰaであった。
＜実施例３＞
フィルム樹脂組成物ワニスの組成を下記のように替えた以外は、実施例１と同様にして半導体装置（フリップチップパッケージ）を得た。
（Ｂ）無機フィラーとして、ＡＣ２０５０−ＭＮＡ（球状アルミナのメチルエチルケトン中の濃度７０質量％）（アドマテックス（株）製、平均粒径：０．７μｍ、極大点：８６０ｎｍ）のアルミナ２５７質量部とＤＡＷ−０５（球状アルミナ）（電気化学工業（株）製、平均粒径：５μｍ、極大点：２，８００ｎｍ）９００質量部とした。
なお、得られた半導体保護膜形成用フィルムの硬化後における２５℃での貯蔵弾性率は２８．３ＧＰaであった。
＜比較例１＞
フィルム樹脂組成物ワニスの組成を下記のように替えた以外は、実施例１と同様にして半導体装置（フリップチップパッケージ）を得た。
（Ａ）熱硬化成分として、ＬＸ−ＳＢ１０（ジグリシジルアミン型エポキシ樹脂）（エポキシ当量１１０ｇ／ｅｑ、重量平均分子量２９１、ダイソー（株）製、常温で液状）１００質量部とＹＸ６９５４Ｂ３５（変性フェノキシ樹脂のメチルエチルケトン中の濃度３５質量％）（エポキシ当量１２，０００ｇ／ｅｑ、重量平均分子量３９，０００、ジャパンエポキシレジン（株）製）の変性フェノキシ樹脂１５質量部；硬化剤として、ＭＥＨ−７５００（フェノール樹脂）（水酸基当量９７ｇ／ＯＨ基、明和化成（株）製）３８質量部；カップリング剤として、γ−グリシドキシプロピルトリメトキシシラン（ＫＢＭ４０３Ｅ、信越化学工業（株）製）３．０質量部；硬化触媒としてイミダゾール化合物（２ＰＨＺ−ＰＷ、平均粒子径：３．２μｍ、四国化成工業（株）製）０．４質量部；レベリング剤としてＢＹＫ−３６１Ｎ（ビックケミー・ジャパン（株）製）７．３質量部をメチルエチルケトン（ＭＥＫ）に溶解して、樹脂固形分９０％のフィルム樹脂組成物ワニスを得た。
なお、硬化後の半導体保護膜形成用フィルムの２５℃での貯蔵弾性率は、３．１ＧＰａであった。
評価項目及び評価結果
（コレット痕評価）ダイシングシート付き半導体保護膜形成用フィルムの裏面から突上げし、ダイシングシートと半導体保護膜形成用フィルムとの間で剥離し半導体保護膜付き半導体素子を、フリップチップボンダーを用いて基板に搭載した際のコレット痕の有無を目視で評価した。無機フィラーの含有量が高い実施例１、実施例２、実施例３の半導体保護膜にはコレット痕がなかったのに対し、無機フィラーの含有率が低い比較例１の半導体保護膜ではコレット痕が見られた。半導体保護膜にコレット痕が付くと、半導体装置としての製品品質が落ちることとなる。
（半導体装置の反り評価）得られた半導体装置（フリップチップパッケージ）について、日立土浦エンジニアリング社製温度可変レーザー三次元測定機（ＬＳ１５０−ＲＴ５０／５）を用いて高さ方向の変位を測定し、変位差の最も大きい値を半導体装置の反り量とした。半導体装置の反り量が１００μｍ以内であるものを○、１００μｍを超えるものを×とした。結果を表１に示す。
Figure 2011089664
本発明に従うと、半導体素子の保護性に優れた半導体保護膜形成用フィルム、及びそれを用いてなる反りの小さい半導体保護膜を有する半導体装置を得ることができるため、半導体素子が露出した構造となるμＢＧＡやＣＳＰ等のフェイスダウン型の半導体装置や、貫通ビアを有し、かつ回路面と反対側の面に電極が形成された半導体素子をフェイスアップで複数積層したＴＳＶ型の半導体装置用として好適である。
以上、本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
例えば、以下の態様を例示することもできる。
［１］ダイシングシートと、該ダイシングシートの一方の面側に上述の半導体保護膜形成用フィルムがラミネートされていることを特徴とするダイシングシート付き半導体保護膜形成用フィルム。
［２］前記ダイシングシートと前記半導体保護膜形成用フィルムとが、基材フィルムを介してラミネートされていることを特徴とする［１］に記載のダイシングシート付き半導体保護膜形成用フィルム。
［３］基板等の構造体に搭載され、かつ最も外側に位置する半導体素子の前記構造体に搭載される面と反対側の面が半導体保護膜により保護された半導体装置の製造方法であって、
上述の半導体保護膜形成用フィルムにダイシングシートをラミネートする工程、
前記半導体保護膜形成用フィルムのダイシングシートラミネート面とは反対側の面に、前記構造体に搭載される面と反対側の半導体素子面が接するように、半導体ウエハーをラミネートする工程、
前記半導体ウエハーを前記半導体保護膜形成用フィルムとともに所定の大きさにダイシングする工程、
前記ダイシングシートと前記半導体保護膜形成用フィルムとの間を剥離して半導体保護膜付きの半導体素子を得る工程、
を含むことを特徴とする半導体装置の製造方法。
［４］基板等の構造体に搭載され、かつ最も外側に位置する半導体素子の前記構造体に搭載される面と反対側の面が半導体保護膜により保護された半導体装置であって、
［３］の半導体装置の製造方法により製造されることを特徴とする半導体装置。

Claims (17)

  1. 基材に搭載され、かつ最も外側に位置する半導体素子の前記基材に搭載される面と反対側の面を保護する半導体保護膜形成用フィルムであって、
    当該半導体保護膜形成用フィルムを構成する樹脂組成物が（Ａ）熱硬化成分及び（Ｂ）無機フィラーを含むことを特徴とする半導体保護膜形成用フィルム。
  2. 前記樹脂組成物中の樹脂成分の重量平均分子量が１００以上４９０００以下である、請求項１に記載の半導体保護膜形成用フィルム。
  3. 前記樹脂組成物中の前記（Ｂ）無機フィラーの含有量が６０質量％以上９５質量％以下である、請求項１又は２に記載の半導体保護膜形成用フィルム。
  4. 前記樹脂組成物が（Ｃ）着色剤をさらに含む、請求項１乃至３いずれか１項に記載の半導体保護膜形成用フィルム。
  5. 動的粘弾性測定装置により周波数１０Ｈｚで測定された、前記半導体保護膜形成用フィルムの硬化後の２５℃での弾性率が、１０ＧＰａ以上４０ＧＰａ以下である、請求項１乃至４いずれか１項に記載の半導体保護膜形成用フィルム。
  6. 前記（Ｂ）無機フィラーは、粒度分布が互いに異なる２種の無機フィラーを含み、前記（Ｂ）無機フィラーの前記粒度分布が１ｎｍ以上１，０００ｎｍ以下の範囲、１，０００ｎｍ以上１０，０００ｎｍ以下の範囲にそれぞれ極大点を少なくとも１つずつ有する、請求項１乃至５いずれか１項に記載の半導体保護膜形成用フィルム。
  7. 前記（Ｂ）無機フィラーがアルミナを含む、請求項１乃至６いずれか１項に記載の半導体保護膜形成用フィルム。
  8. 前記（Ｂ）無機フィラーがシリカをさらに含む、請求項７に記載の半導体保護膜形成用フィルム。
  9. 前記（Ａ）熱硬化成分がエポキシ樹脂を含む、請求項１乃至８いずれか１項に記載の半導体保護膜形成用フィルム。
  10. 前記（Ａ）熱硬化成分が液状エポキシ樹脂を含む、請求項１乃至９いずれか１項に記載の半導体保護膜形成用フィルム。
  11. 前記（Ａ）熱硬化成分が液状エポキシ樹脂を含み、前記（Ｂ）無機フィラーがアルミナを含む、請求項１乃至６いずれか１項に記載の半導体保護膜形成用フィルム。
  12. 前記（Ａ）熱硬化成分がさらにフェノキシ樹脂を含む、請求項９乃至１１いずれか１項に記載の半導体保護膜形成用フィルム。
  13. 前記半導体保護膜形成用フィルムが、半導体素子の回路面が半導体配線基板側に向けられたフェイスダウン型の半導体装置における半導体素子の回路面と反対側の面を保護するために用いられる、請求項１乃至１２いずれか１項に記載の半導体保護膜形成用フィルム。
  14. 前記半導体保護膜形成用フィルムが、貫通ビアを有し、かつ回路面と反対側の面に電極が形成された半導体素子をフェイスアップで複数積層したＴＳＶ（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ Ｖｉａ）型の半導体装置において最も外側に位置する半導体素子の回路面を保護するために用いられる、請求項１乃至１３いずれか１項に記載の半導体保護膜形成用フィルム。
  15. 基材に搭載され、かつ最も外側に位置する半導体素子の前記基材に搭載される面と反対側の面が半導体保護膜により保護された半導体装置であって、
    前記半導体保護膜が、請求項１乃至１４いずれか１項に記載の半導体保護膜形成用フィルムの硬化物からなることを特徴とする、半導体装置。
  16. 前記半導体装置が、半導体素子の回路面が半導体配線基板側に向けられたフェイスダウン型の構造である、請求項１５に記載の半導体装置。
  17. 前記半導体装置が、貫通ビアを有し、かつ回路面と反対側の面に電極が形成された半導体素子をフェイスアップで複数積層したＴＳＶ（Ｔｈｒｏｕｇｈ−Ｓｉｌｉｃｏｎ Ｖｉａ）型の構造である、請求項１５に記載の半導体装置。
JP2011550726A 2010-01-20 2010-08-05 半導体保護膜形成用フィルム及び半導体装置 Pending JPWO2011089664A1 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2010010228 2010-01-20
JP2010010228 2010-01-20
JPPCT/JP2010/000810 2010-02-10
PCT/JP2010/000810 WO2010092804A1 (ja) 2009-02-12 2010-02-10 ダイシングシート付き半導体保護膜形成用フィルム、これを用いた半導体装置の製造方法及び半導体装置
PCT/JP2010/004932 WO2011089664A1 (ja) 2010-01-20 2010-08-05 半導体保護膜形成用フィルム及び半導体装置

Publications (1)

Publication Number Publication Date
JPWO2011089664A1 true JPWO2011089664A1 (ja) 2013-05-20

Family

ID=44306488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011550726A Pending JPWO2011089664A1 (ja) 2010-01-20 2010-08-05 半導体保護膜形成用フィルム及び半導体装置

Country Status (7)

Country Link
US (1) US20130026648A1 (ja)
JP (1) JPWO2011089664A1 (ja)
KR (1) KR20120132483A (ja)
CN (1) CN102714186A (ja)
SG (1) SG182363A1 (ja)
TW (1) TW201132730A (ja)
WO (1) WO2011089664A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5839870B2 (ja) * 2011-07-15 2016-01-06 キヤノン株式会社 光学素子および光学素子の製造方法
WO2013084953A1 (ja) * 2011-12-05 2013-06-13 電気化学工業株式会社 透光性硬質基板積層体の製造方法
JP2015053468A (ja) * 2013-08-07 2015-03-19 日東電工株式会社 半導体パッケージの製造方法
KR101709689B1 (ko) 2013-12-19 2017-02-23 주식회사 엘지화학 다이싱 필름 점착층 형성용 조성물 및 다이싱 필름
WO2015093794A1 (ko) * 2013-12-19 2015-06-25 주식회사 엘지화학 다이싱 필름 점착층 형성용 조성물 및 다이싱 필름
CN110092937B (zh) 2014-03-24 2022-06-07 琳得科株式会社 保护膜形成膜、保护膜形成用片及加工物的制造方法
KR102299781B1 (ko) 2014-07-21 2021-09-08 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US9922935B2 (en) 2014-09-17 2018-03-20 Samsung Electronics Co., Ltd. Semiconductor package and method of fabricating the same
KR20160032958A (ko) 2014-09-17 2016-03-25 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
WO2017057009A1 (ja) * 2015-09-29 2017-04-06 太陽インキ製造株式会社 保護膜形成用フィルム
JP6463662B2 (ja) * 2015-10-06 2019-02-06 信越化学工業株式会社 半導体封止用基材付封止材、半導体封止用基材付封止材の製造方法、及び半導体装置の製造方法
JP6837001B2 (ja) * 2015-10-29 2021-03-03 リンテック株式会社 保護膜形成用フィルム及び保護膜形成用複合シート
CN105336581A (zh) * 2015-11-04 2016-02-17 株洲南车时代电气股份有限公司 功率半导体器件制作方法及装置
TWI713134B (zh) * 2019-11-14 2020-12-11 日月光半導體製造股份有限公司 用於製作半導體設備之整合系統
JP2022158153A (ja) * 2021-04-01 2022-10-17 日東電工株式会社 部材供給用シート

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3544362B2 (ja) 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
JP4364508B2 (ja) * 2002-12-27 2009-11-18 リンテック株式会社 チップ裏面用保護膜形成用シートおよび保護膜付きチップの製造方法
JP4642436B2 (ja) 2004-11-12 2011-03-02 リンテック株式会社 マーキング方法および保護膜形成兼ダイシング用シート
JP2007250970A (ja) 2006-03-17 2007-09-27 Hitachi Chem Co Ltd 半導体素子裏面保護用フィルム及びそれを用いた半導体装置とその製造法
JP2010010368A (ja) * 2008-06-26 2010-01-14 Sumitomo Bakelite Co Ltd 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
TW201132730A (en) 2011-10-01
WO2011089664A1 (ja) 2011-07-28
CN102714186A (zh) 2012-10-03
KR20120132483A (ko) 2012-12-05
SG182363A1 (en) 2012-08-30
US20130026648A1 (en) 2013-01-31

Similar Documents

Publication Publication Date Title
WO2011089664A1 (ja) 半導体保護膜形成用フィルム及び半導体装置
WO2010092804A1 (ja) ダイシングシート付き半導体保護膜形成用フィルム、これを用いた半導体装置の製造方法及び半導体装置
KR101058659B1 (ko) 반도체용 필름, 반도체용 필름의 제조 방법 및 반도체 장치
WO2009113296A1 (ja) 半導体素子接着フィルム形成用樹脂ワニス、半導体素子接着フィルム、および半導体装置
WO2014148642A1 (ja) 保護膜形成用フィルムおよび保護膜形成用複合シート
US20120108012A1 (en) Film for semiconductor and semiconductor device manufacturing method
TW200401020A (en) Adhesive compositions, adhesive films and semiconductor devices using the same
US20120115280A1 (en) Film for semiconductor and semiconductor device manufacturing method
JP2011018804A (ja) 半導体用フィルムおよび半導体装置の製造方法
JP2012089630A (ja) 半導体用フィルムおよび半導体装置
JP4661889B2 (ja) ダイシングシート機能付きダイアタッチフィルム及びそれを用いた半導体装置の製造方法
PH12015501197B1 (en) Protective - membrane - forming - film
JP2006237483A (ja) ダイシングシート機能付きダイアタッチフィルム及びそれを用いた半導体装置の製造方法及び半導体装置。
JP2006206787A (ja) ダイシングシート機能付きダイアタッチフィルム及びそれを用いた半導体装置の製造方法及び半導体装置。
JP4400609B2 (ja) 半導体用接着フィルムおよび半導体装置
JP2006165074A (ja) ダイシングシート機能付きダイアタッチフィルム及びそれを用いた半導体装置の製造方法
JP4319108B2 (ja) 半導体用接着フィルムおよび半導体装置
JP2005203401A (ja) 半導体装置の製造方法および半導体装置
JP2008300862A (ja) 半導体用接着フィルムおよび半導体装置
WO2020136904A1 (ja) 接着フィルム、ダイシング・ダイボンディング一体型フィルム及び半導体パッケージの製造方法
JP4788460B2 (ja) 接着フィルムおよび半導体装置
JP4844229B2 (ja) 半導体装置およびその製造方法ならびに電子機器
JP7176575B2 (ja) 半導体装置の製造方法及びダイシング・ダイボンディング一体型フィルム
JP3735106B2 (ja) 半導体用接着フィルムおよび半導体装置
TW202039725A (zh) 半導體背面密接膜及切晶帶一體型半導體背面密接膜