WO2009113458A1 - Ｉｉｉ族窒化物半導体素子及びその製造方法、ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ - Google Patents

Ｉｉｉ族窒化物半導体素子及びその製造方法、ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ Download PDF

Info

Publication number
WO2009113458A1
WO2009113458A1 PCT/JP2009/054310 JP2009054310W WO2009113458A1 WO 2009113458 A1 WO2009113458 A1 WO 2009113458A1 JP 2009054310 W JP2009054310 W JP 2009054310W WO 2009113458 A1 WO2009113458 A1 WO 2009113458A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
group iii
iii nitride
buffer layer
nitride semiconductor
Prior art date
Application number
PCT/JP2009/054310
Other languages
English (en)
French (fr)
Inventor
三木　久幸
泰典 横山
Original Assignee
昭和電工株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 昭和電工株式会社 filed Critical 昭和電工株式会社
Priority to CN2009801153529A priority Critical patent/CN102017082B/zh
Priority to US12/921,695 priority patent/US8569794B2/en
Priority to JP2010502792A priority patent/JP4644754B2/ja
Priority to KR1020107021247A priority patent/KR101159995B1/ko
Priority to EP09718583.9A priority patent/EP2273536B1/en
Publication of WO2009113458A1 publication Critical patent/WO2009113458A1/ja

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/301—AIII BV compounds, where A is Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C23C16/303—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous

Definitions

  • the present invention is a light emitting diode (LED), a laser diode (LD), a electronic device, etc., suitably used, formula Al a Ga b In c N ( 0 ⁇ a ⁇ 1,0 ⁇ b ⁇ 1,0 ⁇
  • This application claims priority based on Japanese Patent Application No. 2008-064111 filed in Japan on March 13, 2008, the contents of which are incorporated herein by reference.
  • Group III nitride semiconductors have a direct transition type band gap of energy corresponding to the range from visible light to ultraviolet light, and are excellent in luminous efficiency. Therefore, light emitting diodes (LEDs) and laser diodes (LDs) It is commercialized as a semiconductor light emitting device such as, and is used in various applications. Even when used in an electronic device, the group III nitride semiconductor has a potential to obtain superior characteristics as compared with the case of using a conventional group III-V compound semiconductor.
  • Such a group III nitride semiconductor is generally produced by metal organic chemical vapor deposition (MOCVD) using trimethylgallium, trimethylaluminum and ammonia as raw materials.
  • MOCVD metal organic chemical vapor deposition
  • the MOCVD method is a method in which a vapor of a raw material is contained in a carrier gas and conveyed to the substrate surface, and the raw material is decomposed on the surface of the heated substrate to grow crystals.
  • group III nitride semiconductor single crystal wafers are not commercially available, and group III nitride semiconductors are generally obtained by growing crystals on single crystal wafers of different materials.
  • group III nitride semiconductors are generally obtained by growing crystals on single crystal wafers of different materials.
  • gallium nitride (GaN) is directly grown on a sapphire (Al 2 O 3 ) substrate
  • there is a 16% lattice mismatch between the two
  • gallium nitride is directly grown on a substrate made of SiC
  • there is a 6% lattice mismatch between the two In general, when there is a large lattice mismatch as described above, it is difficult to epitaxially grow a crystal directly on a substrate, and a crystal with good crystallinity cannot be obtained even when grown
  • a group III nitride semiconductor crystal is epitaxially grown on a sapphire single crystal substrate or SiC single crystal substrate by metal organic chemical vapor deposition (MOCVD), first, aluminum nitride (AlN) or nitride is formed on the substrate.
  • AlN aluminum nitride
  • a method of laminating a layer called a low temperature buffer layer made of aluminum gallium (AlGaN) and epitaxially growing a group III nitride semiconductor crystal on the layer at a high temperature has been proposed (for example, Patent Document 1, 2).
  • Patent Document 3 a technique for forming the buffer layer by a method other than MOCVD.
  • a method of growing crystals of the same composition by MOCVD on a buffer layer formed by high-frequency sputtering has been proposed ( For example, Patent Document 3).
  • Patent Document 3 the method described in Patent Document 3 has a problem that a good crystal cannot be stably stacked on the substrate.
  • the present invention has been made in view of the above problems, and a well-oriented highly uniform buffer layer is formed on a substrate, and a layer made of a group III nitride semiconductor having good crystallinity is formed on the buffer layer. It is an object of the present invention to provide a group III nitride semiconductor device having excellent device characteristics and a method for manufacturing the same. It is another object of the present invention to provide a group III nitride semiconductor light emitting device having excellent light emission characteristics, a method for manufacturing the same, and a lamp.
  • the present inventors have conducted extensive research to form a group III nitride semiconductor crystal having excellent crystallinity, and appropriately control the lattice constant of each crystal axis of the buffer layer formed on the substrate. As a result, it was found that the uniformity of the buffer layer was improved and the crystallinity of the group III nitride semiconductor formed on the buffer layer was improved, and the present invention was completed. That is, the present invention relates to the following.
  • a group III nitride semiconductor device in which a buffer layer made of at least a group III nitride compound is laminated on a substrate, The buffer layer is made of AlN; A group III nitride semiconductor device wherein the a-axis lattice constant of the buffer layer is smaller than the a-axis lattice constant of AlN in the bulk state.
  • a lattice constant of the buffer layer satisfies a relationship represented by the following formula (1).
  • [5] The group III nitride semiconductor device according to any one of [1] to [3], wherein the buffer layer is formed of an aggregate of columnar crystals.
  • [6] The group III nitride semiconductor device according to any one of [1] to [5], wherein the buffer layer has a thickness in a range of 10 to 500 nm.
  • [7] The group III nitride semiconductor device according to any one of [1] to [5], wherein the buffer layer has a thickness in a range of 20 to 100 nm.
  • [8] The group III nitride semiconductor device according to any one of [1] to [7], wherein the buffer layer is formed to cover at least 90% of the substrate surface.
  • the group III nitride semiconductor device according to any one of [1] to [8], wherein the substrate is made of sapphire.
  • the group III nitride semiconductor device described.
  • an X-ray rocking curve half-value width of the (10-10) plane of the base layer is 300 arcsec or less.
  • At least an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer are sequentially stacked on the base layer provided in the group III nitride semiconductor device according to any one of [12] to [16].
  • a Group III nitride semiconductor light emitting device is sequentially stacked on the base layer provided in the group III nitride semiconductor device according to any one of [12] to [16].
  • a method for producing a group III nitride semiconductor device wherein a buffer layer made of at least a group III nitride compound is stacked on a substrate, Production of Group III Nitride Semiconductor Device, wherein the Buffer Layer is Formed from AlN and is Conditioned to Satisfy a Relationship in which the A-axis Lattice Constant of the Buffer Layer is Smaller than the AlN Lattice Constant of AlN in Bulk Method.
  • the buffer layer is formed under a condition that a lattice constant of the buffer layer satisfies a relationship represented by the following formula (1).
  • the buffer layer is made of AlN, and the a-axis lattice constant of the buffer layer is smaller than the a-axis lattice constant of AlN in the bulk state. And a well-oriented buffer layer can be obtained. Further, the crystallinity of the underlayer formed thereon and made of a group III nitride semiconductor is improved. As a result, a group III nitride semiconductor device having excellent device characteristics can be obtained.
  • the group III nitride semiconductor light emitting device of the present invention is formed by sequentially laminating an n-type semiconductor layer, a light emitting layer, and a p-type semiconductor layer on a base layer provided in the group III nitride semiconductor device. It will be excellent.
  • FIG. 3 is a diagram schematically illustrating an example of a group III nitride semiconductor device according to the present invention, which is an index of the lattice constant of a buffer layer made of AlN, and is represented by the following formula ⁇ (c 0 ⁇ c) / (a 0 ⁇ a) ⁇ And the X-ray rocking curve half-value width of the (0002) plane of the underlying layer made of GaN.
  • FIG. 2 is a diagram schematically illustrating an example of a group III nitride semiconductor device according to the present invention, in which a lattice constant of a buffer layer made of AlN and an X-ray rocking curve half of a (10-10) plane of a base layer made of GaN are illustrated. It is a graph which shows the relationship with a value range.
  • SYMBOLS 1 ... Group III nitride semiconductor light-emitting device, 10 ... Multilayer semiconductor (Group III nitride semiconductor device), 11 ... Substrate, 11a ... Surface, 12 ... Buffer layer, 13 ... Underlayer, 14 ... N-type semiconductor layer, 15 ... Light emitting layer, 16 ... p-type semiconductor layer, 3 ... lamp, 40 ... sputtering device (film forming device), 41 ... chamber
  • Group III nitride semiconductor device Group III nitride semiconductor light emitting device
  • a buffer layer 12 made of at least a group III nitride compound is stacked on the substrate 11, and the buffer layer 12 is made of AlN, and the a-axis lattice constant of the buffer layer 12 is smaller than the a-axis lattice constant of AlN in the bulk state (see the stacked semiconductor 10 shown in FIG. 1).
  • the lattice constant of the buffer layer 12 satisfies the above relationship and satisfies the relationship represented by the following formula (1).
  • c 0 is the c-axis lattice constant of bulk AlN
  • c is the c-axis lattice constant of the buffer layer
  • a 0 is the a-axis lattice constant of bulk AlN
  • a is the buffer layer constant.
  • a-axis lattice constant is the c-axis lattice constant of bulk AlN
  • FIG. 1 is a diagram for explaining an example of a semiconductor device according to the present invention, and is a schematic cross-sectional view showing an example of a laminated semiconductor in which a group III nitride semiconductor is formed on a substrate.
  • the substrate 11 is made of a Group III nitride compound and has the relationship represented by the above formula (1).
  • a buffer layer 12 having a lattice constant to be satisfied is laminated.
  • a base layer 13 is formed on the buffer layer 12. Further, in the laminated semiconductor 10 of the example shown in FIG.
  • an n-type semiconductor layer 14, a light emitting layer 15, and a p-type semiconductor layer 16 are sequentially laminated on the base layer 13, and an LED structure including these layers. (Semiconductor layer 20) is formed.
  • the laminated semiconductor 10 is configured as a group III nitride semiconductor light emitting device.
  • group III nitride semiconductor light emitting device group III nitride semiconductor light emitting device
  • substrate The material of the substrate 11 is not particularly limited, but sapphire is preferably used.
  • the substrate material on which the group III nitride semiconductor crystal is laminated may be any substrate material on which the group III nitride semiconductor crystal is epitaxially grown on the surface.
  • the size of the substrate is usually about 2 inches in diameter, but in the group III nitride semiconductor device of the present invention, it is also possible to use a substrate having a diameter of 4 to 6 inches.
  • the buffer layer without using ammonia.
  • the buffer layer of this embodiment acts as a coat layer when an underlayer described later is formed by a method using ammonia, which is effective in preventing chemical alteration of the substrate. .
  • the sputtering method can keep the substrate temperature low, even when a substrate made of a material that decomposes at a high temperature is used, the substrate 11 is not damaged. These layers can be formed.
  • the buffer layer 12 is laminated on the substrate 11 made of the above material.
  • the buffer layer 12 is made of AlN, and can be formed, for example, by a reactive sputtering method in which a gas containing a group V element and a metal material are activated and reacted with plasma.
  • a film formed by a method using a plasma metal raw material as in this embodiment has an effect that alignment is easily obtained.
  • the group III nitride crystal forming such a buffer layer has a hexagonal crystal structure, and can be formed into a single crystal film by controlling the film forming conditions. Further, the group III nitride crystal can be formed into a columnar crystal composed of a texture based on a hexagonal column by controlling the film forming conditions. Note that the columnar crystal described here is a crystal which is separated by forming a crystal grain boundary between adjacent crystal grains, and is itself a columnar shape as a longitudinal sectional shape.
  • the buffer layer 12 preferably has a single crystal structure from the viewpoint of the buffer function.
  • the group III nitride crystal has a hexagonal crystal and forms a structure based on a hexagonal column.
  • the group III nitride crystal can be formed as a crystal grown in the in-plane direction by controlling conditions such as film formation.
  • the buffer layer 12 having such a single crystal structure is formed on the substrate 11, the buffer function of the buffer layer 12 effectively acts. Therefore, the group III nitride semiconductor layer formed thereon is A crystal film having good orientation and crystallinity is obtained.
  • the thickness of the buffer layer 12 is preferably in the range of 10 to 500 nm.
  • the film thickness of the buffer layer 12 By setting the film thickness of the buffer layer 12 within this range, the film has good orientation, the lattice constant is represented by the above formula (1), and the group III nitride semiconductor is formed on the buffer layer 12.
  • the buffer layer 12 that effectively functions as a coat layer is obtained when each of the layers is formed. If the thickness of the buffer layer 12 is less than 10 nm, the above-described function as a coat layer may not be sufficient. Further, when the buffer layer 12 is formed with a film thickness exceeding 500 nm, the film forming process time becomes long despite the fact that the function as the coat layer is not changed, and the productivity may be lowered.
  • the thickness of the buffer layer 12 is less than 10 nm or more than 500 nm, it is difficult to control the lattice constant so as to satisfy the relationship represented by the above expression (1).
  • the film thickness of the buffer layer 12 is more preferably in the range of 20 to 100 nm.
  • the composition of the buffer layer 12 is made of AlN.
  • the composition of the buffer layer 12 to be laminated on the substrate is preferably a composition containing Al, and may be a group III nitride compound represented by the general formula Al X Ga 1-X N (1 ⁇ X ⁇ 0). Any material can be used. Furthermore, a composition containing As or P as the group V can also be used.
  • the composition of the buffer layer includes Al, GaAlN is preferable. In this case, the composition of Al is more preferably 50% or more.
  • the configuration of the buffer layer 12 is most preferably made of AlN.
  • a material constituting the buffer layer 12 a material having the same crystal structure as that of the group III nitride semiconductor can be used, but the length of the lattice is close to that of the group III nitride semiconductor constituting the underlayer described later. And nitrides of group IIIa elements of the periodic table are particularly preferred.
  • the buffer layer 12 is required to cover at least 60% or more, preferably 80% or more, of the surface 11a of the substrate 11, and is formed so as to cover 90% or more as a coating layer of the substrate 11. It is more preferable from a functional aspect.
  • the buffer layer 12 is most preferably formed so as to cover 100% of the surface 11a, that is, the surface 11a of the substrate 11 without any gap.
  • the substrate 11 is greatly exposed and does not function as a coat layer, and a reaction occurs between the semiconductor raw material for growing the group III nitride semiconductor crystal and the substrate.
  • the flatness of an underlayer 13 described later formed on the buffer layer 12 may be impaired.
  • the a-axis lattice constant of the buffer layer 12 is preferably smaller than the a-axis lattice constant of AlN in the bulk state.
  • the semiconductor element of the present embodiment is more preferably a film in which the lattice constant of the buffer layer 12 satisfies the above relationship and further satisfies the relationship represented by the following formula (1) (see FIG. 6). See regions E1 and E2 in the graph).
  • c 0 is the c-axis lattice constant of bulk AlN
  • c is the c-axis lattice constant of the buffer layer
  • a 0 is the a-axis lattice constant of bulk AlN
  • a is the buffer layer constant.
  • the lattice constant of AlN in the bulk state is 3.111 ⁇ for the a-axis and 4.980 ⁇ for the c-axis (reference: I. Akasaki and H. Amano et al., Jpn. J. Appl. Phys. 36 (1997). 5393-5408.)
  • the buffer layer 12 has a lattice constant in the above range, and is configured under conditions closer to the a-axis of sapphire than AlN in the bulk state, thereby matching the a-axis of sapphire and having few crystal defects.
  • a buffer layer 12 is obtained.
  • the base layer 13 inherits the orientation information of the single crystal substrate 11 made of, for example, sapphire.
  • the underlayer 13 excellent in the crystal of the (10-10) plane is obtained.
  • the lattice constant is represented by the length of the crystal axis and the angle between the axes.
  • the length (a) of the a axis and c It is represented by the length ( ⁇ ) of the axis (a-axis ⁇ c-axis in the case of hexagonal crystal).
  • the present inventors have established a lattice constant of the buffer layer formed on the substrate 11 made of sapphire and a lower layer made of the group III nitride semiconductor formed thereon. As a result of earnest research on the relationship with the crystallinity of the formation, we have found the following relationships.
  • FIG. 6 shows the relationship between the a-axis length and the c-axis length of the buffer layer 12 formed from AlN on the sapphire substrate by reactive sputtering, that is, the a-axis lattice constant and the c-axis length. It is a graph which shows the relationship with a lattice constant.
  • FIG. 7 shows a numerical value of ⁇ (c 0 -c) / (a 0 -a) ⁇ shown on the left side of the above equation (1) and a GaN layer formed thereon (AlN) in the buffer layer made of AlN. It is a graph which shows the relationship with the XRC (X-ray rocking curve) half value width of the (0002) surface of a base layer. In the graph of FIG.
  • the half width of the XRC spectrum of the (0002) plane is an index of crystal flatness (mosaicity), and the XRC of the (10-10) plane.
  • the spectrum half width is an index of dislocation density (twist).
  • the GaN layer (underlayer) grown thereon is The surface mainly becomes a mirror-like crystal (see the plots indicated by ⁇ and ⁇ in the graph of FIG. 6).
  • the lattice constant of the buffer layer 12 when the lattice constant of the buffer layer 12 further satisfies the relationship expressed by the above formula (1), (0002) of the GaN layer (underlayer) grown thereon is (0002). )
  • the orientation of the surface becomes even better (see the regions E1 and E2 on the left side of the broken line G in the graph of FIG. 6).
  • the GaN layer grown thereon has surface abnormalities such as generation of cracks and clouding of the surface. Thus, it can be seen that good crystals cannot be obtained (see the plot of ⁇ in the graph of FIG. 6).
  • FIG. 8 shows the length of the c-axis in the lattice constant of the buffer layer made of AlN, and the XRC (X-ray rocking curve) half width of the (10-10) plane of the GaN layer (underlayer) formed thereon. It is a graph which shows the relationship.
  • the broken line with the symbol k is a straight line indicating the bulk lattice constant of AlN.
  • the lattice constant of the buffer layer is larger than 4.98298 (c-axis) of AlN in the bulk state represented by the broken line k, the GaN layer formed on the buffer layer It can be seen that the (10-10) plane XRC full width at half maximum is small.
  • the crystallinity of the GaN layer formed thereon is improved by controlling the lattice constant (c-axis) of the buffer layer made of AlN so as to be larger than the bulk state. Furthermore, when the c-axis lattice constant of the buffer layer is 5 or more, the XRC half-value width of the (10-10) plane of the underlying layer made of GaN formed thereon is 300 arcsec or less, and the crystallinity is good It becomes. Thus, if the crystallinity of the GaN layer (underlayer) is good, each of the n-type semiconductor layer, the light emitting layer, and the p-type semiconductor layer formed on the group III nitride semiconductor (GaN) is formed. It is clear that it contributes to the improvement of crystallinity.
  • the following explanation can be given as the reason why the surface flatness and crystallinity of the underlying layer made of GaN improves when the lattice constant of the buffer layer is in the above range. Since the buffer layer made of AlN grows on the substrate in the c-axis orientation, the consistency between the a-axis lattice constant of AlN and the lattice constant of the substrate becomes a problem. Since the substrate made of sapphire has a lattice constant of a-axis smaller than that of AlN, the lattice mismatch caused by this causes a state in which many crystal defects exist in the buffer layer made of AlN in the conventional semiconductor element. It was.
  • the buffer layer (AlN) is smaller than the a-axis lattice constant of AlN in the bulk state and matched to the sapphire lattice by appropriately controlling the film formation conditions of the buffer layer made of AlN. ) Can be formed.
  • Such a buffer layer made of AlN has few crystal defects and is a well-oriented film. Therefore, the underlayer made of GaN grown thereon becomes a mirror-like crystal with a good surface state.
  • the a-axis lattice constant of the buffer layer made of AlN is made small so as to match the sapphire forming the substrate, the crystal extends in the c-axis direction in an attempt to relieve the stress applied to the crystal. Will increase. At this time, if the stress in the AlN crystal is too large, non-uniform distortion occurs in the crystal.
  • the lattice constant of the buffer layer 12 made of AlN is defined within the above range, the stress in the AlN crystal becomes moderate and the lattice is uniformly deformed.
  • the XRC half-value width of the (0002) plane showing crystallinity in the c-axis direction is reduced, and the crystal has excellent surface flatness.
  • the stress may be relieved due to the occurrence of crystal defects inside.
  • the c-axis lattice constant of the buffer layer made of AlN is larger than the c-axis lattice constant of AlN in the bulk state, since there are few crystal defects in AlN, GaN stacked thereon (underlayer 13)
  • the lattice constant of the buffer layer 12 is in the range included in the regions E1 and E2 as described above, the buffer layer 12 is well oriented, so that the GaN layer ( The surface flatness and crystallinity of the underlayer are improved.
  • the orientation of the GaN layer (underlayer) formed thereon is inferior.
  • the relationship between the lattice constants is on the right side of the straight line G, and the a-axis lattice constant is larger than the a-axis lattice constant (3.113) of AlN in the bulk state.
  • the surface flatness of the GaN layer (underlayer) formed thereon is inferior.
  • the surface flatness and crystallinity of the GaN layer (underlayer) formed thereon are There is a problem that the film becomes inferior.
  • the buffer layer 12 is controlled so that the lattice constant satisfies the above relationship, whereby the buffer layer 12 made of AlN and the substrate 11 made of sapphire Since the lattice matching is improved, the buffer layer 12 is a layer having excellent orientation. Since the underlayer 13 formed on the buffer layer 12 and made of a group III nitride semiconductor (GaN) is a layer having excellent crystallinity, a group III nitride semiconductor device having excellent device characteristics can be obtained. . In addition, by configuring the LED structure using the group III nitride semiconductor device provided with the buffer layer 12 as described above, it is possible to realize a group III nitride semiconductor light emitting device having excellent light emission characteristics. .
  • an underlayer 13 made of a group III nitride semiconductor is formed on the buffer layer 12 as described above. Further, an n-type semiconductor layer 14 made of a group III nitride semiconductor, a light emitting layer 15 and a p-type semiconductor layer 16 are sequentially stacked on the base layer 13 to form a semiconductor layer 20.
  • Symbol M represents a group V element different from nitrogen (N), and 0 ⁇ A ⁇ 1.
  • Many gallium nitride-based compound semiconductors are known.
  • Symbol M is nitrogen
  • a gallium nitride-based compound semiconductor represented by (N) represents another group V element and 0 ⁇ A ⁇ 1) can be used without any limitation.
  • Gallium nitride compound semiconductors can contain other group III elements in addition to Al, Ga, and In, and contain elements such as Ge, Si, Mg, Ca, Zn, Be, P, and As as necessary. You can also Furthermore, it is not limited to the element added intentionally, but may include impurities that are inevitably included depending on film forming conditions and the like, and trace impurities that are included in the raw materials and reaction tube materials.
  • the base layer 13 of the present embodiment is made of a group III nitride semiconductor, and is deposited on the buffer layer 12 by a conventionally known MOCVD method.
  • the material of the underlayer 13 is not necessarily the same as that of the buffer layer 12 formed on the substrate 11, and a different material may be used, but an Al y Ga 1-y N layer (0 ⁇ y ⁇ 1, preferably 0 ⁇ y ⁇ 0.5, more preferably 0 ⁇ y ⁇ 0.1).
  • a group III nitride compound containing Ga that is, a GaN-based compound semiconductor is preferably used, and in particular, AlGaN or GaN can be suitably used.
  • the buffer layer 12 is formed as an aggregate of columnar crystals made of AlN, it is necessary to loop dislocations by migration so that the base layer 13 does not inherit the crystallinity of the buffer layer 12 as it is.
  • examples of such a material include the GaN-based compound semiconductor containing Ga, and AlGaN or GaN is particularly preferable.
  • the film thickness of the underlayer 13 is preferably in the range of 0.1 to 8 ⁇ m from the viewpoint of obtaining an underlayer with good crystallinity, and in the range of 0.1 to 2 ⁇ m is required for film formation. It is more preferable in that the process time can be shortened and productivity is improved.
  • the underlayer 13 may have a configuration in which n-type impurities are doped within the range of 1 ⁇ 10 17 to 1 ⁇ 10 19 atoms / cm 3 as necessary, but undoped ( ⁇ 1 ⁇ 10 17 atoms / cm 3). 3 ), and undoped is preferable in that good crystallinity can be maintained.
  • the substrate 11 is conductive
  • electrodes can be formed above and below the light emitting element by doping the base layer 13 with a dopant to make it conductive.
  • an insulating material is used for the substrate 11
  • a chip structure in which the positive electrode and the negative electrode are provided on the same surface of the light emitting element is employed.
  • crystallinity becomes favorable, it is preferable.
  • it does not specifically limit as an n-type impurity For example, Si, Ge, Sn, etc. are mentioned, Preferably Si and Ge are mentioned.
  • the underlayer 13 of this embodiment preferably has a (0002) plane X-ray rocking curve (XRC) half width of 100 arcsec or less. If the XRC half width of the (0002) plane is such a value, the underlayer 13 can be configured as a layer having excellent crystallinity, and an n-type semiconductor layer 14 stacked on the underlayer 13; The crystallinity of each layer of the light emitting layer 15 and the p-type semiconductor layer 16 can be improved. If the XRC half-value width of the (0002) plane of the underlayer 13 is more than 100 arcsec, the layer becomes inferior in crystallinity, and surface anomalies such as cloudiness and rough surface occur. As a result, the crystallinity of each layer formed thereon Decreases.
  • XRC X-ray rocking curve
  • the XRC half width of the (10-10) plane is preferably 300 arcsec or less. If the XRC half width of the (10-10) plane is such a value, the underlayer 13 can be configured as a layer having better crystallinity, and the crystallinity of each layer stacked thereon can be improved. It becomes possible to improve.
  • the lattice constant of the buffer layer 12 satisfies the above relationship, and the base layer 13 is formed on the buffer layer 12.
  • the underlayer 13 having excellent crystallinity is obtained, and the crystallinity of each layer formed on the base layer 13 and made of a group III nitride semiconductor is improved.
  • the n-type semiconductor layer 14 of the present embodiment is formed on the base layer 13 and includes an n-type contact layer 14a and an n-type cladding layer 14b.
  • the underlayer 13 as described above can also serve as an n-type contact layer.
  • the n-type contact layer 14a of the present embodiment is made of a group III nitride semiconductor, and can be deposited on the underlayer 13 by MOCVD or sputtering.
  • the n-type contact layer 14a is an Al X Ga 1-X N layer (0 ⁇ x ⁇ 1, preferably 0 ⁇ x ⁇ 0.5, more preferably 0 ⁇ x ⁇ , similarly to the base layer 13 described above. 0.1).
  • the n-type impurity is preferably doped, and the n-type impurity has a concentration of 1 ⁇ 10 17 to 1 ⁇ 10 19 atoms / cm 3 , preferably 1 ⁇ 10 18 to 1 ⁇ 10 19 atoms / cm 3 .
  • the n-type contact layer 14 a can be set to the same temperature as the growth temperature of the base layer 13.
  • the composition of the gallium nitride compound semiconductor constituting the n-type contact layer 14a is preferably the same as that of the base layer 13. Further, the total film thickness of the underlayer 13 and the n-type contact layer 14a may be set in the range of 0.1 to 20 ⁇ m, preferably in the range of 0.5 to 15 ⁇ m, and more preferably in the range of 1 to 12 ⁇ m. preferable. When the film thickness is within this range, the crystallinity of each layer is maintained well.
  • n-type cladding layer 14b is preferably provided between the n-type contact layer 14a as described above and the light-emitting layer 15 described in detail later.
  • the n-type cladding layer 14b can be formed of AlGaN, GaN, GaInN, or the like using the MOCVD method or the like.
  • the thickness of the n-type cladding layer 14b is not particularly limited, but is preferably in the range of 5 to 500 nm, and more preferably in the range of 5 to 100 nm. Further, the n-type doping concentration of the n-type cladding layer 14b is preferably in the range of 1 ⁇ 10 17 to 1 ⁇ 10 20 pieces / cm 3 , more preferably 1 ⁇ 10 18 to 1 ⁇ 10 19 pieces / cm 3. It is in the range of cm 3 . A doping concentration within this range is preferable in terms of maintaining good crystallinity and reducing the operating voltage of the light emitting element.
  • the n-type cladding layer 14b is a layer including a superlattice structure, a detailed illustration is omitted, but an n-side first layer made of a group III nitride semiconductor having a thickness of 100 angstroms or less. And an n-side second layer made of a group III nitride semiconductor having a composition different from that of the n-side first layer and having a film thickness of 100 angstroms or less may be included.
  • the n-type cladding layer 14b may include a structure in which n-side first layers and n-side second layers are alternately and repeatedly stacked. Further, it is preferable that either the n-side first layer or the n-side second layer is in contact with the light emitting layer 15.
  • composition of the n-side first layer and the n-side second layer as described above is, for example, an AlGaN system containing Al (sometimes simply referred to as AlGaN) or a GaInN system containing In (sometimes simply referred to as GaInN). ), GaN.
  • AlGaN AlGaN
  • GaInN GaInN
  • the n-side first layer and the n-side second layer are composed of an alternate structure of GaInN / GaN, an alternate structure of AlGaN / GaN, an alternate structure of GaInN / AlGaN, and an alternate structure of GaInN / GaInN having different compositions (“The description of “differing composition” means that each elemental composition ratio is different, and the same applies hereinafter), and may be an AlGaN / AlGaN alternating structure having a different composition.
  • the n-side first layer and the n-side second layer are preferably GaInN / GaInN having different GaInN / GaN structures or different compositions.
  • the superlattice layers of the n-side first layer and the n-side second layer are each preferably 60 angstroms or less, more preferably 40 angstroms or less, and each in the range of 10 angstroms to 40 angstroms. Most preferred. If the film thickness of the n-side first layer and the n-side second layer forming the superlattice layer is more than 100 angstroms, crystal defects are likely to occur, which is not preferable.
  • the n-side first layer and the n-side second layer may each have a doped structure, or a combination of a doped structure and an undoped structure.
  • the impurity to be doped conventionally known impurities can be applied to the material composition without any limitation.
  • Si is suitable as an impurity.
  • the n-side superlattice multilayer film as described above may be manufactured while doping is appropriately turned ON / OFF, even if the composition represented by GaInN, AlGaN, or GaN is the same.
  • the light emitting layer 15 is a layer that is stacked on the n-type semiconductor layer 14 and the p-type semiconductor layer 16 is stacked thereon, and can be formed using a conventionally known MOCVD method or the like. Further, as shown in FIG. 1, the light emitting layer 15 is formed by alternately and repeatedly laminating a barrier layer 15a made of a gallium nitride compound semiconductor and a well layer 15b made of a gallium nitride compound semiconductor containing indium. In the illustrated example, a barrier layer 15a is disposed on the n-type semiconductor layer 14 side and the p-type semiconductor layer 16 side.
  • gallium indium nitride such as Ga 1-s In s N (0 ⁇ s ⁇ 0.4) can be used as a gallium nitride compound semiconductor containing indium.
  • the barrier layer 15a is made of nitride such as Al c Ga 1-c N (0 ⁇ c ⁇ 0.3) having a larger band gap energy than the well layer 15b made of a gallium nitride compound semiconductor containing indium, for example.
  • Gallium-based compound semiconductors can be preferably used.
  • the film thickness of the entire light emitting layer 15 is not particularly limited, but is preferably in the range of 1 to 500 nm, for example, and more preferably about 100 nm. When the film thickness is in the above range, it contributes to the improvement of the light emission output.
  • the p-type semiconductor layer 16 is usually composed of a p-type cladding layer 16a and a p-type contact layer 16b, and is formed by using the MOCVD method or the reactive sputtering method. It is also possible to configure the p-type contact layer to also serve as the p-type cladding layer.
  • a p-type impurity for controlling the conductivity to be p-type is added to the p-type semiconductor layer 16 of the present embodiment.
  • Mg metal-oxide-semiconductor
  • Zn metal-oxide-semiconductor
  • the film thickness of the entire p-type semiconductor layer 16 is not particularly limited, but is preferably in the range of 0.05 to 1 ⁇ m.
  • the composition of the p-type cladding layer 16a is not particularly limited as long as the band gap energy is larger than that of the light emitting layer 15 to be described in detail later and carriers can be confined in the light emitting layer 15, but preferably Al d Ga 1 -DN (0 ⁇ d ⁇ 0.4, preferably 0.1 ⁇ d ⁇ 0.3).
  • the p-type cladding layer 16a is preferably made of such AlGaN in terms of carrier confinement in the light emitting layer 15.
  • the film thickness of the p-type cladding layer 16a is not particularly limited, but is preferably 1 to 400 nm, and more preferably 5 to 100 nm.
  • the p-type dopant concentration obtained by adding p-type impurities to the p-type cladding layer 16a is preferably in the range of 1 ⁇ 10 18 to 5 ⁇ 10 21 atoms / cm 3 , more preferably 1 ⁇ 10 19 to 5 ⁇ 10 20 pieces / cm 3 .
  • the p-type dopant concentration is in the above range, a good p-type crystal can be obtained without reducing the crystallinity.
  • the p-type cladding layer 16a of the present embodiment can include a superlattice structure that is laminated a plurality of times, like the n-type cladding layer 14b described above.
  • the p-type cladding layer 16a is a layer including a superlattice structure, a detailed illustration is omitted, but a p-side first layer made of a group III nitride semiconductor having a thickness of 100 angstroms or less, A structure may be included in which a p-side second layer made of a group III nitride semiconductor having a composition different from that of the p-side first layer and having a film thickness of 100 angstroms or less is stacked. Further, a structure in which the p-side first layer and the p-side second layer are alternately and repeatedly stacked may be included.
  • compositions of the p-side first layer and the p-side second layer as described above may be different from each other, for example, any composition of AlGaN, GaInN, or GaN, and GaInN / GaN. Alternatively, an alternate structure of AlGaN / GaN, or an alternate structure of GaInN / AlGaN may be used.
  • the composition of the p-side first layer and the p-side second layer is preferably an AlGaN / AlGaN or AlGaN / GaN alternating structure.
  • the superlattice layers of the p-side first layer and the p-side second layer are each preferably 60 angstroms or less, more preferably 40 angstroms or less, and each in the range of 10 angstroms to 40 angstroms. Is most preferred. If the thickness of the p-side first layer and the p-side second layer forming the superlattice layer exceeds 100 angstroms, it becomes a layer containing many crystal defects and the like, which is not preferable.
  • the structures of the p-side first layer and the p-side second layer may each be a doped structure or a combination of a doped structure / undoped structure.
  • the impurity to be doped conventionally known impurities can be applied to the material composition without any limitation.
  • Mg is suitable as the impurity.
  • the p-side superlattice multilayer film as described above may be manufactured while doping is appropriately turned on and off even if the composition represented by GaInN, AlGaN, and GaN is the same.
  • the p-type contact layer 16b includes at least Al e Ga 1-e N (0 ⁇ e ⁇ 0.5, preferably 0 ⁇ e ⁇ 0.2, more preferably 0 ⁇ e ⁇ 0.1). This is a gallium nitride compound semiconductor layer.
  • Al composition is in the above range, it is preferable in terms of maintaining good crystallinity and good ohmic contact with a p-ohmic electrode (see translucent electrode 17 described later).
  • the thickness of the p-type contact layer 16b is not particularly limited, but is preferably 10 to 500 nm, and more preferably 50 to 200 nm. When the film thickness is within this range, it is preferable in terms of light emission output.
  • the p-type dopant concentration obtained by adding the p-type impurity to the p-type contact layer 16b is in the range of 1 ⁇ 10 18 to 1 ⁇ 10 21 atoms / cm 3. In the range of 5 ⁇ 10 19 to 5 ⁇ 10 20 pieces / cm 3 .
  • the laminated semiconductor 10 includes the buffer layer 12 whose lattice constant satisfies the relationship represented by the above formula (1), and the base layer 13 made of a group III nitride semiconductor is provided thereon. Since it is provided, a group III nitride semiconductor device having excellent device characteristics can be obtained. Further, in the case of an LED structure in which an n-type semiconductor layer 14 made of a group III nitride semiconductor, a light emitting layer 15 and a p-type semiconductor layer 16 are sequentially laminated on the base layer 13, each layer is crystalline. Therefore, it is possible to realize a group III nitride semiconductor light emitting device having excellent light emission characteristics.
  • the translucent positive electrode 17 is formed on the p-type semiconductor layer 16 provided in the laminated semiconductor 10, and the positive electrode bonding pad 18 is formed thereon.
  • the negative electrode 19 is formed in the exposed region 14 d provided in the n-type contact layer 14 a of the n-type semiconductor layer 14, the light-emitting diode (Group III nitride semiconductor light-emitting device) 1 can be configured.
  • the translucent positive electrode 17 is a translucent electrode formed on the p-type semiconductor layer 16 (p-type contact layer 16b) of the laminated semiconductor 10 described above.
  • the material of the translucent positive electrode 17 is not particularly limited, but ITO (In 2 O 3 —SnO 2 ), AZO (ZnO—Al 2 O 3 ), IZO (In 2 O 3 —ZnO), GZO (ZnO— Ga 2 O 3 ) and the like can be used, and the light-transmitting positive electrode 17 can be provided using these materials by conventional means well known in this technical field. Further, any structure including a conventionally known structure can be used without any limitation.
  • the translucent positive electrode 17 may be formed so as to cover almost the entire surface of the p-type semiconductor layer 16 doped with Mg, or may be formed in a lattice shape or a tree shape with a gap.
  • the positive electrode bonding pad 18 is an electrode formed on the translucent positive electrode 17 described above.
  • Examples of the material of the positive electrode bonding pad 18 include Au, Al, Ni, Cu, and the like. Various structures using these materials are well known, and those known materials and structures can be used without any limitation.
  • the thickness of the positive electrode bonding pad 18 is preferably in the range of 100 to 1000 nm. In addition, in view of the characteristics of the bonding pad, the thicker one has higher bondability, so the thickness of the positive electrode bonding pad 18 is more preferably 300 nm or more. Furthermore, the thickness is preferably 500 nm or less from the viewpoint of manufacturing cost.
  • the negative electrode 19 is formed to be in contact with the n-type contact layer 14 a of the n-type semiconductor layer 14 in the semiconductor layer in which the n-type semiconductor layer 14, the light emitting layer 15, and the p-type semiconductor layer 16 are sequentially stacked on the substrate 11. The Therefore, when the negative electrode 19 is provided, an exposed region 14d of the n-type contact layer 14a is formed by removing a part of the p-type semiconductor layer 16, the light emitting layer 15, and the n-type semiconductor layer 14, and the exposed region 14d is formed thereon. A negative electrode 19 is formed.
  • negative electrodes having various compositions and structures are well known, and these known negative electrodes can be used without any limitation, and can be provided by conventional means well known in this technical field.
  • the buffer layer 12 formed on the substrate 11 is made of AlN, and the a-axis lattice constant of the buffer layer 12 is bulky. Since it is smaller than the a-axis lattice constant of AlN, the buffer layer 12 with high crystal uniformity and good orientation can be obtained. Further, the crystallinity of the underlying layer 13 formed thereon and made of a group III nitride semiconductor is improved. As a result, a group III nitride semiconductor device having excellent device characteristics can be obtained.
  • the group III nitride semiconductor light-emitting device 1 having an LED (light-emitting diode) structure is formed by sequentially laminating an n-type semiconductor layer 14, a light-emitting layer 15, and a p-type semiconductor layer 16 on an underlayer 13. Therefore, the light emission characteristics are excellent.
  • the method for producing a group III nitride semiconductor device of the present embodiment is a method in which a buffer layer 12 made of at least a group III nitride compound is stacked on a substrate 11, the buffer layer 12 is made of AlN, and In this method, the a-axis lattice constant of the buffer layer 12 is satisfied as a condition satisfying a relationship smaller than the a-axis lattice constant of bulk AlN.
  • the buffer layer 12 is formed under the condition that the lattice constant of the buffer layer 12 satisfies the above relationship and satisfies the relationship represented by the following expression (1).
  • a group III nitride semiconductor crystal is epitaxially grown on the substrate 11 to obtain a stacked semiconductor (group III nitride semiconductor device, group III nitride semiconductor light emitting device) 10 as shown in FIG.
  • a buffer layer 12 having a lattice constant satisfying the relationship expressed by the above formula (1) is formed on the substrate 11, and then a base layer 13 is formed thereon.
  • the n-type semiconductor layer 14, the light emitting layer 15, and the p-type semiconductor layer 16 are sequentially stacked on the base layer 13, so that the group III nitride having the LED structure (semiconductor layer 20) is formed.
  • a semiconductor light emitting device is manufactured.
  • the buffer layer 12 is formed using a reactive sputtering method, and then the base layer 13 is formed thereon using a MOCVD method, thereby manufacturing a group III nitride semiconductor device.
  • an n-type contact layer 14a constituting the n-type semiconductor layer 14 is further formed on the base layer 13 by a reactive sputtering method, and the n-type cladding layer 14b and the light emitting layer 15 thereon.
  • Each of these layers is formed by the MOCVD method, and the p-type semiconductor layer 16 is formed by the sputtering method, whereby a group III nitride semiconductor light-emitting device including the semiconductor layer 20 having the LED structure is manufactured.
  • the manufacturing method of the group III nitride semiconductor device (group III nitride semiconductor light emitting device) of this embodiment will be described in detail.
  • the buffer layer 12 is formed on the substrate 11 by activating and reacting a gas containing a group V element and a metal material with plasma.
  • the buffer layer 12 is formed using a reactive sputtering method.
  • the buffer layer 12 is formed of AlN, and the a-axis lattice constant of the buffer layer 12 is smaller than the a-axis lattice constant of bulk AlN.
  • the lattice constant is controlled according to the conditions for forming the buffer layer 12. Specifically, it is possible to control the lattice constant by reducing impurities by ultimate vacuum, dummy discharge, substrate pretreatment, etc., and appropriately setting conditions such as substrate temperature and power (and bias). There are conditions and procedures as detailed below.
  • Pretreatment of substrate In this embodiment, after the substrate 11 is introduced into the reactor (see the sputtering apparatus 40 shown in FIG. 5), before the buffer layer 12 is formed, pretreatment is performed using a method such as reverse sputtering by plasma treatment. It is desirable to do. Specifically, the surface can be prepared by exposing the substrate 11 to Ar or N 2 plasma. For example, organic matter and oxide attached to the surface of the substrate 11 can be removed by reverse sputtering in which plasma such as Ar gas or N 2 gas is applied to the surface of the substrate 11. In this case, if a voltage is applied between the substrate 11 and the chamber, the plasma particles efficiently act on the substrate 11.
  • the buffer layer 12 can be formed on the entire surface 11a of the substrate 11, and the crystallinity of the film made of a group III nitride semiconductor formed thereon can be improved. It becomes possible to raise. Further, it is more preferable that the substrate 11 is subjected to a wet pretreatment before the pretreatment by reverse sputtering as described above.
  • the pretreatment of the substrate 11 is preferably performed by plasma treatment performed in an atmosphere in which an ion component and a radical component having no charge are mixed, such as the reverse sputtering described above.
  • plasma treatment performed in an atmosphere in which an ion component and a radical component having no charge such as the reverse sputtering described above.
  • an ion component and a radical component having no charge such as the reverse sputtering described above.
  • plasma processing performed in an atmosphere in which an ionic component and a radical component are mixed as described above is used as a pretreatment for the substrate 11, and a reactive species having appropriate energy is allowed to act on the substrate 11.
  • the contamination is effectively removed by performing the above pretreatment on the surface of the substrate 11, so that the buffer layer 12 formed on the substrate 11 is a well-oriented layer. Can be formed.
  • the buffer layer 12 formed thereon can be easily controlled so that the lattice constant satisfies the above relationship.
  • Deposition by reactive sputtering In this example, after performing the above pretreatment on the surface of the substrate 11, an argon and nitrogen element-containing gas is introduced into the chamber 41 of the sputtering apparatus 40 (see FIG. 5), and the substrate 11 is heated to about 500 ° C. Warm up. Then, a high frequency bias is applied to the substrate 11 side, and power is applied to the metal target 47 side where metal Al is used as a group III metal raw material to generate plasma in the chamber 41, and the pressure in the chamber 41 is kept constant.
  • the buffer layer 12 made of AlN is formed on the substrate 11 while maintaining the above.
  • Examples of the method for forming the buffer layer 12 on the substrate 11 include a reactive sputtering method, a MOCVD method, a pulse laser deposition (PLD) method, a pulsed electron beam deposition (PED) method, and the like.
  • the reactive sputtering method is the most convenient and suitable for mass production, but it is a suitable method.
  • a magnet 42 is disposed below the metal target 47 (downward in FIG. 5), and the magnet 42 swings below the metal target 47 by a driving device (not shown). Nitrogen gas and argon gas are supplied to the chamber 41, and a buffer layer is formed on the substrate 11 attached to the heater 44. At this time, since the magnet 42 is swung below the metal target 47 as described above, the plasma confined in the chamber 41 moves, and the surface of the substrate 11 is uneven as well as the side surface. Thus, it is possible to form a buffer layer.
  • Examples of the method for forming the buffer layer by reactive sputtering include RF sputtering and DC sputtering.
  • RF sputtering when a reactive sputtering method is used as in the manufacturing method according to the present invention and a film is formed using nitrogen gas as a nitrogen element-containing gas, it is known that nitrogen is adsorbed on the target (metal material) surface.
  • the DC sputtering method is preferably used from the viewpoint of film formation efficiency.
  • pulsed DC sputtering that can be biased in a pulse manner among RF sputtering and DC sputtering, and sputtering that can be processed by such a sputtering method. It is preferred to use an apparatus.
  • the film is formed by the reactive sputtering method in which a nitrogen-containing gas is circulated in the reactor, so that the crystallinity is improved by controlling the reaction. It is preferable that a sputtering apparatus capable of being processed by such a reactive sputtering method is employed.
  • a sputtering apparatus employing the RF sputtering method
  • a specific motion method can be selected depending on a sputtering apparatus to be used, and can be swung or rotated.
  • a magnet 42 is provided below the target 47, and the magnet 42 is configured to be able to rotate under the target 47.
  • the reactive sputtering method a technique for improving efficiency by confining plasma in a magnetic field is generally used.
  • a method for using the target without unevenness it is preferable to use an RF sputtering method in which film formation is performed while moving the position of the cathode magnet 42 within the target 47 as in the above-described sputtering apparatus 40.
  • a specific magnet movement method in such a case can be appropriately selected depending on the sputtering apparatus to be used. For example, the magnet can be swung or rotated.
  • the buffer layer 12 is preferably formed so as to cover the side surface of the substrate 11, and more preferably formed so as to cover the side surface and the back surface of the substrate 11. Further, as described above, the buffer layer 12 is preferably formed so as to cover at least 90% of the surface of the substrate 11.
  • the buffer layer is formed by a conventional sputtering apparatus and film formation method, it is necessary to perform the film formation process about 6 to 8 times at the maximum, which is a long process.
  • a method of forming a film on the entire surface of the substrate by placing it in the chamber without holding the substrate can be considered, but the apparatus becomes complicated when it is necessary to heat the substrate. There is a fear.
  • a sputtering apparatus capable of swinging or rotating the substrate, it is possible to form a film while changing the position of the substrate with respect to the sputtering direction of the film forming material. It becomes possible.
  • a sputtering apparatus and a film forming method it is possible to form the surface and side surfaces of the substrate in a single step. Further, by performing a film forming process on the back surface of the substrate subsequent to this process, the entire surface of the substrate can be covered in a total of two processes.
  • the sputtering apparatus is configured so that the film forming material source is generated from a generation source (target) having a large area, and the material generation position is moved to form a film on the entire surface of the substrate without moving the substrate.
  • a possible configuration is also possible.
  • film formation is performed while moving the position of the cathode magnet in the target by swinging or rotating the magnet as in the sputtering apparatus 40 shown in FIG.
  • An apparatus using an RF sputtering method can be given.
  • an apparatus that moves both the substrate side and the cathode side may be employed.
  • a cathode see the target dish 43 in FIG. 5
  • the generated plasma is not supplied to the substrate in the form of a beam, but is wrapped around the substrate. If it is configured to supply, simultaneous film formation on the substrate surface and side surfaces is possible.
  • the ultimate vacuum in the chamber 41 of the sputtering apparatus (film forming apparatus) 40 used for forming the buffer layer 12 is 1.5 ⁇ 10 ⁇ 3 Pa or less, and the chamber 41 is within this range.
  • the buffer layer 12 is preferably formed after the degree of vacuum is reached.
  • impurities typified by oxygen-containing substances such as moisture adhering to the inner wall of the chamber 41 of the sputtering apparatus 40 are formed during the sputtering film formation process. Then, impurities are inevitably mixed in the buffer layer 12 formed on the substrate 11 by being knocked out from the inner wall of the chamber 41. It is considered that such impurities such as oxygen-containing substances are mainly caused by oxygen and moisture in the atmosphere entering the chamber 41 and adhering to the inner wall when the atmosphere is opened for maintenance of the chamber 41. It is done.
  • the ultimate vacuum in the chamber 41 of the sputtering apparatus 40 used for forming the buffer layer 12 is set to 1.5 ⁇ 10 ⁇ 3 Pa or less, and the chamber 41 is set to a vacuum degree in this range.
  • the impurities adhere to the inner wall of the chamber 41 or are removed by reducing impurities such as oxygen-containing substances existing in the space in the chamber 41 and then buffered.
  • Layer 12 is formed.
  • the dummy discharge without the film forming process is performed in the chamber 41 of the sputtering apparatus 40 before the sputtering film forming process of the buffer layer 12 is performed. It is preferable to do so.
  • a dummy discharge method a method of performing a discharge program similar to the film forming process without introducing a substrate is common. By performing dummy discharge in this way, it is possible to knock out impurities that are springed out under the conditions for film formation even if it is not clear what component is knocked out as an impurity by what mechanism. It becomes possible.
  • the dummy discharge by setting the conditions so that impurities are more easily ejected.
  • the set temperature for substrate heating is set high (the heater 44 in the sputtering apparatus 40 in FIG. 5), or the power for generating plasma is set high. Is mentioned.
  • the dummy discharge as described above can be performed simultaneously with the suction in the chamber 41.
  • the ultimate vacuum in the chamber 41 before film formation can be further increased. Thereby, it is possible to more reliably remove and reduce oxygen-containing impurities present in the inner wall and space of the chamber 41. Therefore, the lattice matching between the substrate 11 and the buffer layer 12 is further improved, and the orientation of the buffer layer 12 can be further increased.
  • the temperature of the substrate 11 when forming the buffer layer 12 is preferably in the range of room temperature to 1000 ° C., more preferably in the range of 400 to 800 ° C. If the temperature of the substrate 11 is less than the lower limit, the buffer layer 12 cannot cover the entire surface of the substrate 11 and the surface of the substrate 11 may be exposed, and a buffer layer having a desired lattice constant that satisfies the above relationship is obtained. There is a risk of being lost. When the temperature of the substrate 11 exceeds the above upper limit, migration of the metal raw material becomes active and is not suitable as the buffer layer 12.
  • the room temperature described in the present invention is a temperature affected by the process environment and the like, but the specific temperature is in the range of 0 to 30 ° C.
  • the buffer layer 12 when the buffer layer 12 is formed using the reactive sputtering method, it is preferable that the power applied to the metal target 47 is in the range of 1 W / cm 2 to 20 W / cm 2 .
  • the buffer layer 12 has a lattice constant satisfying the above relationship, has a specific anisotropy, and has a good uniformity. As a result, it is possible to form a film on the substrate 11.
  • the film quality of AlN can be controlled by changing the power applied to the metal target 47 when the buffer layer 12 made of AlN is formed, and the lattice constant satisfying the above relationship is satisfied. It becomes possible to control well as a film
  • the bias value applied to the substrate 11 when the buffer layer 12 is formed by sputtering is 1 W / cm 2 or more.
  • the buffer layer 12 has a lattice constant satisfying the above relationship, has specific anisotropy, and has good uniformity. It becomes possible to form a film on the substrate 11 as a simple alignment film.
  • the bias value applied to the substrate 11 is preferably higher and is preferably 2 W / cm 2 or more. However, if the bias value applied to the substrate 11 is too high, the buffer layer formed on the substrate is etched, so that the bias value applied to the substrate 11 is lower than the power applied to the metal target 47. There is a need.
  • the energy of the Al element in the metal target 47 colliding with the substrate 11 or the nitrogen reactive species increases, and the buffer layer made of AlN Crystallization is promoted, and the film can be satisfactorily controlled as a film having a lattice constant satisfying the above relationship.
  • a generally known nitrogen compound can be used without any limitation, but ammonia and nitrogen (N 2 ) are easy to handle and compared. It is preferable because it is inexpensive and available. Ammonia has good decomposition efficiency and can be deposited at a high growth rate. However, because of its high reactivity and toxicity, it requires a detoxification facility and a gas detector. It is necessary to make these materials chemically stable. In addition, when nitrogen (N 2 ) is used as a raw material, a simple apparatus can be used, but a high reaction rate cannot be obtained.
  • nitrogen (N 2 ) is the most preferable nitrogen source.
  • the ratio of the nitrogen flow rate to the flow rate of nitrogen (N 2 ) and Ar (inert gas) in the gas containing the group V element, that is, nitrogen is preferably more than 20%. If the nitrogen content is 20% or less, the amount of nitrogen present is small and metal is deposited on the substrate 11, so that the crystal structure required for the group III nitride compound as the buffer layer 12 is not obtained. Further, if the flow rate ratio of nitrogen exceeds 99%, the amount of Ar is too small and the sputtering rate is greatly reduced, which is not preferable.
  • the nitrogen gas fraction in the gas containing nitrogen is more preferably in the range of 40% to 95%, and most preferably in the range of 60% to 80%.
  • the buffer layer 12 by supplying active nitrogen reactive species to the substrate 11 at a high concentration, migration on the substrate 11 can be suppressed, thereby suppressing self-organization and appropriately setting the buffer layer 12.
  • a single crystal structure can be obtained.
  • a semiconductor layer made of a group III nitride semiconductor stacked thereon can be used. It becomes possible to control the crystallinity well.
  • the pressure in the chamber 41 when the buffer layer 12 is formed using the reactive sputtering method is preferably 0.2 Pa or more. If the pressure in the chamber 41 is less than 0.2 Pa, the kinetic energy of the generated reactive species becomes too large, and the film quality of the formed buffer layer becomes insufficient.
  • the upper limit of the pressure in the chamber 41 is not particularly limited. However, when the pressure is 0.8 Pa or more, the dimer charged particles contributing to the film orientation are subjected to the interaction of the charged particles in the plasma.
  • the pressure in 41 is preferably in the range of 0.2 to 0.8 Pa.
  • the film formation rate when forming the buffer layer 12 is preferably in the range of 0.01 nm / s to 10 nm / s.
  • the film formation rate is less than 0.01 nm / s, the film grows in an island shape without forming a layer, and there is a possibility that the surface of the substrate 11 cannot be covered.
  • the film formation rate exceeds 10 nm / s, the film does not become crystalline but becomes amorphous.
  • target When forming a mixed crystal as a buffer layer using a reactive sputtering method in which a gas containing a group V element and a metal material are activated and reacted with plasma, for example, a mixture of metal materials containing Al or the like ( There may be a method of using an alloy as a target. Alternatively, two targets made of different materials may be prepared and sputtered at the same time. For example, when a film having a certain composition is formed, a mixed material target is used, and when several kinds of films having different compositions are formed, a plurality of targets may be installed in the chamber.
  • the base layer 13 is formed on the buffer layer 12 formed on the substrate 11 by using a conventionally known MOCVD method. Further, an n-type semiconductor layer 14, a light emitting layer 15, and a p-type semiconductor layer 16 are sequentially stacked on the base layer 13 to form a semiconductor layer 20 including these layers.
  • the growth method of the gallium nitride compound semiconductor when forming the base layer 13, the n-type semiconductor layer 14, the light emitting layer 15 and the p-type semiconductor layer 16 is not particularly limited. All methods known to grow nitride semiconductors, such as MOCVD (metal organic chemical vapor deposition), HVPE (hydride vapor deposition), MBE (molecular beam epitaxy) can be applied. Among these methods, in MOCVD, hydrogen (H 2 ) or nitrogen (N 2 ) is used as a carrier gas, trimethyl gallium (TMG) or triethyl gallium (TEG) is used as a Ga source which is a group III material, and trimethyl aluminum is used as an Al source.
  • MOCVD metal organic chemical vapor deposition
  • HVPE hydrogen vapor deposition
  • MBE molecular beam epitaxy
  • TMA triethylaluminum
  • TAI trimethylindium
  • TEI triethylindium
  • NH 3 ammonia
  • N 2 H 4 hydrazine
  • a dopant for n-type, monosilane (SiH 4 ) or disilane (Si 2 H 6 ) is used as a Si raw material, germanium gas (GeH 4 ) or tetramethyl germanium ((CH 3 ) 4 Ge) is used as a Ge raw material.
  • organic germanium compounds such as tetraethylgermanium ((C 2 H 5 ) 4 Ge) can be used.
  • elemental germanium can also be used as a doping source.
  • the p-type for example, biscyclopentadienyl magnesium (Cp 2 Mg) or bisethylcyclopentadienyl magnesium (EtCp 2 Mg) is used as the Mg raw material.
  • the gallium nitride compound semiconductor as described above can contain other group III elements in addition to Al, Ga, and In, and dopant elements such as Ge, Si, Mg, Ca, Zn, and Be as necessary. Can be contained. Furthermore, it is not limited to the element added intentionally, but may include impurities that are inevitably included depending on film forming conditions and the like, and trace impurities that are included in the raw materials and reaction tube materials.
  • a base layer 13 made of a group III nitride semiconductor is formed on the buffer layer 12 formed on the substrate 11 under the above conditions and procedures using a conventionally known MOCVD method.
  • a group III nitride semiconductor film is formed by a vapor phase chemical film formation method such as MOCVD, MBE, or VPE
  • the film is processed through a temperature rising process and a temperature stabilization process without film formation.
  • the group V source gas is often circulated in the chamber, resulting in an annealing effect.
  • a general gas can be used without any limitation, and hydrogen, nitrogen, or the like widely used in a gas phase chemical film forming method such as MOCVD may be used.
  • chemically relatively active hydrogen is used as the carrier gas, it is preferable to shorten the processing time because there is a risk of impairing the crystallinity and the flatness of the crystal surface.
  • the underlayer 13 is formed using the MOCVD method.
  • the method of laminating the underlayer 13 is not particularly limited, and a crystal growth method capable of causing dislocation looping. If it is, it can be used without any limitation.
  • the MOCVD method, the MBE method, the VPE method, and the like are preferable in that a film with favorable crystallinity can be formed because migration can occur.
  • the MOCVD method can be used more suitably in that a film having particularly good crystallinity can be obtained.
  • the temperature of the substrate 11 when the underlayer 13 is formed is preferably 800 ° C. or higher. This is because by increasing the temperature of the substrate 11 when the underlayer 13 is formed, atom migration is likely to occur, and dislocation looping easily proceeds.
  • the temperature of the substrate 11 is more preferably 900 ° C. or higher, and most preferably 1000 ° C. or higher.
  • the temperature of the substrate 11 when forming the base layer 13 needs to be lower than the temperature at which the crystals decompose, and is preferably less than 1200 ° C. If the temperature of the substrate 11 when forming the underlayer 13 is within the above temperature range, the underlayer 13 with good crystallinity can be obtained.
  • the underlayer 13 formed on the substrate 11 by the manufacturing method of the present embodiment is made of Al X Ga 1-X N (1 ⁇ X ⁇ 0), and is formed on the buffer layer 12 that satisfies the above relationship. Therefore, it becomes a layer with excellent crystallinity.
  • each of the n-type semiconductor layer 14, the light emitting layer 15, and the p-type semiconductor layer 16 stacked on the base layer 13 and constituting the semiconductor layer 20 can be formed as a layer having excellent crystallinity. It becomes possible.
  • the underlayer 13 made of a group III nitride semiconductor using a reactive sputtering method.
  • the apparatus can have a simple configuration as compared with the MOCVD method, the MBE method, or the like.
  • a method of forming the film by the reactive sputtering method in which the group V raw material (nitrogen) is circulated in the reactor is used to control the reaction. It is more preferable in that the crystallinity can be kept good and the good crystallinity can be stably reproduced.
  • the n-type semiconductor layer 14 including the n-type contact layer 14a and the n-type cladding layer 14b is formed on the base layer 13 formed under the above conditions and procedures.
  • the n-type contact layer 14a and the n-type cladding layer 14b are formed using a conventionally known MOCVD method. It is also possible to form the n-type contact layer 14a by reactive sputtering.
  • a film forming apparatus for forming the n-type contact layer 14a and the n-type clad layer 14b a film forming apparatus used for forming the base layer 13 and the light emitting layer 15 described later can be used by appropriately changing various conditions. It is. Further, when the n-type contact layer 14a is formed by the reactive sputtering method, the sputtering apparatus used is the same apparatus as the sputtering apparatus 40 (see FIG. 5) used for forming the buffer layer 12 described above. In this case, the material used for the target and the film formation conditions such as the gas atmosphere in the chamber 41 may be appropriately changed.
  • the light emitting layer 15 is formed by a conventionally known MOCVD method. As illustrated in FIG. 1, the light emitting layer 15 formed in the present embodiment has a stacked structure starting with a GaN barrier layer and ending with the GaN barrier layer, and includes six barrier layers 15 a made of GaN, and a non-doped layer. The five well layers 15b made of In 0.2 Ga 0.8 N are alternately stacked.
  • the light emitting layer 15 is formed by a conventionally known MOCVD method by using the same film forming apparatus (MOCVD apparatus) used for forming the underlayer 13 and the n-type cladding layer 14b. A film can be formed.
  • MOCVD apparatus film forming apparatus
  • a p-type semiconductor layer 16 composed of a p-type cladding layer 16a and a p-type contact layer 16b is formed on the light-emitting layer 15, that is, on the barrier layer 15a that is the uppermost layer of the light-emitting layer 15, using a conventionally known MOCVD method. Form.
  • a p-type clad layer 16a made of Al 0.1 Ga 0.9 N doped with Mg is formed on the light emitting layer 15 (the uppermost barrier layer 15a), and further, Mg A p-type contact layer 16b made of Al 0.02 Ga 0.98 N doped with is formed.
  • the same MOCVD apparatus as that used for forming the n-type semiconductor layer 14 and the light-emitting layer 15 can be used for stacking the p-type cladding layer 16a and the p-type contact layer 16b.
  • not only Mg but also zinc (Zn), for example, can be used as the p-type impurity. It is also possible to form the p-type semiconductor layer 16 by reactive sputtering.
  • the transparent semiconductor layer 16 is formed on the p-type semiconductor layer 16 provided in the laminated semiconductor 10 formed according to the above conditions and procedures.
  • the light-emitting diode (III) is formed by forming the light-positive electrode 17 and forming the positive-electrode bonding pad 18 thereon, and forming the negative electrode 19 in the exposed region 14d provided in the n-type contact layer 14a of the n-type semiconductor layer 14.
  • Group nitride semiconductor light emitting device) 1 can be manufactured.
  • the translucent positive electrode 17 made of ITO is formed on the p-type contact layer 16b of the laminated semiconductor 10 in which the respective layers are formed by the above method.
  • the method for forming the translucent positive electrode 17 is not particularly limited, and can be provided by conventional means well known in this technical field. Further, any structure including a conventionally known structure can be used without any limitation.
  • the material of the translucent positive electrode 17 is not limited to ITO, and can be formed using materials such as AZO, IZO, and GZO. Further, after forming the translucent positive electrode 17, thermal annealing may be performed for the purpose of alloying or transparency, but it may not be performed.
  • a positive electrode bonding pad 18 is further formed on the translucent positive electrode 17 formed on the laminated semiconductor 10.
  • the positive electrode bonding pad 18 can be formed, for example, by laminating Ti, Al, and Au materials in order from the surface side of the translucent positive electrode 17 by a conventionally known method.
  • the negative electrode 19 When forming the negative electrode 19, first, a part of the p-type semiconductor layer 16, the light emitting layer 15, and the n-type semiconductor layer 14 formed on the substrate 11 is removed by a method such as dry etching, whereby n An exposed region 14d of the mold contact layer 14a is formed (see FIGS. 2 and 3). Then, on this exposed region 14d, for example, each material of Ni, Al, Ti, and Au is laminated in order from the surface side of the exposed region 14d by a conventionally known method, so that a detailed illustration is omitted.
  • the negative electrode 19 can be formed.
  • a light emitting element chip (light emitting element 1) can be obtained by cutting into a square of 350 ⁇ m square.
  • the buffer layer 12 is formed of AlN on the substrate 11, and the lattice constant of the buffer layer 12a axis is bulk AlN. Therefore, the buffer layer 12 with high crystal uniformity and good orientation can be formed, and the crystallinity of the underlying layer 13 formed thereon is improved. As a result, a group III nitride semiconductor device excellent in device characteristics can be manufactured.
  • an n-type semiconductor layer 14, a light-emitting layer 15, and a p-type semiconductor layer 16 are sequentially stacked on the base layer 13 to form an LED (light-emitting diode) structure. A nitride semiconductor light emitting device can be manufactured.
  • the buffer layer 12 can be formed by improving the ultimate vacuum in the chamber 41 of the sputtering apparatus 40 used for the pretreatment of the substrate 11 and the formation of the buffer layer 12. Reduction of impurities mixed during film formation is aimed at.
  • conditions such as the temperature of the substrate 11 and the applied power and bias are set as appropriate. Thereby, the lattice constant of the buffer layer 12 can be controlled to the above relationship.
  • a lamp By combining the group III nitride semiconductor light emitting device according to the present invention and the phosphor as described above, a lamp can be configured by means well known to those skilled in the art. Conventionally, a technique for changing the emission color by combining a light emitting element and a phosphor is known, and such a technique can be adopted without any limitation. For example, it is possible to obtain light having a longer wavelength than that of the light emitting element by appropriately selecting the phosphor, and white light emission by mixing the light emission wavelength of the light emitting element itself with the wavelength converted by the phosphor. It can also be set as the lamp which exhibits. Further, the lamp can be used for any purpose such as a general bullet type, a side view type for a portable backlight, and a top view type used for a display.
  • one of the two frames (frame 31 in FIG. 4)
  • the light emitting element 1 is bonded, the negative electrode of the light emitting element 1 (see reference numeral 19 shown in FIG. 3) is bonded to the frame 32 with a wire 34, and the positive electrode bonding pad of the light emitting element 1 (see reference numeral 18 shown in FIG. 3) is attached.
  • the wire 33 is joined to the frame 31. Then, by molding the periphery of the light emitting element 1 with a transparent resin 35, a bullet-type lamp 3 as shown in FIG. 4 can be produced.
  • the group III nitride semiconductor device having excellent crystallinity obtained in the present invention includes a semiconductor layer provided in a light emitting device such as a light emitting diode (LED) or a laser device (LD) as described above, as well as a solar layer. It can also be used for a photoelectric conversion element such as a battery or a light receiving element, or an electronic device such as an HBT (Heterojunction Bipolar Transistor) or HEMT (High Electron Mobility Transistor). Many of these semiconductor elements have various structures, and the layered structure of the group III nitride semiconductor according to the present invention is not limited at all including these known element structures.
  • group III nitride semiconductor device and the manufacturing method thereof and the group III nitride semiconductor light emitting device and the manufacturing method thereof according to the present invention will be described in more detail with reference to examples.
  • the present invention is limited only to these examples. Is not to be done.
  • FIG. 1 shows a schematic cross-sectional view of a laminated semiconductor of a group III nitride compound semiconductor light-emitting device manufactured in this experimental example.
  • a single crystal layer made of AlN is formed as the buffer layer 12 using RF sputtering, and on the GaN using MOCVD as the underlayer 13.
  • a layer made of (Group III nitride semiconductor) was formed.
  • the pressure in the chamber is maintained at 1.0 Pa, a high frequency bias of 50 W is applied to the substrate 11 side, The surface of the substrate 11 was cleaned by exposure to plasma.
  • the inside of the chamber is sucked by a vacuum pump, and simultaneously, at the same time, dummy discharge is repeated a total of 16 times to reduce the pressure in the chamber of the sputtering apparatus, and the internal pressure is reduced to 6.0 ⁇ 10 ⁇ 6 Pa. Was removed.
  • argon and nitrogen gas were introduced into the sputtering apparatus while keeping the temperature of the substrate 11 as it was. Then, a high frequency bias of 2000 W was applied to the metal Al target side, the pressure in the furnace was maintained at 0.5 Pa, Ar gas was flowed at 5 sccm, and nitrogen gas was flowed at 15 sccm (the ratio of nitrogen in the entire gas was 75%)
  • the single crystal buffer layer 12 made of AlN was formed on the substrate 11 made of sapphire. The magnet in the target was swung both when the substrate 11 was cleaned and when the film was formed.
  • the plasma operation is stopped and the temperature of the substrate 11 is lowered after the film formation of 40 nm of AlN (buffer layer 12) by processing for a specified time. It was.
  • the X-ray rocking curve (XRC) of the buffer layer 12 formed on the substrate 11 was measured using an X-ray measuring device (Spectris, model number: X'part Pro MRD). This measurement was performed using a CuK ⁇ ray X-ray generation source as a light source.
  • XRC half-value width of the buffer layer 12 shows excellent characteristics of 0.10 deg in the (0002) plane and 1.40 deg in the (10-10) plane, and the buffer layer 12 of this example is well oriented. I was able to confirm.
  • XRD X-ray diffraction
  • the substrate 11 on which AlN (buffer layer 12) was formed was taken out of the sputtering apparatus and transferred into the MOCVD apparatus, and a base layer 13 made of GaN was formed on the buffer layer 12 by the following procedure.
  • the MOCVD apparatus used for forming the underlayer 13 a conventionally known apparatus was used.
  • the substrate 11 was introduced into a reaction furnace (MOCVD apparatus).
  • the heater was operated to raise the substrate temperature from room temperature to 500 ° C.
  • ammonia (NH 3 ) gas and nitrogen gas were circulated while maintaining the substrate temperature at 500 ° C., and the pressure in the vapor phase growth reactor was set to 95 kPa (pressure unit: Pa). Subsequently, the temperature of the substrate 11 was raised to 1000 ° C., and the substrate surface was subjected to thermal cleaning. Note that the supply of nitrogen gas into the vapor growth reactor was continued even after the thermal cleaning was completed. Then, while continuing the circulation of ammonia gas, the temperature of the substrate was raised to 1100 ° C. in a hydrogen atmosphere, and the pressure in the reactor was 40 kPa.
  • the X-ray rocking curve (XRC) of the base layer 13 made of undoped GaN formed as described above was measured using an X-ray measurement apparatus (Spectris, model number: X'part Pro MRD). This measurement was performed on a (0002) plane which is a symmetric plane and a (10-10) plane which is an asymmetric plane, using a Cu ⁇ ray X-ray generation source as a light source.
  • the undoped GaN layer produced by the manufacturing method of the present invention has an XRC half-value width of 39 arcsec in the (0002) plane measurement and 266 arcsec in the (10-10) plane, and has surface flatness and crystallinity. It was confirmed that it was good.
  • a total of 54 samples are produced by the steps from the pretreatment of the substrate 11 to the formation of the underlayer 13 as described above, and the lattice constant of the buffer layer 12 of each sample is obtained by the same method as described above. And the XRC half width of the underlayer 13 was measured. Then, the a-axis and c-axis of the lattice constant of the buffer layer 12 were plotted on a graph, and indicated by ⁇ in the graph of FIG. As shown in the graph of FIG. 6, in the sample manufactured in this example, the relationship between the lattice constants of the a axis and the c axis of the buffer layer 12 is all included in the region E1 or E2, and is defined by the present invention. It was confirmed that the relationship was satisfied.
  • the XRC half-value width of the base layer 13 formed on the buffer layer 12 is in the range of 35 to 72 arcsec in the measurement of the (0002) plane, and is 204 in the (10-10) plane. It was in the range of ⁇ 295 arcsec, and it was confirmed that the surface flatness and crystallinity were good.
  • the n-type contact layer 14a and the n-type cladding layer 14b are further obtained by the following procedure on the sample obtained by sequentially stacking the buffer layer 12 and the base layer 13 on the substrate 11 by the above procedure.
  • the light emitting layer 15 and the p-type semiconductor layer 16 were formed.
  • n-type contact layer 14a made of GaN was formed on the underlayer 13 using the same MOCVD apparatus as used for forming the underlayer 13. At this time, the n-type contact layer 14a was doped with Si. Crystal growth was performed under the same conditions as the underlayer 13 except that SiH 4 was circulated as a Si dopant material.
  • an AlN buffer layer 12 having a single crystal structure is formed on a substrate 11 made of sapphire whose surface has been reverse sputtered, and an undoped GaN layer (underlayer 13) having a thickness of 8 ⁇ m is formed thereon. Then, a 2 ⁇ m Si-doped GaN layer (initial layer forming the n-type contact layer 14a) having a carrier concentration of 5 ⁇ 10 18 cm ⁇ 3 was formed. The substrate taken out from the apparatus after film formation was colorless and transparent, and the surface of the GaN layer (here, the initial layer forming the n-type contact layer 14a) was a mirror surface.
  • n-type cladding layer 14b and a light-emitting layer 15 were stacked on the sample n-type contact layer 14a produced by the above procedure by using the MOCVD method.
  • Formation of n-type cladding layer After introducing the sample in which the n-type contact layer 14a was grown by the above procedure into the MOCVD apparatus, the substrate temperature was lowered to 760 ° C. with nitrogen as the carrier gas while circulating ammonia. At this time, the supply amount of SiH 4 was set while waiting for the temperature change in the furnace. The amount of SiH 4 to be circulated was calculated in advance and adjusted so that the electron concentration of the Si-doped layer was 4 ⁇ 10 18 cm ⁇ 3 . Ammonia continued to be fed into the furnace at the same flow rate.
  • SiH 4 gas and vapors of TMI and TEG generated by bubbling were circulated into the furnace while ammonia was circulated in the chamber, and a layer made of Ga 0.99 In 0.01 N was formed to a thickness of 1.
  • a layer composed of 7 nm and GaN was formed to a thickness of 1.7 nm.
  • a layer made of Ga 0.99 In 0.01 N was grown again with a film thickness of 1.7 nm. Further, the SiH 4 flow was continued during this process.
  • an n-type cladding layer 14b having a superlattice structure of Si-doped Ga 0.99 In 0.01 N and GaN was formed.
  • a light-emitting layer 15 composed of a barrier layer 15a made of GaN and a well layer 15b made of Ga 0.92 In 0.08 N and having a multiple quantum well structure was formed.
  • a barrier layer 15a is first formed on the n-type cladding layer 14b made of Si-doped Ga 0.99 In 0.01 N, and Ga 0. A well layer 15b made of 92 In 0.08 N was formed.
  • the sixth barrier layer 15a is formed on the fifth stacked well layer 15b, and the barrier layers 15a are arranged on both sides of the light emitting layer 15 having the multiple quantum well structure.
  • the structure was as follows.
  • the susceptor temperature was lowered to 760 ° C.
  • the supply of TEG and SiH 4 was started, and after the final barrier layer having a thickness of 3.5 nm was grown, the supply of TEG and SiH 4 was stopped again.
  • the growth of the GaN barrier layer was completed.
  • the amount of SiH 4 was adjusted so that the Si concentration was 1 ⁇ 10 17 cm ⁇ 3 .
  • TEG and TMI are supplied into the furnace to form a well layer, and a Ga 0.92 In 0.08 N layer having a thickness of 3 nm ( A well layer 15b) was formed. Then, after the growth of the well layer 15b made of Ga 0.92 In 0.08 N, the setting of the TEG supply amount was changed. Subsequently, the supply of TEG and SiH 4 was restarted, and the second barrier layer 15a was formed.
  • barrier layer 15a made of five layers of Si-doped GaN and a well layer 15b made of five layers of Ga 0.92 In 0.08 N were formed.
  • a sixth barrier layer was formed.
  • the supply of SiH 4 is stopped, an initial barrier layer made of undoped GaN is formed, and then the substrate temperature is kept at 920 ° C. while the supply of TEG into the furnace is continued.
  • the intermediate barrier layer was grown for a specified time at a substrate temperature of 920 ° C., and then the supply of TEG into the furnace was stopped.
  • the substrate temperature was lowered to 760 ° C., the supply of TEG was started, and after the final barrier layer was grown, the supply of TEG was stopped again, and the growth of the GaN barrier layer was completed.
  • a barrier layer made of undoped GaN having a total film thickness of 4 nm was formed (three layers of the initial barrier layer, the intermediate barrier layer, and the final barrier layer). (See upper barrier layer 15a).
  • a well layer with a non-uniform thickness (the first to fourth well layers 15b from the n-type semiconductor layer 14 side in FIGS. 1 and 3) and a well layer with a uniform thickness (FIG. 1).
  • the light emitting layer 15 having a multiple quantum well structure including the fifth well layer 15b from the n-type semiconductor layer 14 side in FIG.
  • the p-type cladding layer 16a having a superlattice structure made of GaN doped with four layers of non-doped Al 0.06 Ga 0.94 N and three layers of Mg is formed using the same MOCVD apparatus.
  • the substrate temperature was raised to 975 ° C. while supplying NH 3 gas, and then the carrier gas was switched from nitrogen to hydrogen at this temperature. Subsequently, the substrate temperature was changed to 1050 ° C. Then, by supplying TMG and TMA into the furnace, a layer made of non-doped Al 0.06 Ga 0.94 N was formed to a thickness of 2.5 nm. Subsequently, without taking an interval, the TMA valve was closed and the Cp 2 Mg valve was opened to form a Mg-doped GaN layer with a thickness of 2.5 nm. The above operation was repeated three times, and finally a layer of undoped Al 0.06 Ga 0.94 N was formed to form a p-type cladding layer 16a having a superlattice structure.
  • the epitaxial wafer for LED produced as described above is formed by forming an AlN layer (buffer layer 12) having a single crystal structure on a substrate 11 made of sapphire having a c-plane, and then sequentially starting from the substrate 11 side.
  • An n-type contact comprising an 8 ⁇ m-thick undoped GaN layer (underlayer 13), a 2 ⁇ m-thick Si-doped GaN initial layer having an electron concentration of 5 ⁇ 10 18 cm ⁇ 3 , and a 200-nm-thick Si-doped GaN regrowth layer Superlattice having Si concentration of layer 14a, 4 ⁇ 10 18 cm ⁇ 3 , 20 layers of Ga 0.99 In 0.01 N with a thickness of 1.7 nm and 19 layers of GaN with a thickness of 1.7 nm
  • An n-type cladding layer 14b having a structure, a five-layer Si-doped GaN barrier layer (barrier layer 15a) having a thickness of 6 nm
  • FIG. 3 15 (see the uppermost barrier layer 15a), a light emitting layer 15 having a multiple quantum well structure, four layers of non-doped Al 0.06 Ga 0.94 N having a thickness of 2.5 nm, and a film thickness Is a p-type cladding layer 16a composed of three layers having a superlattice structure made of Mg-doped Al 0.01 Ga 0.99 N with a thickness of 2.5 nm, and a p-type made of Mg-doped GaN with a thickness of 200 nm
  • a p-type semiconductor layer 16 composed of the contact layer 16b is stacked.
  • Example 3 an LED was fabricated by forming each electrode on the epitaxial wafer obtained in Example 2 (see the laminated semiconductor 10 shown in FIG. 1).
  • the transparent electrode 17 made of ITO is formed on the surface of the Mg-doped AlGaN layer (p-type semiconductor layer 16b) of the epitaxial wafer by a known photolithography technique, and titanium, aluminum, and gold are sequentially formed thereon.
  • a positive electrode bonding pad 18 (p-electrode bonding pad) having a laminated structure was formed as a p-side electrode. Further, dry etching is performed on the wafer to expose a region for forming the n-side electrode (negative electrode) of the n-type contact layer 14a, and three layers of Cr, Ti, and Au are sequentially stacked on the exposed region 14d.
  • a negative electrode 19 (n-side electrode) was formed. By such a procedure, each electrode having a shape as shown in FIG. 2 was formed on the wafer (see the laminated semiconductor 10 in FIG. 1).
  • the light emission wavelength was 450 to 460 nm, and the light emission output was in the range of 17 to 19 mW.
  • Such characteristics of the light-emitting diode were obtained with no variation for light-emitting diodes manufactured from almost the entire surface of the manufactured wafer.
  • a single-crystal layer made of AlN is formed as the buffer layer 12 on the c-plane of the substrate 11 made of sapphire using the MOCVD method, and the GaN using the MOCVD method as the base layer 13 thereon.
  • a layer made of (Group III nitride semiconductor) was formed.
  • the substrate 11 was transferred into the MOCVD apparatus, and AlN (buffer layer 12) was formed by the following procedure.
  • MOCVD apparatus used for forming the buffer layer 12
  • a conventionally known apparatus was used as the MOCVD apparatus used for forming the buffer layer 12.
  • the substrate 11 was introduced into a reaction furnace (MOCVD apparatus).
  • the heater was operated to raise the temperature of the substrate 11 from room temperature to 1170 ° C.
  • hydrogen gas and nitrogen gas were circulated, and the surface of the substrate 11 was subjected to thermal cleaning. Note that after the thermal cleaning was completed, the supply of nitrogen gas into the gas phase reaction furnace was stopped, and the supply of gas into the reaction furnace was limited to hydrogen.
  • the temperature of the substrate 11 was lowered to 1150 ° C. And after confirming that the temperature of the board
  • TMA trimethylaluminum
  • the supply of ammonia gas was resumed, and the temperature of the substrate 11 was lowered to 1100 ° C. in a hydrogen atmosphere.
  • the supply of trimethylgallium (TMG) into the vapor phase growth reactor is started, and the group III nitride forming the underlayer 13 is formed on the buffer layer 12.
  • the process of forming a physical semiconductor (GaN) film was started. After growing GaN in this way, the TMG piping valve was switched, the supply of the source gas to the reactor was terminated, and the growth of GaN was stopped.
  • an undoped base layer 13 made of GaN having a thickness of 8 ⁇ m was formed on the buffer layer 12 made of AlN formed on the substrate 11. Further, in the above process, when the supply of TMA is stopped and the film formation of AlN (buffer layer 12) is completed, the substrate 11 is taken out from the reaction furnace, so that only AlN (buffer layer 12) is formed on the substrate 11. A film-formed sample was prepared.
  • the XRC half-value width was (0002). It was 0.51 deg on the surface and 0.91 deg on the (10-10) surface.
  • the buffer layer 12 has a lattice constant of 3.109a for the a-axis and 4.993 ⁇ for the c-axis, and the relationship between the a-axis and the c-axis is included in the region E3 in the graph shown in FIG. It was confirmed that
  • this GaN (underlayer 13) was colorless and transparent, but it was confirmed that the roughness was larger than the surface of the underlayer 13 in Example 1. It was done.
  • the X-ray rocking curve (XRC) half width of this GaN underlayer was measured by the same method as in Example 1. As a result, it was 198 arcsec for the (0002) plane measurement and 327 arcsec for the (10-10) plane measurement. Compared to Example 1 above, it was confirmed that the surface flatness and crystallinity were inferior.
  • Pretreatment of the substrate using plasma treatment is not performed, the ultimate vacuum in the chamber before film formation is appropriately set at a vacuum higher than 1.0 ⁇ 10 ⁇ 3 Pa, and the final film thickness is Except for the point exceeding 500 nm or less than 10 nm, a buffer layer was laminated on the substrate in the same procedure as in Example 1, and an undoped GaN layer (underlayer) was further laminated thereon.
  • the X-ray rocking curve (XRC) of the buffer layer formed on the substrate was measured by the same method as in Example 1, the XRC half-value width was 0.29 deg in the (0002) plane and in the (10-10) plane. 2.10 deg.
  • the buffer layer has a lattice constant of 3.117 ⁇ for the a-axis and 4.982 ⁇ for the c-axis, and the relationship between the a-axis and the c-axis is a range that satisfies the above relationship in the graph shown in FIG. It was confirmed that it is included in the region E3 that is out of the regions E1 and E2.
  • the substrate was taken out from the chamber after film formation and visually confirmed, it was confirmed that the surface of the substrate, that is, the surface of the GaN underlayer was colorless, but the surface was rough and cloudy and cracks were generated. It was.
  • the X-ray rocking curve (XRC) half-value width of this GaN underlayer was measured by the same method as in the above example, and it was 172 arcsec for the (0002) plane measurement and 426 arcsec for the (10-10) plane measurement. Yes, it was confirmed that the surface flatness and crystallinity were inferior to those of Example 1.
  • Samples plotted with ⁇ marks are examples in which surface abnormalities were observed and surface flatness was low.
  • the lattice constant relationship between the a-axis and the c-axis of the buffer layer 12 deviates from the regions E1 and E2 and is included in the region E3. It became.
  • the group III nitride semiconductor device according to the present invention has good crystallinity and excellent device characteristics, and also has an LED (light emitting diode) structure. It is apparent that the nitride semiconductor light emitting device has excellent light emission characteristics.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Led Devices (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Semiconductor Lasers (AREA)

Abstract

　本発明のＩＩＩ族窒化物半導体素子は、基板（１１）上に、少なくともＩＩＩ族窒化物化合物からなるバッファ層（１２）が積層されてなり、該バッファ層（１２）がＡｌＮからなり、該バッファ層（１２）のa軸の格子定数が、バルク状態におけるＡｌＮのa軸の格子定数よりも小さい。

Description

ＩＩＩ族窒化物半導体素子及びその製造方法、ＩＩＩ族窒化物半導体発光素子及びその製造方法、並びにランプ
　本発明は、発光ダイオード（ＬＥＤ）、レーザダイオード（ＬＤ）、電子デバイス等に、好適に用いられ、一般式ＡｌａＧａｂＩｎｃＮ（０≦ａ≦１、０≦ｂ≦１、０≦ｃ≦１、ａ＋ｂ＋ｃ＝１）で表されるＩＩＩ族窒化物半導体が積層されてなるＩＩＩ族窒化物半導体素子及びその製造方法、ＩＩＩ族窒化物半導体発光素子及びその製造方法、並びにランプに関する。
　本願は、２００８年３月１３日に、日本に出願された特願２００８－０６４１１１号に基づき優先権を主張し、その内容をここに援用する。
　ＩＩＩ族窒化物半導体は、可視光から紫外光領域の範囲に相当するエネルギーの直接遷移型のバンドギャップを有し、発光効率に優れていることから、発光ダイオード（ＬＥＤ）やレーザダイオード（ＬＤ）等の半導体発光素子として製品化され、各種用途で使用されている。また、電子デバイスに用いた場合でも、ＩＩＩ族窒化物半導体は、従来のＩＩＩ－Ｖ族化合物半導体を用いた場合に比べて優れた特性が得られるポテンシャルを有している。
　このようなＩＩＩ族窒化物半導体は、一般的に、トリメチルガリウム、トリメチルアルミニウムおよびアンモニアを原料として、有機金属化学気相成長（ＭＯＣＶＤ）法によって製造されている。ＭＯＣＶＤ法は、キャリアガスに原料の蒸気を含ませて基板表面に運搬し、加熱された基板の表面で原料を分解させることにより、結晶を成長させる方法である。
　従来、ＩＩＩ族窒化物半導体の単結晶ウェーハは市販されておらず、ＩＩＩ族窒化物半導体としては、異なる材料の単結晶ウェーハ上に結晶を成長させて得る方法が一般的である。このような、異種基板と、その上にエピタキシャル成長させるＩＩＩ族窒化物半導体結晶との間には、大きな格子不整合が存在する。例えば、サファイア（Ａｌ２Ｏ３）からなる基板上に窒化ガリウム（ＧａＮ）を直接成長させた場合、両者の間には１６％の格子不整合が存在する。また、ＳｉＣからなる基板上に窒化ガリウムを直接成長させた場合には、両者の間に６％の格子不整合が存在する。一般に、上述のような大きな格子不整合が存在する場合、基板上に結晶を直接エピタキシャル成長させることが困難となり、また、成長させた場合であっても結晶性の良好な結晶が得られないという問題がある。
　そこで、有機金属化学気相成長（ＭＯＣＶＤ）法により、サファイア単結晶基板もしくはＳｉＣ単結晶基板の上に、ＩＩＩ族窒化物半導体結晶をエピタキシャル成長させる際、まず、基板上に窒化アルミニウム（ＡｌＮ）や窒化アルミニウムガリウム（ＡｌＧａＮ）からなる低温バッファ層と呼ばれる層を積層し、その上に高温でＩＩＩ族窒化物半導体結晶をエピタキシャル成長させる方法が提案されており、一般に行われている（例えば、特許文献１、２）。
　しかしながら、特許文献１及び２に記載された方法では、基本的に、基板とその上に成長されるＩＩＩ族窒化物半導体結晶との間が格子整合していないため、成長した結晶の内部に、表面に向かって伸びる貫通転位と呼ばれる転位を内包した状態となる。このため、結晶に歪みが生じてしまい、構造を適正化しなければ充分な発光強度を得ることができず、また、生産性が低下してしまう等の問題があった。
　また、上記バッファ層をＭＯＣＶＤ以外の方法で成膜する技術も提案されており、例えば、高周波スパッタで成膜したバッファ層上に、ＭＯＣＶＤによって同じ組成の結晶を成長させる方法が提案されている（例えば、特許文献３）。しかしながら、特許文献３に記載の方法では、基板上に、安定して良好な結晶を積層することができないという問題がある。
　そこで、安定して良好な結晶を得るため、バッファ層を成長させた後、アンモニアと水素からなる混合ガス中でアニールする方法（例えば、特許文献４）や、バッファ層を４００℃以上の温度で、ＤＣスパッタによって成膜する方法（例えば、特許文献５）等が提案されている。しかしながら、上記特許文献４～５に記載の何れの方法においても、基板とその上に成長されるＩＩＩ族窒化物半導体結晶との間が格子不整合となった場合には、安定して良好な結晶を得ることが困難であるという問題があった。
　また、上記特許文献１～５の何れにおいても、特に、結晶の転位密度に大きく関わり、ＬＥＤ等の発光素子の特性を向上させるために重要となる、ＧａＮからなる下地層の（１０－１０）面の結晶性が低いという大きな問題があった。
特許第３０２６０８７号公報 特開平４－２９７０２３号公報 特公平５－８６６４６号公報 特許第３４４０８７３号公報 特許第３７００４９２号公報
　本発明は上記問題に鑑みてなされたものであり、良好に配向した均一性の高いバッファ層が基板上に形成され、バッファ層上に結晶性の良好なＩＩＩ族窒化物半導体からなる層が形成されている、素子特性に優れたＩＩＩ族窒化物半導体素子及びその製造方法を提供することを目的とする。また、本発明は、発光特性に優れたＩＩＩ族窒化物半導体発光素子及びその製造方法、並びにランプを提供することを目的とする。
　本発明者等は、結晶性に優れたＩＩＩ族窒化物半導体結晶を成膜するために鋭意研究を重ねたところ、基板上に形成されるバッファ層の各結晶軸の格子定数を適正にコントロールすることにより、バッファ層の均一性が向上し、さらに、バッファ層上に形成されるＩＩＩ族窒化物半導体の結晶性が向上することを見出し、本発明を完成させた。
　すなわち、本発明は以下に関する。
［１］　基板上に、少なくともＩＩＩ族窒化物化合物からなるバッファ層が積層されてなるＩＩＩ族窒化物半導体素子であって、
　前記バッファ層が、ＡｌＮからなり、
　前記バッファ層のa軸の格子定数が、バルク状態におけるＡｌＮのa軸の格子定数よりも小さいＩＩＩ族窒化物半導体素子。
［２］　前記バッファ層の格子定数が、下記（１）式で表される関係を満たす上記［１］に記載のＩＩＩ族窒化物半導体素子。
　（ｃ０－ｃ）／（ａ０－ａ）　≧　―１．４　・・・・・（１）
　（但し、（１）式中、ｃ０はバルクのＡｌＮのｃ軸の格子定数、ｃはバッファ層のｃ軸の格子定数、ａ０はバルクのＡｌＮのａ軸の格子定数、ａはバッファ層のａ軸の格子定数である。）
［３］　前記バッファ層のｃ軸の格子定数が５Å以上である上記［１］又は［２］に記載のＩＩＩ族窒化物半導体素子。
［４］　前記バッファ層が、単結晶組織からなる上記［１］～［３］の何れか１項に記載のＩＩＩ族窒化物半導体素子。
［５］　前記バッファ層が、柱状結晶の集合体からなる上記［１］～［３］の何れか１項に記載のＩＩＩ族窒化物半導体素子。
［６］　前記バッファ層の膜厚が、１０～５００ｎｍの範囲である上記［１］～［５］の何れか１項に記載のＩＩＩ族窒化物半導体素子。
［７］　前記バッファ層の膜厚が、２０～１００ｎｍの範囲である上記［１］～［５］の何れか１項に記載のＩＩＩ族窒化物半導体素子。
［８］　前記バッファ層が、前記基板表面の少なくとも９０％を覆うように形成されている上記［１］～［７］の何れか１項に記載のＩＩＩ族窒化物半導体素子。
［９］　前記基板がサファイアからなる上記［１］～［８］の何れか１項に記載のＩＩＩ族窒化物半導体素子。
［１０］　前記バッファ層は、Ｖ族元素を含むガスと金属材料とを、プラズマで活性化して反応させることによって成膜されたものである上記［１］～［９］の何れか１項に記載のＩＩＩ族窒化物半導体素子。
［１１］　前記バッファ層は、反応性スパッタ法によって成膜されたものである上記［１０］に記載のＩＩＩ族窒化物半導体素子。
［１２］　前記バッファ層上に、ＩＩＩ族窒化物半導体からなる下地層が形成されている上記［１］～［１１］の何れか１項に記載のＩＩＩ族窒化物半導体素子。
［１３］　前記下地層がＧａＮからなる上記［１２］に記載のＩＩＩ族窒化物半導体素子。
［１４］　前記バッファ層上に形成される下地層が、ＭＯＣＶＤ法によって成膜されるものである上記［１２］又は［１３］に記載のＩＩＩ族窒化物半導体素子。
［１５］　前記下地層の（０００２）面のＸ線ロッキングカーブ半値幅が１００ａｒｃｓｅｃ以下である上記［１２］～［１４］のいずれか１項に記載のＩＩＩ族窒化物半導体素子。
［１６］　前記下地層の（１０－１０）面のＸ線ロッキングカーブ半値幅が３００ａｒｃｓｅｃ以下である上記［１２］～［１５］の何れか１項に記載のＩＩＩ族窒化物半導体素子。
［１７］　上記［１２］～［１６］の何れか１項に記載のＩＩＩ族窒化物半導体素子に備えられる下地層上に、少なくとも、ｎ型半導体層、発光層及びｐ型半導体層が順次積層されてなるＩＩＩ族窒化物半導体発光素子。
［１８］　基板上に、少なくともＩＩＩ族窒化物化合物からなるバッファ層を積層するＩＩＩ族窒化物半導体素子の製造方法であって、
　前記バッファ層を、ＡｌＮから形成し、且つ、前記バッファ層のa軸の格子定数がバルク状態におけるＡｌＮのa軸の格子定数よりも小さい関係を満たす条件として形成するＩＩＩ族窒化物半導体素子の製造方法。
［１９］　前記バッファ層を、該バッファ層の格子定数が下記（１）式で表される関係を満たす条件として形成する上記［１８］に記載のＩＩＩ族窒化物半導体素子の製造方法。
　（ｃ０－ｃ）／（ａ０－ａ）　≧　―１．４　・・・・・（１）
　（但し、（１）式中、ｃ０はバルクのＡｌＮのｃ軸の格子定数、ｃはバッファ層のｃ軸の格子定数、ａ０はバルクのＡｌＮのａ軸の格子定数、ａはバッファ層のａ軸の格子定数である。）
［２０］　前記バッファ層を、該バッファ層のｃ軸の格子定数が５Å以上である関係を満たす条件として形成する上記［１８］又は［１９］に記載のＩＩＩ族窒化物半導体素子の製造方法。
［２１］　前記バッファ層を、Ｖ族元素を含むガスと金属材料とをプラズマで活性化して反応させることによって成膜する上記［１８］～［２０］の何れか１項に記載のＩＩＩ族窒化物半導体素子の製造方法。
［２２］　前記バッファ層を、反応性スパッタ法を用いて成膜する上記［２１］に記載のＩＩＩ族窒化物半導体素子の製造方法。
［２３］　前記バッファ層を、成膜装置のチャンバ内において到達真空度、１．０×１０－３Ｐａ以下の条件で製造する上記［１８］～［２２］の何れか１項に記載のＩＩＩ族窒化物半導体素子の製造方法。
［２４］　前記成膜装置のチャンバ内においてダミー放電を行なった後、前記バッファ層を形成する上記［１８］～［２３］のいずれか１項に記載のＩＩＩ族窒化物半導体素子の製造方法。
［２５］　前記基板に対してプラズマ処理による前処理を施した後、前記バッファ層を形成する上記［１８］～［２４］の何れか１項に記載のＩＩＩ族窒化物半導体素子の製造方法。
［２６］　前記プラズマ処理が逆スパッタである上記［２５］に記載のＩＩＩ族窒化物半導体素子の製造方法。
［２７］　前記バッファ層を、前記基板の温度を４００～８００℃の範囲として形成する上記［１８］～［２６］の何れか１項に記載のＩＩＩ族窒化物半導体素子の製造方法。
［２８］　前記バッファ層上に、ＭＯＣＶＤ法を用いて下地層を形成する上記［１８］～［２７］の何れか１項に記載のＩＩＩ族窒化物半導体素子の製造方法。
［２９］　上記［２８］に記載の製造方法で得られるＩＩＩ族窒化物半導体素子に備えられる下地層の上に、少なくとも、ｎ型半導体層、発光層及びｐ型半導体層を順次積層するＩＩＩ族窒化物半導体発光素子の製造方法。
［３０］　上記［１８］～［２８］の何れか１項に記載の製造方法によって得られるＩＩＩ族窒化物半導体素子。
［３１］　上記［２９］に記載の製造方法によって得られるＩＩＩ族窒化物半導体発光素子。
［３２］　上記［１７］又は［３１］の何れか１項に記載のＩＩＩ族窒化物半導体発光素子が用いられてなるランプ。
　本発明のＩＩＩ族窒化物半導体素子によれば、バッファ層がＡｌＮからなり、前記バッファ層のa軸の格子定数が、バルク状態におけるＡｌＮのa軸の格子定数よりも小さいので、結晶の均一性が高く良好に配向したバッファ層が得られる。また、その上に形成され、かつＩＩＩ族窒化物半導体からなる下地層の結晶性が向上する。結果、素子特性に優れたＩＩＩ族窒化物半導体素子が得られる。また、本発明のＩＩＩ族窒化物半導体発光素子は、ＩＩＩ族窒化物半導体素子に備えられる下地層上に、ｎ型半導体層、発光層及びｐ型半導体層が順次積層されてなるので、発光特性に優れたものとなる。
本発明に係るＩＩＩ族窒化物半導体素子（ＩＩＩ族窒化物半導体発光素子）の一例を模式的に説明する図であり、積層半導体の断面構造を示す概略図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の一例を模式的に説明する図であり、平面構造を示す概略図である。 本発明に係るＩＩＩ族窒化物半導体発光素子の一例を模式的に説明する図であり、断面構造を示す概略図である。 本発明に係るＩＩＩ族窒化物半導体発光素子を用いて構成したランプを模式的に説明する概略図である。 本発明に係るＩＩＩ族窒化物半導体素子（ＩＩＩ族窒化物半導体発光素子）の製造方法の一例を模式的に説明する図であり、チャンバ内にターゲットが備えられたスパッタ装置の構造を示す概略図である。 本発明に係るＩＩＩ族窒化物半導体素子の一例を模式的に説明する図であり、ＡｌＮからなるバッファ層の格子定数の関係を示すグラフである。 本発明に係るＩＩＩ族窒化物半導体素子の一例を模式的に説明する図であり、ＡｌＮからなるバッファ層の格子定数の指標である次式｛（ｃ０－ｃ）／（ａ０－ａ）｝で表される数値と、ＧａＮからなる下地層の（０００２）面のＸ線ロッキングカーブ半値幅との関係を示すグラフである。 本発明に係るＩＩＩ族窒化物半導体素子の一例を模式的に説明する図であり、ＡｌＮからなるバッファ層の格子定数と、ＧａＮからなる下地層の（１０－１０）面のＸ線ロッキングカーブ半値幅との関係を示すグラフである。
符号の説明
　１…ＩＩＩ族窒化物半導体発光素子、１０…積層半導体（ＩＩＩ族窒化物半導体素子）、１１…基板、１１ａ…表面、１２…バッファ層、１３…下地層、１４…ｎ型半導体層、１５…発光層、１６…ｐ型半導体層、３…ランプ、４０…スパッタ装置（成膜装置）、４１…チャンバ
　以下に、本発明のＩＩＩ族窒化物半導体素子及びその製造方法、ＩＩＩ族窒化物半導体発光素子及びその製造方法、並びにランプの実施形態について、図１～８を適宜参照しながら説明する。
［ＩＩＩ族窒化物半導体素子（ＩＩＩ族窒化物半導体発光素子）］
　本実施形態のＩＩＩ族窒化物半導体素子（以下、半導体素子と略称することがある）においては、基板１１上に、少なくともＩＩＩ族窒化物化合物からなるバッファ層１２が積層されており、該バッファ層１２がＡｌＮからなり、バッファ層１２のa軸の格子定数（ｌａｔｔｉｃｅ　ｃｏｎｓｔａｎｔ）が、バルク状態におけるＡｌＮのa軸の格子定数よりも小さい（図１に示す積層半導体１０を参照）。また、本実施形態の半導体素子においては、バッファ層１２の格子定数が上記関係を満たすとともに、下記（１）式で表される関係を満たすことが好ましい。
　（ｃ０－ｃ）／（ａ０－ａ）　≧　―１．４　・・・・・（１）
　但し、（１）式中、ｃ０はバルクのＡｌＮのｃ軸の格子定数、ｃはバッファ層のｃ軸の格子定数、ａ０はバルクのＡｌＮのａ軸の格子定数、ａはバッファ層のａ軸の格子定数である。
＜積層構造＞
　図１は、本発明に係る半導体素子の一例を説明するための図であり、基板上にＩＩＩ族窒化物半導体が形成された積層半導体の一例を示す概略断面図である。
　図１に示す積層半導体（ＩＩＩ族窒化物半導体素子、ＩＩＩ族窒化物半導体発光素子）１０においては、基板１１上に、ＩＩＩ族窒化物化合物からなり、上記（１）式で表される関係を満たす格子定数を有するバッファ層１２が積層されており、図示例では、バッファ層１２の上に下地層１３が形成されている。
　また、図１に示す例の積層半導体１０においては、下地層１３の上に、さらに、ｎ型半導体層１４、発光層１５、及びｐ型半導体層１６が順次積層され、これら各層からなるＬＥＤ構造（半導体層２０）が形成される。これにより、積層半導体１０は、ＩＩＩ族窒化物半導体発光素子として構成されている。
　以下、本実施形態のＩＩＩ族窒化物半導体素子（ＩＩＩ族窒化物半導体発光素子）の積層構造について詳述する。
『基板』
　基板１１の材料としては、特に限定されないが、サファイアを用いることが好ましい。
　一般に、ＩＩＩ族窒化物半導体結晶が積層される基板の材料としては、表面上にＩＩＩ族窒化物半導体結晶がエピタキシャル成長する基板の材料であればよく、例えば、サファイア、ＳｉＣ、シリコン、酸化亜鉛、酸化マグネシウム、酸化マンガン、酸化ジルコニウム、酸化マンガン亜鉛鉄、酸化マグネシウムアルミニウム、ホウ化ジルコニウム、酸化ガリウム、酸化インジウム、酸化リチウムガリウム、酸化リチウムアルミニウム、酸化ネオジウムガリウム、酸化ランタンストロンチウムアルミニウムタンタル、酸化ストロンチウムチタン、酸化チタン、ハフニウム、タングステン、モリブデン等が挙げられる。この中でも、サファイア、ＳｉＣ等の六方晶構造を有する材料を基板に用いることが、結晶性の良好なＩＩＩ族窒化物半導体を積層できる点で好ましく、サファイアを用いることが最も好ましい。
　また、基板の大きさとしては、通常は直径２インチ程度のものが用いられるが、本発明のＩＩＩ族窒化物半導体素子では、直径４～６インチの基板を使用することも可能である。
　なお、上記基板材料の内、高温でアンモニアに接触することで化学的な変性を引き起こすことが知られている酸化物基板や金属基板等を用いた場合には、アンモニアを使用せずにバッファ層を成膜した後、アンモニアを使用する方法で後述の下地層を成膜した際、本実施形態のバッファ層がコート層として作用するので、基板の化学的な変質を防ぐ点で効果的である。また、一般的に、スパッタ法は基板の温度を低く抑えることが可能なので、高温で分解してしまう性質を持つ材料からなる基板を用いた場合でも、基板１１にダメージを与えることなく基板上への各層の成膜が可能である。
『バッファ層』
　バッファ層１２は、上記材料からなる基板１１上に積層される。また、バッファ層１２は、ＡｌＮからなり、例えば、Ｖ族元素を含むガスと金属材料とをプラズマで活性化して反応させる反応性スパッタ法によって形成することができる。
　本実施形態のような、プラズマ化した金属原料を用いた方法で成膜された膜は、配向が得られ易いという作用がある。
　このようなバッファ層をなすＩＩＩ族窒化物の結晶は、六方晶系の結晶構造を持ち、成膜条件をコントロールすることにより、単結晶膜とすることができる。また、ＩＩＩ族窒化物の結晶は、上記成膜条件をコントロールすることにより、六角柱を基本とした集合組織からなる柱状結晶とすることも可能である。なお、ここで説明する柱状結晶とは、隣接する結晶粒との間に結晶粒界を形成して隔てられており、それ自体は縦断面形状として柱状になっている結晶のことをいう。
　バッファ層１２は、単結晶構造であることが、バッファ機能の面から好ましい。上述したように、ＩＩＩ族窒化物の結晶は六方晶系の結晶を有し、六角柱を基本とした組織を形成する。ＩＩＩ族窒化物の結晶は、成膜等の条件を制御することにより、面内方向にも成長した結晶を成膜することが可能となる。このような単結晶構造を有するバッファ層１２を基板１１上に成膜した場合、バッファ層１２のバッファ機能が有効に作用するため、その上に成膜されるＩＩＩ族窒化物半導体の層は、良好な配向性及び結晶性を持つ結晶膜となる。
　バッファ層１２の膜厚は、１０～５００ｎｍの範囲とされていることが好ましい。バッファ層１２の膜厚をこの範囲とすることにより、良好な配向性を有し、格子定数が上記（１）式で表される関係とされるとともに、バッファ層１２上にＩＩＩ族窒化物半導体からなる各層を成膜する際に、コート層として有効に機能するバッファ層１２が得られる。
　バッファ層１２の膜厚が１０ｎｍ未満だと、上述したコート層としての機能が充分でなくなる虞がある。また、５００ｎｍを超える膜厚でバッファ層１２を形成した場合、コート層としての機能には変化が無いのにも関わらず成膜処理時間が長くなり、生産性が低下する虞がある。また、バッファ層１２の膜厚が、１０ｎｍ未満あるいは５００ｎｍ超の場合には、格子定数を、上記（１）式で表される関係を満たすように制御するのが困難となる。
　また、バッファ層１２の膜厚は、２０～１００ｎｍの範囲とされていることがより好ましい。
　本実施形態では、バッファ層１２の組成がＡｌＮからなることが好ましい。
　一般に、基板上に積層させるバッファ層１２の組成としては、Ａｌを含有する組成が好ましく、一般式ＡｌＸＧａ１－ＸＮ（１≧Ｘ≧０）で表されるＩＩＩ族窒化物化合物であれば、如何なる材料でも用いることができる。さらに、Ｖ族としてＡｓやＰが含有される組成を用いることもできる。なかでも、バッファ層の組成がＡｌを含む場合には、ＧａＡｌＮが好ましく、この場合には、Ａｌの組成が５０％以上であることがより好ましい。また、上述したように、バッファ層１２の構成はＡｌＮからなることが最も好ましい。
　また、バッファ層１２を構成する材料としては、ＩＩＩ族窒化物半導体と同じ結晶構造を有するものを用いることができるが、格子の長さが後述の下地層を構成するＩＩＩ族窒化物半導体に近いものが好ましく、特に周期表のＩＩＩａ族元素の窒化物が好適である。
　バッファ層１２は、基板１１の表面１１ａの少なくとも６０％以上、好ましくは８０％以上を覆っている必要があり、９０％以上を覆うように形成されていることが、基板１１のコート層としての機能面からより好ましい。また、バッファ層１２は、表面１１ａの１００％、即ち、基板１１の表面１１ａ上を隙間無く覆うように形成されていることが最も好ましい。バッファ層１２が基板１１の表面１１ａを覆う領域が小さくなると、基板１１が大きく露出するためにコート層として機能せず、ＩＩＩ族窒化物半導体結晶を成長させる半導体原料と基板との間で反応が生じ、バッファ層１２上に形成される後述の下地層１３の平坦性を損なう虞がある。
「格子定数」
　本実施形態では、バッファ層１２のa軸の格子定数が、バルク状態におけるＡｌＮのa軸の格子定数よりも小さいことが好ましい。また、本実施形態の半導体素子は、バッファ層１２の格子定数が上記関係を満たすとともに、さらに、下記（１）式で表される関係を満たす膜とされていることがより好ましい（図６のグラフにおける領域Ｅ１、Ｅ２を参照）。
　（ｃ０－ｃ）／（ａ０－ａ）　≧　―１．４　・・・・・（１）
　但し、（１）式中、ｃ０はバルクのＡｌＮのｃ軸の格子定数、ｃはバッファ層のｃ軸の格子定数、ａ０はバルクのＡｌＮのａ軸の格子定数、ａはバッファ層のａ軸の格子定数である。
　なお、本発明において説明するバルク状態とは、外部から応力等が付加された状態ではなく、表面や界面の影響を無視できる程度の大きさを持った結晶の集合体若しくは単結晶の状態のことである。また、上記結晶は単一の組成からなる。バルク状態におけるＡｌＮの格子定数は、ａ軸が３．１１１Å、ｃ軸が４．９８０Åである（参考文献：Ｉ．Ａｋａｓａｋｉ　ａｎｄ　Ｈ．Ａｍａｎｏ　ｅｔ　ａｌ．，　Ｊｐｎ． Ｊ． Ａｐｐｌ．　Ｐｈｙｓ．　３６　（１９９７）　５３９３－５４０８．）
　本実施形態では、バッファ層１２の格子定数を上記範囲とし、バルク状態のＡｌＮよりもサファイアのa軸に近い条件で構成することにより、サファイアのa軸に整合し、結晶欠陥が少ない、ＡｌＮからなるバッファ層１２が得られる。そして、このようなバッファ層１２の上に、後述のＧａＮからなる下地層１３を積層することにより、例えばサファイアからなる単結晶の基板１１の配向情報を下地層１３が受け継ぐので、（０００２）面及び（１０－１０）面の結晶に優れた下地層１３が得られる。
　また、バッファ層１２においては、ｃ軸の格子定数が、バルク状態におけるＡｌＮのｃ軸の格子定数＝４．９８０Åよりも大きいことが好ましく、５Å以上であることがより好ましい（図６における領域Ｅ２を参照）。
　格子定数は、結晶軸の長さや軸間角度で表され、本実施形態のバッファ層１２のように、六方晶系の構造を有する結晶の場合には、ａ軸の長さ（Å）とｃ軸の長さ（Å）によって表される（六方晶の場合ａ軸≠ｃ軸）。
　本発明者等は、ＩＩＩ族窒化物半導体素子の結晶性を向上させるため、サファイアからなる基板１１上に形成されるバッファ層の格子定数と、その上に形成されＩＩＩ族窒化物半導体からなる下地層の結晶性との関係について鋭意研究を行なった結果、以下に示すような関係について知見した。
　図６は、サファイア基板上に、反応性スパッタ法を用いてＡｌＮから成膜したバッファ層１２の、ａ軸の長さとｃ軸の長さとの関係、つまり、ａ軸の格子定数とｃ軸の格子定数との関係を示すグラフである。図６のグラフ中、符号Ｇの破線は、上記（１）式中において｛（ｃ０－ｃ）／（ａ０－ａ）｝＝－１．４である場合の特性を示す直線である。また、図６のグラフ中において、符号Ｂで示す点は、ＡｌＮのバルク状態における格子定数（ａ軸、ｃ軸）を示す点であり、直線ＧはこのＢ点を通過する直線とされている。
　また、図７は、ＡｌＮからなるバッファ層において、上記（１）式中の左辺に示す｛（ｃ０－ｃ）／（ａ０－ａ）｝の数値とその上に形成されるＧａＮ層（下地層）の（０００２）面のＸＲＣ（Ｘ線ロッキングカーブ）半値幅との関係を示すグラフである。図７のグラフ中、符号Ｊの破線は、上記（１）式中において｛（ｃ０－ｃ）／（ａ０－ａ）＝－１．４｝を示す直線である。
　ここで、一般的に、ＧａＮ等のＩＩＩ族窒化物半導体の場合、（０００２）面のＸＲＣスペクトルの半値幅は結晶の平坦性（モザイシティ、mosaicity）の指標となり、（１０－１０）面のＸＲＣスペクトル半値幅は転位密度（ツイスト、twist）の指標となる。
　図６のグラフに示すように、ＡｌＮからなるバッファ層１２のa軸の格子定数が、バルク状態におけるＡｌＮのa軸の格子定数よりも小さい場合、その上に成長したＧａＮ層（下地層）は、主として表面がミラー状の結晶となる（図６のグラフ中における□印及び◇印のプロットを参照）。また、図６のグラフに示すように、バッファ層１２の格子定数が、さらに上記（１）式で表される関係を満たす場合には、その上に成長したＧａＮ層（下地層）の（０００２）面の配向性が、より一層良好となる（図６のグラフ中における破線Ｇよりも左側の領域Ｅ１、Ｅ２を参照）。
　また、図７のグラフに示すように、バッファ層１２の格子定数が、上記（１）式で表される関係を満たす場合には、その上に成長したＧａＮ層（下地層）の（０００２）面のＸＲＣ半値幅が低い数値を示しており、概ね１００ａｒｃｓｅｃ以下となる（図７のグラフ中における破線Jよりも右側の領域を参照）。これにより、バッファ層の格子定数が、上記（１）式で表される関係を満たす場合には、その上に成長したＧａＮからなる下地層の結晶性が良好となることがわかる。
　一方、バッファ層１２のa軸の格子定数が、バルク状態におけるＡｌＮのa軸の格子定数よりも大きい場合、その上に成長したＧａＮ層は、クラックの発生や表面が曇る等の表面異常が見られ、良好な結晶が得られないことが分かる（図６のグラフ中における△印のプロットを参照）。
　図８は、ＡｌＮからなるバッファ層の格子定数の内のｃ軸の長さと、その上に形成されるＧａＮ層（下地層）の（１０－１０）面のＸＲＣ（Ｘ線ロッキングカーブ）半値幅との関係を示すグラフである。図８のグラフ中、符号ｋの破線は、ＡｌＮのバルクの格子定数を示す直線である。図８のグラフに示すように、バッファ層の格子定数が、破線ｋで表されるバルク状態のＡｌＮの４．９８２Å（ｃ軸）よりも大きい場合には、バッファ層上に形成されるＧａＮ層の（１０－１０）面ＸＲＣ半値幅が小さくなることが分かる。これにより、ＡｌＮからなるバッファ層の格子定数（ｃ軸）を、バルク状態よりも大きくなるように制御することで、その上に形成されるＧａＮ層の結晶性も向上するものと考えられる。
　さらに、バッファ層のｃ軸の格子定数を５Å以上とした場合には、その上に形成されるＧａＮからなる下地層の（１０－１０）面のＸＲＣ半値幅は３００ａｒｃｓｅｃ以下となり、結晶性が良好となる。
　このように、ＧａＮ層（下地層）の結晶性が良好であれば、その上に成膜されＩＩＩ族窒化物半導体（ＧａＮ）からなるn型半導体層、発光層、p型半導体層の各層の結晶性の向上に寄与することが明らかである。
　バッファ層の格子定数が、上述のような範囲である場合に、その上のＧａＮからなる下地層の表面平坦性及び結晶性が向上する理由としては、以下の説明が挙げられる。
　ＡｌＮからなるバッファ層は、ｃ軸配向で基板上に成長するため、ＡｌＮのa軸の格子定数と基板の格子定数との整合性が問題となる。サファイアからなる基板は、ａ軸の格子定数がＡｌＮよりも小さいことから、これによって生じる格子不整合のため、従来の半導体素子においては、ＡｌＮからなるバッファ層中に多くの結晶欠陥が存在する状態となっていた。これに対し、本発明のように、ＡｌＮからなるバッファ層の成膜条件を適宜制御することにより、バルク状態におけるＡｌＮのa軸の格子定数よりも小さく、サファイアの格子に整合したバッファ層（ＡｌＮ）を成膜できる。このようなＡｌＮからなるバッファ層には結晶欠陥が少なく、良好に配向した膜となる。そのため、その上に成長するＧａＮからなる下地層は、表面状態の良好なミラー状の結晶となる。
　また、ＡｌＮからなるバッファ層のa軸の格子定数を、基板をなすサファイアに整合するように小さくした場合、結晶にかかる応力を緩和しようとして結晶がｃ軸方向に伸びるため、ｃ軸の格子定数が増加する。この際、ＡｌＮ結晶中の応力が大き過ぎると、結晶中に不均一な歪みが生じてしまう。本発明においては、ＡｌＮからなるバッファ層１２の格子定数を上記範囲に規定しているので、ＡｌＮ結晶中の応力が適度となり、均一に格子が変形する。これにより、バッファ層１２上に成長する、ＧａＮからなる下地層１３において、ｃ軸方向の結晶性を示す（０００２）面のＸＲＣ半値幅が小さくなり、表面平坦性に優れた結晶となる。
　また、ＡｌＮ結晶中に応力が加わった際、内部に結晶欠陥が生じることによって応力が緩和されることがある。ＡｌＮからなるバッファ層のｃ軸格子定数が、バルク状態におけるＡｌＮのｃ軸の格子定数よりも大きい場合には、ＡｌＮ中の結晶欠陥が少ないため、その上に積層されるＧａＮ（下地層１３）の転位密度の指標となる（１０－１０）面のＸＲＣ半値幅が小さくなる。よって、バッファ層１２のｃ軸の格子定数が５Å以上の場合には、下地層１３の結晶性が良好となる。
　上述したように、バッファ層１２の格子定数が、上述したような領域Ｅ１、Ｅ２に含まれる範囲の関係であれば、バッファ層１２が良好に配向するので、その上に形成されるＧａＮ層（下地層）の表面平坦性及び結晶性が良好となる。
　これに対して、後述の実施例において詳細を説明するが、図６のグラフ中、格子定数の関係が、直線Ｇよりも右側、つまり、ａ軸の格子定数が大となる側に含まれるバッファ層（ＡｌＮ）の場合には、その上に形成されるＧａＮ層（下地層）の配向性が劣ることが明らかとなっている。また、図６のグラフ中、格子定数の関係が、直線Ｇよりも右側であって、且つ、ａ軸の格子定数が、バルク状態におけるＡｌＮのａ軸の格子定数（３．１１Å）よりも大きなバッファ層（ＡｌＮ）の場合には、その上に形成されるＧａＮ層（下地層）の表面平坦性が劣ることが明らかとなっている。
　このように、格子定数が、本発明で規定する関係を満たす条件とされていない従来のバッファ層の場合には、その上に形成されるＧａＮ層（下地層）の表面平坦性や結晶性が劣る膜となるという問題がある。
　これに対し、本実施形態のＩＩＩ族窒化物半導体素子においては、バッファ層１２を、格子定数が上記関係を満たすように制御することにより、ＡｌＮからなるバッファ層１２とサファイアからなる基板１１との格子整合性が向上するので、バッファ層１２が配向性に優れた層となる。このようなバッファ層１２上に形成され、かつＩＩＩ族窒化物半導体（ＧａＮ）からなる下地層１３は、結晶性に優れた層となるので、素子特性に優れるＩＩＩ族窒化物半導体素子が得られる。また、上述のようなバッファ層１２が備えられたＩＩＩ族窒化物半導体素子を用いてＬＥＤ構造を構成することにより、発光特性に優れたＩＩＩ族窒化物半導体発光素子を実現することが可能となる。
『半導体層』
　図１に示すように、本実施形態の積層半導体１０においては、上述のようなバッファ層１２上に積層され、かつＩＩＩ族窒化物半導体からなる下地層１３が形成されている。また、下地層１３の上に、さらに、ＩＩＩ族窒化物半導体からなるｎ型半導体層１４、発光層１５及びｐ型半導体層１６が順次積層されることにより、半導体層２０が形成されている。
　ＩＩＩ族窒化物半導体としては、例えば、一般式ＡｌＸＧａＹＩｎＺＮ１－ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化ガリウム系化合物半導体が多数知られており、本発明においても、それら周知の窒化ガリウム系化合物半導体を含む、一般式ＡｌＸＧａＹＩｎＺＮ１－ＡＭＡ（０≦Ｘ≦１、０≦Ｙ≦１、０≦Ｚ≦１で且つ、Ｘ＋Ｙ＋Ｚ＝１。記号Ｍは窒素（Ｎ）とは別の第Ｖ族元素を表し、０≦Ａ＜１である。）で表わされる窒化ガリウム系化合物半導体を何ら制限なく用いることができる。
　窒化ガリウム系化合物半導体は、Ａｌ、ＧａおよびＩｎ以外に他のＩＩＩ族元素を含有することができ、必要に応じてＧｅ、Ｓｉ、Ｍｇ、Ｃａ、Ｚｎ、Ｂｅ、Ｐ及びＡｓ等の元素を含有することもできる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料及び反応管材質に含まれる微量不純物を含む場合もある。
「下地層」
　本実施形態の下地層１３は、上述したようにＩＩＩ族窒化物半導体からなり、従来公知のＭＯＣＶＤ法によってバッファ層１２上に積層して成膜される。
　下地層１３の材料としては、必ずしも基板１１上に成膜されたバッファ層１２と同じである必要はなく、異なる材料を用いても構わないが、ＡｌｙＧａ１―ｙＮ層（０≦ｙ≦１、好ましくは０≦ｙ≦０．５、さらに好ましくは０≦ｙ≦０．１）から構成されることが好ましい。また、下地層１３に用いる材料としては、Ｇａを含むＩＩＩ族窒化物化合物、即ちＧａＮ系化合物半導体が用いられることが好ましく、特に、ＡｌＧａＮ、又はＧａＮを好適に用いることができる。
　なお、バッファ層１２をＡｌＮからなる柱状結晶の集合体として形成した場合には、下地層１３がバッファ層１２の結晶性をそのまま引き継がないように、マイグレーションによって転位をループ化させる必要がある。このような材料としても上記Ｇａを含むＧａＮ系化合物半導体が挙げられ、特に、ＡｌＧａＮ、又はＧａＮが好適である。
　下地層１３の膜厚は、０．１～８μｍの範囲とすることが、結晶性の良好な下地層が得られる点で好ましく、０．１～２μｍの範囲とすることが、成膜に要する工程時間を短縮でき、生産性が向上する点でより好ましい。
　下地層１３は、必要に応じて、ｎ型不純物が１×１０１７～１×１０１９個／ｃｍ３の範囲内でドープされた構成としても良いが、アンドープ（＜１×１０１７個／ｃｍ３）の構成とすることもでき、アンドープの方が良好な結晶性を維持できる点で好ましい。
　基板１１が導電性である場合には、下地層１３にドーパントをドープして導電性とすることにより、発光素子の上下に電極を形成することができる。一方、基板１１に絶縁性の材料を用いる場合には、発光素子の同じ面に正極及び負極の各電極が設けられたチップ構造をとることになるので、下地層１３はドープしない結晶とした方が、結晶性が良好となるので好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅが挙げられる。
　本実施形態の下地層１３は、（０００２）面のＸ線ロッキングカーブ（ＸＲＣ）半値幅が１００ａｒｃｓｅｃ以下であることが好ましい。（０００２）面のＸＲＣ半値幅がこのような数値であれば、下地層１３を、優れた結晶性を有する層として構成することができ、下地層１３上に積層されるｎ型半導体層１４、発光層１５及びｐ型半導体層１６の各層の結晶性を向上させることが可能となる。下地層１３の、（０００２）面のＸＲＣ半値幅が１００ａｒｃｓｅｃ超だと、結晶性に劣る層となり、くもりや粗面等の表面異常が生じ、ひいては、その上に成膜される各層の結晶性が低下する。
　また、本実施形態の下地層１３は、（１０－１０）面のＸＲＣ半値幅が３００ａｒｃｓｅｃ以下であることが好ましい。（１０－１０）面のＸＲＣ半値幅がこのような数値であれば、下地層１３を、より優れた結晶性を有する層として構成することができ、その上に積層される各層の結晶性を向上させることが可能となる。
　本実施形態では、バッファ層１２の格子定数が上記関係を満たすとともに、このようなバッファ層１２上に下地層１３が形成される。これにより、結晶性に優れた下地層１３が得られ、さらに、その上に成膜され、かつＩＩＩ族窒化物半導体からなる各層の結晶性が向上する。
「ｎ型半導体層」
　本実施形態のｎ型半導体層１４は、下地層１３上に成膜され、ｎ型コンタクト層１４ａ及びｎ型クラッド層１４ｂから構成される。なお、上述のような下地層１３が、ｎ型コンタクト層を兼ねることも可能である。
｛ｎ型コンタクト層｝
　本実施形態のｎ型コンタクト層１４ａは、ＩＩＩ族窒化物半導体からなり、ＭＯＣＶＤ法、又はスパッタ法によって下地層１３上に積層して成膜することができる。
　ｎ型コンタクト層１４ａは、上述したような下地層１３と同様に、ＡｌＸＧａ１―ＸＮ層（０≦ｘ≦１、好ましくは０≦ｘ≦０．５、さらに好ましくは０≦ｘ≦０．１）から構成されることが好ましい。また、ｎ型不純物がドープされていることが好ましく、ｎ型不純物を１×１０１７～１×１０１９個／ｃｍ３、好ましくは１×１０１８～１×１０１９個／ｃｍ３の濃度で含有することが、負極との良好なオーミック接触の維持、クラック発生の抑制、良好な結晶性の維持の点で好ましい。ｎ型不純物としては、特に限定されないが、例えば、Ｓｉ、ＧｅおよびＳｎ等が挙げられ、好ましくはＳｉおよびＧｅである。また、ｎ型コンタクト層１４ａの成長温度は、下地層１３の成長温度と同様の温度とすることができる。
　ｎ型コンタクト層１４ａを構成する窒化ガリウム系化合物半導体の組成は、下地層１３と同一であることが好ましい。また、下地層１３とｎ型コンタクト層１４ａとの合計の膜厚を、０．１～２０μｍの範囲、好ましくは０．５～１５μｍの範囲、さらに好ましくは１～１２μｍの範囲に設定することが好ましい。膜厚がこの範囲であれば、各層の結晶性が良好に維持される。
｛ｎ型クラッド層｝
　上述したようなｎ型コンタクト層１４ａと、詳細を後述する発光層１５との間には、ｎ型クラッド層１４ｂを設けることが好ましい。ｎ型クラッド層１４ｂを設けることにより、ｎ型コンタクト層１４ａの最表面に生じた平坦性の悪化を改善することができる。ｎ型クラッド層１４ｂは、ＭＯＣＶＤ法等を用いて、ＡｌＧａＮ、ＧａＮ、ＧａＩｎＮ等により成膜することが可能である。また、これらの構造のヘテロ接合や複数回積層した超格子構造を用いてもよい。ＧａＩｎＮとする場合には、発光層１５のＧａＩｎＮのバンドギャップよりも大きくすることが望ましいことは言うまでもない。
　ｎ型クラッド層１４ｂの膜厚は、特に限定されないが、好ましくは５～５００ｎｍの範囲であり、より好ましくは５～１００ｎｍの範囲である。
　また、ｎ型クラッド層１４ｂのｎ型ドープ濃度は１×１０１７～１×１０２０個／ｃｍ３の範囲とされていることが好ましく、より好ましくは１×１０１８～１×１０１９個／ｃｍ３の範囲である。ドープ濃度がこの範囲であると、良好な結晶性の維持および発光素子の動作電圧低減の点で好ましい。
　なお、ｎ型クラッド層１４ｂは、超格子構造を含む層である場合には、詳細な図示を省略するが、１００オングストローム以下の膜厚を有したＩＩＩ族窒化物半導体からなるｎ側第１層と、該ｎ側第１層と組成が異なるとともに１００オングストローム以下の膜厚を有するＩＩＩ族窒化物半導体からなるｎ側第２層とが積層された構造を含んでも良い。また、ｎ型クラッド層１４ｂは、ｎ側第１層とｎ側第２層とが交互に繰返し積層された構造を含んでもよい。また、前記ｎ側第１層又はｎ側第２層の何れかが、発光層１５に接することが好ましい。
　上述のようなｎ側第１層及びｎ側第２層の組成は、例えばＡｌを含むＡｌＧａＮ系（単にＡｌＧａＮと記載することがある）、Ｉｎを含むＧａＩｎＮ系（単にＧａＩｎＮと記載することがある）、ＧａＮとすることができる。また、ｎ側第１層及びｎ側第２層は、ＧａＩｎＮ／ＧａＮの交互構造、ＡｌＧａＮ／ＧａＮの交互構造、ＧａＩｎＮ／ＡｌＧａＮの交互構造、組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造（本発明における“組成の異なる”との説明は、各元素組成比が異なることを指し、以下同様である）、組成の異なるＡｌＧａＮ／ＡｌＧａＮの交互構造であってもよい。本発明においては、ｎ側第１層及びｎ側第２層は、ＧａＩｎＮ／ＧａＮの交互構造又は組成の異なるＧａＩｎＮ／ＧａＩｎＮであることが好ましい。
　上記ｎ側第１層及びｎ側第２層の超格子層は、それぞれ６０オングストローム以下であることが好ましく、それぞれ４０オングストローム以下であることがより好ましく、それぞれ１０オンストローム～４０オングストロームの範囲であることが最も好ましい。超格子層を形成するｎ側第１層とｎ側第２層の膜厚が１００オングストローム超だと、結晶欠陥が入りやすく好ましくない。
　上記ｎ側第１層及びｎ側第２層は、それぞれドープした構造であってもよく、また、ドープ構造／未ドープ構造の組み合わせであってもよい。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、ｎ型クラッド層として、ＧａＩｎＮ／ＧａＮの交互構造又は組成の異なるＧａＩｎＮ／ＧａＩｎＮの交互構造のものを用いた場合には、不純物としてＳｉが好適である。また、上述のようなｎ側超格子多層膜は、ＧａＩｎＮやＡｌＧａＮ、ＧａＮで代表される組成が同じであっても、ドーピングを適宜ＯＮ、ＯＦＦしながら作製してもよい。
「発光層」
　発光層１５は、ｎ型半導体層１４上に積層されるとともにｐ型半導体層１６がその上に積層される層であり、従来公知のＭＯＣＶＤ法等を用いて成膜することができる。また、発光層１５は、図１に示すように、窒化ガリウム系化合物半導体からなる障壁層１５ａと、インジウムを含有する窒化ガリウム系化合物半導体からなる井戸層１５ｂとが交互に繰り返して積層されてなり、図示例では、ｎ型半導体層１４側及びｐ型半導体層１６側に障壁層１５ａが配されている。
　井戸層１５ｂには、インジウムを含有する窒化ガリウム系化合物半導体として、例えば、Ｇａ１－ｓＩｎｓＮ（０＜ｓ＜０．４）等の窒化ガリウムインジウムを用いることができる。
　また、障壁層１５ａには、例えば、インジウムを含有した窒化ガリウム系化合物半導体からなる井戸層１５ｂよりもバンドギャップエネルギーが大きいＡｌｃＧａ１－ｃＮ（０≦ｃ＜０．３）等の窒化ガリウム系化合物半導体を、好適に用いることができる。
　発光層１５全体の膜厚としては、特に限定されないが、例えば、１～５００ｎｍの範囲であることが好ましく、１００ｎｍ前後の膜厚であればより好ましい。膜厚が上記範囲であると、発光出力の向上に寄与する。
「ｐ型半導体層」
　ｐ型半導体層１６は、通常、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂから構成され、ＭＯＣＶＤ法、又は反応性スパッタ法を用いて成膜される。また、ｐ型コンタクト層がｐ型クラッド層を兼ねるように構成されることも可能である。
　本実施形態のｐ型半導体層１６には、導電性をｐ型に制御するためのｐ型不純物が添加される。ｐ型不純物としては、特に限定されないが、Ｍｇを用いることが好ましく、また、同様にＺｎを用いることも可能である。
　また、ｐ型半導体層１６全体の膜厚は、特に限定されないが、好ましくは０．０５～１μｍの範囲である。
｛ｐ型クラッド層｝
　ｐ型クラッド層１６ａの組成は、詳細を後述する発光層１５よりもバンドギャップエネルギーが大きく、発光層１５へのキャリアの閉じ込めができるものであれば特に限定されないが、好ましくは、ＡｌｄＧａ１－ｄＮ（０＜ｄ≦０．４、好ましくは０．１≦ｄ≦０．３）のものが挙げられる。ｐ型クラッド層１６ａが、このようなＡｌＧａＮからなることが、発光層１５へのキャリアの閉じ込めの点で好ましい。
　ｐ型クラッド層１６ａの膜厚は、特に限定されないが、好ましくは１～４００ｎｍであり、より好ましくは５～１００ｎｍである。
　ｐ型クラッド層１６ａにｐ型不純物を添加することによって得られるｐ型ドーパント濃度は、１×１０１８～５×１０２１個／ｃｍ３の範囲とされていることが好ましく、より好ましくは１×１０１９～５×１０２０個／ｃｍ３である。ｐ型ドーパント濃度が上記範囲であると、結晶性を低下させることなく良好なｐ型結晶が得られる。
　また、本実施形態のｐ型クラッド層１６ａは、上述したｎ型クラッド層１４ｂと同様、複数回積層した超格子構造を含むことができる。ｐ型クラッド層１６ａは、超格子構造を含む層である場合には、詳細な図示を省略するが、１００オングストローム以下の膜厚を有したＩＩＩ族窒化物半導体からなるｐ側第１層と、該ｐ側第１層と組成が異なるとともに１００オングストローム以下の膜厚を有したＩＩＩ族窒化物半導体からなるｐ側第２層とが積層された構造を含んでも良い。また、ｐ側第１層とｐ側第２層とが交互に繰返し積層された構造を含んでも良い。
　上述のようなｐ側第１層及びｐ側第２層の組成は、それぞれ異なっていてもよく、例えば、ＡｌＧａＮ、ＧａＩｎＮ又はＧａＮの内の何れの組成であっても良い、また、ＧａＩｎＮ／ＧａＮの交互構造、ＡｌＧａＮ／ＧａＮの交互構造、又はＧａＩｎＮ／ＡｌＧａＮの交互構造であっても良い。本発明においては、ｐ側第１層及びｐ側第２層の組成は、ＡｌＧａＮ／ＡｌＧａＮ又はＡｌＧａＮ／ＧａＮの交互構造であることが好ましい。
　上記ｐ側第１層及びｐ側第２層の超格子層は、それぞれ６０オングストローム以下であることが好ましく、それぞれ４０オングストローム以下であることがより好ましく、それぞれ１０オングストローム～４０オングストロームの範囲であることが最も好ましい。超格子層を形成するｐ側第１層とｐ側第２層の膜厚が１００オングストローム超だと、結晶欠陥等を多く含む層となり、好ましくない。
　上記ｐ側第１層及びｐ側第２層の構造は、それぞれドープした構造であっても良く、また、ドープ構造／未ドープ構造の組み合わせであっても良い。ドープされる不純物としては、上記材料組成に対して従来公知のものを、何ら制限無く適用できる。例えば、ｐ型クラッド層として、ＡｌＧａＮ／ＧａＮの交互構造又は組成の異なるＡｌＧａＮ／ＡｌＧａＮの交互構造を有する層を用いた場合には、不純物としてＭｇが好適である。また、上述のようなｐ側超格子多層膜は、ＧａＩｎＮやＡｌＧａＮ、ＧａＮで代表される組成が同じであっても、ドーピングを適宜ＯＮ、ＯＦＦしながら作製してもよい。
｛ｐ型コンタクト層｝
　ｐ型コンタクト層１６ｂとしては、少なくともＡｌｅＧａ１－ｅＮ（０≦ｅ＜０．５、好ましくは０≦ｅ≦０．２、より好ましくは０≦ｅ≦０．１）を含んでなる窒化ガリウム系化合物半導体層である。Ａｌ組成が上記範囲であると、良好な結晶性の維持およびｐオーミック電極（後述の透光性電極１７を参照）との良好なオーミック接触の点で好ましい。
　ｐ型コンタクト層１６ｂの膜厚は、特に限定されないが、１０～５００ｎｍが好ましく、より好ましくは５０～２００ｎｍである。膜厚がこの範囲であると、発光出力の点で好ましい。
　また、ｐ型コンタクト層１６ｂにｐ型不純物を添加することによって得られるｐ型ドーパント濃度は、１×１０１８～１×１０２１個／ｃｍ３の範囲とされていることが、良好なオーミック接触の維持、クラック発生の防止、良好な結晶性の維持の点で好ましく、より好ましくは５×１０１９～５×１０２０個／ｃｍ３の範囲である。
　本実施形態の積層半導体１０は、上述したように、格子定数が上記（１）式で表される関係を満たすバッファ層１２が備えられ、その上にＩＩＩ族窒化物半導体からなる下地層１３が備えられ構成なので、素子特性に優れたＩＩＩ族窒化物半導体素子が得られる。さらに、下地層１３上に、ＩＩＩ族窒化物半導体からなるｎ型半導体層１４、発光層１５及びｐ型半導体層１６が順次積層されたＬＥＤ構造を有する構成とした場合には、各層が結晶性に優れた層となり、発光特性に優れたＩＩＩ族窒化物半導体発光素子を実現することが可能となる。
＜発光ダイオード（ＬＥＤ）構造＞
　図２の平面図及び図３の断面図に示す例のように、積層半導体１０に備えられるｐ型半導体層１６上に透光性正極１７を形成し、その上に正極ボンディングパッド１８を形成するとともに、ｎ型半導体層１４のｎ型コンタクト層１４ａに設けられる露出領域１４ｄに負極１９を形成することにより、発光ダイオード（ＩＩＩ族窒化物半導体発光素子）１を構成することができる。
『透光性正極』
　透光性正極１７は、上述した積層半導体１０のｐ型半導体層１６（ｐ型コンタクト層１６ｂ）上に形成される透光性の電極である。
　透光性正極１７の材質としては、特に限定されず、ＩＴＯ（Ｉｎ２Ｏ３－ＳｎＯ２）、ＡＺＯ（ＺｎＯ－Ａｌ２Ｏ３）、ＩＺＯ（Ｉｎ２Ｏ３－ＺｎＯ）、ＧＺＯ（ＺｎＯ－Ｇａ２Ｏ３）等が挙げられ、これらの材料を用いて、この技術分野でよく知られた慣用の手段で、透光性正極１７を設けることができる。また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
　また、透光性正極１７は、Ｍｇがドープされたｐ型半導体層１６上のほぼ全面を覆うように形成しても構わないし、隙間を開けて格子状や樹形状に形成しても良い。
『正極ボンディングパッド及び負極』
　正極ボンディングパッド１８は、上述の透光性正極１７上に形成される電極である。
　正極ボンディングパッド１８の材料としては、Ａｕ、Ａｌ、Ｎｉ及びＣｕ等が挙げられ、これらを用いた各種構造が周知であり、これら周知の材料、構造のものを何ら制限無く用いることができる。
　正極ボンディングパッド１８の厚さは、１００～１０００ｎｍの範囲内であることが好ましい。また、ボンディングパッドの特性上、厚い方が、ボンダビリティーが高くなるため、正極ボンディングパッド１８の厚さは３００ｎｍ以上とすることがより好ましい。さらに、製造コストの観点から５００ｎｍ以下とすることが好ましい。
　負極１９は、基板１１上に、ｎ型半導体層１４、発光層１５及びｐ型半導体層１６が順次積層された半導体層において、ｎ型半導体層１４のｎ型コンタクト層１４ａに接するように形成される。このため、負極１９を設ける際は、ｐ型半導体層１６、発光層１５及びｎ型半導体層１４の一部を除去することにより、ｎ型コンタクト層１４ａの露出領域１４ｄを形成し、この上に負極１９を形成する。
　負極１９としては、各種組成および構造の負極が周知であり、これら周知の負極を何ら制限無く用いることができ、この技術分野でよく知られた慣用の手段で設けることができる。
　以上説明したような、本実施形態のＩＩＩ族窒化物半導体素子によれば、基板１１の上に形成されるバッファ層１２がＡｌＮからなり、また、バッファ層１２のa軸の格子定数が、バルクのＡｌＮのa軸の格子定数よりも小さいので、結晶の均一性が高く良好に配向したバッファ層１２が得られる。また、その上に形成され、かつＩＩＩ族窒化物半導体からなる下地層１３の結晶性が向上する。結果、素子特性に優れたＩＩＩ族窒化物半導体素子が得られる。
　また、ＬＥＤ（発光ダイオード）構造を有するＩＩＩ族窒化物半導体発光素子１は、下地層１３の上に、さらに、ｎ型半導体層１４、発光層１５及びｐ型半導体層１６が順次積層されてなるので、発光特性に優れたものとなる。
＜製造方法＞
　本実施形態のＩＩＩ族窒化物半導体素子の製造方法は、基板１１上に、少なくともＩＩＩ族窒化物化合物からなるバッファ層１２を積層する方法であり、バッファ層１２を、ＡｌＮから形成し、且つ、バッファ層１２のa軸の格子定数がバルクのＡｌＮのa軸の格子定数よりも小さい関係を満たす条件として形成する方法である。また、本実施形態の製造方法は、バッファ層１２の格子定数が上記関係を満たすとともに、下記（１）式で表される関係を満たす条件として、バッファ層１２を形成することが好ましい。
　（ｃ０－ｃ）／（ａ０－ａ）　≧　―１．４　・・・・・（１）
　但し、（１）式中、ｃ０はバルクのＡｌＮのｃ軸の格子定数、ｃはバッファ層のｃ軸の格子定数、ａ０はバルクのＡｌＮのａ軸の格子定数、ａはバッファ層のａ軸の格子定数である。
　本実施形態の製造方法では、基板１１上にＩＩＩ族窒化物半導体の結晶をエピタキシャル成長させることにより、図１に示すような積層半導体（ＩＩＩ族窒化物半導体素子、ＩＩＩ族窒化物半導体発光素子）１０を形成する際、まず、基板１１上に、上記（１）式で表される関係を満たす格子定数のバッファ層１２を形成した後、その上に下地層１３を形成する。また、本実施形態では、下地層１３の上に、さらに、ｎ型半導体層１４、発光層１５及びｐ型半導体層１６を順次積層することにより、ＬＥＤ構造（半導体層２０）を有するＩＩＩ族窒化物半導体発光素子を製造する。
　本実施形態では、まず、バッファ層１２を、反応性スパッタ法を用いて形成し、その上に、下地層１３を、ＭＯＣＶＤ法を用いて形成することにより、ＩＩＩ族窒化物半導体素子を製造する。また、本実施形態では、さらに、下地層１３の上に、ｎ型半導体層１４を構成するｎ型コンタクト層１４ａを反応性スパッタ法で形成し、その上のｎ型クラッド層１４ｂ及び発光層１５の各層をＭＯＣＶＤ法で形成し、そして、ｐ型半導体層１６をスパッタ法で形成することにより、ＬＥＤ構造の半導体層２０を備えるＩＩＩ族窒化物半導体発光素子を製造する。
　以下、本実施形態のＩＩＩ族窒化物半導体素子（ＩＩＩ族窒化物半導体発光素子）の製造方法について詳述する。
『バッファ層の形成』
　本実施形態では、バッファ層１２を、Ｖ族元素を含むガスと金属材料とをプラズマで活性化して反応させることによって基板１１上に成膜する。本例では、バッファ層１２を反応性スパッタ法を用いて成膜する。また、本実施形態では、バッファ層１２をＡｌＮから形成し、且つ、バッファ層１２のa軸の格子定数が、バルクのＡｌＮのa軸の格子定数よりも小さい条件として形成する方法であり、またさらに、次式｛（ｃ０－ｃ）／（ａ０－ａ）≧―１．４｝（但し、式中、ｃ０はバルクのＡｌＮのｃ軸の格子定数、ｃはバッファ層のｃ軸の格子定数、ａ０はバルクのＡｌＮのａ軸の格子定数、ａはバッファ層のａ軸の格子定数である）で表される関係を満たす条件として形成することができる。このように、バッファ層１２を成膜する際の条件によって格子定数を制御する。具体的には、到達真空度、ダミー放電及び基板の前処理等による不純物の低減や、基板温度やパワー（及びバイアス）等の条件を適宜設定することによって格子定数の制御を行なうことが可能であり、以下に詳述するような条件並びに手順としている。
「基板の前処理」
　本実施形態では、基板１１を反応器（図５に示すスパッタ装置４０を参照）中に導入した後、バッファ層１２を形成する前に、プラズマ処理による逆スパッタ等の方法を用いて前処理を行うことが望ましい。具体的には、基板１１をＡｒやＮ２のプラズマ中に曝す事によって表面を整えることができる。例えば、ＡｒガスやＮ２ガスなどのプラズマを基板１１表面に作用させる逆スパッタにより、基板１１表面に付着した有機物や酸化物を除去することができる。この場合、基板１１とチャンバとの間に電圧を印加すれば、プラズマ粒子が効率的に基板１１に作用する。このような前処理を基板１１に施すことにより、基板１１の表面１１ａ全面にバッファ層１２を成膜することができ、その上に成膜されるＩＩＩ族窒化物半導体からなる膜の結晶性を高めることが可能となる。
　また、基板１１には、上述のような逆スパッタによる前処理を行なう前に、湿式の前処理を施すことがより好ましい。
　また、基板１１への前処理は、上述した逆スパッタのような、イオン成分と、電荷を持たないラジカル成分とが混合された雰囲気で行なわれるプラズマ処理で行なうことが好ましい。
　ここで、基板の表面からコンタミ等を除去するために、例えば、イオン成分等を単独で基板表面に供給した場合には、エネルギーが強すぎて基板表面にダメージを与えてしまい、基板上に成長させる結晶の品質を低下させてしまうという問題がある。
　本実施形態では、基板１１への前処理として、上述のようなイオン成分とラジカル成分とが混合された雰囲気で行なわれるプラズマ処理を用い、基板１１に適度なエネルギーを持つ反応種を作用させることにより、基板１１表面にダメージを与えずにコンタミ等の除去を行なうことが可能となる。このような効果が得られるメカニズムとしては、イオン成分の割合が少ないプラズマを用いることで基板表面に与えるダメージが抑制されることと、基板表面にプラズマを作用させることによって効果的にコンタミを除去できること等が考えられる。
　本実施形態の製造方法では、基板１１の表面に上記前処理を施すことにより、コンタミが効果的に除去されるので、基板１１上に成膜されるバッファ層１２を、良好に配向した層として形成することができる。また、基板１１の表面からコンタミを効果的に除去することにより、その上に形成されるバッファ層１２を、格子定数が上記関係を満たすように、容易に制御することが可能となる。
「反応性スパッタ法による成膜」
　本例では、基板１１の表面に対して上記前処理を施した後、スパッタ装置４０（図５参照）のチャンバ４１内にアルゴン及び窒素元素含有ガスを導入し、基板１１を５００℃程度に加温する。そして、基板１１側に高周波バイアスを印加するとともに、ＩＩＩ族金属原料として金属Ａｌが用いられた金属ターゲット４７側にパワーを印加してチャンバ４１内にプラズマを発生させ、チャンバ４１内の圧力を一定に保ちながら、基板１１上にＡｌＮからなるバッファ層１２を成膜する。
　バッファ層１２を基板１１上に成膜する方法としては、反応性スパッタ法の他、例えば、ＭＯＣＶＤ法、パルスレーザーデポジション（ＰＬＤ）法、パルス電子線堆積（ＰＥＤ）法等が挙げられ、適宜選択して用いることができるが、反応性スパッタ法が最も簡便で量産にも適しているため、好適な方法である。
（スパッタ装置）
　図５に示す例のスパッタ装置４０では、金属ターゲット４７の下方（図５の下方）にマグネット４２が配され、該マグネット４２が図示略の駆動装置によって金属ターゲット４７の下方で揺動する。チャンバ４１には窒素ガス、及びアルゴンガスが供給され、ヒータ４４に取り付けられた基板１１上に、バッファ層が成膜される。この際、上述のようにマグネット４２が金属ターゲット４７の下方で揺動しているため、チャンバ４１内に閉じ込められたプラズマが移動し、基板１１の表面１１ａの他、側面に対しても、むらなくバッファ層を成膜することが可能となる。
　バッファ層を反応性スパッタ法で成膜する方法としては、ＲＦスパッタ法又はＤＣスパッタ法が挙げられる。ここで、本発明に係る製造方法のように反応性スパッタ法を用い、窒素元素含有ガスとして窒素ガスを用いて成膜を行なう場合、窒素がターゲット（金属材料）表面に吸着することが知られている（Ｍａｔ．Ｒｅｓ．Ｓｏｃ．Ｓｙｍｐ．Ｐｒｏｃ．　Ｖｏｌ．６８、３５７、１９８６を参照）。一般に、金属材料のターゲットを用いてスパッタする場合、ＤＣスパッタ法を用いることが成膜効率の点で好ましい。しかしながら、連続的に放電させるＤＣスパッタ法では、窒素がターゲットに付着することによってターゲット表面のチャージアップ（帯電）を招き、成膜速度が安定しない可能性がある。このため、本発明に係る製造方法では、ＲＦスパッタ法、又は、ＤＣスパッタ法の中でもパルス的にバイアスを与えることができるパルスＤＣスパッタを用いることが好ましく、このようなスパッタ方法で処理可能なスパッタ装置を使用することが好ましい。
　また、バッファ層１２を反応性スパッタ法によって成膜する場合、窒素を含んだガスをリアクタ内に流通させるリアクティブスパッタ法を用いて成膜することが、反応を制御することで結晶性を良好に保つことができ、その良好な結晶性を安定に再現することができる点でより好ましく、このようなリアクティブスパッタ方法で処理可能なスパッタ装置を採用することが好ましい。
　また、ＲＦスパッタ法が採用されたスパッタ装置を用いる場合には、チャージアップを回避する方法として、マグネットの位置をターゲット内で移動させることが好ましい。具体的な運動の方法は、使用するスパッタ装置によって選択することができ、揺動させたり、回転運動させたりすることができる。図５に例示するスパッタ装置４０では、ターゲット４７の下方にマグネット４２が備えられ、このマグネット４２がターゲット４７の下方で回転運動できる構成とされている。
　また、反応性スパッタ法においては、磁場内にプラズマを閉じ込めることによって効率を向上させる技術が一般的に用いられている。この際、ターゲットを偏り無く使用するための方法としては、上述したスパッタ装置４０のように、カソードのマグネット４２の位置をターゲット４７内で移動させつつ成膜するＲＦスパッタ法を用いることが好ましい。このような場合の具体的なマグネットの運動方法としては、使用するスパッタ装置によって適宜選択することができ、例えば、マグネットを揺動させたり、又は回転運動させたりすることができる。
　また、バッファ層１２は、基板１１の側面を覆うようにして形成することが好ましく、基板１１の側面及び裏面を覆うようにして形成することがより好ましい。また、上述したように、バッファ層１２が、基板１１の表面の少なくとも９０％を覆うように形成されていることが好ましい。
　しかしながら、従来のスパッタ装置並びに成膜方法でバッファ層を成膜した場合、最大で６回から８回程度の成膜処理を行う必要があり、長時間の工程となってしまう。これ以外の成膜方法としては、基板を保持せずにチャンバ内に設置することにより、基板全面に成膜する方法も考えられるが、基板を加熱する必要がある場合には装置が複雑になる虞がある。そこで、例えば、基板を揺動させたり又は回転運動させたりすることが可能なスパッタ装置を用いることにより、基板の位置を、成膜材料のスパッタ方向に対して変更させつつ、成膜することが可能となる。このようなスパッタ装置並びに成膜方法とすることにより、基板の表面及び側面を一度の工程で成膜することが可能となる。また、この工程に続いて基板裏面への成膜工程を行うことにより、計２回の工程で基板全面を覆うことが可能となる。
　また、スパッタ装置を、成膜材料源が大きな面積の発生源（ターゲット）から生じる構成とし、且つ、材料の発生位置を移動させることにより、基板を移動させずに基板全面に成膜することが可能な構成としても良い。このような装置の一つとして、図５に示すスパッタ装置４０のような、マグネットを揺動させたり又は回転運動させたりすることにより、カソードのマグネットの位置をターゲット内で移動させつつ成膜するＲＦスパッタ法を用いた装置が挙げられる。また、このようなＲＦスパッタ法で成膜を行なう場合、基板側とカソード側の両方を移動させる装置を採用しても良い。さらに、材料の発生源であるカソード（図５のターゲット皿４３参照）を基板近傍に配することにより、発生するプラズマを、基板に対してビーム状に供給するのではなく、基板を包み込むように供給するような構成とすれば、基板表面及び側面の同時成膜が可能となる。
（成膜装置の到達真空度）
　本実施形態の製造方法では、バッファ層１２の形成に用いるスパッタ装置（成膜装置）４０のチャンバ４１内の到達真空度を１．５×１０－３Ｐａ以下とし、チャンバ４１内をこの範囲の真空度とした後、バッファ層１２を形成することが好ましい。
　上述したように、反応性スパッタ法を用いてバッファ層を形成した場合、スパッタ装置４０のチャンバ４１の内壁に付着した、水分等の酸素含有物に代表される不純物が、スパッタ成膜処理の際にチャンバ４１の内壁から叩き出され、基板１１上に成膜されるバッファ層１２の膜中に不純物が不可避的に混入する。このような酸素含有物等の不純物は、主として、チャンバ４１のメンテナンスを行うために大気開放した際、大気中の酸素や水分がチャンバ４１内に侵入し、内壁に付着することによって生じるものと考えられる。
　本発明者等が鋭意研究したところ、基板上に形成されるバッファ層に、例えば、大量の酸素が混入し、膜中の酸素濃度が高くなり過ぎた場合には、基板とバッファ層との間の格子定数の整合性が低下し、バッファ層の配向性が低下してしまうことが明らかとなった。つまり、スパッタ装置のチャンバ内壁に大量の酸素含有物が付着した場合には、スパッタ時に大量の酸素がバッファ層の膜中に混入してしまい、上記問題が発生する。
　本実施形態の製造方法では、バッファ層１２の形成に用いるスパッタ装置４０のチャンバ４１内の到達真空度を１．５×１０－３Ｐａ以下とし、チャンバ４１内をこの範囲の真空度としてチャンバ４１内の酸素含有物等の不純物を充分に排出することにより、チャンバ４１の内壁に付着するか、あるいは、チャンバ４１内の空間に存在する酸素含有物等の不純物を除去して低減した後、バッファ層１２を形成する。
　これにより、ＡｌＮからなるバッファ層１２を、不純物が大量に混入しない状態で成膜することができるので、サファイアからなる基板１１との間の格子整合性が向上し、配向性に優れた層となる。
（ダミー放電）
　本実施形態の製造方法では、上述の到達真空度をより向上させるため、バッファ層１２のスパッタ成膜処理を行なう前に、スパッタ装置４０のチャンバ４１内において、成膜処理を伴わないダミー放電を行なうことが好ましい。
　ダミー放電の方法としては、成膜処理と同様の放電プログラムを、基板を導入せずに行う方法が一般的である。このような方法でダミー放電を行なうことにより、如何なる成分が、如何なる機構で不純物として叩き出されてくるのかが明らかでなくとも、成膜を行う条件で湧出される不純物を、予め叩き出すことが可能となる。
　また、このようなダミー放電は、通常の成膜条件と同様の条件として行う方法以外にも、さらに不純物を叩き出し易い条件に設定して行なうことも可能である。このような条件としては、例えば、基板加熱用の設定温度を高めに設定したり（図５のスパッタ装置４０におけるヒータ４４）、プラズマを発生させるためのパワーを高めに設定したりする等の条件が挙げられる。
　またさらに、上述のようなダミー放電は、チャンバ４１内の吸引と同時に行なうことも可能である。
　上述のようなダミー放電を行なうことにより、成膜前のチャンバ４１内の到達真空度をより高めることができる。これにより、チャンバ４１の内壁や空間中に存在する酸素含有物の不純物を、より確実に除去して低減することが可能となる。従って、基板１１とバッファ層１２との格子整合性がさらに向上し、バッファ層１２の配向性をより高めることが可能となる。
（基板温度）
　バッファ層１２を成膜する際の基板１１の温度は、室温～１０００℃の範囲とすることが好ましく、４００～８００℃の範囲とすることがより好ましい。基板１１の温度が上記下限未満だと、バッファ層１２が基板１１全面を覆うことができず、基板１１表面が露出する虞があり、また、上記関係を満たす所望の格子定数のバッファ層が得られなくなる虞がある。
　基板１１の温度が上記上限を超えると、金属原料のマイグレーションが活発となり、バッファ層１２としては不適である。なお、本発明で説明する室温とは、工程の環境等にも影響される温度であるが、具体的な温度としては、０～３０℃の範囲である。
（パワー及びバイアス）
　本実施形態では、反応性スパッタ法を用いてバッファ層１２を成膜する際、金属ターゲット４７に印加するパワーを１Ｗ／ｃｍ２～２０Ｗ／ｃｍ２の範囲とすることが好ましい。金属ターゲット４７に印加するパワーを上記範囲としてスパッタ成膜を行なうことにより、バッファ層１２を、上記関係を満たす格子定数を有し、特定の異方性を有するとともに、均一性の良好な配向膜として基板１１上に成膜することが可能となる。
　なお、本発明者等が鋭意研究したところ、金属ターゲット４７に印加するパワーを上記範囲とすることで上述のような効果が得られるが、特に、５Ｗ／ｃｍ２が最適値であることが明らかとなった。
　また、バッファ層１２の成膜レートは、金属ターゲット４７に印加するパワーによって変化するが、２０Ｗ／ｃｍ２のパワーとした場合には、成膜されるバッファ層の膜厚の増加が見られた。このため、金属ターゲット４７に印加するパワーはより高い方が、工程時間の短縮等の面から好ましい。
　本実施形態の製造方法では、ＡｌＮからなるバッファ層１２を成膜する際の、金属ターゲット４７に印加するパワーを変化させることにより、ＡｌＮの膜質を制御することができ、上記関係を満たす格子定数を有する膜として良好に制御することが可能となる。
　また、本実施形態では、バッファ層１２をスパッタ法で成膜する際の、基板１１に印加するバイアス値を１Ｗ／ｃｍ２以上とすることが好ましい。基板１１に印加するバイアス値を１Ｗ／ｃｍ２以上としてスパッタ成膜を行なうことにより、バッファ層１２を、上記関係を満たす格子定数を有し、特定の異方性を有するとともに、均一性の良好な配向膜として基板１１上に成膜することが可能となる。
　また、基板１１に印加するバイアス値はより高いことが好ましく、２Ｗ／ｃｍ２以上とすることが好ましい。しかしながら、基板１１に印加するバイアス値が高すぎると、基板上に成膜されたバッファ層がエッチングされてしまうので、基板１１に印加するバイアス値は、金属ターゲット４７に印加するパワーよりも低くする必要がある。
　本実施形態の製造方法では、基板１１に上記範囲のバイアスを印加することにより、基板１１に衝突する金属ターゲット４７中のＡｌ元素、又は窒素反応種のエネルギーが増大し、ＡｌＮからなるバッファ層の結晶化が促進され、また、上記関係を満たす格子定数を有する膜として良好に制御することが可能となる。
（Ｖ族元素を含むガス雰囲気）
　本実施形態で用いるＶ族元素を含むガスとしては、一般に知られている窒素化合物を何ら制限されることなく用いることができるが、アンモニアや窒素（Ｎ２）は取り扱いが簡単であるとともに、比較的安価で入手可能であることから好ましい。
　アンモニアは分解効率が良好であり、高い成長速度で成膜することが可能であるが、反応性や毒性が高いため、除害設備やガス検知器が必要となり、また、反応装置に使用する部材の材料を化学的に安定性の高いものにする必要がある。
　また、窒素（Ｎ２）を原料として用いた場合には、装置としては簡便なものを用いることができるが、高い反応速度は得られない。しかしながら、窒素を電界や熱等により分解してから装置に導入する方法とすれば、アンモニアよりは成膜速度は低いものの、工業生産的に利用可能な程度の成膜速度を得ることができるため、装置コストとの兼ね合いを考えると、窒素（Ｎ２）は最も好適な窒素源である。
　Ｖ族元素を含むガス中における窒素のガス分率、つまり、窒素（Ｎ２）とＡｒ（不活性ガス）の流量に対する窒素流量の比は、窒素が２０％超であることが好ましい。窒素が２０％以下だと、窒素の存在量が少なく基板１１上に金属が析出してしまい、バッファ層１２としてＩＩＩ族窒化物化合物に求められる結晶構造とならない。また、窒素が９９％を上回る流量比だと、Ａｒの量が少な過ぎ、スパッタレートが大幅に低下してしまうので好ましくない。また、窒素を含むガス中における窒素のガス分率は、４０％以上９５％以下の範囲であることがより好ましく、６０％以上８０％以下の範囲であることが最も好ましい。
　本実施形態では、活性な窒素反応種を高濃度で基板１１上に供給することにより、基板１１上におけるマイグレーションを抑制することができ、これにより、自己組織化を抑え、バッファ層１２を適正に単結晶組織とすることが可能となる。また、バッファ層１２を、単結晶からなる組織として適正に制御するとともに、上記関係を満たす格子定数を有する膜として制御することにより、その上に積層されるＩＩＩ族窒化物半導体からなる半導体層の結晶性を良好に制御することが可能となる。
（チャンバ内圧力）
　反応性スパッタ法を用いてバッファ層１２を成膜する際のチャンバ４１内の圧力は、０．２Ｐａ以上であることが好ましい。このチャンバ４１内の圧力が０．２Ｐａ未満だと、発生する反応種の持つ運動エネルギーが大きくなりすぎ、形成されるバッファ層の膜質が不十分となる。また、チャンバ４１内の圧力の上限は特に限定されないが、０．８Ｐａ以上になると、膜の配向に寄与する二量体荷電粒子がプラズマ中の荷電粒子の相互作用を受けるようになるため、チャンバ４１内の圧力は０．２～０．８Ｐａの範囲とすることが好ましい。
（成膜速度）
　バッファ層１２を成膜する際の成膜速度は、０．０１ｎｍ／ｓ～１０ｎｍ／ｓの範囲とすることが好ましい。成膜速度が０．０１ｎｍ／ｓ未満だと、膜が層とならずに島状に成長してしまい、基板１１の表面を覆うことができなくなる虞がある。成膜速度が１０ｎｍ／ｓを超えると、膜が結晶体とならずに非晶質となってしまう。
（ターゲット）
　Ｖ族元素を含むガスと金属材料とをプラズマで活性化して反応させる反応性スパッタ法を用いて、バッファ層として混晶を成膜する際には、例えば、Ａｌ等を含む金属材料の混合物（必ずしも、合金を形成していなくても構わない）をターゲットとして用いる方法もあるし、異なる材料からなる２つのターゲットを用意して同時にスパッタする方法としても良い。例えば、一定の組成の膜を成膜する場合には混合材料のターゲットを用い、組成の異なる何種類かの膜を成膜する場合には複数のターゲットをチャンバ内に設置すれば良い。
『半導体層の形成』
　本実施形態の製造方法においては、基板１１上に形成されたバッファ層１２の上に、下地層１３を従来公知のＭＯＣＶＤ法を用いて形成する。また、下地層１３の上に、さらに、ｎ型半導体層１４、発光層１５及びｐ型半導体層１６を順次積層し、これら各層からなる半導体層２０を形成する。
　本実施形態において、下地層１３、ｎ型半導体層１４、発光層１５及びｐ型半導体層１６を形成する際の窒化ガリウム系化合物半導体の成長方法は特に限定されず、上述したスパッタ法の他、ＭＯＣＶＤ（有機金属化学気相成長法）、ＨＶＰＥ（ハイドライド気相成長法）、ＭＢＥ（分子線エピタキシー法）等、窒化物半導体を成長させることが知られている全ての方法を適用できる。これらの方法の内、ＭＯＣＶＤ法では、キャリアガスとして水素（Ｈ２）または窒素（Ｎ２）、ＩＩＩ族原料であるＧａ源としてトリメチルガリウム（ＴＭＧ）またはトリエチルガリウム（ＴＥＧ）、Ａｌ源としてトリメチルアルミニウム（ＴＭＡ）またはトリエチルアルミニウム（ＴＥＡ）、Ｉｎ源としてトリメチルインジウム（ＴＭＩ）またはトリエチルインジウム（ＴＥＩ）、Ｖ族原料であるＮ源としてアンモニア（ＮＨ３）、ヒドラジン（Ｎ２Ｈ４）などが用いられる。また、ドーパントとしては、ｎ型にはＳｉ原料としてモノシラン（ＳｉＨ４）またはジシラン（Ｓｉ２Ｈ６）を、Ｇｅ原料としてゲルマンガス（ＧｅＨ４）や、テトラメチルゲルマニウム（（ＣＨ３）４Ｇｅ）やテトラエチルゲルマニウム（（Ｃ２Ｈ５）４Ｇｅ）等の有機ゲルマニウム化合物を利用できる。ＭＢＥ法では、元素状のゲルマニウムもドーピング源として利用できる。ｐ型にはＭｇ原料としては、例えばビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）またはビスエチルシクロペンタジエニルマグネシウム（ＥｔＣｐ２Ｍｇ）を用いる。
　上述したような窒化ガリウム系化合物半導体は、Ａｌ、ＧａおよびＩｎ以外に他のＩＩＩ族元素を含有することができ、必要に応じてＧｅ、Ｓｉ、Ｍｇ、Ｃａ、Ｚｎ、及びＢｅ等のドーパント元素を含有することができる。さらに、意図的に添加した元素に限らず、成膜条件等に依存して必然的に含まれる不純物、並びに原料及び反応管材質に含まれる微量不純物を含む場合もある。
「下地層の形成」
　本実施形態では、上記各条件及び手順で基板１１上に形成されたバッファ層１２の上に、ＩＩＩ族窒化物半導体からなる下地層１３を、従来公知のＭＯＣＶＤ法を用いて形成する。
　本実施形態では、該下地層１３を成膜する前に、バッファ層１２へのアニール処理を行うことは特段に必要ではない。しかしながら、一般に、ＩＩＩ族窒化物半導体の成膜をＭＯＣＶＤ、ＭＢＥ、ＶＰＥ等の気相化学成膜方法で行なう場合、成膜を伴わない昇温過程及び温度の安定化過程を経て処理されるが、これらの過程においてＶ族の原料ガスをチャンバ内に流通させることが多いので、結果としてアニール効果が生じることがある。また、その際に流通させるキャリアガスとしては、一般的なものを何ら制限無く使用することができ、ＭＯＣＶＤ等の気相化学成膜方法で広く用いられる水素や窒素等を用いても良い。しかしながら、キャリアガスとして化学的に比較的活性な水素を用いた場合、結晶性や結晶表面の平坦性を損なう虞があるため、処理時間を短くすることが好ましい。
　本実施形態の製造方法では、ＭＯＣＶＤ法を用いて下地層１３を形成しているが、下地層１３を積層する方法としては特に限定されず、転位のループ化を生じさせることができる結晶成長方法であれば、何ら制限なく用いることができる。特に、ＭＯＣＶＤ法やＭＢＥ法、ＶＰＥ法等は、マイグレーションを生じさせることができるため、結晶性の良好な膜を形成することが可能となる点で好適である。中でも、ＭＯＣＶＤ法は、特に結晶性の良好な膜を得ることができる点で、より好適に用いることができる。
　下地層１３を成膜する際の基板１１の温度、つまり、下地層１３の成長温度は８００℃以上とすることが好ましい。これは、下地層１３を成膜する際の基板１１の温度を高くすることによって原子のマイグレーションが生じやすくなり、転位のループ化が容易に進行するからである。基板１１の温度は、より好ましくは９００℃以上であり、１０００℃以上であることが最も好ましい。また、下地層１３を成膜する際の基板１１の温度は、結晶の分解する温度よりも低温である必要があるため、１２００℃未満とすることが好ましい。下地層１３を成膜する際の基板１１の温度が上記温度範囲内であれば、結晶性の良い下地層１３が得られる。
　本実施形態の製造方法で基板１１上に形成する下地層１３は、ＡｌＸＧａ１－ＸＮ（１≧Ｘ≧０）からなり、上記関係を満たす条件とされたバッファ層１２の上に形成するものなので、結晶性に優れる層となる。これにより、さらに、下地層１３の上に積層され、かつ半導体層２０を構成するｎ型半導体層１４、発光層１５及びｐ型半導体層１６の各層を、結晶性に優れる層として形成することが可能となる。
　なお、反応性スパッタ法を用いてＩＩＩ族窒化物半導体からなる下地層１３を成膜することも可能である。スパッタ法を用いる場合には、ＭＯＣＶＤ法やＭＢＥ法等と比較して、装置を簡便な構成とすることが可能となる。また、下地層１３を反応性スパッタ法によって成膜する場合には、Ｖ族原料（窒素）をリアクタ内に流通させるリアクティブスパッタ法によって成膜する方法とすることが、反応を制御することで結晶性を良好に保つことができ、その良好な結晶性を安定に再現することができる点でより好ましい。
「ｎ型半導体層の形成」
　本実施形態では、上記各条件及び手順で形成された下地層１３の上に、ｎ型コンタクト層１４ａ及びｎ型クラッド層１４ｂからなるｎ型半導体層１４を形成する。本実施形態では、従来公知のＭＯＣＶＤ法を用いて、ｎ型コンタクト層１４ａ及びｎ型クラッド層１４ｂを形成する。また、ｎ型コンタクト層１４ａを、反応性スパッタ法で形成することも可能である。
　ｎ型コンタクト層１４ａ及びｎ型クラッド層１４ｂを形成する成膜装置としては、下地層１３や後述の発光層１５の成膜に用いる成膜装置を、各種条件を適宜変更して用いることが可能である。
　また、ｎ型コンタクト層１４ａを反応性スパッタ法によって形成する場合、使用するスパッタ装置としては、上述したバッファ層１２の成膜に用いたスパッタ装置４０（図５を参照）と同じ装置を用いることができ、この場合には、ターゲットに用いる材料や、チャンバ４１内のガス雰囲気等の成膜条件を適宜変更すれば良い。
「発光層の形成」
　ｎ型クラッド層１４ｂ上には、発光層１５を、従来公知のＭＯＣＶＤ法によって形成する。
　本実施形態で形成する発光層１５は、図１に例示するように、ＧａＮ障壁層に始まりＧａＮ障壁層に終わる積層構造を有しており、ＧａＮからなる６層の障壁層１５ａと、ノンドープのＩｎ０．２Ｇａ０．８Ｎからなる５層の井戸層１５ｂとを交互に積層して形成する。
　また、本実施形態の製造方法では、下地層１３やｎ型クラッド層１４ｂの成膜に用いる成膜装置（ＭＯＣＶＤ装置）と同じものを使用することにより、従来公知のＭＯＣＶＤ法で発光層１５を成膜することができる。
「ｐ型半導体層の形成」
　発光層１５上、つまり、発光層１５の最上層となる障壁層１５ａの上には、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂからなるｐ型半導体層１６を、従来公知のＭＯＣＶＤ法を用いて形成する。
　本実施形態では、まず、ＭｇをドープしたＡｌ０．１Ｇａ０．９Ｎからなるｐ型クラッド層１６ａを発光層１５（最上層の障壁層１５ａ）上に形成し、さらにその上に、ＭｇをドープしたＡｌ０．０２Ｇａ０．９８Ｎからなるｐ型コンタクト層１６ｂを形成する。この際、ｐ型クラッド層１６ａ及びｐ型コンタクト層１６ｂの積層には、ｎ型半導体層１４や発光層１５の成膜に用いる装置と同じＭＯＣＶＤ装置を用いることができる。
　なお、上述したように、ｐ型不純物としては、Ｍｇのみならず、例えば亜鉛（Ｚｎ）等も同様に用いることができる。
　また、ｐ型半導体層１６を、反応性スパッタ法によって形成することも可能である。
＜発光ダイオード（ＬＥＤ）の製造方法＞
　本実施形態の製造方法においては、図２の平面図及び図３の断面図に示す例のように、上記各条件及び手順によって形成された積層半導体１０に備えられるｐ型半導体層１６上に透光性正極１７を形成し、その上に正極ボンディングパッド１８を形成するとともに、ｎ型半導体層１４のｎ型コンタクト層１４ａに設けられる露出領域１４ｄに負極１９を形成することにより、発光ダイオード（ＩＩＩ族窒化物半導体発光素子）１を製造することができる。
『透光性正極の形成』
　上記方法によって各層が形成されてなる積層半導体１０のｐ型コンタクト層１６ｂ上に、ＩＴＯからなる透光性正極１７を形成する。
　透光性正極１７の形成方法としては、特に限定されず、この技術分野でよく知られた慣用の手段で設けることができる。また、その構造も、従来公知の構造を含めて如何なる構造のものも何ら制限なく用いることができる。
　また、上述したように、透光性正極１７の材料は、ＩＴＯには限定されず、ＡＺＯ、ＩＺＯ、ＧＺＯ等の材料を用いて形成することが可能である。
　また、透光性正極１７を形成した後、合金化や透明化を目的とした熱アニールを施す場合もあるが、施さなくても構わない。
『正極ボンディングパッド及び負極の形成』
　積層半導体１０上に形成された透光性正極１７上に、さらに、正極ボンディングパッド１８を形成する。この正極ボンディングパッド１８は、例えば、透光性正極１７の表面側から順に、Ｔｉ、Ａｌ、Ａｕの各材料を、従来公知の方法で積層することによって形成することができる。
　また、負極１９を形成する際は、まず、基板１１上に形成されたｐ型半導体層１６、発光層１５及びｎ型半導体層１４の一部をドライエッチング等の方法によって除去することにより、ｎ型コンタクト層１４ａの露出領域１４ｄを形成する（図２及び図３参照）。そして、この露出領域１４ｄ上に、例えば、露出領域１４ｄ表面側から順に、Ｎｉ、Ａｌ、Ｔｉ、及びＡｕの各材料を従来公知の方法で積層することにより、詳細な図示を省略する４層構造の負極１９を形成することができる。
　そして、上述のようにして、積層半導体１０上に、透光性正極１７、正極ボンディングパッド１８及び負極１９を設けたウェーハを、基板１１の裏面を研削及び研磨してミラー状の面とした後、例えば、３５０μｍ角の正方形に切断することにより、発光素子チップ（発光素子１）とすることができる。
　以上説明したような、本実施形態のＩＩＩ族窒化物半導体素子の製造方法によれば、基板１１上に、バッファ層１２をＡｌＮから形成し、且つ、バッファ層１２a軸の格子定数がバルクのＡｌＮのa軸の格子定数よりも小さいので、結晶の均一性が高く良好に配向したバッファ層１２を形成することができ、その上に形成する下地層１３の結晶性が向上する。結果、素子特性に優れたＩＩＩ族窒化物半導体素子を製造することが可能となる。
　また、下地層１３の上に、さらに、ｎ型半導体層１４、発光層１５及びｐ型半導体層１６を順次積層してＬＥＤ（発光ダイオード）構造を形成することにより、発光特性に優れたＩＩＩ族窒化物半導体発光素子を製造することが可能となる。
　また、本実施形態の製造方法によれば、基板１１への前処理の実施や、バッファ層１２の形成に用いるスパッタ装置４０のチャンバ４１内の到達真空度を向上させることにより、バッファ層１２の成膜の際に混入する不純物の低減を図る。また、基板１１の温度や印加するパワー及びバイアス等の条件を適宜設定する。これにより、バッファ層１２の格子定数を上記関係に制御することが可能となる。
［ランプ］
　以上説明したような、本発明に係るＩＩＩ族窒化物半導体発光素子と蛍光体とを組み合わせることにより、当業者周知の手段によってランプを構成することができる。従来より、発光素子と蛍光体と組み合わせることによって発光色を変える技術が知られており、このような技術を何ら制限されることなく採用することが可能である。
　例えば、蛍光体を適正に選定することにより、発光素子より長波長の発光を得ることも可能となり、また、発光素子自体の発光波長と蛍光体によって変換された波長とを混ぜることにより、白色発光を呈するランプとすることもできる。
　また、ランプとしては、一般用途の砲弾型、携帯のバックライト用途のサイドビュー型、表示器に用いられるトップビュー型等、何れの用途にも用いることができる。
　例えば、図４に示す例のように、同一面電極型のＩＩＩ族窒化物半導体発光素子１を砲弾型に実装する場合には、２本のフレームの内の一方（図４ではフレーム３１）に発光素子１を接着し、また、発光素子１の負極（図３に示す符号１９参照）をワイヤー３４でフレーム３２に接合し、発光素子１の正極ボンディングパッド（図３に示す符号１８参照）をワイヤー３３でフレーム３１に接合する。そして、透明な樹脂３５で発光素子１の周辺をモールドすることにより、図４に示すような砲弾型のランプ３を作成することができる。
　なお、本発明で得られ、優れた結晶性を備えるＩＩＩ族窒化物半導体素子は、上述のような発光ダイオード（ＬＥＤ）やレーザデバイス（ＬＤ）等の発光素子に備えられる半導体層の他、太陽電池や受光素子等の光電気変換素子、又は、ＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ　Ｂｉｐｏｌａｒ　Ｔｒａｎｓｉｓｔｏｒ）やＨＥＭＴ（Ｈｉｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏｒ）等の電子デバイスにも用いることができる。これらの半導体素子は、各種構造のものが多数知られており、本発明に係るＩＩＩ族窒化物半導体の積層構造は、これら周知の素子構造を含めて何ら制限されない。
　以下に、本発明のＩＩＩ族窒化物半導体素子及びその製造方法、ＩＩＩ族窒化物半導体発光素子及びその製造方法を、実施例によりさらに詳細に説明するが、本発明はこれらの実施例にのみ限定されるものではない。
［実施例１］
　図１に、本実験例で作製したＩＩＩ族窒化物化合物半導体発光素子の積層半導体の断面模式図を示す。
　本例では、サファイアからなる基板１１のｃ面上に、バッファ層１２としてＲＦスパッタ法を用いてＡｌＮからなる単結晶の層を形成し、その上に、下地層１３としてＭＯＣＶＤ法を用いてＧａＮ（ＩＩＩ族窒化物半導体）からなる層を形成した。
『バッファ層の形成』
　まず、表面を鏡面研磨した直径２インチの（０００１）ｃ面サファイアからなる基板を、フッ酸及び有機溶媒によって洗浄した後、チャンバ中へ導入した。この際、スパッタ装置としては、図５に例示するスパッタ装置４０ように、高周波式の電源を有し、また、ターゲット内でマグネットの位置を動かすことができる機構を有する装置を使用した。なお、ターゲットとしては、金属Ａｌからなるものを用いた。
　そして、チャンバ内で基板１１を５００℃まで加熱し、窒素ガスを１５ｓｃｃｍの流量で導入した後、チャンバ内の圧力を１．０Ｐａに保持し、基板１１側に５０Ｗの高周波バイアスを印加し、窒素プラズマに晒すことによって基板１１表面を洗浄した。
　次いで、真空ポンプによってチャンバ内を吸引し、これと同時にダミー放電を計１６回繰り返すことによってスパッタ装置のチャンバ内を減圧し、６．０×１０－６Ｐａまで内圧を低下させ、チャンバ内の不純物を除去した。
　次いで、基板１１の温度はそのままに、スパッタ装置内にアルゴン及び窒素ガスを導入した。そして、２０００Ｗの高周波バイアスを金属Ａｌターゲット側に印加し、炉内の圧力を０．５Ｐａに保ち、Ａｒガスを５ｓｃｃｍ、窒素ガスを１５ｓｃｃｍ流通させた条件下（ガス全体における窒素の比は７５％）で、サファイアからなる基板１１上に、ＡｌＮからなる単結晶のバッファ層１２を成膜した。ターゲット内のマグネットは、基板１１の洗浄時、及び成膜時の何れにおいても揺動させた。
　そして、予め測定した成膜速度（０．０６７ｎｍ／ｓ）に従い、規定した時間の処理により、４０ｎｍのＡｌＮ（バッファ層１２）を成膜後、プラズマ動作を停止し、基板１１の温度を低下させた。
　そして、基板１１上に形成したバッファ層１２のＸ線ロッキングカーブ（ＸＲＣ）を、Ｘ線測定装置（スペクトリス社製、型番：Ｘ‘ｐａｒｔ　Ｐｒｏ　ＭＲＤ）を用いて測定した。この測定は、ＣｕＫα線Ｘ線発生源を光源として用いて行なった。この結果、バッファ層１２のＸＲＣ半値幅は、（０００２）面において０．１０ｄｅｇ、（１０－１０）面において１．４０ｄｅｇと優れた特性を示しており、本例のバッファ層１２が良好に配向していることが確認できた。
　また、基板１１上に形成したバッファ層１２の格子定数を、Ｘ線回折（ＸＲＤ）において２θ－ω法によってスキャンを行い、格子面の２θピーク位置を求めた後、Ｂｒａｇｇの式｛ｎλ＝２ｄｓｉｎθ、但し、ｄ：面間隔、ｎ：整数、λ＝１．５４０５６（ＣｕＫα）｝によって算出した。この結果、本例のバッファ層１２の格子定数は、ａ軸が３．０８０Å、ｃ軸が５．０１４Åであり、図６に示すグラフ中において、a軸の格子定数がバルクのＡｌＮよりも小さく、且つ、次式｛（ｃ０－ｃ）／（ａ０－ａ）≧―１．４｝で表される関係を満たし、さらにｃ軸が５Å以上の範囲である領域Ｅ２に含まれていることが確認できた。
『下地層の形成』
　次いで、ＡｌＮ（バッファ層１２）が成膜された基板１１を、スパッタ装置内から取り出してＭＯＣＶＤ装置内に搬送し、バッファ層１２上に、以下の手順でＧａＮからなる下地層１３を成膜した。ここで、下地層１３の成膜に使用するＭＯＣＶＤ装置としては、従来公知の装置を使用した。
　まず、基板１１を反応炉（ＭＯＣＶＤ装置）内に導入した。次いで、反応炉内に窒素ガスを流通させた後、ヒータを作動させて、基板温度を室温から５００℃に昇温した。そして、基板の温度を５００℃に保ったまま、アンモニア（ＮＨ３）ガスおよび窒素ガスを流通させて、気相成長反応炉内の圧力を９５ｋＰａ（圧力単位：Ｐａ）とした。続いて、基板１１の温度を１０００℃まで昇温させ、基板表面をサーマルクリーニング（ｔｈｅｒｍａｌ　ｃｌｅａｎｉｎｇ）した。なお、サーマルクリーニングの終了後も、気相成長反応炉内への窒素ガスの供給を継続させた。
　その後、アンモニアガスの流通を続けながら、水素雰囲気中で基板の温度を１１００℃に昇温させるとともに、反応炉内の圧力を４０ｋＰａとした。基板温度が１１００℃で安定するのを確認した後、トリメチルガリウム（ＴＭＧ）の、気相成長反応炉内への供給を開始し、バッファ層１２上に下地層１３を構成するＩＩＩ族窒化物半導体（ＧａＮ）を成膜する工程を開始した。このようにしてＧａＮを成長させた後、ＴＭＧの配管のバルブを切り替え、原料の反応炉への供給を終了してＧａＮの成長を停止した。
　以上の工程により、基板１１上に成膜された単結晶組織のＡｌＮからなるバッファ層１２の上に、アンドープで８μｍの膜厚のＧａＮからなる下地層１３を成膜した。成膜後に反応炉内から取り出した試料は無色透明であり、ＧａＮ層（下地層１３）の表面は鏡面であった。
　上述のようにして形成したアンドープＧａＮからなる下地層１３のＸ線ロッキングカーブ（ＸＲＣ）を、Ｘ線測定装置（スペクトリス社製、型番：Ｘ’ｐａｒｔ　Ｐｒｏ　ＭＲＤ）を用いて測定した。この測定は、Ｃｕβ線Ｘ線発生源を光源として用い、対称面である（０００２）面と非対称面である（１０－１０）面で行った。
　この測定の結果、本発明の製造方法で作製したアンドープＧａＮ層は、ＸＲＣ半値幅が、（０００２）面の測定では３９ａｒｃｓｅｃ、（１０－１０）面では２６６ａｒｃｓｅｃを示し、表面平坦性及び結晶性が良好であることが確認できた。
　上述したような、基板１１の前処理～下地層１３の成膜を行なうまでの工程により、計５４個のサンプルを作製し、また、上記同様の方法により、各サンプルのバッファ層１２の格子定数及び下地層１３のＸＲＣ半値幅を測定した。そして、バッファ層１２の格子定数のａ軸及びｃ軸をグラフにプロットし、図６のグラフにおいて、◇印で示した。図６のグラフに示すように、本例で作製したサンプルは、バッファ層１２のａ軸とｃ軸との格子定数の関係が、全て領域Ｅ１又はＥ２に含まれており、本発明で規定する関係を満たすことが確認できた。
　また、本例で作製したサンプルは、バッファ層１２上に形成された下地層１３のＸＲＣ半値幅が、（０００２）面の測定では全て３５～７２ａｒｃｓｅｃの範囲、（１０－１０）面では全て２０４～２９５ａｒｃｓｅｃ範囲であり、表面平坦性及び結晶性が良好であることが確認できた。
［実施例２］
　本例では、上記手順で、基板１１上にバッファ層１２及び下地層１３が順次積層されて得られたサンプルの上に、さらに、以下の手順により、ｎ型コンタクト層１４ａ、ｎ型クラッド層１４ｂ、発光層１５及びｐ型半導体層１６を形成した。
『ｎ型コンタクト層の形成』
　まず、下地層１３上に、該下地層１３の成膜に用いたものと同じＭＯＣＶＤ装置を用いて、ＧａＮからなるｎ型コンタクト層１４ａの初期層を形成した。この際、ｎ型コンタクト層１４ａにはＳｉをドープした。結晶成長は、Ｓｉのドーパント原料としてＳｉＨ４を流通させた以外は、下地層１３と同じ条件によって行った。
　上記工程により、表面に逆スパッタを施したサファイアからなる基板１１上に、単結晶組織を有するＡｌＮのバッファ層１２を形成し、その上にアンドープで８μｍの膜厚のＧａＮ層（下地層１３）と、５×１０１８ｃｍ－３のキャリア濃度を持つ２μｍのＳｉドープＧａＮ層（ｎ型コンタクト層１４ａをなす初期層）を形成した。成膜後に装置内から取り出した基板は無色透明であり、ＧａＮ層（ここではｎ型コンタクト層１４ａをなす初期層）の表面は鏡面であった。
『ｎ型クラッド層及び発光層の形成』
　上記手順で作製したサンプルのｎ型コンタクト層１４ａ上に、ＭＯＣＶＤ法を用いてｎ型クラッド層１４ｂ及び発光層１５を積層した。
「ｎ型クラッド層の形成」
　上記手順でｎ型コンタクト層１４ａを成長させたサンプルをＭＯＣＶＤ装置に導入した後、アンモニアを流通させながら、キャリアガスを窒素として、基板温度を７６０℃へ低下させた。
　この際、炉内の温度の変更を待つ間に、ＳｉＨ４の供給量を設定した。流通させるＳｉＨ４の量については事前に計算を行い、Ｓｉドープ層の電子濃度が４×１０１８ｃｍ－３となるように調整した。アンモニアはそのままの流量で炉内へ供給し続けた。
　次いで、アンモニアをチャンバ内に流通させながら、ＳｉＨ４ガスと、バブリングによって発生させたＴＭＩ及びＴＥＧの蒸気を炉内へ流通させ、Ｇａ０．９９Ｉｎ０．０１Ｎからなる層を膜厚１．７ｎｍ、ＧａＮからなる層を膜厚１．７ｎｍ、各々成膜した。このような成膜処理を１９サイクル繰り返した後、最後に、Ｇａ０．９９Ｉｎ０．０１Ｎからなる層を膜厚１．７ｎｍ、再度成長させた。また、この工程処理を行なっている間は、ＳｉＨ４の流通を継続した。これにより、ＳｉドープのＧａ０．９９Ｉｎ０．０１ＮとＧａＮの超格子構造からなるｎ型クラッド層１４ｂを形成した。
「発光層の形成」
　次いで、ＧａＮからなる障壁層１５ａと、Ｇａ０．９２Ｉｎ０．０８Ｎからなる井戸層１５ｂとから構成され、多重量子井戸構造を有する発光層１５を形成した。この、発光層１５の形成にあたっては、ＳｉドープＧａ０．９９Ｉｎ０．０１Ｎからなるｎ型クラッド層１４ｂ上に、まず、障壁層１５ａを形成し、この障壁層１５ａ上に、Ｇａ０．９２Ｉｎ０．０８Ｎからなる井戸層１５ｂを形成した。このような積層手順を５回繰り返した後、５番目に積層した井戸層１５ｂ上に、６番目の障壁層１５ａを形成し、多重量子井戸構造を有する発光層１５の両側に障壁層１５ａを配した構造とした。
　まず、基板１１の温度は７６０℃のままで、ＴＥＧとＳｉＨ４の炉内への供給を開始し、所定の時間ＳｉをドープしたＧａＮからなる初期障壁層を膜厚０．８ｎｍ形成し、ＴＥＧとＳｉＨ４の供給を停止した。その後、サセプタの温度を９２０℃に昇温した。そして、ＴＥＧとＳｉＨ４の炉内への供給を再開し、基板温度９２０℃のままで、さらに、膜厚１．７ｎｍの中間障壁層の成長を行った後、ＴＥＧとＳｉＨ４の炉内供給を停止した。続いて、サセプタ温度を７６０℃に下げ、ＴＥＧとＳｉＨ４の供給を開始し、さらに、膜厚３．５ｎｍの最終障壁層の成長を行った後、再びＴＥＧとＳｉＨ４の供給を停止して、ＧａＮ障壁層の成長を終了した。上述のような３段階の成膜処理により、初期障壁層、中間障壁層及び最終障壁層の３層からなり、総膜厚が６ｎｍのＳｉドープＧａＮ障壁層（障壁層１５ａ）を形成した。ＳｉＨ４の量は、Ｓｉ濃度が１×１０１７ｃｍ－３になるように調整した。
　上記ＧａＮ障壁層（障壁層１５ａ）の成長終了後、ＴＥＧとＴＭＩを炉内へ供給して井戸層の成膜処理を行ない、３ｎｍの膜厚を成すＧａ０．９２Ｉｎ０．０８Ｎ層（井戸層１５ｂ）を形成した。
　そして、Ｇａ０．９２Ｉｎ０．０８Ｎからなる井戸層１５ｂの成長終了後、ＴＥＧの供給量の設定を変更した。引き続いて、ＴＥＧおよびＳｉＨ4の供給を再開し、２層目の障壁層１５ａの形成を行なった。
　上述のような手順を５回繰り返すことにより、５層のＳｉドープＧａＮからなる障壁層１５ａと、５層のＧａ０．９２Ｉｎ０．０８Ｎからなる井戸層１５ｂを形成した。
　そして、５層目のＧａ０．９２Ｉｎ０．０８Ｎからなる井戸層１５ｂを形成した後、引き続いて６層目の障壁層の形成を行った。６層目の障壁層の形成処理においては、まず、ＳｉＨ４の供給を停止し、アンドープＧａＮからなる初期障壁層を形成した後、ＴＥＧの炉内への供給を続けたままで基板温度を９２０℃に昇温し、この基板温度９２０℃にて規定の時間で中間障壁層の成長を行なった後、ＴＥＧの炉内への供給を停止した。続いて、基板温度を７６０℃に下げ、ＴＥＧの供給を開始し、最終障壁層の成長を行った後、再びＴＥＧの供給を停止し、ＧａＮ障壁層の成長を終了した。これにより、初期障壁層、中間障壁層及び最終障壁層の３層からなり、総膜厚が４ｎｍのアンドープＧａＮからなる障壁層を形成した（図１及び図３に示す発光層１５の内、最上層の障壁層１５ａを参照）。
　以上の手順にて、厚さが不均一な井戸層（図１及び図３におけるｎ型半導体層１４側から１～４層目の井戸層１５ｂ）と、厚さが均一な井戸層（図１及び図３におけるｎ型半導体層１４側から５層目の井戸層１５ｂを参照）を含んだ多重量子井戸構造の発光層１５を形成した。
『ｐ型半導体層の形成』
　上述の各工程に引き続き、同じＭＯＣＶＤ装置を用いて、４層のノンドープのＡｌ０．０６Ｇａ０．９４Ｎと３層のＭｇをドープしたＧａＮよりなる超格子構造を持つｐ型クラッド層１６ａを成膜し、更に、その上に膜厚が２００ｎｍのＭｇドープＧａＮからなるｐ型コンタクト層１６ｂを成膜し、ｐ型半導体層１６とした。
　まず、ＮＨ３ガスを供給しながら基板温度を９７５℃へ昇温した後、この温度でキャリアガスを窒素から水素に切り替えた。続いて、基板温度を１０５０℃に変更した。そして、炉内へＴＭＧとＴＭＡを供給することにより、ノンドープのＡｌ０．０６Ｇａ０．９４Ｎからなる層を膜厚２.５ｎｍ成膜した。引き続き、インターバルを取らずに、ＴＭＡのバルブを閉じてＣｐ２Ｍｇのバルブを開け、ＭｇをドープしたＧａＮの層を膜厚２．５ｎｍ成膜した。
　以上のような操作を３回繰り返し、最後にアンドープＡｌ０．０６Ｇａ０．９４Ｎの層を形成することにより、超格子構造よりなるｐ型クラッド層１６ａを形成した。
　その後、Ｃｐ２ＭｇとＴＭＧのみを炉内へ供給して、膜厚２００ｎｍのｐ型ＧａＮよりなるｐ型コンタクト層１６ｂを形成した。
　上述のようにして作製したＬＥＤ用のエピタキシャルウェーハは、ｃ面を有するサファイアからなる基板１１上に、単結晶構造を有するＡｌＮ層（バッファ層１２）を形成した後、基板１１側から順に、膜厚８μｍのアンドープＧａＮ層（下地層１３）、５×１０１８ｃｍ－３の電子濃度を持つ膜厚２μｍのＳｉドープＧａＮ初期層と膜厚２００ｎｍのＳｉドープＧａＮ再成長層とからなるｎ型コンタクト層１４ａ、４×１０１８ｃｍ－３のＳｉ濃度を有し、２０層の膜厚１．７ｎｍのＧａ０．９９Ｉｎ０．０１Ｎと１９層の膜厚１．７ｎｍのＧａＮからなる超格子構造を有するｎ型クラッド層１４ｂ、ＧａＮ障壁層に始まってＧａＮ障壁層に終わり、膜厚が６ｎｍとされた５層のＳｉドープのＧａＮ障壁層（障壁層１５ａ）と、膜厚が３ｎｍとされた５層のノンドープのＧａ０．９２Ｉｎ０．０８Ｎ井戸層（井戸層１５ｂ）と、ノンドープのＧａＮからなる最終障壁層を備える最上位障壁層（図１及び図３における発光層１５の内、最上層の障壁層１５ａを参照）からなる多重量子井戸構造の発光層１５、膜厚が２．５ｎｍのノンドープＡｌ０．０６Ｇａ０．９４Ｎからなる４つの層と、膜厚が２．５ｎｍのＭｇドープＡｌ０．０１Ｇａ０．９９Ｎからなり超格子構造を有する３つの層から構成されるｐ型クラッド層１６ａ、及び、膜厚が２００ｎｍのＭｇドープＧａＮからなるｐ型コンタクト層１６ｂから構成されるｐ型半導体層１６を積層した構造を有する。
［実施例３］
　本例では、実施例２で得られたエピタキシャルウェーハ（図１に示す積層半導体１０を参照）上に、各電極を形成することによってＬＥＤを作製した。
　まず、上記エピタキシャルウェーハのＭｇドープＡｌＧａＮ層（ｐ型半導体層１６ｂ）の表面に、公知のフォトリソグラフィー技術によってＩＴＯからなる透光性電極１７を形成し、その上に、チタン、アルミニウム及び金を順に積層した構造を有する正極ボンディングパッド１８（ｐ電極ボンディングパッド）を形成し、ｐ側電極とした。さらに、ウェーハに対してドライエッチングを施し、ｎ型コンタクト層１４ａのｎ側電極（負極）を形成する領域を露出させ、この露出領域１４ｄにＣｒ、Ｔｉ及びＡｕの３層が順に積層されてなる負極１９（ｎ側電極）を形成した。このような手順により、ウェーハ（図１の積層半導体１０を参照）上に、図２に示すような形状を有する各電極を形成した。
　そして、上述の手順でｐ側及びｎ側の各電極が形成されたウェーハについて、サファイアからなる基板１１の裏面を研削及び研磨してミラー状の面とした。そして、このウェーハを３５０μｍ角の正方形のサンプルチップに切断し、各電極が上になるようにリードフレーム上に配置し、金線でリードフレームへ結線して発光素子とした（図４のランプ３を参照）。
　上述のようにして作製した発光ダイオードのｐ側およびｎ側の電極間に順方向電流を流したところ、電流２０ｍＡにおける順方向電圧は３．１～３．３Ｖの範囲であった。また、ｐ側の透光性電極１７を通してサンプルチップからの発光状態を観察したところ、発光波長は４５０～４６０ｎｍであり、発光出力は１７～１９ｍＷの範囲を示した。このような発光ダイオードの特性は、作製したウェーハのほぼ全面から作製された発光ダイオードについて、ばらつきなく得られた。
［実験例］
　本実験例では、サファイアからなる基板１１のｃ面上に、バッファ層１２としてＭＯＣＶＤ法を用いてＡｌＮからなる単結晶の層を形成し、その上に、下地層１３としてＭＯＣＶＤ法を用いてＧａＮ（ＩＩＩ族窒化物半導体）からなる層を形成した。
　本実験例においては、基板１１をＭＯＣＶＤ装置内に搬送し、以下の手順でＡｌＮ（バッファ層１２）を成膜した。ここで、バッファ層１２の成膜に使用するＭＯＣＶＤ装置としては、従来公知の装置を使用した。
　まず、基板１１を反応炉（ＭＯＣＶＤ装置）に導入した。次いで、反応炉内に窒素ガスを流通させた後、ヒータを作動させて、基板１１の温度を室温から１１７０℃に昇温した。そして、基板１１の温度を１１７０℃に保ったまま、水素ガスおよび窒素ガスを流通させ、基板１１の表面をサーマルクリーニング（Ｔｈｅｒｍａｌ　ｃｌｅａｎｉｎｇ）した。なお、サーマルクリーニングの終了後、気相反応炉内への窒素ガスの供給を停止し、反応炉内へのガスの供給を水素のみとした。
　上記手順でキャリアガスを切り替えた後、基板１１の温度を１１５０℃に降温させた。そして、１１５０℃で基板１１の温度が安定したのを確認した後、アンモニア配管のバルブを開き、アンモニアの炉内への流通を開始した。続いてトリメチルアルミニウム（ＴＭＡ）の蒸気を含む気体を反応炉内へ供給して、基板１１上にＡｌＮ（バッファ層１２）を成長させた。このような処理を６分間行なった後、ＴＭＡの蒸気を含む気体の、反応炉内への供給を停止した。続いて、アンモニアの供給も停止し、そのまま３分間保持した。
　その後、アンモニアガスの供給を再開し、水素雰囲気中で基板１１の温度を１１００℃に降温させた。基板１１の温度が１１００℃で安定するのを確認した後、トリメチルガリウム（ＴＭＧ）の気相成長反応炉内への供給を開始し、バッファ層１２上に、下地層１３を構成するＩＩＩ族窒化物半導体（ＧａＮ）を成膜する工程を開始した。このようにしてＧａＮを成長させた後、ＴＭＧの配管バルブを切り替え、原料ガスの反応炉への供給を終了してＧａＮの成長を停止した。
　以上の工程により、基板１１上に成膜されたＡｌＮからなるバッファ層１２の上に、アンドープで８μｍの膜厚のＧａＮからなる下地層１３を成膜した。
　また、上記工程において、ＴＭＡの供給を停止し、ＡｌＮ（バッファ層１２）の成膜が終了した時点で基板１１を反応炉内から取り出すことにより、基板１１上にＡｌＮ（バッファ層１２）のみが成膜された試料を作製した。
　上述のような方法で基板１１上に形成したバッファ層１２のＸ線ロッキングカーブ（ＸＲＣ）及び格子定数を、実施例１と同様の方法で測定、算出したところ、ＸＲＣ半値幅は、（０００２）面において０．５１ｄｅｇ、（１０－１０）面において０．９１ｄｅｇであった。また、このバッファ層１２の格子定数は、a軸が３．１０９Å、ｃ軸が４．９９３Åであり、これらａ軸とｃ軸の関係は、図６に示すグラフ中において、領域Ｅ３に含まれていることが確認された。
　また、下地層１３の成膜後に表面を目視確認したところ、このＧａＮ（下地層１３）は無色透明であったが、実施例１における下地層１３の表面に比べ、粗さが大きいことが確認された。このＧａＮ下地層のＸ線ロッキングカーブ（ＸＲＣ）半値幅を、実施例１と同様の方法で測定したところ、（０００２）面の測定においては１９８ａｒｃｓｅｃ、（１０－１０）面の測定においては、３２７ａｒｃｓｅｃであり、上記実施例１に比べると、表面平坦性及び結晶性が劣ることが確認された。
［比較例］
　プラズマ処理を用いた基板の前処理を行なわず、また、成膜前のチャンバ内の到達真空度を１．０×１０－３Ｐａよりも高圧の真空度で適宜設定するとともに、最終膜厚を５００ｎｍ超あるいは１０ｎｍ未満とした点を除き、上記実施例１と同様の手順で、基板上にバッファ層を積層し、その上に、さらに、アンドープＧａＮ層（下地層）を積層した。
　基板上に形成したバッファ層のＸ線ロッキングカーブ（ＸＲＣ）を、実施例１と同様の方法で測定したところ、ＸＲＣ半値幅は、（０００２）面では０．２９ｄｅｇ、（１０－１０）面では２．１０ｄｅｇであった。また、このバッファ層の格子定数は、ａ軸が３．１１７Å、ｃ軸が４．９８２Åであり、これらａ軸とｃ軸との関係は、図６に示すグラフ中において、上記関係を満たす範囲である領域Ｅ１、Ｅ２から外れた領域Ｅ３に含まれていることが確認された。
　また、成膜後にチャンバ内から基板を取り出し、目視で確認したところ、基板表面、つまりＧａＮ下地層の表面は無色であるものの、表面が粗く曇った状態でクラックが発生していることが確認された。このＧａＮ下地層のＸ線ロッキングカーブ（ＸＲＣ）半値幅を、上記実施例と同様の方法で測定したところ、（０００２）面の測定においては１７２ａｒｃｓｅｃ、（１０－１０）面の測定においては４２６ａｒｃｓｅｃであり、上記実施例１に比べ、表面平坦性及び結晶性が劣ることが確認された。
　そして、上述したような、基板上にバッファ層及び下地層の成膜を行なうまでの工程によって計１０個のサンプルを作製し、また、上記同様の方法により、比較例の各サンプルのバッファ層の格子定数及び下地層のＸＲＣ半値幅を測定した。そして、バッファ層の格子定数のａ軸及びｃ軸をグラフにプロットし、図６のグラフに示した。ここで、図６のグラフ中、□印でプロットしたサンプル（計７個）は、（０００２）面のＸＲＣ半値幅が１００ａｒｃｓｅｃ以上となり、結晶性が低いことが確認された例であり、また、△印でプロットしたサンプル（計３個）は、表面異常が見られ、表面平坦性が低いことが確認された例である。図６のグラフに示すように、比較例の条件で作製した多くのサンプルは、バッファ層１２のａ軸とｃ軸との格子定数の関係が領域Ｅ１、Ｅ２からはずれ、領域Ｅ３に含まれる結果となった。
　以上の結果により、本発明に係るＩＩＩ族窒化物半導体素子が、結晶性が良好で優れた素子特性を有しており、また、ＬＥＤ（発光ダイオード）構造を備えた、本発明に係るＩＩＩ族窒化物半導体発光素子が、優れた発光特性を備えていることが明らかである。

Claims (15)

  1. 　基板上に、少なくともＩＩＩ族窒化物化合物からなるバッファ層が積層されてなるＩＩＩ族窒化物半導体素子であって、
    　前記バッファ層が、ＡｌＮからなり、
    　前記バッファ層のa軸の格子定数が、バルク状態におけるＡｌＮのa軸の格子定数よりも小さいＩＩＩ族窒化物半導体素子。
  2. 　前記バッファ層の格子定数が、下記（１）式で表される関係を満たす請求項１に記載のＩＩＩ族窒化物半導体素子。
    　（ｃ０－ｃ）／（ａ０－ａ）　≧　―１．４　・・・・・（１）
    　（但し、（１）式中、ｃ０はバルクのＡｌＮのｃ軸の格子定数、ｃはバッファ層のｃ軸の格子定数、ａ０はバルクのＡｌＮのａ軸の格子定数、ａはバッファ層のａ軸の格子定数である。）
  3. 　前記バッファ層のｃ軸の格子定数が５Å以上である請求項１に記載のＩＩＩ族窒化物半導体素子。
  4. 　前記バッファ層が、単結晶組織からなる請求項１に記載のＩＩＩ族窒化物半導体素子。
  5. 　前記バッファ層の膜厚が、１０～５００ｎｍの範囲とされている請求項１に記載のＩＩＩ族窒化物半導体素子。
  6. 　前記バッファ層は、Ｖ族元素を含むガスと金属材料とを、プラズマで活性化して反応させることによって成膜されたものである請求項１に記載のＩＩＩ族窒化物半導体素子。
  7. 　前記バッファ層上に、ＩＩＩ族窒化物半導体からなる下地層が形成されている請求項１に記載のＩＩＩ族窒化物半導体素子。
  8. 　前記下地層の（０００２）面のＸ線ロッキングカーブ半値幅が１００ａｒｃｓｅｃ以下である請求項７に記載のＩＩＩ族窒化物半導体素子。
  9. 　前記下地層の（１０－１０）面のＸ線ロッキングカーブ半値幅が３００ａｒｃｓｅｃ以下である請求項７に記載のＩＩＩ族窒化物半導体素子。
  10. 　請求項７に記載のＩＩＩ族窒化物半導体素子に備えられる下地層上に、少なくとも、ｎ型半導体層、発光層及びｐ型半導体層が順次積層されてなるＩＩＩ族窒化物半導体発光素子。
  11. 　基板上に、少なくともＩＩＩ族窒化物化合物からなるバッファ層を積層するＩＩＩ族窒化物半導体素子の製造方法であって、
    　前記バッファ層を、ＡｌＮから形成し、且つ、前記バッファ層のa軸の格子定数がバルク状態におけるＡｌＮのa軸の格子定数よりも小さい関係を満たす条件として形成するＩＩＩ族窒化物半導体素子の製造方法。
  12. 　前記バッファ層を、該バッファ層の格子定数が下記（１）式で表される関係を満たす条件として形成することを特徴とする請求項１１に記載のＩＩＩ族窒化物半導体素子の製造方法。
    　（ｃ０－ｃ）／（ａ０－ａ）　≧　―１．４　・・・・・（１）
    　（但し、（１）式中、ｃ０はバルクのＡｌＮのｃ軸の格子定数、ｃはバッファ層のｃ軸の格子定数、ａ０はバルクのＡｌＮのａ軸の格子定数、ａはバッファ層のａ軸の格子定数である。）
  13. 　前記バッファ層上に、ＭＯＣＶＤ法を用いて下地層を形成する請求項１１に記載のＩＩＩ族窒化物半導体素子の製造方法。
  14. 　請求項１３に記載の製造方法で得られるＩＩＩ族窒化物半導体素子に備えられる下地層の上に、少なくとも、ｎ型半導体層、発光層及びｐ型半導体層を順次積層するＩＩＩ族窒化物半導体発光素子の製造方法。
  15. 　請求項１０に記載のＩＩＩ族窒化物半導体発光素子が用いられてなるランプ。
PCT/JP2009/054310 2008-03-13 2009-03-06 Ｉｉｉ族窒化物半導体素子及びその製造方法、ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ WO2009113458A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN2009801153529A CN102017082B (zh) 2008-03-13 2009-03-06 Ⅲ族氮化物半导体元件及其制造方法、ⅲ族氮化物半导体发光元件及其制造方法和灯
US12/921,695 US8569794B2 (en) 2008-03-13 2009-03-06 Group III nitride semiconductor device and method for manufacturing the same, group III nitride semiconductor light-emitting device and method for manufacturing the same, and lamp
JP2010502792A JP4644754B2 (ja) 2008-03-13 2009-03-06 Ｉｉｉ族窒化物半導体素子及びｉｉｉ族窒化物半導体発光素子
KR1020107021247A KR101159995B1 (ko) 2008-03-13 2009-03-06 Ⅲ족 질화물 반도체 소자 및 그 제조 방법, ⅲ족 질화물 반도체 발광 소자 및 그 제조 방법, 및 램프
EP09718583.9A EP2273536B1 (en) 2008-03-13 2009-03-06 Group iii nitride semiconductor device and method for manufacturing the same, group iii nitride semiconductor light-emitting device and method for manufacturing the same, and lamp

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008064111 2008-03-13
JP2008-064111 2008-03-13

Publications (1)

Publication Number Publication Date
WO2009113458A1 true WO2009113458A1 (ja) 2009-09-17

Family

ID=41065127

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/054310 WO2009113458A1 (ja) 2008-03-13 2009-03-06 Ｉｉｉ族窒化物半導体素子及びその製造方法、ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにランプ

Country Status (6)

Country Link
US (1) US8569794B2 (ja)
EP (1) EP2273536B1 (ja)
JP (2) JP4644754B2 (ja)
KR (1) KR101159995B1 (ja)
CN (1) CN102017082B (ja)
WO (1) WO2009113458A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012182283A (ja) * 2011-03-01 2012-09-20 Sanken Electric Co Ltd 半導体装置
JP5576507B2 (ja) * 2010-12-27 2014-08-20 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置
JP2014199839A (ja) * 2013-03-29 2014-10-23 株式会社タムラ製作所 結晶積層構造体及びその製造方法、並びに半導体素子
JP2017055116A (ja) * 2015-09-11 2017-03-16 国立大学法人三重大学 窒化物半導体基板の製造方法、窒化物半導体基板およびその加熱装置
JP2020061473A (ja) * 2018-10-10 2020-04-16 国立大学法人三重大学 窒化物半導体の製造方法、窒化物半導体、及び発光素子
CN112877657A (zh) * 2021-01-12 2021-06-01 有研工程技术研究院有限公司 一种AlN薄膜的制备方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5272390B2 (ja) * 2007-11-29 2013-08-28 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP5709899B2 (ja) 2010-01-05 2015-04-30 ソウル バイオシス カンパニー リミテッドＳｅｏｕｌ Ｖｉｏｓｙｓ Ｃｏ．，Ｌｔｄ． 発光ダイオード及びその製造方法
WO2011094391A1 (en) 2010-01-27 2011-08-04 Yale University Conductivity based selective etch for gan devices and applications thereof
JP5310604B2 (ja) * 2010-03-05 2013-10-09 豊田合成株式会社 半導体発光素子の製造方法および半導体発光素子、ランプ、電子機器、機械装置
JP5781292B2 (ja) * 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
US9269870B2 (en) 2011-03-17 2016-02-23 Epistar Corporation Light-emitting device with intermediate layer
JP2013033930A (ja) * 2011-06-29 2013-02-14 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体素子、及び、ｉｉｉ族窒化物半導体素子の製造方法
US20130026480A1 (en) * 2011-07-25 2013-01-31 Bridgelux, Inc. Nucleation of Aluminum Nitride on a Silicon Substrate Using an Ammonia Preflow
JP5883331B2 (ja) 2012-01-25 2016-03-15 住友化学株式会社 窒化物半導体エピタキシャルウェハの製造方法及び電界効果型窒化物トランジスタの製造方法
JP5934575B2 (ja) * 2012-05-16 2016-06-15 サンケン電気株式会社 窒化物半導体装置の製造方法
WO2014004261A1 (en) * 2012-06-28 2014-01-03 Yale University Lateral electrochemical etching of iii-nitride materials for microfabrication
JP5362085B1 (ja) * 2012-09-05 2013-12-11 株式会社東芝 窒化物半導体ウェーハ、窒化物半導体素子及び窒化物半導体ウェーハの製造方法
JP5698321B2 (ja) * 2013-08-09 2015-04-08 Ｄｏｗａエレクトロニクス株式会社 Ｉｉｉ族窒化物半導体エピタキシャル基板およびｉｉｉ族窒化物半導体発光素子ならびにこれらの製造方法
US9460917B2 (en) * 2014-02-12 2016-10-04 Translucent, Inc. Method of growing III-N semiconductor layer on Si substrate
US11095096B2 (en) 2014-04-16 2021-08-17 Yale University Method for a GaN vertical microcavity surface emitting laser (VCSEL)
EP3201952B1 (en) 2014-09-30 2023-03-29 Yale University A method for gan vertical microcavity surface emitting laser
US11018231B2 (en) 2014-12-01 2021-05-25 Yale University Method to make buried, highly conductive p-type III-nitride layers
TWI568016B (zh) * 2014-12-23 2017-01-21 錼創科技股份有限公司 半導體發光元件
US10554017B2 (en) 2015-05-19 2020-02-04 Yale University Method and device concerning III-nitride edge emitting laser diode of high confinement factor with lattice matched cladding layer
JP6266742B1 (ja) * 2016-12-20 2018-01-24 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP7055595B2 (ja) * 2017-03-29 2022-04-18 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6727186B2 (ja) * 2017-12-28 2020-07-22 日機装株式会社 窒化物半導体素子の製造方法
CN110459652B (zh) * 2018-05-08 2020-10-27 中国科学院宁波材料技术与工程研究所 AlGaN基紫外LED器件及其制备方法与应用
JP7352271B2 (ja) * 2018-09-03 2023-09-28 国立大学法人三重大学 窒化物半導体基板の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0326087B2 (ja) 1986-09-06 1991-04-09 Kurita Machinery Manuf
JPH04297023A (ja) 1991-01-31 1992-10-21 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JPH0586646B2 (ja) 1984-02-14 1993-12-13 Nippon Telegraph & Telephone
JPH0983016A (ja) * 1995-09-18 1997-03-28 Nichia Chem Ind Ltd 窒化物半導体の成長方法
JP2002176197A (ja) * 2000-05-22 2002-06-21 Ngk Insulators Ltd フォトニックデバイス用基板およびその製造方法
JP3440873B2 (ja) 1999-03-31 2003-08-25 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP3700492B2 (ja) 1999-09-21 2005-09-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
JP2008064111A (ja) 2007-11-13 2008-03-21 Honda Motor Co Ltd 内燃機関の排気浄化装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3026087B2 (ja) 1989-03-01 2000-03-27 豊田合成株式会社 窒化ガリウム系化合物半導体の気相成長方法
JP2999435B2 (ja) 1996-06-14 2000-01-17 松下電器産業株式会社 半導体の製造方法及び半導体発光素子
KR100648759B1 (ko) * 1998-09-10 2006-11-23 로무 가부시키가이샤 반도체발광소자 및 그 제조방법
US6495894B2 (en) 2000-05-22 2002-12-17 Ngk Insulators, Ltd. Photonic device, a substrate for fabricating a photonic device, a method for fabricating the photonic device and a method for manufacturing the photonic device-fabricating substrate
JP3634243B2 (ja) 2000-06-30 2005-03-30 学校法人 名城大学 Ｉｉｉ族窒化物半導体単結晶の作製方法及びｉｉｉ族窒化物半導体単結晶の使用方法
JP3941449B2 (ja) 2000-10-18 2007-07-04 日本碍子株式会社 Ｉｉｉ族窒化物膜
JP2003045900A (ja) 2001-05-25 2003-02-14 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置
JP3534252B2 (ja) 2003-01-27 2004-06-07 豊田合成株式会社 気相成長方法
JP2005203605A (ja) 2004-01-16 2005-07-28 Toyoda Gosei Co Ltd 有機金属気相成長法及びそれにより形成したｉｉｉ族窒化物系化合物半導体光素子
JP2005277374A (ja) * 2004-02-26 2005-10-06 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子及びその製造方法
US7514707B2 (en) * 2004-11-16 2009-04-07 Showa Denko K.K. Group III nitride semiconductor light-emitting device
JP4451811B2 (ja) * 2005-05-09 2010-04-14 ローム株式会社 窒化物半導体素子の製法
EP1755172A1 (en) 2005-08-17 2007-02-21 Ngk Insulators, Ltd. Semiconductor layered structure and its method of formation, and light emitting device
JP2007095786A (ja) 2005-09-27 2007-04-12 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体発光素子
JP5086646B2 (ja) 2006-03-23 2012-11-28 株式会社リコー 像担持体用保護剤及びその製造方法、並びに保護層形成装置、画像形成方法、画像形成装置、及びプロセスカートリッジ
JP2008021745A (ja) 2006-07-11 2008-01-31 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体積層構造体およびその成長方法
JP2008047763A (ja) 2006-08-18 2008-02-28 Showa Denko Kk Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP4912843B2 (ja) * 2006-11-22 2012-04-11 昭和電工株式会社 Ｉｉｉ族窒化物化合物半導体発光素子の製造方法
JP2008288397A (ja) * 2007-05-17 2008-11-27 Eudyna Devices Inc 半導体発光装置
JP5049659B2 (ja) * 2007-06-11 2012-10-17 昭和電工株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2009283785A (ja) * 2008-05-23 2009-12-03 Showa Denko Kk Ｉｉｉ族窒化物半導体積層構造体およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0586646B2 (ja) 1984-02-14 1993-12-13 Nippon Telegraph & Telephone
JPH0326087B2 (ja) 1986-09-06 1991-04-09 Kurita Machinery Manuf
JPH04297023A (ja) 1991-01-31 1992-10-21 Nichia Chem Ind Ltd 窒化ガリウム系化合物半導体の結晶成長方法
JPH0983016A (ja) * 1995-09-18 1997-03-28 Nichia Chem Ind Ltd 窒化物半導体の成長方法
JP3440873B2 (ja) 1999-03-31 2003-08-25 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子の製造方法
JP3700492B2 (ja) 1999-09-21 2005-09-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子
JP2002176197A (ja) * 2000-05-22 2002-06-21 Ngk Insulators Ltd フォトニックデバイス用基板およびその製造方法
JP2008064111A (ja) 2007-11-13 2008-03-21 Honda Motor Co Ltd 内燃機関の排気浄化装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
AKASAKI; H. AMANO ET AL., JPN. J. APPL. PHYS., vol. 36, 1997, pages 5393 - 5408
MAT. RES. SOC. SYMP. PROC., vol. 68, 1986, pages 357
See also references of EP2273536A4

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5576507B2 (ja) * 2010-12-27 2014-08-20 キヤノンアネルバ株式会社 エピタキシャル膜形成方法、スパッタリング装置、半導体発光素子の製造方法、半導体発光素子、および照明装置
US10844470B2 (en) 2010-12-27 2020-11-24 Canon Anelva Corporation Epitaxial film forming method, sputtering apparatus, manufacturing method of semiconductor light-emitting element, semiconductor light-emitting element, and illumination device
JP2012182283A (ja) * 2011-03-01 2012-09-20 Sanken Electric Co Ltd 半導体装置
JP2014199839A (ja) * 2013-03-29 2014-10-23 株式会社タムラ製作所 結晶積層構造体及びその製造方法、並びに半導体素子
US10260146B2 (en) 2015-09-11 2019-04-16 Mie University Method for manufacturing nitride semiconductor substrate
JP2018056568A (ja) * 2015-09-11 2018-04-05 国立大学法人三重大学 窒化物半導体基板の製造方法
JP2018046283A (ja) * 2015-09-11 2018-03-22 国立大学法人三重大学 窒化物半導体基板の製造方法
JP2017055116A (ja) * 2015-09-11 2017-03-16 国立大学法人三重大学 窒化物半導体基板の製造方法、窒化物半導体基板およびその加熱装置
JP2021073702A (ja) * 2015-09-11 2021-05-13 国立大学法人三重大学 窒化物半導体基板
JP7244116B2 (ja) 2015-09-11 2023-03-22 国立大学法人三重大学 窒化物半導体基板
JP2020061473A (ja) * 2018-10-10 2020-04-16 国立大学法人三重大学 窒化物半導体の製造方法、窒化物半導体、及び発光素子
JP7296614B2 (ja) 2018-10-10 2023-06-23 国立大学法人三重大学 窒化物半導体の製造方法、窒化物半導体、及び発光素子
CN112877657A (zh) * 2021-01-12 2021-06-01 有研工程技术研究院有限公司 一种AlN薄膜的制备方法

Also Published As

Publication number Publication date
EP2273536A4 (en) 2011-10-19
CN102017082A (zh) 2011-04-13
KR101159995B1 (ko) 2012-06-25
JP4644754B2 (ja) 2011-03-02
JP5246219B2 (ja) 2013-07-24
EP2273536B1 (en) 2013-10-30
CN102017082B (zh) 2013-03-20
US20110101391A1 (en) 2011-05-05
US8569794B2 (en) 2013-10-29
JP2010272887A (ja) 2010-12-02
EP2273536A1 (en) 2011-01-12
JPWO2009113458A1 (ja) 2011-07-21
KR20100116685A (ko) 2010-11-01

Similar Documents

Publication Publication Date Title
JP5246219B2 (ja) Ｉｉｉ族窒化物半導体素子の製造方法及びｉｉｉ族窒化物半導体発光素子の製造方法
JP5272390B2 (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
TWI491064B (zh) Iii族氮化物半導體發光元件及該製造方法、以及燈
JP4191227B2 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
US20100219445A1 (en) Group iii nitride semiconductor light-emitting device, method for manufacturing the same, and lamp
WO2010032423A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子並びにランプ
KR101074178B1 (ko) Ⅲ족 질화물 화합물 반도체 발광 소자의 제조 방법, 및 ⅲ족 질화물 화합물 반도체 발광 소자, 및 램프
WO2009148075A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、およびランプ
JP2009123718A (ja) Ｉｉｉ族窒化物化合物半導体素子及びその製造方法、ｉｉｉ族窒化物化合物半導体発光素子及びその製造方法、並びにランプ
JP2009277882A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008177525A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008124060A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2011082570A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法
JP2009161434A (ja) Ｉｉｉ族窒化物半導体結晶の製造方法及びｉｉｉ族窒化物半導体結晶
JP2008106316A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008135463A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2009155672A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体製造装置、ｉｉｉ族窒化物半導体及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008294449A (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP5179055B2 (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008159954A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2008177523A (ja) Ｉｉｉ族窒化物化合物半導体発光素子の製造方法、及びｉｉｉ族窒化物化合物半導体発光素子、並びにランプ
JP2008306113A (ja) Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
JP2009049234A (ja) Ｉｉｉ族窒化物半導体の製造方法及びｉｉｉ族窒化物半導体製造装置、ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子、並びにランプ

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980115352.9

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09718583

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2010502792

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20107021247

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2009718583

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 12921695

Country of ref document: US