WO2007125863A1 - Ｓｏｉウエーハの製造方法 - Google Patents

Ｓｏｉウエーハの製造方法 Download PDF

Info

Publication number
WO2007125863A1
WO2007125863A1 PCT/JP2007/058735 JP2007058735W WO2007125863A1 WO 2007125863 A1 WO2007125863 A1 WO 2007125863A1 JP 2007058735 W JP2007058735 W JP 2007058735W WO 2007125863 A1 WO2007125863 A1 WO 2007125863A1
Authority
WO
WIPO (PCT)
Prior art keywords
ion
layer
wafer
implanted
soi
Prior art date
Application number
PCT/JP2007/058735
Other languages
English (en)
French (fr)
Inventor
Kazuhiko Yoshida
Masao Matsumine
Hiroshi Takeno
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Priority to US12/226,264 priority Critical patent/US8268705B2/en
Priority to CN2007800144720A priority patent/CN101427347B/zh
Priority to KR1020087026010A priority patent/KR101340004B1/ko
Priority to EP07742170.9A priority patent/EP2012347B1/en
Publication of WO2007125863A1 publication Critical patent/WO2007125863A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Definitions

  • CMOS, ICs, high voltage devices, etc. have been manufactured using SOI wafers.
  • the specific structure of the SOI wafer is such that an oxide film or the like is formed under a silicon single crystal layer (hereinafter referred to as an SOI layer) used as an active layer as a surface device fabrication region in the depth direction of the wafer. It has a three-layer structure with a buried insulating layer (hereinafter sometimes referred to as a Box layer) and a silicon single crystal layer (hereinafter referred to as a support substrate) underneath.
  • An SOI wafer having such a structure has features such as a small parasitic capacitance and high radiation resistance. Therefore, high-speed, low-power consumption operation, latch-up prevention and other effects are expected, and it is promising as a substrate for high-performance semiconductor devices.
  • neutral element ion implantation is performed at a dose of 1 X 10 12 ato. to provide a manufacturing method of an SOI Ue eight, which comprises carrying out the ms / cm 2 or more 1 X 10 1 less than 5 atoms / cm 2.
  • FIG. 6 is a graph showing the gettering ability of SOI wafers obtained in Examples 7 to 11 and 16 and Comparative Example 7.
  • An SOI wafer was manufactured by the same method as in Example 1 except that the ion implantation damage layer was not formed on the bondueha 11 by ion implantation, and the gettering ability was evaluated.

Abstract

　本発明は、少なくとも、ベースウエーハまたはボンドウエーハのいずれか一方の表面から、シリコン中で電気的に不活性である中性元素をイオン注入してイオン注入ダメージ層を形成する工程を備えるＳＯＩウエーハの製造方法において、前記イオン注入ダメージ層形成工程における中性元素のイオン注入は、ドーズ量を１×１０１２ａｔｏｍｓ／ｃｍ２以上１×１０１５ａｔｏｍｓ／ｃｍ２未満として行うＳＯＩウエーハの製造方法である。これにより、リーク電流の発生や酸化膜耐圧の劣化等を抑制しながらも、十分なゲッタリング能力を有するＳＯＩウエーハの製造方法が提供される。

Description

SOIゥエーハの製造方法
技術分野
本発明は、貼り合わせ法による S〇I (Silicon on Insulator)ゥエーハの製造方 法に関し、特に、ゲッタリング能力を有する S〇Iゥエーハの製造方法に関する。
背景技術
[0002] 近年、高集積 CMOS、 IC、高耐圧素子などが SOIゥエーハを利用して作製される ようになつてきた。 SOIゥエーハの具体的な構造はゥエーハの深さ方向に対して、表 層のデバイス作製領域となる活性層として使用されるシリコン単結晶層（以下、 SOI 層と呼ぶ）の下に酸化膜等の坦め込み絶縁層（以下、 Box層と呼ぶことがある）をはさ み、その下部にまたシリコン単結晶層（以下、支持基板と呼ぶ）を有する三層構造に なっている。このような構造の SOIゥエーハは、寄生容量が小さぐ耐放射性能力が 高いなどの特徴を有する。そのため、高速'低消費電力動作、ラッチアップ防止など の効果が期待され、高性能半導体素子用の基板として有望視されている。
[0003] この SOIゥエー八の製造方法として、例えば、以下の方法が知られている。すなわ ち、鏡面研磨された 2枚のシリコン単結晶ゥエーハ（SOI層となるシリコン単結晶ゥェ ーハ（ボンドゥエーハ）と支持基板となるシリコン単結晶ゥエーハ（ベースウェーハ） ) を用意し、少なくとも一方のシリコン基板の表面に酸化膜を形成させる。そして、これ らのシリコン単結晶ゥエーハを酸化膜を挟んで貼り合わせた後、貼り合わせ熱処理し て結合強度を高める。その後、ボンドゥエーハを薄膜ィ匕して SOI層が形成された SOI ゥエーハを得る。この薄膜化の方法としては、ボンドゥエーハを所望の厚さまで研肖 lj、 研磨等を施す方法や、貼り合わせる前に予め水素またはヘリウムをイオン注入して剥 離層を形成しておき、貼り合わせ熱処理温度よりも低レ、温度で剥離熱処理してボンド ゥエーハをこの剥離層で剥離することによって行レ、、その後に前述の貼り合わせ熱処 理を行うイオン注入剥離法と呼ばれる方法 (例えば、特許第 3048201号公報)等が ある。 [0004] 前述のように、 SOIゥエーハは、電気的特性の観点から構造上のメリットを多く有す るが、金属不純物汚染に対する耐性という観点では構造上のデメリットを有している。 すなわち、多くの場合金属不純物の拡散速度は、シリコン中よりもシリコン酸化膜中 の方が遅くなるからである。それにより、 SOI層表面から汚染された場合、金属不純 物が Box層を通過しにくいために、薄い S〇I層に蓄積されることになる。そのため、 S 〇1構造を有しないシリコン基板の場合よりも金属汚染の悪影響がより大きくなる。した がって、 SOIゥエーハでは、金属不純物を捕獲して半導体素子の活性層となる領域 から除去する能力（ゲッタリング能力）を有することが、より一層重要な品質の一つとな る。
[0005] SOI構造を有しないシリコン基板の場合に一般的に用いられるゲッタリング手法（酸 素析出物、高濃度ホウ素添加、裏面多結晶シリコン膜等）は、いずれも活性層とは逆 の支持基板側にゲッタリング層が導入される。しかし、 SOIゥエーハにおいて同様の 手法を用いて支持基板側にゲッタリング層を導入しても、金属不純物が Box層を通 過しにくいために、上述のゲッタリング層が十分機能せず、これらの手法はそのまま では SOIゥエーハには適用できないという問題がある。
[0006] このような問題を解決するため、貼り合わせ法による SOIゥエーハの製造方法にお レ、て、 SOI層近傍にゲッタリング領域を導入する方法が従来から幾つか提案されて いる。
例えば、貼り合わせ前に、ボンドゥエ一八の貼り合わせ面にリンまたはシリコンをィ オン注入して歪みや欠陥を導入し、貝占り合わせ後に SOI層と Box層の間のゲッタリン グ層とする方法 (例えば、特開平 6— 163862号公報参照）がある。
また、リンやシリコン以外のイオン、例えばホウ素、炭素、アルゴン、クリプトン、キセ ノンを、貝占り合わせ前に、ボンドゥエ一八の貼り合わせ面にイオン注入する方法も提 案されている（特開平 10— 32209号公報参照）。
[0007] しかし、このような方法によって製造された SOIゥエーハを用いてデバイス作製を行 うと、リーク電流が異常発生したり、酸化膜耐圧が悪化したりすることがあるという問題 点があった。 発明の開示
[0008] そこで、本発明は、このような問題点に鑑みなされたもので、リーク電流の発生や酸 化膜耐圧の劣化等を抑制しながらも、十分なゲッタリング能力を有する SOIゥエーハ の製造方法を提供することを目的とする。
[0009] 本発明は、上記課題を解決するためになされたもので、少なくとも、シリコン単結晶 力 なるベースウェーハとボンドゥエーハを準備する工程と、前記べ一スウェーハと 前記ボンドゥエーハの少なくとも一方の表面に絶縁膜を形成する工程と、前記ベース ゥエーハまたは前記ボンドゥエーハのいずれか一方の表面から、シリコン中で電気的 に不活性である中性元素をイオン注入してイオン注入ダメージ層を形成する工程と、 前記イオン注入した表面を前記絶縁膜を介して前記べ一スウェーハと前記ボンドウ エー八とを貼り合わせる工程と、貼り合わされた前記ボンドゥエーハを薄膜化するェ 程とを備える SOIゥエーハの製造方法にぉレ、て、前記イオン注入ダメージ層形成ェ 程における中性元素のイオン注入は、ドーズ量を 1 X 1012atoms/cm2以上 1 X 101 5atoms/cm2未満として行うことを特徴とする SOIゥエー八の製造方法を提供する。
[0010] このように、ベースウェーハまたはボンドゥエーハのいずれか一方に、シリコン中で 電気的に不活性である中性元素をイオン注入してイオン注入ダメージ層を形成する 工程を備える SOIゥエー八の製造方法において、中性元素のイオン注入を、ドーズ 量を 1 X 1012atoms/cm2以上 1 X 1015atoms/cm2未満として行えば、貼り合わせ 熱処理時にイオン注入ダメージ層からの 2次欠陥が発生することを抑制しながらも、 十分なゲッタリング能力を有する S〇Iゥエーハを製造することができる。その結果、リ ーク電流の発生や酸化膜耐圧の劣化が抑制された SOIゥエーハとすることができる。
[0011] この場合、前記イオン注入する中性元素は、アルゴン、炭素、酸素、シリコンの少な くとも一種とすることが好ましい。
[0012] このように、イオン注入する中性元素は、アルゴン、炭素、酸素、シリコンの少なくと も一種とすれば、より低ドーズ量で効果的に十分なゲッタリング能力を付加できる。ま た、このような低ドーズ量であれば、貝 έり合わせ熱処理時における 2次欠陥の発生も より抑制すること力 Sできる。さらに、これらの元素であれば、デバイス特性に悪影響を 及ぼしにくいので好ましい。 [0013] この場合、前記中性元素として、炭素をイオン注入する場合はドーズ量を 1 X 10 a tomsZcm2以下とし、酸素をイオン注入する場合はドーズ量を 1 X 1015atoms/cm 2未満とし、アルゴンまたはシリコンをイオン注入する場合はドーズ量を 1 X 1014atom s/cm2以下とすることが好ましい。
[0014] イオン注入する各中性元素に応じてこのようなドーズ量とすれば、より確実に貼り合 わせ熱処理時の 2次欠陥の発生を抑制することができる。また、このようなドーズ量で あっても、十分なゲッタリング能力を付加することができる。
[0015] また、前記中性元素をイオン注入する際の加速電圧を 200keV以下とすることが好 ましい。また、前記イオン注入ダメージ層の厚さを 0. 5 μ ΐη以下とすることが好ましい
[0016] このように、中性元素をイオン注入する際の加速電圧を 200keV以下、あるいはィ オン注入ダメージ層の厚さを 0. 5 /i m以下とすれば、イオン注入ダメージ層の厚さが 十分に薄いので、貝 り合わせ熱処理時のイオン注入ダメージ層からの 2次欠陥の発 生をより抑制することができる。また、このようなイオン注入ダメージ層の厚さであって も、十分なゲッタリング能力を付加することができる。
[0017] また、前記絶縁膜をシリコン酸化膜またはシリコン窒化膜あるいはこれらを組み合わ せたものとすることが好ましい。
[0018] このように、絶縁膜をシリコン酸化膜またはシリコン窒化膜あるいはこれらを組み合 わせたものとすれば緻密で良質の絶縁膜を容易に形成でき、絶縁特性、ゲッタリング 能力ともに優れた S〇Iゥエーハとすることができる。
[0019] また、前記ボンドゥエーハの薄膜化を、前記ボンドゥエ一八を研削することによって 行うことができる。また、前記ボンドゥエーハの薄膜ィ匕を、予め、前記貼り合わせ工程 より前に、水素またはヘリウムを前記ボンドゥエーハの表面からイオン注入することに より剥離用イオン注入層を設け、前記ボンドゥエーハの薄膜化工程において、剥離 熱処理により前記剥離用イオン注入層で前記ボンドゥエーハを剥離することによって 行うことができる。
[0020] このように、ボンドゥエーハの薄膜化を、厚膜 S〇I層の形成に好適なボンドゥエーハ を研削することによって行う場合であっても、薄膜 SOI層の形成に好適なイオン注入 剥離法によって行う場合であっても、イオン注入ダメージ層に十分なゲッタリング能力 を付加することができ、貝占り合わせ熱処理時のイオン注入ダメージ層からの 2次欠陥 の発生を抑制することができる。
[0021] また、少なくとも前記貼り合わせ工程より前に、前記中性元素をイオン注入する表面 力もシリコン中でドナーとなる元素をイオン注入して n +層を形成する工程を備えること もできる。この場合、前記ドナーとなる元素は、リン、ヒ素、アンチモンの少なくとも一種 とすることができる。
[0022] このように、少なくとも貼り合わせ工程より前に、中性元素をイオン注入する表面から シリコン中でドナーとなる元素をイオン注入して n+層を形成する工程を備え、例えば 、ドナーとなる元素をリン、ヒ素、アンチモンの少なくとも一種とすれば、 n+層によるゲ ッタリング能力と、イオン注入ダメージ層によるゲッタリング能力を組み合わせて、より 強力なゲッタリングサイトとすることができる。また、このような場合でも、貼り合わせ熱 処理時のイオン注入ダメージ層からの 2次欠陥の発生を抑制することができる。
[0023] さらに、これらの場合、中性元素のイオン注入のドーズ量を、 5 X 1012atoms/cm2 以上とすることが好ましい。
このように、中性元素のイオン注入のドーズ量を、 5 X 1012atoms/cm2以上とすれ ば、より確実に、十分なゲッタリング能力を有する SOIゥエーハを製造することができ る。
[0024] 本発明によれば、貼り合わせ熱処理時のイオン注入ダメージ層からの 2次欠陥の発 生を抑制しながらも、イオン注入ダメージ層に十分なゲッタリング能力を有する S〇Iゥ エーハを製造することができる。そして、このように製造された S〇Iゥエーハを用いて デバイス作製を行えば、重金属汚染に強いデバイスでありながら、欠陥が少ないので リーク電流の異常発生や酸化膜耐圧の劣化等を防止することができる。 図面の簡単な説明
[0025] [図 1]本発明の貼り合わせ法による SOIゥエーハの製造方法の概略を示した図である [図 2]本発明に係る SOIゥエーハの断面図であり、 (a)はボンドゥエーハにイオン注入 ダメージ層を形成した場合、 (b)はべ一スウェーハにイオン注入ダメージ層を形成し た場合である。
[図 3]実施例 1〜4及び比較例 1〜4で得られた SOIゥエー八のイオン注入ダメージ層 付近の断面 TEM写真である。
[図 4]実施例 1〜4及び比較例 1〜4で得られた SOIゥエー八のゲッタリング能力を示 す図である。
[図 5]比較例 5で得られた SOIゥエー八のゲッタリング能力を示す図である。
[図 6]実施例 7〜： 11、 16及び比較例 7で得られた SOIゥエーハのゲッタリング能力を 示す図である。
[図 7]実施例 12〜： 15で得られた SOIゥエーハのゲッタリング能力を示す図である。
[図 8]実施例 17〜20で得られた SOIゥエーハのゲッタリング能力を示す図である。 発明を実施するための最良の形態
[0026] 以下、本発明について図面を参照してさらに具体的に説明する力 本発明はこれ に限定されるものではない。
図 1は、本発明の貼り合わせ法による SOIゥエーハの製造方法の一例を示す図で ある。本発明が適用される貼り合わせ法による S〇Iゥエーハの製造方法の概略は以 下に示す通りである。
[0027] まず、工程 (a)において、半導体素子形成用の S〇I層となるシリコン単結晶ゥエー ノヽ（ボンドゥエーハ） 11と、支持基板となるシリコン単結晶ゥエーハ（ベースウェーハ） 14を準備する。
次に、工程（b)において、ベースウェーハ 14とボンドゥエーハ 11との少なくとも一方 に坦め込み絶縁層となる絶縁膜 13を形成する（ここでは、ベースウェーハ 14に絶縁 膜 13を形成する）。
[0028] 次に、工程（c)において、ベースウェーハ 14またはボンドゥエーハ 11の少なくとも 一方の表面から中性元素のイオン注入を行ってイオン注入ダメージ層 12を形成する (ここでは、ボンドゥエーハ 11にイオン注入ダメージ層を形成する）。イオン注入に先 立ち、ボンドゥエーハ 11の表面にスクリーン酸化膜を形成しても構わない。また、そ のスクリーン酸化膜を、工程（d)の前に除去しても構わないし、除去しなくても構わな レ、。本発明では、この中性元素のイオン注入のドーズ量を規定するが、これについて は後述する。
[0029] 次に、工程（d)において、ベースウェーハ 14とボンドゥエーハ 11を、イオン注入し てイオン注入ダメージ層 12を形成した側の表面を貼り合わせる面として絶縁膜 13を 介して密着させて貼り合わせる。このようにして貼り合わせ面 15を有する貼り合わせ ゥエーハ 20を得る。
次に、工程 (e)において、貝占り合わせ面 15の結合強度を高めるための結合熱処理 を行う。例えば、酸化性あるいは不活性ガス雰囲気下、 1000°C〜1200°C、 10分〜 6時間の熱処理を行うことで二枚のゥエーハを強固に結合することができる。
次に、工程 (f)において、ボンドゥエーハ 11を所望の厚さまで薄膜ィ匕し、支持基板 54の上に Box層 53を挟んで SOI層 51が形成されており、イオン注入ダメージ層 52 を有する SOIゥエーハ 50を得る。
[0030] なお、ボンドゥエーハの薄膜化は、例えば、比較的厚膜の SOI層の形成に好適な 平面研削および鏡面研磨による方法を用いることもできるし、薄膜 SOI層の形成に好 適なボンドゥエーハとべ一スウェーハとを貼り合わせる工程（d)の前に予めボンドゥエ ーハの貼り合わせ面に水素イオンまたはヘリウムイオンを注入することによって剥離 用イオン層を形成しておき、貝 έり合わせた後に剥離用イオン注入層でボンドゥエーハ を剥離することによって薄膜化を行うイオン注入剥離法と呼ばれる方法を用レ、ることも できる。なお、イオン注入剥離法で薄膜化を行う場合には、室温で貼り合わせた後に 、必要に応じて 500°C程度の低温熱処理を行って剥離を行った後、結合強度を高め るための結合熱処理工程（e)を行うという工程順となる。また、このとき、貼り合わせる ゥエーハ表面をプラズマ処理することにより活性化したのちに貼り合わせることにより
、前記 500°C程度の熱処理を行うことな 機械的な応力により前記イオン注入層で 剥離する方法を用いることもできる。
なお、この剥離用イオン注入層の形成は、ゲッタリング層形成目的のイオン注入ェ 程より先に行っても後に行ってもよい。
[0031] このようにしてイオン注入ダメージ層 52を有する S〇Iゥエーハ 50を得るわけである 力 前記図 1の工程（c)においてイオン注入する際に、ボンドゥエーハ 11にイオン注 入した場合は、図 2 (a)のように、 S〇I層 51の、 Box層 53との界面領域にイオン注入 ダメージ層 52が形成される。逆に、ベースウェーハ 14にイオン注入した場合は、図 2 (b)のように、支持基板 54の、 Box層 53との界面領域にイオン注入ダメージ層 52が 形成される。
[0032] このような工程を経ることによって、シリコン単結晶ゥエーハ中にイオン注入してィォ ン注入ダメージ層を導入し、ゲッタリング層とする SOIゥエーハを製造する方法による と、前述のように、リーク電流が異常発生したり、酸化膜耐圧が悪化することがあると レ、う問題点があった。
[0033] このような SOIゥエーハの特性劣化の理由の具体的な要因として、本発明者らは、 貼り合わせ熱処理後にイオン注入ダメージ層から発生する 2次欠陥に着目した。 すなわち、従来は、 SOIゥエーハにゲッタリングを目的としてイオン注入ダメージ層 を導入するためのイオン注入のドーズ量は 1 X 1015atoms/cm2以上必要であるとさ れていた。このようなドーズ量であれば、確かに、強力なゲッタリング能力を SOIゥェ ーハに付加することができる力 一方で、貼り合わせ熱処理時に、 2次欠陥を大量に 発生させることにつながり、 SOIゥエーハの特性を悪化させる場合があった。また、ド ーズ量の桁が一桁上がると、イオン注入に力かる時間は約 10倍となる。従来のように ドーズ量が 1 X 1015atoms/cm2以上であると、長時間のイオン注入が必要となり、 生産性が低くなるとともにコストが高くなる。
[0034] これらのことに基づいて、本発明者らはさらに検討を重ね、貝占り合わせ法による S〇I ゥエー八の製造において、ゲッタリング目的のイオン注入ダメージ層形成のためのィ オン注入の際に、シリコン中で電気的に不活性である中性元素（以下、単に中性元 素と称する）をイオン注入する場合においては、ドーズ量が従来より低くても、金属不 純物を十分にゲッタリングできることを見出した。そして、種々の条件を最適化するこ とで本発明を完成させた。
[0035] 具体的には、図 1に示すような S〇Iゥエー八の製造方法において、図 1 (c)のイオン 注入工程において、イオン注入する中性元素のドーズ量が従来よりも少なレ、、 1 X 10 12atoms/cm2以上 1 X 1015atomsZcm2未満であれば、十分なゲッタリング能力を 得ると共に、貼り合わせ熱処理時にイオン注入ダメージ層から 2次欠陥が発生するこ とを抑制することができることがわかった。また、本発明のような低ドーズ量で十分な ゲッタリング能力を得ることができるので、従来のような長時間のイオン注入が必要で なくなり、生産性が高くなるとともにコストを低く抑えることができる。
[0036] また、貼り合わせ熱処理時にイオン注入ダメージ層から 2次欠陥を発生することをよ り抑制するためには、中性元素のドーズ量は、 l X 1014atomsZcm2以下とすること 力 Sさらに好ましぐ 1 X 1013atoms/cm2以下とすることが特に好ましい。
なお、本発明の効果のあるドーズ量の下限である 1 X 1012atoms/cm2は、通常の イオン注入装置によって安定に制御してイオン注入することのできるドーズ量のほぼ 下限 ί直である。
この場合、より確実に SOIゥエーハにゲッタリング能力を付加するには、中性元素の ドーズ量を 5 X 1012atoms/cm2以上とすることが好ましい。
[0037] また、 2次欠陥の発生を抑制するためのドーズ量の上限は、注入する元素の種類 によって異なることを見出した。イオン注入する中性元素としては、アルゴン、炭素、 酸素、シリコンの各イオン種が好適である。
特に、アルゴンをシリコン中にイオン注入してイオン注入ダメージ層を導入した場合 は強力なゲッタリング能力を持つゲッタリングサイトとすることができるので好ましい。
[0038] この場合、貼り合わせ熱処理時の 2次欠陥の発生をより確実に抑制するためには、 炭素をイオン注入する場合はドーズ量を 1 X 1013atoms/cm2以下とし、酸素をィォ ン注入する場合はドーズ量を 1 X 1015atoms/cm2未満とし、アルゴンまたはシリコン をイオン注入する場合はドーズ量を 1 X 1014atoms/cm2以下とすることが好ましレヽ
[0039] また、このような中性元素のイオン注入工程においては、イオン注入装置の加速電 圧を 200keV以下とすると、貝占り合わせ熱処理時のイオン注入ダメージ層からの 2次 欠陥の発生をより確実に抑制することができるので好ましい。また、このような加速電 圧であっても、十分なゲッタリング効果を SOIゥエー八に付加することができる。 なお、この中性元素のイオン注入時の加速電圧の下限は明確に限定されるもので はないが、シリコン単結晶ゥエーハ中にイオン注入される必要があるので、注入され る元素にもよる力 例えば、 lOkeVとすることができる。 [0040] また、本発明のイオン注入装置の加速電圧を調節して、イオン注入ダメージ層の厚 さを 0. 5 z m以下とすることが好ましレ、。このようなイオン注入ダメージ層の厚さとする には、注入する中性元素によっても異なる力 イオン注入装置の加速電圧を約 200k eV以下とすることによっておおよそ達成することができる。
このようなイオン注入ダメージ層の厚さであると、通常の断面 TEM観察ではほとん どイオン注入ダメージ層を観察することはできなレ、が、 SOIゥエーハを製造した場合 に、十分なゲッタリング能力を付加することができる。そして、このようなイオン注入ダ メージ層の厚さであれば、貼り合わせ熱処理時のイオン注入ダメージ層からの 2次欠 陥の発生をより確実に抑制することができる。
なお、このようなイオン注入ダメージ層の厚さの下限は特に限定されなレ、が、イオン 注入装置の加速電圧の下限によって決定される。
[0041] ところで、本発明では、イオン注入ダメージ層は、ボンドゥエーハとべ一スウェーハ との貼り合わせ面付近に形成される。すなわち、前述の通り、図 2のように、ボンドゥエ ーハの表面にイオン注入した場合には SOI層の、 Box層との界面領域に、ベースゥ エーハの表面にイオン注入した場合には支持基板の、 Box層との界面領域に、ィォ ン注入ダメージ層が形成される。このとき、貼り合わせ面の結合状態は両者に違いは ないため、本来、両者のイオン注入ダメージ層のゲッタリング能力は同等である。
[0042] しかし、金属不純物のシリコン中の拡散速度とシリコン酸化物中の拡散速度の違い により、金属不純物は Box層を通過しにくい。そのため、デバイス作製領域となる S〇I 層の表面に付着した金属汚染をゲッタリングするには、ゲッタリング層は SOI層の、 B ox層との界面領域に形成される方が好ましいと言える。すなわち、ボンドゥエーハの 表面に中性元素をイオン注入してイオン注入ダメージ層を形成し、貼り合わせを行う 方がより好ましい。
[0043] ただし、ベースウェーハの表面にイオン注入ダメージ層を形成し、支持基板の、 Bo X層との界面領域にゲッタリング層が形成された場合でも、 S〇Iゥエーハの裏面にゲ ッタリング層を導入する従来法の場合よりは効果的なゲッタリングサイトが得られる。ま た、 SOIゥエーハの Box層の厚さは年々薄いものが得られている。 Box層の厚さが例 えば lOOnm以下と薄ければ、支持基板と Box層の界面領域に形成されたイオン注 入ダメージ層であっても、 SOI層中の金属汚染のゲッタリングにもより有効である。
[0044] また、本発明の SOIゥエーハの製造方法は、 Box層となる絶縁層がシリコン酸化膜 やシリコン窒化膜等であっても問題なく適用できる。シリコン酸化膜であれば、ボンド ゥエーハまたはべ一スウェーハを熱酸化すれば簡単に緻密で高品質なものを作成 することができるので好ましレ、が、この方法に限定されるものではなぐ例えば CVD 法によってシリコン酸化膜を堆積させてもよい。また、シリコン窒化膜やシリコン酸窒 化膜あるいは他の絶縁膜を形成する場合でも、それぞれ通常の方法を用いて形成 することができる。また、シリコン窒化膜とシリコン酸化膜を組み合わせてもよい。
[0045] また、本発明の SOIゥエーハの製造方法では、さらに、 n+層を、本発明のイオン注 入ダメージ層が形成される層の近傍に導入してもよい。この n+層はデバイス構造の 面から必要とされる場合があるが、同時にゲッタリング能力も兼ね備えているので、中 性元素のイオン注入ダメージ層によるゲッタリング能力と組み合わせて、より強力なゲ ッタリングサイトになる。
具体的には、少なくとも貼り合わせ工程より前に、中性元素をイオン注入する表面と 同じ面からシリコン中でドナーとなる元素、すなわちリン、ヒ素、アンチモン等をイオン 注入して n+層を形成する工程を導入することによって、このような n+層を導入するこ とがでさる。
[0046] また、このように、イオン注入ダメージ層の他に n+層を導入する場合でも、本発明に 従うドーズ量の中性元素のイオン注入によって形成されたイオン注入ダメージ層であ れば、貼り合わせ熱処理時のイオン注入ダメージ層からの 2次欠陥の発生を抑制す ることができるので、リーク不良や酸化膜耐圧の悪化を防止することができる。
実施例
[0047] 以下、本発明の実施例を示して本発明をより具体的に説明するが、本発明はこれら に限定されるものではない。
[0048] (実施例 1)
図 1に示すような工程に従って、下記のように、イオン注入ダメージ層を導入した S 〇1ゥエーハを製造した。 まず、直径 200mm、面方位 { 100}の鏡面研磨された 2枚の N型シリコン単結晶ゥ エーハを用意した（a)。ベースウェーハ 14の表面に、 Box層となる膜厚約 l z mのシ リコン酸化膜 13を熱酸化により形成した (b)。
[0049] 次いで、ボンドゥエーハ 11の表面に、カロ速電圧 100keV、ドーズ量 1 X 10Matoms Zcm2の条件でアルゴンをイオン注入した（c)。
[0050] 次に、ボンドゥエーハ 11とべ一スウェーハ 14を、ボンドゥエーハ 11にアルゴンをィ オン注入した面を貼り合わせ面として、シリコン酸化膜 13を挟むようにして密着させて 貼り合わせた（d)。次いで、結合強度を高めるための結合熱処理を以下の条件で行 つた（e)。すなわち、 800°Cに設定した熱処理炉に貼り合わせたゥエーハを投入し、 最高温度 1150°Cまで 10°C/分の昇温速度で昇温して 2時間保持した後に、 800°C まで降温してからゥエーハを熱処理炉外に引き出した。
その後、貝占り合わせゥエーハ 20のボンドゥエーハ 11側を、平面研削及び鏡面研磨 により、約 12 μ ΐηの厚さになるまで薄膜ィ匕し、 SOIゥエーハ 50を得た（f)。
[0051] このようにして製造した SOIゥエーハを、厚さ方向に切断し、該切断面を研磨した後 、断面 TEM観察を行った。
また、このように製造した SOIゥエーハのゲッタリング能力を次のように評価した。ま ず、 SOI層表面に Niを約 l X 1013atoms/cm2の濃度で塗布し、 1000°Cで 1時間 の熱処理により内部に拡散させた。次に、表面酸化膜、 S〇I層、 Box層、支持基板表 層（Box層側の表面から約 2 μ mまで）を段階的にエッチングして、その溶液中の Ni 濃度を ICP— MS (誘導結合プラズマ質量分析法)で測定することにより、 Ni濃度の 深さ方向分布を測定した。表面酸化膜と Box層は HF溶液により各々 1段階で、 SOI 層は混酸溶液により SOI層表面から約 2 μ mステップで 6段階に分割して、支持基板 表層は混酸溶液により 1段階で測定した。
[0052] (実施例 2、 3、 4)
イオン注入する中性元素を、炭素 (実施例 2)、酸素 (実施例 3)、シリコン (実施例 4) として、 SOI層を約 14 x mの厚さになるまで薄膜ィ匕した他は、実施例 1と同様の方法 によって SOIゥエーハを製造した。その後、実施例 1と同様の手法によって SOIゥェ 一八の断面 TEM観察を行い、ゲッタリング能力の評価を行った。ただし、 SOI層に ついては 7段階に分割して Ni濃度の測定を行った。
[0053] (比較例 1、 2、 3、 4)
アルゴン (比較例 1)、炭素（比較例 2)、酸素（比較例 3)、シリコン (比較例 4)を、ド 一ズ量を 1 X 1015atoms/cm2としてイオン注入し、 SOI層を約 14 μ mの厚さになる まで薄膜ィ匕した他は、実施例 1と同様の方法によって SOIゥエーハを製造した。その 後、実施例 1と同様の手法によって SOIゥエーハの断面 TEM観察を行い、ゲッタリン グ能力の評価を行った。ただし、 SOI層については 7段階に分割して Ni濃度の測定 を行った。
[0054] 実施例：!〜 4、比較例 1〜4の SOIゥエーハの断面 TEM画像を図 3に示した。なお 、点線は Box層とイオン注入ダメージ層を含む SOI層の界面を指し、破線は Box層と SOI層の界面から 0. 2 μ ΐηの距離を指している。
また、実施例：!〜 4、比較例 1〜4の SOIゥエーハのゲッタリング能力評価の結果を 図 4に示した。なお、横軸の「Si〇2」は表面酸化膜を、「S〇I—：!〜 6 (7)」は分割して 測定した SOI層を表面から順番に、「BOX」は Box層を、「BAS」は支持基板を、「S UM」は合計を、それぞれ示す。
また、実施例:!〜 4、比較例 1〜4の断面 TEM観察によって測定した 1 μ m X 1 μ m 中に存在する欠陥の数を表 1にまとめた。
[0055] [表 1] ドーズ量
A r c o S i
atoras/ cm2)
1 X 1012 0 0 0 0
1 X 1013 0 0 0 0
1 X 10 0 > 10 0 0
I X 1015 〉100 > 100 0 > 10
I X 1016 X X X X [0056] いずれの中性元素であっても、ドーズ量が 1 X 1014atomsZcm2の場合は、 TEM 画像で観測できるような欠陥がほとんど形成されていなレ、。また、 S〇I層の Box層か らの距離が 0〜2 x mである層（アルゴンについては SOI_6、その他の元素では S〇 1— 7)をゲッタリング層とすると、このゲッタリング層に Niがトラップされており、十分な ゲッタリング能力を有してレ、る。
一方、ドーズ量が 1 X 1015atomsZcm2の場合は、ドーズ量が 1 X 10Matoms/c m2である場合より、ゲッタリング能力はややさらに強力になっているが、界面に欠陥 が形成され始めており、 SOI層の特性に悪影響があると考えられる。尚、表 1で「> 1 0」は数 10個レベル、 「> 100」は数 100個レべノレを示す。また、前述のようにドーズ 量が 1 X 1015atoms/cm2以上であると、長時間のイオン注入が必要となり、生産性 が低くなるとともにコストが高くなる。
[0057] (比較例 5)
ボンドゥエーハ 11にイオン注入によるイオン注入ダメージ層の形成を行わない他は 、実施例 1と同様の方法によって SOIゥエーハを製造し、ゲッタリング能力の評価を行 つた。
この結果、図 5に示すように、 Niが SOI層表面側に高濃度で分布し、ゲッタリング能 力が著しく低かった。
[0058] (実施例 5、 6、比較例 6)
さらに、アルゴン、炭素、酸素、シリコンの各元素を、ドーズ量を 1 X 1012atoms/c m2 (実施例 5)、 1 X 1013atomsZcm2 (実施例 6)、 1 X 1016atoms/cm2 (比較例 6) としてイオン注入した他は実施例 1と同様の方法によって S〇Iゥエーハを製造した。 その後、実施例 1と同様の手法によって S〇Iゥエーハの断面 TEM観察を行レ、、その 結果を表 1に併記した。
[0059] いずれの中性元素の場合も、ドーズ量が 1 X 1012atoms/cm2、 1 X 1013atoms/ cm2の場合は全く欠陥が観察されなかった。
一方、ドーズ量が l X 1016atoms/cm2の場合は、いずれの中性元素の場合も欠 陥の数が多すぎるために測定不可能 (表 1中では「 X」印で示す。 )であった。
[0060] (実施例 7〜： 16、比較例 7)
直径 200mm、面方位 { 100}の鏡面研磨された 2枚の N型シリコン単結晶ゥエーハ を用意した。ベースウェーハの表面に Box層となる膜厚約 1. 3 x mのシリコン酸化膜 を熱酸化により形成した。
[0061] 次いで、ボンドゥエーハの表面に、表 2に示す条件でアルゴンをイオン注入した。
[0062] [表 2]
Figure imgf000017_0001
[0063] 次に、実施例 1と同様な方法により、貝占り合わせ、結合熱処理を行った後、ボンドウ エーハ側を、平面研削及び鏡面研磨により、約 14 / mの厚さになるまで薄膜ィ匕し、 S 〇1ゥエーハを得た。
[0064] このようにして製造した SOIゥエーハのゲッタリング能力を実施例 1と同様な方法に より評価した。まず、 SOI表面に Niを約 5 X 1012atoms/cm2の濃度で塗布し、 100 0°Cで 1時間の熱処理により内部に拡散させた。次に、表面酸化膜、 S〇I層、 Box層 、支持基板表層を段階的にエッチングして、その溶液中の Ni濃度を ICP— MSで測 定することにより、 Ni濃度の深さ方向分布を得た。表面酸化膜と Box層は HF溶液に より各々 1段階で、 S〇I層は混酸溶液により S〇I層表面から約 2 μ mステップで 7段階 に分割して、支持基板表層は混酸溶液により 1段階で測定した。また、断面 TEM観 察により、 S〇I層と Box層の界面近傍の欠陥を観察した。
[0065] 実施例 7〜： 11、 16、比較例 7のゲッタリング能力を図 6に示した。縦軸は、 S〇I層の Box層からの距離が 0〜2 z mである層（ゲッタリング層）の Ni濃度を示している。ドー ズ量が 5 X 1012atomsZcm2以上の場合（実施例 7〜11、比較例 7)は、表面に塗布 したほぼ全量の Niがゲッタリングされた。但し、比較例 7では、断面 TEM観察により、 図 3と同様にゲッタリング層に多数の欠陥が観察された。なお、実施例 11においても 欠陥は観察されたが、比較例 7ほど高密度ではな 明らかに 2次欠陥の発生が抑制 されていた。
ドーズ量が 1 X 1012atoms/cm2の場合（実施例 16)は、ほとんど欠陥が形成され ていなぐゲッタリング層の Ni濃度が loUatoms/cm2台の安定した値となった。しか し、ゲッタリング能力が実施例 7〜： 11の場合と比べて低ぐより確実に十分なゲッタリ ング能力を有する SOIゥエーハとするには、ドーズ量を 5 X 1012atoms/cm2以上と することがよいことがわかる。
[0066] 実施例 12〜： 15のゲッタリング能力を図 7に示した。何れの加速電圧の場合も十分 なゲッタリング能力を有してレ、た。
[0067] (実施例 17〜20)
直径 200mm、面方位 { 100}の鏡面研磨された 2枚の P型シリコン単結晶ゥエーハ を用意した。ボンドゥエーハの表面に膜厚約 75nmのシリコン酸化膜を、ベースゥェ 一八の表面に膜厚約 225nmのシリコン酸化膜を熱酸化により形成した。
[0068] 次いで、ボンドゥエーハの表面に、イオン注入剥離用の水素をイオン注入した。引 き続き、加速電圧 40keV (実施例 17)、 60keV (実施例 18)、 80keV (実施例 19)、 1 OOkeV (実施例 20)の条件でアルゴンをイオン注入した。その際、ドーズ量は I X 10 atoms/ cmとし 7こ。
[0069] 次いで、通常のイオン注入剥離法と同様の手順により、貼り合わせ、剥離熱処理、 結合熱処理、 SOI層調整酸化、酸化膜除去などの工程を経て、膜厚約 0. 3 111の3 〇1ゥエーハを得た。
[0070] 更に、 SOIゥエーハの表面にェピタキシャル成長により膜厚約 2. 7 /i mのシリコン 層を堆積させ、 S〇I層の膜厚を約 とした。
[0071] このようにして製造した S〇Iゥエー八のゲッタリング能力を実施例 1と同様な方法に より評価した。まず、 S〇I表面に Niを約 5 X 1012atoms/cm2の濃度で塗布し、 100 0°Cで 1時間の熱処理により内部に拡散させた。次に、表面酸化膜、 S〇I層、 Box層 、支持基板表層を段階的にエッチングして、その溶液中の Ni濃度を ICP— MSで測 定することにより、 Ni濃度の深さ方向分布を得た。表面酸化膜と Box層は HF溶液に より各々 1段階で、 S〇I層は混酸溶液により S〇I層表面から約 0. 6 x mステップで 5 段階に分割して、支持基板表層は混酸溶液により 1段階で測定した。
[0072] 実施例 17〜20のゲッタリング能力を図 8に示した。縦軸は、 SOI層の Box層からの 距離が 0〜0. 6 / mである層（ゲッタリング層）の Ni濃度を示している。実施例 12〜1 5の場合と同様に、何れの加速電圧の場合も十分なゲッタリング能力を有していた。 なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例 示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構 成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的 範囲に包含される。

Claims

請求の範囲
[1] 少なくとも、
シリコン単結晶からなるベースウェーハとボンドゥエーハを準備する工程と、 前記べ一スウェーハと前記ボンドゥエーハの少なくとも一方の表面に絶縁膜を形成 する工程と、
前記べ一スウェーハまたは前記ボンドゥエーハのいずれか一方の表面から、シリコ ン中で電気的に不活性である中性元素をイオン注入してイオン注入ダメージ層を形 成する工程と、
前記イオン注入した表面を前記絶縁膜を介して前記べ一スウェーハと前記ボンドウ エーハとを貼り合わせる工程と、
貝占り合わされた前記ボンドゥエーハを薄膜ィ匕する工程と
を備える SOIゥエーハの製造方法にぉレ、て、前記イオン注入ダメージ層形成工程 における中性元素のイオン注入は、ドーズ量を 1 X 1012atoms/cm2以上 1 X 1015a tomsZcm2未満として行うことを特徴とする S〇Iゥエーハの製造方法。
[2] 前記イオン注入する中性元素は、アルゴン、炭素、酸素、シリコンの少なくとも一種 とすることを特徴とする請求項 1に記載の S〇Iゥエーハの製造方法。
[3] 前記中性元素として、炭素をイオン注入する場合はドーズ量を 1 X 1013atoms/c m2以下とし、酸素をイオン注入する場合はドーズ量を 1 X 1015atoms/cm2未満とし 、アルゴンまたはシリコンをイオン注入する場合はドーズ量を 1 X 1014atoms/cm2 以下とすることを特徴とする請求項 2に記載の SOIゥエーハの製造方法。
[4] 前記中性元素をイオン注入する際の加速電圧を 200keV以下とすることを特徴とす る請求項 1ないし請求項 3のいずれか一項に記載の SOIゥエーハの製造方法。
[5] 前記イオン注入ダメージ層の厚さを 0. 5 μ m以下とすることを特徴とする請求項 1な レ、し請求項 4のレ、ずれか一項に記載の SOIゥエーハの製造方法。
[6] 前記絶縁膜をシリコン酸化膜またはシリコン窒化膜あるいはこれらを組み合わせた ものとすることを特徴とする請求項 1ないし請求項 5のいずれか一項に記載の SO エーハの製造方法。
[7] 前記ボンドゥエーハの薄膜ィ匕を、前記ボンドゥエーハを研削することによって行うこ とを特徴とする請求項 1ないし請求項 6のいずれか一項に記載の S〇Iゥエーハの製 造方法。
[8] 前記ボンドゥエーハの薄膜ィ匕を、予め、前記貼り合わせ工程より前に、水素または ヘリウムを前記ボンドゥエーハの表面からイオン注入することにより剥離用イオン注入 層を設け、前記ボンドゥエーハの薄膜化工程において、剥離熱処理により前記剥離 用イオン注入層で前記ボンドゥエーハを剥離することによって行うことを特徴とする請 求項 1なレ、し請求項 6のレ、ずれか一項に記載の SOIゥエーハの製造方法。
[9] 少なくとも前記貼り合わせ工程より前に、前記中性元素をイオン注入する表面から シリコン中でドナーとなる元素をイオン注入して n+層を形成する工程を備えることを 特徴とする請求項 1ないし請求項 8のいずれか一項に記載の S〇Iゥエーハの製造方 法。
[10] 前記ドナーとなる元素は、リン、ヒ素、アンチモンの少なくとも一種とすることを特徴と する請求項 9に記載の S〇Iゥエーハの製造方法。
[11] 前記中性元素のイオン注入のドーズ量を、 5 X 1012atomsZcm2以上とすることを 特徴とする請求項 1なレ、し請求項 10のいずれか一項に記載の S〇Iゥエーハの製造 方法。
PCT/JP2007/058735 2006-04-24 2007-04-23 Ｓｏｉウエーハの製造方法 WO2007125863A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US12/226,264 US8268705B2 (en) 2006-04-24 2007-04-23 Method for producing SOI wafer
CN2007800144720A CN101427347B (zh) 2006-04-24 2007-04-23 Soi晶片的制造方法
KR1020087026010A KR101340004B1 (ko) 2006-04-24 2007-04-23 Ｓｏｉ 웨이퍼의 제조방법
EP07742170.9A EP2012347B1 (en) 2006-04-24 2007-04-23 Method for producing soi wafer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006-118987 2006-04-24
JP2006118987 2006-04-24

Publications (1)

Publication Number Publication Date
WO2007125863A1 true WO2007125863A1 (ja) 2007-11-08

Family

ID=38655387

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/058735 WO2007125863A1 (ja) 2006-04-24 2007-04-23 Ｓｏｉウエーハの製造方法

Country Status (6)

Country Link
US (1) US8268705B2 (ja)
EP (1) EP2012347B1 (ja)
JP (1) JP5706391B2 (ja)
KR (1) KR101340004B1 (ja)
CN (1) CN101427347B (ja)
WO (1) WO2007125863A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009124116A (ja) * 2007-10-22 2009-06-04 Denso Corp ＳＯＩ（Ｓｉｌｉｃｏｎｏｎｉｎｓｕｌａｔｏｒ）構造の半導体装置およびその製造方法
JP2012517691A (ja) * 2009-02-11 2012-08-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 高次無線周波数高調波抑制領域を含む半導体オン・インシュレータ基板及び構造体

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7910994B2 (en) * 2007-10-15 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for source/drain contact processing
JP2010258083A (ja) * 2009-04-22 2010-11-11 Panasonic Corp Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法
JP5643509B2 (ja) * 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したｓｏｓ基板の製造方法
US8748285B2 (en) 2011-11-28 2014-06-10 International Business Machines Corporation Noble gas implantation region in top silicon layer of semiconductor-on-insulator substrate
JP6303321B2 (ja) * 2013-08-08 2018-04-04 株式会社Sumco 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP6516957B2 (ja) * 2013-09-04 2019-05-22 株式会社Sumco エピタキシャルウェーハの製造方法及び貼り合わせウェーハの製造方法
JP6200273B2 (ja) * 2013-10-17 2017-09-20 信越半導体株式会社 貼り合わせウェーハの製造方法
US9269626B2 (en) 2014-02-06 2016-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structure and method for manufacturing thereof
CN103872180A (zh) * 2014-03-19 2014-06-18 武汉新芯集成电路制造有限公司 一种利用碳离子注入吸杂的方法
US9299600B2 (en) 2014-07-28 2016-03-29 United Microelectronics Corp. Method for repairing an oxide layer and method for manufacturing a semiconductor structure applying the same
CN107785302A (zh) * 2016-08-31 2018-03-09 沈阳硅基科技有限公司 一种soi硅衬底材料的制备方法和soi材料
CN110391352B (zh) * 2018-04-17 2021-12-07 上海和辉光电股份有限公司 一种柔性显示器的封装方法和结构
CN108962815B (zh) * 2018-07-17 2020-09-25 北京工业大学 一种soi材料的制备方法
CN109524425A (zh) * 2018-10-15 2019-03-26 上海华虹宏力半导体制造有限公司 绝缘体上硅结构及其制作方法
JP6680378B2 (ja) * 2019-03-13 2020-04-15 株式会社Sumco Ｓｏｉウェーハ
CN111477543A (zh) * 2020-04-23 2020-07-31 济南晶正电子科技有限公司 一种键合衬底晶圆与单晶压电晶圆的方法及复合单晶压电晶圆基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0348201B2 (ja) 1981-03-11 1991-07-23 Daiichi Togyo Kk
JPH06163862A (ja) 1992-11-27 1994-06-10 Nec Corp Ｓｏｉ基板構造及びその製造方法
JPH0878644A (ja) * 1994-09-02 1996-03-22 Hitachi Ltd 半導体集積回路装置の製造方法
JPH1032209A (ja) 1996-07-17 1998-02-03 Hitachi Ltd Ｓｏｉウエハおよびその製造方法ならびにそのｓｏｉウエハを用いた半導体集積回路装置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3769109A (en) * 1972-04-19 1973-10-30 Bell Telephone Labor Inc PRODUCTION OF SiO{11 {11 TAPERED FILMS
EP0387753A1 (de) 1989-03-17 1990-09-19 Schott Glaswerke Verfahren und Vorrichtung zum Schutz der proximalen Einkoppelseiten von Laserkathetern
US5554883A (en) * 1990-04-28 1996-09-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method therefor
US5773356A (en) * 1996-02-20 1998-06-30 Micron Technology, Inc. Gettering regions and methods of forming gettering regions within a semiconductor wafer
KR100232886B1 (ko) 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
JPH10242153A (ja) * 1997-02-26 1998-09-11 Hitachi Ltd 半導体ウエハ、半導体ウエハの製造方法、半導体装置および半導体装置の製造方法
KR100253583B1 (ko) 1997-04-21 2000-04-15 김영환 접합형 에스. 오. 아이 웨이퍼 제조방법
JPH11330437A (ja) * 1998-05-13 1999-11-30 Nec Corp Ｓｏｉ基板とその製造方法
KR100291515B1 (ko) * 1998-12-24 2001-06-01 박종섭 실리콘 온 인슐레이터 웨이퍼의 제조방법
JP3951487B2 (ja) * 1998-12-25 2007-08-01 信越半導体株式会社 Ｓｏｉ基板及びその製造方法
US6255195B1 (en) * 1999-02-22 2001-07-03 Intersil Corporation Method for forming a bonded substrate containing a planar intrinsic gettering zone and substrate formed by said method
US6633066B1 (en) * 2000-01-07 2003-10-14 Samsung Electronics Co., Ltd. CMOS integrated circuit devices and substrates having unstrained silicon active layers
JP3975634B2 (ja) * 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
US20020187619A1 (en) * 2001-05-04 2002-12-12 International Business Machines Corporation Gettering process for bonded SOI wafers
US6884696B2 (en) * 2001-07-17 2005-04-26 Shin-Etsu Handotai Co., Ltd. Method for producing bonding wafer
US7084046B2 (en) * 2001-11-29 2006-08-01 Shin-Etsu Handotai Co., Ltd. Method of fabricating SOI wafer
JP2004039735A (ja) * 2002-07-01 2004-02-05 Fujitsu Ltd 半導体基板及びその製造方法
EP1596437A4 (en) * 2003-02-19 2009-12-02 Shinetsu Handotai Kk METHOD OF MANUFACTURING SOI WAFERS AND SOI WAFERS
JP2004259970A (ja) * 2003-02-26 2004-09-16 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP4730645B2 (ja) * 2004-02-13 2011-07-20 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの製造方法
CN101036222A (zh) * 2004-09-21 2007-09-12 S.O.I.Tec绝缘体上硅技术公司 通过实施共注入获得薄层的方法和随后的注入

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0348201B2 (ja) 1981-03-11 1991-07-23 Daiichi Togyo Kk
JPH06163862A (ja) 1992-11-27 1994-06-10 Nec Corp Ｓｏｉ基板構造及びその製造方法
JPH0878644A (ja) * 1994-09-02 1996-03-22 Hitachi Ltd 半導体集積回路装置の製造方法
JPH1032209A (ja) 1996-07-17 1998-02-03 Hitachi Ltd Ｓｏｉウエハおよびその製造方法ならびにそのｓｏｉウエハを用いた半導体集積回路装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2012347A4 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009124116A (ja) * 2007-10-22 2009-06-04 Denso Corp ＳＯＩ（Ｓｉｌｉｃｏｎｏｎｉｎｓｕｌａｔｏｒ）構造の半導体装置およびその製造方法
EP2207194A1 (en) * 2007-10-22 2010-07-14 Denso Corporation SEMICONDUCTOR DEVICE OF SOI (Silicon on insulator) STRUCTURE, AND ITS MANUFACTURING METHOD
EP2207194A4 (en) * 2007-10-22 2013-01-23 Denso Corp SOI STRUCTURE SEMICONDUCTOR DEVICE (Silicon on Insulator), AND METHOD FOR MANUFACTURING THE SAME
JP2012517691A (ja) * 2009-02-11 2012-08-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 高次無線周波数高調波抑制領域を含む半導体オン・インシュレータ基板及び構造体

Also Published As

Publication number Publication date
EP2012347A1 (en) 2009-01-07
CN101427347A (zh) 2009-05-06
EP2012347B1 (en) 2015-03-18
KR101340004B1 (ko) 2013-12-11
CN101427347B (zh) 2010-12-01
EP2012347A4 (en) 2011-07-27
US20090280620A1 (en) 2009-11-12
KR20090007362A (ko) 2009-01-16
JP5706391B2 (ja) 2015-04-22
US8268705B2 (en) 2012-09-18
JP2013055353A (ja) 2013-03-21

Similar Documents

Publication Publication Date Title
JP5706391B2 (ja) Ｓｏｉウエーハの製造方法
JP5183958B2 (ja) Ｓｏｉウエーハの製造方法
JP2010040864A (ja) エピタキシャルシリコンウェーハ及びその製造方法
JP2009231376A (ja) Ｓｏｉウェーハ及び半導体デバイスならびにｓｏｉウェーハの製造方法
WO2007125771A1 (ja) Ｓｏｉウエーハの製造方法
US7446016B2 (en) Method for producing bonded wafer
WO2002050912A1 (fr) Procede de fabrication de plaquettes de silicium sur isolant et plaquette de silicium sur isolant
US7972937B2 (en) Method for producing semiconductor substrate
US10600677B2 (en) Method for manufacturing bonded SOI wafer
US20090309190A1 (en) Semiconductor processing
JP5292810B2 (ja) Ｓｏｉ基板の製造方法
JP2006165061A (ja) Ｓｏｉウェーハの製造方法
JPH11191617A (ja) Ｓｏｉ基板の製造方法
JP5200412B2 (ja) Ｓｏｉ基板の製造方法
JP2009218381A (ja) ＳＯＩ（Ｓｉｌｉｃｏｎｏｎｉｎｓｕｌａｔｏｒ）基板の製造方法
JP2008159692A (ja) 半導体基板の製造方法
JPH11307471A (ja) Ｓｏｉ基板の製造方法
JP2008262992A (ja) 貼り合わせウエーハの製造方法
JP5096780B2 (ja) Ｓｏｉウエーハの製造方法
JPH11307470A (ja) Ｓｏｉ基板の製造方法
JP5565128B2 (ja) 貼り合わせウエーハの製造方法
JP2006108404A (ja) Ｓｏｉウェーハの製造方法
WO2007097179A1 (ja) Ｓｏｉ基板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07742170

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12226264

Country of ref document: US

Ref document number: 2007742170

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 200780014472.0

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020087026010

Country of ref document: KR

NENP Non-entry into the national phase

Ref country code: DE