WO2007040149A1 - 発光素子及びその製造方法 - Google Patents

発光素子及びその製造方法 Download PDF

Info

Publication number
WO2007040149A1
WO2007040149A1 PCT/JP2006/319360 JP2006319360W WO2007040149A1 WO 2007040149 A1 WO2007040149 A1 WO 2007040149A1 JP 2006319360 W JP2006319360 W JP 2006319360W WO 2007040149 A1 WO2007040149 A1 WO 2007040149A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
current blocking
blocking layer
light emitting
emitting device
Prior art date
Application number
PCT/JP2006/319360
Other languages
English (en)
French (fr)
Inventor
Ryo Sakamoto
Masatoshi Iwata
Susumu Tsujikawa
Yoshiyuki Kobayashi
Original Assignee
Dowa Electronics Materials Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co., Ltd. filed Critical Dowa Electronics Materials Co., Ltd.
Priority to US12/088,983 priority Critical patent/US8044439B2/en
Priority to CN2006800455138A priority patent/CN101322256B/zh
Priority to EP06798408A priority patent/EP1947705A4/en
Priority to KR1020107028415A priority patent/KR101201377B1/ko
Publication of WO2007040149A1 publication Critical patent/WO2007040149A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
    • H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
    • H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H01L33/105—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector with a resonant cavity structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
    • H01S5/0282—Passivation layers or treatments

Definitions

  • the present invention relates to a light emitting device made of a semiconductor and a method for manufacturing the same, and more particularly to a light emitting device having a current blocking layer and a method for manufacturing the same.
  • a current blocking layer formed of a high resistance region or the like is formed in the light emitting device, and a high carrier concentration of a part of the active layer is increased to increase the output of the light emitting device
  • a light-emitting element having a current confinement structure realizing high-speed response is known.
  • the light-emitting element has a resonator structure that causes light resonance, and improves the current density to the active layer.
  • a vertical cavity light emitting device having a current confinement structure is used!
  • Patent Document 1 discloses a light-emitting element having a current confinement structure in which a high-resistance region is formed by accelerating hydrogen (H) ions and injecting them from the element surface or the side surface of the element. In this ion implantation method, the crystal was damaged by the ion implantation, and the reliability was lowered.
  • H hydrogen
  • Special Reference 2 describes a current confinement structure in which zinc (Zn) ions are implanted from the element surface, and the implanted zinc is diffused to invert the conductivity type in the high resistance region to provide a current conducting portion.
  • a light emitting device is disclosed.
  • this impurity diffusion method since the impurity having a large diffusion coefficient is diffused, the carrier concentration in the vicinity of the active layer changes during energization, so that the light output is not stable.
  • Patent Document 3 discloses a light-emitting element having a current confinement structure in which a current blocking layer is formed by oxidizing a layer having a large aluminum (A1) composition ratio from the side surface of the element by heat treatment in a water vapor atmosphere. .
  • A1 aluminum
  • Patent Documents 4 and 5 disclose a light-emitting element having a current confinement structure in which a current blocking layer is locally embedded in a light-emitting diode using a barrier with a forbidden band width of a pn junction. ! Further, Patent Document 5 discloses a light emitting device having an etching stop layer.
  • Patent Document 1 Japanese Patent No. 3638515
  • Patent Document 2 Japanese Patent Laid-Open No. 2001-44501
  • Patent Document 3 Japanese Patent Laid-Open No. 2003-8142
  • Patent Document 4 Patent No. 3406907
  • Patent Document 5 Japanese Patent Laid-Open No. 5-175615
  • Patent Documents 4 and 5 make it easy to control the width and thickness of the current blocking layer, and does not perform heat treatment or ion implantation during fabrication. Therefore, a highly reliable light-emitting element can be manufactured.
  • an oxide film is formed at the opening of the current blocking layer when the current blocking layer is etched. For this reason, the forward voltage becomes high in the light emitting element in which the element structure is regrown on the oxide film in the opening.
  • the current blocking layer manufactured by the embedding method needs to be thickened to about 1 ⁇ m in order to obtain a sufficient current confinement effect due to a difference in pn junction or band gap.
  • the present invention protects the active layer by making the etching stop layer an acid-resistant layer, improves the current confinement effect, and provides a high output with a low forward voltage.
  • An object is to provide a light-emitting element.
  • Another object of the present invention is to provide a method for producing such a light emitting device with a high yield.
  • the inventors of the present invention in a light emitting device having a current blocking layer, at least a part of the current blocking layer is oxidized and the etching stop layer is changed to an acid resistant layer. As a result, the regrowth surface is not increased in resistance, the current blocking layer can be made thin, and the knowledge that a light-emitting element with high output can be obtained with a low forward voltage is obtained. Has been completed.
  • the light emitting device of the present invention includes a light emitting layer and a current blocking layer, and the light emitting device has a current blocking layer having a buried structure, and at least a part of the current blocking layer.
  • the oxygen concentration is higher than the oxygen concentration in the light emitting layer, and the thickness of the current blocking layer is 5 nm or more and lOO nm or less.
  • An etching stop layer is preferably provided below the current blocking layer.
  • the oxygen concentration of at least a part of the current blocking layer is preferably 1 ⁇ 10 2 G / cm 3 or more.
  • the current blocking layer is preferably made III V group compound semiconductor force, the aluminum composition ratio in group III elements is 30 mol 0/0 above.
  • the current blocking layer can be thinned by oxidizing at least part of the current blocking layer and increasing the resistance.
  • this film thickness 5 nm or more and lOOnm or less, a current confinement effect can be obtained.
  • unevenness of the semiconductor layer formed on the current blocking layer can be reduced, chemical etching of the current blocking layer can be performed in a short time, etching in the radial direction can be prevented, and changes in the electric field distribution can be suppressed.
  • the oxygen concentration at the surface of the opening of the current blocking layer is preferably 1 ⁇ 10 19 atoms / cm 3 or less.
  • This etching stop layer is preferably composed of a mixed crystal of a group V-V compound semiconductor, and the aluminum composition ratio in the group V element is 10 mol% or less.
  • the oxygen concentration of the current blocking layer is preferably at least 100 times the oxygen concentration of the etching stop layer at the opening surface of the current blocking layer. According to the above configuration, oxidation of the etching stop layer can be prevented during the etching process of the current blocking layer. For this reason, even in a light-emitting element in which a semiconductor layer is grown on an etching stop layer, the forward voltage can be reduced with almost no resistance.
  • the light emitting device of the present invention has a resonator structure, it is possible to provide a vertical resonator type light emitting device having high output and high speed response and good directivity. .
  • a method for manufacturing a light-emitting device of the present invention includes a first step of laminating an oxidation-resistant etching stop layer and a current blocking layer, and a portion of the current blocking layer. And a second step of etching, wherein the second step includes a step of increasing the oxygen concentration of a part of the current blocking layer and further embedding the current blocking layer in the light emitting element.
  • the oxygen concentration of at least a part of the current blocking layer is preferably 1 ⁇ 10 2 Zcm 3 or more.
  • the current blocking layer and the etching stop layer can be selectively etched, and the surface of the current blocking layer can be increased in resistance. Accordingly, a light emitting device such as a vertical cavity light emitting device having high reliability, high output, and high speed response can be manufactured with high yield.
  • an etching stop layer having oxidation resistance is disposed in the vicinity of the current blocking layer, so that current conduction that occurs during etching of the current blocking layer is performed. Oxidation on the recrystallization growth surface of the region can be suppressed. In addition, the yield can be improved by making the current blocking layer thin.
  • FIG. 1 is a diagram showing a cross-sectional structure of a light emitting device according to a first embodiment of the present invention.
  • FIG. 2 is a view showing a cross-sectional structure of a light emitting device according to a second embodiment of the present invention.
  • FIG. 3 is a plan view of FIG. 2.
  • FIG. 4 is a diagram showing a method for manufacturing a vertical cavity light emitting device according to the present invention.
  • FIG. 5 is a cross-sectional view showing a structure of a vertical cavity light emitting diode of a comparative example.
  • FIG. 6 is a diagram showing the results of secondary ion mass spectrometry in the depth direction for the surface force in the region including the current blocking layer in the vertical cavity light emitting device of Example 1.
  • FIG. 7 is a diagram showing the results of secondary ion mass spectrometry in the surface force depth direction in the opening region of the current blocking layer in the vertical cavity light emitting device of Example 1.
  • the surface force in the region including the current blocking layer is also a diagram showing the result of secondary ion mass spectrometry in the depth direction.
  • FIG. 1 is a diagram showing a cross-sectional structure of a light-emitting element according to the first embodiment of the present invention.
  • the light-emitting device 1 of the present invention includes an n-type first cladding layer 4, an active layer 5 serving as a light-emitting layer, and a p-type second cladding layer on an n-type substrate 2.
  • 6 and a p-type etching stop layer 24 are sequentially stacked, and a current blocking layer 9 is formed on a part of the etching stop layer 24, and the etching stop layer 24 in which the current blocking layer 9 is not formed.
  • a p-type semiconductor layer 14 is laminated on the upper portion of the current blocking layer 9 (referred to as the opening 9a of the current blocking layer 9 as appropriate) and the upper portion of the current blocking layer 9, and the current blocking layer 9 is in the p-type semiconductor layer 14 It has a so-called embedding structure embedded in.
  • a contact layer 11 is formed on the p-type semiconductor layer 14 and on the current blocking layer 9, and an electrode 17 is formed on the contact layer 11.
  • the contact layer 11 can be a p-type semiconductor layer having a high impurity density.
  • An electrode 16 is formed below the substrate 2.
  • the light emitting element 1 may be provided with a reflective layer 3 on the substrate side 2 side in order to efficiently emit light to the outside. Between the substrate 2 and the reflective layer 3, a notch layer 18 may be inserted! /.
  • the first cladding layer 4, the active layer 5, and the second cladding layer have a double heterojunction structure 8, and the active layer 5 is a region that becomes a light emitting layer.
  • the p-type semiconductor layer 14 is formed above the opening 9 a of the current blocking layer 9 and above the current blocking layer 9, and conducts the current from the electrode 17 to the active layer 5. Since the current blocking layer 9 has such a buried structure, the contact layer 11 is in contact with the low-resistance p-type semiconductor layer 14 over a wide area, and the current at the contact surface between the electrode 17 and the p-type semiconductor layer 14 is The density can be made uniform.
  • the opening 9a of the current blocking layer 9 becomes a current path in the light emitting element 20,
  • the current injected from the electrode 17 flows in the p-type semiconductor layer 14 toward the opening 9a of the current blocking layer 9, and has a high current density in the opening 9a of the current blocking layer 9. Since this high-density current flows through the active layer 5 below the opening 9a of the current blocking layer 9, the light-emitting element 1 with high output and high-speed response can be obtained. Further, by forming the electrode 17 on the p-type semiconductor layer 14 and on the current blocking layer 9, the light emitted from the active layer 5 is not absorbed by the contact layer 11. It is possible to emit light efficiently.
  • FIG. 2 is a view showing a cross-sectional structure of a light emitting device 20 according to the second embodiment of the present invention
  • FIG. 3 is a plan view of FIG. That is, FIG. 2 is a cross-sectional view taken along line XX in FIG.
  • the vertical cavity light emitting device 20 of the present invention includes an n-type first reflective layer 3, an n-type first cladding layer 4, an active layer 5, p on an n-type substrate 2.
  • a type second cladding layer 6 and a p-type etching stop layer 24 are sequentially stacked. Further, a current blocking layer 9 is formed on a part of the etching stop layer 24.
  • a p-type second reflective layer 10 is laminated on the opening 9 a of the current blocking layer 9 and on the current blocking layer 9, and the current blocking layer 9 is embedded in the light emitting element 20.
  • a contact layer 11 and an electrode 17 are laminated on the second reflective layer 10 and on the current blocking layer 9, and the contact layer 11 on the second reflective layer 10 is formed.
  • a protective film 12 made of an insulator is formed on the bright light exit window 13.
  • an electrode 16 is formed on the lower portion of the substrate 2.
  • the first reflective layer 3 and the second reflective layer 10 form a vertical resonator.
  • the length of this vertical resonator is the distance between the first reflective layer 3 and the second reflective layer 10 in the direction perpendicular to the plane of the paper, that is, the total film of each layer forming the double heterojunction 8 and the p-type etching stop layer 24. Corresponds to thickness.
  • the active layer 5 in the double heterojunction 8 serving as the light emitting portion may be an active layer 22 having a quantum well structure.
  • the active layer 22 having a quantum well structure force can be formed by alternately laminating thin semiconductor layers having different forbidden band widths, and can have a single quantum well structure or a multiple quantum well structure. By adopting this quantum well structure 22, it is possible to realize a vertical cavity light emitting device 20 capable of responding faster and with higher output than the active layer 5 having a single layer force shown in FIG. .
  • the light emitted from the active layer 5 is The light exits from the light exit window 13.
  • the shape of the light exit window 13 can be an arbitrary shape such as a circle, an ellipse, or a rectangle.
  • regions indicated by dotted lines 15A and 15B in the X and Y directions in FIG. 3 indicate so-called dicing regions 15 that divide each chip of the light emitting element 20 described later.
  • a black reflective layer in which layers having different refractive indexes are laminated can be used as the reflective layers 3 and 10.
  • the black reflective layer alternates between a film having a relatively high refractive index () and a thickness of ⁇ / 4 ⁇ , and a film having a relatively low refractive index ( ⁇ ) and a thickness of ⁇ ⁇ 4 ⁇ . It is a laminated structure.
  • ⁇ is the emission wavelength of the vertical cavity light emitting element 20.
  • the reflective layer 3 reflects the light emitted from the active layer 5 to the substrate 2 side out of the light emitted from the active layer 5, and reflects the light to the surface side of the substrate 2. It has the effect of improving the extraction efficiency.
  • the light emitted from the active layer 5 can be selectively emitted from the upper reflective layer 10 by making the reflectance of the reflective layer 3 on the substrate 2 side higher than that of the upper reflective layer 10.
  • the high refractive index layer and the low refractive index layer for example, Al r Ga
  • r is the composition of A1 and 0 ⁇ r ⁇ l
  • AlAs can be used, and the reflective layers 3 and 10 stacked alternately are denoted as AlGaAsZAlAs.
  • the layer can be Al Ga As.
  • a nother layer 18 may be inserted between the substrate 2 and the first reflective layer 3.
  • the first reflective layer 3 having high crystallinity can be formed.
  • the etching stop layer 24 is preferably made of a material that is resistant to oxidation, that is, not easily oxidized. This can suppress the formation of an oxide film on the surface of the opening of the current blocking layer 9 in the etching stop layer 24, that is, on the regrowth surface, which will be described later as a current path, and to increase the forward voltage. Can be suppressed.
  • the etching stop layer 24 is made of aluminum (A1 )
  • a mixed crystal having a composition of 10 mol% or less in the group X element is preferable.
  • the etching stop layer 24 is a mixed crystal that does not contain A1 that is easily oxidized in the mixed crystal composition.
  • phosphorus (P) is used for the V group element of the etching stop layer 24
  • A1 Ga In P (0 ⁇ x ⁇ 0.1, 0 ⁇ y ⁇ l and 0 ⁇ x + y ⁇ l) can do.
  • ⁇ 0, that is, In Ga P (0 ⁇ y ⁇ 1).
  • the oxygen concentration at the interface with the semiconductor layer grown after the etching of the flow blocking layer 9, that is, the regrowth surface of the etching stop layer 24, is preferably 1 ⁇ 10 19 atoms / cm 3 or less.
  • the composition of the etching stop layer 24 depends on the cladding layer.
  • the thickness of the etching stop layer 24 should be sufficient to protect the second cladding layer 6 under the current blocking layer 9 to be described later, and the thickness should be 30 nm or less, preferably lOnm or less. As a result, the absorption of light from the active layer 5 is reduced and the light can be emitted efficiently.
  • the current blocking layer 9 is preferably made of a material that can be selectively etched with the etching stop layer 24 and is easily oxidized. That is, a structure in which at least a part of the current blocking layer 9 is oxidized is preferable. By oxidizing a part of the current blocking layer 9, the current blocking layer 9 can be made to have a high resistance, and the current blocking effect can be enhanced. In this way, the current blocking layer 9 can be made thin by oxidizing part of the current blocking layer 9.
  • the thickness of the current blocking layer 9 is preferably 5 nm or more and 200 nm or less. By oxidizing the current blocking layer 9, a current blocking effect can be obtained even if the thickness is reduced to 5 nm. If the thickness of the current blocking layer 9 is 200 nm or more, it is difficult to control the shape of the second reflective layer 10 to be regrown and the forward voltage becomes high, which is not preferable. More preferably, oxidation of a part of the current blocking layer 9 has a good current confinement effect even at a film thickness of lOOnm or less, and particularly by setting it to 25 nm or less, the forward voltage is further reduced and the current blocking is reduced. The crystallinity of the film stacked on top of the layer 9 can also be improved, and the yield is improved.
  • the current blocking layer 9 can have an aluminum (A1) composition of 30 mol% or more in the group III element.
  • A1 composition of 30 mol% or more in the group III element.
  • phosphorus ( ⁇ ) is used as the group V element in the current blocking layer 9, Al Ga In P (0. 3 ⁇ x ⁇ 1, 0 ⁇ v ⁇ 1, and 0 ⁇ x + y ⁇ 1)
  • the surface can be oxidized and high resistance can be obtained.
  • the A1 composition is 50% or more, a high current blocking effect is obtained, and selective etching with the etching stop layer 24 becomes possible.
  • the oxygen concentration of at least a part of the current blocking layer 9 is 1 ⁇ 10 2G Zcm 3 or more, high resistance can be achieved.
  • the oxygen concentration of the current blocking layer 9 is at least 100 times the oxygen concentration of the etching stop layer 24 on the surface of the opening of the current blocking layer 9. That is, since the surface of the opening of the current blocking layer 9 in the etching stop layer 24 becomes a current path, the oxygen concentration is preferably 1 ⁇ 10 18 atoms / cm 3 or less.
  • the current blocking layer 9 By forming the current blocking layer 9 at a position close to the active layer 5 serving as the light emitting layer, current can be passed over a wide area up to the vicinity of the current blocking layer 9, and a high current confinement effect can be obtained.
  • the active layer 5 when the current blocking layer 9 is formed on the second cladding layer 6, the active layer 5 is not affected by crystal distortion due to the opening of the current blocking layer 9.
  • the thickness of the second cladding layer 6 may be 25 nm or more and 250 nm or less. If the thickness of the second cladding layer 6 is 25 nm or less, the carrier confinement effect of the double-edge junction is weakened and the light emission characteristics are degraded. On the other hand, at 250 nm or more, the resonance effect is weakened and the characteristics are degraded.
  • the etching stop layer 24 having acid resistance it is possible to suppress oxidation on the regrowth surface and reduce the forward voltage. . Furthermore, by oxidizing the current blocking layer 9, it is possible to enhance the current confinement effect, improve the light emission output, achieve high-speed response, and further make the current blocking layer 9 thin, and emit light. The manufacturing yield of the elements 1 and 20 can be improved.
  • the force p-type substrate described as the substrate 2 being n-type may be used.
  • the conduction type of each layer is changed according to the substrate. do it.
  • the case where the etching stop layer 24 and the current blocking layer 9 are formed on the second clad layer 6 has been described as a preferred example, but the current blocking layer 9 of the present invention can be made thinner, so Even if it is formed below the cladding layer 4, the crystallinity of the active layer 5 can be maintained well.
  • FIG. 4 is a diagram showing a method for manufacturing the vertical cavity light emitting device 20 according to the present invention.
  • the first process is a first epitaxial growth process, which is a process of laminating a semiconductor layer on the substrate 2.
  • a first epitaxial growth process which is a process of laminating a semiconductor layer on the substrate 2.
  • an n-type GaAs substrate 2 an n-type buffer layer 18, an n-type first reflective layer 3, an n-type first cladding layer 4, an active layer 5, a p-type second cladding layer 6, p
  • a mold etching stop layer 24 and a current blocking layer 9 are grown in this order.
  • the current blocking layer 9 since the current blocking layer 9 is increased in resistance by oxidation, it may be n-type, p-type, or non-doped conduction type.
  • the current blocking layer 9 When the current blocking layer 9 has the same composition as that of the second conductivity type cladding layer 6, the current blocking layer 9 can be embedded with good crystallinity, and a high current blocking effect can be obtained.
  • GaAs cap layer 19 serving as a protective layer for the current blocking layer 9 may be grown on the current blocking layer 9!
  • the second step is an etching step of the current blocking layer 9, and as shown in FIG. 4B, a part of the current blocking layer 9 is removed by etching to form a region through which a current is passed. .
  • a part of the GaAs cap layer 19 and the current blocking layer 9 is etched away to the etching stop layer 24, an opening region is formed, and then the GaAs cap layer 19 stacked on the current blocking layer 9 is etched away. The surface of the current blocking layer 9 is exposed.
  • a recess 21 serving as an opening is formed in the current blocking layer 9, and a part of the current blocking layer 9 is oxidized to increase the resistance.
  • the third step is a second epitaxial growth step, in which a semiconductor layer is stacked on the current blocking layer 9 and the etching stop layer 24, as shown in FIG.
  • a semiconductor layer is stacked on the current blocking layer 9 and the etching stop layer 24, as shown in FIG.
  • a p-type second reflective layer 10 and a p-type contact layer 11 are grown in order on the current blocking layer 9 and the etching stop layer 24.
  • the MOCVD method or the MBE method can be used for each epitaxial growth in the first step and the third step.
  • the fourth step is an electrode formation step, which is a step of forming electrodes 16, 17 and protective film 12 as shown in FIG. 4 (D).
  • the electrode 17 and a part of the p-type contact layer 11 are selectively etched by photolithography to expose the surface of the p-type second reflective layer 10 and form a light exit window 13.
  • a protective film 12 made of an S-based oxide film or nitride film is coated on the light exit window 13.
  • the protective film 12 can be formed by plasma CVD or the like.
  • the thickness of the protective film 12 is (m / 4) X ( ⁇ / ⁇ ) (m: odd number, n: refractive index of the protective film) ) And a film with a high transmittance to light V.
  • An electrode 16 is formed on the substrate 2 side by sputtering or the like.
  • the etching stop layer 24 is made of Al It can be a mixed crystal layer of InGa_P (0 ⁇ x ⁇ 0.1, 0 ⁇ y ⁇ l and 0 ⁇ x + y ⁇ 1).
  • the aluminum composition ratio in the mixed crystal, that is, X is preferably 10 mol% or less in order to prevent oxidation.
  • the etching stop layer 24 and the current blocking layer 9 are arranged so that the current blocking layer 9 becomes Al In P (0. 3 ⁇ x ⁇ l, 0 ⁇ y ⁇ l and 0 ⁇ x + y ⁇ l).
  • the difference in the A1 composition X is x ⁇ 0.3, that is, 30 mol% or more, selective etching with the etching layer 24 becomes possible. Therefore, chemical etching of the current blocking layer 9 can be performed in a short time, and etching in the radial direction can be prevented and changes in the electric field distribution can be suppressed. Further, since the flatness of the current blocking layer 9 can be maintained and the unevenness of the second reflective layer 10 can be reduced, the high-quality second reflective layer 10 can be formed.
  • this mixed crystal composition does not contain Al that is easily oxidized, the formation of an oxidized film at the regrowth interface is suppressed, and the resistance between the upper second reflective layer 10 is kept low. be able to .
  • the composition (AlGaInP or InGaP) of such an etching stop layer 24 is
  • the cladding layer 6 has a lattice-matched composition with ⁇ 1 ⁇ ⁇ ⁇ ⁇ P (0 ⁇ x ⁇ 1).
  • the Al composition of Al Ga In _ _ P (0. 3 ⁇ x ⁇ 1, 0 ⁇ y ⁇ 1, vigorous, 0 ⁇ x + y ⁇ l)
  • the composition ratio, that is, X is preferably 30 mol% or more.
  • x ⁇ 0.5 a high current confinement effect is obtained, and selective etching with the etching stop layer 24 becomes possible.
  • the current blocking layer 9 can be formed on the p-type cladding layer 6 by the embedding method, and the thickness of the current blocking layer 9 can be controlled in the vicinity of the active layer 5. it can. this Therefore, current can be applied over a wide area up to the vicinity of the current blocking layer 9, a high current confinement effect can be obtained, and the current density to the active layer 5 serving as the light emitting portion can be increased. As a result, high emission intensity can be obtained.
  • the electrode 17 for the p-contact layer in the same shape on the current blocking layer 9 on the second reflective film 10, light can be emitted efficiently.
  • the etching stop layer 24 has residual impurities when the current blocking layer 9 is etched.
  • the p-type cladding layer 6 containing a little A1 can be prevented from oxidizing. Therefore, in the third step, when the second reflective layer 10 is epitaxially grown, the second reflective layer 10 having good crystallinity can be grown without having to remove the etching stop layer 24. .
  • the GaAs cap layer 19 serving as a protective layer for the current blocking layer 9 can be removed by etching immediately before the third step. Since it is not necessary to remove the GaAs cap layer by heat treatment, it is possible to effectively prevent the dopant of the p-type cladding layer 6 from diffusing into the active layer 5 by heat treatment.
  • the etching stop layer 24 having oxidation resistance is disposed on the second conductivity type clad layer 6 and thus occurs during etching.
  • a high current confinement effect can be obtained by increasing the current density to the active layer 5 by preventing oxidation on the recrystallized growth surface and making the current blocking layer 9 thin in the vicinity of the active layer 5.
  • the vertical resonator type light emitting device will be described as the light emitting device of the present invention.
  • a manufacturing method of the vertical cavity light emitting device 20 of Example 1 will be described.
  • the following epitaxial growth layer is formed as a first epitaxial growth layer on the GaAs substrate 2 by using the MOCVD method. The layers were grown in order.
  • First reflective layer consisting of 5 pairs of n-type Al Ga As (45nm) / AlAs (52.5nm) 3 to 1995nm,
  • Etching stop layer 24 made of p-type InGaP is 10 nm
  • n-type Al In P current blocking layer 9 is 100 nm
  • Non-doped GaAs cap layer 19 (hereinafter referred to as i GaAs layer) is 20 nm.
  • the epitaxial wafer was taken out.
  • the light emission wavelength in the vertical cavity light emitting device 20 is 650 nm, and the length of the cavity length (the total thickness of the double heterojunction 8 and the etching stop layer 24 is ) was 384 nm.
  • n-Al In P cladding layer 4 is 122 nm
  • the In P cladding layer 6 was 207 nm.
  • a resist film is masked in a region other than the GaAs cap layer 19 disposed on the opening 9a of the current blocking layer 9, and an etching solution composed of ammonia and peroxygen-containing water is used.
  • an etching solution composed of ammonia and peroxygen-containing water.
  • the i-GaAs cap layer 19 on the opening of the current blocking layer 9 was etched.
  • the Al In P current blocking layer 9 is etched with an etching solution that also has dilute hydrochloric acid power to
  • An opening of the blocking layer 9 was formed.
  • the i GaAs cap layer 19 and the etching stop layer 24 are not etched.
  • the i-GaAs cap layer 19 was etched with an etching solution consisting of ammonia and peroxide water and cleaned.
  • the surface of the current blocking layer 9 below the i-Ga As cap layer 19 was oxidized and subjected to high resistance.
  • the surface of the current blocking layer 9 is flat and no unevenness occurs.
  • current narrowing is effectively performed by the surface oxide film of the current blocking layer 9 together with the band gap difference of the pn junction due to the insertion of the current blocking layer 9. You can.
  • the second growth is the same as the first growth, using the MOCVD method.
  • the second growth consists of 10.5 pairs of p-type AlGaAs (45nm) / AlAs (52.5nm) with a thickness of 1020nm.
  • the size of the chip was about 320 m ⁇ 320 / z m, and the light exit window portion had a diameter of 80 ⁇ m.
  • This chip was mounted on the TO-18 stem using silver paste.
  • Example 1 The same as Example 1 except that the thickness of the n-type Al In P layer to be the current blocking layer 9 was set to 50 nm.
  • Example 1 The same as Example 1 except that the thickness of the n-type Al In P layer to be the current blocking layer 9 was set to 25 nm.
  • Example 1 The same as Example 1 except that the thickness of the n-type Al In P layer to be the current blocking layer 9 was 10 nm.
  • a vertical resonator type light emitting device 20 of Example 5 was manufactured in the same manner as Example 1 except that the thickness stop layer 24 was changed to 5 nm.
  • Comparative Example 1 a vertical cavity light emitting device of Comparative Example 1 was manufactured in the same manner as Example 1 except that the thickness of the current blocking layer 9 was 200 nm.
  • Comparative Example 2 a vertical cavity light emitting device of Comparative Example 1 was manufactured in the same manner as Example 1 except that the etching stop layer 24 was i-GaAs. Etching stop layer at this time 24 is etched away along with the iGaAs cap layer (see Figure 5).
  • the current blocking layer 9 is an n-type InGaP layer having a thickness of lOOnm
  • the n-type AlGaP layer is 10 nm, and the n-type GaAs is 5n.
  • Example 1 n-type In Ga P layers were stacked in the order of 5 nm in the same manner as in Example 1 for comparison.
  • the vertical cavity light emitting device of Example 4 was manufactured.
  • Table 1 shows the light emission output (mW), forward voltage (V), cutoff frequency (MHz), and yield (%) of the vertical cavity light emitting devices 20 of Examples 1 to 5 and Comparative Examples 1 to 4. It is a table. Each characteristic of forward voltage (V) and cutoff frequency (MHz) was measured by mounting the vertical cavity light emitting element 20 on a T O-18 stem. The light emission output was the output when a current of 2 OmA was applied at an ambient temperature of 25 ° C., and was measured by condensing the light from the vertical cavity light emitting element 20 with an integrating sphere.
  • the cut-off frequency is a frequency at which the response cannot be achieved when the frequency applied to the vertical cavity light emitting element 20 is increased, and the frequency force at which the output drops to lZ2 (3 dB) is also obtained with reference to the response output at the low frequency. .
  • the measurement was performed with pulses, and a current of 20 mA was applied to the vertical cavity light emitting element 20.
  • the yield is a value obtained when the manufactured vertical resonator type light emitting element 20 is a non-defective product having no appearance or electrode defects.
  • the vertical cavity light emitting device 20 of Examples 1 to 4 when the thickness of the n-type current blocking layer 9 was changed to lOOnm, 50 nm, 25 nm, and 10 nm.
  • the emission power is 2.51mW, 2.51mW, 2.54mW, 2.5mW and high output power, respectively, and the forward voltage is 2.29V, 2.15V, 2.06V, respectively. 2.
  • the voltage was 05V, and the lower the current blocking layer 9, the lower the forward voltage.
  • a low forward voltage was obtained by setting the thickness of the current blocking layer 9 to 25 nm or less.
  • the cut-off frequencies were 81.2 MHz, 88.1 MHz, 78.6 MHz, and 82.6 MHz, respectively, and good response speeds were obtained.
  • the vertical resonator type light emitting element 20 of Example 5 has a force light emission output obtained by changing the current blocking layer 9 of Example 4 from an n-type cap to a p-type. 2. 51 mW, forward voltage was 2.07 V, and cutoff frequency was 82.6 MHz. The same characteristics as in Example 4 were obtained. From this, it was found that even when the current blocking layer 24 having a p-type force, which originally cannot provide a current blocking effect, is used, good current blocking can be achieved by oxidizing the surface. [0066] The yields of the vertical cavity light emitting devices 20 in Examples 1 to 5 are 62%, 74%, 84%, 91%, and 90%, respectively, and the yield decreases as the thickness of the current blocking layer 9 decreases. It was found that it improved.
  • the vertical cavity light emitting device of Comparative Example 1 has a force light emission output of 2.5 mW, which is the case where the current blocking layer 9 is as thick as 200 nm compared to the example.
  • the directional voltage was 2.45V
  • the cutoff frequency was 81.2MHz
  • the yield was 20%.
  • the reason why the forward voltage is higher than the embodiment and the yield is small is that the thickness of the current blocking layer 9 is large.
  • the current blocking layer 9 is thick, irregularities are likely to occur on the outer periphery of the light exit window 13, and the adhesion of the electrode 17 formed around the light exit window 13 is deteriorated. Separation easily occurred and yield decreased.
  • the vertical cavity light emitting device of Comparative Example 2 is the case where the etching stop layer 24 is made of GaAs, but the light emission output is as small as 0.51mW and the forward voltage is as high as 2.9V. The number became 110.2MHz.
  • the etching stop layer 24 is a GaAs layer. When this layer is removed, not only the current blocking layer 9 but also the second cladding layer 6 is oxidized. The oxidized second cladding layer 6 becomes the surface during regrowth, a good pn junction is not formed, the forward voltage is higher than in the example, and the current confinement effect is also reduced. Is estimated to decrease.
  • the vertical resonator type light emitting device of Comparative Example 3 is different from the n-type Al In P in Example 1 in n-type In.
  • Ga P layer force Current blocking layer 9 is the force Light emission output is as low as 0.39mW
  • the forward voltage was as low as 1.8V, and the cut-off frequency was 60MHz.
  • the vertical cavity type light emitting device of Comparative Example 4 is the n-type Al In P in Example 1 and the n-type
  • the force light emission output is as low as 1.7 mW
  • the forward voltage is as low as 1.94 V
  • the cutoff frequency is 64.9 MHz.
  • the surface of the current blocking layer is an n-type InGaP layer.
  • the current blocking effect is small because the forbidden band width that is difficult to be oxidized is small because a certain acid-resistant layer is used. As described above, since the current confinement effect is not sufficient, the forward voltage is reduced, and the cut-off frequency is low and is in the range of 60 MHz. It wasn't.
  • FIGS. 6 and 7 show the results of secondary ion mass spectrometry in the depth direction from the surface of the vertical cavity light-emitting element 20 of Example 1, and each includes a region including the current blocking layer 9 and a current blocking layer 9. It is a figure which shows these opening part area
  • FIGS. 8 and 9 are diagrams showing secondary ion mass spectrometry results of the vertical cavity light emitting device of Comparative Example 2.
  • the horizontal axis is the depth (arbitrary scale) of the surface force of epitaxial growth
  • the left vertical axis is the oxygen concentration (individual Zcm 3 )
  • the right vertical axis is the arsenic (As) and phosphorus (P) counts. Show the number (cps).
  • the oxygen concentration at the interface between the current blocking layer 9 and the reflective layer 10 indicated by the downward arrow in the figure is 1.5 ⁇ 10 2 Zcm 3 , and the reflective layer 10 and The current blocking layer 9 made of n-type Al In P in Example 1 and Comparative Example 2 which is higher than the inside of the cladding layer 6 is provided.
  • the oxygen concentration at the interface between the reflective layer 10 and the etching stop layer 24 indicated by the downward arrow in the figure is approximately 1 ⁇ 10 18 Zcm 3 , and the reflective layer 10 and the cladding layer 6 It can be seen that the acid value on the surface of the etching stop layer 24 of Example 1 is suppressed, which is slightly higher than the inside and becomes a value!
  • the vertical resonator type light emitting elements 20 of Examples 1 to 5 a high output is obtained and the vertical resonator type light emitting element 20 has a low forward voltage.
  • the present invention is not limited to the vertical resonator type light emitting device 20 described in the above embodiment, and the vertical resonator type thickness or chip may be changed depending on the output, oscillation wavelength, and light output of other light emitting device structures. It is needless to say that various modifications can be made within the scope of the invention described in the claims, and these are also included in the scope of the present invention.

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

　発光素子（１）は埋め込み構造の電流阻止層（９）を有し、電流阻止層（９）の少なくとも一部の酸素濃度が、発光層中の酸素濃度よりも高く、かつ、電流阻止層（９）の厚みが５ｎｍ以上１００ｎｍ以下である。電流阻止層（９）の下部にはエッチングストップ層（２４）と、を含み、エッチングストップ層（２４）は耐酸化性を有している。電流狭窄効果を向上させ、低い順方向電圧で高出力が得られる、発光素子（１）及びその製造方法を提供することができる。

Description

明 細 書
発光素子及びその製造方法
技術分野
[0001] 本発明は半導体からなる発光素子及びその製造方法に係り、さらに詳しくは、電流 阻止層を有する発光素子及びその製造方法に関する。
背景技術
[0002] 発光素子の発光領域を限定するために、発光素子内に高抵抗領域などで形成し た電流阻止層を形成し、活性層の一部のキャリア濃度を高めることで発光素子の高 出力、高速応答性を実現した電流狭窄構造の発光素子が知られている。
[0003] この電流狭窄構造を有する発光素子において、より高出力、高速応答性を実現す るために、光の共振を起こす共振器構造を有し、かつ活性層への電流密度を向上さ せる電流狭窄構造を有する垂直共振器型発光素子が用いられて!/ヽる。
[0004] 発光素子内に電流狭窄構造を作製する方法としては、イオン注入法、不純物拡散 法、選択酸化法、埋め込み法等が知られている。
特許文献 1には、水素 (H)イオンを加速させて、素子表面または素子の側面から注 入することで高抵抗領域を形成した電流狭窄構造を有する発光素子が開示されてい る。このイオン注入法では、イオン注入により結晶へダメージが生じ、信頼性が低下し てしまっていた。
[0005] 特献文献 2には、素子表面から亜鉛 (Zn)イオンを注入し、注入された亜鉛を拡散 して高抵抗領域中の伝導型を反転させて電流通電部を設ける電流狭窄構造の発光 素子が開示されている。この不純物拡散法では、拡散係数の大きい不純物を拡散さ せるため、活性層近傍でのキャリア濃度が通電時に変化することから光出力が安定 しなかった。
[0006] 特許文献 3には、水蒸気雰囲気で熱処理することで、アルミニウム (A1)組成比率の 大きい層を素子側面から酸化して電流阻止層を作製する電流狭窄構造の発光素子 が開示されている。この選択酸ィ匕法においては、酸素量の制御が困難であり、酸ィ匕 による A1比率の高 、層が体積変動して結晶内に歪を生じさせるため信頼性が低下し ていた。
[0007] 特許文献 4及び 5には、発光ダイオード内に、 p— n接合の禁制帯幅による障壁を用 V、た電流阻止層を局所的に埋め込んだ電流狭窄構造の発光素子が開示されて!、る 。さらに、特許文献 5には、エッチングストップ層を有する発光素子が開示されている
[0008] 特許文献 1 :特許第 3638515号
特許文献 2：特開 2001 -44501号公報
特許文献 3：特開 2003 - 8142号公報
特許文献 4：特許第 3406907号
特許文献 5：特開平 5— 175615号公報
発明の開示
発明が解決しょうとする課題
[0009] 特許文献 4、 5に開示されている埋め込み法は、電流阻止層の幅や厚みの制御が 容易であり、作製の際に熱処理やイオン注入を行わないので、活性層への不純物等 の拡散や応力も加わらないために、信頼性の高い発光素子の製作が可能である。し カゝしながら、特許文献 4に開示されている電流狭窄構造は、電流阻止層のエッチング 時に、電流阻止層の開口部に酸ィ匕膜が生じてしまう。このため、開口部の酸化膜上 に素子構造を再成長させた発光素子は、順方向電圧が高くなつてしまう。
[0010] 特許文献 5に開示されている電流狭窄構造を製作する場合、 GaAsエッチングスト ップ層に生じた自然酸ィ匕膜の除去を As雰囲気中の熱処理により行うため、クラッド層 等のドーパントが活性層に拡散して出力が劣化する。特に活性層に量子井戸構造を 用いた場合には、特に出力劣化が顕著である。
[0011] 埋め込み法で作製した電流阻止層は、 pn接合又は禁制帯幅の差により十分な電 流狭窄効果を得るためにはその電流阻止層の厚みを 1 μ m程度に厚くする必要があ る。電流阻止層を厚くすると、電流阻止層上部の半導体層に凹凸が生じる場合があ る。電流阻止層のケミカルエッチングにも長時間を要し、深さ方向のみならず径方向 にもエッチングされることにより凹凸が生じて電界分布が変化し、高出力で順方向電 圧の低 、ダイオードが得られな 、と 、う課題がある。 [0012] 本発明は、上記課題に鑑み、エッチングストップ層を耐酸ィ匕層とすることにより活性 層を保護すると共に、電流狭窄効果を向上させ、低い順方向電圧で高出力が得られ る、発光素子を提供することを一目的としている。本発明の他の目的は、このような発 光素子を歩留りよく製造する方法を提供することにある。
課題を解決するための手段
[0013] 本発明者等は鋭意研究を重ねた結果、電流阻止層を有している発光素子におい て、電流阻止層の少なくとも一部を酸ィ匕し、エッチングストップ層を耐酸ィ匕層とするこ とで、再成長面を高抵抗化せず、かつ、電流阻止層を薄く作製することが可能となり 、低い順方向電圧で高出力の発光素子が得られるという知見を得て、本発明を完成 するに至った。
[0014] 上記一目的を達成するため、本発明の発光素子は、発光層と電流阻止層とを含み 、この発光素子は埋め込み構造の電流阻止層を有し、この電流阻止層の少なくとも 一部の酸素濃度が発光層中の酸素濃度よりも高ぐかつ、電流阻止層の厚みが 5nm 以上 lOOnm以下であることを特徴とする。
上記電流阻止層の下部には、好ましくは、エッチングストップ層が備えられる。 電流阻止層の少なくとも一部の酸素濃度は、好ましくは、 1 X 102G個 /cm3以上で ある。この電流阻止層は、好ましくは、 III V族化合物半導体力 なり、 III族元素中 のアルミニウム組成比率は 30モル0 /0以上である。
上記構成によれば、電流阻止層の少なくとも一部を酸ィ匕し、高抵抗化することで電 流阻止層を薄くすることが可能となる。この膜厚を 5nm以上 lOOnm以下とすることに より、電流狭窄効果が得られる。さらに、電流阻止層上に形成される半導体層の凹凸 を軽減でき、短時間に電流阻止層のケミカルエッチングが可能となり、径方向へのェ ツチングを防止し電界分布の変化を抑えることができる。
[0015] エッチングストップ層の内、電流阻止層の開口部表面における酸素濃度は、好まし くは 1 X 1019個/ cm3以下である。このエッチングストップ層は、好ましくは、 ΙΠ— V族 化合物半導体の混晶からなり、 ΠΙ族元素中のアルミニウム組成比率は 10モル％以 下である。電流阻止層の酸素濃度は、好ましくは、電流阻止層の開口部表面におけ るエッチングストップ層の酸素濃度の少なくとも 100倍以上である。 上記構成によれば、電流阻止層のエッチング工程にぉ 、てエッチングストップ層の 酸ィ匕を防止することができる。このため、エッチングストップ層上に半導体層を成長さ せた発光素子においても抵抗をほとんど生じずに順方向電圧を低下させることがで きる。
[0016] さらに、本発明の発光素子が共振器構造を備えていると、高出力及び高速応答性 を有し、かつ、指向性の良好な垂直共振器型の発光素子を提供することができる。
[0017] 本発明の他の目的を達成するため、本発明の発光素子の製造方法は、耐酸化性 を有するエッチングストップ層と電流阻止層とを積層する第 1工程と、電流阻止層を 部分エッチングする第 2工程と、を含み、上記第 2工程において、上記電流阻止層の 一部の酸素濃度を高め、さらに、電流阻止層を発光素子に埋め込む工程を備えたこ とを特徴とする。
上記構成において、電流阻止層の少なくとも一部の酸素濃度を、好ましくは 1 X 10 2個 Zcm3以上にする。
上記構成によれば、電流阻止層とエッチングストップ層との選択エッチングを行うこ とが可能となり、かつ、電流阻止層の表面を高抵抗ィ匕することができる。それにより、 高信頼性、高出力、高速応答性を有する垂直共振器型発光素子などの発光素子を 歩留まりよく製造することができる。
発明の効果
[0018] 本発明によれば、電流阻止層を有する発光素子において、耐酸化性を有するエツ チングストップ層を電流阻止層に近接して配設することで、電流阻止層のエッチング 時に生じる電流通電領域の再結晶成長面の酸ィ匕を抑制することができる。また、電 流阻止層を薄く作製することにより、歩留まりを向上させることができる。
図面の簡単な説明
[0019] [図 1]本発明の第 1の実施形態に係る発光素子の断面構造を示す図である。
[図 2]本発明の第 2の実施形態に係る発光素子の断面構造を示す図である。
[図 3]図 2の平面図である。
[図 4]本発明による垂直共振器型発光素子の製造方法を示す図である。
[図 5]比較例の垂直共振器型発光ダイオードの構造を示す断面図である。 [図 6]実施例 1の垂直共振器型発光素子において、電流阻止層を含む領域における 表面力も深さ方向への二次イオン質量分析結果を示す図である。
[図 7]実施例 1の垂直共振器型発光素子において、電流阻止層の開口部領域にお ける表面力 深さ方向への二次イオン質量分析結果を示す図である。
圆 8]比較例 2の垂直共振器型発光素子において、電流阻止層を含む領域における 表面力も深さ方向への二次イオン質量分析結果を示す図である。
圆 9]比較例 2の垂直共振器型発光素子において、電流阻止層の開口部領域にお ける表面力 深さ方向への二次イオン質量分析結果を示す図である。
符号の説明
1 ：発光素子
2 ： n型基板
3 :n型の第 1反射層
4 ： n型の第 1クラッド層
5 ：活性層
6 ： p型の第 2クラッド層
8 ：ダブルへテロ接合 (発光部)
9 ：電流阻止層
10 : ： P型の第 2反射層
11 : ：コンタク卜層
12 : ：保護膜
13 : ：光の出射窓部
14 : ： P型半導体層
15 : ：ダイシング領域
16, 17 :電極
18 : ：ノ ッファー層
19 : ： GaAsキャップ層
19A:高抵抗領域
20, 20A:垂直共振器型発光素子 21 :凹部
22：量子井戸構造からなる活性層
24：エッチングストップ層
25 :凹部
発明を実施するための最良の形態
[0021] 以下、本発明の実施の形態を図面により詳細に説明する。各図において同一又は 対応する部材には同一符号を用いる。
図 1は、本発明の第 1の実施形態に係る発光素子の断面構造を示す図である。図 1 に示すように、本発明の発光素子 1は、 n型の基板 2の上部に、 n型の第 1クラッド層 4 と、発光層となる活性層 5と、 p型の第 2クラッド層 6と、 p型のエッチングストップ層 24と 、が順に積層されており、エッチングストップ層 24上の一部には電流阻止層 9が形成 され、電流阻止層 9が形成されていないエッチングストップ層 24の上部（適宜、電流 阻止層 9の開口部 9aと称する。）及び電流阻止層 9の上部には p型の半導体層 14が 積層されており、電流阻止層 9が p型の半導体層 14内に埋め込まれた、所謂、埋め 込み構造を有している。 p型の半導体層 14の上部で、かつ、電流阻止層 9の上部に は、コンタクト層 11が形成され、コンタクト層 11上には電極 17が形成されている。この コンタクト層 11は、不純物密度の高い p型半導体層とすることができる。基板 2の下部 には電極 16が形成されている。
ここで、図 1に示すように、発光素子 1には、光を外部に効率良く出射するために、 基板側 2側に反射層 3が備えられてもよい。基板 2と上記反射層 3との間には、ノ ッフ ァ一層 18を挿入してもよ!/、。
[0022] 上記第 1クラッド層 4、活性層 5、第 2クラッド層はダブルへテロ接合構造 8を有し、活 性層 5は発光層となる領域である。 p型の半導体層 14は電流阻止層 9の開口部 9aの 上部及び電流阻止層 9の上部に形成されており、電極 17からの電流を活性層 5に通 電する。電流阻止層 9がこのように埋め込み構造となっているので、コンタクト層 11が 低抵抗の p型の半導体層 14と広面積で接触し、電極 17と p型の半導体層 14の接触 面の電流密度を均一にすることができる。
上記の構造により、電流阻止層 9の開口部 9aは発光素子 20中の電流通路となり、 電極 17から注入された電流は、 p型の半導体層 14中を電流阻止層 9の開口部 9a〖こ 向かって流れ、電流阻止層 9の開口部 9aにおいて高電流密度となる。この高密度化 された電流は、電流阻止層 9の開口部 9aの下部にある活性層 5に流れるため、高出 力、高速応答性の発光素子 1とすることができる。また、電極 17を、 p型の半導体層 1 4の上部で、かつ電流阻止層 9の上部に形成することにより、活性層 5で発光した光 はコンタクト層 11に吸収されることが無 、ため、効率よく光を出射させることができる。
[0023] 図 2は、本発明の第 2の実施形態に係る発光素子 20の断面構造を示す図であり、 図 3は図 2の平面図である。即ち、図 3の X— X線に沿った断面図が図 2である。 図 2に示すように、本発明の垂直共振器型発光素子 20は、 n型基板 2の上部に、 n 型の第 1反射層 3、 n型の第 1クラッド層 4、活性層 5、 p型の第 2クラッド層 6、 p型のェ ツチングストップ層 24が順に積層されて構成されている。さらに、エッチングストップ 層 24上の一部には電流阻止層 9が形成されている。電流阻止層 9の開口部 9a及び 電流阻止層 9の上部には p型の第 2反射層 10が積層されており、電流阻止層 9が発 光素子 20内に埋め込まれている。そして、第 2反射層 10の上部で、かつ電流阻止層 9の上部には、コンタクト層 11と電極 17とが積層して形成されており、第 2反射層 10 上部のコンタクト層 11が形成されて!ヽな ヽ光出射窓部 13には、絶縁物カゝらなる保護 膜 12が形成されている。また、基板 2の下部には電極 16が形成されている。
[0024] 上記垂直共振器型発光素子 20において、第 1反射層 3と第 2反射層 10とにより垂 直共振器が形成されている。この垂直共振器の長さは、第 1反射層 3と第 2反射層 10 の紙面垂直方向の間隔、即ち、上記ダブルへテロ接合 8を形成する各層と p型エッチ ングストップ層 24の合計膜厚に相当する。
[0025] 発光部となるダブルへテロ接合 8中の活性層 5は、量子井戸構造からなる活性層 2 2としてもよい。量子井戸構造力もなる活性層 22は、禁制帯幅の異なる薄い半導体 層を交互に積層して形成でき、単一量子井戸構造や多重量子井戸構造とすることが できる。この量子井戸構造 22とすることで、図 2に示した単一層力もなる活性層 5に対 して、より高出力で、高速応答し得る垂直共振器型発光素子 20を実現することがで きる。
[0026] 図 2に示すように、垂直共振器型発光素子 20において、活性層 5で発光する光は 光出射窓部 13から出射される。この光出射窓部 13の形状は、円形、楕円、矩形など の任意の形状とすることができる。ここで、図 3中の X, Y方向の点線 15A, 15Bで示 す領域は、後述する発光素子 20の各チップを分割する所謂、ダイシング領域 15を 示している。
[0027] 反射層 3, 10には、屈折率の異なる層を積層したブラック反射層を用いることができ る。ブラック反射層は、比較的高い屈折率 ( ）を有して厚さが λ /4η の膜と、比較 的高い低屈折率 (η )を有して厚さが λ Ζ4ηの膜とを交互に積層した構造である。
2 2
ここで、 λは、垂直共振器型発光素子 20の発光波長である。図 2に示す反射層 3, 10のうち、反射層 3は、活性層 5で発光した光のうち、活性層 5から基板 2側に出射さ れる光を基板 2表面側へ反射し、光の取り出し効率を向上させる作用を有している。 そして、基板 2側の反射層 3の反射率を上部の反射層 10の反射率よりも高めることで 、活性層 5で発光した光を上部の反射層 10から選択的に出射することができる。
[0028] 反射層 3, 10において、高屈折率及び低屈折率の層としては、例えば、 Alr Ga
As (ここで、 rは A1組成であり、 0<r< lである）と AlAsを用いることができ、交互に積 層した反射層 3, 10を、 Al Ga AsZAlAsとして示す。
上記高屈折率及び低屈折率の層の組み合わせとしては、低屈折率層の AlAsの代 わりに Al Ga As (ここで、 sは Al組成であり、 0< s< lで、 s >r)とし、高屈折率の s 1— s
層としては Al Ga Asとすることができる。
[0029] さらに、図 2に示すように、基板 2と第 1反射層 3との間には、ノ ッファー層 18を挿入 してもよい。このノ ッファー層 18を挿入することにより、結晶性の高い第 1反射層 3を 形成することができる。
[0030] 本発明の発光素子 1、 20において、エッチングストップ層 24は耐酸化性、つまり、 酸ィ匕され難い材料とすることが好ましい。これにより、エッチングストップ層 24の内、電 流阻止層 9の開口部の表面、すなわち電流通路となる後述する再成長面における酸 化膜の形成を抑制することができ、順方向電圧の上昇を抑制することができる。発光 素子 1, 20が III族元素と V族元素との化合物である III-V族化合物半導体力 なる 場合 (以下、 III-V族発光素子と称する。）、エッチングストップ層 24は、アルミニウム（ A1)組成を、 ΠΙ族元素中の 10モル％以下とした混晶であることが好ましい。特に、好 ましくは、エッチングストップ層 24を、混晶組成中に酸化しやすい A1を含有しない混 晶とする。例えば、エッチングストップ層 24の V族元素にリン (P)を用いた場合、 A1 Ga In P (0≤x≤0. 1、 0≤y≤l、かつ、 0≤x+y≤l)とすることができる。好 ましくは、 χ=0、即ち In Ga P (0<y< 1)である。エッチングストップ層 24と、電
y l -y
流阻止層 9のエッチング後に成長させた半導体層との界面、すなわちエッチングスト ップ層 24の再成長面の酸素濃度を、 1 X 1019個 /cm3以下とすることが好適である。
[0031] エッチングストップ層 24の組成（Al Ga In P又は In Ga P)は、クラッド層
X l -x-y y l -y
6の Α1χ In _χ P (0<x< 1)と格子整合する組成としておくことが望ましい。エッチング ストップ層 24の厚さは、後述する電流阻止層 9のエッチング時に、その下部にある第 2クラッド層 6を保護できるだけの厚さがあればよぐその膜厚を 30nm以下、好ましく は lOnm以下とすることで、活性層 5からの光の吸収を少なくし、効率よく出射するこ とがでさる。
[0032] 本発明の発光素子 1、 20において、電流阻止層 9はエッチングストップ層 24と選択 エッチングが可能で、酸ィ匕されやすい材質であることが好ましい。すなわち電流阻止 層 9の少なくとも一部を酸ィ匕した構造であることが好ましい。電流阻止層 9の一部を酸 化することで、電流阻止層 9を高抵抗ィ匕することが可能となり、電流阻止効果を高め ることができる。このように、電流阻止層 9の一部を酸ィ匕させることで、電流阻止層 9を 薄く作製することが可能となる。
[0033] 電流阻止層 9の厚みは、 5nm以上 200nm以下とすることが好ましい。電流阻止層 9を酸化することで、厚みを 5nmと薄くしても電流阻止効果を有することができる。電 流阻止層 9の厚みが 200nm以上では、再成長させる第 2反射層 10の形状制御が困 難となり、順方向電圧が高くなるので好ましくない。さらに好ましくは電流阻止層 9の 一部を酸化することで、 lOOnm以下の膜厚においても良好な電流狭窄効果を有し、 特に 25nm以下とすることで、さらに順方向電圧を低下させ、電流阻止層 9上部に積 層する膜の結晶性も向上させることができ、歩留まりが向上する。
[0034] 電流阻止層 9は、 III-V族発光素子の場合、アルミニウム (A1)組成を III族元素中の 30モル％以上とすることができる。例えば、電流阻止層 9の V族元素にリン (Ρ)を用 いた場合、 Al Ga In P (0. 3≤x≤ 1、 0≤v≤ 1、かつ、 0≤x+y≤ 1)とするこ とで、その表面を酸ィ匕して高抵抗ィ匕することができ好ましい。特に A1組成を 50%以 上とすると、高い電流阻止効果が得られ、かつ、エッチングストップ層 24との選択エツ チングが可能となる。電流阻止層 9の少なくとも一部の酸素濃度を、 1 X 102G個 Zcm 3以上とすれば、高抵抗ィ匕することができる。この場合、電流阻止層 9の酸素濃度は、 電流阻止層 9の開口部表面におけるエッチングストップ層 24の酸素濃度の少なくとも 100倍以上であることが望ましい。つまり、エッチングストップ層 24の内、電流阻止層 9の開口部の表面は電流通路となるので、酸素濃度は 1 X 1018個 /cm3以下である ことが好ましい。
[0035] 電流阻止層 9を、発光層となる活性層 5に近い位置に形成することで、電流阻止層 9の近傍まで広面積に電流通電が可能となり、高い電流狭窄効果が得られる。特に 電流阻止層 9を第 2クラッド層 6上に形成した場合、活性層 5に電流阻止層 9の開口 部に起因する結晶歪の影響がない。この場合、第 2クラッド層 6の厚みは、 25nm以 上、 250nm以下であればよい。第 2クラッド層 6の厚みが 25nm以下ではダブルへテ 口接合のキャリア閉じ込め効果が弱くなり発光特性が低下する。逆に、 250nm以上 では共振効果が薄れて特性が落ちてしまう。
[0036] 本発明の発光素子 1, 20によれば、耐酸ィ匕性を有するエッチングストップ層 24を用 いることで再成長面の酸ィ匕を抑制し、順方向電圧を低減させることができる。さらに、 電流阻止層 9を酸化させることで、電流狭窄効果を高めて発光出力を向上し、高速 応答性を実現することができ、さらには電流阻止層 9を薄く作製することが可能となり 、発光素子 1, 20の製造歩留まりを向上させることができる。
[0037] なお、本発明の実施形態 1及び 2においては、基板 2を n型として説明した力 p型 基板を用いてもよぐその場合には、上記各層の伝導型を基板に応じて変更すれば よい。エッチングストップ層 24及び電流阻止層 9は、第 2クラッド層 6の上部に形成さ れる場合を好ましい例として説明したが、本発明の電流阻止層 9は、その膜厚を薄く できるため、第 1クラッド層 4の下部に形成しても活性層 5の結晶性を良好に維持する ことが可能である。
[0038] 次に、本発明による発光素子の製造方法として、図 2に示した垂直共振器型発光 素子 20を例として説明する。 図 4は、本発明による垂直共振器型発光素子 20の製造方法を示す図である。 図 4 (A)に示すように、第 1の工程は第 1のェピタキシャル成長工程であり、基板 2 上に半導体層を積層する工程である。例えば、 n型の GaAs基板 2上に n型のバッフ ァ一層 18、 n型の第 1反射層 3、 n型の第 1クラッド層 4、活性層 5、 p型の第 2クラッド層 6、 p型のエッチングストップ層 24、電流阻止層 9を、順に成長させる。ここで、電流阻 止層 9は酸化により高抵抗化されるため、 n型、 p型、ノンドープのいずれの伝導型と しても良い。電流阻止層 9を第 2伝導型のクラッド層 6と同じ組成とした場合には、電 流阻止層 9を結晶性良く埋め込むことができ、高い電流阻止効果が得られる。
なお、必要に応じて、電流阻止層 9上には、電流阻止層 9の保護層となる GaAsキ ヤップ層 19を成長させてもよ!、。
[0039] 第 2工程は電流阻止層 9のエッチング工程であり、図 4 (B)に示すように、電流阻止 層 9の一部をエッチング除去して電流を通電させる領域を形成する工程である。例え ば、 GaAsキャップ層 19及び電流阻止層 9の一部をエッチングストップ層 24までエツ チング除去し、開口領域を形成した後、電流阻止層 9上に積層した GaAsキャップ層 19をエッチング除去し、電流阻止層 9の表面を露出させる。エッチング後には、図示 するように、電流阻止層 9に開口部となる凹部 21が形成され、電流阻止層 9の一部が 酸化されて高抵抗化される。上記工程によれば、熱処理により GaAsキャップ層 19を 除去する必要がないため、熱処理による p型クラッド層 6のドーパントの活性層 5への 拡散を抑えることができる。上記電流阻止層 9の一部を酸化する、すなわち酸素濃度 を高めるために用いるエッチング液中には、酸素や活性酸素、オゾン (O )、過酸ィ匕
3 水素水等を含むことが好まし 、。
[0040] 第 3工程は第 2のェピタキシャル成長工程であり、図 4 (C)に示すように、電流阻止 層 9及びエッチングストップ層 24上に半導体層を積層する工程である。例えば、電流 阻止層 9及びエッチングストップ層 24上に、 p型の第 2反射層 10と p型のコンタクト層 1 1を順に成長させる。なお、第 1工程及び第 3工程の各ェピタキシャル成長には、 MO CVD法又は MBE法を用いることができる。
[0041] 第 4工程は電極形成工程であり、図 4 (D)に示すように、電極 16, 17及び保護膜 1 2を作製する工程である。例えば、 p型コンタクト層 11上に電極 17を積層した後、フォ トリソグラフィー法により電極 17と p型コンタクト層 11の一部を選択エッチングし、 p型 の第 2反射層 10の表面を露出して、光の出射窓部 13を形成する。光の出射窓部 13 上には S係の酸ィ匕膜又は窒化膜からなる保護膜 12を被覆する。保護膜 12の形成に は、プラズマ CVD法などを用いることができ、この保護膜 12の厚さは、 (m/4 ) X ( λ /η) (m :奇数、 n :保護膜の屈折率)とし、光に対して透過率の高い膜とすればよ V、。基板 2側には電極 16をスパッタリング法などにより形成する。
[0042] 上記工程において、ダブルへテロ構造のクラッド層 4, 6を、 ΠΙ— V族化合物半導体 の Al In Ρ (0< χ< 1)で形成した場合には、エッチングストップ層 24を、 Al In Ga _ P (0≤x≤0. 1、 0≤y≤l,かつ、 0≤x+y≤ 1)の混晶層とすることができ る。この場合、混晶中のアルミニウム組成比率、つまり、 Xが 10モル％以下であること が酸化を防止するために好ましい。また、電流阻止層 9を Al In P (0. 3≤x≤l、 0≤y≤l、かつ、 0≤x+y≤l)となるように、エッチングストップ層 24と電流阻止層 9 との A1組成 Xの差を x≥0. 3、つまり、 30モル％以上としておけば、エッチング層 24と の選択エッチングが可能となる。このため、短時間に電流阻止層 9のケミカルエツチン グが可能となり、径方向へのエッチングを防止し電界分布の変化を抑えられる。さら に、電流阻止層 9の平坦性を保ち、第 2反射層 10の凹凸を軽減できるので、高品質 の第 2反射層 10を形成することができる。
[0043] エッチングストップ層 24の組成は、 x=0、即ち In Ga P (0<y< 1)としてもよい
y l -y
。この混晶組成中には酸ィ匕し易い Alが含有されていないので、再成長界面に酸ィ匕 膜の形成が抑制され、上層の第 2反射層 10との間の抵抗を低く維持することができる 。このようなエッチングストップ層 24の組成（Al Ga In P又は In Ga P)は、
x l -x-y y l -y クラッド層 6の Α1χ Ιηΐ χ P (0< x< 1)と格子整合する組成としておくことが望ましい。
[0044] 電流阻止層 9において、 Al Ga In _ _ P (0. 3≤x≤ 1、 0≤y≤ 1、力つ、 0≤x+ y≤l)の Al組成は、混晶中のアルミニウム組成比率、つまり、 Xが 30モル％以上であ ることが好ましい。特に x≥0. 5とすると、高い電流狭窄効果が得られ、エッチングスト ップ層 24との選択エッチングが可能となる。
[0045] 上記製造方法によれば、 p型クラッド層 6上に、埋め込み法により電流阻止層 9を形 成し、活性層 5の近傍に電流阻止層 9の厚みを制御して作製することができる。この ため、電流阻止層 9の近傍まで広面積に電流通電が可能となり、高い電流狭窄効果 が得られ、発光部となる活性層 5への電流密度を増大させることができる。これにより 高い発光強度が得られる。第 2反射膜 10上に、 pコンタクト層への電極 17を電流阻 止層 9上に同形で作製することで、効率よく光を出射させることができる。
[0046] p型クラッド層と電流阻止層 9との間に形成する In Ga Pからなる半導体層のェ
y l-y
ツチングストップ層 24は、 A1を含まないようにする力、又は、上記したように混晶中の アルミニウム組成比率 Xを 10モル％以下とすれば、電流阻止層 9のエッチング時に残 留不純物が少なぐ A1を含んだ p型クラッド層 6の酸ィ匕を防ぐことができる。このため、 上記の第 3工程において、第 2反射層 10をェピタキシャル成長させるときに、エッチ ングストップ層 24を除去する必要がなぐ結晶性の良好な第 2反射層 10を成長する ことができる。
[0047] さらに、電流阻止層 9の保護層となる GaAsキャップ層 19は、第 3の工程の直前に エッチングして除去することができる。熱処理により GaAsキャップ層を除去する必要 がないため、熱処理による p型クラッド層 6のドーパントが活性層 5に拡散することを効 果的に抑えることができる。
[0048] 本発明の垂直共振器型発光素子 20の製造方法によれば、耐酸化性を有するエツ チングストップ層 24を第 2伝導型のクラッド層 6上に配設することで、エッチング時に 生じる再結晶成長面の酸ィ匕を防ぎ、活性層 5の近傍に電流阻止層 9を薄く作製する ことにより、活性層 5への電流密度を増大させることで、高い電流狭窄効果が得られ る。
実施例 1
[0049] 以下、本発明の発光素子として、垂直共振器型発光素子の実施例について説明 する。最初に、実施例 1の垂直共振器型発光素子 20の製造方法について説明する 先ず、第 1工程において、 MOCVD法を用いて、 GaAs基板 2上に第 1回目のェピ タキシャル成長層として下記の層を順に成長させた。
n型 GaAsバッファ一層 18を 100nm、
20. 5対の n型の Al Ga As (45nm) /AlAs (52. 5nm)からなる第 1反射層 3を 1995nm、
n-Al In Pクラッド層 4、
0. 5 0. 5
InGaP及び AlGalnPからなる 3対の多重量子井戸層 22、
p型 Al In Pクラッド層 6、
0. 5 0. 5
p型 In Ga Pからなるエッチングストップ層 24を 10nm、
0. 5 0. 5
n型 Al In Pの電流阻止層 9を 100nm、
0. 5 0. 5
ノンドープの GaAsキャップ層 19(以下 i GaAs層と呼ぶ)を 20nm。
ここで、ェピタキシャルウェハを取り出した。
[0050] 第 1の工程において、垂直共振器型発光素子 20における発光波長が 650nmとな るよう〖こし、共振器長の長さ（ダブルへテロ接合 8とエッチングストップ層 24の合計の 厚さ）を 384nmとした。具体的には、 n— Al In Pクラッド層 4を 122nm、 p型 Al
0. 5 0. 5 0.
In Pクラッド層 6を 207nmとした。
5 0. 5
[0051] 次に、第 2の工程として、電流阻止層 9の開口部 9aの上に配置した GaAsキャップ 層 19以外の領域にレジスト膜をマスクし、アンモニア、過酸ィ匕水からなるエッチング 液により電流阻止層 9の開口部上の i— GaAsキャップ層 19をエッチングした。次に、 希塩酸力もなるエッチング液により Al In P電流阻止層 9をエッチングして、電流
0. 5 0. 5
阻止層 9の開口部を形成した。このとき、 i GaAsキャップ層 19及びエッチングストツ プ層 24はエッチングされない。その後、アンモニア、過酸化水からなるエッチング液 により i— GaAsキャップ層 19をエッチングして、洗浄を行なった。この工程で、 i— Ga Asキャップ層 19の下部にある電流阻止層 9の表面を酸ィ匕して高抵抗ィ匕を行った。こ の場合、電流阻止層 9の表面は平坦であり、凹凸が生じない。これにより、実施例の 垂直共振器型発光素子においては、電流阻止層 9の挿入による pn接合のバンドギヤ ップ差と共に、電流阻止層 9の表面酸ィ匕膜により効果的に電流狭窄を行うことができ る。
[0052] 第 3工程として、開口部を作製した電流阻止層 9上に、埋込ェピタキシャル再成長 を行った。 2回目の成長は、 1回目の成長と同様に MOCVD法を用いて、 10. 5対で 厚さが 1020nmの p型の Al Ga As (45nm) /AlAs (52. 5nm)からなる第 2
0. 45 0. 55
反射層のブラック反射層 10と、厚さが lOOnmの p型 GaAsコンタクト層 11と、を順に 成長させた。
[0053] 第 4工程として、ェピタキシャル成長面の表面への電極 17 (AuZAuSbZn)を 800 nm及び基板裏面への AuGeNi合金 (200nm)の電極 16を形成する工程と、保護膜 12の形成工程、ダイシング工程などを経て、垂直共振器型発光素子 20のチップを 得た。
[0054] チップの大きさは、 320 m X 320 /z m程度であり、光の出射窓部は、直径を 80 μ mとした。このチップは、 TO— 18のステムへ銀ペーストを用いて搭載した。
実施例 2
[0055] 電流阻止層 9となる n型 Al In P層の厚さを 50nmとした以外は、実施例 1と同
0. 5 0. 5
様にして実施例 2の垂直共振器型発光素子 20を製作した。
実施例 3
[0056] 電流阻止層 9となる n型 Al In P層の厚さを 25nmとした以外は、実施例 1と同
0. 5 0. 5
様にして実施例 3の垂直共振器型発光素子 20を製作した。
実施例 4
[0057] 電流阻止層 9となる n型 Al In P層の厚さを 10nmとした以外は、実施例 1と同
0. 5 0. 5
様にして実施例 4の垂直共振器型発光素子 20を製作した。
実施例 5
[0058] 電流阻止層 9を n型力も p型の Al In P層とし、 p型 In Ga Pからなるエッチ
0. 5 0. 5 0. 5 0. 5
ングストップ層 24を 5nmとした以外は、実施例 1と同様にして実施例 5の垂直共振器 型発光素子 20を製作した。
[0059] 次に、比較例について説明する。
(比較例 1)
比較例 1として、電流阻止層 9の厚さを 200nmとした以外は、実施例 1と同様にして 、比較例 1の垂直共振器型発光素子を製造した。
[0060] (比較例 2)
比較例 2として、エッチングストップ層 24を i—GaAsとした以外は、実施例 1と同様 にして、比較例 1の垂直共振器型発光素子を製造した。このときエッチングストップ層 24は i GaAsキャップ層と一緒にエッチング除去されて 、る（図 5参照）。
[0061] (比較例 3)
比較例 3として、電流阻止層 9を、厚さが lOOnmの n型 In Ga P層とした以外は
0. 5 0. 5
、実施例 1と同様にして、比較例 3の垂直共振器型発光素子を製造した。
[0062] (比較例 4)
比較例 4として、電流阻止層 9として、 n型 Al Ga P層を 10nm、 n型 GaAsを 5n
0. 5 0. 5
m、 n型 In Ga P層を 5nmの順に積層した以外は、実施例 1と同様にして、比較
0. 5 0. 5
例 4の垂直共振器型発光素子を製造した。
[0063] 次に、実施例の垂直共振器型発光素子 20の発光特性について説明する。
表 1は、実施例 1から 5及び比較例 1から 4の垂直共振器型発光素子 20の発光出 力（mW)、順方向電圧 (V)、遮断周波数 (MHz)及び歩留まり (%)を示す表である。 順方向電圧 (V)、遮断周波数 (MHz)の各特性は、垂直共振器型発光素子 20を T O— 18ステムにマウントして測定を行った。発光出力は、周囲温度 25°Cにおいて、 2 OmAの電流を通電した際の出力であり、垂直共振器型発光素子 20からの光を積分 球で集光する方法で測定した。遮断周波数は、垂直共振器型発光素子 20に印加す る周波数を高くした場合に応答できなくなる周波数であり、低周波における応答出力 を基準とし、 lZ2 (3dB)に出力が低下する周波数力も求めた。測定はパルスで行い 、垂直共振器型発光素子 20には 20mAの電流を印加した。歩留まりは、作製した垂 直共振器型発光素子 20において、外観及び電極の不良がないものを良品としたとき の値である。
[表 1]
Figure imgf000019_0001
[0064] 表 1から明らかなように、実施例 1から 4の垂直共振器型発光素子 20において、 n型 電流阻止層 9の厚さを、 lOOnm, 50nm, 25nm, 10nmと変化させたときに、発光出 力は、それぞれ、 2. 51mW, 2. 51mW, 2. 54mW, 2. 5mWと高出力力 ^得られ、 順方向電圧は、それぞれ、 2. 29V, 2. 15V, 2. 06V, 2. 05Vとなり、電流阻止層 9 の厚さが薄いほど低い順方向電圧が得られた。特に、実施例 3及び 4のように、電流 阻止層 9の厚さを 25nm以下とすることで低い順方向電圧が得られた。実施例 1から 4【こお!/ヽて ίま、遮断周波数も、それぞれ、 81. 2MHz, 80. 1MHz, 78. 6MHz, 82 . 6MHzと良好な応答速度が得られた。
[0065] 表 1から明らかなように、実施例 5の垂直共振器型発光素子 20は、実施例 4の電流 阻止層 9を n型カゝら p型に変えた場合である力 発光出力は 2. 51mW、順方向電圧 は 2. 07V、遮断周波数は 82. 6MHzであり、実施例 4と同等の特性が得られた。こ れから、本来、電流阻止効果が得られない p型力 なる電流阻止層 24を用いた場合 でも、その表面を酸ィ匕することで良好な電流阻止ができることが判明した。 [0066] 実施例 1から 5における垂直共振器型発光素子 20の歩留まりは、それぞれ、 62% , 74%, 84%, 91%, 90%となり、電流阻止層 9の厚さが薄いほど歩留まりが向上す ることが分かった。
[0067] 表 1から明らかなように、比較例 1の垂直共振器型発光素子は、実施例に対して電 流阻止層 9が 200nmと厚い場合である力 発光出力は 2. 5mWで、順方向電圧は 2 . 45V、遮断周波数は 81. 2MHzであり、歩留まりが 20%であった。実施例に対して 順方向電圧が高ぐ又、歩留まりが小さいのは電流阻止層 9の膜厚が大きいことによ る。このように、電流阻止層 9が厚くなると、光の出射窓部 13の外周部に凹凸が生じ 易くなり、光の出射窓部 13の周囲に形成される電極 17の密着が悪くなつて電極の剥 離などが発生し易くなり、歩留まりが低下した。
[0068] 比較例 2の垂直共振器型発光素子は、エッチングストップ層 24を GaAsとした場合 であるが、発光出力は 0. 51mWと小さぐ順方向電圧は 2. 9Vと高くなり、遮断周波 数が 110. 2MHzとなった。エッチングストップ層 24が GaAs層であり、この層を除去 する際に、電流阻止層 9だけでなく第 2クラッド層 6も酸化される。この酸化された第 2 クラッド層 6の表面が再成長時の表面となり、良好な pn接合が形成されず、実施例に 対して順方向電圧が高くなり、電流狭窄効果も低下するので、発光出力が低下する とものと推定される。
[0069] 比較例 3の垂直共振器型発光素子は、実施例 1における n型 Al In Pを n型 In
0. 5 0. 5 0
Ga P層力 なる電流阻止層 9とした場合である力 発光出力は 0. 39mWと小さ
. 5 0. 5
ぐ順方向電圧は 1. 8Vと低くなり、遮断周波数が 60MHzとなった。
比較例 4の垂直共振器型発光素子は、実施例 1における n型 Al In Pを、 n型
0. 5 0. 5
Al Ga P層を 10nm、 n型 GaAsを 5nm、 n型 In Ga P層を 5nmの順に積
0. 5 0. 5 0. 5 0. 5
層した電流阻止層 9とした場合である力 発光出力は 1. 7mWと小さぐ順方向電圧 は 1. 94Vと低くなり、遮断周波数が 64. 9MHzとなった。
上記の結果から、比較例 3及び 4では、電流阻止層の表面が n型 In Ga P層で
0. 5 0. 5 ある耐酸ィ匕性の層を用いたので酸化されにくぐ禁制帯幅も小さいので電流阻止効 果が小さい。このように、電流狭窄効果が十分でないので、順方向電圧が低下し、か つ、遮断周波数も低く 60MHz台であり、実施例と比較すると十分な応答速度が得ら れなかった。
[0070] 上記実施例及び比較例で製造した垂直共振器型発光素子 20の断面を二次イオン 質量分析法 (SIMS)により観察した。
図 6及び図 7は、実施例 1の垂直共振器型発光素子 20の表面から深さ方向への二 次イオン質量分析結果を示し、それぞれ、電流阻止層 9を含む領域と、電流阻止層 9 の開口部領域とを示す図である。同様に、図 8及び図 9は、比較例 2の垂直共振器型 発光素子の二次イオン質量分析結果を示す図である。各図において、横軸はェピタ キシャル成長の表面力もの深さ (任意目盛)を、左縦軸は酸素濃度 (個 Zcm3)を、右 縦軸は砒素 (As)及びリン (P)のカウント数 (cps)を示して 、る。
図 6及び図 8から明らかなように、図中の下向き矢印で示す電流阻止層 9と反射層 1 0との界面における酸素濃度は 1. 5 X 102個 Zcm3であり、反射層 10及びクラッド層 6内部よりも高ぐ実施例 1及び比較例 2の n型 Al In Pからなる電流阻止層 9が
0. 5 0. 5
酸ィ匕されていることが分かる。
図 7からから明らかなように、図中の下向き矢印で示す反射層 10とエッチングストツ プ層 24との界面における酸素濃度は約 1 X 1018個 Zcm3であり、反射層 10、クラッド 層 6内部よりも若干高!、値となって!/、る 1S 実施例 1のエッチングストップ層 24の表面 の酸ィ匕が抑制されて 、ることが分かる。
一方、図 9から明らかなように、図中の下向き矢印で示す反射層 10と第 2クラッド層 6との界面における酸素濃度は約 2 X 102個 Zcm3と高ぐ比較例 2においては、電 流阻止層 9 (図 8参照）と同様にクラッド層 6の表面が酸ィ匕されていることが分かる。
[0071] 上記のェピタキシャル層の界面における酸素濃度は、他の実施例 2から 5において も同様の結果が得られた。実施例 1から 5の垂直共振器型発光素子 20における逆方 向降伏電圧は 15V程度であった。このように、 A1を含まないエッチングストップ層 24 である P型 In Ga P層上にェピタキシャル成長される p型の第 2反射層 10との界
0. 5 0. 5
面には酸ィ匕が生じないので、順方向電圧が大きくならないことが分力つた。
[0072] 上記実施例及び比較例によれば、実施例 1から 5の垂直共振器型発光素子 20に おいては、高出力が得られると共に、順方向電圧が低い垂直共振器型発光素子 20 が得られることが判明した。 本発明は、上記実施例に記載の垂直共振器型発光素子 20に限定されることなぐ 他の発光素子構造でもよぐ出力、発振波長や発光出力に応じて、垂直共振器型の 厚さやチップの大きさなどは、特許請求の範囲に記載した発明の範囲内で種々の変 形が可能であり、それらも本発明の範囲内に含まれることはいうまでもない。

Claims

請求の範囲
[1] 発光層と電流阻止層とを含む発光素子であって、
上記発光素子は埋め込み構造の電流阻止層を有し、上記電流阻止層の少なくとも 一部の酸素濃度は上記発光層中の酸素濃度よりも高ぐかつ、該電流阻止層の厚み 力 nm以上 lOOnm以下であることを特徴とする、発光素子。
[2] 前記電流阻止層の下部に、エッチングストップ層を備えることを特徴とする、請求項 1に記載の発光素子。
[3] 前記電流阻止層の少なくとも一部の酸素濃度が、 1 X 102個 Zcm3以上であること を特徴とする、請求項 1に記載の発光素子。
[4] 前記電流阻止層が、 ΠΙ— V族化合物半導体力 なり、 III族元素中のアルミニウム 組成比率が 30モル％以上であることを特徴とする、請求項 1又は 3に記載の発光素 子。
[5] 前記エッチングストップ層の内、前記電流阻止層の開口部表面における酸素濃度 力 1 X 1019個 /cm3以下であることを特徴とする、請求項 2に記載の発光素子。
[6] 前記エッチングストップ層は III V族化合物半導体力 なり、 III族元素中のアルミ -ゥム組成比率が 10モル％以下であることを特徴とする、請求項 2又は 5に記載の発 光素子。
[7] 前記電流阻止層の酸素濃度が、前記電流阻止層の開口部表面におけるエツチン グストップ層の酸素濃度の少なくとも 100倍以上であることを特徴とする、請求項 3又 は 5に記載の発光素子。
[8] 前記発光素子は、さらに共振器構造を備えることを特徴とする、請求項 1〜7の何れ かに記載の発光素子。
[9] 耐酸ィ匕性を有するエッチングストップ層と電流阻止層とを積層する第 1工程と、 上記電流阻止層を部分エッチングする第 2工程と、
を含み、
上記第 2工程において、上記電流阻止層の一部の酸素濃度を高め、さらに、上記 電流阻止層を発光素子に埋め込む工程を備えたことを特徴とする、発光素子の製造 方法。 を特徴とする、請求項 9に記載の発光素子の製造方法。
PCT/JP2006/319360 2005-10-03 2006-09-28 発光素子及びその製造方法 WO2007040149A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US12/088,983 US8044439B2 (en) 2005-10-03 2006-09-28 Light-emitting device and manufacturing method of the same
CN2006800455138A CN101322256B (zh) 2005-10-03 2006-09-28 发光元件及其制造方法
EP06798408A EP1947705A4 (en) 2005-10-03 2006-09-28 LIGHT EMITTING DEVICE AND METHOD FOR MANUFACTURING THE SAME
KR1020107028415A KR101201377B1 (ko) 2005-10-03 2006-09-28 발광 소자 및 그 제조 방법

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005-290591 2005-10-03
JP2005290591A JP4839478B2 (ja) 2005-10-03 2005-10-03 垂直共振器型発光ダイオード及びその製造方法

Publications (1)

Publication Number Publication Date
WO2007040149A1 true WO2007040149A1 (ja) 2007-04-12

Family

ID=37906191

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/319360 WO2007040149A1 (ja) 2005-10-03 2006-09-28 発光素子及びその製造方法

Country Status (7)

Country Link
US (1) US8044439B2 (ja)
EP (1) EP1947705A4 (ja)
JP (1) JP4839478B2 (ja)
KR (2) KR20080074870A (ja)
CN (1) CN101322256B (ja)
TW (1) TWI390763B (ja)
WO (1) WO2007040149A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021323A (ja) * 2007-07-11 2009-01-29 Dowa Electronics Materials Co Ltd 半導体発光素子
EP2270881A2 (en) * 2008-04-30 2011-01-05 LG Innotek Co., Ltd. Light-emitting element and a production method therefor

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8692286B2 (en) * 2007-12-14 2014-04-08 Philips Lumileds Lighing Company LLC Light emitting device with bonded interface
JP2009246056A (ja) * 2008-03-30 2009-10-22 Dowa Electronics Materials Co Ltd 発光素子
JP4697272B2 (ja) 2008-07-18 2011-06-08 住友電気工業株式会社 Ｉｉｉ−ｖ族化合物半導体基板の製造方法およびエピタキシャルウエハの製造方法
JP2011009641A (ja) * 2009-06-29 2011-01-13 Toshiba Corp 半導体装置の製造方法及びインプリント用テンプレート
JP2011061083A (ja) * 2009-09-11 2011-03-24 Sony Corp 半導体レーザ
KR101798231B1 (ko) * 2010-07-05 2017-11-15 엘지이노텍 주식회사 발광 소자
DE102011117381A1 (de) * 2011-10-28 2013-05-02 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und Verfahren zur Herstellung eines optoelektronischen Halbleiterchips
CN102709420B (zh) * 2012-06-21 2014-07-30 安徽三安光电有限公司 一种氮化镓基发光二极管
CN102709421B (zh) * 2012-06-21 2014-11-05 安徽三安光电有限公司 一种具有双反射层的氮化镓基发光二极管
TWI618268B (zh) 2012-12-07 2018-03-11 晶元光電股份有限公司 發光裝置
CN103872206B (zh) * 2012-12-14 2019-10-25 晶元光电股份有限公司 形成发光装置的制造方法及其所制成的发光装置
CN104064642B (zh) * 2014-07-04 2017-01-25 映瑞光电科技(上海)有限公司 垂直型led的制作方法
JP6527695B2 (ja) * 2014-12-22 2019-06-05 スタンレー電気株式会社 半導体発光装置
CN112151646B (zh) * 2019-06-28 2021-12-21 隆达电子股份有限公司 发光元件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022204A (ja) * 1998-06-30 2000-01-21 Toshiba Corp 半導体発光素子及びその製造方法
WO2000016455A1 (fr) * 1998-09-10 2000-03-23 Rohm Co., Ltd. Element lumineux semi-conducteur et laser a semi-conducteur
JP2003198061A (ja) * 2001-12-27 2003-07-11 Ricoh Co Ltd 面発光型レーザ素子および面発光型レーザアレイおよび光インターコネクションシステムおよび光通信システム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3406907B2 (ja) 1990-08-20 2003-05-19 株式会社東芝 半導体発光ダイオード
JP2738194B2 (ja) 1991-12-25 1998-04-08 日本電気株式会社 面発光集積素子とその製造方法
US5717226A (en) * 1996-09-18 1998-02-10 Industrial Technology Research Institute Light-emitting diodes and method of manufacturing the same
JP3783411B2 (ja) * 1997-08-15 2006-06-07 富士ゼロックス株式会社 表面発光型半導体レーザ
JP2001044501A (ja) 1999-07-26 2001-02-16 Daido Steel Co Ltd 電流狭窄型面発光ダイオードおよびその製造方法
JP3638515B2 (ja) 2000-09-29 2005-04-13 株式会社東芝 垂直共振器型半導体発光素子
US6900069B2 (en) * 2001-03-09 2005-05-31 Seiko Epson Corporation Method of fabricating surface-emission type light-emitting device, surface-emitting semiconductor laser, method of fabricating the same, optical module and optical transmission device
JP2003008142A (ja) 2001-06-26 2003-01-10 Furukawa Electric Co Ltd:The 面発光型半導体レーザ素子
US6797990B2 (en) * 2001-06-29 2004-09-28 Showa Denko Kabushiki Kaisha Boron phosphide-based semiconductor device and production method thereof
JP2004207586A (ja) * 2002-12-26 2004-07-22 Furukawa Electric Co Ltd:The 面発光型半導体レーザ素子及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000022204A (ja) * 1998-06-30 2000-01-21 Toshiba Corp 半導体発光素子及びその製造方法
WO2000016455A1 (fr) * 1998-09-10 2000-03-23 Rohm Co., Ltd. Element lumineux semi-conducteur et laser a semi-conducteur
JP2003198061A (ja) * 2001-12-27 2003-07-11 Ricoh Co Ltd 面発光型レーザ素子および面発光型レーザアレイおよび光インターコネクションシステムおよび光通信システム

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1947705A4 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021323A (ja) * 2007-07-11 2009-01-29 Dowa Electronics Materials Co Ltd 半導体発光素子
EP2270881A2 (en) * 2008-04-30 2011-01-05 LG Innotek Co., Ltd. Light-emitting element and a production method therefor
EP2270881A4 (en) * 2008-04-30 2011-03-23 Lg Innotek Co Ltd LIGHT-EMITTING ELEMENT AND MANUFACTURING METHOD THEREFOR
US7989834B2 (en) 2008-04-30 2011-08-02 Lg Innotek Co., Ltd. Light emitting device and method for manufacturing the same
CN101990714B (zh) * 2008-04-30 2012-11-28 Lg伊诺特有限公司 发光器件和用于制造发光器件的方法
US8624278B2 (en) 2008-04-30 2014-01-07 Lg Innotek Co., Ltd. Light emitting device with current blocking layer

Also Published As

Publication number Publication date
KR20080074870A (ko) 2008-08-13
CN101322256B (zh) 2011-08-31
US20090278163A1 (en) 2009-11-12
CN101322256A (zh) 2008-12-10
TW200723569A (en) 2007-06-16
EP1947705A4 (en) 2012-10-10
KR20110003588A (ko) 2011-01-12
JP4839478B2 (ja) 2011-12-21
TWI390763B (zh) 2013-03-21
US8044439B2 (en) 2011-10-25
EP1947705A1 (en) 2008-07-23
KR101201377B1 (ko) 2012-11-14
JP2007103613A (ja) 2007-04-19

Similar Documents

Publication Publication Date Title
WO2007040149A1 (ja) 発光素子及びその製造方法
US7390683B2 (en) Method of manufacturing a semiconductor device including a slab layer with a periodic air hole structure and a linear defect region
JP5045248B2 (ja) 半導体発光素子およびその製造方法
JP5028640B2 (ja) 窒化物半導体レーザ素子
EP0911887A2 (en) Light-emitting diode device and method for fabricating the same
JP4465745B2 (ja) 半導体積層基板，半導体結晶基板および半導体素子ならびにそれらの製造方法
JP2007066981A (ja) 半導体装置
CN109217108B (zh) 利用杂质诱导混杂技术制作半导体激光器的方法
JP3814151B2 (ja) 発光素子
JP3872398B2 (ja) 発光素子の製造方法及び発光素子
JP4121551B2 (ja) 発光素子の製造方法及び発光素子
JP3429446B2 (ja) 半導体発光素子
US20020146866A1 (en) Nitride-based semiconductor laser device and method of fabricating the same
JP4174581B2 (ja) 発光素子の製造方法
JP2009021424A (ja) 窒化物半導体発光素子及びその製造方法
JP2008300802A (ja) 半導体レーザ素子およびその製造方法
JP2006332623A (ja) 半導体レーザ装置
JP2001085742A (ja) 半導体発光素子及び半導体発光素子の製造方法
CN107645121B (zh) 脊形阵列半导体激光器及其制作方法
JP4108439B2 (ja) 発光素子の製造方法及び発光素子
WO2019216308A1 (ja) 半導体発光素子及び半導体発光素子の製造方法
JP2001094206A (ja) 半導体レーザ及びその製造方法
JP2006319120A (ja) 半導体レーザおよびその製造方法
JP6785221B2 (ja) 半導体発光素子
JPH057049A (ja) 半導体発光装置

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200680045513.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 2006798408

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020087010711

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 12088983

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020107028415

Country of ref document: KR