WO2005117093A1 - 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法 - Google Patents

半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法 Download PDF

Info

Publication number
WO2005117093A1
WO2005117093A1 PCT/JP2005/009697 JP2005009697W WO2005117093A1 WO 2005117093 A1 WO2005117093 A1 WO 2005117093A1 JP 2005009697 W JP2005009697 W JP 2005009697W WO 2005117093 A1 WO2005117093 A1 WO 2005117093A1
Authority
WO
WIPO (PCT)
Prior art keywords
sealing resin
resin layer
chip
circuit board
sealing
Prior art date
Application number
PCT/JP2005/009697
Other languages
English (en)
French (fr)
Inventor
Tomonori Shinoda
Osamu Yamazaki
Original Assignee
Lintec Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corporation filed Critical Lintec Corporation
Priority to KR1020067026807A priority Critical patent/KR101083928B1/ko
Priority to US11/597,299 priority patent/US8034667B2/en
Priority to EP05743746A priority patent/EP1783828A4/en
Publication of WO2005117093A1 publication Critical patent/WO2005117093A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Coating Of Shaped Articles Made Of Macromolecular Substances (AREA)

Abstract

[課題]　フリップチップボンドされたデバイスを封止する際に空気溜まりを発生させず、またワイヤボンドされたデバイスを封止する際にもワイヤの変形や断線を起こさない、半導体封止用樹脂シートおよびこの樹脂シートを用いた半導体装置の製造方法を提供することを目的としている。 　[解決手段]　本発明に係る半導体封止用樹脂シートは、 　支持シートと、該支持シート上に剥離可能に積層されてなる封止樹脂層とからなり、 　該封止樹脂層が、熱硬化性を有し、熱硬化前の封止樹脂層の弾性率が1.0×103～1.0×104Paであり、熱硬化前の封止樹脂層の120°Cにおける溶融粘度が100～200Pa・秒であり、 熱硬化前の封止樹脂層を120°Cで温度一定とした場合に、溶融粘度が最小値に達するまで の時間が60秒以下であることを特徴としている。

Description

半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法 技術分野
[0001] 本発明は、半導体封止用榭脂シートおよびこれを用いた榭脂封止型半導体装置 の製造方法に関する。
背景技術
[0002] 多くの半導体装置は、回路基板に搭載された半導体素子を榭脂により封止したパ ッケージ形態として使用されて 、る。
半導体素子のパッケージング法としては、デバイスを実装したリードフレーム (板金 、 TABテープ等）を金型にセットし、金型内に溶融した榭脂を充填固化し封止を行う 方法が一般的であった。しかし、この方法ではパッケージの薄肉化に限界がある。こ の理由は、厚み精度の高い金型の作成が困難であることと、たとえこのような金型を 作成できたとしても、狭小空間に圧入される榭脂の流動圧力によって、デバイスの微 細構造（回路、ワイヤ等）が破損する虞があるためである。また金型を使用しての榭脂 封止では、小ロット品でも量産品でも同等の金型が必要になり、小ロット品では金型 作成のコストが問題となる。
[0003] このため、金型に代わって、榭脂シートを用いた半導体素子の封止方法が提案さ れている。
たとえば特許文献 1には、「配線パターンを有する回路基板上に搭載された半導体 素子および前記半導体素子と前記配線パターンの接続部を榭脂によって封止する 半導体パッケージの製造方法にぉ 、て、前記半導体素子のサイズに応じた量の榭 脂を前記半導体素子の形状に応じたパターンで基材テープの表面に形成し、前記 半導体素子および前記接続部の機械的強度に応じて前記榭脂を溶融化し、前記回 路基板と前記基材テープの位置調整によって前記半導体素子と溶融化された前記 榭脂を位置合わせし、位置合わせされた前記樹脂と前記半導体素子に所定の圧力 を付加して溶融化された前記樹脂の中に前記半導体素子を埋没させて前記半導体 素子と前記接続部を損傷させずに封止することを特徴とする半導体パッケージの製 造方法」が開示されている。特許文献 1には、封止に用いる榭脂として熱硬化型ェポ キシ榭脂の未硬化物があげられて 、る。
[0004] しかし、上記のような未硬化エポキシ榭脂を用いての封止には、次のような不具合 が見出された。
(1)フリップチップボンドと呼ばれる実装方法では、チップ下面に形成されたハンダボ ールを介してチップと回路基板との接続が行われる。この実装方法では、チップ側面 と回路基板平面とはほぼ直角となり、回路基板平面からチップがほぼ垂直に突出し た形態となる。前記特許文献 1の方法で、溶融化された榭脂の中に半導体素子を埋 没させたとしても、この直角部分 (チップのすそ野部分）には榭脂が充分に充填され ず空気溜まりができてしまう。榭脂を充分に充填するためには、高圧で半導体素子を 榭脂中に埋設することが考えられるが、溶融した流動状態では圧力の印加が難しぐ またあまりに圧力を加え過ぎると半導体素子が破損する虞がある。
(2)ワイヤボンディングと呼ばれる実装方法では、 ICチップと回路基板とは極細の金 線により接続される。この金線はわずかな外力によっても変形、断線する虞がある。 前記特許文献 1の方法では、溶融化された榭脂の中に半導体素子を埋没させて半 導体素子と接続部を損傷させずに封止する旨が記載されている。しかし特許文献 1 で具体的に開示されて 、る未硬化のエポキシ榭脂単独では、その溶融物性を適切 な範囲に制御することが困難であり、たとえば流動性が高くなり過ぎると、必要とされ る部分以外にまで榭脂が拡散し、デバイスの汚損、外観不良を招来する虞がある。 一方、流動性が低すぎる場合には、金線が榭脂中に埋没する前に、金線の変形、断 線を引き起こす虞がある。
特許文献 1 :特開平 11— 251347号公報
発明の開示
発明が解決しょうとする課題
[0005] 本発明は、上記のような従来技術に鑑みてなされたものであって、フリップチップボ ンドされたデバイスを封止する際に空気溜まりを発生させず、またワイヤボンドされた デバイスを封止する際にもワイヤの変形や断線を起こさない、半導体封止用榭脂シ ートおよびこの榭脂シートを用いた半導体装置の製造方法を提供することを目的とし ている。
課題を解決するための手段
[0006] このような課題を解決する本発明の要旨は以下のとおりである。
[1] 支持シートと、該支持シート上に剥離可能に積層されてなる封止榭脂層とから なり、
該封止榭脂層が、熱硬化性を有し、熱硬化前の封止榭脂層の弾性率が 1.0 X 103 〜1.0 X 104Paであり、熱硬化前の封止榭脂層の 120°Cにおける溶融粘度が 100〜200 Pa'秒、であり、
熱硬化前の封止榭脂層を 120°Cで温度一定とした場合に、溶融粘度が最小値に達 するまでの時間が 60秒以下である半導体封止用榭脂シート。
[2] フリップチップボンドされたデバイスまたはワイヤボンドされたデバイスの封止に 用いる上記 [1]に記載の半導体封止用榭脂シート。
[3] 半導体チップが搭載されている回路基板を用意し、該回路基板を加熱し、 上記 [1]に記載の半導体封止用榭脂シートの封止榭脂層面を、該回路基板の半 導体チップ搭載面の凹凸、隙間に埋め込み、封止榭脂層面が回路基板面に接触し た後、
封止榭脂層を熱硬化させる工程を含む半導体装置の製造方法。
[4] 該半導体チップがフリップチップボンドされた形態で回路基板に搭載されて!、 る力、またはワイヤボンディングされた形態で回路基板に搭載されてなる上記 [3]に 記載の半導体装置の製造方法。
発明の効果
[0007] 本発明によれば、フリップチップボンドされたデバイスを封止する際に空気溜まりを 発生させず、またワイヤボンドされたデバイスを封止する際にもワイヤの変形や断線 を起こさない、半導体封止用榭脂シートおよびこの榭脂シートを用いた半導体装置 の製造方法が提供され、半導体装置の品質、生産性の向上に寄与することができる 図面の簡単な説明
[0008] [図 1]本発明に係る半導体封止用榭脂シートを示す。 [図 2]本発明に係る製造方法の工程を示す。
[図 3]本発明に係る製造方法の工程を示す。
符号の説明
[0009] 1…半導体封止用榭脂シート
2…支持シート
3…封止榭脂層
10· ··回路基板 10
11 · ··半導体チップ
12· ··ノヽンダボール
13…接着性樹脂
14…ワイヤ
15…接着性樹脂
発明を実施するための最良の形態
[0010] 以下、本発明について図面を参照しながらさらに具体的に説明する。
図 1に示すように、本発明に係る半導体封止用榭脂シート 1は、支持シート 2と、該 支持シート 2上に剥離可能に積層されてなる封止榭脂層 3とからなる。
以下、支持シート 2、封止榭脂層 3をそれぞれ説明する。
「支持シート 2」
榭脂シート 1の支持シート 2としては、たとえば、ポリエチレンフィルム、ポリプロピレ ンフィルム、ポリブテンフィルム、ポリブタジエンフィルム、ポリメチルペンテンフィルム、 ポリ塩化ビュルフィルム、塩化ビュル共重合体フィルム、ポリエチレンテレフタレートフ イルム、ポリエチレンナフタレートフィルム、ポリブチレンテレフタレートフィルム、ポリウ レタンフィルム、エチレン酢ビフィルム、アイオノマー榭脂フィルム、エチレン'（メタ）ァ クリル酸共重合体フィルム、エチレン'（メタ）アクリル酸エステル共重合体フィルム、ポ リスチレンフィルム、ポリカーボネートフィルム、ポリイミドフィルム、フッ素榭脂フィルム 等のフィルムが用いられる。またこれらの架橋フィルムも用いられる。さらにこれらの積 層フィルムであってもよい。さらにこれらのフィルムは、透明フィルム、着色フィルムあ るいは不透明フィルムであってもよ 、。 本発明に係る半導体装置の製造方法においては、後述するように、支持シート 2上 の封止榭脂層 3を、回路基板のチップ搭載面に転写するため、支持シート 2と封止榭 脂層 3とは剥離可能なように積層されている。このため、支持シート 2の封止榭脂層 3 に接する面の表面張力は、好ましくは 40mN/m以下、さらに好ましくは 37mN/m以 下、特に好ましくは 35mN/m以下であることが望ましい。このような表面張力が低いフ イルムは、材質を適宜に選択して得ることが可能であるし、またフィルムの表面に、シ リコーン榭脂やアルキッド榭脂などの剥離剤を塗布して剥離処理を施すことで得るこ とちでさる。
[0011] このような支持シート 2の膜厚は、通常は 10〜500 μ m、好ましくは 15〜300 μ m、 特に好ましくは 20〜250 μ m程度である。
「封止樹脂層 3」
封止榭脂層 3は、熱硬化性を有し、かつ加熱環境下において特異な流動特性を示 す。
本発明の榭脂シート 1は、封止榭脂層 3を、回路基板のチップ搭載面に転写し、こ れを硬化してチップおよび回路を封止し、榭脂封止型半導体装置を得るプロセスに 好ましく用いられる。特に、後述する本発明の半導体装置の製法においては、チップ が搭載された回路基板を加熱し、榭脂シート 1の封止榭脂層 3を、チップ搭載面の凹 凸、隙間に埋め込み、封止榭脂面を回路基板面に接触させ、最終的には封止榭脂 層 3を硬化させる。榭脂に適当な流動性を発現させるため、回路基板面は、該封止 榭脂層 3の溶融温度よりやや高ぐかつその硬化温度以下の温度に加熱される。この 際、封止榭脂層 3が軟化し過ぎると、榭脂が不必要に流動化し、必要とされる部分以 外にまで榭脂が拡散し、デバイスの汚損、外観不良を招来する虞がある。
[0012] したがって、本発明において、封止榭脂層 3の熱硬化前における弾性率は、 1.0 X 1 03〜1.0 X 104Pa、好ましくは 1.0 X 103〜5.0 X 103Paである。なお、封止榭脂層 3の弾性 率は、 100°Cにて、動的粘弾性測定装置により測定周波数 1Hzにて測定される。封 止榭脂層 3の熱硬化前における弾性率がこのような範囲にあると、榭脂シートの保存 、輸送環境下で封止榭脂層 3の変形が起こりにくぐ封止榭脂層 3の厚み精度が保た れる。 [0013] また、チップ搭載面への圧接時にぉ 、て、封止榭脂層 3が硬すぎると、フリップチッ プボンドされたデバイスでは榭脂が充分に充填されず空気溜まりが生じる虞があり、 ワイヤボンディングされたデバイスではワイヤが潰れたり、断線する虞がある。一方、 封止榭脂層 3が軟らか過ぎると、封止榭脂が過剰に流動化し、必要とされる部分以外 にまで榭脂が拡散し、デバイスの汚損、外観不良を招来する虞がある。したがって、 チップ搭載面への圧接時における封止榭脂層 3、すなわち、熱硬化前の封止榭脂層 3は、適度な溶融物性を有することが求められる。
[0014] このため、熱硬化前の封止榭脂層 3の 120°Cにおける溶融粘度は、 100〜200Pa'秒 、好ましくは 110〜190Pa'秒である。なお、熱硬化前の封止榭脂層 3の 120°Cにおける 溶融粘度は動的粘弾性測定装置により測定周波数 1Hzにて測定される。
また、熱硬化前の封止榭脂層 3を 120°Cで温度一定とした場合に、溶融粘度が最低 値に達するまでの時間は、 60秒以下、好ましく 50秒以下、さらに好ましくは 40秒以下 である。組成に高分子を含む封止榭脂は、高温になっても全体が均一な粘度を示す まで時間がかかる。従って、封止榭脂は昇温の後一定温度とすると徐々に粘度が低 下していく。しかし、封止榭脂は熱硬化性を有するので、時間の経過とともに熱硬化 による粘度の上昇が起こる。なお、封止榭脂層 3の 120°Cにおける溶融粘度が最小値 に達する時間は、動的粘弾性測定装置により測定周波数 1Hzにて測定される。 加熱された回路基板のチップ搭載面に封止榭脂層面が接することにより封止榭脂 層 3が局部的に加熱され、局部的に粘度が低下する。その後、チップ搭載面の榭脂 封止を行う。以下、フリップチップボンドされたデバイスと、ワイヤボンドされたデバイス を例にとり説明する。
[0015] まず、フリップチップボンドされたデバイスの榭脂封止にっ 、て説明する。加熱され た回路基板に搭載されたチップに榭脂シートを垂直に加圧圧接すると、チップ近傍 の封止榭脂層のみの粘度が低下し、チップが封止榭脂層 3に埋め込まれていく。ま た、チップ上面力 押し出された榭脂がチップ側面の熱と圧接により、チップのすそ 野部分にも榭脂が流動して充填され、空気溜まりが生じることもない。一方、チップか ら離れた榭脂には熱伝導が遅れ、封止榭脂層 3が回路基板本体に接触するまでは、 実質的な粘度の低下は起こらないため、封止榭脂層 3に変形は起こらない。回路基 板に加圧圧接時も回路基板周縁部力 の榭脂のはみ出しが少なぐ厚み精度が保 たれる。これによつて、封止榭脂が回路基板の凹凸、隙間に充分に充填され、半導 体装置の品質の向上が図られる。
[0016] 次にワイヤボンドされたデバイスの榭脂封止について説明する。加熱された回路基 板に搭載されたチップに榭脂シートを垂直に加圧すると、まずワイヤに封止榭脂層 3 が接触し、ワイヤ近傍の封止榭脂層 3のみが局部的に粘度が低下する。このため、封 止榭脂層 3中にワイヤが速やかに埋め込まれ、ワイヤの損傷が低減される。しかし、 加熱されたワイヤやチップ、回路基板本体から遠!ヽ榭脂は熱伝導が遅れ封止榭脂 がチップや回路基板本体に接触して充分な時間が経過するまでは、実質的な粘度 の低下は起こらない。
[0017] さらに、前述したフリップチップボンドされたデバイスと同様に、チップまたは回路基 板に近接'接触する榭脂層が遠方の榭脂層よりも先行して流動化することにより、チ ップの上面、側面、すそ野、回路基板本体に封止榭脂が充分に回り込める。これによ つて、ワイヤにダメージを与えず、封止榭脂が回路基板の凹凸、隙間に充分に充填 され、半導体装置の品質の向上が図られる。
[0018] 上記封止榭脂層 3は、基本的にはバインダー成分 (A)と熱硬化性成分 (B)とを必 須成分とし、必要に応じ、その他の添加物（C)が配合される。
以下、上記成分 (A)〜(C)を説明する。
「バインダー成分 (A)」
ノインダー成分 (A)としては、接着性を有するポリマーであれば特に制限なく使用 できるが、通常アクリル系重合体が好ましく使用される。アクリル系重合体の繰り返し 単位としては、（メタ)アクリル酸エステルモノマーおよび (メタ）アクリル酸誘導体から 導かれる繰り返し単位が挙げられる。ここで (メタ）アクリル酸エステルモノマーとして は、（メタ）アクリル酸シクロアルキルエステル、（メタ）アクリル酸ベンジルエステル、ァ ルキル基の炭素数が 1〜 18である（メタ）アクリル酸アルキルエステルが用いられる。 これらの中でも、特に好ましくはアルキル基の炭素数が 1〜 18である (メタ）アクリル酸 アルキルエステル、たとえばアクリル酸メチル、メタクリル酸メチル、アクリル酸ェチル、 メタクリル酸ェチル、アクリル酸プロピル、メタクリル酸プロピル、アクリル酸ブチル、メ タクリル酸ブチル等が用いられる。また、（メタ)アクリル酸誘導体としては、たとえば (メ タ）アクリル酸グリシジル等を挙げることができる。
[0019] 特に (メタ）アクリル酸グリシジル単位と、少なくとも 1種類の（メタ）アクリル酸アルキル エステル単位を含むが好ましい。この場合、共重合体中における (メタ)アクリル酸ダリ シジルカ 誘導される成分単位の含有率は通常は 0〜80質量％、好ましくは 5〜50 質量％である。グリシジル基を導入することにより、後述する熱硬化性成分としてのェ ポキシ榭脂との相溶性が向上し、また硬化後の Tgが高くなり耐熱性も向上する。また (メタ）アクリル酸アルキルエステルとしては、（メタ）アクリル酸メチル、（メタ）アクリル酸 ェチル、（メタ）アクリル酸ブチル等を用いることが好ましい。また、アクリル酸ヒドロキシ ェチル等の水酸基含有モノマーを導入することにより、被着体との密着性や粘着物 性のコントロールが容易になる。
[0020] アクリル系重合体の重量平均分子量は、好ましくは 10万以上、さらに好ましくは 15 万〜 100万である。
「熱硬化性成分 (B)」
熱硬化性成分 (B)は、加熱を受けると三次元網状化し、被着体を強固に接着する 性質を有する。このような熱硬化性成分 (B)は、一般的にはエポキシ、フエノール、レ ゾルシノール、ユリア、メラミン、フラン、不飽和ポリエステル、シリコーン等の熱硬化性 榭脂と、適当な硬化促進剤とから形成されている。このような熱硬化性成分は種々知 られており、本発明においては特に制限されることなく従来より公知の様々な熱硬化 性成分を用いることができる。このような熱硬化性成分の一例としては、（B—1)ェポキ シ榭脂と (B— 2)熱活性型潜在性エポキシ榭脂硬化剤とからなる接着成分を挙げるこ とがでさる。
[0021] エポキシ榭脂 (B— 1)としては、従来より公知の種々のエポキシ榭脂が用いられるが 、通常 ίま、重量平均分子量 300〜2000程度のもの力 S好ましく、特に 300〜500、好 ましくは 330〜400の常態液状のエポキシ榭脂と、重量平均分子量 400〜2000、好 ましくは 500〜1500の常態固体のエポキシ榭脂とをブレンドした形で用いるのが望 ましい。また、本発明において好ましく使用されるエポキシ榭脂のエポキシ当量は通 常 50〜5000gZeqである。このようなエポキシ榭脂としては、具体的には、ビスフエノ 一ル八、ビスフエノール F、レゾルシノール、フエ-ルノボラック、クレゾ一ルノボラックな どのフエノール類のグリシジルエーテル；ブタンジオール、ポリエチレングリコール、ポ リプロピレングリコールなどのアルコール類のグリシジルエーテル；フタル酸、イソフタ ル酸、テトラヒドロフタル酸などのカルボン酸のグリシジルエーテル；ァ-リンイソシァヌ レートなどの窒素原子に結合した活性水素をグリシジル基で置換したグリシジル型も しくはアルキルグリシジル型のエポキシ榭脂；ビュルシクロへキサンジエポキシド、 3,4 エポキシシクロへキシルメチル 3,4 ジシクロへキサンカルボキシレート、 2—（3, 4 エポキシ)シクロへキシノレ 5, 5—スピロ (3,4—エポキシ)シクロへキサン m—ジ ォキサンなどのように、分子内の炭素 炭素二重結合をたとえば酸ィ匕することにより エポキシが導入された、いわゆる脂環型エポキシドを挙げることができる。また分子内 にジシクロペンタジェン骨格と、反応性のエポキシ基を有するジシクロペンタジェン骨 格含有エポキシ榭脂を用いても良 、。
[0022] これらの中でも、本発明では、ビスフエノール系グリシジル型エポキシ榭脂、 O ク レゾールノボラック型エポキシ榭脂およびフエノールノボラック型エポキシ榭脂が好ま しく用いられる。
これらエポキシ榭脂は、 1種単独で、または 2種以上を組み合わせて用いることがで きる。
[0023] 熱活性型潜在性エポキシ榭脂硬化剤 (B— 2)とは、室温ではエポキシ榭脂と反応せ ず、ある温度以上の加熱により活性ィ匕し、エポキシ榭脂と反応するタイプの硬化剤で ある。
熱活性型潜在性エポキシ榭脂硬化剤 (B— 2)の活性ィ匕方法には、加熱による化学 反応で活性種 (ァ-オン、カチオン)を生成する方法；室温付近ではエポキシ榭脂 (B 1)中に安定に分散しており高温でエポキシ榭脂と相溶'溶解し、硬化反応を開始 する方法；モレキュラーシーブ封入タイプの硬化剤で高温で溶出して硬化反応を開 始する方法；マイクロカプセルによる方法等が存在する。
[0024] これら熱活性型潜在性エポキシ榭脂硬化剤は、 1種単独で、または 2種以上を組み 合わせて用いることができる。特に上記の中でも、ジシアンジアミド、イミダゾール化合 物あるいはこれらの混合物が好まし!/、。 上記のような熱活性型潜在性エポキシ榭脂硬化剤 (B— 2)は、エポキシ榭脂 (B—l) 100質量部に対して通常 0. 1〜20質量部、好ましくは 0. 5〜15質量部、特に好まし くは 1〜10質量部の割合で用いられる。
「その他の成分 (C)」
封止榭脂層 3には、カップリング剤 (C1)を配合しても良い。カップリング剤 (C1)は 、上記 (A)または (B)成分、好ましくは成分 (B)が有する官能基と反応する基を有す ることが望ましい。
[0025] カップリング剤 (C1)は硬化反応時に、カップリング剤中の有機官能基が熱硬化性 成分 ）（特に好ましくはエポキシ榭脂）と反応すると考えられ、硬化物の耐熱性を損 なわずに、接着性、密着性を向上させることができ、さらに耐水性 (耐湿熱性)も向上 する。
カップリング剤 (C1)としては、その汎用性とコストメリットなどカもシラン系（シラン力 ップリング剤）が好ましい。また、上記のようなカップリング剤（C1)は、前記熱硬化性 成分 (B) 100質量部に対して通常 0. 1〜20質量部、好ましくは 0. 3〜15質量部、 特に好ましくは 0. 5〜10質量部の割合で用いられる。
[0026] 上記封止榭脂層 3には、硬化前の初期接着性および凝集性を調節するために、有 機多価イソシアナ一トイ匕合物、有機多価イミン化合物等の架橋剤 (C2)を添加するこ とちでさる。
上記有機多価イソシアナ一トイ匕合物としては、芳香族多価イソシアナ一トイ匕合物、 脂肪族多価イソシアナ一ト化合物、脂環族多価イソシアナ一ト化合物およびこれらの 多価イソシアナ一トイヒ合物の三量体、ならびにこれら多価イソシアナ一トイヒ合物とポリ オールィ匕合物とを反応させて得られる末端イソシアナ一トウレタンプレボリマー等をあ げることができる。有機多価イソシアナ一トイ匕合物のさらに具体的な例としては、たと えば 2, 4 トリレンジイソシアナート、 2, 6 トリレンジイソシアナート、 1, 3 キシリレ ンジイソシアナート、 1, 4ーキシレンジイソシアナート、ジフエ-ルメタン 4, 4'ージィ ソシアナート、ジフエ-ルメタン 2, 4' ジイソシアナート、 3—メチルジフエ-ルメタ ンジイソシアナート、へキサメチレンジイソシアナート、イソホロンジイソシアナート、ジ シクロへキシノレメタン 4, 4'ージイソシアナート、ジシクロへキシノレメタン 2, 4' ジ イソシアナート、リジンイソシアナ一トなどがあげられる。
[0027] 上記有機多価イミンィ匕合物の具体例としては、 Ν,Ν' ジフエニルメタン 4,4'ービ ス (1—アジリジンカルボキシアミド)、トリメチロールプロパン-トリ- β -アジリジ-ルプロ ピオナート、テトラメチロールメタン-トリ- j8 -アジリジ -ルプロピオナート、 Ν,Ν'-トルェ ン- 2,4-ビス (1—アジリジンカルボキシアミド)トリエチレンメラミン等をあげることができ る。上記のような架橋剤（C2)は、バインダー成分 (Α) 100質量部に対して通常 0. 1 〜20質量部、好ましくは 0. 2〜： LO質量部の割合で配合される。
[0028] また、上記封止榭脂層 3には、さらに、石綿、シリカ、ガラス、雲母、酸ィ匕クロム、酸 化チタン、顔料などのフィラーを添加してもよい。これらのフイラ一は、封止榭脂層 3を 構成する成分 (フイラ一を除く）の合計 100質量部に対して、 0〜400質量部程度の 割合で配合されて 、てもよ 、。
また、封止榭脂層 3の熱応答性 (溶融物性)を制御するため、 60〜150°Cにガラス 転移点を有する熱可塑性榭脂を配合してもよい。熱可塑性榭脂としては、たとえばポ リエステル榭脂、ポリビュルアルコール榭脂、ポリビニルブチラール、ポリ塩化ビニル 、ポリスチレン、ポリアミド榭脂、セルロース、ポリエチレン、ポリイソブチレン、ポリビ- ルエーテル、ポリイミド榭脂、フエノキシ榭脂、ポリメチルメタタリレート、スチレン一イソ プレン スチレンブロック共重合体、スチレン ブタジエン スチレンブロック共重合 体などが挙げられる。これらの中でも、封止榭脂層の他の成分との相溶性に優れるこ とで、フエノキシ榭脂が特に好ましい。
[0029] 封止榭脂層 3における熱可塑性榭脂の配合割合は、ノインダー成分 (A)と熱硬化 性成分 (B)の合計 100質量部当たり、好ましくは 1〜50質量部、さらに好ましくは 2〜 40質量部、特に好ましくは 3〜30質量部の割合で用いられる。また、バインダー成分 (A)として、アクリル系重合体が用いられる場合、アクリル系重合体と、熱可塑性榭脂 との重量比（アクリル系重合体 Z熱可塑性榭脂）が、 9Zl〜3Z7であること好ましい
「封止樹脂」
本発明の封止榭脂層 3は、上記のような特異な溶融物性を有する。
[0030] 封止榭脂層 3の溶融物性を左右する第 1の要因としては、上記配合物中のバインダ 一成分 (A)と熱硬化性成分 (B)との割合があげられる。バインダー成分 (A)は高分子 量体であるため、添加量が増えるにつれ加熱時の流動性を阻害し、添加量が少ない と流動性を発現する。一方、熱硬化性成分 (B)は低分子量であり、硬化前には流動 性を示す。よって、適切な流動性を示し、なお且つブリードしないような流動性を兼ね 備えるためには、熱硬化性成分 (B)に対するバインダー成分 (A)の配合量が重要で ある。熱硬化性成分 (B)の好まし ヽ配合割合は、バインダー成分 (A)と熱硬化性成 分 (B)との合計（ (A) ) + (B) ) 100質量部中に、好ましくは 10〜99質量部、さらに好 ましくは 50〜97質量部、特に好ましくは 83〜95質量部である。
[0031] また、封止榭脂が熱可塑性榭脂を多量に含む場合、流動性が過剰になり、所望の 弾性率や溶融粘度が得られない場合がある。したがって、熱可塑性成分を配合する 場合、その配合割合は上記した範囲で、目的とする弾性率や溶融粘度を見合うよう に適宜に選定する。
上記のような成分力もなる封止榭脂層 3の厚さは、封止対象であるデバイスの種類 によりその好ましい範囲が異なる。フリップチップボンドされたデバイスの場合、封止 榭脂層 3の好ましい厚さは、 10〜： LOOO m程度であり、より好ましくは 30〜800 /z m 程度である。封止榭脂層 3が薄い場合は、図 2に示すようにチップ部分が周囲よりも 高い形状で封止でき、封止榭脂層 3がチップよりも厚い場合は、図 2と同様の形状に 形成してもよいし、チップをすベて封止榭脂層 3に埋め込み、封止榭脂層 3の上面を 平面〖こすることちでさる。
[0032] 封止対象のデバイスがワイヤボンドされたデバイスの場合は、封止榭脂層 3の厚さ の下限値は、ワイヤ高さ（ワイヤの頂部とそのワイヤが結線された半導体チップ上表 面との距離、図 3に示す" A")に依存し、少なくともワイヤ高さの 10%以上の余裕をみ る必要がある。このため、たとえばワイヤ高さが 50 mの場合、封止榭脂層 3の厚さ は 55 m以上が好ましい。一般的にワイヤボンドされたデバイスを対象とする封止榭 月旨層 3の厚さは、好ましくは 40〜2000 m程度、より好ましくは 50〜： LOOO m程度 である。
[0033] 上記のような各成分からなる封止榭脂は加熱硬化性を有し、チップが搭載された回 路基板の榭脂封止に使用することができる。特に本発明の封止榭脂層 3は、上述し たような特異な溶融物性を示すので、回路基板表面に近接'接触するまで封止榭脂 が軟ィ匕していないため、封止榭脂層 3を回路基板表面に接触させて仮接着した段階 で、榭脂シートへの加圧を速やかに解除することにより、封止榭脂が変形したりブリー ドアウトすることがない。またフリップチップボンドされたデバイスであっては、空気溜ま りを生じることなく榭脂封止でき、ワイヤボンドされたデバイスにあっては、ワイヤに損 傷を与えることなく榭脂封止できる。さらに、熱硬化を経て最終的には耐衝撃性の高 V、硬化物を与えることができる。
「半導体封止用樹脂シート 1」
半導体封止用榭脂シート 1は、支持シート 2上に封止榭脂層 3が剥離可能に積層さ れた構成であり、封止榭脂層 3を保護するために、封止榭脂層の露出面に保護フィ ルムを積層しておいてもよい。保護フィルムとしては。前述した支持シート 2と同様の フィルムが使用できる。
このような半導体封止用榭脂シート 1の製造方法は、特に限定はされず、支持シー ト 2上に、封止榭脂層 3を構成する組成物を塗布乾燥することで製造してもよぐまた 封止榭脂層を他の剥離性のシート上に設け、これを上記支持シート 2に転写すること で製造してもよい。 1回の塗布乾燥工程で必要とする膜厚で封止榭脂層 3を形成でき ない場合は、封止榭脂層上にさらに同じ組成物を複数回塗布乾燥してもよいし、薄 厚に形成した榭脂シートに別に塗布乾燥して得た封止榭脂層を積層して、必要とす る膜厚の封止榭脂層 3を得てもよい。
「半導体装置の製造方法」
次に上記半導体封止用榭脂シート 1を用いた本発明に係る半導体装置の製造方 法について説明する。
本発明の製法においては、まず、半導体チップ 11が搭載されている回路基板 10を 用意する。
図 2には、フリップチップボンドされたデバイスの例を示し、図 3にはワイヤボンドされ たデバイスの例を示す。
フリップチップボンドされたデバイスでは、半導体チップ 11の下面に形成されたノヽ ンダボール 12を介して回路基板 10上のアウターリード（図示せず)とを電気的に接続 する。ハンダボール 12によって形成されるチップ下面と回路基板 10との間の空隙に 、通常はアンダーフィルと呼ばれる接着性榭脂 13を充填してもよ 、。
[0035] ワイヤボンドされたデバイスでは、ワイヤ 14を介して半導体チップ 11上の電極端子 と回路基板 10上のアウターリードとを電気的に接続する。ワイヤ 14は、通常は金線な どにより構成されている。また、回路基板 10と半導体チップ 11との接着は、エポキシ 系接着剤のような通常の熱硬化型接着剤のような接着性榭脂 15を介して行われる。 上記のような構成の半導体チップ 11が搭載された回路基板 10は、公知の種々の 方法により得ることができる。なお、図 2、図 3では、回路基板 10上にひとつの半導体 チップが搭載されている状態を示したが、長尺の回路基板 10を用い、長手方向に一 定間隔で半導体チップを配置してもよぐまた長尺 ·幅広の回路基板 10においては、 二次元的に一定間隔で半導体チップを配置してもよい。
[0036] 次いで上記回路基板 10を加熱し、回路基板 10表面、半導体チップ 11表面および ワイヤ 14を、封止榭脂層 3の溶融温度以上に加熱しておく。
次に上記した本発明の半導体封止用榭脂シート 1の封止榭脂層面 3を、加熱され たチップ 11表面やワイヤ 14に接触させる。封止榭脂層 3は上記したような特異な溶 融物性を有するので、チップ 11表面やワイヤ 14に封止榭脂層 3が接触すると、接触 部において封止榭脂層が速やかに溶融軟ィ匕し、半導体チップ搭載面の凹凸、隙間 に榭脂が埋め込まれ、またワイヤ 14が封止榭脂層 3中に埋め込まれていく。特に、半 導体チップ搭載面の微小な凹凸、隙間に封止榭脂を充分に充填するためには、減 圧、真空中で封止榭脂層を半導体チップ搭載面に圧接することが好ましい。一方、 チップ 11表面やワイヤ 14力も離れた位置の封止榭脂は、伝導する熱が少な!/、ので 、溶融軟化が遅れる。このため、ワイヤ 14には損傷を与えることなぐワイヤが封止榭 脂層 3中に埋め込まれていくが、ワイヤ力も離れた位置では封止榭脂の変形は小さく 抑えられる。その後、封止榭脂層 3は、回路基板 10および半導体チップ 11の表面に 密着し、封止榭脂層 3に所定の圧力が加えられる。このとき、封止榭脂層の大部分は まだ充分に加熱されて ヽな ヽので高!ヽ粘度を維持しており、デバイスの端部より封止 榭脂がはみ出すブリードアウトは起こらない。所定の圧力を印加した後開放すること により、封止榭脂層は未硬化状態で、または半硬化状態で目的の形状に成型される [0037] 半導体封止用榭脂シート 1をチップ 11に対して加圧する手段としては、特に限定は されないが、チップ 11やワイヤ 14等に余分な負荷が力からないように、チップ 11や 回路基板 10に対し垂直に加圧することが好ましい。具体的には、接触面が平滑な圧 接板を回路基板 10、チップ 11および半導体封止用榭脂シート 1に平行に配置し、垂 直方向に加圧することが好まし 、。
[0038] さらにチップ 11のすそ野部分に空気を巻き込ませずに封止するために、 2段階の 加圧をすることが好まし 、。 2回目の加圧はチップ 11を除 、てチップ 11のすそ野から 回路基板 10を加圧できるように、チップ 11より若干大きめのサイズの穴が設けられた 圧接板を用意し、チップ 11と穴が一致するように位置合わせし垂直に加圧することが 好ましい。なお、ワイヤボンドされたデバイスが対象の場合は、ワイヤボンドが結線さ れた外部端子のサイズよりも若干大きな穴が設けられた圧接板を使用する。
[0039] その後、封止榭脂層 3上の支持シート 2を剥離し、封止された回路基板全体を加熱 炉等で加熱硬化することにより、榭脂封止工程を完結させる。その後、回路基板に複 数のチップが搭載されている場合は、ダイシング等により所定のサイズに切断分離し てもよい。
なお、本発明の封止榭脂層 3の代わりに、 120°Cにおける溶融粘度が lOOPa '秒より 低い榭脂を使用した場合は、榭脂シートを回路基板 10に圧接する時点で封止榭脂 層全体の粘度も低くなつているため、榭脂のブリードアウトが起こりやすい。さらに圧 着前に封止榭脂層が変形しやすいので封止榭脂層と回路基板 10の層間に空気を 巻き込んでしまう虞がある。また、溶融粘度が最小値に達するまでの時間が 60秒より 長い榭脂を使用した場合は、局部的に粘度が下がりにくいので、必要な流動性を得 るために、封止榭脂層全体を充分に予熱する必要がある。しかし、榭脂層全体を過 度に予熱すると封止榭脂層が変形しブリードアウトが起こりやすぐ封止榭脂層と回 路基板 10の層間に空気を巻き込みやすい。予熱を行わなければ、封止榭脂層の流 動性が不充分であるため、フリップチップボンドされたデバイスでは榭脂が充分に充 填されずチップのすそ野に空気溜まりが生じる虞があり、ワイヤボンディングされたデ バイスではワイヤ 14が潰れたり、断線する虞がある。 (実施例）
以下本発明を実施例により説明するが、本発明はこれら実施例に限定されるもので はない。
[0040] なお、以下の実施例および比較例にお!、て、「弾性率」、「溶融粘度」、「溶融粘度 が最小値に達する時間」は次のようにして評価した。
「弾性率」、「溶融粘度」
実施例、比較例の封止榭脂層を直径 8mm、厚さ 3mmとなるように積層して測定用 のサンプルを作成し、 100°Cにおける弾性率および溶融粘度を動的粘弾性測定装 置（レオメトリタス社製、 RDA II)を用いて周波数 1Hzにて測定した。
「溶融粘度が最小値に達する時間」
上記と同じサンプルおよび同じ装置、周波数を用いて封止榭脂を常温から 1.0°C/s ecの昇温速度で昇温し、 120°Cで温度を一定に固定してその後の時間 粘度プロフ アイルを得、これから溶融粘度が最小値に達する時間を求めた。
「封止樹脂層」
封止榭脂の配合に使用する材料を以下に示す。これらは実施例および比較例に 共通である。
(A)バインダー成分:アクリル酸ブチル 55質量部と、メタクリル酸 10質量部と、メタタリ ル酸グリシジル 20質量部と、アクリル酸 2-ヒドロキシェチル 15質量部とを共重合して なる重量平均分子量約 800, 000、ガラス転移温度 28°Cの共重合体
(B)熱硬化性成分：下記成分の混合物を用いた。
[0041] アクリルゴム微粒子分散ビスフエノール A型液状エポキシ榭脂（日本触媒社製、 BP A328、エポキシ当量 230) : 30質量部
ビスフエノール A型固形エポキシ榭脂（日本触媒社製、 1055、エポキシ当量 875〜 975) :40質量部
0-クレゾ一ルノボラック型エポキシ榭脂（日本化薬社製、 EOCN、エポキシ当量 213 〜223)： 10質量部
ジシアンジァミド硬化剤 (旭電ィ匕社製、アデ力ハードナー 3636AS)： 1質量部 イミダゾール硬化促進剤（四国化成工業社製、キュアゾール 2PHZ) : 1質量部 (c)その他の成分：
CI：シランカップリング剤（三菱化学社製、 MKCシリケート MSEP2)
C2：ポリイソシアナート系架橋剤（トリメチロールプロパンとトルイレンジイソシアナ一 トとの付加物）
(実施例 1)
(1)半導体封止用樹脂シートの製造
表 1に記載の配合の封止榭脂組成物を、支持シート（リンテック社製、厚さ 38 /ζ πι、 SP-PET3811)のシリコーン榭脂によって剥離処理した面に、乾燥膜厚が 100 m となるように、ロールナイフコーターを用いて塗布乾燥（2回塗布により厚膜化）し、そ の後この塗布乾燥した封止榭脂層の露出面を、保護フィルムとして別の剥離性のフィ ルム（リンテック社製、厚さ 38 μ m、 SP-PET3801)の剥離処理面に積層し半導体 封止用榭脂シートを得た。
(2)封止榭脂型半導体装置 (フリップチップ型)の製造
シリコンウェハよりサイズ 5 X 5mm、厚さ 100 μ mで鏡面側にダミー回路を形成した チップを作成し、ダミー回路上にバンプを設けた。該チップを異方導電接着剤を使用 して模擬回路基板 10 (ガラスエポキシ材料と電解銅箔により作成)上にフリップチップ ボンドを行った。
[0042] フリップチップボンドした模擬回路基板 10を、 120°Cに加温した加熱テーブルに搭 載した。上記（1)で作成した封止用榭脂シートから保護フィルムを剥離し、露出させ た封止榭脂層を模擬回路基板 10の上面に配置し、封止榭脂層をチップ上面へ接触 させた。封止用榭脂シートの支持シート面側に、チップサイズよりも若干大きい圧接 板をチップの位置に合わせて配置し、チップに向力つて押圧した。続いて、チップサ ィズよりも若干大きな穴を有し模擬回路基板 10サイズの圧接板に交換し、模擬回路 基板 10を圧接した。封止榭脂層から支持シートを除去し、 160°C60分の条件で封止 榭脂層を加熱硬化することにより、フリップチップボンドされた榭脂封止型半導体装 置を得た。
[0043] この榭脂封止型半導体装置の導通テストを行ったところ、榭脂封止の前後により違 いは現れな力つた。また、走査型超音波探傷装置および断面観察により封止内部を 評価したところ、チップのすそ野に空気溜まりは観察されず、また、半導体装置の端 部より余分な封止榭脂が漏れ出ていることもな力つた。
(実施例 2)
実施例 1と同じ封止用榭脂シートを用いて、ワイヤボンド型の榭脂封止型半導体装 置を製造した。
(3)榭脂封止型半導体装置 (ワイヤボンド型)の製造
シリコンウェハよりサイズ 5 X 5mm、厚さ 100 μ mで鏡面側にダミー回路を形成した チップを作成した。該チップを模擬回路基板 10 (ガラスエポキシ材料と電解銅箔によ り作成)上に接着剤でチップボンドし、さらにダミー回路上の端子と模擬回路基板 10 上の端子をワイヤボンドにより結線した。ワイヤボンドの高さはチップ上面よりおよそ 4 0 μ mであつ 7こ。
[0044] チップボンドした模擬回路基板 10を、 120°Cに加温した加熱テーブルに搭載した。
上記（1)で作成した封止用榭脂シートから保護フィルムを剥離し、露出させた封止榭 脂層を模擬回路基板 10の上面に配置し、封止榭脂層をワイヤ頂点へ近接させた。 封止用榭脂シートの支持シート面側に、ワイヤの外部端子の配置されて 、るサイズよ りも若干大きい圧接板をチップの位置に合わせて配置し、チップに向力つて押圧した 。続いて、ワイヤボンドが結線された外部端子のサイズよりも若干大きな穴を有する模 擬回路基板 10サイズの圧接板に交換し、模擬回路基板 10を圧接した。封止榭脂層 力 支持シートを除去し、 160°C60分の条件で封止榭脂層を加熱硬化することによ り、ワイヤボンドされた榭脂封止型半導体装置を得た。
[0045] この榭脂封止型半導体装置の導通テストを行ったところ、榭脂封止の前後により違 いは現れな力つた。また、走査型超音波探傷装置および断面観察により封止内部を 評価したところ、チップのすそ野に空気溜まりは観察されず、また、半導体装置の端 部より余分な封止榭脂が漏れ出ていることもな力つた。
(比較例 1、 2)
封止用榭脂として表 1の比較例 1の配合を用いた以外は、実施例 2と同様の操 作を行った。導通に問題はな力つたが、模擬回路基板 10と封止榭脂との層間にたく さんの空気が巻き込まれて 、た。 (比較例 3)
封止用榭脂として表 1の比較例 3の配合を用いた以外は、実施例 1と同様の操作を 行った。導通に問題はな力つた力 チップのすそ野に空気が巻き込まれたままであつ た。
(比較例 4)
封止用榭脂として表 1の比較例 3の配合を用いた以外は、実施例 2と同様の操作を 行った。榭脂封止後に導通されておらず、さらにチップのすそ野に空気が巻き込まれ たままで、 teつた。
[0046] [表 1]
Figure imgf000021_0001
産業上の利用可能性
[0047] 本発明によれば、フリップチップボンドされたデバイスを封止する際に空気溜まりを 発生させず、またワイヤボンドされたデバイスを封止する際にもワイヤの変形や断線 を起こさない、半導体封止用榭脂シートおよびこの榭脂シートを用いた半導体装置 の製造方法が提供され、半導体装置の品質、生産性の向上に寄与することができる

Claims

請求の範囲
[1] 支持シートと、該支持シート上に剥離可能に積層されてなる封止榭脂層とからなり、 該封止榭脂層が、熱硬化性を有し、熱硬化前の封止榭脂層の弾性率が 1.0 X 103 〜1.0 X 104Paであり、熱硬化前の封止榭脂層の 120°Cにおける溶融粘度が 100〜200 Pa'秒、であり、
熱硬化前の封止榭脂層を 120°Cで温度一定とした場合に、溶融粘度が最小値に達 するまでの時間が 60秒以下である半導体封止用榭脂シート。
[2] フリップチップボンドされたデバイスまたはワイヤボンドされたデバイスの封止に用い る請求項 1に記載の半導体封止用榭脂シート。
[3] 半導体チップが搭載されている回路基板を用意し、該回路基板を加熱し、
請求項 1に記載の半導体封止用榭脂シートの封止榭脂層面を、該回路基板の半 導体チップ搭載面の凹凸、隙間に埋め込み、封止榭脂層面が回路基板面に接触し た後、封止榭脂層を熱硬化させる工程を含む半導体装置の製造方法。
[4] 該半導体チップがフリップチップボンドされた形態で回路基板に搭載されているか、 またはワイヤボンディングされた形態で回路基板に搭載されてなる請求項 3に記載の 半導体装置の製造方法。
PCT/JP2005/009697 2004-05-27 2005-05-26 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法 WO2005117093A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020067026807A KR101083928B1 (ko) 2004-05-27 2005-05-26 반도체 봉지용 수지 시트 및 이것을 사용한 반도체장치의제조방법
US11/597,299 US8034667B2 (en) 2004-05-27 2005-05-26 Semiconductor sealing resin sheet and semiconductor device manufacturing method using the same
EP05743746A EP1783828A4 (en) 2004-05-27 2005-05-26 SEMICONDUCTOR RESIN BLADDER AND SEMICONDUCTOR MANUFACTURING METHOD THEREWITH

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004158024A JP4754185B2 (ja) 2004-05-27 2004-05-27 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法
JP2004-158024 2004-05-27

Publications (1)

Publication Number Publication Date
WO2005117093A1 true WO2005117093A1 (ja) 2005-12-08

Family

ID=35451143

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2005/009697 WO2005117093A1 (ja) 2004-05-27 2005-05-26 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法

Country Status (7)

Country Link
US (1) US8034667B2 (ja)
EP (1) EP1783828A4 (ja)
JP (1) JP4754185B2 (ja)
KR (1) KR101083928B1 (ja)
CN (1) CN100466213C (ja)
TW (1) TWI362116B (ja)
WO (1) WO2005117093A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288238A (ja) * 2007-05-15 2008-11-27 Lintec Corp シート貼付装置及び貼付方法
JP2010153434A (ja) * 2008-12-24 2010-07-08 Murata Mfg Co Ltd 電子部品の製造方法及び製造装置
WO2015098851A1 (ja) * 2013-12-26 2015-07-02 日東電工株式会社 両面セパレータ付き封止用シート、及び、半導体装置の製造方法
JP2019160870A (ja) * 2018-03-08 2019-09-19 日東電工株式会社 封止用シート

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141122A (ja) * 2006-12-05 2008-06-19 Denso Corp 樹脂モールド電子部品及びその製造方法
JP5671778B2 (ja) * 2008-03-26 2015-02-18 日立化成株式会社 半導体封止用フィルム状接着剤、半導体装置及びその製造方法
CN101983419B (zh) * 2008-04-04 2012-08-08 索尼化学&信息部件株式会社 半导体装置及其制造方法
JP5349432B2 (ja) * 2010-09-06 2013-11-20 日東電工株式会社 電子部品装置の製法およびそれに用いる電子部品封止用樹脂組成物シート
US9068067B2 (en) 2010-09-24 2015-06-30 Intel Corporation Flexible underfill compositions for enhanced reliability
CN102842541A (zh) * 2011-06-22 2012-12-26 日东电工株式会社 层叠膜及其使用
JP6362834B2 (ja) * 2012-07-17 2018-07-25 晶元光電股▲ふん▼有限公司Ｅｐｉｓｔａｒ Ｃｏｒｐｏｒａｔｉｏｎ 半導体装置の製造方法
JP6041933B2 (ja) * 2012-11-29 2016-12-14 日東電工株式会社 熱硬化性樹脂シート及び電子部品パッケージの製造方法
JP5943898B2 (ja) * 2012-11-29 2016-07-05 日東電工株式会社 熱硬化性樹脂シート及び電子部品パッケージの製造方法
KR102008792B1 (ko) * 2012-12-13 2019-08-08 엘지이노텍 주식회사 터치 패널 및 이의 제조방법
JP2014192467A (ja) * 2013-03-28 2014-10-06 Sanken Electric Co Ltd 半導体装置
JP2014216488A (ja) * 2013-04-25 2014-11-17 日東電工株式会社 接着フィルム、ダイシング・ダイボンドフィルム、半導体装置の製造方法及び半導体装置
CN106415819A (zh) * 2014-01-22 2017-02-15 琳得科株式会社 保护膜形成膜、保护膜形成用片、保护膜形成用复合片及检查方法
CN106663638B (zh) * 2014-11-18 2020-04-07 日立化成株式会社 半导体装置及其制造方法和挠性树脂层形成用树脂组合物
US20160359080A1 (en) 2015-06-07 2016-12-08 Solarcity Corporation System, method and apparatus for chemical vapor deposition
US9806048B2 (en) 2016-03-16 2017-10-31 Qualcomm Incorporated Planar fan-out wafer level packaging
US9748434B1 (en) 2016-05-24 2017-08-29 Tesla, Inc. Systems, method and apparatus for curing conductive paste
US9954136B2 (en) 2016-08-03 2018-04-24 Tesla, Inc. Cassette optimized for an inline annealing system
US10115856B2 (en) 2016-10-31 2018-10-30 Tesla, Inc. System and method for curing conductive paste using induction heating
KR102398722B1 (ko) * 2017-03-13 2022-05-16 린텍 가부시키가이샤 수지 조성물, 수지 시트, 적층체, 및 반도체 소자
JP6816667B2 (ja) * 2017-07-10 2021-01-20 味の素株式会社 樹脂組成物
JP7329513B2 (ja) * 2018-07-18 2023-08-18 リンテック株式会社 積層体
CN109742227B (zh) * 2019-01-03 2022-07-01 业成科技（成都）有限公司 封装膜、封装装置、封装方法及电子器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098179A (ja) * 1995-06-15 1997-01-10 Toshiba Corp 樹脂封止型半導体装置、その製造方法、半導体封止用樹脂シートおよび半導体封止用樹脂組成物
JPH11251347A (ja) * 1998-03-03 1999-09-17 Hitachi Cable Ltd 半導体パッケージの製造方法
JP2001332520A (ja) * 2000-05-23 2001-11-30 Amkor Technology Inc シート状樹脂組成物及びそれを用いた半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03208221A (ja) * 1990-01-10 1991-09-11 Toyo Tire & Rubber Co Ltd フイルムコートされた電子部品封止用成形体
US5126188A (en) * 1989-06-16 1992-06-30 Toyo Tire & Rubber Company Limited Shaped material for use in sealing electronic parts
JPH06244231A (ja) * 1993-02-01 1994-09-02 Motorola Inc 気密半導体デバイスおよびその製造方法
KR19990028493A (ko) * 1995-06-30 1999-04-15 니시무로 타이죠 전자부품 및 그 제조방법
JP3911088B2 (ja) * 1997-04-28 2007-05-09 日東電工株式会社 半導体装置
JP4275221B2 (ja) * 1998-07-06 2009-06-10 リンテック株式会社 粘接着剤組成物および粘接着シート
JP2001107009A (ja) * 1999-09-30 2001-04-17 Three M Innovative Properties Co 熱硬化性接着剤組成物及びそれを用いた接着構造
JP2001207031A (ja) * 2000-01-28 2001-07-31 Nitto Denko Corp 半導体封止用樹脂組成物及び半導体装置
JP4753329B2 (ja) * 2001-02-14 2011-08-24 日東電工株式会社 熱硬化性樹脂組成物および半導体装置
JP3544362B2 (ja) * 2001-03-21 2004-07-21 リンテック株式会社 半導体チップの製造方法
JP2003049074A (ja) * 2001-05-31 2003-02-21 Nippon Petrochemicals Co Ltd 熱硬化性樹脂組成物
JP4166997B2 (ja) * 2002-03-29 2008-10-15 富士通メディアデバイス株式会社 弾性表面波素子の実装方法及び樹脂封止された弾性表面波素子を有する弾性表面波装置
JP3717899B2 (ja) * 2002-04-01 2005-11-16 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP5274744B2 (ja) * 2002-09-30 2013-08-28 日立化成株式会社 フィルム状接着剤及びこれを用いた半導体装置
JP2004143217A (ja) 2002-10-22 2004-05-20 Three M Innovative Properties Co 熱硬化性接着剤組成物
JP2005327789A (ja) 2004-05-12 2005-11-24 Sharp Corp ダイシング・ダイボンド兼用粘接着シートおよびこれを用いた半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH098179A (ja) * 1995-06-15 1997-01-10 Toshiba Corp 樹脂封止型半導体装置、その製造方法、半導体封止用樹脂シートおよび半導体封止用樹脂組成物
JPH11251347A (ja) * 1998-03-03 1999-09-17 Hitachi Cable Ltd 半導体パッケージの製造方法
JP2001332520A (ja) * 2000-05-23 2001-11-30 Amkor Technology Inc シート状樹脂組成物及びそれを用いた半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1783828A4 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288238A (ja) * 2007-05-15 2008-11-27 Lintec Corp シート貼付装置及び貼付方法
WO2008142934A1 (ja) * 2007-05-15 2008-11-27 Lintec Corporation シート貼付装置及び貼付方法
JP2010153434A (ja) * 2008-12-24 2010-07-08 Murata Mfg Co Ltd 電子部品の製造方法及び製造装置
WO2015098851A1 (ja) * 2013-12-26 2015-07-02 日東電工株式会社 両面セパレータ付き封止用シート、及び、半導体装置の製造方法
JP2015126133A (ja) * 2013-12-26 2015-07-06 日東電工株式会社 両面セパレータ付き封止用シート、及び、半導体装置の製造方法
TWI643294B (zh) * 2013-12-26 2018-12-01 日商日東電工股份有限公司 Sheet for sealing with double-sided separator and method for manufacturing semiconductor device
JP2019160870A (ja) * 2018-03-08 2019-09-19 日東電工株式会社 封止用シート
JP6997654B2 (ja) 2018-03-08 2022-01-17 日東電工株式会社 封止用シート

Also Published As

Publication number Publication date
CN1957452A (zh) 2007-05-02
JP4754185B2 (ja) 2011-08-24
TW200603420A (en) 2006-01-16
EP1783828A1 (en) 2007-05-09
CN100466213C (zh) 2009-03-04
US8034667B2 (en) 2011-10-11
JP2005340520A (ja) 2005-12-08
KR20070022101A (ko) 2007-02-23
EP1783828A4 (en) 2009-09-23
KR101083928B1 (ko) 2011-11-15
US20070254410A1 (en) 2007-11-01
TWI362116B (en) 2012-04-11

Similar Documents

Publication Publication Date Title
WO2005117093A1 (ja) 半導体封止用樹脂シートおよびこれを用いた半導体装置の製造方法
JP4519762B2 (ja) 樹脂封止型半導体装置の製造方法
JP2005327789A (ja) ダイシング・ダイボンド兼用粘接着シートおよびこれを用いた半導体装置の製造方法
JP4537555B2 (ja) 半導体パッケージの製造方法及び半導体パッケージ
JP4258984B2 (ja) 半導体装置の製造方法
WO2004060996A1 (ja) 硬化性樹脂組成物、接着性エポキシ樹脂ペースト、接着性エポキシ樹脂シート、導電接続ペースト、導電接続シート及び電子部品接合体
KR101856914B1 (ko) 필름상 접착제, 필름상 접착제를 사용한 반도체 패키지 및 그 제조 방법
TW201421553A (zh) 半導體裝置之製造方法及半導體裝置
KR102012790B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2005060584A (ja) 封止用フィルム
JP4449325B2 (ja) 半導体用接着フィルム、半導体装置、及び半導体装置の製造方法。
KR102012788B1 (ko) 접착 필름, 반도체 장치의 제조 방법 및 반도체 장치
JP5115096B2 (ja) 接着フィルム
JP4994743B2 (ja) フィルム状接着剤及びそれを使用する半導体パッケージの製造方法
CN101627465A (zh) 用于半导体的粘合膜和使用该粘合膜的半导体器件
JP2010285602A (ja) 接着剤組成物、回路部材接続用接着剤シート及び半導体装置の製造方法
TW201800542A (zh) 非導電性黏結膜用組合物及包含其的非導電性黏結膜
JP5301023B2 (ja) 樹脂封止型半導体装置の製造方法
JP5044299B2 (ja) 半導体チップ積層体の製造方法、接着テープ及びダイシングダイボンディングテープ
JP5156033B2 (ja) 樹脂封止型半導体装置の製造方法
KR20120061610A (ko) 반도체용 접착제 조성물 및 이를 이용한 반도체용 접착 필름
JP2010132807A (ja) 接着剤組成物、接着シートおよび半導体装置の製造方法
JP4472620B2 (ja) 樹脂封止型半導体装置の製造方法
JP2011214006A (ja) 接着フィルムおよびその用途ならびに半導体装置の製造方法
JP2009135506A (ja) 接着フィルムおよびその用途ならびに半導体装置の製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS KE KG KM KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NG NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SM SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 11597299

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 12006502363

Country of ref document: PH

WWE Wipo information: entry into national phase

Ref document number: 200580017069.4

Country of ref document: CN

NENP Non-entry into the national phase

Ref country code: DE

WWW Wipo information: withdrawn in national office

Ref document number: DE

WWE Wipo information: entry into national phase

Ref document number: 2005743746

Country of ref document: EP

Ref document number: 1020067026807

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 1020067026807

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2005743746

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 11597299

Country of ref document: US