WO2005076163A1

WO2005076163A1 - プリント基板設計方法とそのプログラム及びそのプログラムを記録した記録媒体、並びにそれらを用いたプリント基板設計装置とｃａｄシステム

Info

Publication number: WO2005076163A1
Application number: PCT/JP2005/001589
Authority: WO
Inventors: Shoichi Mimura; Hirotsugu Fusayasu; Miyoko Irikiin; Seiji Hamada
Original assignee: Matsushita Electric Industrial Co., Ltd.
Priority date: 2004-02-05
Filing date: 2005-02-03
Publication date: 2005-08-18
Also published as: US20060242615A1; CN100440227C; CN1771500A; JPWO2005076163A1; EP1693772A1; JP4294647B2; EP1693772A4; US7412683B2

Abstract

　基板の実装面に回路情報に基づいて回路部品の配置配線設計をすることと、実装面から、回路部品の配置領域及び配線領域を除くことにより、ＥＭＣ対策部品を配置配線することが可能なＥＭＣ対策部品の配置配線可能領域を算出することと、算出された配置配線可能領域から、ＥＭＣ設計ルールに基づいてＥＭＣ対策部品の配置配線範囲を算出すること、を含み、新規バイパスコンデンサ等の配置配線が可能で、かつ設計ルール上の制約事項を満足する領域を、ＣＡＤ画面上に新規入力可能領域として明示することができるプリント基板設計方法、プリント基板設計装置及びＣＡＤシステムを提供する。

Description

明細書

プリント基板設計方法とそのプログラム及びそのプログラムを記録した記録媒体、並びにそれらを用いたプリント基板設計装置と CADシステム

技術分野

[0001] 本発明は、プリント基板設計用の CADシステム、それに適用可能なプリント基板設計方法、プリント基板設計装置 EMC設計方法及び装置に関するものである。

背景技術

[0002] 近年の電子機器は小型化、高機能化、デジタルィ匕が進み、これに伴って電子機器から放射される電磁波が他の電子機器に影響を与える不要輻射ノイズも増カロしており、これらの不要輻射ノイズを低減する対策の必要度が益々高くなつてきているが、小型化とトレードオフの関係があるために、 EMC設計は年々技術的に困難ィ匕してきている。

特に、不要輻射ノイズの発生源となり易いデジタル回路基板については、インダクタンス素子やキャパシタンス素子を用いた IC電源配線の高周波分離や信号配線のストリップ構造ィ匕等、様々なノイズ対策設計が検討されて、る。

[0003] 特にデジタル ICの電源端子と GND端子間に挿入するバイパスコンデンサは ICのスイッチング動作に伴って発生する電源電圧の高周波変動を蓄えた電荷で補って安定ィ匕させるとともに高周波成分を ICの GND端子へ帰還させて高周波ノイズを IC周辺に閉じ込める役割を果たすため、回路基板の不要輻射ノイズ対策において最も基本的でかつ重要な項目として広く知られており、バイパスコンデンサの配置および配線に関する多くの手法やツールを用いたプリント基板設計装置が提案されている。

[0004] 例えば、特許文献 1では基板を複数の配線領域に分割し、既存の部品や配線の密度が偏らな、ように平均化し、かつ配線長が最短となるような自動配置配線装置が提案されており、また、特許文献 2では部品および配線の投影面積が最小となるような自動配置手法も提案されて!ヽる。

[0005] しかし、これらの設計装置は回路基板の不要輻射ノイズ対策という面では極めて不十分である。何故なら実際の基板設計においては ICとバイパスコンデンサの配置距離や配線距離以外にも、 ICの動作周波数、配線層と配線の太さ、コンデンサの容量特性等多くの設計項目について EMC低減のために考慮する必要がある力である従って、これらの考慮すべき事項をまとめた設計ルールに基づ!/、て設計データを細力べチェックする作業が発生し、この作業が困難かつ膨大な時間を必要とするため限られた設計時間内では十分な EMC設計が実施出来な、と、う課題があった。

[0006] この改善策として、プリント基板設計に用いる CADシステムにおいて入力しようとするバイパスコンデンサの配置配線データをリアルタイムにチェックし、許容範囲力も外れる場合には画面に警告メッセージを表示して設計者へ改善を促すことで CADデータを設計ルールで定めた許容範囲に納める方法がある。例えば、図 11はこの従来の方法による CAD上の設計フローを示す説明図であって、設計者が仮配置配線した設計データを設計ルール DBと部品特性 DBに照合して合否判定を行、、不適合の場合には画面に警告メッセージを表示する仕様となっている。

特許文献 1：特開平 05— 205011号公報

特許文献 2：特開 2000— 67089号公報

特許文献 3 :特開 2001— 125943号公報

特許文献 4:特開 2002— 16337号公報

発明の開示

発明が解決しょうとする課題

[0007] しかしながらこの方法にお!、ても、例えば、バイパスコンデンサの配置位置や配線経路の決定は「設計ルールを遵守する範囲」で人間が無作為に行うため最適設計とすることは困難であり、配置位置や配線経路によって EMCの低減レベルが異なるためパターン設計者の技量によって EMCの設計品質が異なってしまうという課題がある。

すなわち、従来の方法では、バイパスコンデンサ等の配置位置や配線経路を人間力 ^設計ルールを遵守する範囲」で無作為に決定するため、 EMC設計品質がパターン設計者に依存し設計品質にばらつきを生じやす!/、と、う問題があった。

[0008] そこで、本発明は、パターン設計者による設計品質格差のないプリント基板設計が可能なプリント基板設計方法、プリント基板設計装置及び CADシステムを提供することを目的とする。

課題を解決するための手段

[0009] 以上の目的を達成するために、本発明に係るプリント基板設計方法は、基板の実装面に回路情報に基づいて回路部品の配置配線設計をすることと、上記実装面から、上記回路部品の配置領域及び配線領域を除くことにより、 EMC対策部品を配置配線することが可能な EMC対策部品の配置配線可能領域を算出することと、上記算出された配置配線可能領域から、 EMC設計ルールに基づ、て EMC対策部品の配置配線範囲を算出することと、を含むことを特徴とする。

また、本発明に係る上記プリント基板設計方法では、上記配置配線範囲における上記 EMC対策部品の配置配線を、上記 EMC設計ルールの各項目に対する設計値の余裕度と、上記各項目ごとに設定された重み量とに基づいて評価することを含むよう〖こすることちでさる。

発明の効果

[0010] 以上の本発明に係るプリント基板設計方法によれば、 EMC設計ルールに基づヽて EMC対策部品の配置配線範囲を算出ているので、例えば、新規バイパスコンデンサ等の配置配線が可能で、かつ設計ルール上の制約事項を満足する領域を、 CA D画面上に新規入力可能領域として明示することができる。

また、本発明に係る上記プリント基板設計方法において、上記配置配線範囲における上記 EMC対策部品の配置配線を、上記余裕度と上記重み量とに基づ!/、て評価するようにすると、上記 EMC対策部品の最適配置配線を明示できるようになり、設計品質がパターン設計者に依存しない安定したプリント基板の EMC設計が可能になるしたがって、本発明によれば、ノターン設計者による設計品質格差のないプリント基板設計が可能なプリント基板設計方法、プリント基板設計装置及び CADシステムを提供できる。

図面の簡単な説明

[0011] [図 1]本発明に係る実施の形態のプリント基板設計方法のフローチャート。圆 2]実施の形態における EMC対策部品を配置する前の基板パターンを示す平面図。

圆 3]実施の形態における配置領域決定過程を説明するための平面図（1)。

圆 4]実施の形態における配置領域決定過程を説明するための平面図（2)。

圆 5]実施の形態における配置領域決定過程を説明するための平面図（3)。

圆 6]実施の形態における配置領域決定過程を説明するための平面図 (4)。

圆 7]実施の形態における配置領域決定過程を説明するための平面図（5)。

[図 8]実施の形態における最適配置位置表示の一例を示す平面図（配置角度 90度）

[図 9]実施の形態における最適配置位置表示の一例を示す平面図（配置角度 0度)。

[図 10]実施の形態における、バイパスコンデンサと ICの GND端子間配線長に対する EMC低減効果の一例を示すグラフ。

圆 11]従来の実施例の EMC対策基板パターン設計方法の一例を示すフローチヤ一ト。

符号の説明

1 IC

2— 3 電源端子

4一 5 GND端子

6— 7 信号端子

8— 9 ノイノスコンデンサ

10— 11 電源配線

12 GND配線

13— 14 信号配線

15 ビア

16— 17 IC端子から半径 20mmの円

18 円 16と円 17の重なる領域

19 ICから 10mmの離れた位置を表す線

20— 21 配置配線可能領域 22 バイパスコンデンサの配置限界の輪郭 (配置角度 90度）

23 バイパスコンデンサの配置限界の輪郭 (配置角度 0度）

24 等高線

25-1 最適評価点

発明を実施するための最良の形態

[0013] 実施の形態.

図 1は、本発明に係る実施の形態のプリント基板設計方法のフローチャートであり、このフローチャートにしたがってプリント基板設計を行うことにより、設計者に依存することなく最適な EMC設計が可能となる。

以下、図 1のフローチャートに基づいて本実施の形態のプリント基板設計方法について説明する。

[0014] ステップ S1.

実施の形態のプリント基板設計方法において、ステップ S1では、回路部品情報に基づいて抽出された大規模 IC、中規模、コネクタ (端子)類及び IC周辺回路部品のうち、比較的大きな実装面積を占める大規模 IC等 (大型部品）、及び配置位置があらかじめ決められているコネクタ (端子)類（固定部品）の配置を、回路配線及び端子配置情報に基づ!、て決定する。

[0015] ステップ S 2.

次に、ステップ S2で、中規模 IC (中型部品)及び IC周辺回路部品（小型回路部品）の配置を決定し、それらの配線パターンを決定する。このステップ S1とステップ S2により、大規模、中規模 IC、コネクタ (端子)類及び IC周辺回路部品からなる基本構成と基本パターンが決定される。

[0016] ステップ S3.

ステップ S3で、ステップ S1とステップ S2で決定した基本構成と基本パターンを基に、 EMC対策部品の配置 ·配線可能領域を算出する。具体的には、ステップ Sl、及びステップ S2で決定された、大規模 IC、中規模 IC、コネクタ (端子)類及び IC周辺回路部品が閉める領域と配線パターンが形成される領域を除いた領域が、 EMC対策部品の配置 ·配線可能領域として算出される。 [0017] ステップ S4.

ステップ S4では、追加すべき EMC対策部品を選択する。

[0018] ステップ S 5.

ステップ S5では、信号周波数、電源電圧等の、 EMC対策部品を配置配線する〖こ当たって必要な回路情報を取得する。

[0019] ステップ S6.

ステップ S6では、 EMC設計ルールを参照して、 EMC対策部品の配置することができる範囲を算出する。

例えば、バイパスコンデンサ 9を、 IC1の電源端子 3と GND端子 5の間に挿入する（図 2参照）に当たって表 1に示す EMC設計ルールがある場合、 IC1の電源端子 3を中心とする半径 20mmの円 16と、 IC 1の GND端子 5を中心とする半径 20mmの円 1 7の重なった範囲がノィパスコンデンサ 9の配置可能範囲（以下、設計ルール基準配置可能範囲という。）として算出される（図 3参照)。

[0020] ここで、図 2はプリント基板上のバイパスコンデンサ 9の配置配線前を示す図であつて、 1は IC 2及び 3は ICの電源端子、 4及び 5は ICの GND端子、 6及び 7は IC1の信号端子、 8は IC1の電源端子 2と GND端子 4間に既に挿入されたノィパスコンデンサ、 9は IC1の電源端子 3と GND端子 5間にこれ力も挿入しょうとするバイパスコンデンサ、 10及び 11は電源配線、 12は GND配線、 13及び 14は IC1の信号配線、 15は電源配線 11から基板内層にある電源層への接続ビアを示す。なお、 IC1に接続されている上記以外の配線や部品は説明の簡素化のため省略している。

[0021] 表 1.

[0022] ステップ S 7. ステップ S7で、ステップ S6で算出した EMC対策部品の設計ルール基準配置'配線可能範囲から実装上又は基板製造上の制約力 EMC対策部品を配置できない範囲を除くことにより、実装及び設計ルール基準配置 ·配線可能範囲を算出する。例えば、表 2に示す部品の実装上又は基板製造上の制約がある場合、図 4に示すように、ステップ S6で算出した設計ルール基準配置 ·配線可能範囲から、 19の部号で示す ICの端から 10mm以内の範囲と部品端及び既存配線カゝら 0. 1mm以内の範囲が除かれて、実装及び設計ルール基準配置 ·配線可能範囲 20が算出される。ここで、上記説明において、実装上又は基板製造上の制約と言っているが、実装上及び基板製造上の両方の制約を考慮して制約条件を設定してもよヽことはヽうまでもな、

[0023] 表 2 :実装上又は基板製造上の制約.

[0024] ステップ S8.

ステップ S8で、ステップ S7で算出した実装及び設計ルール基準配置 ·配線可能範囲 20において、例えば、格子状に配置候補点 21を設定する（図 5)。

この配置候補点 21の間隔は、配置される EMC対策部品の寸法及び形状等を考慮して決定される。

[0025] ステップ S 9.

ステップ S9で、ステップ S8で設定した配置候補点に EMC対策部品をその中心が候補点に一致するように仮配置して、 EMC対策部品全体が実装及び設計ルール基準配置 ·配線可能範囲 20に収まる候補点を抽出し (候補点の絞込み）、絞り込んだ配置候補点の 1つに EMC部品を配置する。

具体的には、図 6に示す様に、表 2の制約事項である配置角度が 0度および 90度の場合にっ、てそれぞれ、候補点 21に配置されたバイパスコンデンサが実装及び設計ルール基準配置 ·配線可能範囲 20内に収まる力否かを判定して、その範囲 20 力もバイパスコンデンサがはみ出す候補点を除外することにより配置点 21を絞り込む (図 6、図 7)。

尚、図 6において 22はバイパスコンデンサ 9の配置角度 90度とした場合の配置例を示し、図 7において 23はバイパスコンデンサ 9の配置角度 0度とした場合の配置例を示す。

[0026] ステップ S 10.

ステップ S10では、ステップ S9で配置した EMC対策部品に必要な配線を施す。

[0027] ステップ S11.

ステップ SI 1では、ステップ S9で配置した EMC対策部品の配置マージン量及びステツプ S 10で施した配線の配線マージン量を、設計ルール及び実装上の制約の各項目ごとに算出する。

ここで、マージン量とは、設計ルール及び実装上の制約における余裕度である。例えば、表 1の項目 1の配置距離に関して言えば、 IC電源端子とコンデンサ間の間隔が 16mmであったとすると、 20mm以内という条件に対してマージン量は 4mmとなり、表 2の項目 1の配置禁止範囲に関して言えば、 IC端力も EMC対策部品との距離力 S 15mmであったとすると、 10mm以内に配置をしては!、けな!/、と!/、う条件に対してマージン量は 5mmとなる。

[0028] ステップ S 12.

設計ルール及び実装上の制約の各項目ごとに算出された重みデータと、ステップ S 11で算出されたマージン量に基づいて、配線の評価点及び配置の評価点を算出する。

例えば、配線の評価点（配線の評価点の総和）は、配線に関する設計ルール及び実装上の制約についての各項目の評価点の総和として与えられ、配置の評価点（配置の評価点の総和）は配置に関する設計ルール及び実装上の制約にっ、ての各項目の評価点の総和として与えられる。

[0029] ステップ S 13.

ステップ S13では、配線 (配線パターン設計)を変更して評価を繰り返すか否かを判断し、終了する場合はステップ S14に進み、終了しない場合は、ステップ S10に戻つて、配線パターン設計を変更し、ステップ S 10からステップ S 13を繰り返す。

例えば、このステップ S10—ステップ S13を繰り返すことにより、仮配置した格子点について全ての可能な配線パターンについて評価して、配線候補の終了とすることができる。

尚、この配線候補の数は、極めて大きな数になる場合があっても有限であることから、全ての配線候補を評価することは可能である。

[0030] ステップ S 14.

ステップ S14では、配置を変更して評価を繰り返すか否かを判断し、終了する場合はステップ S15に進み、配置を変更して評価を繰り返す場合は、ステップ S9に戻つて、配置点を変更し、ステップ S 10からステップ S 14を繰り返す。

ここでは、例えば、全ての格子点についての評価が終了したときに、配線候補が終了したとする。

[0031] ステップ S 15, S16.

ステップ S 15では、評価した配置及び配線案のうちの 1つの候補点につ、て表示し、ステップ S 16でステップ S 15で表示した配置及び配線案に決定する場合には EM C対策部品の配置及び配線設計を完了し、他の候補にする場合には、ステップ S15 に戻って、評価した別の配置及び配線案を表示し、さらにステップ S 16で確認する。例えば、このステップ S15, S16では、最初に、最も評価点の高い配置及び配線案の第一候補を表示して、その点に決定する力否力確認し、その点に決定する場合は EMC対策部品の配置及び配線設計を完了する。

また、設計ルール等において考慮されていない事項により、その最適な候補点に設定することに支障があるなどの理由により、その最適候補点に決定しない場合には、ステップ S15に戻って、次に評価点の高い第二候補点を表示して、ステップ S16で確認する。

さらに、その第二候補点でも支障が有る場合には、さらに、ステップ S15及びステツプ S16を繰り返す。

以上のステップ S 15及びステップ S 16を繰り返すことにより、最終的に最適な候補点に決定する。 [0032] 尚、ステップ S15では、例えば、図 8に示すように、各候補点の評価点に基づいて、等高線表示して示すようにしてもよい。図 8に示す例では、最も評価点の高い第一候補点 25— 1を中心として、 2番目に評価点の高い 2つの第二候補点 25— 2を結ぶ等高線、 4番目に評価点の高い 2つの第四候補点 25— 4を結ぶ等高線、 · · ·が順次描かれて、等高線表示される。尚、第三候補点は、第二候補点 25 - 2を結ぶ等高線と第四候補点 25— 4を結ぶ等高線の間に位置する。

また、配置角度 0の場合の等高線表示は、配置角度 90度の場合における図 8と同様、図 9のように示される。

本発明では、また、等高線に代えて、評価点に応じて色分けして表示するコンター図表示としてもよい。

以上のように、本発明では、各格子点の評価点を基に、最適評価点分布を等高線又はコンター図表示して示すことも可能である。

[0033] さらに、前記等高線またはコンター図で示された総合点数の良い位置又は範囲を、特別な制約理由がない (例えば、特別の制約事項の入力が無い場合）限り、例えば、バイパスコンデンサ等の EMC対策部品の推奨位置として示すようにして、最適位置指示を自動化することもできる。

[0034] またさらに、マージン量等に基づいて算出した個々の項目ごとの評価点は、 EMC 対策部品の設計チェック用の情報として保持したり、同種の EMC対策部品の EMC 設計ルールの更新や重みデータの更新に反映させるように使用することもできる。

[0035] 以上のように、本発明では、ノィパスコンデンサ等の EMC対策部品の EMC設計ルールと基板製造上の制約事項を満足する配置配線可能領域内にお!、て、最適な配置配線位置を決定することが可能となり、設計品質が設計者に依存しない安定したプリント基板の EMC設計を実現することが可能となる。

[0036] 以下、マージン量及び重みデータについてより詳細に説明する。

(重み量）

本実施の形態では、 EMC対策設計ルールにおける部品配置及び配線に対する各項目ごとに、接続される ICの信号周波数、電流値、過去にその項目に関連して E MC問題を発生した実績の有無及び基板設計上容易が否かに基づいて、例えば、表 2に示すように重み量が決定され、データ化される。

尚、表 3において、過去の EMC問題の発生の有無とは、具体的には例えば、過去に、同一又は類似の ICを用いた回路において、 EMCに関する問題が発生したことがある場合等をいう。

また、適用の容易さは、例えば、過去に同じ種類の ICにおいて、 EMC対策部品を用いて対策したことがあるかどうか等をもとに、過去に対策したことがある場合には高いウェイトとする。

表 3.

(マージン量）

EMC設計ルールにおける条件となる合否判定値は、項目ごとに、例えば、 3mまたは 10m離れた遠方における EMI減衰量 (または増加量)を理論計算又は実験で把握することにより決定される力この判定値の前後では、例えば図 10に示すように、 E MC低減効果は変化する。

[0039] この図 10に示すように、合否判定値より設計値が小さくなるにしたがって EMC低減効果が高くなる場合、設計値と合否判定値の間の差 (合否判定値設計値)を、マージン値とする。

また、合否判定値より設計値が大きくなるにしたがって EMC低減効果が高くなる図 10とは逆の傾向を示す場合には、設計値と合否判定値の間の差 (設計値"^否判定値)を、マージン値とする。

[0040] (評価点）

上述のようにして求めた重み量とマージン量とに基づいて、各項目の評価点は、例えば、次の式（1)で求められる。

評価点 =基本点 (例えば、 10点） X (1 +マージン量 Z判定値） X重み量…式（1) ここで、基本点は、 10点に限られるものではないことはいうまでもなぐ各評価点及び総評価点が評価を行うにあたって評価しやす!/、適当な数字になるように設定すればよい。

[0041] 以上説明した本実施の形態では、従来は、人間が「設計ルールを遵守する範囲」で無作為に決定していたバイパスコンデンサ等の配置配線可能範囲を設計ルールに基づいて自動的に表示することが可能になる。

また、配置配線可能範囲における格子状の配置配線候補位置が設計ルールを満足しているかどうか判定することが可能となり、さらに、図 1のフローに示す様に制約事項毎に重み付けをした最適度評価点を算出することにより最適位置の判定も可能となる。

産業上の利用可能性

[0042] 本発明によれば、配置配線可能範囲内における最も優れた配置配線位置を推奨設計案として表示するようにすることで、ノィパスコンデンサ等の EMC対策部品の配置配線設計の自動化を図ることも可能となる上にさらに、 EMC対策部品以外の部品に関する配置配線設計にも応用が可能である。

Claims

請求の範囲

[1] 基板の実装面に回路情報に基づいて回路部品の配置配線設計をすることと、上記実装面から、上記回路部品の配置領域及び配線領域を除くことにより、 EMC 対策部品を配置配線することが可能な EMC対策部品の配置配線可能領域を算出することと、

上記算出された配置配線可能領域から、 EMC設計ルールに基づ、て EMC対策部品の配置配線範囲を算出することと、を含むプリント基板設計方法。

[2] EMC対策部品の配置配線範囲は、上記 EMC設計ルールと実装上及び Z又は基板製造上の制約事項とに基づいて算出される請求項 1に記載のプリント基板設計方法。

[3] 上記回路部品として ICを含み、かつ上記 EMC対策部品として上記 ICの端子に接続される IC用 EMC対策部品を含んでおり、その IC用 EMC対策部品に関する上記 EMC設計ルールが上記 ICの端子と上記 EMC対策部品との距離により定められるルールを含む請求項 1又は 2に記載のプリント基板設計方法。

[4] 上記 EMC設計ルールは、複数の項目を含み、その各項目に対応してそれぞれ決定される EMC対策部品の配置配線範囲の重複部分を上記 EMC対策部品の配置配線範囲として算出する請求項 1一 3のうちのいずれか 1つに記載のプリント基板設計方法。

[5] 上記複数の項目は、上記 ICの端子から上記 IC用 EMC対策部品までの直線距離に関する項目、及び上記 ICの端子から上記 IC用 EMC対策部品までの配線長に関する項目を含む請求項 4記載のプリント基板設計方法。

[6] 上記 ICの端子は電源端子であって、上記基板にその電源端子に接続されるビアホールが形成されており、

上記 EMC設計ルールは、上記ビアホールから上記 IC用 EMC対策部品までの配線長に関する項目、当該配線長と上記ビアホールカゝら上記電源端子までの配線長との比に関する項目を含む請求項 4又は 5に記載のプリント基板設計方法。

[7] 上記プリント基板設計方法においてさらに、上記配置配線範囲における上記 EMC 対策部品の配置配線を EMC設計ルールに対して評価することを含み、その評価が、上記 EMC設計ルールの各項目に対する設計値の余裕度と、上記各項目ごとに設定された重み量とに基づいて評価される請求項 1一 6のうちのいずれ力 1つに記載のプリント基板設計方法。

[8] 上記 EMC対策部品の上記配置配線範囲において、規則的に配列された格子点を設けて、その各格子点にそれぞれ上記 EMC対策部品を仮配置配線してそれぞれ上記評価し、各格子点における評価点を算出することを含む請求項 7に記載のプリント基板設計方法。

[9] 請求項 1一 8のうちのいずれ力 1つに記載のプリント基板設計方法をコンピューターで実行するためのプログラム。

[10] 請求項 9記載のプログラムを記録した記録媒体。

[11] 回路部品の配置配線設計がされた実装面から、上記回路部品の配置領域及び配線領域を除、て、 EMC対策部品を配置配線することが可能な配置配線可能領域を算出し、 EMC設計ルールに基づ、て上記算出された配置配線可能領域における E MC対策部品の配置配線範囲を算出して該範囲を表示する手段を含むことを特徴とするプリント基板設計装置。

[12] 上記 EMC対策部品の上記配置配線範囲を設計者が入力可能な範囲とし、その範囲外には入力できな、ように制限する手段をさらに含む請求項 11に記載のプリント基板設計装置。

[13] 上記プリント基板設計装置においてさらに、上記配置配線範囲における上記 EMC 対策部品の配置配線を EMC設計ルールに対して評価する評価手段を含み、その評価手段が、上記 EMC設計ルールの各項目に対する設計値の余裕度と、上記各項目ごとに設定された重み量とに基づいて評価する請求項 11又は 12に記載のプリント基板設計装置。

[14] 上記 EMC対策部品の上記配置配線範囲において、規則的に配列された格子点を設けて、その各格子点にそれぞれ上記 EMC対策部品を仮配置配線してそれぞれ上記評価し、その評価点に基づ、て各格子点における EMC対策効果の優劣を評価する手段を含む請求項 13に記載のプリント基板設計装置。

[15] 上記各格子点の位置と、その各格子点における評価点とに基づいて、上記 EMC 対策部品の配置配線範囲における EMC対策効果を等高線表示又はコンター図表示する手段を含む請求項 14記載のプリント基板設計装置。

[16] 上記各格子点における評価は、上記 EMC設計ルールの各項目に対する設計値の余裕度と、上記各項目ごとに設定された重み量とに基づいて評価される請求項 14 又は 15に記載のプリント基板設計装置。

[17] 上記請求項 11から 16のうちのいずれか 1つに記載のプリント基板装置を備えた CA

Dシステム。