WO2004053984A1 - 半導体素子放熱部材およびそれを用いた半導体装置ならびにその製造方法 - Google Patents

半導体素子放熱部材およびそれを用いた半導体装置ならびにその製造方法 Download PDF

Info

Publication number
WO2004053984A1
WO2004053984A1 PCT/JP2003/015741 JP0315741W WO2004053984A1 WO 2004053984 A1 WO2004053984 A1 WO 2004053984A1 JP 0315741 W JP0315741 W JP 0315741W WO 2004053984 A1 WO2004053984 A1 WO 2004053984A1
Authority
WO
WIPO (PCT)
Prior art keywords
semiconductor element
amorphous carbon
carbon film
film
insulating
Prior art date
Application number
PCT/JP2003/015741
Other languages
English (en)
French (fr)
Inventor
Kazuyuki Nakanishi
Tadashi Oshima
Hideo Hasegawa
Hiroyuki Mori
Hideo Tachikawa
Yukio Miyachi
Yasushi Yamada
Hiroyuki Ueda
Masayasu Ishiko
Original Assignee
Kabushiki Kaisha Toyota Chuo Kenkyusho
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kabushiki Kaisha Toyota Chuo Kenkyusho filed Critical Kabushiki Kaisha Toyota Chuo Kenkyusho
Priority to DE10393851T priority Critical patent/DE10393851B4/de
Priority to AU2003289275A priority patent/AU2003289275A1/en
Priority to US10/538,222 priority patent/US7396735B2/en
Priority to JP2004558444A priority patent/JPWO2004053984A1/ja
Publication of WO2004053984A1 publication Critical patent/WO2004053984A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Definitions

  • the present invention relates to a semiconductor element heat dissipating member for dissipating and cooling heat generated in a semiconductor element, a semiconductor device using the same, and a method for manufacturing the same. It is about the method. 2. Description of the Related Art An increase in heat generation has been a problem due to high power and small size of semiconductor devices accompanied by power control. In a conventional semiconductor device, a semiconductor element is mounted on a substrate made of an insulator in order to electrically isolate the semiconductor element, and a module in which the insulating substrate is mounted on a heat sink (heat radiating plate) and a cooling plate is configured.
  • a heat sink heat radiating plate
  • the heat sink material and electrically insulating and thermal conductivity are required, A 1 N (see JP Hei 7 9 9 2 6 8) and A 1 2 ⁇ 3 is generally used.
  • an insulator substrate made of A1N A conductive layer, such as a Cu plate, is brazed on both sides of the Cu plate, a Ni plate is provided on the surface of one Cu plate, and a semiconductor element is provided on the surface provided with the Ni plate.
  • a heat sink is soldered to the surface.
  • a conductive layer made of A1 is bonded to both sides of an insulating substrate made of A1N, a semiconductor element is provided on the surface of one A1 conductive layer, and a surface of the other A1 conductive layer is provided.
  • Another example is a structure in which a heat sink made of Cu—Mo or A 1 -S i C, which also serves as thermal stress relaxation, is soldered, and this heat sink is provided with an A1 cooling plate via grease.
  • the conventional semiconductor device using ceramics such as A 1 N as exemplified above has a multilayer structure and a complicated structure, so that the heat dissipation characteristics cannot be said to be sufficient and the manufacturing cost is high.
  • a vapor-phase synthetic diamond (hard insulating crystalline carbon film) substrate or a substrate with A1N coated with vapor-phase synthetic diamond can be used as a heat sink in order to improve the heat dissipation characteristics of the heat sink.
  • the semiconductor element is a power device such as an IGBT element
  • an insulating amorphous carbon film is formed on the semiconductor element as a protective layer, it contributes to the dissipation of heat in a lateral direction of the semiconductor element.
  • the contribution is small, and the heat dissipation characteristics as a whole are poor. There were enough cases.
  • An object of the present invention is to solve the above problems. That is, the present invention provides a semiconductor element heat radiating member which is excellent in heat radiation characteristics and adhesion and can manufacture a semiconductor device at low cost, a semiconductor device using the same, and a method of manufacturing the same. As an issue.
  • an insulating amorphous carbon film including a conductive substrate and an insulating amorphous carbon film containing hydrogen, and at least a portion of the conductive substrate on which a semiconductor element is mounted. Is a semiconductor element heat dissipating member provided with.
  • the content of hydrogen contained in the insulating amorphous carbon film is preferably in the range of 20 to 60 at%.
  • the insulating amorphous carbon film preferably contains silicon, and the content thereof is 1 Preferably, it is in the range of 5050 at%.
  • An insulating organic film may be provided on the surface of the insulating amorphous carbon film on which the semiconductor element is mounted.
  • the conductive substrate is preferably a metal substrate including at least one of A, Cu, Mo, W, Si, and Fe.
  • the semiconductor element is preferably one kind of power device selected from a bipolar transistor, a MOS transistor, and a diode, or a large-scale integrated circuit.
  • the elastic modulus of the insulating amorphous carbon film is preferably 40 to 150 GPa, and the Vickers hardness of the insulating amorphous carbon film is preferably Hv 400 to 1500. . Further, the thickness of the insulating amorphous carbon film is preferably from 0.1 to 200 // m.
  • the above-described method for manufacturing a semiconductor element heat-dissipating member comprising the step of forming at least a hydrogen-containing insulating amorphous carbon film on a conductive substrate.
  • This is a method for manufacturing a semiconductor element heat-dissipating member in which a porous carbon film is formed by a plasma CVD method.
  • a plurality of the conductive bases connected to a negative pole are arranged in a film forming furnace such that the conductive bases face each other, and a sheath is arranged so that negative groves of two adjacent conductive bases overlap each other. It is preferable to perform glow discharge by adjusting the width.
  • the plurality of conductive substrates may be held by a substrate holder connected to a negative pole.
  • the sheath width of the sheath is S and the distance between the opposing surfaces of the substrate is D, the sheath width of the sheath is
  • the processing gas pressure is preferably 13 to 1330 Pa, and two adjacent The distance between the opposing surfaces of the conductive substrate is preferably 2 to 60 mm.
  • the processing gas used in the plasma CVD method is preferably composed of a raw material gas containing a hydrocarbon gas or a raw material gas containing a hydrocarbon gas and a diluent gas containing at least one of hydrogen and a rare gas.
  • the source gas further contains at least one of an organic metal-containing gas containing silicon and a halogen compound.
  • the insulating organic film is It may be formed using electrophoresis.
  • a third aspect of the present invention is a semiconductor device including at least the semiconductor element heat radiating member described above, and one or more semiconductor elements mounted on the semiconductor element heat radiating member.
  • FIGS. 1A and 1B are schematic cross-sectional views showing a first example of a configuration of a main part of a semiconductor device of the present invention.
  • FIG. 2 is a schematic sectional view showing the first example of the configuration of the semiconductor device of the present invention, including the configuration other than the main part.
  • FIG. 3 is a schematic diagram illustrating an example of a circuit diagram of the semiconductor device illustrated in FIG.
  • FIG. 4 is a schematic sectional view showing a second example of the configuration of the main part of the semiconductor device of the present invention.
  • FIG. 5 is a schematic sectional view showing a third example of the configuration of the main part of the semiconductor device of the present invention.
  • FIG. 6 is a schematic cross-sectional view showing an example in which a semiconductor device having a heat sink is installed on a cooling block.
  • FIG. 7A and 7B are schematic cross-sectional views illustrating an example of a configuration of a main part of a conventional semiconductor device.
  • FIG. 8 is a schematic explanatory view of one example of an apparatus for forming an amorphous carbon film of the present invention.
  • FIG. 9 is a diagram schematically showing a state of glow discharge during film formation. It is sectional drawing in X and.
  • FIG. 10 is a diagram schematically showing a state of glow discharge during film formation for comparison with the example.
  • FIG. 11 is a schematic diagram of an apparatus for measuring insulation characteristics.
  • FIG. 12 is a graph showing insulation characteristics, and is a graph showing a change in leakage current with respect to an applied voltage.
  • FIG. 13A is a schematic cross-sectional view illustrating a fourth example of the configuration of the main part of the semiconductor device of the present invention
  • FIG. 13B includes a conventional semiconductor element heat-dissipating member using an aluminum nitride insulating plate.
  • FIG. 2 is a schematic cross-sectional view illustrating an example of a configuration of a main part of a semiconductor device. BEST MODE FOR CARRYING OUT THE INVENTION
  • the present invention will be described in the order of a semiconductor element heat dissipation member, a method of manufacturing a semiconductor element heat dissipation member, and a semiconductor device in this order.
  • the present invention provides a heat dissipation member for a semiconductor element, in which one or more semiconductor elements are mounted on a conductive substrate, wherein an insulating amorphous carbon film containing hydrogen is provided on at least a portion of the conductive substrate on which the semiconductor element is mounted. Is provided.
  • the semiconductor element heat radiating member of the present invention has excellent heat radiating characteristics of heat generated in the semiconductor element, excellent adhesion to the semiconductor element and other members, and furthermore, a semiconductor element heat radiating member and a semiconductor device using the same. It can be manufactured at lower cost.
  • semiconductor element heat dissipation member means a member on which a semiconductor element is mounted and which dissipates heat generated in the semiconductor element and Z or cools.
  • a heat sink, a heat spreader It refers to a heat radiating member that is involved in dissipating and cooling the heat generated in a semiconductor device, such as a heat radiating plate or a cooling plate.
  • the semiconductor element heat dissipation member of the present invention is provided with an insulating amorphous carbon film provided on a conductive base so as to electrically insulate at least between the conductive base and the semiconductor element.
  • the semiconductor element is mounted on the insulating amorphous carbon film, but between the conductive substrate and the insulating amorphous carbon film, or between the insulating amorphous carbon film and the semiconductor element. In this case, another film or substrate can be provided as necessary. The details will be described later.
  • the semiconductor element heat dissipation member of the present invention is provided with an insulating amorphous carbon film on at least a portion of the conductive substrate on which the semiconductor element is mounted, the semiconductor element heat dissipation member made of a conventional ceramic such as A 1 N is used.
  • the structure of the semiconductor device can be made simpler and thinner in the thickness direction of the semiconductor element, so that the heat dissipation characteristics of the semiconductor element are excellent, and the cost and the cost are simpler.
  • a semiconductor device having the structure can be obtained.
  • the productivity of the insulating amorphous carbon film is high because the film formation rate is faster than that of diamond, Manufacturing costs can be reduced.
  • diamond has large surface irregularities due to the appearance of a crystal growth surface on its surface, which requires polishing of the surface, and it is extremely difficult to ensure sufficient smoothness. Has poor wettability.
  • it since it is a polycrystal and has a grain boundary, it is extremely brittle, and has anisotropy in physical properties such as a coefficient of thermal expansion and structure caused by each crystal.
  • the insulating amorphous carbon film is isotropic because it has no crystal structure, has a uniform film thickness, has no surface irregularities, and has good wettability with other substances.
  • the insulating amorphous carbon film does not have surface irregularities due to polycrystallinity as compared with diamond, and therefore has a high uniformity when a voltage is applied in the thickness direction of the semiconductor element.
  • the withstand voltage can be ensured, and the reliability of the electrode layer provided in contact with the insulating amorphous carbon film against disconnection can be improved.
  • there is no anisotropy in physical properties such as a coefficient of thermal expansion and the structure separation between the semiconductor element and the insulating amorphous carbon film due to these factors is unlikely to occur.
  • the material since the material has good wettability with other substances, it is easy to form an electrode or the like in contact with the insulating amorphous carbon film.
  • the insulating amorphous carbon film used in the present invention is characterized by containing hydrogen.
  • the insulating amorphous carbon film does not contain hydrogen, the insulating amorphous carbon film becomes brittle, and peeling from the semiconductor element easily occurs.
  • the content of hydrogen contained in the insulating amorphous carbon film is not particularly limited, but is preferably at least 20 at%, more preferably at least 25 at%, from the viewpoint of preventing peeling.
  • the amorphous carbon film of the present invention preferably has a low elastic modulus of 40 to 150 GPa, more preferably 60 to 120 GPa.
  • the low-elasticity amorphous carbon film easily deforms following the deformation of the conductive substrate even if the conductive substrate undergoes elastic deformation, thermal expansion or thermal contraction. Therefore, the possibility that the amorphous carbon film is damaged due to internal stress and that the amorphous carbon film is separated from the substrate is reduced.
  • the amorphous carbon film of the present invention preferably has a Pickers hardness of Hv 400 to 150, more preferably Hv 600 to 1200.
  • the Pickers hardness is as low as Hv 400 to 1500, even if the conductive substrate undergoes elastic deformation, thermal expansion, or thermal contraction, it easily deforms following the deformation of the substrate. . For this reason, the possibility that the amorphous carbon film is damaged by internal stress due to internal stress or peeled off from the substrate is reduced. If the modulus of elasticity and hardness of the amorphous carbon film are too high, the characteristics of the amorphous carbon film become low. On the other hand, if the elastic modulus or hardness is too low, the strength against load and the abrasion resistance will be poor.
  • the amorphous carbon film is soft, the amorphous carbon film is likely to be deformed, and the area to which the amorphous carbon film is impacted by the deformation is reduced. Increase and the contact pressure decreases. As a result, the maximum impact force applied to the amorphous carbon film is reduced, and the possibility that the amorphous carbon film is broken is reduced.
  • the insulating amorphous carbon film preferably contains silicon in addition to hydrogen. Since the insulating amorphous carbon film contains silicon in addition to hydrogen, the difference in the thermal expansion coefficient between the semiconductor element having Si as a main component and the insulating amorphous carbon film can be reduced. Therefore, generation of stress due to a difference in thermal expansion coefficient between the semiconductor element and the insulating amorphous carbon film can be reduced. This makes it possible to more effectively prevent peeling when the insulating amorphous carbon film is exposed to a large temperature change, as compared with the case where the insulating amorphous carbon film contains only hydrogen.
  • the thickness of the insulating amorphous carbon film is smaller than that of the insulating amorphous carbon film containing no silicon. Can be made thicker, and the withstand voltage can be further improved.
  • the content of silicon contained in the insulating amorphous carbon film is not particularly limited, but is preferably in the range of 1 at% to 50 at%, and more preferably in the range of 5 at% to 30 at%. More preferably, there is. When the content of silicon is less than 1 at%, the stress caused by the difference in thermal expansion coefficient between the semiconductor element and the insulating amorphous carbon film increases when exposed to a large temperature change, and peeling occurs. May occur. On the other hand, if it exceeds 50 at%, the conductivity of the insulating amorphous carbon film increases, and it may not be possible to ensure the insulation between the semiconductor element and the conductive substrate.
  • the thickness of the insulating amorphous carbon film is preferably at least 0.1 or more, more preferably 0.5 / xm or more. If it is less than 0.1 m, there may be cases where insulation between the semiconductor element and the conductive substrate cannot be obtained.
  • the upper limit of the thickness of the insulating amorphous carbon film is not particularly limited, but is preferably 200 / xm or less, in order to efficiently dissipate the heat generated in the semiconductor element to the conductive substrate. Is more preferably 100 or less, and more preferably 30 im or less in consideration of the time required for forming the insulating amorphous carbon film. In the present invention, if necessary, an amorphous carbon film of 25 m or more may be formed. Is also possible.
  • the amorphous carbon film contains a relatively large amount of hydrogen (20 to 60 at%), increases the organic components (C-H bond), and exhibits low elastic modulus and low hardness. Therefore, the generation of stress due to deformation, thermal expansion, and thermal contraction of the conductive substrate is small, and destruction and peeling of the amorphous carbon film are unlikely to occur.
  • amorphous carbon has a volume resistivity has a property of being stable to 1 0 8 ⁇ 1 0 1 2 ⁇ ⁇ cm Further, a strong acid 'strong alkali. Therefore, the amorphous carbon film of the present invention has insulation properties and corrosion resistance.
  • the defect area ratio is preferably 10 to 4 or less.
  • the insulating amorphous carbon film has particularly excellent insulating properties and corrosion resistance, has a small leak current from defects, and has excellent withstand voltage. It becomes. For example, an amorphous carbon film having a thickness of 2 2 / m and a dielectric breakdown voltage of 1200 V or more can be obtained.
  • the insulating amorphous carbon film of the present invention has a thermal conductivity as high as that of metal (about 8 OW / m ⁇ K), and can directly cover the conductive substrate with the amorphous carbon film. Therefore, when used as a semiconductor element heat radiating member, it is possible to obtain a semiconductor element heat radiating member that is simple, thin, and has extremely low thermal resistance as compared with the conventional laminated structure of metal layer insulation plate Z metal layer Z solder Z heat radiating plate. Can be.
  • the insulating amorphous carbon film may have a single-layer structure, but may have various properties required for the insulating amorphous carbon film, such as insulating properties and adhesion to semiconductor elements and conductive substrates. In order to achieve the characteristics at a high level, it may be composed of a multilayer structure of two or more layers or a gradient structure having different hydrogen-silicon contents in the film thickness direction.
  • the withstand voltage required as a semiconductor element heat dissipation member depends on the type and rating of the semiconductor element to be mounted, but is preferably, for example, about 100 V or more for a MOS transistor. It is preferably about 300 V or more for the element, and if it is 100 V or more, any semiconductor element can be used sufficiently.
  • the insulating amorphous carbon film used in the present invention as described above has excellent electrical insulation properties, such a requirement is satisfied when a desired region on a conductive substrate is formed without defects. It is possible to obtain a withstand voltage sufficient to satisfy the above.
  • a DLC film Diamond
  • the dielectric breakdown voltage when LiqueCarbon is formed by a plasma CVD method is about 50 V or 70 V (NEW DIAMOND, Vol. 14, No. 1, pl 9-23).
  • Such a decrease in the withstand voltage is not due to the characteristics of the insulating amorphous carbon film itself used in the present invention, but is applied to the conductive substrate by CVD (Chemica 1 Vapor Deposition).
  • CVD Chemical 1 Vapor Deposition
  • dust may be attached to the surface of the conductive substrate in advance, or dust in the film forming apparatus may be deposited on the surface of the conductive substrate. This is considered to be due to the occurrence of a locally thinned portion of the insulating amorphous carbon film (so-called pinhole defect) due to adhesion.
  • Such a pinhole defect can be suppressed to some extent by cleaning the film forming apparatus or cleaning the film forming environment.
  • dust may be easily generated in the film forming apparatus. Therefore, it is preferable to set the film forming conditions so that dust is hardly generated.
  • an insulating film made of an organic substance instead of an insulating amorphous carbon film formed by vapor deposition.
  • an insulating film made of an organic material is used in place of the insulating amorphous carbon film, it is necessary to increase the film thickness in order to increase the withstand voltage. Since it is extremely low (approximately lW / m * K), there is a problem that the thermal resistance increases.
  • the pinhole defect portion is buried with the insulating organic film. Insulation resistance can be improved while maintaining heat dissipation characteristics.Even if there are many pinhole defects, it is also possible to easily obtain an absolute withstand voltage of at least 100 V or more. It is easy to obtain a withstand voltage of V or more.
  • the insulating organic film may be provided so as to cover the entire surface of the insulating amorphous carbon film on the side where the semiconductor element is mounted, but may be provided only partially.
  • the insulating film be provided so as to fill at least a portion where the thickness of the insulating amorphous carbon film is reduced due to a pinhole defect.
  • the thickness of the insulating organic film refers to the insulating organic film provided in the portion other than the pinhole defect.
  • the thickness of the film is not particularly limited, but is preferably 6 m or less, more preferably 1 m or less, and most preferably 0.5 m or less. If the film thickness exceeds 10 m, the heat radiation characteristics may decrease.
  • a material constituting the insulating organic film As a material constituting the insulating organic film, a known organic material having an insulating property can be used. Note that specific examples of such a material and details of a method for forming an insulating organic film will be described later.
  • the conductive substrate used in the present invention is not particularly limited as long as it is made of a known metal material, but the thermal conductivity of the metal material is preferably 1 O WZm ⁇ K or more, and 10 OW / More preferably, m ⁇ K or more.
  • the conductive substrate should be at least A, Cu, Mo, W, Si. , And Fe.
  • the conductive substrate may be composed of a simple substance of these metals, or may be a composite material / mixture containing them, and may have A 1—Si, Al—Si C, Cu—Mo, It may be an alloy such as Cu-W.
  • the semiconductor element mounted on the semiconductor element heat radiating member of the present invention is not particularly limited as long as it is a known semiconductor element.
  • Examples of such a semiconductor element include a bipolar transistor such as an IGBT element, a MOS transistor, and a diode. And semiconductor chips such as large-scale integrated circuits. Since the semiconductor element heat dissipation member of the present invention can efficiently dissipate the heat generated in the semiconductor element, it is preferably used for a semiconductor element that generates a large amount of heat.
  • the method for manufacturing a semiconductor element heat dissipation member according to the present invention includes a step of forming at least the above-described insulating amorphous carbon film containing hydrogen or hydrogen and silicon on a conductive substrate. There is no particular limitation as long as it is performed.
  • a known film forming method capable of forming an insulating amorphous carbon film such as a sputtering method can be used. It is preferably formed by a plasma CVD method.
  • the plasma CVD method has a high productivity because the deposition rate of the insulating amorphous carbon film is high, and it is possible to manufacture a semiconductor device heat dissipating member at lower cost. Further, since the film has no directionality and can be formed with a uniform thickness regardless of the direction of the film formation, even if the conductive substrate has a complicated shape such as having irregularities. In addition, an insulating amorphous carbon film having a uniform thickness can be easily formed on any part of the conductive substrate. In addition, when the insulating amorphous carbon film contains silicon in addition to hydrogen, the adhesion can be further improved, so that the film thickness can be made more uniform.
  • a glow discharge is generated by applying a voltage between two electrodes, a positive electrode and a negative electrode. Using this glow discharge, the processing gas introduced between the electrodes is activated, and a thin film is deposited on the electrode (substrate) on the negative electrode side.
  • the substrate is not particularly limited as long as it is made of a conductive material. Conductive substrate, the volume resistance rate 1 0 6 ⁇ ⁇ cm or less and even desirable.
  • the specific mode of forming the amorphous carbon film on the surface of the conductive substrate by the plasma CVD method is not particularly limited as long as an insulating amorphous carbon film containing at least hydrogen can be formed.
  • a plurality of conductive substrates are placed in a film-forming furnace so that the substrates face each other, and the sheath width is adjusted so that the negative gross of two adjacent substrates overlap with each other to perform glow discharge. preferable.
  • this embodiment will be specifically described.
  • the substrate is held by being fixed in a substrate holder arranged in a film forming furnace and connected to a negative electrode.
  • the substrates are arranged in a state where the substrates face each other.
  • the base is fixed to the base holder connected to the negative pole so that at least a part of the base comes into contact with the base holder.
  • the base holder is made of a conductive material.
  • the shape is not particularly limited. Therefore, in addition to the flat plate shape on which the base can be placed, a shape having a fixture for fixing at least a part of the base may be used.
  • the arrangement of the substrates is not particularly limited as long as the substrates are arranged so as to face each other. If the substrates are plate-shaped, a plurality of substrates are arranged on the substrate holding member in parallel and parallel in the thickness direction. It is desirable to be done. When the substrates are arranged in parallel and parallel to the thickness direction, a plurality of substrates can be arranged in a film forming furnace, so that film formation can be performed on a large number of substrates by a single film forming process. Therefore, processing costs are also reduced.
  • the substrates arranged opposite to each other adjust the sheath width by manipulating the processing gas pressure and plasma power so that the negative groves of two adjacent substrates among the multiple conductive substrates overlap each other. To form a film.
  • the “sheath” is the “pod” of the plasma covering the cathode (substrate), and refers to a weakly luminescent region up to the negative gross.
  • a sharp drop in potential occurs, causing positive ions to accelerate toward the cathode and strike the cathode.
  • the collision emits (secondary) electrons from the cathode.
  • the (secondary) electrons are accelerated by the potential gradient of the sheath and enter the negative glow region from the sheath to excite gas molecules.
  • the excited gas molecule emits light (glossy) when returning to the ground state.
  • the light emission of the sheath is weak because even if electrons collide with gas molecules, they are not accelerated enough to excite gas molecules.
  • the “sheath width” in the present specification is the width of a region where light emission is weak from the base and the base holder to the negative glow.
  • the sheath is generated along the outer surface of the base and the base holder with a constant width (sheath width S) from the outer surface (see FIG. 10).
  • the sheath width is less than or equal to the distance between the opposing surfaces of two adjacent substrates, and is at least one-fourth of the distance between the opposing surfaces, the negative glows overlap and good film formation is possible.
  • the sheath width is S and the distance between the opposing surfaces of the substrate is D, the following formula can be used.
  • the sheath width is equal to or greater than the distance between the opposing surfaces of two adjacent substrates, no negative glow is formed along the opposing surfaces of the substrates, and the film forming speed is significantly reduced.
  • the plurality of substrates are preferably arranged such that the distance between the opposing surfaces of two adjacent substrates is in the range of 2 to 60 mm. If the distance is less than 2 mm, the overlap of the negative glow becomes strong, and the glow discharge may become locally strong or unstable depending on the film formation conditions. When the thickness is 60 mm or more, a stable glow discharge can be obtained, but the overlapping portion of the negative glow may decrease or do not overlap, so that it may not be suitable depending on the film forming conditions.
  • the distance between the opposing surfaces of the two substrates is preferably 2 to 60 mm, more preferably 3 to 40 mm, and still more preferably 5 to 30 mm.
  • the sheath width is l to 60 mm, preferably 1.5 to 40 mm. More preferably, it is 2.5 to 30 mm.
  • the range of the processing gas pressure is adjusted to 13 to 1330 Pa, more preferably 66.5 to 1064 Pa, and still more preferably 133 to 798 Pa so that the above-mentioned sheath width is obtained.
  • the film formation temperature is preferably 500 or less, more preferably 200 to 450 ° C. If the film forming temperature is too high, the probability that the film forming active species reaching the substrate is released again into the atmosphere increases, and the film forming rate decreases. On the other hand, if the film formation temperature is too low, a subtle arc is formed, and stable glow discharge becomes difficult.
  • the film formation temperature is the temperature of the substrate surface during film formation.
  • the processing gas is preferably composed of a raw material gas or a raw material gas and a diluent gas.
  • the type, mixing ratio, or flow rate ratio of the processing gas may be appropriately selected so that the composition of the obtained amorphous carbon film has a desired composition. That is, when an amorphous carbon film containing silicon is desired to be obtained, a gas containing an organic metal containing gay silicon or a gas of a halide may be used as a source gas.
  • the raw material gas contains at least a hydrocarbon gas, and preferably further contains at least one of an organic metal-containing gas containing at least silicon and a halogen compound.
  • the hydrocarbon gas is methane (CH 4), E evening down (C 2 H 6) a saturated hydrocarbon such as ethylene (C 2 H 4), acetylene (C 2 H 2) or the like of unsaturated hydrocarbon Or an aromatic hydrocarbon such as benzene.
  • silicon chloride can be used as the halogen compound, and silicon tetrachloride is preferable.
  • the diluting gas examples include an inert gas such as hydrogen, a rare gas, and nitrogen. These may be used as a mixture.
  • the diluent gas is preferably composed of hydrogen, He or Ne, and more preferably composed of only hydrogen. If the film is formed without using a rare gas having a large atomic weight such as argon, the ion bombardment of the film is reduced, so that damage to the film during the film formation is reduced, and a soft film with few defects is formed at a high speed. it can.
  • a known method can be used as a method for forming the insulating organic film. . However, pinhole defects are embedded by the insulating organic film.
  • it is preferable to use a liquid phase film forming method and it is particularly preferable to use a method using electrophoresis.
  • the insulating organic film can be formed as described below.
  • a conductive substrate on which an insulating amorphous carbon film is formed is immersed in an electrodeposition solution containing a raw material (electrodeposition component) for forming an insulating organic film.
  • an electric field is applied to the conductive substrate on which the insulating amorphous carbon film is formed through a lead wire previously attached to the conductive substrate or an electrode immersed in an electrodeposition solution, and the electrodeposition is performed.
  • the electrodeposition component contained in the solution is electrodeposited to form an electrodeposition film.
  • the unreacted components contained in the electrodeposited film are removed, the electrodeposited film is dried, and then heat-treated to bury the pinhole defects and to cover other portions.
  • An organic film is formed.
  • a known water-soluble organic substance that can be electrodeposited can be used as the electrodeposition component contained in the electrodeposition solution.
  • a polyimide obtained by mixing and complexing a soluble polyimide and an amine-modified acrylic polymer, A modified epoxy resin, or cationic particles using a blocked isocyanate-containing amine-added modified epoxy resin as a base resin can be used.
  • water-soluble organic solvents can be used as other solvent components, and acids such as acetic acid and lactic acid can be used.
  • acids such as acetic acid and lactic acid can be used.
  • salts such as silicate and aluminum phosphate can be used.
  • a semiconductor device of the present invention includes the semiconductor element heat radiating member of the present invention as described above, and a semiconductor element mounted on at least a portion of the semiconductor element heat radiating member on which the insulating amorphous carbon film is formed. It is not particularly limited as long as it has a different configuration. Further, the number of semiconductor elements mounted on the semiconductor element heat dissipation member may be one, but may be two or more.
  • the heat conducted from the semiconductor element to the conductive substrate through the insulating amorphous carbon film may be naturally dissipated, and may be forcibly applied using a known cooling method such as air cooling or water cooling. It may be cooled. In the latter case, the conductive substrate itself may also have such a cooling function, but the semiconductor element of the conductive substrate is not provided.
  • a cooling member for cooling the conductive substrate may be provided in contact with a portion that does not need to be cooled.
  • the semiconductor device of the present invention will be specifically described with reference to the drawings, but the semiconductor device of the present invention is not limited to only the following configuration.
  • FIGS. 1A and 1B are schematic cross-sectional views illustrating an example of a configuration of a main part of a semiconductor device of the present invention.
  • FIG. 1A schematically illustrates a configuration of a main part of the semiconductor device.
  • FIG. 1B shows details of the configuration of the main part of the semiconductor device (layer configuration in the thickness direction of the semiconductor element).
  • 10 is an insulating amorphous carbon film
  • 11 is a heat sink (conductive substrate)
  • 20 is a semiconductor element
  • 110, 120, and 121 are intermediate.
  • Layer, 122 indicates a solder layer
  • 200 indicates a semiconductor device.
  • the insulating amorphous carbon film 10 is provided on the heatsink 11 via the intermediate layer 110, and the insulating amorphous carbon film 1
  • the semiconductor element 20 is mounted via an intermediate layer 120, 121, and a solder layer 122, which are sequentially laminated on the substrate 0 (see FIGS. 1A and 1B and the description hereinafter).
  • “upper”, “upper side”, and “upper side” mean the surface and direction of the side on which the semiconductor element is provided with respect to the conductive substrate, and “lower”, “lower side”.
  • the lower surface means the surface and direction opposite to the side on which the semiconductor element is provided with respect to the conductive substrate.
  • the semiconductor device 200 can be manufactured, for example, as follows. First, an intermediate layer 110, an insulating amorphous carbon film 10, an intermediate layer 120, and an intermediate layer 121 are formed on the heat sink 11 in this order. Next, the semiconductor device 200 can be obtained by soldering the intermediate layer 121 and the semiconductor element 20.
  • the semiconductor element 20 has an intermediate layer (not shown) provided in advance on the surface to be soldered.
  • the heat sink (conductive substrate) 11 is made of the above-mentioned metal material, and for example, a Cu—Mo alloy substrate or an A 1 —Si alloy substrate is used.
  • the intermediate layer 110 is provided to further strengthen the adhesiveness between the heat sink 11 and the insulating amorphous carbon film 10, and the intermediate layers 120, 1 2 1 is an electrode provided between the insulating amorphous carbon film 10 and the semiconductor element 20 or an electrode provided between the insulating amorphous carbon film 10 and the semiconductor element 20 to further strengthen the adhesiveness.
  • the intermediate layer 110 is made of a metal such as Ti, Cr, Si, or A1, or a nitride, carbide, or the like of these metals, and is formed on the heat sink 11 by a plasma CVD method, a sputtering method, or the like. Is done.
  • the intermediate layer 120 is formed by forming a metal such as Ti on the surface of the insulating amorphous carbon film 10 by a sputtering method or the like, and the intermediate layer 121 is formed by coating a metal such as Cu or the like by a sputtering method. Formed on the surface of the intermediate layer 120 by the method.
  • the thickness of the intermediate layers 110, 120, and 121 is not particularly limited, but is preferably in the range of 0.01 m to 50 m.
  • the semiconductor device 200 is an air-cooled or liquid-cooled type for forcibly cooling the heat generated in the semiconductor element 20 and conducted to the heat sink 11 so as to be in contact with the lower surface of the heat sink 11.
  • a cooling member or the like may be provided by bonding. By providing such a cooling member, heat generated in the semiconductor element 20 can be more effectively dissipated.
  • an adhesive material used for the bonding for example, grease ⁇ ⁇ can be used, but ⁇ having a lower thermal resistance is preferably used.
  • FIG. 7A and 7B are schematic cross-sectional views illustrating an example of a configuration of a main part of a conventional semiconductor device.
  • FIG. 7A schematically illustrates a configuration of the semiconductor device. Shows details of the configuration of the semiconductor device (layer configuration in the thickness direction of the semiconductor element).
  • reference numeral 30 denotes an insulating plate
  • 1 10 ′ denotes an intermediate layer
  • 1 11 denotes an intermediate layer
  • 1 12 denotes a solder layer
  • 300 denotes a semiconductor device
  • an intermediate layer 1 1 1 denotes FIG. 1B.
  • the insulating plate 30 is made of a plate-like insulator such as A 1 N or diamond provided for insulating the semiconductor element 20 from the heat sink 11.
  • the semiconductor device 300 has an insulating plate 30 via a solder layer 1 12, an intermediate layer 1 11, and an intermediate layer 1 10 ′ sequentially laminated on the heat sink 11.
  • the semiconductor element 20 is mounted on the insulating plate 30 via an intermediate layer 120, an intermediate layer 121, and a solder layer 122 which are sequentially laminated.
  • the semiconductor device 300 is manufactured, for example, as follows. First, the insulating plate 3 The intermediate layer 110 and the intermediate layer 111 are sequentially laminated on one side of the 0, and the intermediate layer 120 and the intermediate layer 121 are sequentially laminated on the other side. Next, the surface of the insulating plate 30 on the side where the intermediate layer 11 1 is provided is bonded to the heat sink 11 by soldering, so that the side of the insulating plate 30 on which the intermediate layer 121 is provided.
  • the semiconductor device 200 can be obtained by soldering the surface of the semiconductor device 20 and the semiconductor element 20.
  • the semiconductor element 20 has an intermediate layer (not shown) provided in advance on the surface to be soldered.
  • the semiconductor device 200 of the present invention shown in FIG. 1A and the conventional semiconductor device 300 shown in FIG. 7A are different from the semiconductor device 200 shown in FIG. 7A except that a member for insulating the semiconductor element 20 and the heat sink 11 is different.
  • the main components are almost the same.
  • the semiconductor device 200 has a simpler layer structure than the semiconductor device 300, and the number of times of soldering required for manufacturing the semiconductor device is also smaller.
  • the semiconductor device 200 requires only one time, whereas the semiconductor device 200 requires two times, and the manufacturing process is simpler.
  • the thickness of the insulator 30 is about several hundreds of ⁇ m, whereas the thickness of the insulating amorphous carbon film 10 is about 0.1 m to several tens / im as described above.
  • the semiconductor device 200 has a simpler layer configuration than the semiconductor device 300. Accordingly, since the distance between the semiconductor element 20 and the heat sink 10 can be made smaller in the semiconductor device 200 than in the semiconductor device 300, the heat generated in the semiconductor element 20 is reduced by the heat sink 1 The heat radiation efficiency can be increased when transmitting to 0 and dissipating.
  • the semiconductor element 20 provided in the semiconductor device 200 is more effective than the semiconductor element 20 provided in the semiconductor device 300.
  • the semiconductor element 20 is less likely to be broken due to an excessive rise in temperature, such as short-circuit withstand voltage / avalanche withstand voltage.
  • the semiconductor element 20 provided in the semiconductor device 200 is replaced by the semiconductor element 20 provided in the semiconductor device 300. It is possible to pass more current than zero. For this reason, even if an equivalent device is used as the semiconductor element 200, the semiconductor device 200 can control a larger current than the semiconductor device 300, and the semiconductor device can control a plurality of semiconductor elements. In such a case, the number of semiconductor elements to be used can be reduced, and the cost can be reduced.
  • the same configuration as that of the semiconductor device of the present invention can be obtained, but the time required to form the same film thickness is reduced by the insulating amorphous carbon film.
  • the ratio is several to ten and several times larger for diamond films.
  • a new polishing step is required to smooth the surface after diamond film formation.
  • the manufacturing cost can be reduced.
  • FIG. 2 is a schematic cross-sectional view showing another example of the semiconductor device of the present invention. Specifically, in addition to the configuration of the main part of the semiconductor device shown in FIG. Other configurations such as are also shown.
  • 40, 41, and 42 are extraction electrodes
  • 50, 51, and 52 are bus bars
  • 60, 61, and 62 are wirings
  • 70 and 71 are resin blocks
  • 80 is a resin block.
  • the sealing gel, 201 indicates a semiconductor device, and members denoted by other reference numerals have the same functions and configurations as those shown in FIGS. 1A and 1B.
  • other layers provided between the heat radiating plate 11 and the insulating amorphous carbon film 10 are not shown, but are the same as in FIG. 1B.
  • the extraction electrode 40 shown in FIG. 2 is a member corresponding to the intermediate layers 121 and 122 shown in FIG. 1B, and is provided between the extraction electrode 40 and the semiconductor element 20. The description of the solder layer is omitted.
  • an insulating amorphous carbon film 10 is provided on one surface of the heat sink 11 so as to cover one entire surface of the heat sink 11, and on the insulating amorphous carbon film 10.
  • a semiconductor element 20 is mounted via an extraction electrode 40 provided in the semiconductor device.
  • the insulating amorphous carbon film 10 covers the entire surface of one side of the heat sink 11. Although it is provided so as to cover, it is not necessary to necessarily provide so as to cover one entire surface of the heat sink 11, provided that at least the semiconductor element 20 and the heat sink 11 are insulated. Good.
  • the extraction electrodes 41 and 42 are provided on the surface of the semiconductor element 20 opposite to the side on which the extraction electrodes 40 are provided.
  • Resin blocks 70 and 71 are provided on both sides of the radiator plate 11 so that the radiator plate 11 forms the bottom of the "concave” shape and the vertical lines on both sides of the "concave” shape Have been.
  • a bus bar (for emitter) 51 is provided so as to penetrate the resin block 70 in the lateral direction.
  • the bus bar 51 is connected to the semiconductor element via the wiring 61. It is connected to an extraction electrode 41 corresponding to the emitter electrode 20.
  • a bus bar (for collector) 50 is provided in the vicinity of the center of the resin block 71 so as to penetrate the resin block 71 in the horizontal direction, and the resin block 71 is provided further above the bus bar 50.
  • Busbars (for gates) 52 are provided so as to penetrate in the direction.
  • the bus bar 50 is connected to an extraction electrode 40 corresponding to the collector electrode of the semiconductor element 20 via a wiring 60
  • the bus bar 52 is connected to an extraction electrode corresponding to the gate electrode of the semiconductor element 20. It is connected to the electrode 42 via the wiring 62 (the lateral direction means the width direction of the conductive substrate, and the same applies to the description of the semiconductor device described hereinafter).
  • the space surrounded by the heat sink 11, the resin block 70, and the resin block 71 includes an insulating amorphous carbon film 10, a semiconductor element 20, and a bow I electrode 4 in contact with this area.
  • 0, 4 1, 4 2 Bus bar 50, 51, 52, Wiring 60, 61, 62, Resin block 70, 71 Sealing gel 8 so as to block the outside from the outside 0 is filled.
  • the semiconductor device 201 is formed on one semiconductor element heat radiating member mainly including the heat radiating plate 11 and the insulating amorphous carbon film 10.
  • the circuit configuration of the semiconductor device 201 can be shown, for example, as shown in FIG.
  • FIG. 3 is a schematic diagram showing an example of a circuit diagram of the semiconductor device shown in FIG. 2.
  • B is a power supply
  • D1 to D6 are diodes
  • 31 to 36 are 108 elements
  • G 1 to G 6 represent gate electrode terminals
  • M 1 to M 3 represent terminals for a motor (constituting a three-phase inverter).
  • G1 to G6 and M1 to M3 are connected to a circuit (not shown) provided outside the semiconductor device by a wiring (not shown).
  • FIG. 4 is a schematic cross-sectional view showing another example of the configuration of the main part of the semiconductor device of the present invention.
  • 10 is an insulating amorphous carbon film
  • 12 is a cooling plate (a conductive plate).
  • 20 indicates a semiconductor element
  • 210 indicates a semiconductor device.
  • FIG. 4 between the semiconductor element 20 and the insulating amorphous carbon film 10, similarly to the semiconductor device 200 shown in FIG.
  • An intermediate layer 120, 121, and a solder layer 122 are sequentially provided on the top, but the description is omitted.
  • the semiconductor device 210 is provided with an insulating amorphous carbon film 10 on a flat surface of a cooling plate (conductive substrate) 12 having one surface having a fin shape and the other surface being flat, It has a configuration in which a semiconductor element 20 is mounted on an insulating amorphous carbon film 10 via an intermediate layer and a solder layer (not shown).
  • the semiconductor device 210 can be manufactured, for example, as follows. First, an insulating amorphous carbon film is provided on a flat surface of a cooling plate (conductive substrate) 12 in which one surface is formed into a fin shape in advance, and an intermediate layer is provided by the method described above. . Next, the semiconductor device 210 can be obtained by bonding the intermediate layer and the semiconductor element 20 with solder.
  • the semiconductor device 210 is configured to force the heat conducted from the semiconductor element 20 to the cooling plate 12 by bringing a fin-shaped portion having high heat dissipation efficiency into contact with a fluid such as air. It can dissipate outside 0.
  • a cooling plate 12 similar to that shown in FIG. 4 is placed with the fin-shaped portion on the lower side by, for example, attaching the heat sink 11 to the lower surface of the semiconductor device 200 or the semiconductor device 300. It can also be provided.
  • the distance between the semiconductor device 210 and the cooling plate 12 that functions as a forced cooling means for the semiconductor element 20 is shorter. Not only the heat radiation characteristics are excellent, but also the overall configuration can be made simpler.
  • the thermal expansion coefficient of the heat sink 11 is set to be equal to the insulating amorphous carbon film 10 and the cooling plate 1. 2 so that even if the difference between the heat generation temperature of the semiconductor element 20 and the temperature near the fin portion of the cooling plate 12 is large, the heat generated between these three members Stress can be reduced more effectively.
  • the metal material as described above can be used as a material for forming the cooling plate (conductive substrate) 12.
  • the aluminum alloy is excellent in plastic workability.
  • FIG. 5 is a schematic cross-sectional view showing another example of the configuration of the main part of the semiconductor device of the present invention.
  • reference numeral 13 denotes a heat sink
  • reference numeral 220 denotes a semiconductor device
  • other symbols The portions indicated by the symbols are the same as those of the semiconductor device 210 shown in FIG.
  • the description is omitted, and the insulating amorphous carbon film 10 and the cooling plate 12 are omitted.
  • the intermediate layers 110, 111 and the solder layer 112 are provided in order from the insulating amorphous carbon film 10 side to the cooling plate 12 side, but the description is omitted.
  • the radiator plate 13 is made of the same metal as the conductive substrate indicated by the reference numerals 11 and 12, and for example, a Si—A1 alloy substrate is used.
  • the thickness of the heat sink 13 is preferably about 0.1 to 5 mm.
  • the semiconductor device 220 can be manufactured, for example, as follows. First, an insulating amorphous carbon film 10 is provided on one surface of the heat sink 13, and then, on the surface of the heat sink 13 on which the insulating amorphous carbon film 10 is provided, FIG. As in the case of the semiconductor device 300 shown in (1), intermediate layers 110 and 111 are sequentially provided, and then, the intermediate layer 111 and the flat surface of the cooling plate 12 are soldered. Finally, a semiconductor device 220 is obtained by bonding the semiconductor element 20 to the surface of the heat sink 13 opposite to the surface on which the insulating amorphous carbon film 10 is provided by soldering. Can be.
  • the radiator plate 13 can be used as an electrode, and is provided above the insulating amorphous carbon film that functions as an electrode layer as compared with the semiconductor device 200 shown in FIG. 1A. Intermediate layer 120 and 121 are unnecessary and function as an electrode Since the thickness of the heat sink 13 is large, the electric resistance when a large current flows through the semiconductor element 20 can be reduced.
  • FIG. 13A is a schematic cross-sectional view showing a fourth example of the configuration of the main part of the semiconductor device of the present invention.
  • FIG. 13B is a conventional semiconductor device using an aluminum nitride insulating plate.
  • FIG. 2 is a schematic sectional view showing an example of the configuration of the main part of FIG. Figure 1
  • a thick amorphous carbon film 608 is formed and integrated on a heat sink (Cu—Mo) 610.
  • 602 denotes 108 elements
  • 604 denotes a solder layer
  • 606 denotes an electrode
  • 612 denotes grease
  • 614 denotes an aluminum cooling plate.
  • FIG. 13B shows a conventional embodiment in which an aluminum film (618, 622) having a thickness of 0.4 mm is formed on both surfaces of an aluminum nitride insulating plate 620.
  • 616 and 624 represent solder layers. Examples Hereinafter, the present invention will be described more specifically with reference to examples. However, the present invention is not limited to the following examples.
  • Example 1 a semiconductor device having a configuration similar to that of the semiconductor device shown in FIG. 1A was fabricated through a process of forming an insulating amorphous carbon film on a conductive substrate by a DC plasma CVD method, and evaluated. An example will be described.
  • a metal plate with a Cu content of 35 at% and a Mo content of 65 at% was processed into a plate material with a length of about 9 mm, a width of about 13 mm, and a thickness of 3 mm, and a radiator plate (conductive base) for a semiconductor element radiator was fabricated.
  • a Cr film was formed on one surface thereof by a sputtering method so as to have a thickness of 0.2 zm.
  • the crystallinity of the insulating amorphous carbon film was evaluated by X-ray diffraction using a Cu tube at an acceleration voltage of 40 kV, a current of 300 mA, and a diffraction angle measurement range of 10 ° to 80 °. No sharp diffraction lines were observed except for the components Cu, Mo, and the diffraction lines caused by Cr caused by the Cr film provided on the conductive substrate, and the insulating amorphous carbon film was non-sharp. It was confirmed that it was crystalline.
  • semiconductor device A the semiconductor device of Example 1 (hereinafter abbreviated as “semiconductor device A”) was obtained by soldering an IGBT element having the same size in the vertical and horizontal directions to the heat sink on the surface of the Ni film.
  • Semiconductor device A was fixed on a cooling block for cooling as shown in FIG. Next, a power supply voltage was applied between the emitter and the collector of the IGBT device, and the gate voltage was adjusted so that the heat generated by the IGBT device was 80 W, and the thermal resistance and the temperature rise of the semiconductor device were measured.
  • FIG. 6 is a schematic cross-sectional view showing an example in which a semiconductor device having a heat sink (for example, a semiconductor device whose main configuration is shown in FIGS. 1A and 7A) is installed on a cooling block. .
  • a cooling block 90 provided with a cooling water passage 91 is provided via grease (not shown) so as to be in contact with the surface of the heat sink 11 opposite to the side on which the semiconductor element 20 is provided. From semiconductor element 20 to heat sink 11 Is transmitted to the cooling block 90.
  • cooling water at a temperature of 65 was flowed through the cooling water flow path in an environment of a temperature of 25 ° C so that the temperature of the cooling block 90 was kept almost constant.
  • the total thermal resistance of the semiconductor element heat radiating member mainly composed of the heat radiating plate and the insulating amorphous carbon film is about 0.16 KZW, and the temperature rise of the IGBT element was about 13 ° C.
  • the amount of heat dissipated from the IGBT element to the atmosphere is considered to be very small compared to the amount of heat dissipated from the IGBT element to the cooling block through the semiconductor element radiating member. In particular, it can be treated as being caused by the heat dissipation by the latter route.
  • Comparative Example 1 an example in which a semiconductor device having a configuration similar to that of the semiconductor device illustrated in FIG. 7A is manufactured and evaluated will be described.
  • An aluminum film with a thickness of 0.4 mm is formed on both sides of a pre-cleaned aluminum nitride plate (insulating plate) with a length of about 9 mm, a width of about 13 mm and a thickness of about 0.6 mm by laminating and further plating.
  • a Ni film having a thickness of 5 ⁇ was formed by the method.
  • Example 2 the same heat sink as that used in Example 1 was soldered to one surface of this insulating plate, and the IGBT element was soldered to the other surface.
  • Device B the same heat sink as that used in Example 1 was soldered to one surface of this insulating plate, and the IGBT element was soldered to the other surface.
  • Device B the same heat sink as that used in Example 1 was soldered to one surface of this insulating plate, and the IGBT element was soldered to the other surface.
  • Device B the same heat sink as that used in Example 1 was soldered to one surface of this insulating plate, and the IGBT element was soldered to the other surface.
  • the semiconductor device B was fixed on a cooling block for cooling as shown in FIG. 6, and the thermal resistance and the temperature rise of the semiconductor element were measured in the same manner as in Example 1. As a result, the total thermal resistance was about 0.24KZW, and the temperature rise of the IGBT element was about 20 ° C. As can be seen by comparing the results of Example 1 and Comparative Example 1, the semiconductor device A can reduce the thermal resistance by 30% or more compared with the semiconductor device B, and can reduce the temperature rise of the IGBT element by 7%. ° C.
  • a metal plate with 35 at% Cu and 65 at% Mo is about 8 cm long and about 24 cm wide. It was processed into a plate material with a thickness of 3 mm and a radiator plate (conductive base) for a semiconductor element radiator. Next, after cleaning the heat sink, a Cr film, an insulating amorphous carbon film, an aluminum film, and a Ni film were sequentially laminated on one surface in the same manner as in Example 1, and six I The GBT element (about 9mm in height and about 12mm in width) and six diodes (about 6mm in height and about 11mm in width) were soldered.
  • Example 2 In which the resin is poured onto the heat sink surrounding the periphery and sealed, and the section cut at the location of the IGBT element has the same configuration as that of FIG. 2 and the circuit configuration shown in FIG. 3. (Hereinafter abbreviated as “semiconductor device C”).
  • Grease is applied to the lower surface of the heat sink of the semiconductor device C and fixed to an aluminum water-cooled block as shown in Fig. 6, and cooled to 65 ° C so that the temperature of the water-cooled block is kept constant.
  • a cooling / heating cycle test (temperature cycle of 140 to + 105 ° C in air) was performed while flowing water through the cooling water channel. As a result, no separation occurred between the IGBT element and the heat sink even after more than 3000 cooling / heating cycles.
  • semiconductor device D A semiconductor device of Example 3 (hereinafter abbreviated as “semiconductor device D”) was manufactured in the same manner as in Example 1 except that an insulating amorphous film was formed using an RF plasma CVD apparatus.
  • the formation of the insulating amorphous film by the RF plasma CVD apparatus was performed as follows. First, discharge the C r film heat dissipation plate formed on one side, as installed in a vacuum chamber in one of an RF plasma CVD apparatus, the vacuum Cham in one 3 X 10 '3 P a less I noticed. Next, methane was introduced as a source gas, and the pressure inside the vacuum chamber was set to 13.3 Pa. After that, an RF voltage of 13.56 MHz was applied to the sample stage to form a 1-meter insulating amorphous carbon film containing hydrogen. The content of hydrogen contained in the insulating amorphous carbon film was measured by ERD method and found to be about 27 at%.
  • the crystallinity of the insulating amorphous carbon film was evaluated by X-ray diffraction using a Cu bulb at an acceleration voltage of 40 kV, a current of 300 mA, and a diffraction angle measurement range of 10 ° to 80 °. There are no sharp diffraction lines other than Cu and Mo of the conductive substrate components and diffraction lines due to Cr due to the Cr film provided on the conductive substrate. It was confirmed that the porous carbon film was amorphous.
  • the thermal resistance and the temperature increase of the semiconductor element were measured in the same manner as in Example 1.
  • the total thermal resistance of the semiconductor element heat dissipation member was about 0.16 KZW
  • the temperature rise of the IGBT element was about 13.
  • a SUS disk-shaped conductive substrate having a diameter of 30 mm and a thickness of approximately 3 mm was prepared as the conductive substrate. Then, without washing the conductive substrate, evacuated until placed on the sample stage in the vacuum chamber one-flop plasma CVD apparatus, comprising a vacuum chamber within a 1 or less 3 X 1 0- 2 P a did. Next, 50 sccm of methane and 4 sccm of tetramethylsilane were introduced as raw material gases, 30 sccm of argon and 30 sccm of hydrogen were introduced as diluent gases, and the total pressure was increased to 533.3 Pa.
  • a DC voltage is applied between the counter electrode and the sample stage, and the insulating amorphous carbon film containing hydrogen and silicon is applied to the surface of the conductive substrate (the surface in contact with the sample stage (hereinafter referred to as the “back surface”). Abbreviated), and opposite Side surface) and side surfaces.
  • the thickness of the insulating amorphous carbon film formed on the surface of the conductive substrate was about 3 m.
  • pinhole defects were observed at a rate of about one in several hundreds / im square, and the maximum diameter of the pinhole defect was 10 m. Before and after.
  • a lead wire was soldered to the back surface of the conductive substrate, and the side surface, the back surface, and the lead wire were covered with an epoxy resin.
  • the conductive substrate treated as described above and the insulating amorphous carbon film formed on the surface of the conductive substrate are opposed to each other.
  • a copper plate was installed as a counter electrode 2 cm away from the surface of the conductive substrate, and the copper plate and lead wires were connected to a power supply. Further, an electrodeposition solution containing a thermoplastic cation-type electrodeposition composition comprising the following composition was poured so that the conductive substrate and the counter electrode were completely submerged.
  • Aqueous dispersion 4.9 parts by weight
  • N-butyl lactone 3.5 parts by weight
  • N-methylpyrrolidone 17.5 parts by weight
  • the aqueous dispersion was composed of polyimide particles obtained by mixing and dissolving a soluble polyimide and an amine-modified acrylic polymer. Specifically, EDP01 manufactured by JS Corporation was used.
  • N-methylpyrrolidone 17 parts by weight
  • the conductive substrate having the electrodeposited film formed on the insulating amorphous carbon film was placed on a hot plate heated to 100 ° C. for 10 minutes, and the solvent contained in the electrodeposited film was removed. After being removed and dried, the substrate was placed in an oven at a temperature of 250 ° C. for 30 minutes to crosslink and polymerize the electrodeposited film to form an insulating organic film. Obtained.
  • the thickness of the insulating organic film formed on the insulating amorphous carbon film is about 2 / m (5 im at the pinhole portion), and the pinhole portion is completely formed by the insulating organic film. Was embedded.
  • a mask having an opening with a diameter of 5 mm was installed on the surface of the conductive substrate, and a 0.1 m thick film was formed in this opening using Ionco Ichiichi (LC 50, manufactured by Shimadzu Corporation). An electrode made of platinum was formed. Next, Carp Bok racer on the surface of the platinum electrode (Sony. Tektronix Co., 3 7 OA type) by sweeping the applied voltage by contacting a probe to measure the withstand voltage.
  • the withstand voltage of the semiconductor element heat radiating member of Example 4 was at least 400 V or more.
  • the above measurement method is based on a small pinhole compared to the case where the probe is simply brought into contact with the surface of the conductive substrate because platinum is also formed inside the pinhole. It is possible to capture leakage current without missing it, which is a more rigorous measurement method.
  • a semiconductor element heat radiating member of Comparative Example 2 was obtained in the same manner as in Example 4 except that an insulating organic film was not provided when the semiconductor element heat radiating member of Example 4 was formed.
  • the dielectric strength was measured in the same manner as in Example 4. As a result, a leak current occurs even at a low applied voltage, and the leak current sharply increases with an increase in the applied voltage.A leak current of about 36 A is observed at an applied voltage of about 40 V. When the voltage reached approximately 84 V, dielectric breakdown occurred.
  • Example 4 From the results of Example 4 and Comparative Example 2, even if a large number of pinhole defects are generated in the insulating amorphous carbon film, it is sufficient to form the insulating organic film on the insulating amorphous carbon film. It can be seen that the dielectric strength can be secured.
  • a semiconductor element heat radiating member which is excellent in heat radiating characteristics and adhesion and can manufacture a semiconductor device at low cost, a semiconductor device using the same, and a method of manufacturing the same are provided. Can be provided.
  • a plurality of the conductive substrates connected to a negative pole are arranged in a film forming furnace such that the conductive substrates face each other. It is also possible to perform glow discharge by adjusting the sheath width so that the negative glow of the two adjacent conductive substrates overlap each other.
  • a description will be given of an example in which a semiconductor device is manufactured and evaluated through the steps of forming an amorphous carbon film in this manner.
  • FIG. 9 is a diagram schematically showing a state of glow discharge during film formation in the present example, and is a cross-sectional view taken along line XX of FIG.
  • FIG. 8 is a schematic explanatory view of an apparatus for forming an amorphous carbon film.
  • the amorphous carbon film forming apparatus 400 of this embodiment uses a cylindrical stainless steel chamber 4111 as a film forming furnace and communicates with the chamber 1 4 1 1 through an exhaust passage 4 1 2. It has an exhaust system 4 13.
  • the exhaust system 4 13 consists of an oil rotary pump, a mechanical booth, an oil pump, and an oil diffusion pump, and the processing inside the chamber 4 11 by opening and closing the exhaust adjustment valve 4 15 arranged in the exhaust passage 4 12 Adjust pressure.
  • a cathode 4 20 which is energized to a negative pole of a plasma power supply 4 16, and gas supply means 4 30.
  • the cathode 420 is connected to a support 4 2 1 connected to the negative pole of the plasma power supply 4 16, And a conductive substrate 422 on which an amorphous carbon film is formed.
  • the support base 421 is a disk made of stainless steel, and is fixed to the bottom of the chamber 411, coaxially with the cylindrical chamber 411. Note that the conductive base 422 is held on the support base 421 in an arbitrary arrangement state.
  • the present film forming apparatus has gas supply means 430.
  • the gas supply means 430 supplies a mixed gas of the raw material gas and the dilution gas to the chamber 411 at an arbitrary flow ratio.
  • the flow rate of the mixed gas is adjusted by a mass flow controller (MFC) 433, and then supplied to the inside of the first chamber 411 through a gas supply valve 434 and a gas supply pipe 435.
  • a plurality of holes are formed in the gas supply pipe 435 at regular intervals in the longitudinal direction.
  • the gas supply pipe 435 is provided so as to be located at the center of the chamber 4111, and the mixed gas is uniformly supplied to the conductive substrate 422 held on the support 421.
  • the positive electrode of the plasma power supply 4 16 is connected to the chamber 4 11 and ground, and the wall of the chamber 4 11 1 serves as a ground electrode (anode).
  • An amorphous carbon film was formed on the surface of the conductive substrate 422 by operating the amorphous carbon film forming apparatus having the above configuration.
  • four conductive substrates (approximately 39 mm long, approximately 22 mm wide and 3 mm thick) made of aluminum alloy 1502 were used as the conductive substrates 422.
  • these conductive substrates 422 are arranged in parallel in the thickness direction and in parallel with each other, and are fitted into grooves of 1 mm depth provided on the support base 421. Then, it was fixed to the support base 421.
  • the distance D between the opposing surfaces of two adjacent conductive substrates 422 was 10 mm.
  • the inside of the chamber 4 11 was evacuated by the exhaust system 13 until the degree of vacuum became 1 ⁇ 10 2 Pa.
  • the gas supply valve 434 was opened, and hydrogen gas as a dilution gas was introduced.
  • the gas flow rate was adjusted with MFC 433.
  • the opening of the exhaust adjustment valve 415 was adjusted, and the processing gas pressure in the chamber 411 was set to 260 Pa.
  • a voltage of _100 V was applied to the cathode 420 by the plasma power supply 416. When a voltage was applied, a glow discharge occurred around the cathode 420, and the cathode was heated. Increase the output of the plasma power supply so that the substrate temperature becomes 300 Adjusted.
  • Fig. 9 shows the state of glow discharge during film formation.
  • D represents the distance between the opposing surfaces of the conductive substrate.
  • a sheath 425 having a sheath width S is formed around the conductive substrate 422 along the conductive substrate 422, and the sheath 425 approaches between the opposing surfaces, and the negative glow 424 overlaps at a portion indicated by 426. there were.
  • the portion indicated by 426 is a brighter glow discharge than the portion where other negative glows 424 do not overlap.
  • the discharge was stabilized by stacking negative glows, resulting in a glow discharge with low voltage and high current density. 2. By the discharge for 5 hours, an amorphous carbon film having a thickness of 22 was formed on the surface of the conductive substrate 422.
  • FIG. 10 shows a state of glow discharge when the negative glow 424 does not overlap.
  • the hydrogen content of the film was 40% as measured by ERD (elastic recoil particle detection method).
  • the film hardness was Hv 600 in terms of Vickers hardness using a nanoindenter, and the Young's modulus was 50 GPa. Further, the defect area ratio of the film was 1 0 6 the measurement of the critical immobile state current density method is an electrochemical technique (CPCD method).
  • FIG. 11 is a schematic diagram of the measuring device. First, one surface of the conductive substrate 502 is polished to remove the amorphous carbon film. Next, the surface of the conductive substrate 502 on the side from which the amorphous carbon film has been removed is connected to a ground, and the other surface of the amorphous carbon film 504 is coated with a conductive paste by using a conductive paste. A 6 mm electrode 506 is made.
  • a DC voltage is applied from the electrode 506 in the film thickness direction, and a leak current is detected by a force laser 508.
  • a leak current is detected by a force laser 508.
  • the volume resistivity of the film at this time was 1 0 8 ⁇ 1 0 ⁇ cm.
  • the insulating amorphous carbon film prepared as described above was used as a heat dissipation member for a semiconductor element. The fabrication of the semiconductor device will be described.
  • a sintered metal material with a Cu of 35 at% and a Mo of 65 at% is processed into a plate material of about 9 mm length, about 13 mm width and 3 mm thickness to produce a heat dissipation plate (conductive base) for semiconductor element heat dissipation members.
  • a heat dissipation plate conductive base
  • an amorphous carbon film having a thickness of 12 m was formed on this conductive substrate by a treatment time of 2 hours by the method described above.
  • about 0.2 m of chromium and about 0.5 mm of copper are deposited as electrodes on the surface of the amorphous carbon film, and 36 mm of copper and 3 m of nickel are deposited. Electric shock.
  • An IGBT element was soldered to this electrode.
  • semiconductor device E has a cross-section cut at the location of the IGBT element and has the same configuration as that of FIG. (Abbreviated). The configuration of the main part of the semiconductor device E is shown in FIG. 13A.
  • the thermal resistance was measured in the same manner as in Example 1. As a result, the total thermal resistance was about 0.19 KZW.
  • Comparative Example 3 a semiconductor device having the same configuration as the semiconductor device shown in FIG. An example of fabrication and evaluation will be described.
  • An aluminum film having a thickness of 0.4 mm was metallized on both sides of an aluminum nitride plate (insulating plate) having a length of about 9 mm, a width of about 13 mm, and a thickness of about 0.6 mm which had been washed in advance.
  • the same heat sink as that used in Example 5 was soldered to one side of this insulating plate, and the IGBT element was soldered to the other side, and the semiconductor device of Comparative Example 3 (hereinafter referred to as “the semiconductor device”). F ”).
  • the semiconductor device F was fixed on a cooling block for cooling as shown in FIG. 6, and the thermal resistance was measured in the same manner as in Example 5. As a result, the total thermal resistance was about 0.35 KZW.
  • Example 5 As can be seen by comparing the results of Example 5 and Comparative Example 3, the laminated structure of the 0.6 mm-thick aluminum nitride plate of the conventional structure and the cooling plate of Cu_Mo was directly used as Cu—M By forming and integrating a thick amorphous carbon film on o, insulation resistance of several hundred volts or more was secured, and thermal resistance could be reduced by 40% or more.
  • a plurality of the conductive substrates connected to a negative pole are arranged in a film forming furnace so that the conductive substrates face each other, and a negative ground of two adjacent conductive substrates is disposed.
  • the semiconductor device was fabricated through a process of forming an amorphous carbon film by performing a glow discharge by adjusting the sheath width so that the layers overlap each other. As a result, the amorphous carbon film became a low Young's modulus film containing a large amount of hydrogen. Also, by adding Si, the adhesion to the conductive substrate can be increased and the difference in the coefficient of thermal expansion from the Si semiconductor element can be reduced, so that a semiconductor element heat-dissipating member with excellent heat resistance fatigue life can be obtained.
  • the heat radiation member for a semiconductor element according to the present invention is used in a semiconductor device, and the semiconductor device can be used in an electronic circuit or the like.

Abstract

放熱特性および密着性に優れ、低コストで半導体装置を作製することができる半導体素子放熱部材、および、それを用いた半導体装置並びにその製造方法を提供する。半導体素子放熱部材は、導電性基体および水素を含む絶縁性非晶質炭素膜を備え、かつ前記導電性基体の、少なくとも半導体素子を搭載する部分に、絶縁性非晶質炭素膜が設けられている。

Description

半導体素子放熱部材およびそれを用いた半導体装置ならびにその製造方法 技術分野 . 本発明は、 半導体素子に発生する熱を放散 ·冷却するための半導体素子放熱部 材およびそれを用いた半導体装置ならびにその製造方法に関するものである。 背景技術 電力制御を伴う半導体素子の高出力化 ·小型化によって発熱量の増大が問題と なっている。 従来の半導体装置では、 半導体素子を電気的に隔離するため絶縁体 からなる基板に搭載し、 さらにこの絶縁体基板をヒートシンク （放熱板） および 冷却板に搭載したモジュールを構成していた。
電気絶縁性と熱伝導性とが要求されるヒートシンク材料としては、 A 1 N (特 開平 7— 9 9 2 6 8号公報参照） や A 1 2〇3が一般に用いられている。
特開平 7— 9 9 2 6 8号公報に開示されているような A 1 Nのようなセラミツ クス基板を用いた半導体装置の構造の一例としては、 例えば、 A 1 Nからなる絶 縁体基板の両面に C u板などの導電層がろう付けされ、 片方の C u板の表面に N iメツキを施し、 この N iメツキを施した表面に半導体素子を設け、 もう一方の C u板の表面に放熱板をハンダ付けした構造が挙げられる。
また他の構造として、 A 1 Nからなる絶縁体基板の両面に A 1からなる導電層 を接合し、 片方の A 1導電層の表面に半導体素子を設け、 もう片方の A 1導電層 の表面に熱応力緩和を兼ねた C u— M oや A 1 - S i Cからなる放熱板をハンダ 付し、この放熱板にグリースを介して A 1冷却板を設けた構造なども挙げられる。 しかし、 上記に例示したような従来の A 1 N等のセラミックスを用いた半導体 装置は、 その構造が多層且つ複雑であるために、 放熱特性が十分とは言えず製造 コストも高かった。 さらにヒートシンクの放熱特性を向上させるため、 気相合成ダイヤモンド （硬 質絶縁性結晶質炭素膜） 基板や A 1 Nに気相合成ダイヤモンドをコーティングし た基板をヒートシンクとして利用することも報告されている （特開平 1 1一 2 9 2 6 9 2号公報および特開 2 0 0 0— 1 7 4 1 6 6号公報参照） 。
しかし、 熱伝導率の高いダイヤモンドをヒートシンクに用いた場合には、 放熱 特性は向上するものの、 ① （気相合成法により） 成長したダイヤモンドの表面は 凸凹が大きく、 表面の研磨が必要である上に、 充分な平滑性を確保することが非 常に困難、 ②剥離が起こり易く、 また、 ダイヤモンドを成長させるために予め導 電性基体表面をダイャモンド研磨で粗す等の表面活性化処理が必要であり、 さら に、 全ての導電性基体上にダイヤモンドを成長させることができない （例えば、 A 1や C u上にはダイヤモンドを形成することができない） 、 ③成膜速度が遅い ために生産性が低く、 製造コストが高くなる、 ④ダイヤモンドは他の物質との濡 れ性が悪く、 電極形成が容易ではない等の問題があった。
一方、 熱伝導特性ではダイヤモンドに劣るものの製造が容易な非晶質構造を有 する絶縁性非晶質炭素膜を半導体素子の保護層として成膜した例も報告されてい る （特開平 1 0— 3 2 2 1 3号公報参照） 。 さらに、 特開平 1 0— 2 2 3 6 2 5 は、 絶縁性非晶質炭素膜を半導体デバイスの絶縁膜として使用する態様を開示し ている。 このような硬質の非晶質炭素膜はダイヤモンド状カーボン （D L C ) 膜 として、 耐凝着性と耐摩耗性に優れた低摩擦摺動材料として注目されている。 しかし、 半導体素子が I G B T素子等のパワーデバイスである場合、 絶縁性非 晶質炭素膜を保護層として半導体素子に成膜したとき、 この半導体素子の横方向 に対する熱の放散には寄与するものの、 半導体素子の縦方向、 すなわち半導体素 子の保護層が設けられた側と反対側の面に設けられたヒートシンクを介して行う 熱の放散と比較するとその寄与度は小さく、 全体として放熱特性が不充分な場合 があった。
以上に説明したような問題に加えて、半導体装置が過酷な環境下に曝されても、 安定した放熱特性や絶縁耐性を維持し続けることも重要である。 しかしながら、 半導体装置が一 2 0 °C〜 1 5 0 °Cの間での冷熱サイクルに曝された場合に、 ダイ ャモンド膜などを含む多層膜を設けたヒートスプレッダ一では膜の剥離が発生す ることが報告されている （S o l i d— S t a t e E l e c t r on i c s, Vo l . 42、 No. 12、 p 2199-2208 ( 1 998) 参照） 。 このよ うな剥離が発生した場合、 放熱特性や絶縁耐性が低下してしまうことになる。 また、 DLC膜は比較的安価に製造でき、非晶質構造で表面が滑らかであるが、 一方で、 DLC膜は摺動材料として用いられ過酷な摺動負荷に耐えるため、 一般 的に Hv 4000以上の硬さと 600 GP a以上のヤング率を有する。 そのため 内部応力が高く、 剥離や衝撃荷重により欠けやすいという欠点があった。 また、 欠陥面積率が 10— 3以上あるため耐電圧が十分でなく、具体的には 5 V以上の耐 電圧を得るのが困難であった。 膜厚を厚くすると耐電圧は上昇するが、 内部応力 が高いことと導電性基体への密着力が低いため、 微細に欠けて欠陥を生じたり、 膜が剥離してしまったりした。 具体的には厚膜化は 5 m程度が限度であった。
このように、 従来のヒートシンク等の半導体素子に発生する熱を放散 ·冷却す る部材およびこれを用いた半導体装置では、半導体素子に発生した熱の放熱特性、 半導体素子との密着性、 厚膜化の容易性、 前記した部材ゃこれを用いた半導体装 置の低コスト化の全てを高いレベルで満足させることが困難であった。 発明の開示 本発明は、 上記問題点を解決することを課題とする。 すなわち、 本発明は、 放 熱特性および密着性に優れ、 低コストで半導体装置を作製することができる半導 体素子放熱部材、 および、 それを用いた半導体装置並びにその製造方法を提供す ることを課題とする。
上記課題は以下の本発明により達成される。
本発明の第 1の態様は、 導電性基体および水素を含む絶縁性非晶質炭素膜を備 え、 かつ前記導電性基体の、 少なくとも半導体素子を搭載する部分に、 絶縁性非 晶質炭素膜を設けた半導体素子放熱部材である。
前記絶縁性非晶質炭素膜に含まれる水素の含有量は、 20〜60 a t %の範囲 内であることが好ましい。
前記絶縁性非晶質炭素膜は、 ケィ素を含むことが好ましく、 その含有量は、 1 〜50 a t %の範囲内であることが好ましい。
前記絶縁性非晶質炭素膜の前記半導体素子を搭載する側の面に、 絶縁性有機膜 を設けてもよい。
前記導電性基体は、 少なくとも、 Aし Cu、 Mo、 W、 S i、 F eのいずれ か 1つ以上を含む金属基体であることが好ましい。
前記半導体素子は、 バイポーラ型トランジスタ、 MOS型トランジスタ、 およ びダイオードから選択される 1種のパワーデバイス、 または、 大規模集積回路で あることが好ましい。
前記絶縁性非晶質炭素膜の弾性率は、 40〜1 50 GP aであることが好まし く、 前記絶縁性非晶質炭素膜のビッカース硬さは、 Hv 400〜 1500である ことが好ましい。 また、 前記絶縁性非晶質炭素膜の膜厚は 0. l〜200 //mで あることが好ましい。
本発明の第 2の態様は、 導電性基体上に、 少なくとも水素を含む絶縁性非晶質 炭素膜を形成する工程を含む上記の半導体素子放熱部材の製造方法であって、 前記絶縁性非晶質炭素膜が、 プラズマ CVD法により形成される半導体素子放 熱部材の製造方法である。
マイナス極につながれた複数の前記導電性基体を前記導電性基体が互いに対向 するように成膜炉内に配置し、 隣接する 2個の前記導電性基体の負グロ一が互い に重なるようにシース幅を調節してグロ一放電することが好ましい。
複数の前記導電性基体はマイナス極に結線された基体保持具に保持されていて もよい。
処理ガス圧力およびプラズマ電極を操作することにより、 隣接する 2個の前記 導電性基体の負グロ一が互いに重なるようにグロ一放電することが好ましい。 シース幅を S、 基材の対向面間の間隔を Dとしたときに、 前記シースのシース 幅が、
^<S<D
4
を満たすことが望ましい。
前記処理ガス圧力は 1 3〜1330 P aであることが好ましく、 隣接する 2個 の前記導電性基体の対向面間の間隔が 2〜 6 0 mmであることが好ましい。 プラズマ C V D法において用いられる処理ガスは、 炭化水素ガスを含む原料ガ スからなるか、 または炭化水素ガスを含む原料ガスと水素および希ガスの少なく とも 1種を含む希釈ガスとからなることが好ましく、 前記原料ガスが、 さらに少 なくともケィ素を含む有機金属含有ガスおよびハロゲン化合物のうちいずれか 1 種を含むことが好ましい。
前記絶縁性非晶質炭素膜を形成する工程を経た後に、 前記絶縁性非晶質炭素膜 の表面に絶縁性有機膜を形成する工程を経て作製される場合において、 前記絶縁 性有機膜が、 電気泳動を利用して形成されてもよい。
本発明の第 3の態様は、 少なくとも上記の半導体素子放熱部材と、 該半導体素 子放熱部材に搭載される 1個以上の半導体素子と、 を含む半導体装置である。 図面の簡単な説明 図 1 Aおよび図 1 Bは、 本発明の半導体装置の主要部の構成の第 1の例につい て示す模式断面図である。
図 2は、 本発明の半導体装置の構成の第 1の例について主要部以外の構成も含 めて示した模式断面図である。
図 3は、 図 2に示す半導体装置の回路図の一例について示す模式図である。 図 4は、 本発明の半導体装置の主要部の構成の第 2の例について示す模式断面 図である。
図 5は、 本発明の半導体装置の主要部の構成の第 3の例について示す模式断面 図である。
図 6は、 放熱板を有する半導体装置を冷却用ブロック上に設置した一例につい て示した模式断面図である。
図 7 Aおよび図 7 Bは、 従来の半導体装置の主要部の構成の一例について示す 模式断面図である。
図 8は、 本発明の非晶質炭素膜の成膜装置の一例の概略説明図である。
図 9は、 成膜中のグロ一放電の様子を模式的に表した図であって、 図 8の X— X， での断面図である。
図 1 0は、 実施例との比較のため、 成膜中のグロ一放電の様子を模式的に表し た図である。
図 1 1は、 絶縁特性の測定装置の概略図である。
図 1 2は、 絶縁特性を示すグラフであって、 印加電圧に対するリーク電流の変 化を示すグラフである。
図 1 3 Aは、 本発明の半導体装置の主要部の構成の第 4の例について示す模式 断面図であり、 図 1 3 Bは、 窒化アルミニウム絶縁板を用いた従来の半導体素子 放熱部材を含む半導体装置の主要部の構成の一例を示す模式断面図である。 発明を実施するための最良の形態 以下に、 本発明を半導体素子放熱部材、 半導体素子放熱部材の製造方法、 半導 体装置の順に大きくわけて説明する。
(半導体素子放熱部材）
本発明は、 導電性基体上に半導体素子を 1個以上搭載する半導体素子放熱部材 において、 前記導電性基体の、 少なくとも前記半導体素子を搭載する部分に、 水 素を含む絶縁性非晶質炭素膜を設けたことを特徴とする。
従って、 本発明の半導体素子放熱部材は、 半導体素子に発生する熱の放熱特性 に優れ、 半導体素子やその他の部材との密着性に優れ、 さらに、 半導体素子放熱 部材およびこれを用いた半導体装置をより低コス卜で製造することができる。 なお、 本発明において、 「半導体素子放熱部材」 とは、 半導体素子を搭載し、 該半導体素子に発生する熱を放散および Zまたは冷却する部材を意味し、 具体的 には、 ヒートシンク、 ヒートスプレッダ一、 放熱板、 冷却板等と呼ばれるような、 半導体素子に発生する熱の放散や冷却に関与する放熱部材を意味する。
また、 本発明の半導体素子放熱部材は、 導電性基体上に、 少なくともこの導電 性基体と半導体素子との間を電気的に絶縁するように絶縁性非晶質炭素膜を設け たものである。 半導体素子はこの絶縁性非晶質炭素膜上に搭載されるが、 導電性 基体と絶縁性非晶質炭素膜との間や、 絶縁性非晶質炭素膜と半導体素子との間に は、 必要に応じて、 他の膜や基板を設けることができる。 なお、 詳細については 後述する。
本発明の半導体素子放熱部材は、 導電性基体の、 少なくとも半導体素子を搭載 する部分に絶縁性非晶質炭素膜を設けているために、 従来の A 1 N等のセラミツ クスからなる半導体素子放熱部材を用いた部材と比較すると、 半導体素子の厚み 方向に対して半導体装置の構造をより単純で薄い層構成とすることができるため に、 半導体素子の放熱特性に優れ、 低コストでより簡易な構成を有する半導体装 置を得ることができる。
さらに、 ダイヤモンド基板やダイヤモンド層を設けた基板を利用した半導体素 子放熱部材と比較した場合、 絶縁性非晶質炭素膜の成膜速度はダイヤモンドと比 ベると速いために生産性が高く、 製造コストを低くすることができる。
また、 ダイヤモンドはその表面に結晶成長面が現れるためにその表面凸凹が大 きく、 表面の研磨が必要である上に、 充分な平滑性を確保することが非常に困難 であり、 他の物質との濡れ性が悪い。 また多結晶体で粒界を有するために、 極め て脆く、 個々の結晶に起因した熱膨張係数等の物性や構造の異方性を有する。 一 方、 絶縁性非晶質炭素膜は、 結晶構造を有さないために等方的であり、 膜厚が均 一で、 表面凹凸が無く、 他の物質との濡れ性も良好である。
このため、 絶縁性非晶質炭素膜は、 ダイヤモンドと比較して多結晶性に起因す る表面凹凸が無いために、 半導体素子の厚み方向に対して電圧を印加した場合に おいて高く均一な耐電圧性を確保したり、 絶縁性非晶質炭素膜に接して設けられ る電極層の断線等に対する信頼性を向上することができる。 また、 熱膨張係数等 の物性や構造の異方性が無いために、 これらの要因による半導体素子と絶縁性非 晶質炭素膜との間の剥離が起こりにくい。 さらに、 他の物質との濡れ性が良好で あるために、 絶縁性非晶質炭素膜に接して電極等を形成することが容易である。 なお、 特開昭 6 3— 1 2 4 5 5 5号公報ゃ特開 2 0 0 1— 3 3 2 7 9 8号公報 には、 半導体素子に発生する熱を効率的に放散させるために、 金属や S iからな る基体上に擬似ダイヤモンド状カーボン （D L C ) 膜やダイヤモンド状 ·カーボ ン （D L C ) 層 （以下、 両者をまとめて 「ダイヤモンド状炭素 （D L C ) 膜」 と 略す） を用いることが報告されている。 しかしながら、 このダイヤモンド状炭素 (D L C ) 膜に関しては、 その結晶性の有無等、 物性や構造、 組成の詳細につい ては特に触れられていない。 また、 本発明のように導電性基体と半導体素子との 間に設けられる炭素膜を、 上記したような効果の達成を目的として意図的に非晶 質とするような検討は何らなされておらず、 さらに、 後述するように炭素膜に水 素やケィ素を意図的に添加した場合についても何らの検討も為されていない。 また、 本発明に用いられる絶縁性非晶質炭素膜は、 水素を含むことを特徴とす る。 絶縁性非晶質炭素膜が水素を含まない場合には、 絶縁性非晶質炭素膜が脆く なり、 半導体素子との剥離が起こり易くなる。
絶縁性非晶質炭素膜に含まれる水素の含有量は特に限定されないが、 剥離防止 の観点からは 2 0 a t %以上であることが好ましく、 2 5 a t %以上であること がより好ましい。 水素の含有量は多ければ多いほど絶縁性非晶質炭素膜がより柔 軟になるために剥離防止の上では好ましいが、水素の含有量が多すぎる場合には、 絶縁性非晶質炭素膜がポリマー状の構造となり、 強度が大幅に低下することによ り逆に剥離が起こりやすくなる場合がある。 従って、 この観点からは水素の含有 量は 6 0 a t %以下であることが好ましく、 4 0 a t %以下であることがより好 ましい。
本発明の非晶質炭素膜は、 4 0〜1 5 0 G P aの低弾性率を示すものであるこ とが好ましく、 6 0〜1 2 0 G P aであることがより好ましい。 低弾性の非晶質 炭素膜は、 導電性基体に弾性変形や熱膨張 ·熱収縮などが発生しても、 基体の変 形に追従して変形しやすい。 そのため、 非晶質炭素膜に内部応力が発生して破損 したり、 基体から剥離したりする可能性が低減される。
また、 本発明の非晶質炭素膜は、 ピッカース硬さが H v 4 0 0〜 1 5 0 0であ ることが好ましく、 より好ましくは H v 6 0 0〜1 2 0 0である。 ピッカース硬 さが H v 4 0 0〜1 5 0 0と低硬度であると、 導電性基体に弾性変形や熱膨張 · 熱収縮などが発生しても、 基体の変形に追従して変形しやすい。 そのため、 非晶 質炭素膜に内部応力が発生して破損したり、 基体から剥離したりする可能性が低 減される。 非晶質炭素膜の弾性率や硬度が髙すぎると上記の非晶質炭素膜の特性 が低くなる。 また、 弾性率や硬度が低すぎると負荷に対する強度、 耐摩耗性が劣 つてしまう。 また、 非晶質炭素膜に衝撃力が加わっても、 非晶質炭素膜が軟質であると非晶 質炭素膜が変形し易く、 非晶質炭素膜が変形することにより衝撃を受ける面積が 増大し、 面圧が低下する。 その結果、 非晶質炭素膜が受ける最大衝撃力が小さく なり、 非晶質炭素膜が破壌される可能性が低減する。
更に、 剥離を防止し、 より密着性を向上させるためには、 水素に加えて絶縁性 非晶質炭素膜がケィ素も含むことが好ましい。 絶縁性非晶質炭素膜が水素に加え てケィ素を含むことにより、 S iを主たる構成成分とする半導体素子と絶縁性非 晶質炭素膜との熱膨張係数の差を小さくすることができるために、 半導体素子と 絶縁性非晶質炭素膜との熱膨張係数差に起因する応力の発生を緩和できる。 これ により、 絶縁性非晶質炭素膜が水素のみを含有する場合と比較して、 特に大きな 温度変化に曝された場合における剥離の発生をより効果的に防止することができ る。 加えて、 絶縁性非晶質炭素膜の残留応力をより小さくすることができるため に、 ケィ素を含まない絶縁性非晶質炭素膜と比較して、 絶縁性非晶質炭素膜の膜 厚をより厚くすることができ、 耐電圧性をより向上させることも可能である。 絶縁性非晶質炭素膜に含まれるケィ素の含有量は特に限定されないが、 1 a t %〜5 0 a t %の範囲内であることが好ましく、 5 a t %〜3 0 a t %の範囲 内であることがより好ましい。 ケィ素の含有量が 1 a t %未満である場合には、 大きな温度変化に曝された場合に半導体素子と絶縁性非晶質炭素膜との熱膨張係 数差に起因する応力が大きくなり剥離が発生する場合がある。 一方、 5 0 a t % を超える場合には、 絶縁性非晶質炭素膜の導電性が増大し、 半導体素子と導電性 基体との間の絶縁性を確保できなくなる場合がある。
また、 絶縁性非晶質炭素膜の膜厚は、 少なくとも 0 . 1 以上であることが 好ましく、 0 . 5 /x m以上であることがより好ましい。 0 . 1 m未満の場合に は、 半導体素子と導電性基体との絶縁性が得られない場合がある。 また、 絶縁性 非晶質炭素膜の膜厚の上限は特に限定されないが、 2 0 0 /x m以下であることが 好ましく、 半導体素子に発生した熱を導電性基体へと効率的に放散させるために は 1 0 0 以下であることがさらに好ましく、 また、 絶縁性非晶質炭素膜の成 膜に要する時間を考慮した場合には 3 0 i m以下であることがより好ましい。 な お、 本発明においては必要に応じて 2 5 m以上の非晶質炭素膜を形成すること も可能となっている。 これは、 非晶質炭素膜が水素を 2 0〜6 0 a t %と比較的 多く含む膜とすることによって、 有機成分 （C一 H結合） が増え、 低弾性率およ び低硬度を示すため、 導電性基体の変形や熱膨張や熱収縮に対しての応力の発生 が小さく、 非晶質炭素膜の破壊や剥離が起こりにくいためである。
さらに、 非晶質炭素は、 体積抵抗率が 1 0 8〜1 0 1 2 Ω · c m、 また、 強酸 ' 強アルカリに対して安定であるという性質を有する。 そのため、 本発明の非晶質 炭素膜は、 絶縁性や耐食性を有する。 特に、 欠陥面積率が 1 0— 4以下であるのが 好ましく、 この場合、 特に優れた絶縁性や耐食性を有し、 欠陥からのリーク電流 が小さく耐電圧に優れた絶縁性非晶質炭素膜となる。 例えば、 2 2 /^ m厚さで絶 縁破壊耐圧 1 2 0 0 V以上の非晶質炭素膜を得ることができる。
さらに、 本発明の絶縁性非晶質炭素膜は金属並みに高い熱伝導率を有し （約 8 O W/m · K) 、 導電性基体に非晶質炭素膜を直接被覆することができる。 した がって、 半導体素子放熱部材として用いると、 従来のメタル層ノ絶縁板 Zメタル 層 Zハンダ Z放熱板の積層構造に比べて、 シンプルで薄く熱抵抗が極めて小さな 半導体素子放熱部材を得ることができる。
さらに、 絶縁性非晶質炭素膜は単層構造からなるものであってもよいが、 絶縁 性や半導体素子や導電性基体に対する密着性等、 絶縁性非晶質炭素膜に求められ る種々の特性を高いレベルで達成するために、 膜厚方向に対して水素ゃケィ素の 含有量が異なる 2層以上の多層構造や傾斜構造からなるものであってもよい。 一方、 半導体素子放熱部材として要求される絶縁耐圧は、 搭載する半導体素子 の種類や定格に応じて異なるものの、 例えば、 M O S型トランジスタに対しては 約 1 0 0 V以上であることが好ましく、 I G B T素子に対しては約 3 0 0 V以上 であることが好ましく、 1 0 0 0 V以上であれば、 いずれの半導体素子を用いて も十分に対応可能である。
以上に説明したような本発明に用いられる絶縁性非晶質炭素膜は、 電気絶縁性 に優れるため、 導電性基体上の所望の領域に欠陥無く形成された場合には、 この ような要求を満たすに十分な絶縁耐圧を得ることができる。
しかしながら、 実際には十分な耐電圧性を得られない場合があり、 絶縁耐圧が 1 0 0 Vを下回るような場合もある。 これは、 本発明に用いられる絶縁性非晶質炭素膜以外の炭素膜についても一般 的に起こり得る現象であり、 例えば、 S i基板上に DLC膜 （D i amo n d
L i k e C a r b on) をプラズマ CVD法により形成した場合の絶縁耐圧 は 50Vや 70V程度であることが報告されている （NEW D I AMOND, Vo l . 14、 No. 1、 p l 9〜23) 。
このような絶縁耐圧の低下は、 本発明に用いられる絶縁性非晶質炭素膜そのも のの特性に起因するものではなく、 導電性基体上に CVD法 （Ch em i c a 1 Va p o r De p o s i t i o n) 等の気相成膜法を利用して絶縁性非晶質炭 素膜を形成する際に、 塵埃が予め導電性基体表面に付着していたり、 成膜装置内 の塵埃が導電性基体表面に付着したりすることにより、 絶縁性非晶質炭素膜の膜 厚が局所的に薄くなつた箇所 （所謂ピンホール欠陥） が発生しているためである と考えられる。
このようなピンホール欠陥は、 成膜装置の清掃や成膜環境のクリーン化によつ てある程度抑制することができる。 しかし、 成膜条件 （ガス流量や圧力、 パワー 等） によっては、 成膜装置内に塵埃が発生しやすくなる場合がある。 従って、 塵 埃が発生しにくい成膜条件に設定することが好ましいが、 実際には成膜装置の構 造 （ガス配管系等） 上の制約により困難な場合が多い。
このような問題を抜本的に解決するには、 気相成膜を用いて成膜される絶縁性 非晶質炭素膜のような膜ではなく、 有機物からなる絶縁膜を用いることが好適で ある。 しかし、 絶縁性非晶質炭素膜の代りに有機物からなる絶縁膜を用いた場合 には絶縁耐圧を高くするために膜厚を大きくする必要があり、 これに加えて有機 物の熱伝導率は極めて低い （約 lW/m * K程度） ために、 熱抵抗が高くなると いう問題がある。
しかしながら、 本発明においては、 絶縁性非晶質炭素膜の半導体素子を搭載す る側の面に絶縁性有機膜を設けることにより、 ピンホール欠陥部分が絶縁性有機 膜により埋め込まれるため、 優れた放熱特性を保ちつつ、 耐絶縁性を向上させる ことができ、 ピンホール欠陥が多い場合でも、 少なくとも 100V以上の絶緣耐 圧を容易に得ることも可能であり、 ピンホール欠陥が少ない場合には 1000 V 以上の絶縁耐圧を得ることも容易である。 なお、 絶緣性有機膜は、 絶縁性非晶質炭素膜の半導体素子を搭載する側の面全 体を覆うように設けてもよいが、 一部に設けるだけでもよい。 なお、 一部に設け る場合には、 少なくともピンホール欠陥により絶縁性非晶質炭素膜の膜厚が薄く なっている部分を埋め込むように設けることが好ましい。
また、 ピンホール欠陥以外の部分も覆うように絶縁性有機膜を設ける場合、 絶 縁性有機膜の膜厚 （但し、 当該膜厚とは、 ピンホール欠陥以外の部分に設けられ た絶縁性有機膜の膜厚を意味する） としては、 特に限定されないが、 6 m以下 であることが好ましく、 1 m以下であることがより好ましく、 0 . 5 m以下 であることが最も好ましい。 なお、 膜厚が 1 0 mを超える場合には、 放熱特性 が低下する場合がある。
絶縁性有機膜を構成する材料としては、 公知の絶縁性を有する有機材料を用い ることができる。 なお、 このような材料の具体例や、 絶縁性有機膜の形成方法の 詳細については後述する。
本発明に用いられる導電性基体は、 公知の金属材料からなるものであれば特に 限定されないが、 金属材料の熱伝導率が 1 O WZm · K以上であることが好まし く、 1 0 O W/m · K以上であることがより好ましい。
半導体素子の熱を効率的に放散させるために導電性基体の熱伝導率は高ければ 高い程好ましく、 このような観点から、 導電性基体は、 少なくとも Aし C u、 M o、 W、 S i、 F eのいずれか 1つ以上を含むことが好ましい。 導電性基体は、 これら金属単体からなるものであってもよいが、 これらを含む複合材ゃ混合物で あってもよく、 A 1— S i、 A l—S i C、 C u— M o、 C u— W等の合金であ つてもよい。
本発明の半導体素子放熱部材に搭載される半導体素子は、 公知の半導体素子で あれば特に限定されず、 このような半導体素子としては、 例えば、 I G B T素子 等のバイポーラ型トランジスタ、 M O S型トランジスタ、 ダイオード等のパワー デバイスや、 大規模集積回路等の半導体チップを挙げることができる。 本発明の 半導体素子放熱部材は、 半導体素子に発生した熱を効率的に放散することが可能 であるため、 発熱量の大きい半導体素子に対して用いることが好適である。
(半導体素子放熱部材の製造方法） 本発明の半導体素子放熱部材の製造方法は、 少なくとも、 導電性基体上に、 上 記したような水素、 若しくは、 水素及ぴケィ素を含む絶縁性非晶質炭素膜を形成 する工程を経て作製されるものであれば特に限定されない。 なお、 絶縁性非晶質 炭素膜を導電性基体上に形成する際には、 スパッタリング法等の公知の絶縁性非 晶質炭素膜の成膜が可能な成膜方法を利用することができるが、 プラズマ C V D 法により形成されることが好ましい。
プラズマ C V D法は、絶縁性非晶質炭素膜の成膜速度が速い為に生産性が高く、 半導体素子放熱部材をより低コストで作製することが可能である。 また、 成膜に は方向性が無く、 いずれの方向から成膜しても均一な膜厚で成膜することができ るため、 導電性基体が凹凸を有するなどの複雑な形状であっても、 導電性基体上 のいずれの部位にも容易に均一な膜厚の絶縁性非晶質炭素膜を形成することがで きる。 また、 絶縁性非晶質炭素膜が水素に加えてケィ素も含む場合は、 より密着 性が高まるために、 膜厚をより均一とすることができる。
プラズマ C V D法では、 プラス極とマイナス極の二つの電極の間に電圧を加え ることによって、 グロ一放電が生ずる。 このグロ一放電を利用して、 電極間に導 入した処理ガスを活性化して、 マイナス電極側の電極 （基体） に薄膜を堆積させ る。
基体は、 導電性をもつ材料からなれば特に限定はない。 導電性基体は、 体積抵 抗率が 1 0 6 Ω · c m以下であるのが望ましい。
プラズマ C V D法によって導電性基体表面上に非晶質炭素膜を形成する具体的 態様は、 少なくとも水素を含む絶縁性非晶質炭素膜を形成することができれば特 に限定されないが、 マイナス極につながれた複数の導電性基体を基体が互いに対 向するように成膜炉内に配置し、 隣接する 2個の基体の負グロ一が互いに重なる ようにシース幅を調節してグロ一放電することが好ましい。 以下にこの態様につ いて具体的に説明する。
基体は， 成膜炉内に配置されかつマイナス電極に結線された基体保持具に固定 されることにより保持される。 この際、 基体は、 基体が互いに対向する状態で配 置される。 そして、 基体は、 マイナス極に結線された基体保持具に、 基体の少な くとも一部が接触するようにして固定される。 なお、 基体保持具は、 導電性材料 からなれば、 その形状に特に限定はない。 そのため、 基体を載置できる平板状の ほか、 基体の少なくとも一部を固定できる固定具を有する形状でも良い。
基体は、 基体が互いに対向する状態で配置されれば、 配置の形式に特に限定は ないが、 基体が板状であれば、 複数の基体は基体保持部材に厚み方向に平行かつ 並列状態で配置されるのが望ましい。 基体を厚み方向に平行かつ並列状態で配置 すると、 複数枚の基体を成膜炉内に配置できるため、 一度の成膜処理で多数の基 体に成膜が可能となる。 したがって、 処理コストも低減される。
互いに対向する状態で配置された基体は、 複数の導電性基体のうち隣接する 2 個の基体の負グロ一が互いに重なるように、 処理ガス圧力およびプラズマ電源を 操作することによってシース幅を調節して成膜処理を行なう。
ここで、 一般的に 「シース」 とは、 陰極 （基体） を覆うプラズマの 「さや」 で あり、 負グロ一までの発光の弱い領域を指す。 シースでは、 急激な電位降下が生 じ、 正イオンは陰極に向けて加速され、 陰極に衝突する。 衝突によって、 陰極よ り （2次） 電子が放出される。 ( 2次) 電子は、 シースの電位勾配によって加速 されシースから負グロ一域へ入射し、 気体分子を励起させる。 励起された気体分 子は基底状態に戻るとき発光 （グロ一） する。 シースの発光が弱いのは、 電子が 気体分子に衝突しても、 気体分子を励起できるエネルギーまで十分に加速されて いないからである。 すなわち、 本明細書の 「シース幅」 とは、 基体および基体保 持具から負グロ一までの発光の弱い領域の幅である。 そして、 シースは、 基体お よび基体保持具の外面に沿って、 外面から一定の幅 （シース幅 S ) をもって発生 する （図 1 0参照） 。
通常、 低圧気体中で成膜中に、 基体の表面が大きなイオン衝撃を受けると、 基 体表面から成膜された膜を構成する原子が再び気体中に飛散する。 そのため、 ィ オン衝撃の大きい条件で成膜された非晶質炭素膜は、 イオン衝撃を受けることに より、 成膜中の膜表面から軟質な部分がたたきだされ （スパッタリング） 、 硬質 な非晶質炭素膜となる。 そのため、 水素を含む非晶質膜を成膜する場合には、 ィ オン衝撃により C一 H結合からなる有機的で軟質な部分は残らず、 水素量の少な い硬質な非晶質炭素膜となる。 ところが、 隣接する 2個の基体の負グロ一が互い に重なるように処理圧力と電力を調整すると、 放電が安定し、 負グロ一の重なり 部分に低電圧で高電流密度の放電 （高密度プラズマ） が発生する。 低電圧で高電 流密度の放電においては、 イオン衝撃が小さくなるため、 膜の軟質な部分への衝 撃が小さくなる。 その結果、 水素の含有量の多い軟質な膜を成膜することが可能 となると考えられる。 軟質な膜となる理由は、 水素を多く含む膜とすることによ つて、 有機成分 （C一 H結合） が増え、 三次元的に広がる一 C一 C一 C一 C一結 合のネットワークが、 一 C一 C一 H H—C— C一として水素で夕一ミネイトさ れ切られて軟らかくなるためと考えられる。 さらに、 成膜中の膜の損傷が少なく なる結果、 欠損の少ない緻密な膜を成膜することができる。 この膜は、 0 . 1 m程度の薄い膜であっても欠陥面積率が 1 0— 4以下であるため、優れた保護膜と して利用できる。 また、 成膜中の膜のスパッタリングが少なくなる結果、 高速成 膜 （〜約 1 0 x mZ h ) が可能となる。 このように、 本発明の非晶質炭素膜の成 膜方法によれば、 低弾性率で低硬度の、 欠損の少ない非晶質炭素膜の作成が可能 となる。
また、 シース幅が隣接する 2個の基体の対向面間の間隔以下で、 かつ対向面間 の間隔の 4分の 1以上であれば、 負グロ一が重なり合うため、 良好な成膜が可能 となる。 ここでシース幅を S、 基材の対向面間の間隔を Dとすれば、 下記式で表 せる。
^ < S < D
4
逆に、 シース幅が隣接する 2個の基体の対向面間の間隔以上であると、 基体の対 向面間に沿つた負グローが形成されなくなり、 成膜速度が著しく小さくなる。 複数の基体は、 隣接する 2個の基体の対向面間の間隔を 2〜6 0 mmの範囲と なるように配置するのが好ましい。 間隔が 2 mm以下であると、 負グロ一の重な りが強くなり、 成膜条件によっては、 グロ一放電が局所的に強くなつたり、 不安 定となることがある。 また、 6 0 mm以上では、 安定したグロ一放電は得られる ものの、 負グロ一の重なる部分が減少、 または重ならない場合があるため、 成膜 条件によっては適さない場合がある。 2個の基体の対向面間の間隔は、 好ましく は 2〜6 0 mm、 より好ましくは 3〜 4 0 mm、 さらに好ましくは 5〜 3 0 mm である。 この際、 シース幅は、 l〜6 0 mm、 好ましくは 1 . 5〜4 0 mm、 さ らに好ましくは 2. 5〜30mmである。 そして、 上記シース幅となるように、 処理ガス圧力の範囲を 13〜1330 P a、 より好ましくは 66. 5〜1064 P a, さらに好ましくは 1 33~798 P aに調整する。
また、成膜温度は、 500で以下が好ましく、より好ましくは 200〜450°C である。 成膜温度が高すぎると基体に到達した成膜活性種が再び雰囲気へ離脱す る確率が高くなり成膜速度が小さくなる。 また、 成膜温度が低すぎると微妙なァ ークが生じて安定なグロ一放電が困難となる。 なお、 ここで成膜温度とは、 成膜 中の基体表面の温度である。
処理ガスは、 原料ガスからなるか、 または原料ガスと希釈ガスとからなること が望ましい。 処理ガスは、 得られる非晶質炭素膜の組成が所望の組成となるよう に、 その種類や混合比または流量比を適宜選択すればよい。 すなわち、 ケィ素を 含む非晶質炭素膜を得たい場合は、 原料ガスとして、 ゲイ素を含む有機金属含有 ガスやハロゲン化物のガスを用いれば良い。
原料ガスは、 少なくとも炭化水素ガスを含み、 好ましくは、 さらに少なくとも ゲイ素を含む有機金属含有ガスおよびハロゲン化合物のうちのいずれか 1種以上 を含む。 ここで、 炭化水素ガスは、 メタン （CH4) ， ェ夕ン （C2H6) 等の飽和 炭化水素、 エチレン （C2H4) 、 アセチレン （C2H2) 等の不飽和炭化水素、 また はベンゼン等の芳香族炭化水素であることが望ましい。 また、 有機金属含有ガス は、 テトラメチルシラン （S i (CH3) 4： TMS) またはシランであるのが望 ましい。 また、 ハロゲン化合物としては塩化ケィ素を用いることができ、 四塩化 シリコンが望ましい。
希釈ガスの例としては、 水素、 希ガス、 窒素等の不活性ガスが挙げられる。 こ れらは混合して用いても良い。 希釈ガスは、 水素、 He、 または Neからなるの が望ましく、 さらに水素のみからなるのがより望ましい。 アルゴン等の原子量の 大きな希ガスを用いずに成膜を行なうと、 膜が受けるイオン衝撃が小さくなるた め、 成膜中の膜の損傷が低減され、 軟質で欠陥の少ない膜を高速成膜できる。 また、 絶縁耐圧の向上を目的として、 絶縁性非晶質炭素膜の表面に絶縁性有機 膜を形成するような場合、 この絶縁性有機膜の形成方法としては公知の方法を用 いることができる。 しかしながら、 絶縁性有機膜によりピンホール欠陥を埋め込 むように確実に被覆するためには、 液相成膜法を用いることが好ましく、 特に電 気泳動を利用した方法を用いることが好ましい。
なお、 電気泳動を利用する場合には、 絶縁性有機膜は以下に説明するようにし て形成することができる。
絶縁性有機膜を構成する原料 （電着成分） を含む電着液中に、 絶縁性非晶質炭 素膜が形成された導電性基体を浸漬する。 次に、 予め導電性基体に取りつけたリ —ド線や、 電着液中に浸漬した電極を介して、 絶縁性非晶質炭素膜が形成された 導電性基体に電界を印加し、 電着液中に含まれる電着成分を電着させて、 電着膜 を形成する。 その後、 電着膜中に含まれる未反応の成分を除去し、 電着膜を乾燥 させた後、 加熱処理することにより、 ピンホール欠陥部分を埋めこみ、 またこれ 以外の部分を覆うように絶縁性有機膜が形成される。
なお、 電着液中に含まれる電着成分としては、 電着可能な公知の水溶性有機物 を用いることができるが、 例えば、 可溶性ポリイミドおよびァミン変性アクリル ポリマーを混合 ·複合化したポリイミド、 ァミン付加変性エポキシ樹脂、 あるい は、 ブロック化イソシァネート含有アミン付加変性エポキシ樹脂を基体樹脂とす るカチオン粒子等を用いることができる。
また、 電着液に含まれる電着成分以外のその他の成分としては、 水以外にも、 他の溶媒成分として公知の水溶性有機溶媒を用いることができ、 また、 酢酸や乳 酸等の酸類や、 珪酸塩や燐酸アルミニウム等の塩類を用いることができる。
(半導体装置）
本発明の半導体装置は、 上記したような本発明の半導体素子放熱部材と、 該半 導体素子放熱部材の少なくとも絶縁性非晶質炭素膜が形成された部分に搭載され た半導体素子と、 を含むものであれば特に限定されず、 他の構成を有していても よい。 また、 半導体素子放熱部材に搭載される半導体素子は、 1個であってもよ いが、 2個以上であってもよい。
なお、 半導体素子から絶縁性非晶質炭素膜を介して導電性基体へと伝導された 熱は、 自然に放散させてもよく、 空冷や水冷等の公知の冷却方法を利用して強制 的に冷却してもよい。 後者の場合には、 導電性基体そのものが、 このような冷却 機能を兼ねたものであってもよいが、 導電性基体の半導体素子が設けられていな い部分に導電性基体を冷却するための冷却部材を接して設けてもよい。
以下に図面を参照しつつ本発明の半導体装置について具体的に説明するが、 本 発明の半導体装置は以下の構成のみに限定されるものではない。
図 1 Aおよび図 1 Bは本発明の半導体装置の主要部の構成の一例について示す 模式断面図であり、 図 1 Aは、 半導体装置の主要部の構成の概略について示した ものであり、 図 1 Bは、 半導体装置の主要部の構成の詳細 （半導体素子厚み方向 の層構成） について示したものである。 図 1 Aおよび図 1 B中、 1 0は絶縁性非 晶質炭素膜、 1 1は放熱板 （導電性基体） 、 2 0は半導体素子、 1 1 0、 1 2 0、 1 2 1は中間層、 1 2 2ははんだ層、 2 0 0は半導体装置を示す。
図 1 Bからわかるように、 半導体装置 2 0 0は、 放熱板 1 1上に中間層 1 1 0 を介して絶縁性非晶質炭素膜 1 0が設けられ、 絶縁性非晶質炭素膜 1 0上に順次 積層された中間層 1 2 0、 1 2 1、 はんだ層 1 2 2を介して半導体素子 2 0が搭 載されている （なお、 図 1 Aおよび図 1 B並びにこれ以降において説明する半導 体装置の説明に際して、 「上」 「上側」 「上面」 とは、 導電性基体に対して半導 体素子が設けられた側の面 ·方向を意味し、 「下」 「下側」 「下面」 とは、 導電 性基体に対して半導体素子が設けられた側と反対側の面 ·方向を意味するものと する） 。
半導体装置 2 0 0は例えば次のようにして作製することができる。 まず、 放熱 板 1 1上に中間層 1 1 0、 絶縁性非晶質炭素膜 1 0、 中間層 1 2 0、 中間層 1 2 1の順に積層形成する。 次に、 中間層 1 2 1と半導体素子 2 0とをはんだ付けす ることにより半導体装置 2 0 0を得ることができる。 なお、 半導体素子 2 0は、 そのはんだ付けする面に、 予め中間層 （不図示） が設けられているものである。 放熱板 （導電性基体） 1 1は、 既述したような金属材料から構成されるもので あり、 例えば、 C u— M o合金基板や A 1— S i合金基板が用いられる。
また、 中間層 1 1 0は、 放熱板 1 1と絶縁性非晶質炭素膜 1 0との間の接着性 をより強固にするために設けられるものであり、 中間層 1 2 0、 1 2 1は、 絶縁 性非晶質炭素膜 1 0と半導体素子 2 0との間に設ける電極や、 絶縁性非晶質炭素 膜 1 0と半導体素子 2 0との接着性をより強固にするために設けられるものであ るが、 必要に応じて省略してもよく、 前記した以外の構成であってもよい。 例えば、 中間層 1 10は、 T i、 C r、 S i、 A 1等の金属や、 これら金属の 窒化物、 炭化物等からなり、 プラズマ CVD法やスパッタリング法等により放熱 板 1 1上に形成される。 また、 中間層 1 20は、 T i等からなる金属をスパッ夕 リング法等により絶縁性非晶質炭素膜 10表面に形成され、 中間層 121は、 C u等からなる金属をスパッタリング法やめつき法により中間層 1 20表面に形成 される。 なお、 中間層 1 10、 120、 1 21の厚みは特に限定されないが、 0. 0 1 m〜50 の範囲内であることが好ましい。
なお、 半導体装置 200は、 放熱板 1 1の下面に接するように、 半導体素子 2 0で発生し、 放熱板 1 1に伝導された熱を強制的に冷却するための、 空冷や液冷 式の冷却部材等を接着して設けてもよい。 このような冷却部材を設けることによ り、 半導体素子 20に発生する熱をより効果的に放散することが可能となる。 なお、 この際の接着に用いる接着材料としては、 例えばグリースゃ蠟などを用 いることができるが、 より熱抵抗の低い蠟を用いることが好ましい。
次に、 従来の半導体装置の主要部の構成について図面を用いて説明する。 図 7 Aおよび図 7 Bは、 従来の半導体装置の主要部の構成の一例について示す模式断 面図であり、 図 7 Aは、 半導体装置の構成の概略について示したものであり、 図 7 Bは、 半導体装置の構成の詳細 （半導体素子厚み方向の層構成） について示し たものである。 図 7 Aおよび図 7 B中、 30は絶縁板、 1 10 ' は中間層、 1 1 1は中間層、 1 12ははんだ層、 300は半導体装置を示し、 中間層 1 1 1は図 1 Bに示す中間層 121と実質的に同等の機能 ·構成を有し、 符号 1 1 0 ' 、 1 1 1、 1 12および 300以外の図 1 Bと同じ番号の符号で示される部材は、 図 1 Bに示す符号と実質的に同等の機能 ·構成を有する部材を意味する。 また、 絶 縁板 30は、 半導体素子 20と放熱板 1 1とを絶縁するために設けられた板状の A 1 Nやダイヤモンド等の絶縁体からなるものである。
図 7 Aおよび図 7 Bからわかるように、 半導体装置 300は、 放熱板 1 1上に 順次積層されたはんだ層 1 12、 中間層 1 1 1、 中間層 1 10 ' を介して絶縁板 30が設けられ、 絶縁板 30上に順次積層された中間層 120、 中間層 121、 はんだ層 122を介して半導体素子 20が搭載されている。
なお、 半導体装置 300は例えば次のようにして作製される。 まず、 絶縁板 3 0の片面に中間層 1 1 0、 中間層 1 1 1を順次積層し、 もう片方に中間層 1 2 0、 中間層 1 2 1を順次積層する。 次に、 絶縁板 3 0の中間層 1 1 1が設けられた側 の面と放熱板 1 1とをはんだ付けすることにより接着し、 絶縁板 3 0の中間層 1 2 1が設けられた側の面と半導体素子 2 0とをはんだ付けし、 半導体装置 3 0 0 を得ることができる。 なお、 半導体素子 2 0は、 そのはんだ付けする面に、 予め 中間層 （不図示） が設けられているものである。
図 1 Aに示す本発明の半導体装置 2 0 0と図 7 Aに示す従来の半導体装置 3 0 0とは、 半導体素子 2 0と放熱板 1 1とを絶縁する部材が異なることを除けば、 主要な構成は概ね等しいものである。 しかし、 両者を比較した場合、 半導体装置 2 0 0の方が半導体装置 3 0 0よりもその層構成が簡易であり、 また、 半導体装 置の作製に際して必要なはんだ付けの回数も、 半導体装置 3 0 0では 2回であつ たのに対して、 半導体装置 2 0 0では 1回で済み、 作製工程がより簡易である。 また、 絶縁体 3 0の厚みが数百; u m程度であるのに対して、 絶縁性非晶質炭素 膜 1 0の厚みは既述したように 0 . 1 m〜数十/ i m程度の厚みであり、 さらに、 上記したように半導体装置 2 0 0の方が半導体装置 3 0 0よりも層構成が簡易で ある。 従って、 半導体装置 2 0 0の方が半導体装置 3 0 0よりも、 半導体素子 2 0と放熱板 1 0との間隔をより小さくできるために、 半導体素子 2 0で発生した 熱を、 放熱板 1 0へと伝達し、 放散させる場合の放熱効率を高くすることができ る。
この場合、 半導体素子 2 0に通電した際の発熱量が同じでも、 半導体装置 2 0 0に設けられた半導体素子 2 0の方が、 半導体装置 3 0 0に設けられた半導体素 子 2 0よりも発熱温度をより低く抑えることができるため、 短絡耐量ゃアバラン シェ耐量等の過度な温度上昇による半導体素子 2 0の破壊がより起こりにくくな る。
また、 半導体素子 2 0に対して許容される最高発熱温度が同じでも、 半導体装 置 2 0 0に設けられた半導体素子 2 0の方が、 半導体装置 3 0 0に設けられた半 導体素子 2 0よりもより多くの電流を流すことが可能である。 このため、 半導体 素子 2 0として同等のものを用いても半導体装置 2 0 0の方が半導体装置 3 0 0 よりもより大きな電流を制御することができ、 半導体装置が複数の半導体素子を 用いて構成されるような場合には、使用する半導体素子の数がより少なくて済み、 コストを低減することが可能である。
一方、 従来の半導体装置において、 導電性基体上にダイヤモンド膜を設けた半 導体素子放熱部材を用いているような場合には、 図 1 Aに示す半導体装置 2 0 0 において、 符号 1 0で示される部分にダイヤモンド膜が設けられる。 ダイヤモン ド膜を用いた場合には、 本発明の半導体装置と同様の構成とすることが可能であ るものの、 同一の膜厚を形成するために必要な時間が、 絶縁性非晶質炭素膜に対 してダイヤモンド膜では数倍から十数倍程度である。 加えて、 ダイヤモンド膜形 成後にその表面を平滑化するための研磨工程が新たに必要となる。しかしながら、 本発明の半導体装置では、 絶縁性非晶質炭素膜を用いているため、 符号 1 0で示 される絶縁部材の成膜に要する時間が短い上に、 上記したような研磨工程も不要 であるために、 製造コストを低くすることができる。
次に、 図 1 Aおよび図 1 Bに示す半導体装置の構成をベースとした半導体装置 のより詳細な構成例について説明する。 図 2は、 本発明の半導体装置の他の一例 について示した模式断面図であり、 具体的には、 図 1 Aに示す半導体装置の主要 部の構成に加えて、 主要部を囲む部分や配線等のようなその他の構成についても 示したものである。
図 2中、 4 0、 4 1、 4 2は引出電極、 5 0、 5 1、 5 2はバスバー、 6 0、 6 1 , 6 2は配線、 7 0、 7 1は樹脂プロック、 8 0は封止用ゲル、 2 0 1は半 導体装置を示し、 その他の符号で表される部材は、 図 1 Aおよび図 1 Bに示すも のと同等の機能 ·構成を有するものである。 なお、 図 2において、 放熱板 1 1と 絶縁性非晶質炭素膜 1 0との間に設けられるその他の層については記載を省略し たが、 図 1 Bと同様である。 また、 図 2に示す引出電極 4 0は、 図 1 Bに示す中 間層 1 2 1、 1 2 2に相当する部材であり、 この引出電極 4 0と半導体素子 2 0 との間に設けられるはんだ層については記載を省略してある。
半導体装置 2 0 1は、 放熱板 1 1の片面には、 放熱板 1 1の片面全面を覆うよ うに絶縁性非晶質炭素膜 1 0が設けられ、 絶縁性非晶質炭素膜 1 0上に設けられ た引出電極 4 0を介して半導体素子 2 0が搭載されている。 なお、 図 2に示す半 導体装置 2 0 1において、 絶縁性非晶質炭素膜 1 0は、 放熱板 1 1の片面全面を 覆うように設けられているが、 必ずしも放熱板 1 1の片面全面を覆うように設け る必要はなく、 少なくとも半導体素子 2 0と放熱板 1 1とが絶縁されるように設 けられていればよい。
また、 半導体素子 2 0の引出電極 4 0が設けられた側と反対側の面には引出電 極 4 1および 4 2が設けられている。放熱板 1 1の両側には、 放熱板 1 1が「凹」 の字の底辺を成し、 「凹」 の字の両側の縦線を成すように樹脂ブロック 7 0およ び 7 1が設けられている。
樹脂プロック 7 0の中央部近傍には、 樹脂プロック 7 0を横方向に貫くように バスバー （ェミツ夕用） 5 1が設けられており、 バスバ一 5 1は配線 6 1を介し て、 半導体素子 2 0のェミツ夕電極に相当する引出電極 4 1と接続されている。 また、 樹脂ブロック 7 1の中央部近傍には、 樹脂ブロック 7 1を横方向に貫くよ うにバスバー （コレクター用） 5 0が設けられており、 バスバー 5 0の更に上側 に樹脂ブロック 7 1を横方向に貫くようにバスバー （ゲート用） 5 2が設けられ ている。 バスバー 5 0は、 半導体素子 2 0のコレクター電極に相当する引出電極 4 0と配線 6 0を介して接続されており、 バスバ一 5 2は、 半導体素子 2 0のゲ ート電極に相当する引出電極 4 2と配線 6 2を介して接続されている （なお、 横 方向とは、 導電性基体の幅方向を意味し、 これ以降において説明する半導体装置 の説明に際しても同様とする） 。
また、 放熱板 1 1、樹脂ブロック 7 0、 樹脂ブロック 7 1で囲まれた空間には、 この領域と接している絶縁性非晶質炭素膜 1 0、半導体素子 2 0、弓 I出電極 4 0、 4 1、 4 2、 バスバ一 5 0、 5 1、 5 2、 配線 6 0、 6 1、 6 2、 樹脂プロック 7 0、 7 1の部分を外気と遮断するように、 封止ゲル 8 0が充填してある。
なお、 図 2に示す半導体装置 2 0 1のような構成において、 半導体装置 2 0 1 が主に放熱板 1 1と絶縁性非晶質炭素膜 1 0とからなる 1つの半導体素子放熱部 材上に複数の半導体素子 （例えば、 6個の I G B T素子） や、 ダイオード等が搭 載されているような場合には、 半導体装置 2 0 1の回路構成は例えば図 3のよう に示すことができる。
図 3は、 図 2に示す半導体装置の回路図の一例について示す模式図であり、 図 3中、 Bは電源、 D 1〜D 6はダイオード、 3 1〜3 6は1 0 8丁素子 （図 2中 の半導体素子 2 0に相当する） 、 G 1〜G 6はゲート電極端子、 M 1〜M 3はモ 一夕用端子 （三相インバーターを構成） を表す。 なお、 G 1〜G 6ぉょびM 1〜 M 3は不図示の配線により半導体装置外部に設けられた不図示の回路 ·モー夕等 と接続されている。
次に、 図 1 Aに示した半導体装置 2 0 0とは異なる構成を有する半導体装置に ついて説明する。 図 4は、 本発明の半導体装置の主要部の構成の他の例について 示す模式断面図であり、 図 4中、 1 0は絶縁性非晶質炭素膜、 1 2は冷却板 （導 電性基体） 、 2 0は半導体素子、 2 1 0は半導体装置を示す。 なお、 図 4中、 半 導体素子 2 0と絶縁性非晶質炭素膜 1 0との間には、 図 1 Aに示す半導体装置 2 0 0と同様に、 絶縁性非晶質炭素膜 1 0上に順次、 中間層 1 2 0、 1 2 1、 はん だ層 1 2 2が設けられているが記載を省略してある。
半導体装置 2 1 0は、 片方の面がフィン形状でもう片方の面が平坦状からなる 冷却板 （導電性基体） 1 2の平坦状の面に絶縁性非晶質炭素膜 1 0を設け、 不図 示の中間層およびはんだ層を介して、 絶縁性非晶質炭素膜 1 0上に半導体素子 2 0が搭載された構成を有している。
半導体装置 2 1 0は例えば次のようにして作製することができる。 まず、 片方 の面が予めフィン形状に成形加工された冷却板 （導電性基体） 1 2の平坦状の面 に絶縁性非晶質炭素膜を設け、 既述したような方法で中間層を設ける。 次に、 こ の中間層と半導体素子 2 0とをはんだで接着することにより半導体装置 2 1 0を 得ることができる。
半導体装置 2 1 0は、 放熱効率の高いフィン形状の部分を空気等の流体等と接 触させることにより、 半導体素子 2 0から冷却板 1 2に伝導された熱を強制的に 半導体装置 2 1 0の外部へと放散することができる。 一方、 半導体装置 2 0 0や 半導体装置 3 0 0の放熱板 1 1の下面にも蠟付けする等により、 図 4に示すもの と同様な冷却板 1 2をフィン状の部分を下側にして設けることもできる。
しかし、 半導体装置 2 1 0は、 半導体装置 2 0 0や半導体装置 3 0 0と比較す ると、 半導体素子 2 0の強制的な冷却手段として機能する冷却板 1 2との距離が 短いために放熱特性が優れるのみならず、 全体としての構成もより簡易とするこ とができる。 なお、 半導体装置 2 0 0において、 放熱板： lの下面に冷却板 1 2を設けるよ うな場合には、 放熱板 1 1の熱膨張係数を絶縁性非晶質炭素膜 1 0と冷却板 1 2 との中間となるように調整することにより、 半導体素子 2 0の発熱温度と冷却板 1 2のフィン部分近傍の温度との差が大きな場合においても、 これら 3つの部材 の間で発生する熱応力をより効果的に緩和することができる。
なお、 冷却板 （導電性基体） 1 2を構成する材料としては、 既述したような金 属材料を用いることができるが、 フィン形状への加工の容易さの観点からは、 铸 造性ゃ塑性加工性に優れたアルミニウム合金であることが好ましい。
次に、 図 4に示す半導体装置 2 1 0の構成をベースとした他の構成例について 示す。 図 5は、 本発明の半導体装置の主要部の構成の他の例について示す模式断 面図であり、 図 5中、 1 3は放熱板、 2 2 0は半導体装置を示し、 これ以外の符 号で示される部分については図 4に示す半導体装置 2 1 0と同様である。
なお、 図 5中、 半導体素子 2 0と放熱板 1 3との間には、 はんだ層が設けられ ているが記載を省略してあり、絶縁性非晶質炭素膜 1 0と冷却板 1 2との間には、 絶縁性非晶質炭素膜 1 0側から冷却板 1 2側へと順に、 中間層 1 1 0、 1 1 1、 はんだ層 1 1 2が設けられているが記載を省略してある。 また、 放熱板 1 3は符 号 1 1や 1 2で示される導電性基体と同様の金属からなるものであり、 例えば、 S i— A 1合金基板が用いられる。 なお、 放熱板 1 3の厚みとしては、 0 . 1〜 5 mm程度のものが好適に用いられる。
半導体装置 2 2 0は例えば次のようにして作製することができる。 まず、 放熱 板 1 3の片面に絶縁性非晶質炭素膜 1 0を設け、 次に、 放熱板 1 3の絶縁性非晶 質炭素膜 1 0が設けられた側の面に、 図 7 Bに示す半導体装置 3 0 0と同様に中 間層 1 1 0、 1 1 1を順次設け、 その後、 中間層 1 1 1と冷却板 1 2の平坦状の 面とをはんだ付けする。 最後に、 放熱板 1 3の絶縁性非晶質炭素膜 1 0が設けら れた側と反対側の面に半導体素子 2 0をはんだ付けにより接着することにより半 導体装置 2 2 0を得ることができる。
半導体装置 2 2 0においては、 放熱板 1 3を電極として利用することができ、 図 1 Aに示す半導体装置 2 0 0と比較すると電極層として機能する絶縁性非晶質 炭素膜の上側に設けられる中間層 1 2 0、 1 2 1が不要であり、 電極として機能 する放熱板 1 3の厚みが厚いために半導体素子 20に大電流が流れた場合の電気 抵抗を小さくすることができる。
図 13 Aは、 本発明の半導体装置の主要部の構成の第 4の例について示す模式 断面図であり、 図 13 Bは、 窒化アルミニウム絶縁板を用いた従来の半導体素子 放熱部材を含む半導体装置の主要部の構成の一例を示す模式断面図である。 図 1
3 Aでは、 放熱板 （Cu— Mo) 610上に厚膜の非晶質炭素膜 608が形成さ れて一体化されている。 602は108丁素子、 604ははんだ層、 606は電 極、 612はグリース、 6 14はアルミニウム冷却板を表す。 一方、 図 13 Bは、 窒化アルミニウム絶縁板 620の両面に膜厚 0. 4 mmのアルミニウム膜 （61 8、 622) を形成した従来の態様である。 61 6および 624ははんだ層を表 す。 実施例 以下に本発明を実施例を挙げてより具体的に説明する。 但し、 本発明は以下の 実施例に限定されるものではない。
(実施例 1 )
実施例 1では、 図 1 Aに示す半導体装置と同様の構成を有する半導体装置を、 導電性基体上に直流プラズマ CVD法により絶縁性非晶質炭素膜を形成する工程 を経て作製し、 評価した例について説明する。
ぐ半導体装置の作製 >
Cuが 35 a t %および Moが 65 a t %である金属板を縦約 9 mm横約 1 3 mm厚さ 3mmの板材に加工し、 半導体素子放熱部材用の放熱板 （導電性基体） を作製した。 次に、 この放熱板を洗浄後、 その片面にスパッタリング法により C r膜を膜厚が 0. 2 zmとなるように形成した。
その後、 C r膜を片面に形成した放熱板をプラズマ CVD装置の真空チャンバ 一内の試料台に設置し、 真空チャンバ一内を 1. 3 X 1 0— 2P a以下となるまで 排気した。 次に、 原料ガスとしてメタンを 50 s c cm、 テトラメチルシランを
4 s c cm、 また、 希釈ガスとしてアルゴンを 30 s c cm、 水素を 30 s c c m導入し、 全圧を 533 P aに保ち、 試料台との対極の間に直流電圧を印加し、 水素とゲイ素とを含む絶縁性非晶質炭素膜を放熱板の片面に設けられた C r膜表 面に膜厚が約 3 xmとなるように形成した。 なお、 絶縁性非晶質炭素膜の成膜に 要した時間は約 30分であり、 同じ膜厚のダイヤモンド膜を形成するのに数時間 要するのと比較すると、 極めて短時間で成膜することができた。 また、 成膜され た絶縁性非晶質炭素膜に含まれる水素の含有量を、 ERD法 （弾性反跳粒子法） により測定したところ 30 a t %であり、 ケィ素の含有量を EPMA (E 1 e c t r o n P r o b e M i c r o An a l y z e r) により j定したところ 16 a t %であった。
また、 絶縁性非晶質炭素膜の結晶性について X線回折により Cu管球を用いて 加速電圧 40 k V、 電流 300mA、 回折角測定領域 1 0 ° 〜 80 ° として評価 したところ、 導電性基体成分の Cu、 Mo、 および、 導電性基体上に設けられた C r膜に起因する C rに起因する回折線以外にはシャープな回折線は確認されず、 絶縁性非晶質炭素膜は非晶質であることが確認ざれた。
その後、 絶縁性非晶質炭素膜の表面にスパッタリング法により電極としてアル ミニゥム膜を膜厚が約 1 Aimとなるように形成し、 さらに、 このアルミニウム膜 上にめっき法により N i膜を膜厚が約 2 /imとなるように形成した。 最後に、 N i膜の表面に、 縦横のサイズが放熱板と同等の I GBT素子をはんだ付けするこ とにより実施例 1の半導体装置 （以下、 「半導体装置 A」 と略す） を得た。
<評価 >
半導体装置 Aを、図 6に示すように冷却用の冷却ブロック上に固定した。次に、 I GBT素子のエミッターコレクタ間に電源電圧を印加し、 I GBT素子の発熱 が 80Wとなるようにゲート電圧を調整して熱抵抗と半導体素子の上昇温度とを 測定した。
なお、 図 6は、 放熱板を有する半導体装置 （例えば、 主要部の構成が図 1 Aお よび図 7 Aに示す半導体装置） を冷却用ブロック上に設置した一例について示し た模式断面図である。 図 6において、 放熱板 1 1の半導体素子 20が設けられた 側と反対側の面と接するように、 冷却水用流路 91を設けた冷却ブロック 90が グリース (不図示) を介して設けられており、 半導体素子 20から放熱板 1 1へ と伝導された熱が冷却ブロック 90に放散される。 上記の測定に際しては、 温度 25°Cの環境下で、 冷却プロックの 90の温度がほぼ一定に保たれるように温度 65 の冷却水を冷却水用流路に流して実施した。
上記したようにして測定した結果、 主に放熱板と絶縁性非晶質炭素膜とからな る半導体素子放熱部材の全熱抵抗は約 0. 16KZWであり、 また、 I GBT素 子の温度上昇は約 1 3°Cであった。 なお、 I GBT素子から大気中へと放散され る熱量は、 I GBT素子から半導体素子放熱部材を通じて冷却プロックへと放散 される熱量と比較するとごく僅かであると考えられるため、 上記の結果は実質的 に後者の経路による放熱に起因するものとして扱うことができる。
(比較例 1 )
比較例 1では、 図 7 Aに示す半導体装置と同様の構成を有する半導体装置を、 作製し、 評価した例について説明する。
<半導体装置の作製 >
予め洗浄した縦約 9 mm横約 13 mm厚さ約 0. 6 mmの窒化アルミニウム板 (絶縁板） の両面に、 貼り合わせ法により膜厚 0. 4mmのアルミニウム膜を形 成し、 さらにめつき法により膜厚 5 μπιの N i膜を形成した。
次に、 この絶縁板の片面に、 実施例 1で用いたものと同じ放熱板をはんだ付け し、 もう片方の面に I GBT素子をはんだ付けして比較例 1の半導体装置（以下、 「半導体装置 B」 と略す） を得た。
<評価>
半導体装置 Bを、 図 6に示すように冷却用の冷却プロック上に固定し、 実施例 1と同様にして熱抵抗と半導体素子の上昇温度とを測定した。 その結果、 全熱抵 抗は約 0. 24KZWであり、 I GBT素子の温度上昇は約 20°Cであった。 実施例 1と比較例 1との結果を比較すれば判るように、 半導体装置 Aは半導体 装置 Bよりも、 熱抵抗を 30%以上低減することができ、 また、 I GBT素子の 温度上昇を 7 °C押さえることができた。
(実施例 2)
ぐ半導体装置の作製 >
Cuが 35 a t %および Moが 65 a t %である金属板を縦約 8 cm横約 24 cm厚さ 3mmの板材に加工し、 半導体素子放熱部材用の放熱板 （導電性基体） を作製した。 次に、 この放熱板を洗浄後、 その片面に実施例 1と同様にして C r 膜、 絶縁性非晶質炭素膜、 アルミニウム膜、 N i膜を順次積層し、 この上に 6個 の I GBT素子 （縦約 9mm横約 1 2mm) と、 6個のダイオード （縦約 6 mm 横約 1 1mm) をはんだ付けした。
更に、 放熱板の周囲をプラスチック （樹脂ブロック） によりモ一ルドし、 バス バー等を配線し、 バスバーと I GBT素子およびダイオードに接して設けた電極 とをワイヤーボンドにより接続し、 その後、 プラスチックで周囲を囲われた放熱 板上に樹脂を流しこんで封止し、 I GBT素子の箇所で切断した断面が図 2と同 様の構成を有し、図 3に示す回路構成を有する実施例 2の半導体装置（以下、 「半 導体装置 C」 と略す） を得た。
<評価>
半導体装置 Cの放熱板の下面にグリースを塗布し、 図 6に示すようにアルミ二 ゥム製の水冷ブロックに固定し、 水冷ブロックの温度が一定に保たれるように、 65°Cの冷却水を冷却水用流路に流しながら、 冷熱サイクル試験 （大気中、 一 4 0 〜 + 105°Cの温度サイクル） を行った。 その結果、 3000回以上の冷熱 サイクルを行った後でも、 I GBT素子と放熱板との間には剥離が発生しなかつ た。
この結果から、 本発明の半導体素子放熱部材を用いた半導体装置では、 過酷な 環境下に曝されても、半導体素子と半導体素子放熱部材との間で剥離が発生せず、 安定した放熱特性と絶縁耐性とを維持し続けることができることがわかる。
(実施例 3 )
<半導体装置の作製 >
RFプラズマ CVD装置を用いて絶縁性非晶質膜を形成した以外は実施例 1と 同様にして、 実施例 3の半導体装置 （以下、 「半導体装置 D」 と略す） を作製し た。
なお、 RFプラズマ CVD装置による絶縁性非晶質膜の形成は以下のように行 つた。 まず、 C r膜を片面に形成した放熱板を、 RFプラズマ CVD装置の真空 チャンバ一内に設置し、 真空チャンパ一内を 3 X 10'3P a以下となるように排 気した。次に、原料ガスとしてメタンを導入して真空チャンバ一内の圧力を 1 3. 3 P aに設定した。 その後、 試料台に 1 3. 5 6 MH zの RF電圧を印加し、 水 素を含む絶縁性非晶質炭素膜を 1 m形成した。 絶縁性非晶質炭素膜に含まれる 水素の含有量を ERD法により測定したところ約 2 7 a t %であった。
また、 絶縁性非晶質炭素膜の結晶性について X線回折により C u管球を用いて 加速電圧 40 k V、 電流 3 0 0mA、 回折角測定領域 1 0 ° 〜 8 0 ° として評価 したところ、 導電性基体成分の C u、 Mo、 および、 導電性基体上に設けられた C r膜に起因する C rに起因する回折線以外にはシャープな回折線は確認されず、 絶縁性非晶質炭素膜は非晶質であるこ.とが確認された。
<評価>
半導体装置 Dを用いて、 実施例 1と同様にして熱抵抗と半導体素子の上昇温度 とを測定した。 その結果、 半導体素子放熱部材の全熱抵抗は約 0. 1 6 KZWで あり、 また、 I GBT素子の温度上昇は約 1 3 であった。
(実施例 4)
以上に説明した実施例および比較例では、 放熱特性や、 剥離性について評価し たが、 次に絶縁性有機膜を設けた場合の絶縁耐圧特性について評価した例を以下 に示す。 なお、 絶縁性有機膜を設けた場合の絶縁耐圧特性の効果の確認を容易に するため、 導電性基体としては SUS材を用い、 また、 導電性基体表面に埃塵が 付着しやすい環境にて実施例 4の半導体素子放熱部材を作製した。
ぐ半導体素子放熱部材の作製 >
一絶縁性非晶質炭素膜の形成一
まず、 導電性基体として、 直径 3 0mm、 厚み約 3mmの SUS製の円盤状の 導電性基体を準備した。 次に、 この導電性基体を洗浄することなく、 そのままプ ラズマ CVD装置の真空チャンバ一内の試料台に設置し、真空チャンバ一内を 1. 3 X 1 0— 2P a以下となるまで排気した。 次に、 原料ガスとしてメタンを 5 0 s c cm、 テトラメチルシランを 4 s c c m、 また、 希釈ガスとしてアルゴンを 3 0 s c cm、 水素を 3 0 s c cm導入し、 全圧を 5 3 3 P aに保ち、 試料台との 対極の間に直流電圧を印加し、 水素とケィ素とを含む絶縁性非晶質炭素膜を導電 性基体の表面 （試料台と接していた面 （以下、 「裏面」 と略す） 、 および、 反対 側の面） と側面とに形成した。 導電性基体の表面に形成された絶縁性非晶質炭素 膜の膜厚は約 3 mであった。 なお、 光学顕微鏡で、 導電性基体の表面を観察し たところ、 ピンホール欠陥が数百/ i m四方に 1個程度の割合で観察され、 ピンホ ール欠陥の大きさは最大で直径 1 0 m前後であった。
-絶縁性有機膜の形成一
次に、 導電性基体の裏面にリード線をはんだ付けし、 側面、 裏面およびリード 線をエポキシ系の樹脂にて被覆した。
その後、 ガラス製のセル （電着槽） 内に、 上記したような処理を施した導電性 基体と、 この導電性基体の表面に形成された絶縁性非晶質炭素膜と対向するよう に、 導電性基体の表面から 2 c m離れた所に対向電極として銅板を設置し、 銅板 およびリード線を電源に接続した。 さらに、 導電性基体と対向電極とが完全に水 没するように下記組成物からなる熱可塑性カチオン型電着組成物を含む電着液を 注いだ。
•水性分散体： 4 . 9重量部
•シクロへキサノン： 1 4 . 0重量部
• ァ一プチルラクトン： 3 . 5重量部
• N—メチルピロリドン： 1 7 . 5重量部
•水： 6 0 . 1重量部
なお、 この電着液は、 上記水性分散体が、 可溶性ポリイミドおよびァミン変性 アクリルポリマーを混合 ·可溶したポリイミド粒子からなり、 具体的には J S (株） 製 E D P 0 0 1を用いた。
次に、 対向電極に対して、 導電性基体の電圧が一 1 0 Vとなるように電圧を 1 0秒間印加して、 絶縁性非晶質炭素膜上に電着膜を形成した。 具体的には、 絶縁 性非晶質炭素膜 （ピンホールが存在する部分も含む） 表面近傍において、 水の力 ソ一ド分解により水酸化物ィオンが生成され、 p Hが上昇することによりプロト ンが中和され、 水性分散体が中性のコロイド粒子となり、 このコロイド粒子がピ ンホールの周囲や絶縁性非晶質炭素膜上に析出 （電析） し、電着膜が形成される。 電着膜を形成後、 導電性基体を電着槽から引き上げ、 下記組成物からなる洗浄 液中に浸漬して、 電着していない未反応のカチオンを除去した。 •シクロへキサノン： 1 3重量部
• ァ—プチルラクトン： 3重量部
• N—メチルピロリドン： 1 7重量部
•水： 6 7量部
次に、 絶縁性非晶質炭素膜上に電着膜が形成された導電性基体を、 1 0 0 °Cに 加熱したホットプレート上に 1 0分間設置し、 電着膜中に含まれる溶媒を除去し て乾燥させた後、 温度 2 5 0 °Cのオーブン内に 3 0分間設置して、 電着膜を架橋 重合させ絶縁性有機膜を形成し、 実施例 4の半導体素子放熱部材を得た。
なお、 絶縁性非晶質炭素膜上に形成された絶縁性有機膜の膜厚は約 2 / m (ピ ンホール部分では 5 i m) であり、 ピンホール部分は、 絶縁性有機膜によって完 全に埋め込まれていた。
<評価>
導電性基体の表面に直径 5 mmの開口部を持つマスクを設置し、 この開口部に イオンコ一夕一 （島津製作所 （株） 製、 L C 5 0 ) を用いて膜厚が 0 . 1 mの 白金からなる電極を形成した。次に、この白金電極の表面にカープ卜レーサー（ソ ニー .テクトロニクス （株） 製、 3 7 O A型） のプローブを接触させて印加電圧 を掃引して絶縁耐圧を測定した。
その結果、 印加電圧を 4 0 0 Vまで上げても、 リーク電流は極めて小さく、 実 質的に測定不可能なレベル （0 . Ο Ι i A以下） であり、 絶縁破壊が起こらなか つた。 すなわち、 実施例 4の半導体素子放熱部材の絶縁耐圧は、 少なくとも 4 0 0 V以上であることが判った。
なお、 参考までに述べれば、 上記の測定方法は、 ピンホール内部にも白金が形 成されるため、 単に、 導電性基体の表面にプローブを接触させる場合と比べて、 小さなピンホールに起因するリーク電流も逃さずに捉えることが可能であり、 よ り厳格な測定方法である。
(比較例 2 )
実施例 4の半導体素子放熱部材の作製に際して、 絶縁性有機膜を設けなかった 以外は、 実施例 4と同様に作製し、 比較例 2の半導体素子放熱部材を得た。次に、 実施例 4と同様にして絶縁耐圧を測定した。 その結果、 低い印加電圧でもリーク電流が発生し、 印加電圧の増加に伴いリー ク電流が急増し、 印加電圧が約 4 0 Vにおいて約 3 6 Aのリーク電流が確認さ れ、 さらに、 印加電圧が約 8 4 Vに達した時点で絶縁破壊が発生した。
実施例 4および比較例 2の結果から、 絶縁性非晶質炭素膜にピンホール欠陥が 多く発生していても、 絶縁性非晶質炭素膜上に絶縁性有機膜を形成すれば、 十分 な絶縁耐圧が確保できることがわかる。
以上に説明したように本発明によれば、 放熱特性および密着性に優れ、 低コス 卜で半導体装置を作製することができる半導体素子放熱部材、 および、 それを用 いた半導体装置並びにその製造方法を提供することができる。
(実施例 5 )
本発明のプラズマ C V D法を用いた半導体素子放熱部材の製造方法においては、 マイナス極につながれた複数の前記導電性基体を前記導電性基体が互いに対向す るように成膜炉内に配置し、 隣接する 2個の前記導電性基体の負グロ一が互いに 重なるようにシース幅を調節してグロー放電することも可能である。 実施例 5で は、 このようにして非晶質炭素膜を形成する工程を経て半導体装置を作製し、 評 価した例について説明する。
まず、 非晶質炭素膜の形成方法を、 図 8および図 9を用いて説明する。 なお、 図 9は、 本実施例における成膜中のグロ一放電の様子を模式的に表した図であつ て、 図 8の X— X， での断面図である。
(成膜装置）
図 8は非晶質炭素膜の成膜装置の概略説明図である。
本実施例の非晶質炭素膜の成膜装置 4 0 0は、 円筒状でステンレス製のチャン バー 4 1 1を成膜炉として用い、 排気通路 4 1 2によりチャンバ一 4 1 1と連通 する排気系 4 1 3を有する。 排気系 4 1 3は、 油回転ポンプ、 メカニカルブース 夕一ポンプ、 油拡散ポンプからなり、 排気通路 4 1 2に配した排気調整バルブ 4 1 5を開閉することによりチャンバ一 4 1 1内の処理圧力を調整する。
チャンバ一 4 1 1内には、 プラズマ電源 4 1 6のマイナス極に通電された陰極 4 2 0とガス供給手段 4 3 0が配設される。
陰極 4 2 0は、プラズマ電源 4 1 6のマイナス極に連結された支持台 4 2 1と、 非晶質炭素膜が表面に成膜される導電性基体 4 2 2とからなる。支持台 4 2 1は、 ステンレス鋼製の円板状で、 円筒状のチャンバ一 4 1 1と同軸的に、 チャンバ一 4 1 1の底部に固定される。 なお、 支持台 4 2 1には、 導電性基体 4 2 2が任意 の配置状態で保持される。
本成膜装置は、 ガス供給手段 4 3 0を有する。 ガス供給手段 4 3 0は、 原料ガ スと希釈ガスとの混合ガスを任意の流量比でチャンバ一 4 1 1に供給する。 混合 ガスは、 マスフローコントローラ （M F C ) 4 3 3により流量を調整後、 ガス供 給バルブ 4 3 4を経てガス供給管 4 3 5によりチャンバ一 4 1 1の内部に供給さ れる。 そして、 ガス供給管 4 3 5には、 その長さ方向に等間隔で複数の孔が開け られている。 ガス供給管 4 3 5は、 チャンバ一 4 1 1の中心部に位置するように 設置され、 支持台 4 2 1に保持された導電性基体 4 2 2に均一に混合ガスが供給 される。
プラズマ電源 4 1 6のプラス極は、チャンバ一 4 1 1およびアースに結線され、 チャンバ一 4 1 1の壁面が接地電極 （陽極） となる。
(非晶質炭素膜の成膜方法）
上記の構成の非晶質炭素膜の成膜装置を作動させて、 導電性基体 4 2 2の表面 に非晶質炭素膜を成膜した。 本実施例では、 導電性基体 4 2 2として、 アルミ合 金 1 0 5 0製の導電性基体 （縦約 3 9 mm横約 2 2 mm厚さ 3 mm) を 4枚用い た。 これらの導電性基体 4 2 2は、 図 8および図 9に示すように、 厚さ方向に平 行かつ並列状態で配置され、 支持台 4 2 1に設けられた深さ 1 mmの溝にはめ込 むことにより、 支持台 4 2 1に固定した。 なお、 隣接する 2個の導電性基体 4 2 2の対向面間の間隔 Dは、 それぞれ 1 0 mmとした。
次に、 成膜手順を説明する。 まず、 排気系 1 3によりチャンバ一 4 1 1内を真 空度が 1 X 1 0— 2 P aになるまで排気した。 次に、 ガス供給バルブ 4 3 4を開け、 希釈ガスである水素ガスを導入した。 ガスの流量は M F C 4 3 3で調整した。 そ の後、 排気調整バルブ 4 1 5の開度を調整し、 チャンバ一 4 1 1内の処理ガス圧 を 2 6 0 P aとした。 次に、 プラズマ電源 4 1 6により陰極 4 2 0に _ 1 0 0 V の電圧を印加した。 電圧を印加すると、 陰極 4 2 0の周辺にグロ一放電が生じ、 陰極を加熱した。 プラズマ電源の出力を増し、 基体温度が 3 0 0 になるように 調節した。 次に、 原料ガスであるメタン （CH4) 、 テトラメチルシラン （TM S、 S i (CH3) 4) を導入すると、 導電性基体 422の表面に非晶質炭素膜が 成長した。 成膜温度は 30 0でとした。 なお、 基体の温度の測定には放射温度計 を用いた。 混合ガスの流量は、 メタン： 50 s c cm、 TMS ： 1 s c c m、 水 素ガス： 60 s c cmとした。
成膜中のグロ一放電の様子を図 9に示す。 Dは導電性基体の対向面間の間隔を 表している。 導電性基体 42 2の周囲には導電性基体 422に沿ってシース幅 S のシース 425が形成され、 そのシース 42 5は対向面間で接近し、 426で示 す部分で負グロ一 424が重なりあった。 42 6で示す部分は、 他の負グロ一 4 24が重なつていない部分より明るいグロ一放電である。 負グロ一を重ねること によって放電が安定し、 低電圧高電流密度のグロ一放電となった。 2. 5時間の 放電により、 導電性基体 422の表面に膜厚 22 の非晶質炭素膜が形成され た。 なお、 図 1 0には、 負グロ一 424が重なり合わない場合のグロ一放電の様 子を示す。
膜の水素量は ERD (弾性反跳粒子検出法） の測定で 40 %であった。 膜の硬 さはナノインデンタによりビッカース硬度換算で Hv 60 0であり、 ヤング率は 50 GP aであった。 また、 膜の欠陥面積率は電気化学的な手法である臨界不動 態電流密度法 （CPCD法） の測定で 1 0— 6であった。
さらに、 この非晶質炭素膜についての絶縁特性を調べた。 絶縁特性は絶縁破壊 耐電圧により評価した。 非晶質炭素膜の膜厚方向に直流電圧を印加し、 その際の リーク電流を検出することにより、 絶縁破壊耐電圧を測定した。 図 1 1は測定装 置の概略図である。 まず、 導電性基体 50 2の片側表面を研磨して非晶質炭素膜 を除去する。 次に、 導電性基体 50 2の非晶質炭素膜の除去された側の面をァー スと結線し、 もう一方の面の非晶質炭素膜 504の表面に、 導電ペーストを用い て Φ 6 mmの電極 506を作成する。 この電極 506より膜厚方向に直流電圧を 印加し、 力一ブトレーザ 50 8によりリーク電流を検出する。 その結果、 図 1 2 に示すように、 本実施例の非晶質炭素膜は 1 20 0 Vの電圧をかけても絶縁破壊 しなかった。 このときの膜の体積抵抗率は 1 08〜1 0 · cmであった。 次に上記のように作製した絶縁性非晶質炭素膜を半導体素子放熱部材として用 いた半導体装置の作製について説明する。
<半導体装置の作製 >
C uが 35 a t %および Moが 65 a t %である燒結金属材を縦約 9 mm横約 13mm厚さ 3mmの板材に加工し、 半導体素子放熱部材用の放熱板 （導電性基 体） を作製した。 その後、 上記した方法により、 処理時間 2時間としてこの導電 性基体上に非晶質炭素膜を 12 mの厚さで形成した。 その後、 非晶質炭素膜の 表面に電極としてクロムを約 0. 2 m、 銅を約 0. 5 ΠΙの厚さで蒸着し、 さ らに銅を 36 ΠΙ、 ニッケルを 3 mの厚さで電気メツキした。 この電極に I G BT素子をはんだ付けした。
更に、 放熱板の周囲をプラスチック （樹脂プロック） によりモールドし、 バス バー等を配線し、 バスバーと I GBT素子およびダイオードに接して設けた電極 とをワイヤーポンドにより接続し、 その後、 プラスチックで周囲を囲われた放熱 板上に樹脂を流しこんで封止し、 I GBT素子の箇所で切断した断面が図 2と同 様の構成を有する実施例 5の半導体装置 （以下、 「半導体装置 E」 と略す） を得 た。 半導体装置 Eの主要部の構成は、 図 13 Aに示される。
ぐ評価 >
半導体装置 Eの放熱板の下面にグリースを塗布し、 図 6に示すようにアルミ二 ゥム製の水冷プロックに固定し、 水冷プロックの温度が一定に保たれるように、 65°Cの冷却水を冷却水用流路に流しながら、 冷熱サイクル試験 （大気中、 一 4 0 〜 + 105°Cの温度サイクル） を行った。 その結果、 3000回以上の冷熱 サイクルを行った後でも、 I GBT素子と放熱板との間には剥離が発生しなかつ た。
この結果から、 本発明の半導体素子放熱部材を用いた半導体装置では、 過酷な 環境下に曝されても、半導体素子と半導体素子放熱部材との間で剥離が発生せず、 安定した放熱特性と絶縁耐性とを維持し続けることができることがわかる。
さらに、 実施例 1と同様にして熱抵抗を測定した。 その結果、全熱抵抗は約 0. 19 KZWであった。
(比較例 3)
比較例 3では、図 1 3 Bに示す半導体装置と同様の構成を有する半導体装置を、 作製し、 評価した例について説明する。
ぐ半導体装置の作製 >
予め洗浄した縦約 9 mm横約 1 3 mm厚さ約 0 . 6 mmの窒化アルミニウム板 (絶縁板） の両面に、 膜厚 0 . 4 mmのアルミニウム膜をメタライズした。
次に、 この絶縁板の片面に、 実施例 5で用いたものと同じ放熱板をはんだ付け し、 もう片方の面に I G B T素子をはんだ付けして比較例 3の半導体装置（以下、 「半導体装置 F」 と略す） を得た。
ぐ評価 >
半導体装置 Fを、 図 6に示すように冷却用の冷却ブロック上に固定し、 実施例 5と同様にして熱抵抗を測定した。 その結果、 全熱抵抗は約 0 . 3 5 KZWであ つた。
実施例 5と比較例 3との結果を比較すれば判るように、 従来構造の 0 . 6 mm 厚さの窒化アルミニウム板と C u _ M oの冷却板の積層構造を、 直接 C u— M o に厚膜の非晶質炭素膜を形成し一体化することによって、 数百ポルト以上の絶縁 耐性を確保し、 なおかつ熱抵抗を 4 0 %以上低減することができた。
実施例 5においては、 マイナス極につながれた複数の前記導電性基体を前記導 電性基体が互いに対向するように成膜炉内に配置し、 隣接する 2個の前記導電性 基体の負グロ一が互いに重なるようにシース幅を調節してグロ一放電することに より非晶質炭素膜を形成する工程を経て半導体装置を作製した。このことにより、 非晶質炭素膜が水素を多く含んだ低ヤング率の膜となった。 また、 S iを添加す ることによって導電性基板への密着性を高め、 S i半導体素子との熱膨張率差を 小さくできるため、 耐熱疲労寿命にも優れた半導体素子放熱部材を得ることがで きる。 したがって、 素子に流れる電力が同じ場合は従来に比べて素子の温度を低 く保つことができ、 信頼性が向上する。 また、 冷却能力が向上したため素子によ り多くの電流を流すことができ、 素子の個数を削減できること、 および窒化アル ミニゥムのような高価なセラミックス板を不要としたことによってィンバ一夕の コストを下げることができた。 産業上の利用の可能性 本発明に係る半導体素子放熱部材は半導体装置に用いられ、 当該半導体装置は 電子回路等において利用することができる。

Claims

請求の範囲
I. 導電性基体および水素を含む絶縁性非晶質炭素膜を備え、 かつ
前記導電性基体の、 少なくとも半導体素子を搭載する部分に、 絶縁性非晶質炭 素膜を設けた半導体素子放熱部材。
2. 前記絶縁性非晶質炭素膜に含まれる水素の含有量が、 20〜60 a t %の 範囲内であることを特徴とする請求項 1に記載の半導体素子放熱部材。
3. 前記絶縁性非晶質炭素膜が、 ゲイ素を含むことを特徴とする
請求項 1または請求項 2に記載の半導体素子放熱部材。
4. 前記絶縁性非晶質炭素膜に含まれるケィ素の含有量が、 1〜50 a t %の 範囲内であることを特徴とする請求項 3に記載の半導体素子放熱部材。
5. 前記絶縁性非晶質炭素膜の前記半導体素子を搭載する側の面に、 絶縁性有 機膜を設けたことを特徴とする請求項 1〜 4のいずれか 1つに記載の半導体素子 放熱部材。
6. 前記導電性基体が、 少なくとも、 A l、 Cu、 Mo、 W、 S i、 F eのい ずれか 1つ以上を含む金属基体であることを特徴とする請求項 1〜 5のいずれか 1つに記載の半導体素子放熱部材。
7. 前記半導体素子が、 バイポーラ型トランジスタ、 MOS型トランジスタ、 およびダイオードから選択される 1種のパワーデバイス、 または、 大規模集積回 路であることを特徴とする請求項 1〜 6のいずれか 1つに記載の半導体素子放熱 部材。
8. 前記絶縁性非晶質炭素膜の弾性率が、 40〜1 50 GP aであることを特 徴とする請求項 1〜 7のいずれか 1つに記載の半導体素子放熱部材。
9. 前記絶縁性非晶質炭素膜のビッカース硬さが Hv 400〜 1 500である ことを特徴とする請求項 1〜 8のいずれか 1つに記載の半導体素子放熱部材。
1 0. 前記絶縁性非晶質炭素膜の膜厚が 0. 1〜200 mであることを特徴 とする請求項 1〜 9のいずれか 1つに記載の半導体素子放熱部材。
I I. 導電性基体上に、 少なくとも水素を含む絶縁性非晶質炭素膜を形成する 工程を含む請求項 1〜 10のいずれか 1つに記載の半導体素子放熱部材の製造方 法であって、
前記絶縁性非晶質炭素膜が、 プラズマ CVD法により形成される半導体素子放 熱部材の製造方法。
1 2. マイナス極につながれた複数の前記導電性基体を前記導電性基体が互い に対向するように成膜炉内に配置し、 隣接する 2個の前記導電性基体の負グロ一 が互いに重なるようにシース幅を調節してグロ一放電することを特徴とする請求 項 1 1に記載の半導体素子放熱部材の製造方法。
1 3. 複数の前記導電性基体がマイナス極に結線された基体保持具に保持され ることを特徴とする請求項 1 2に記載の半導体素子放熱部材の製造方法。
1 4. 処理ガス圧力およびプラズマ電力を操作することにより、 隣接する 2個 の前記導電性基体の負グロ一が互いに重なるようにシース幅を調節してグロ一放 電することを特徴とする請求項 1 2または 1 3に記載の半導体素子放熱部材の製 造方法。
1 5. 前記シースのシース幅が、
^-≤S<D
4
を満たすことを特徴とする請求項 1 2〜 1 4のいずれか 1つに記載の半導体素子 放熱部材の製造方法。 ただし、 Sはシース幅であり、 Dは導電性基体の対向面間 の間隔である。
1 6. 前記処理ガス圧力が 1 3〜1 3 3 0 P aであり、 隣接する 2個の前記導 電性基体の対向面間の間隔が 2〜 6 0mmであることを特徴とする請求項 1 4ま たは 1 5に記載の半導体素子放熱部材の製造方法。
1 7. プラズマ CVD法において用いられる処理ガスが、 炭化水素ガスを含む 原料ガスからなるか、 または炭化水素ガスを含む原料ガスと水素および希ガスの 少なくとも 1種を含む希釈ガスとからなることを特徴とする請求項 1 1〜1 6の いずれか 1つに記載の半導体素子放熱部材の製造方法。
1 8. 前記原料ガスが、 さらに少なくともケィ素を含む有機金属含有ガスおよ びハロゲン化合物のうちいずれか 1種を含むことを特徴とする請求項 1 7に記載 の半導体素子放熱部材の製造方法。
1 9 . 前記絶縁性非晶質炭素膜を形成する工程を経た後に、 前記絶縁性非晶質 炭素膜の表面に絶縁性有機膜を形成する工程を経て作製される請求項 5〜 1 0の いずれか 1つに記載の半導体素子放熱部材の製造方法であって、
前記絶縁性有機膜が、 電気泳動を利用して形成されることを特徴とする半導体 素子放熱部材の製造方法。
2 0 . 少なくとも、 請求項 1 ~ 1 0のいずれか 1つに記載の半導体素子放熱部 材と、 該半導体素子放熱部材に搭載される 1個以上の半導体素子と、 を含む半導 体装置。
PCT/JP2003/015741 2002-12-09 2003-12-09 半導体素子放熱部材およびそれを用いた半導体装置ならびにその製造方法 WO2004053984A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
DE10393851T DE10393851B4 (de) 2002-12-09 2003-12-09 Halbleiterelement-Wärmeableitungselement sowie Halbleitervorrichtung, in der dieses eingesetzt wird und Verfahren zu dessen Herstellung
AU2003289275A AU2003289275A1 (en) 2002-12-09 2003-12-09 Semiconductor element heat dissipating member, semiconductor device using same, and method for manufacturing same
US10/538,222 US7396735B2 (en) 2002-12-09 2003-12-09 Semiconductor element heat dissipating member, semiconductor device using same, and method for manufacturing same
JP2004558444A JPWO2004053984A1 (ja) 2002-12-09 2003-12-09 半導体素子放熱部材およびそれを用いた半導体装置ならびにその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002-357076 2002-12-09
JP2002357076 2002-12-09

Publications (1)

Publication Number Publication Date
WO2004053984A1 true WO2004053984A1 (ja) 2004-06-24

Family

ID=32500838

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/015741 WO2004053984A1 (ja) 2002-12-09 2003-12-09 半導体素子放熱部材およびそれを用いた半導体装置ならびにその製造方法

Country Status (5)

Country Link
US (1) US7396735B2 (ja)
JP (1) JPWO2004053984A1 (ja)
AU (1) AU2003289275A1 (ja)
DE (1) DE10393851B4 (ja)
WO (1) WO2004053984A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005187318A (ja) * 2003-12-04 2005-07-14 Toyota Central Res & Dev Lab Inc 非晶質炭素、非晶質炭素被膜部材および非晶質炭素膜の成膜方法
JP2006245235A (ja) * 2005-03-02 2006-09-14 Toyota Central Res & Dev Lab Inc 構造体、並びに、それを用いた半導体素子放熱部材及び半導体装置
JP2006269655A (ja) * 2005-03-23 2006-10-05 Toyota Motor Corp 半導体モジュールおよびその製造方法
JP2007100135A (ja) * 2005-09-30 2007-04-19 Toyota Central Res & Dev Lab Inc 耐食性部材
JP2007189212A (ja) * 2005-12-14 2007-07-26 Denso Corp 熱伝導部材およびその製造方法
JP2008210847A (ja) * 2007-02-23 2008-09-11 Jtekt Corp 回路構造
US7449853B2 (en) * 2005-09-01 2008-11-11 Gm Global Technology Operations, Inc. High power, low noise interconnection for an integrated dual wound motor to a dual inverter
JP2010046700A (ja) * 2008-08-22 2010-03-04 Toyota Central R&D Labs Inc 接合体およびその製造方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004053984A1 (ja) * 2002-12-09 2004-06-24 Kabushiki Kaisha Toyota Chuo Kenkyusho 半導体素子放熱部材およびそれを用いた半導体装置ならびにその製造方法
JP4617209B2 (ja) * 2005-07-07 2011-01-19 株式会社豊田自動織機 放熱装置
JP4818654B2 (ja) * 2005-07-25 2011-11-16 ソニーケミカル＆インフォメーションデバイス株式会社 発光素子の封止方法
DE102006011567B4 (de) * 2006-03-10 2016-09-22 Infineon Technologies Austria Ag Randabschlussstruktur für Halbleiterbauelemente mit Driftstrecke und Halbleiterbauteil
DE102006011697B4 (de) * 2006-03-14 2012-01-26 Infineon Technologies Austria Ag Integrierte Halbleiterbauelementeanordnung und Verfahren zu deren Herstellung
WO2008021268A1 (en) * 2006-08-11 2008-02-21 E. I. Du Pont De Nemours And Company Led device and back panel of liquid crystal display
US7799608B2 (en) * 2007-08-01 2010-09-21 Advanced Micro Devices, Inc. Die stacking apparatus and method
US20090040418A1 (en) * 2007-08-10 2009-02-12 E. I. Dupont De Nemours And Company LED device and back panel of liquid crystal display
JP2009076694A (ja) * 2007-09-20 2009-04-09 Panasonic Corp 窒化物半導体装置およびその製造方法
JP5431667B2 (ja) * 2007-10-01 2014-03-05 富士電機株式会社 窒化ガリウム半導体装置
US8058724B2 (en) * 2007-11-30 2011-11-15 Ati Technologies Ulc Holistic thermal management system for a semiconductor chip
KR101022954B1 (ko) * 2008-05-30 2011-03-16 삼성전기주식회사 방열핀과 이 방열핀을 포함하는 패키지 기판 및 그제조방법
US20120299173A1 (en) * 2011-05-26 2012-11-29 Futurewei Technologies, Inc. Thermally Enhanced Stacked Package and Method
US9867284B2 (en) 2014-08-05 2018-01-09 At & S Austria Technologie & Systemtechnii Warpage control with intermediate material
JP6451257B2 (ja) * 2014-11-21 2019-01-16 富士電機株式会社 半導体装置
EP3483929B1 (en) * 2017-11-08 2022-04-20 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with electrically conductive and insulating layers and a component embedded therein and manufacturing method thereof
KR102122210B1 (ko) * 2019-10-18 2020-06-12 제엠제코(주) 방열 기판, 그 제조 방법, 그리고 이를 포함하는 반도체 패키지
KR102312085B1 (ko) * 2019-11-08 2021-10-13 제엠제코(주) 방열 기판, 그 제조 방법, 그리고 이를 포함하는 반도체 패키지

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6133463U (ja) * 1984-07-30 1986-02-28 三菱電線工業株式会社 金属ベ−ス基板
JPS62157602A (ja) * 1985-04-18 1987-07-13 鐘淵化学工業株式会社 硬質カ−ボン膜
JPS62180073A (ja) * 1986-02-03 1987-08-07 Ricoh Co Ltd 非晶質炭素膜およびその製造方法
JPS63124555A (ja) * 1986-11-14 1988-05-28 Sumitomo Electric Ind Ltd 半導体装置用基板
US5412160A (en) * 1993-03-15 1995-05-02 Kabushiki Kaisha Toshiba Circuit board
JP2001332798A (ja) * 2000-05-22 2001-11-30 Victor Co Of Japan Ltd 半導体レーザ装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6133463A (ja) 1984-07-25 1986-02-17 Akiyama Insatsuki Seizo Kk 枚葉オフセツト印刷機における印刷紙の自動紙揃え装置
EP0221531A3 (en) * 1985-11-06 1992-02-19 Kanegafuchi Kagaku Kogyo Kabushiki Kaisha High heat conductive insulated substrate and method of manufacturing the same
JP2583899B2 (ja) * 1987-07-29 1997-02-19 株式会社リコー 画像形成装置
KR920003431B1 (ko) 1988-02-05 1992-05-01 가부시끼가이샤 한도다이 에네르기 겐뀨쇼 플라즈마 처리 방법 및 장치
DE4102524C2 (de) * 1990-01-30 2000-05-25 Citizen Watch Co Ltd Infrarotsensor
JP3387221B2 (ja) 1993-06-25 2003-03-17 住友電気工業株式会社 半導体用高熱伝導性セラミックスパッケージ
US5644455A (en) * 1993-12-30 1997-07-01 Seagate Technology, Inc. Amorphous diamond-like carbon gaps in magnetoresistive heads
JPH1032213A (ja) 1996-07-17 1998-02-03 Sanyo Electric Co Ltd 半導体素子
JP3228183B2 (ja) * 1996-12-02 2001-11-12 日本電気株式会社 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法
JPH11292692A (ja) 1998-04-07 1999-10-26 Sumitomo Electric Ind Ltd 硬質炭素膜および硬質炭素基板
JP2000174166A (ja) 1998-10-02 2000-06-23 Sumitomo Electric Ind Ltd 半導体搭載パッケ―ジ
WO2004053984A1 (ja) * 2002-12-09 2004-06-24 Kabushiki Kaisha Toyota Chuo Kenkyusho 半導体素子放熱部材およびそれを用いた半導体装置ならびにその製造方法
JP4725085B2 (ja) * 2003-12-04 2011-07-13 株式会社豊田中央研究所 非晶質炭素、非晶質炭素被膜部材および非晶質炭素膜の成膜方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6133463U (ja) * 1984-07-30 1986-02-28 三菱電線工業株式会社 金属ベ−ス基板
JPS62157602A (ja) * 1985-04-18 1987-07-13 鐘淵化学工業株式会社 硬質カ−ボン膜
JPS62180073A (ja) * 1986-02-03 1987-08-07 Ricoh Co Ltd 非晶質炭素膜およびその製造方法
JPS63124555A (ja) * 1986-11-14 1988-05-28 Sumitomo Electric Ind Ltd 半導体装置用基板
US5412160A (en) * 1993-03-15 1995-05-02 Kabushiki Kaisha Toshiba Circuit board
JP2001332798A (ja) * 2000-05-22 2001-11-30 Victor Co Of Japan Ltd 半導体レーザ装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005187318A (ja) * 2003-12-04 2005-07-14 Toyota Central Res & Dev Lab Inc 非晶質炭素、非晶質炭素被膜部材および非晶質炭素膜の成膜方法
JP4725085B2 (ja) * 2003-12-04 2011-07-13 株式会社豊田中央研究所 非晶質炭素、非晶質炭素被膜部材および非晶質炭素膜の成膜方法
JP2006245235A (ja) * 2005-03-02 2006-09-14 Toyota Central Res & Dev Lab Inc 構造体、並びに、それを用いた半導体素子放熱部材及び半導体装置
JP2006269655A (ja) * 2005-03-23 2006-10-05 Toyota Motor Corp 半導体モジュールおよびその製造方法
US7449853B2 (en) * 2005-09-01 2008-11-11 Gm Global Technology Operations, Inc. High power, low noise interconnection for an integrated dual wound motor to a dual inverter
JP2007100135A (ja) * 2005-09-30 2007-04-19 Toyota Central Res & Dev Lab Inc 耐食性部材
JP2007189212A (ja) * 2005-12-14 2007-07-26 Denso Corp 熱伝導部材およびその製造方法
JP2008210847A (ja) * 2007-02-23 2008-09-11 Jtekt Corp 回路構造
JP2010046700A (ja) * 2008-08-22 2010-03-04 Toyota Central R&D Labs Inc 接合体およびその製造方法

Also Published As

Publication number Publication date
US7396735B2 (en) 2008-07-08
US20060057768A1 (en) 2006-03-16
AU2003289275A1 (en) 2004-06-30
JPWO2004053984A1 (ja) 2006-04-13
DE10393851T5 (de) 2005-10-20
DE10393851B4 (de) 2007-11-29

Similar Documents

Publication Publication Date Title
WO2004053984A1 (ja) 半導体素子放熱部材およびそれを用いた半導体装置ならびにその製造方法
US8049338B2 (en) Power semiconductor module and fabrication method
US20080173992A1 (en) Semiconductor device including isolation layer
TW201642385A (zh) 用於高溫處理之具有金屬結合背板的靜電定位盤組件
US8227323B2 (en) Method for manufacturing semiconductor device
TW201250917A (en) Electrostatic chuck apparatus
JP2014209615A (ja) 静電チャック
JPH11354504A (ja) ガラス基板処理装置
JP2007327081A (ja) 接着方法、半導体装置の製造方法、及び半導体装置
JP4943086B2 (ja) 静電チャック装置及びプラズマ処理装置
JP2006245235A (ja) 構造体、並びに、それを用いた半導体素子放熱部材及び半導体装置
CN106399960A (zh) 一种绝缘导热薄膜的制备方法及封装结构
TWI322652B (en) Structure and manufacturing method of circuit substrate board
US5250327A (en) Composite substrate and process for producing the same
US11319639B2 (en) Methods for forming a flat surface MIO structure
CN112420638A (zh) 金刚石薄膜复铜基热沉及其制备方法
KR101559699B1 (ko) 플라즈마 표면처리를 이용한 led 패키지의 제조방법
EP4166593A1 (en) Heat-conductive sheet and semiconductor module including said heat-conductive sheet
JPS635548A (ja) 半導体素子用熱伝導性絶縁基板
US11088049B2 (en) Heat sink formed from a high pipe density silicon carbide substrate
Rudenko et al. Aluminum Nitride Thermal Interface for Improving Heat Performance of High-Power Electronic Devices
KR101167882B1 (ko) 인터포저의 제조 방법
JP5665202B2 (ja) Ｓｏｉ基板
JP2022168905A (ja) 半導体装置および半導体装置の製造方法
Chen et al. A Thin Film Metallization Process Development for Silicon Nitride Ceramic Substrates in Power Electronics Packaging

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2004558444

Country of ref document: JP

ENP Entry into the national phase

Ref document number: 2006057768

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10538222

Country of ref document: US

RET De translation (de og part 6b)

Ref document number: 10393851

Country of ref document: DE

Date of ref document: 20051020

Kind code of ref document: P

WWE Wipo information: entry into national phase

Ref document number: 10393851

Country of ref document: DE

122 Ep: pct application non-entry in european phase
WWP Wipo information: published in national office

Ref document number: 10538222

Country of ref document: US

REG Reference to national code

Ref country code: DE

Ref legal event code: 8607

REG Reference to national code

Ref country code: DE

Ref legal event code: 8607