JPWO2004053984A1 - 半導体素子放熱部材およびそれを用いた半導体装置ならびにその製造方法 - Google Patents
半導体素子放熱部材およびそれを用いた半導体装置ならびにその製造方法 Download PDFInfo
- Publication number
- JPWO2004053984A1 JPWO2004053984A1 JP2004558444A JP2004558444A JPWO2004053984A1 JP WO2004053984 A1 JPWO2004053984 A1 JP WO2004053984A1 JP 2004558444 A JP2004558444 A JP 2004558444A JP 2004558444 A JP2004558444 A JP 2004558444A JP WO2004053984 A1 JPWO2004053984 A1 JP WO2004053984A1
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- amorphous carbon
- carbon film
- film
- heat dissipation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3732—Diamonds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
放熱特性および密着性に優れ、低コストで半導体装置を作製することができる半導体素子放熱部材、および、それを用いた半導体装置並びにその製造方法を提供する。半導体素子放熱部材は、導電性基体および水素を含む絶縁性非晶質炭素膜を備え、かつ前記導電性基体の、少なくとも半導体素子を搭載する部分に、絶縁性非晶質炭素膜が設けられている。
Description
本発明は、半導体素子に発生する熱を放散・冷却するための半導体素子放熱部材およびそれを用いた半導体装置ならびにその製造方法に関するものである。
電力制御を伴う半導体素子の高出力化・小型化によって発熱量の増大が問題となっている。従来の半導体装置では、半導体素子を電気的に隔離するため絶縁体からなる基板に搭載し、さらにこの絶縁体基板をヒートシンク（放熱板）および冷却板に搭載したモジュールを構成していた。
電気絶縁性と熱伝導性とが要求されるヒートシンク材料としては、ＡｌＮ（特開平７−９９２６８号公報参照）やＡｌ２Ｏ３が一般に用いられている。
特開平７−９９２６８号公報に開示されているようなＡｌＮのようなセラミックス基板を用いた半導体装置の構造の一例としては、例えば、ＡｌＮからなる絶縁体基板の両面にＣｕ板などの導電層がろう付けされ、片方のＣｕ板の表面にＮｉメッキを施し、このＮｉメッキを施した表面に半導体素子を設け、もう一方のＣｕ板の表面に放熱板をハンダ付けした構造が挙げられる。
また他の構造として、ＡｌＮからなる絶縁体基板の両面にＡｌからなる導電層を接合し、片方のＡｌ導電層の表面に半導体素子を設け、もう片方のＡｌ導電層の表面に熱応力緩和を兼ねたＣｕ−ＭｏやＡｌ−ＳｉＣからなる放熱板をハンダ付し、この放熱板にグリースを介してＡｌ冷却板を設けた構造なども挙げられる。
しかし、上記に例示したような従来のＡｌＮ等のセラミックスを用いた半導体装置は、その構造が多層且つ複雑であるために、放熱特性が十分とは言えず製造コストも高かった。
さらにヒートシンクの放熱特性を向上させるため、気相合成ダイヤモンド（硬質絶縁性結晶質炭素膜）基板やＡｌＮに気相合成ダイヤモンドをコーティングした基板をヒートシンクとして利用することも報告されている（特開平１１−２９２６９２号公報および特開２０００−１７４１６６号公報参照）。
しかし、熱伝導率の高いダイヤモンドをヒートシンクに用いた場合には、放熱特性は向上するものの、▲１▼（気相合成法により）成長したダイヤモンドの表面は凸凹が大きく、表面の研磨が必要である上に、充分な平滑性を確保することが非常に困難、▲２▼剥離が起こり易く、また、ダイヤモンドを成長させるために予め導電性基体表面をダイヤモンド研磨で粗す等の表面活性化処理が必要であり、さらに、全ての導電性基体上にダイヤモンドを成長させることができない（例えば、ＡｌやＣｕ上にはダイヤモンドを形成することができない）、▲３▼成膜速度が遅いために生産性が低く、製造コストが高くなる、▲４▼ダイヤモンドは他の物質との濡れ性が悪く、電極形成が容易ではない等の問題があった。
一方、熱伝導特性ではダイヤモンドに劣るものの製造が容易な非晶質構造を有する絶縁性非晶質炭素膜を半導体素子の保護層として成膜した例も報告されている（特開平１０−３２２１３号公報参照）。さらに、特開平１０−２２３６２５は、絶縁性非晶質炭素膜を半導体デバイスの絶縁膜として使用する態様を開示している。このような硬質の非晶質炭素膜はダイヤモンド状カーボン（ＤＬＣ）膜として、耐凝着性と耐摩耗性に優れた低摩擦摺動材料として注目されている。
しかし、半導体素子がＩＧＢＴ素子等のパワーデバイスである場合、絶縁性非晶質炭素膜を保護層として半導体素子に成膜したとき、この半導体素子の横方向に対する熱の放散には寄与するものの、半導体素子の縦方向、すなわち半導体素子の保護層が設けられた側と反対側の面に設けられたヒートシンクを介して行う熱の放散と比較するとその寄与度は小さく、全体として放熱特性が不充分な場合があった。
以上に説明したような問題に加えて、半導体装置が過酷な環境下に曝されても、安定した放熱特性や絶縁耐性を維持し続けることも重要である。しかしながら、半導体装置が−２０℃〜１５０℃の間での冷熱サイクルに曝された場合に、ダイヤモンド膜などを含む多層膜を設けたヒートスプレッダーでは膜の剥離が発生することが報告されている（Ｓｏｌｉｄ−Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ、Ｖｏｌ．４２、Ｎｏ．１２、ｐ２１９９−２２０８（１９９８）参照）。このような剥離が発生した場合、放熱特性や絶縁耐性が低下してしまうことになる。
また、ＤＬＣ膜は比較的安価に製造でき、非晶質構造で表面が滑らかであるが、一方で、ＤＬＣ膜は摺動材料として用いられ過酷な摺動負荷に耐えるため、一般的にＨｖ４０００以上の硬さと６００ＧＰａ以上のヤング率を有する。そのため内部応力が高く、剥離や衝撃荷重により欠けやすいという欠点があった。また、欠陥面積率が１０−３以上あるため耐電圧が十分でなく、具体的には５Ｖ以上の耐電圧を得るのが困難であった。膜厚を厚くすると耐電圧は上昇するが、内部応力が高いことと導電性基体への密着力が低いため、微細に欠けて欠陥を生じたり、膜が剥離してしまったりした。具体的には厚膜化は５μｍ程度が限度であった。
このように、従来のヒートシンク等の半導体素子に発生する熱を放散・冷却する部材およびこれを用いた半導体装置では、半導体素子に発生した熱の放熱特性、半導体素子との密着性、厚膜化の容易性、前記した部材やこれを用いた半導体装置の低コスト化の全てを高いレベルで満足させることが困難であった。
電気絶縁性と熱伝導性とが要求されるヒートシンク材料としては、ＡｌＮ（特開平７−９９２６８号公報参照）やＡｌ２Ｏ３が一般に用いられている。
特開平７−９９２６８号公報に開示されているようなＡｌＮのようなセラミックス基板を用いた半導体装置の構造の一例としては、例えば、ＡｌＮからなる絶縁体基板の両面にＣｕ板などの導電層がろう付けされ、片方のＣｕ板の表面にＮｉメッキを施し、このＮｉメッキを施した表面に半導体素子を設け、もう一方のＣｕ板の表面に放熱板をハンダ付けした構造が挙げられる。
また他の構造として、ＡｌＮからなる絶縁体基板の両面にＡｌからなる導電層を接合し、片方のＡｌ導電層の表面に半導体素子を設け、もう片方のＡｌ導電層の表面に熱応力緩和を兼ねたＣｕ−ＭｏやＡｌ−ＳｉＣからなる放熱板をハンダ付し、この放熱板にグリースを介してＡｌ冷却板を設けた構造なども挙げられる。
しかし、上記に例示したような従来のＡｌＮ等のセラミックスを用いた半導体装置は、その構造が多層且つ複雑であるために、放熱特性が十分とは言えず製造コストも高かった。
さらにヒートシンクの放熱特性を向上させるため、気相合成ダイヤモンド（硬質絶縁性結晶質炭素膜）基板やＡｌＮに気相合成ダイヤモンドをコーティングした基板をヒートシンクとして利用することも報告されている（特開平１１−２９２６９２号公報および特開２０００−１７４１６６号公報参照）。
しかし、熱伝導率の高いダイヤモンドをヒートシンクに用いた場合には、放熱特性は向上するものの、▲１▼（気相合成法により）成長したダイヤモンドの表面は凸凹が大きく、表面の研磨が必要である上に、充分な平滑性を確保することが非常に困難、▲２▼剥離が起こり易く、また、ダイヤモンドを成長させるために予め導電性基体表面をダイヤモンド研磨で粗す等の表面活性化処理が必要であり、さらに、全ての導電性基体上にダイヤモンドを成長させることができない（例えば、ＡｌやＣｕ上にはダイヤモンドを形成することができない）、▲３▼成膜速度が遅いために生産性が低く、製造コストが高くなる、▲４▼ダイヤモンドは他の物質との濡れ性が悪く、電極形成が容易ではない等の問題があった。
一方、熱伝導特性ではダイヤモンドに劣るものの製造が容易な非晶質構造を有する絶縁性非晶質炭素膜を半導体素子の保護層として成膜した例も報告されている（特開平１０−３２２１３号公報参照）。さらに、特開平１０−２２３６２５は、絶縁性非晶質炭素膜を半導体デバイスの絶縁膜として使用する態様を開示している。このような硬質の非晶質炭素膜はダイヤモンド状カーボン（ＤＬＣ）膜として、耐凝着性と耐摩耗性に優れた低摩擦摺動材料として注目されている。
しかし、半導体素子がＩＧＢＴ素子等のパワーデバイスである場合、絶縁性非晶質炭素膜を保護層として半導体素子に成膜したとき、この半導体素子の横方向に対する熱の放散には寄与するものの、半導体素子の縦方向、すなわち半導体素子の保護層が設けられた側と反対側の面に設けられたヒートシンクを介して行う熱の放散と比較するとその寄与度は小さく、全体として放熱特性が不充分な場合があった。
以上に説明したような問題に加えて、半導体装置が過酷な環境下に曝されても、安定した放熱特性や絶縁耐性を維持し続けることも重要である。しかしながら、半導体装置が−２０℃〜１５０℃の間での冷熱サイクルに曝された場合に、ダイヤモンド膜などを含む多層膜を設けたヒートスプレッダーでは膜の剥離が発生することが報告されている（Ｓｏｌｉｄ−Ｓｔａｔｅ Ｅｌｅｃｔｒｏｎｉｃｓ、Ｖｏｌ．４２、Ｎｏ．１２、ｐ２１９９−２２０８（１９９８）参照）。このような剥離が発生した場合、放熱特性や絶縁耐性が低下してしまうことになる。
また、ＤＬＣ膜は比較的安価に製造でき、非晶質構造で表面が滑らかであるが、一方で、ＤＬＣ膜は摺動材料として用いられ過酷な摺動負荷に耐えるため、一般的にＨｖ４０００以上の硬さと６００ＧＰａ以上のヤング率を有する。そのため内部応力が高く、剥離や衝撃荷重により欠けやすいという欠点があった。また、欠陥面積率が１０−３以上あるため耐電圧が十分でなく、具体的には５Ｖ以上の耐電圧を得るのが困難であった。膜厚を厚くすると耐電圧は上昇するが、内部応力が高いことと導電性基体への密着力が低いため、微細に欠けて欠陥を生じたり、膜が剥離してしまったりした。具体的には厚膜化は５μｍ程度が限度であった。
このように、従来のヒートシンク等の半導体素子に発生する熱を放散・冷却する部材およびこれを用いた半導体装置では、半導体素子に発生した熱の放熱特性、半導体素子との密着性、厚膜化の容易性、前記した部材やこれを用いた半導体装置の低コスト化の全てを高いレベルで満足させることが困難であった。
本発明は、上記問題点を解決することを課題とする。すなわち、本発明は、放熱特性および密着性に優れ、低コストで半導体装置を作製することができる半導体素子放熱部材、および、それを用いた半導体装置並びにその製造方法を提供することを課題とする。
上記課題は以下の本発明により達成される。
本発明の第１の態様は、導電性基体および水素を含む絶縁性非晶質炭素膜を備え、かつ前記導電性基体の、少なくとも半導体素子を搭載する部分に、絶縁性非晶質炭素膜を設けた半導体素子放熱部材である。
前記絶縁性非晶質炭素膜に含まれる水素の含有量は、２０〜６０ａｔ％の範囲内であることが好ましい。
前記絶縁性非晶質炭素膜は、ケイ素を含むことが好ましく、その含有量は、１〜５０ａｔ％の範囲内であることが好ましい。
前記絶縁性非晶質炭素膜の前記半導体素子を搭載する側の面に、絶縁性有機膜を設けてもよい。
前記導電性基体は、少なくとも、Ａｌ、Ｃｕ、Ｍｏ、Ｗ、Ｓｉ、Ｆｅのいずれか１つ以上を含む金属基体であることが好ましい。
前記半導体素子は、バイポーラ型トランジスタ、ＭＯＳ型トランジスタ、およびダイオードから選択される１種のパワーデバイス、または、大規模集積回路であることが好ましい。
前記絶縁性非晶質炭素膜の弾性率は、４０〜１５０ＧＰａであることが好ましく、前記絶縁性非晶質炭素膜のビッカース硬さは、Ｈｖ４００〜１５００であることが好ましい。また、前記絶縁性非晶質炭素膜の膜厚は０．１〜２００μｍであることが好ましい。
本発明の第２の態様は、導電性基体上に、少なくとも水素を含む絶縁性非晶質炭素膜を形成する工程を含む上記の半導体素子放熱部材の製造方法であって、
前記絶縁性非晶質炭素膜が、プラズマＣＶＤ法により形成される半導体素子放熱部材の製造方法である。
マイナス極につながれた複数の前記導電性基体を前記導電性基体が互いに対向するように成膜炉内に配置し、隣接する２個の前記導電性基体の負グローが互いに重なるようにシース幅を調節してグロー放電することが好ましい。
複数の前記導電性基体はマイナス極に結線された基体保持具に保持されていてもよい。
処理ガス圧力およびプラズマ電極を操作することにより、隣接する２個の前記導電性基体の負グローが互いに重なるようにグロー放電することが好ましい。
シース幅をＳ、基材の対向面間の間隔をＤとしたときに、前記シースのシース幅が、
を満たすことが望ましい。
前記処理ガス圧力は１３〜１３３０Ｐａであることが好ましく、隣接する２個の前記導電性基体の対向面間の間隔が２〜６０ｍｍであることが好ましい。
プラズマＣＶＤ法において用いられる処理ガスは、炭化水素ガスを含む原料ガスからなるか、または炭化水素ガスを含む原料ガスと水素および希ガスの少なくとも１種を含む希釈ガスとからなることが好ましく、前記原料ガスが、さらに少なくともケイ素を含む有機金属含有ガスおよびハロゲン化合物のうちいずれか１種を含むことが好ましい。
前記絶縁性非晶質炭素膜を形成する工程を経た後に、前記絶縁性非晶質炭素膜の表面に絶縁性有機膜を形成する工程を経て作製される場合において、前記絶縁性有機膜が、電気泳動を利用して形成されてもよい。
本発明の第３の態様は、少なくとも上記の半導体素子放熱部材と、該半導体素子放熱部材に搭載される１個以上の半導体素子と、を含む半導体装置である。
上記課題は以下の本発明により達成される。
本発明の第１の態様は、導電性基体および水素を含む絶縁性非晶質炭素膜を備え、かつ前記導電性基体の、少なくとも半導体素子を搭載する部分に、絶縁性非晶質炭素膜を設けた半導体素子放熱部材である。
前記絶縁性非晶質炭素膜に含まれる水素の含有量は、２０〜６０ａｔ％の範囲内であることが好ましい。
前記絶縁性非晶質炭素膜は、ケイ素を含むことが好ましく、その含有量は、１〜５０ａｔ％の範囲内であることが好ましい。
前記絶縁性非晶質炭素膜の前記半導体素子を搭載する側の面に、絶縁性有機膜を設けてもよい。
前記導電性基体は、少なくとも、Ａｌ、Ｃｕ、Ｍｏ、Ｗ、Ｓｉ、Ｆｅのいずれか１つ以上を含む金属基体であることが好ましい。
前記半導体素子は、バイポーラ型トランジスタ、ＭＯＳ型トランジスタ、およびダイオードから選択される１種のパワーデバイス、または、大規模集積回路であることが好ましい。
前記絶縁性非晶質炭素膜の弾性率は、４０〜１５０ＧＰａであることが好ましく、前記絶縁性非晶質炭素膜のビッカース硬さは、Ｈｖ４００〜１５００であることが好ましい。また、前記絶縁性非晶質炭素膜の膜厚は０．１〜２００μｍであることが好ましい。
本発明の第２の態様は、導電性基体上に、少なくとも水素を含む絶縁性非晶質炭素膜を形成する工程を含む上記の半導体素子放熱部材の製造方法であって、
前記絶縁性非晶質炭素膜が、プラズマＣＶＤ法により形成される半導体素子放熱部材の製造方法である。
マイナス極につながれた複数の前記導電性基体を前記導電性基体が互いに対向するように成膜炉内に配置し、隣接する２個の前記導電性基体の負グローが互いに重なるようにシース幅を調節してグロー放電することが好ましい。
複数の前記導電性基体はマイナス極に結線された基体保持具に保持されていてもよい。
処理ガス圧力およびプラズマ電極を操作することにより、隣接する２個の前記導電性基体の負グローが互いに重なるようにグロー放電することが好ましい。
シース幅をＳ、基材の対向面間の間隔をＤとしたときに、前記シースのシース幅が、
前記処理ガス圧力は１３〜１３３０Ｐａであることが好ましく、隣接する２個の前記導電性基体の対向面間の間隔が２〜６０ｍｍであることが好ましい。
プラズマＣＶＤ法において用いられる処理ガスは、炭化水素ガスを含む原料ガスからなるか、または炭化水素ガスを含む原料ガスと水素および希ガスの少なくとも１種を含む希釈ガスとからなることが好ましく、前記原料ガスが、さらに少なくともケイ素を含む有機金属含有ガスおよびハロゲン化合物のうちいずれか１種を含むことが好ましい。
前記絶縁性非晶質炭素膜を形成する工程を経た後に、前記絶縁性非晶質炭素膜の表面に絶縁性有機膜を形成する工程を経て作製される場合において、前記絶縁性有機膜が、電気泳動を利用して形成されてもよい。
本発明の第３の態様は、少なくとも上記の半導体素子放熱部材と、該半導体素子放熱部材に搭載される１個以上の半導体素子と、を含む半導体装置である。
図１Ａおよび図１Ｂは、本発明の半導体装置の主要部の構成の第１の例について示す模式断面図である。
図２は、本発明の半導体装置の構成の第１の例について主要部以外の構成も含めて示した模式断面図である。
図３は、図２に示す半導体装置の回路図の一例について示す模式図である。
図４は、本発明の半導体装置の主要部の構成の第２の例について示す模式断面図である。
図５は、本発明の半導体装置の主要部の構成の第３の例について示す模式断面図である。
図６は、放熱板を有する半導体装置を冷却用ブロック上に設置した一例について示した模式断面図である。
図７Ａおよび図７Ｂは、従来の半導体装置の主要部の構成の一例について示す模式断面図である。
図８は、本発明の非晶質炭素膜の成膜装置の一例の概略説明図である。
図９は、成膜中のグロー放電の様子を模式的に表した図であって、図８のＸ−Ｘ’での断面図である。
図１０は、実施例との比較のため、成膜中のグロー放電の様子を模式的に表した図である。
図１１は、絶縁特性の測定装置の概略図である。
図１２は、絶縁特性を示すグラフであって、印加電圧に対するリーク電流の変化を示すグラフである。
図１３Ａは、本発明の半導体装置の主要部の構成の第４の例について示す模式断面図であり、図１３Ｂは、窒化アルミニウム絶縁板を用いた従来の半導体素子放熱部材を含む半導体装置の主要部の構成の一例を示す模式断面図である。
図２は、本発明の半導体装置の構成の第１の例について主要部以外の構成も含めて示した模式断面図である。
図３は、図２に示す半導体装置の回路図の一例について示す模式図である。
図４は、本発明の半導体装置の主要部の構成の第２の例について示す模式断面図である。
図５は、本発明の半導体装置の主要部の構成の第３の例について示す模式断面図である。
図６は、放熱板を有する半導体装置を冷却用ブロック上に設置した一例について示した模式断面図である。
図７Ａおよび図７Ｂは、従来の半導体装置の主要部の構成の一例について示す模式断面図である。
図８は、本発明の非晶質炭素膜の成膜装置の一例の概略説明図である。
図９は、成膜中のグロー放電の様子を模式的に表した図であって、図８のＸ−Ｘ’での断面図である。
図１０は、実施例との比較のため、成膜中のグロー放電の様子を模式的に表した図である。
図１１は、絶縁特性の測定装置の概略図である。
図１２は、絶縁特性を示すグラフであって、印加電圧に対するリーク電流の変化を示すグラフである。
図１３Ａは、本発明の半導体装置の主要部の構成の第４の例について示す模式断面図であり、図１３Ｂは、窒化アルミニウム絶縁板を用いた従来の半導体素子放熱部材を含む半導体装置の主要部の構成の一例を示す模式断面図である。
以下に、本発明を半導体素子放熱部材、半導体素子放熱部材の製造方法、半導体装置の順に大きくわけて説明する。
（半導体素子放熱部材）
本発明は、導電性基体上に半導体素子を１個以上搭載する半導体素子放熱部材において、前記導電性基体の、少なくとも前記半導体素子を搭載する部分に、水素を含む絶縁性非晶質炭素膜を設けたことを特徴とする。
従って、本発明の半導体素子放熱部材は、半導体素子に発生する熱の放熱特性に優れ、半導体素子やその他の部材との密着性に優れ、さらに、半導体素子放熱部材およびこれを用いた半導体装置をより低コストで製造することができる。
なお、本発明において、「半導体素子放熱部材」とは、半導体素子を搭載し、該半導体素子に発生する熱を放散および／または冷却する部材を意味し、具体的には、ヒートシンク、ヒートスプレッダー、放熱板、冷却板等と呼ばれるような、半導体素子に発生する熱の放散や冷却に関与する放熱部材を意味する。
また、本発明の半導体素子放熱部材は、導電性基体上に、少なくともこの導電性基体と半導体素子との間を電気的に絶縁するように絶縁性非晶質炭素膜を設けたものである。半導体素子はこの絶縁性非晶質炭素膜上に搭載されるが、導電性基体と絶縁性非晶質炭素膜との間や、絶縁性非晶質炭素膜と半導体素子との間には、必要に応じて、他の膜や基板を設けることができる。なお、詳細については後述する。
本発明の半導体素子放熱部材は、導電性基体の、少なくとも半導体素子を搭載する部分に絶縁性非晶質炭素膜を設けているために、従来のＡｌＮ等のセラミックスからなる半導体素子放熱部材を用いた部材と比較すると、半導体素子の厚み方向に対して半導体装置の構造をより単純で薄い層構成とすることができるために、半導体素子の放熱特性に優れ、低コストでより簡易な構成を有する半導体装置を得ることができる。
さらに、ダイヤモンド基板やダイヤモンド層を設けた基板を利用した半導体素子放熱部材と比較した場合、絶縁性非晶質炭素膜の成膜速度はダイヤモンドと比べると速いために生産性が高く、製造コストを低くすることができる。
また、ダイヤモンドはその表面に結晶成長面が現れるためにその表面凸凹が大きく、表面の研磨が必要である上に、充分な平滑性を確保することが非常に困難であり、他の物質との濡れ性が悪い。また多結晶体で粒界を有するために、極めて脆く、個々の結晶に起因した熱膨張係数等の物性や構造の異方性を有する。一方、絶縁性非晶質炭素膜は、結晶構造を有さないために等方的であり、膜厚が均一で、表面凹凸が無く、他の物質との濡れ性も良好である。
このため、絶縁性非晶質炭素膜は、ダイヤモンドと比較して多結晶性に起因する表面凹凸が無いために、半導体素子の厚み方向に対して電圧を印加した場合において高く均一な耐電圧性を確保したり、絶縁性非晶質炭素膜に接して設けられる電極層の断線等に対する信頼性を向上することができる。また、熱膨張係数等の物性や構造の異方性が無いために、これらの要因による半導体素子と絶縁性非晶質炭素膜との間の剥離が起こりにくい。さらに、他の物質との濡れ性が良好であるために、絶縁性非晶質炭素膜に接して電極等を形成することが容易である。
なお、特開昭６３−１２４５５５号公報や特開２００１−３３２７９８号公報には、半導体素子に発生する熱を効率的に放散させるために、金属やＳｉからなる基体上に擬似ダイヤモンド状カーボン（ＤＬＣ）膜やダイヤモンド状・カーボン（ＤＬＣ）層（以下、両者をまとめて「ダイヤモンド状炭素（ＤＬＣ）膜」と略す）を用いることが報告されている。しかしながら、このダイヤモンド状炭素（ＤＬＣ）膜に関しては、その結晶性の有無等、物性や構造、組成の詳細については特に触れられていない。また、本発明のように導電性基体と半導体素子との間に設けられる炭素膜を、上記したような効果の達成を目的として意図的に非晶質とするような検討は何らなされておらず、さらに、後述するように炭素膜に水素やケイ素を意図的に添加した場合についても何らの検討も為されていない。
また、本発明に用いられる絶縁性非晶質炭素膜は、水素を含むことを特徴とする。絶縁性非晶質炭素膜が水素を含まない場合には、絶縁性非晶質炭素膜が脆くなり、半導体素子との剥離が起こり易くなる。
絶縁性非晶質炭素膜に含まれる水素の含有量は特に限定されないが、剥離防止の観点からは２０ａｔ％以上であることが好ましく、２５ａｔ％以上であることがより好ましい。水素の含有量は多ければ多いほど絶縁性非晶質炭素膜がより柔軟になるために剥離防止の上では好ましいが、水素の含有量が多すぎる場合には、絶縁性非晶質炭素膜がポリマー状の構造となり、強度が大幅に低下することにより逆に剥離が起こりやすくなる場合がある。従って、この観点からは水素の含有量は６０ａｔ％以下であることが好ましく、４０ａｔ％以下であることがより好ましい。
本発明の非晶質炭素膜は、４０〜１５０ＧＰａの低弾性率を示すものであることが好ましく、６０〜１２０ＧＰａであることがより好ましい。低弾性の非晶質炭素膜は、導電性基体に弾性変形や熱膨張・熱収縮などが発生しても、基体の変形に追従して変形しやすい。そのため、非晶質炭素膜に内部応力が発生して破損したり、基体から剥離したりする可能性が低減される。
また、本発明の非晶質炭素膜は、ビッカース硬さがＨｖ４００〜１５００であることが好ましく、より好ましくはＨｖ６００〜１２００である。ビッカース硬さがＨｖ４００〜１５００と低硬度であると、導電性基体に弾性変形や熱膨張・熱収縮などが発生しても、基体の変形に追従して変形しやすい。そのため、非晶質炭素膜に内部応力が発生して破損したり、基体から剥離したりする可能性が低減される。非晶質炭素膜の弾性率や硬度が高すぎると上記の非晶質炭素膜の特性が低くなる。また、弾性率や硬度が低すぎると負荷に対する強度、耐摩耗性が劣ってしまう。
また、非晶質炭素膜に衝撃力が加わっても、非晶質炭素膜が軟質であると非晶質炭素膜が変形し易く、非晶質炭素膜が変形することにより衝撃を受ける面積が増大し、面圧が低下する。その結果、非晶質炭素膜が受ける最大衝撃力が小さくなり、非晶質炭素膜が破壊される可能性が低減する。
更に、剥離を防止し、より密着性を向上させるためには、水素に加えて絶縁性非晶質炭素膜がケイ素も含むことが好ましい。絶縁性非晶質炭素膜が水素に加えてケイ素を含むことにより、Ｓｉを主たる構成成分とする半導体素子と絶縁性非晶質炭素膜との熱膨張係数の差を小さくすることができるために、半導体素子と絶縁性非晶質炭素膜との熱膨張係数差に起因する応力の発生を緩和できる。これにより、絶縁性非晶質炭素膜が水素のみを含有する場合と比較して、特に大きな温度変化に曝された場合における剥離の発生をより効果的に防止することができる。加えて、絶縁性非晶質炭素膜の残留応力をより小さくすることができるために、ケイ素を含まない絶縁性非晶質炭素膜と比較して、絶縁性非晶質炭素膜の膜厚をより厚くすることができ、耐電圧性をより向上させることも可能である。
絶縁性非晶質炭素膜に含まれるケイ素の含有量は特に限定されないが、１ａｔ％〜５０ａｔ％の範囲内であることが好ましく、５ａｔ％〜３０ａｔ％の範囲内であることがより好ましい。ケイ素の含有量が１ａｔ％未満である場合には、大きな温度変化に曝された場合に半導体素子と絶縁性非晶質炭素膜との熱膨張係数差に起因する応力が大きくなり剥離が発生する場合がある。一方、５０ａｔ％を超える場合には、絶縁性非晶質炭素膜の導電性が増大し、半導体素子と導電性基体との間の絶縁性を確保できなくなる場合がある。
また、絶縁性非晶質炭素膜の膜厚は、少なくとも０．１μｍ以上であることが好ましく、０．５μｍ以上であることがより好ましい。０．１μｍ未満の場合には、半導体素子と導電性基体との絶縁性が得られない場合がある。また、絶縁性非晶質炭素膜の膜厚の上限は特に限定されないが、２００μｍ以下であることが好ましく、半導体素子に発生した熱を導電性基体へと効率的に放散させるためには１００μｍ以下であることがさらに好ましく、また、絶縁性非晶質炭素膜の成膜に要する時間を考慮した場合には３０μｍ以下であることがより好ましい。なお、本発明においては必要に応じて２５μｍ以上の非晶質炭素膜を形成することも可能となっている。これは、非晶質炭素膜が水素を２０〜６０ａｔ％と比較的多く含む膜とすることによって、有機成分（Ｃ−Ｈ結合）が増え、低弾性率および低硬度を示すため、導電性基体の変形や熱膨張や熱収縮に対しての応力の発生が小さく、非晶質炭素膜の破壊や剥離が起こりにくいためである。
さらに、非晶質炭素は、体積抵抗率が１０８〜１０１２Ω・ｃｍ、また、強酸・強アルカリに対して安定であるという性質を有する。そのため、本発明の非晶質炭素膜は、絶縁性や耐食性を有する。特に、欠陥面積率が１０−４以下であるのが好ましく、この場合、特に優れた絶縁性や耐食性を有し、欠陥からのリーク電流が小さく耐電圧に優れた絶縁性非晶質炭素膜となる。例えば、２２μｍ厚さで絶縁破壊耐圧１２００Ｖ以上の非晶質炭素膜を得ることができる。
さらに、本発明の絶縁性非晶質炭素膜は金属並みに高い熱伝導率を有し（約８０Ｗ／ｍ・Ｋ）、導電性基体に非晶質炭素膜を直接被覆することができる。したがって、半導体素子放熱部材として用いると、従来のメタル層／絶縁板／メタル層／ハンダ／放熱板の積層構造に比べて、シンプルで薄く熱抵抗が極めて小さな半導体素子放熱部材を得ることができる。
さらに、絶縁性非晶質炭素膜は単層構造からなるものであってもよいが、絶縁性や半導体素子や導電性基体に対する密着性等、絶縁性非晶質炭素膜に求められる種々の特性を高いレベルで達成するために、膜厚方向に対して水素やケイ素の含有量が異なる２層以上の多層構造や傾斜構造からなるものであってもよい。
一方、半導体素子放熱部材として要求される絶縁耐圧は、搭載する半導体素子の種類や定格に応じて異なるものの、例えば、ＭＯＳ型トランジスタに対しては約１００Ｖ以上であることが好ましく、ＩＧＢＴ素子に対しては約３００Ｖ以上であることが好ましく、１０００Ｖ以上であれば、いずれの半導体素子を用いても十分に対応可能である。
以上に説明したような本発明に用いられる絶縁性非晶質炭素膜は、電気絶縁性に優れるため、導電性基体上の所望の領域に欠陥無く形成された場合には、このような要求を満たすに十分な絶縁耐圧を得ることができる。
しかしながら、実際には十分な耐電圧性を得られない場合があり、絶縁耐圧が１００Ｖを下回るような場合もある。
これは、本発明に用いられる絶縁性非晶質炭素膜以外の炭素膜についても一般的に起こり得る現象であり、例えば、Ｓｉ基板上にＤＬＣ膜（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）をプラズマＣＶＤ法により形成した場合の絶縁耐圧は５０Ｖや７０Ｖ程度であることが報告されている（ＮＥＷ ＤＩＡＭＯＮＤ、Ｖｏｌ．１４、Ｎｏ．１、ｐ１９〜２３）。
このような絶縁耐圧の低下は、本発明に用いられる絶縁性非晶質炭素膜そのものの特性に起因するものではなく、導電性基体上にＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等の気相成膜法を利用して絶縁性非晶質炭素膜を形成する際に、塵埃が予め導電性基体表面に付着していたり、成膜装置内の塵埃が導電性基体表面に付着したりすることにより、絶縁性非晶質炭素膜の膜厚が局所的に薄くなった箇所（所謂ピンホール欠陥）が発生しているためであると考えられる。
このようなピンホール欠陥は、成膜装置の清掃や成膜環境のクリーン化によってある程度抑制することができる。しかし、成膜条件（ガス流量や圧力、パワー等）によっては、成膜装置内に塵埃が発生しやすくなる場合がある。従って、塵埃が発生しにくい成膜条件に設定することが好ましいが、実際には成膜装置の構造（ガス配管系等）上の制約により困難な場合が多い。
このような問題を抜本的に解決するには、気相成膜を用いて成膜される絶縁性非晶質炭素膜のような膜ではなく、有機物からなる絶縁膜を用いることが好適である。しかし、絶縁性非晶質炭素膜の代りに有機物からなる絶縁膜を用いた場合には絶縁耐圧を高くするために膜厚を大きくする必要があり、これに加えて有機物の熱伝導率は極めて低い（約１Ｗ／ｍ・Ｋ程度）ために、熱抵抗が高くなるという問題がある。
しかしながら、本発明においては、絶縁性非晶質炭素膜の半導体素子を搭載する側の面に絶縁性有機膜を設けることにより、ピンホール欠陥部分が絶縁性有機膜により埋め込まれるため、優れた放熱特性を保ちつつ、耐絶縁性を向上させることができ、ピンホール欠陥が多い場合でも、少なくとも１００Ｖ以上の絶縁耐圧を容易に得ることも可能であり、ピンホール欠陥が少ない場合には１０００Ｖ以上の絶縁耐圧を得ることも容易である。
なお、絶縁性有機膜は、絶縁性非晶質炭素膜の半導体素子を搭載する側の面全体を覆うように設けてもよいが、一部に設けるだけでもよい。なお、一部に設ける場合には、少なくともピンホール欠陥により絶縁性非晶質炭素膜の膜厚が薄くなっている部分を埋め込むように設けることが好ましい。
また、ピンホール欠陥以外の部分も覆うように絶縁性有機膜を設ける場合、絶縁性有機膜の膜厚（但し、当該膜厚とは、ピンホール欠陥以外の部分に設けられた絶縁性有機膜の膜厚を意味する）としては、特に限定されないが、６μｍ以下であることが好ましく、１μｍ以下であることがより好ましく、０．５μｍ以下であることが最も好ましい。なお、膜厚が１０μｍを超える場合には、放熱特性が低下する場合がある。
絶縁性有機膜を構成する材料としては、公知の絶縁性を有する有機材料を用いることができる。なお、このような材料の具体例や、絶縁性有機膜の形成方法の詳細については後述する。
本発明に用いられる導電性基体は、公知の金属材料からなるものであれば特に限定されないが、金属材料の熱伝導率が１０Ｗ／ｍ・Ｋ以上であることが好ましく、１００Ｗ／ｍ・Ｋ以上であることがより好ましい。
半導体素子の熱を効率的に放散させるために導電性基体の熱伝導率は高ければ高い程好ましく、このような観点から、導電性基体は、少なくともＡｌ、Ｃｕ、Ｍｏ、Ｗ、Ｓｉ、Ｆｅのいずれか１つ以上を含むことが好ましい。導電性基体は、これら金属単体からなるものであってもよいが、これらを含む複合材や混合物であってもよく、Ａｌ−Ｓｉ、Ａｌ−ＳｉＣ、Ｃｕ−Ｍｏ、Ｃｕ−Ｗ等の合金であってもよい。
本発明の半導体素子放熱部材に搭載される半導体素子は、公知の半導体素子であれば特に限定されず、このような半導体素子としては、例えば、ＩＧＢＴ素子等のバイポーラ型トランジスタ、ＭＯＳ型トランジスタ、ダイオード等のパワーデバイスや、大規模集積回路等の半導体チップを挙げることができる。本発明の半導体素子放熱部材は、半導体素子に発生した熱を効率的に放散することが可能であるため、発熱量の大きい半導体素子に対して用いることが好適である。
（半導体素子放熱部材の製造方法）
本発明の半導体素子放熱部材の製造方法は、少なくとも、導電性基体上に、上記したような水素、若しくは、水素及びケイ素を含む絶縁性非晶質炭素膜を形成する工程を経て作製されるものであれば特に限定されない。なお、絶縁性非晶質炭素膜を導電性基体上に形成する際には、スパッタリング法等の公知の絶縁性非晶質炭素膜の成膜が可能な成膜方法を利用することができるが、プラズマＣＶＤ法により形成されることが好ましい。
プラズマＣＶＤ法は、絶縁性非晶質炭素膜の成膜速度が速い為に生産性が高く、半導体素子放熱部材をより低コストで作製することが可能である。また、成膜には方向性が無く、いずれの方向から成膜しても均一な膜厚で成膜することができるため、導電性基体が凹凸を有するなどの複雑な形状であっても、導電性基体上のいずれの部位にも容易に均一な膜厚の絶縁性非晶質炭素膜を形成することができる。また、絶縁性非晶質炭素膜が水素に加えてケイ素も含む場合は、より密着性が高まるために、膜厚をより均一とすることができる。
プラズマＣＶＤ法では、プラス極とマイナス極の二つの電極の間に電圧を加えることによって、グロー放電が生ずる。このグロー放電を利用して、電極間に導入した処理ガスを活性化して、マイナス電極側の電極（基体）に薄膜を堆積させる。
基体は、導電性をもつ材料からなれば特に限定はない。導電性基体は、体積抵抗率が１０６Ω・ｃｍ以下であるのが望ましい。
プラズマＣＶＤ法によって導電性基体表面上に非晶質炭素膜を形成する具体的態様は、少なくとも水素を含む絶縁性非晶質炭素膜を形成することができれば特に限定されないが、マイナス極につながれた複数の導電性基体を基体が互いに対向するように成膜炉内に配置し、隣接する２個の基体の負グローが互いに重なるようにシース幅を調節してグロー放電することが好ましい。以下にこの態様について具体的に説明する。
基体は，成膜炉内に配置されかつマイナス電極に結線された基体保持具に固定されることにより保持される。この際、基体は、基体が互いに対向する状態で配置される。そして、基体は、マイナス極に結線された基体保持具に、基体の少なくとも一部が接触するようにして固定される。なお、基体保持具は、導電性材料からなれば、その形状に特に限定はない。そのため、基体を載置できる平板状のほか、基体の少なくとも一部を固定できる固定具を有する形状でも良い。
基体は、基体が互いに対向する状態で配置されれば、配置の形式に特に限定はないが、基体が板状であれば、複数の基体は基体保持部材に厚み方向に平行かつ並列状態で配置されるのが望ましい。基体を厚み方向に平行かつ並列状態で配置すると、複数枚の基体を成膜炉内に配置できるため、一度の成膜処理で多数の基体に成膜が可能となる。したがって、処理コストも低減される。
互いに対向する状態で配置された基体は、複数の導電性基体のうち隣接する２個の基体の負グローが互いに重なるように、処理ガス圧力およびプラズマ電源を操作することによってシース幅を調節して成膜処理を行なう。
ここで、一般的に「シース」とは、陰極（基体）を覆うプラズマの「さや」であり、負グローまでの発光の弱い領域を指す。シースでは、急激な電位降下が生じ、正イオンは陰極に向けて加速され、陰極に衝突する。衝突によって、陰極より（２次）電子が放出される。（２次）電子は、シースの電位勾配によって加速されシースから負グロー域へ入射し、気体分子を励起させる。励起された気体分子は基底状態に戻るとき発光（グロー）する。シースの発光が弱いのは、電子が気体分子に衝突しても、気体分子を励起できるエネルギーまで十分に加速されていないからである。すなわち、本明細書の「シース幅」とは、基体および基体保持具から負グローまでの発光の弱い領域の幅である。そして、シースは、基体および基体保持具の外面に沿って、外面から一定の幅（シース幅Ｓ）をもって発生する（図１０参照）。
通常、低圧気体中で成膜中に、基体の表面が大きなイオン衝撃を受けると、基体表面から成膜された膜を構成する原子が再び気体中に飛散する。そのため、イオン衝撃の大きい条件で成膜された非晶質炭素膜は、イオン衝撃を受けることにより、成膜中の膜表面から軟質な部分がたたきだされ（スパッタリング）、硬質な非晶質炭素膜となる。そのため、水素を含む非晶質膜を成膜する場合には、イオン衝撃によりＣ−Ｈ結合からなる有機的で軟質な部分は残らず、水素量の少ない硬質な非晶質炭素膜となる。ところが、隣接する２個の基体の負グローが互いに重なるように処理圧力と電力を調整すると、放電が安定し、負グローの重なり部分に低電圧で高電流密度の放電（高密度プラズマ）が発生する。低電圧で高電流密度の放電においては、イオン衝撃が小さくなるため、膜の軟質な部分への衝撃が小さくなる。その結果、水素の含有量の多い軟質な膜を成膜することが可能となると考えられる。軟質な膜となる理由は、水素を多く含む膜とすることによって、有機成分（Ｃ−Ｈ結合）が増え、三次元的に広がる−Ｃ−Ｃ−Ｃ−Ｃ−結合のネットワークが、−Ｃ−Ｃ−Ｈ Ｈ−Ｃ−Ｃ−として水素でターミネイトされ切られて軟らかくなるためと考えられる。さらに、成膜中の膜の損傷が少なくなる結果、欠損の少ない緻密な膜を成膜することができる。この膜は、０．１μｍ程度の薄い膜であっても欠陥面積率が１０−４以下であるため、優れた保護膜として利用できる。また、成膜中の膜のスパッタリングが少なくなる結果、高速成膜（〜約１０μｍ／ｈ）が可能となる。このように、本発明の非晶質炭素膜の成膜方法によれば、低弾性率で低硬度の、欠損の少ない非晶質炭素膜の作成が可能となる。
また、シース幅が隣接する２個の基体の対向面間の間隔以下で、かつ対向面間の間隔の４分の１以上であれば、負グローが重なり合うため、良好な成膜が可能となる。ここでシース幅をＳ、基材の対向面間の間隔をＤとすれば、下記式で表せる。
逆に、シース幅が隣接する２個の基体の対向面間の間隔以上であると、基体の対向面間に沿った負グローが形成されなくなり、成膜速度が著しく小さくなる。
複数の基体は、隣接する２個の基体の対向面間の間隔を２〜６０ｍｍの範囲となるように配置するのが好ましい。間隔が２ｍｍ以下であると、負グローの重なりが強くなり、成膜条件によっては、グロー放電が局所的に強くなったり、不安定となることがある。また、６０ｍｍ以上では、安定したグロー放電は得られるものの、負グローの重なる部分が減少、または重ならない場合があるため、成膜条件によっては適さない場合がある。２個の基体の対向面間の間隔は、好ましくは２〜６０ｍｍ、より好ましくは３〜４０ｍｍ、さらに好ましくは５〜３０ｍｍである。この際、シース幅は、１〜６０ｍｍ、好ましくは１．５〜４０ｍｍ、さらに好ましくは２．５〜３０ｍｍである。そして、上記シース幅となるように、処理ガス圧力の範囲を１３〜１３３０Ｐａ、より好ましくは６６．５〜１０６４Ｐａ，さらに好ましくは１３３〜７９８Ｐａに調整する。
また、成膜温度は、５００℃以下が好ましく、より好ましくは２００〜４５０℃である。成膜温度が高すぎると基体に到達した成膜活性種が再び雰囲気へ離脱する確率が高くなり成膜速度が小さくなる。また、成膜温度が低すぎると微妙なアークが生じて安定なグロー放電が困難となる。なお、ここで成膜温度とは、成膜中の基体表面の温度である。
処理ガスは、原料ガスからなるか、または原料ガスと希釈ガスとからなることが望ましい。処理ガスは、得られる非晶質炭素膜の組成が所望の組成となるように、その種類や混合比または流量比を適宜選択すればよい。すなわち、ケイ素を含む非晶質炭素膜を得たい場合は、原料ガスとして、ケイ素を含む有機金属含有ガスやハロゲン化物のガスを用いれば良い。
原料ガスは、少なくとも炭化水素ガスを含み、好ましくは、さらに少なくともケイ素を含む有機金属含有ガスおよびハロゲン化合物のうちのいずれか１種以上を含む。ここで、炭化水素ガスは、メタン（ＣＨ４），エタン（Ｃ２Ｈ６）等の飽和炭化水素、エチレン（Ｃ２Ｈ４）、アセチレン（Ｃ２Ｈ２）等の不飽和炭化水素、またはベンゼン等の芳香族炭化水素であることが望ましい。また、有機金属含有ガスは、テトラメチルシラン（Ｓｉ（ＣＨ３）４：ＴＭＳ）またはシランであるのが望ましい。また、ハロゲン化合物としては塩化ケイ素を用いることができ、四塩化シリコンが望ましい。
希釈ガスの例としては、水素、希ガス、窒素等の不活性ガスが挙げられる。これらは混合して用いても良い。希釈ガスは、水素、Ｈｅ、またはＮｅからなるのが望ましく、さらに水素のみからなるのがより望ましい。アルゴン等の原子量の大きな希ガスを用いずに成膜を行なうと、膜が受けるイオン衝撃が小さくなるため、成膜中の膜の損傷が低減され、軟質で欠陥の少ない膜を高速成膜できる。
また、絶縁耐圧の向上を目的として、絶縁性非晶質炭素膜の表面に絶縁性有機膜を形成するような場合、この絶縁性有機膜の形成方法としては公知の方法を用いることができる。しかしながら、絶縁性有機膜によりピンホール欠陥を埋め込むように確実に被覆するためには、液相成膜法を用いることが好ましく、特に電気泳動を利用した方法を用いることが好ましい。
なお、電気泳動を利用する場合には、絶縁性有機膜は以下に説明するようにして形成することができる。
絶縁性有機膜を構成する原料（電着成分）を含む電着液中に、絶縁性非晶質炭素膜が形成された導電性基体を浸漬する。次に、予め導電性基体に取りつけたリード線や、電着液中に浸漬した電極を介して、絶縁性非晶質炭素膜が形成された導電性基体に電界を印加し、電着液中に含まれる電着成分を電着させて、電着膜を形成する。その後、電着膜中に含まれる未反応の成分を除去し、電着膜を乾燥させた後、加熱処理することにより、ピンホール欠陥部分を埋めこみ、またこれ以外の部分を覆うように絶縁性有機膜が形成される。
なお、電着液中に含まれる電着成分としては、電着可能な公知の水溶性有機物を用いることができるが、例えば、可溶性ポリイミドおよびアミン変性アクリルポリマーを混合・複合化したポリイミド、アミン付加変性エポキシ樹脂、あるいは、ブロック化イソシアネート含有アミン付加変性エポキシ樹脂を基体樹脂とするカチオン粒子等を用いることができる。
また、電着液に含まれる電着成分以外のその他の成分としては、水以外にも、他の溶媒成分として公知の水溶性有機溶媒を用いることができ、また、酢酸や乳酸等の酸類や、珪酸塩や燐酸アルミニウム等の塩類を用いることができる。
（半導体装置）
本発明の半導体装置は、上記したような本発明の半導体素子放熱部材と、該半導体素子放熱部材の少なくとも絶縁性非晶質炭素膜が形成された部分に搭載された半導体素子と、を含むものであれば特に限定されず、他の構成を有していてもよい。また、半導体素子放熱部材に搭載される半導体素子は、１個であってもよいが、２個以上であってもよい。
なお、半導体素子から絶縁性非晶質炭素膜を介して導電性基体へと伝導された熱は、自然に放散させてもよく、空冷や水冷等の公知の冷却方法を利用して強制的に冷却してもよい。後者の場合には、導電性基体そのものが、このような冷却機能を兼ねたものであってもよいが、導電性基体の半導体素子が設けられていない部分に導電性基体を冷却するための冷却部材を接して設けてもよい。
以下に図面を参照しつつ本発明の半導体装置について具体的に説明するが、本発明の半導体装置は以下の構成のみに限定されるものではない。
図１Ａおよび図１Ｂは本発明の半導体装置の主要部の構成の一例について示す模式断面図であり、図１Ａは、半導体装置の主要部の構成の概略について示したものであり、図１Ｂは、半導体装置の主要部の構成の詳細（半導体素子厚み方向の層構成）について示したものである。図１Ａおよび図１Ｂ中、１０は絶縁性非晶質炭素膜、１１は放熱板（導電性基体）、２０は半導体素子、１１０、１２０、１２１は中間層、１２２ははんだ層、２００は半導体装置を示す。
図１Ｂからわかるように、半導体装置２００は、放熱板１１上に中間層１１０を介して絶縁性非晶質炭素膜１０が設けられ、絶縁性非晶質炭素膜１０上に順次積層された中間層１２０、１２１、はんだ層１２２を介して半導体素子２０が搭載されている（なお、図１Ａおよび図１Ｂ並びにこれ以降において説明する半導体装置の説明に際して、「上」「上側」「上面」とは、導電性基体に対して半導体素子が設けられた側の面・方向を意味し、「下」「下側」「下面」とは、導電性基体に対して半導体素子が設けられた側と反対側の面・方向を意味するものとする）。
半導体装置２００は例えば次のようにして作製することができる。まず、放熱板１１上に中間層１１０、絶縁性非晶質炭素膜１０、中間層１２０、中間層１２１の順に積層形成する。次に、中間層１２１と半導体素子２０とをはんだ付けすることにより半導体装置２００を得ることができる。なお、半導体素子２０は、そのはんだ付けする面に、予め中間層（不図示）が設けられているものである。
放熱板（導電性基体）１１は、既述したような金属材料から構成されるものであり、例えば、Ｃｕ−Ｍｏ合金基板やＡｌ−Ｓｉ合金基板が用いられる。
また、中間層１１０は、放熱板１１と絶縁性非晶質炭素膜１０との間の接着性をより強固にするために設けられるものであり、中間層１２０、１２１は、絶縁性非晶質炭素膜１０と半導体素子２０との間に設ける電極や、絶縁性非晶質炭素膜１０と半導体素子２０との接着性をより強固にするために設けられるものであるが、必要に応じて省略してもよく、前記した以外の構成であってもよい。
例えば、中間層１１０は、Ｔｉ、Ｃｒ、Ｓｉ、Ａｌ等の金属や、これら金属の窒化物、炭化物等からなり、プラズマＣＶＤ法やスパッタリング法等により放熱板１１上に形成される。また、中間層１２０は、Ｔｉ等からなる金属をスパッタリング法等により絶縁性非晶質炭素膜１０表面に形成され、中間層１２１は、Ｃｕ等からなる金属をスパッタリング法やめっき法により中間層１２０表面に形成される。なお、中間層１１０、１２０、１２１の厚みは特に限定されないが、０．０１μｍ〜５０μｍの範囲内であることが好ましい。
なお、半導体装置２００は、放熱板１１の下面に接するように、半導体素子２０で発生し、放熱板１１に伝導された熱を強制的に冷却するための、空冷や液冷式の冷却部材等を接着して設けてもよい。このような冷却部材を設けることにより、半導体素子２０に発生する熱をより効果的に放散することが可能となる。
なお、この際の接着に用いる接着材料としては、例えばグリースや蝋などを用いることができるが、より熱抵抗の低い蝋を用いることが好ましい。
次に、従来の半導体装置の主要部の構成について図面を用いて説明する。図７Ａおよび図７Ｂは、従来の半導体装置の主要部の構成の一例について示す模式断面図であり、図７Ａは、半導体装置の構成の概略について示したものであり、図７Ｂは、半導体装置の構成の詳細（半導体素子厚み方向の層構成）について示したものである。図７Ａおよび図７Ｂ中、３０は絶縁板、１１０’は中間層、１１１は中間層、１１２ははんだ層、３００は半導体装置を示し、中間層１１１は図１Ｂに示す中間層１２１と実質的に同等の機能・構成を有し、符号１１０’、１１１、１１２および３００以外の図１Ｂと同じ番号の符号で示される部材は、図１Ｂに示す符号と実質的に同等の機能・構成を有する部材を意味する。また、絶縁板３０は、半導体素子２０と放熱板１１とを絶縁するために設けられた板状のＡｌＮやダイヤモンド等の絶縁体からなるものである。
図７Ａおよび図７Ｂからわかるように、半導体装置３００は、放熱板１１上に順次積層されたはんだ層１１２、中間層１１１、中間層１１０’を介して絶縁板３０が設けられ、絶縁板３０上に順次積層された中間層１２０、中間層１２１、はんだ層１２２を介して半導体素子２０が搭載されている。
なお、半導体装置３００は例えば次のようにして作製される。まず、絶縁板３０の片面に中間層１１０、中間層１１１を順次積層し、もう片方に中間層１２０、中間層１２１を順次積層する。次に、絶縁板３０の中間層１１１が設けられた側の面と放熱板１１とをはんだ付けすることにより接着し、絶縁板３０の中間層１２１が設けられた側の面と半導体素子２０とをはんだ付けし、半導体装置３００を得ることができる。なお、半導体素子２０は、そのはんだ付けする面に、予め中間層（不図示）が設けられているものである。
図１Ａに示す本発明の半導体装置２００と図７Ａに示す従来の半導体装置３００とは、半導体素子２０と放熱板１１とを絶縁する部材が異なることを除けば、主要な構成は概ね等しいものである。しかし、両者を比較した場合、半導体装置２００の方が半導体装置３００よりもその層構成が簡易であり、また、半導体装置の作製に際して必要なはんだ付けの回数も、半導体装置３００では２回であったのに対して、半導体装置２００では１回で済み、作製工程がより簡易である。
また、絶縁体３０の厚みが数百μｍ程度であるのに対して、絶縁性非晶質炭素膜１０の厚みは既述したように０．１μｍ〜数十μｍ程度の厚みであり、さらに、上記したように半導体装置２００の方が半導体装置３００よりも層構成が簡易である。従って、半導体装置２００の方が半導体装置３００よりも、半導体素子２０と放熱板１０との間隔をより小さくできるために、半導体素子２０で発生した熱を、放熱板１０へと伝達し、放散させる場合の放熱効率を高くすることができる。
この場合、半導体素子２０に通電した際の発熱量が同じでも、半導体装置２００に設けられた半導体素子２０の方が、半導体装置３００に設けられた半導体素子２０よりも発熱温度をより低く抑えることができるため、短絡耐量やアバランシェ耐量等の過度な温度上昇による半導体素子２０の破壊がより起こりにくくなる。
また、半導体素子２０に対して許容される最高発熱温度が同じでも、半導体装置２００に設けられた半導体素子２０の方が、半導体装置３００に設けられた半導体素子２０よりもより多くの電流を流すことが可能である。このため、半導体素子２０として同等のものを用いても半導体装置２００の方が半導体装置３００よりもより大きな電流を制御することができ、半導体装置が複数の半導体素子を用いて構成されるような場合には、使用する半導体素子の数がより少なくて済み、コストを低減することが可能である。
一方、従来の半導体装置において、導電性基体上にダイヤモンド膜を設けた半導体素子放熱部材を用いているような場合には、図１Ａに示す半導体装置２００において、符号１０で示される部分にダイヤモンド膜が設けられる。ダイヤモンド膜を用いた場合には、本発明の半導体装置と同様の構成とすることが可能であるものの、同一の膜厚を形成するために必要な時間が、絶縁性非晶質炭素膜に対してダイヤモンド膜では数倍から十数倍程度である。加えて、ダイヤモンド膜形成後にその表面を平滑化するための研磨工程が新たに必要となる。しかしながら、本発明の半導体装置では、絶縁性非晶質炭素膜を用いているため、符号１０で示される絶縁部材の成膜に要する時間が短い上に、上記したような研磨工程も不要であるために、製造コストを低くすることができる。
次に、図１Ａおよび図１Ｂに示す半導体装置の構成をベースとした半導体装置のより詳細な構成例について説明する。図２は、本発明の半導体装置の他の一例について示した模式断面図であり、具体的には、図１Ａに示す半導体装置の主要部の構成に加えて、主要部を囲む部分や配線等のようなその他の構成についても示したものである。
図２中、４０、４１、４２は引出電極、５０、５１、５２はバスバー、６０、６１、６２は配線、７０、７１は樹脂ブロック、８０は封止用ゲル、２０１は半導体装置を示し、その他の符号で表される部材は、図１Ａおよび図１Ｂに示すものと同等の機能・構成を有するものである。なお、図２において、放熱板１１と絶縁性非晶質炭素膜１０との間に設けられるその他の層については記載を省略したが、図１Ｂと同様である。また、図２に示す引出電極４０は、図１Ｂに示す中間層１２１、１２２に相当する部材であり、この引出電極４０と半導体素子２０との間に設けられるはんだ層については記載を省略してある。
半導体装置２０１は、放熱板１１の片面には、放熱板１１の片面全面を覆うように絶縁性非晶質炭素膜１０が設けられ、絶縁性非晶質炭素膜１０上に設けられた引出電極４０を介して半導体素子２０が搭載されている。なお、図２に示す半導体装置２０１において、絶縁性非晶質炭素膜１０は、放熱板１１の片面全面を覆うように設けられているが、必ずしも放熱板１１の片面全面を覆うように設ける必要はなく、少なくとも半導体素子２０と放熱板１１とが絶縁されるように設けられていればよい。
また、半導体素子２０の引出電極４０が設けられた側と反対側の面には引出電極４１および４２が設けられている。放熱板１１の両側には、放熱板１１が「凹」の字の底辺を成し、「凹」の字の両側の縦線を成すように樹脂ブロック７０および７１が設けられている。
樹脂ブロック７０の中央部近傍には、樹脂ブロック７０を横方向に貫くようにバスバー（エミッタ用）５１が設けられており、バスバー５１は配線６１を介して、半導体素子２０のエミッタ電極に相当する引出電極４１と接続されている。また、樹脂ブロック７１の中央部近傍には、樹脂ブロック７１を横方向に貫くようにバスバー（コレクター用）５０が設けられており、バスバー５０の更に上側に樹脂ブロック７１を横方向に貫くようにバスバー（ゲート用）５２が設けられている。バスバー５０は、半導体素子２０のコレクター電極に相当する引出電極４０と配線６０を介して接続されており、バスバー５２は、半導体素子２０のゲート電極に相当する引出電極４２と配線６２を介して接続されている（なお、横方向とは、導電性基体の幅方向を意味し、これ以降において説明する半導体装置の説明に際しても同様とする）。
また、放熱板１１、樹脂ブロック７０、樹脂ブロック７１で囲まれた空間には、この領域と接している絶縁性非晶質炭素膜１０、半導体素子２０、引出電極４０、４１、４２、バスバー５０、５１、５２、配線６０、６１、６２、樹脂ブロック７０、７１の部分を外気と遮断するように、封止ゲル８０が充填してある。
なお、図２に示す半導体装置２０１のような構成において、半導体装置２０１が主に放熱板１１と絶縁性非晶質炭素膜１０とからなる１つの半導体素子放熱部材上に複数の半導体素子（例えば、６個のＩＧＢＴ素子）や、ダイオード等が搭載されているような場合には、半導体装置２０１の回路構成は例えば図３のように示すことができる。
図３は、図２に示す半導体装置の回路図の一例について示す模式図であり、図３中、Ｂは電源、Ｄ１〜Ｄ６はダイオード、Ｓ１〜Ｓ６はＩＧＢＴ素子（図２中の半導体素子２０に相当する）、Ｇ１〜Ｇ６はゲート電極端子、Ｍ１〜Ｍ３はモータ用端子（三相インバーターを構成）を表す。なお、Ｇ１〜Ｇ６およびＭ１〜Ｍ３は不図示の配線により半導体装置外部に設けられた不図示の回路・モータ等と接続されている。
次に、図１Ａに示した半導体装置２００とは異なる構成を有する半導体装置について説明する。図４は、本発明の半導体装置の主要部の構成の他の例について示す模式断面図であり、図４中、１０は絶縁性非晶質炭素膜、１２は冷却板（導電性基体）、２０は半導体素子、２１０は半導体装置を示す。なお、図４中、半導体素子２０と絶縁性非晶質炭素膜１０との間には、図１Ａに示す半導体装置２００と同様に、絶縁性非晶質炭素膜１０上に順次、中間層１２０、１２１、はんだ層１２２が設けられているが記載を省略してある。
半導体装置２１０は、片方の面がフィン形状でもう片方の面が平坦状からなる冷却板（導電性基体）１２の平坦状の面に絶縁性非晶質炭素膜１０を設け、不図示の中間層およびはんだ層を介して、絶縁性非晶質炭素膜１０上に半導体素子２０が搭載された構成を有している。
半導体装置２１０は例えば次のようにして作製することができる。まず、片方の面が予めフィン形状に成形加工された冷却板（導電性基体）１２の平坦状の面に絶縁性非晶質炭素膜を設け、既述したような方法で中間層を設ける。次に、この中間層と半導体素子２０とをはんだで接着することにより半導体装置２１０を得ることができる。
半導体装置２１０は、放熱効率の高いフィン形状の部分を空気等の流体等と接触させることにより、半導体素子２０から冷却板１２に伝導された熱を強制的に半導体装置２１０の外部へと放散することができる。一方、半導体装置２００や半導体装置３００の放熱板１１の下面にも蝋付けする等により、図４に示すものと同様な冷却板１２をフィン状の部分を下側にして設けることもできる。
しかし、半導体装置２１０は、半導体装置２００や半導体装置３００と比較すると、半導体素子２０の強制的な冷却手段として機能する冷却板１２との距離が短いために放熱特性が優れるのみならず、全体としての構成もより簡易とすることができる。
なお、半導体装置２００において、放熱板１１の下面に冷却板１２を設けるような場合には、放熱板１１の熱膨張係数を絶縁性非晶質炭素膜１０と冷却板１２との中間となるように調整することにより、半導体素子２０の発熱温度と冷却板１２のフィン部分近傍の温度との差が大きな場合においても、これら３つの部材の間で発生する熱応力をより効果的に緩和することができる。
なお、冷却板（導電性基体）１２を構成する材料としては、既述したような金属材料を用いることができるが、フィン形状への加工の容易さの観点からは、鋳造性や塑性加工性に優れたアルミニウム合金であることが好ましい。
次に、図４に示す半導体装置２１０の構成をベースとした他の構成例について示す。図５は、本発明の半導体装置の主要部の構成の他の例について示す模式断面図であり、図５中、１３は放熱板、２２０は半導体装置を示し、これ以外の符号で示される部分については図４に示す半導体装置２１０と同様である。
なお、図５中、半導体素子２０と放熱板１３との間には、はんだ層が設けられているが記載を省略してあり、絶縁性非晶質炭素膜１０と冷却板１２との間には、絶縁性非晶質炭素膜１０側から冷却板１２側へと順に、中間層１１０、１１１、はんだ層１１２が設けられているが記載を省略してある。また、放熱板１３は符号１１や１２で示される導電性基体と同様の金属からなるものであり、例えば、Ｓｉ−Ａｌ合金基板が用いられる。なお、放熱板１３の厚みとしては、０．１〜５ｍｍ程度のものが好適に用いられる。
半導体装置２２０は例えば次のようにして作製することができる。まず、放熱板１３の片面に絶縁性非晶質炭素膜１０を設け、次に、放熱板１３の絶縁性非晶質炭素膜１０が設けられた側の面に、図７Ｂに示す半導体装置３００と同様に中間層１１０、１１１を順次設け、その後、中間層１１１と冷却板１２の平坦状の面とをはんだ付けする。最後に、放熱板１３の絶縁性非晶質炭素膜１０が設けられた側と反対側の面に半導体素子２０をはんだ付けにより接着することにより半導体装置２２０を得ることができる。
半導体装置２２０においては、放熱板１３を電極として利用することができ、図１Ａに示す半導体装置２００と比較すると電極層として機能する絶縁性非晶質炭素膜の上側に設けられる中間層１２０、１２１が不要であり、電極として機能する放熱板１３の厚みが厚いために半導体素子２０に大電流が流れた場合の電気抵抗を小さくすることができる。
図１３Ａは、本発明の半導体装置の主要部の構成の第４の例について示す模式断面図であり、図１３Ｂは、窒化アルミニウム絶縁板を用いた従来の半導体素子放熱部材を含む半導体装置の主要部の構成の一例を示す模式断面図である。図１３Ａでは、放熱板（Ｃｕ−Ｍｏ）６１０上に厚膜の非晶質炭素膜６０８が形成されて一体化されている。６０２はＩＧＢＴ素子、６０４ははんだ層、６０６は電極、６１２はグリース、６１４はアルミニウム冷却板を表す。一方、図１３Ｂは、窒化アルミニウム絶縁板６２０の両面に膜厚０．４ｍｍのアルミニウム膜（６１８、６２２）を形成した従来の態様である。６１６および６２４ははんだ層を表す。
（半導体素子放熱部材）
本発明は、導電性基体上に半導体素子を１個以上搭載する半導体素子放熱部材において、前記導電性基体の、少なくとも前記半導体素子を搭載する部分に、水素を含む絶縁性非晶質炭素膜を設けたことを特徴とする。
従って、本発明の半導体素子放熱部材は、半導体素子に発生する熱の放熱特性に優れ、半導体素子やその他の部材との密着性に優れ、さらに、半導体素子放熱部材およびこれを用いた半導体装置をより低コストで製造することができる。
なお、本発明において、「半導体素子放熱部材」とは、半導体素子を搭載し、該半導体素子に発生する熱を放散および／または冷却する部材を意味し、具体的には、ヒートシンク、ヒートスプレッダー、放熱板、冷却板等と呼ばれるような、半導体素子に発生する熱の放散や冷却に関与する放熱部材を意味する。
また、本発明の半導体素子放熱部材は、導電性基体上に、少なくともこの導電性基体と半導体素子との間を電気的に絶縁するように絶縁性非晶質炭素膜を設けたものである。半導体素子はこの絶縁性非晶質炭素膜上に搭載されるが、導電性基体と絶縁性非晶質炭素膜との間や、絶縁性非晶質炭素膜と半導体素子との間には、必要に応じて、他の膜や基板を設けることができる。なお、詳細については後述する。
本発明の半導体素子放熱部材は、導電性基体の、少なくとも半導体素子を搭載する部分に絶縁性非晶質炭素膜を設けているために、従来のＡｌＮ等のセラミックスからなる半導体素子放熱部材を用いた部材と比較すると、半導体素子の厚み方向に対して半導体装置の構造をより単純で薄い層構成とすることができるために、半導体素子の放熱特性に優れ、低コストでより簡易な構成を有する半導体装置を得ることができる。
さらに、ダイヤモンド基板やダイヤモンド層を設けた基板を利用した半導体素子放熱部材と比較した場合、絶縁性非晶質炭素膜の成膜速度はダイヤモンドと比べると速いために生産性が高く、製造コストを低くすることができる。
また、ダイヤモンドはその表面に結晶成長面が現れるためにその表面凸凹が大きく、表面の研磨が必要である上に、充分な平滑性を確保することが非常に困難であり、他の物質との濡れ性が悪い。また多結晶体で粒界を有するために、極めて脆く、個々の結晶に起因した熱膨張係数等の物性や構造の異方性を有する。一方、絶縁性非晶質炭素膜は、結晶構造を有さないために等方的であり、膜厚が均一で、表面凹凸が無く、他の物質との濡れ性も良好である。
このため、絶縁性非晶質炭素膜は、ダイヤモンドと比較して多結晶性に起因する表面凹凸が無いために、半導体素子の厚み方向に対して電圧を印加した場合において高く均一な耐電圧性を確保したり、絶縁性非晶質炭素膜に接して設けられる電極層の断線等に対する信頼性を向上することができる。また、熱膨張係数等の物性や構造の異方性が無いために、これらの要因による半導体素子と絶縁性非晶質炭素膜との間の剥離が起こりにくい。さらに、他の物質との濡れ性が良好であるために、絶縁性非晶質炭素膜に接して電極等を形成することが容易である。
なお、特開昭６３−１２４５５５号公報や特開２００１−３３２７９８号公報には、半導体素子に発生する熱を効率的に放散させるために、金属やＳｉからなる基体上に擬似ダイヤモンド状カーボン（ＤＬＣ）膜やダイヤモンド状・カーボン（ＤＬＣ）層（以下、両者をまとめて「ダイヤモンド状炭素（ＤＬＣ）膜」と略す）を用いることが報告されている。しかしながら、このダイヤモンド状炭素（ＤＬＣ）膜に関しては、その結晶性の有無等、物性や構造、組成の詳細については特に触れられていない。また、本発明のように導電性基体と半導体素子との間に設けられる炭素膜を、上記したような効果の達成を目的として意図的に非晶質とするような検討は何らなされておらず、さらに、後述するように炭素膜に水素やケイ素を意図的に添加した場合についても何らの検討も為されていない。
また、本発明に用いられる絶縁性非晶質炭素膜は、水素を含むことを特徴とする。絶縁性非晶質炭素膜が水素を含まない場合には、絶縁性非晶質炭素膜が脆くなり、半導体素子との剥離が起こり易くなる。
絶縁性非晶質炭素膜に含まれる水素の含有量は特に限定されないが、剥離防止の観点からは２０ａｔ％以上であることが好ましく、２５ａｔ％以上であることがより好ましい。水素の含有量は多ければ多いほど絶縁性非晶質炭素膜がより柔軟になるために剥離防止の上では好ましいが、水素の含有量が多すぎる場合には、絶縁性非晶質炭素膜がポリマー状の構造となり、強度が大幅に低下することにより逆に剥離が起こりやすくなる場合がある。従って、この観点からは水素の含有量は６０ａｔ％以下であることが好ましく、４０ａｔ％以下であることがより好ましい。
本発明の非晶質炭素膜は、４０〜１５０ＧＰａの低弾性率を示すものであることが好ましく、６０〜１２０ＧＰａであることがより好ましい。低弾性の非晶質炭素膜は、導電性基体に弾性変形や熱膨張・熱収縮などが発生しても、基体の変形に追従して変形しやすい。そのため、非晶質炭素膜に内部応力が発生して破損したり、基体から剥離したりする可能性が低減される。
また、本発明の非晶質炭素膜は、ビッカース硬さがＨｖ４００〜１５００であることが好ましく、より好ましくはＨｖ６００〜１２００である。ビッカース硬さがＨｖ４００〜１５００と低硬度であると、導電性基体に弾性変形や熱膨張・熱収縮などが発生しても、基体の変形に追従して変形しやすい。そのため、非晶質炭素膜に内部応力が発生して破損したり、基体から剥離したりする可能性が低減される。非晶質炭素膜の弾性率や硬度が高すぎると上記の非晶質炭素膜の特性が低くなる。また、弾性率や硬度が低すぎると負荷に対する強度、耐摩耗性が劣ってしまう。
また、非晶質炭素膜に衝撃力が加わっても、非晶質炭素膜が軟質であると非晶質炭素膜が変形し易く、非晶質炭素膜が変形することにより衝撃を受ける面積が増大し、面圧が低下する。その結果、非晶質炭素膜が受ける最大衝撃力が小さくなり、非晶質炭素膜が破壊される可能性が低減する。
更に、剥離を防止し、より密着性を向上させるためには、水素に加えて絶縁性非晶質炭素膜がケイ素も含むことが好ましい。絶縁性非晶質炭素膜が水素に加えてケイ素を含むことにより、Ｓｉを主たる構成成分とする半導体素子と絶縁性非晶質炭素膜との熱膨張係数の差を小さくすることができるために、半導体素子と絶縁性非晶質炭素膜との熱膨張係数差に起因する応力の発生を緩和できる。これにより、絶縁性非晶質炭素膜が水素のみを含有する場合と比較して、特に大きな温度変化に曝された場合における剥離の発生をより効果的に防止することができる。加えて、絶縁性非晶質炭素膜の残留応力をより小さくすることができるために、ケイ素を含まない絶縁性非晶質炭素膜と比較して、絶縁性非晶質炭素膜の膜厚をより厚くすることができ、耐電圧性をより向上させることも可能である。
絶縁性非晶質炭素膜に含まれるケイ素の含有量は特に限定されないが、１ａｔ％〜５０ａｔ％の範囲内であることが好ましく、５ａｔ％〜３０ａｔ％の範囲内であることがより好ましい。ケイ素の含有量が１ａｔ％未満である場合には、大きな温度変化に曝された場合に半導体素子と絶縁性非晶質炭素膜との熱膨張係数差に起因する応力が大きくなり剥離が発生する場合がある。一方、５０ａｔ％を超える場合には、絶縁性非晶質炭素膜の導電性が増大し、半導体素子と導電性基体との間の絶縁性を確保できなくなる場合がある。
また、絶縁性非晶質炭素膜の膜厚は、少なくとも０．１μｍ以上であることが好ましく、０．５μｍ以上であることがより好ましい。０．１μｍ未満の場合には、半導体素子と導電性基体との絶縁性が得られない場合がある。また、絶縁性非晶質炭素膜の膜厚の上限は特に限定されないが、２００μｍ以下であることが好ましく、半導体素子に発生した熱を導電性基体へと効率的に放散させるためには１００μｍ以下であることがさらに好ましく、また、絶縁性非晶質炭素膜の成膜に要する時間を考慮した場合には３０μｍ以下であることがより好ましい。なお、本発明においては必要に応じて２５μｍ以上の非晶質炭素膜を形成することも可能となっている。これは、非晶質炭素膜が水素を２０〜６０ａｔ％と比較的多く含む膜とすることによって、有機成分（Ｃ−Ｈ結合）が増え、低弾性率および低硬度を示すため、導電性基体の変形や熱膨張や熱収縮に対しての応力の発生が小さく、非晶質炭素膜の破壊や剥離が起こりにくいためである。
さらに、非晶質炭素は、体積抵抗率が１０８〜１０１２Ω・ｃｍ、また、強酸・強アルカリに対して安定であるという性質を有する。そのため、本発明の非晶質炭素膜は、絶縁性や耐食性を有する。特に、欠陥面積率が１０−４以下であるのが好ましく、この場合、特に優れた絶縁性や耐食性を有し、欠陥からのリーク電流が小さく耐電圧に優れた絶縁性非晶質炭素膜となる。例えば、２２μｍ厚さで絶縁破壊耐圧１２００Ｖ以上の非晶質炭素膜を得ることができる。
さらに、本発明の絶縁性非晶質炭素膜は金属並みに高い熱伝導率を有し（約８０Ｗ／ｍ・Ｋ）、導電性基体に非晶質炭素膜を直接被覆することができる。したがって、半導体素子放熱部材として用いると、従来のメタル層／絶縁板／メタル層／ハンダ／放熱板の積層構造に比べて、シンプルで薄く熱抵抗が極めて小さな半導体素子放熱部材を得ることができる。
さらに、絶縁性非晶質炭素膜は単層構造からなるものであってもよいが、絶縁性や半導体素子や導電性基体に対する密着性等、絶縁性非晶質炭素膜に求められる種々の特性を高いレベルで達成するために、膜厚方向に対して水素やケイ素の含有量が異なる２層以上の多層構造や傾斜構造からなるものであってもよい。
一方、半導体素子放熱部材として要求される絶縁耐圧は、搭載する半導体素子の種類や定格に応じて異なるものの、例えば、ＭＯＳ型トランジスタに対しては約１００Ｖ以上であることが好ましく、ＩＧＢＴ素子に対しては約３００Ｖ以上であることが好ましく、１０００Ｖ以上であれば、いずれの半導体素子を用いても十分に対応可能である。
以上に説明したような本発明に用いられる絶縁性非晶質炭素膜は、電気絶縁性に優れるため、導電性基体上の所望の領域に欠陥無く形成された場合には、このような要求を満たすに十分な絶縁耐圧を得ることができる。
しかしながら、実際には十分な耐電圧性を得られない場合があり、絶縁耐圧が１００Ｖを下回るような場合もある。
これは、本発明に用いられる絶縁性非晶質炭素膜以外の炭素膜についても一般的に起こり得る現象であり、例えば、Ｓｉ基板上にＤＬＣ膜（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）をプラズマＣＶＤ法により形成した場合の絶縁耐圧は５０Ｖや７０Ｖ程度であることが報告されている（ＮＥＷ ＤＩＡＭＯＮＤ、Ｖｏｌ．１４、Ｎｏ．１、ｐ１９〜２３）。
このような絶縁耐圧の低下は、本発明に用いられる絶縁性非晶質炭素膜そのものの特性に起因するものではなく、導電性基体上にＣＶＤ法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）等の気相成膜法を利用して絶縁性非晶質炭素膜を形成する際に、塵埃が予め導電性基体表面に付着していたり、成膜装置内の塵埃が導電性基体表面に付着したりすることにより、絶縁性非晶質炭素膜の膜厚が局所的に薄くなった箇所（所謂ピンホール欠陥）が発生しているためであると考えられる。
このようなピンホール欠陥は、成膜装置の清掃や成膜環境のクリーン化によってある程度抑制することができる。しかし、成膜条件（ガス流量や圧力、パワー等）によっては、成膜装置内に塵埃が発生しやすくなる場合がある。従って、塵埃が発生しにくい成膜条件に設定することが好ましいが、実際には成膜装置の構造（ガス配管系等）上の制約により困難な場合が多い。
このような問題を抜本的に解決するには、気相成膜を用いて成膜される絶縁性非晶質炭素膜のような膜ではなく、有機物からなる絶縁膜を用いることが好適である。しかし、絶縁性非晶質炭素膜の代りに有機物からなる絶縁膜を用いた場合には絶縁耐圧を高くするために膜厚を大きくする必要があり、これに加えて有機物の熱伝導率は極めて低い（約１Ｗ／ｍ・Ｋ程度）ために、熱抵抗が高くなるという問題がある。
しかしながら、本発明においては、絶縁性非晶質炭素膜の半導体素子を搭載する側の面に絶縁性有機膜を設けることにより、ピンホール欠陥部分が絶縁性有機膜により埋め込まれるため、優れた放熱特性を保ちつつ、耐絶縁性を向上させることができ、ピンホール欠陥が多い場合でも、少なくとも１００Ｖ以上の絶縁耐圧を容易に得ることも可能であり、ピンホール欠陥が少ない場合には１０００Ｖ以上の絶縁耐圧を得ることも容易である。
なお、絶縁性有機膜は、絶縁性非晶質炭素膜の半導体素子を搭載する側の面全体を覆うように設けてもよいが、一部に設けるだけでもよい。なお、一部に設ける場合には、少なくともピンホール欠陥により絶縁性非晶質炭素膜の膜厚が薄くなっている部分を埋め込むように設けることが好ましい。
また、ピンホール欠陥以外の部分も覆うように絶縁性有機膜を設ける場合、絶縁性有機膜の膜厚（但し、当該膜厚とは、ピンホール欠陥以外の部分に設けられた絶縁性有機膜の膜厚を意味する）としては、特に限定されないが、６μｍ以下であることが好ましく、１μｍ以下であることがより好ましく、０．５μｍ以下であることが最も好ましい。なお、膜厚が１０μｍを超える場合には、放熱特性が低下する場合がある。
絶縁性有機膜を構成する材料としては、公知の絶縁性を有する有機材料を用いることができる。なお、このような材料の具体例や、絶縁性有機膜の形成方法の詳細については後述する。
本発明に用いられる導電性基体は、公知の金属材料からなるものであれば特に限定されないが、金属材料の熱伝導率が１０Ｗ／ｍ・Ｋ以上であることが好ましく、１００Ｗ／ｍ・Ｋ以上であることがより好ましい。
半導体素子の熱を効率的に放散させるために導電性基体の熱伝導率は高ければ高い程好ましく、このような観点から、導電性基体は、少なくともＡｌ、Ｃｕ、Ｍｏ、Ｗ、Ｓｉ、Ｆｅのいずれか１つ以上を含むことが好ましい。導電性基体は、これら金属単体からなるものであってもよいが、これらを含む複合材や混合物であってもよく、Ａｌ−Ｓｉ、Ａｌ−ＳｉＣ、Ｃｕ−Ｍｏ、Ｃｕ−Ｗ等の合金であってもよい。
本発明の半導体素子放熱部材に搭載される半導体素子は、公知の半導体素子であれば特に限定されず、このような半導体素子としては、例えば、ＩＧＢＴ素子等のバイポーラ型トランジスタ、ＭＯＳ型トランジスタ、ダイオード等のパワーデバイスや、大規模集積回路等の半導体チップを挙げることができる。本発明の半導体素子放熱部材は、半導体素子に発生した熱を効率的に放散することが可能であるため、発熱量の大きい半導体素子に対して用いることが好適である。
（半導体素子放熱部材の製造方法）
本発明の半導体素子放熱部材の製造方法は、少なくとも、導電性基体上に、上記したような水素、若しくは、水素及びケイ素を含む絶縁性非晶質炭素膜を形成する工程を経て作製されるものであれば特に限定されない。なお、絶縁性非晶質炭素膜を導電性基体上に形成する際には、スパッタリング法等の公知の絶縁性非晶質炭素膜の成膜が可能な成膜方法を利用することができるが、プラズマＣＶＤ法により形成されることが好ましい。
プラズマＣＶＤ法は、絶縁性非晶質炭素膜の成膜速度が速い為に生産性が高く、半導体素子放熱部材をより低コストで作製することが可能である。また、成膜には方向性が無く、いずれの方向から成膜しても均一な膜厚で成膜することができるため、導電性基体が凹凸を有するなどの複雑な形状であっても、導電性基体上のいずれの部位にも容易に均一な膜厚の絶縁性非晶質炭素膜を形成することができる。また、絶縁性非晶質炭素膜が水素に加えてケイ素も含む場合は、より密着性が高まるために、膜厚をより均一とすることができる。
プラズマＣＶＤ法では、プラス極とマイナス極の二つの電極の間に電圧を加えることによって、グロー放電が生ずる。このグロー放電を利用して、電極間に導入した処理ガスを活性化して、マイナス電極側の電極（基体）に薄膜を堆積させる。
基体は、導電性をもつ材料からなれば特に限定はない。導電性基体は、体積抵抗率が１０６Ω・ｃｍ以下であるのが望ましい。
プラズマＣＶＤ法によって導電性基体表面上に非晶質炭素膜を形成する具体的態様は、少なくとも水素を含む絶縁性非晶質炭素膜を形成することができれば特に限定されないが、マイナス極につながれた複数の導電性基体を基体が互いに対向するように成膜炉内に配置し、隣接する２個の基体の負グローが互いに重なるようにシース幅を調節してグロー放電することが好ましい。以下にこの態様について具体的に説明する。
基体は，成膜炉内に配置されかつマイナス電極に結線された基体保持具に固定されることにより保持される。この際、基体は、基体が互いに対向する状態で配置される。そして、基体は、マイナス極に結線された基体保持具に、基体の少なくとも一部が接触するようにして固定される。なお、基体保持具は、導電性材料からなれば、その形状に特に限定はない。そのため、基体を載置できる平板状のほか、基体の少なくとも一部を固定できる固定具を有する形状でも良い。
基体は、基体が互いに対向する状態で配置されれば、配置の形式に特に限定はないが、基体が板状であれば、複数の基体は基体保持部材に厚み方向に平行かつ並列状態で配置されるのが望ましい。基体を厚み方向に平行かつ並列状態で配置すると、複数枚の基体を成膜炉内に配置できるため、一度の成膜処理で多数の基体に成膜が可能となる。したがって、処理コストも低減される。
互いに対向する状態で配置された基体は、複数の導電性基体のうち隣接する２個の基体の負グローが互いに重なるように、処理ガス圧力およびプラズマ電源を操作することによってシース幅を調節して成膜処理を行なう。
ここで、一般的に「シース」とは、陰極（基体）を覆うプラズマの「さや」であり、負グローまでの発光の弱い領域を指す。シースでは、急激な電位降下が生じ、正イオンは陰極に向けて加速され、陰極に衝突する。衝突によって、陰極より（２次）電子が放出される。（２次）電子は、シースの電位勾配によって加速されシースから負グロー域へ入射し、気体分子を励起させる。励起された気体分子は基底状態に戻るとき発光（グロー）する。シースの発光が弱いのは、電子が気体分子に衝突しても、気体分子を励起できるエネルギーまで十分に加速されていないからである。すなわち、本明細書の「シース幅」とは、基体および基体保持具から負グローまでの発光の弱い領域の幅である。そして、シースは、基体および基体保持具の外面に沿って、外面から一定の幅（シース幅Ｓ）をもって発生する（図１０参照）。
通常、低圧気体中で成膜中に、基体の表面が大きなイオン衝撃を受けると、基体表面から成膜された膜を構成する原子が再び気体中に飛散する。そのため、イオン衝撃の大きい条件で成膜された非晶質炭素膜は、イオン衝撃を受けることにより、成膜中の膜表面から軟質な部分がたたきだされ（スパッタリング）、硬質な非晶質炭素膜となる。そのため、水素を含む非晶質膜を成膜する場合には、イオン衝撃によりＣ−Ｈ結合からなる有機的で軟質な部分は残らず、水素量の少ない硬質な非晶質炭素膜となる。ところが、隣接する２個の基体の負グローが互いに重なるように処理圧力と電力を調整すると、放電が安定し、負グローの重なり部分に低電圧で高電流密度の放電（高密度プラズマ）が発生する。低電圧で高電流密度の放電においては、イオン衝撃が小さくなるため、膜の軟質な部分への衝撃が小さくなる。その結果、水素の含有量の多い軟質な膜を成膜することが可能となると考えられる。軟質な膜となる理由は、水素を多く含む膜とすることによって、有機成分（Ｃ−Ｈ結合）が増え、三次元的に広がる−Ｃ−Ｃ−Ｃ−Ｃ−結合のネットワークが、−Ｃ−Ｃ−Ｈ Ｈ−Ｃ−Ｃ−として水素でターミネイトされ切られて軟らかくなるためと考えられる。さらに、成膜中の膜の損傷が少なくなる結果、欠損の少ない緻密な膜を成膜することができる。この膜は、０．１μｍ程度の薄い膜であっても欠陥面積率が１０−４以下であるため、優れた保護膜として利用できる。また、成膜中の膜のスパッタリングが少なくなる結果、高速成膜（〜約１０μｍ／ｈ）が可能となる。このように、本発明の非晶質炭素膜の成膜方法によれば、低弾性率で低硬度の、欠損の少ない非晶質炭素膜の作成が可能となる。
また、シース幅が隣接する２個の基体の対向面間の間隔以下で、かつ対向面間の間隔の４分の１以上であれば、負グローが重なり合うため、良好な成膜が可能となる。ここでシース幅をＳ、基材の対向面間の間隔をＤとすれば、下記式で表せる。
複数の基体は、隣接する２個の基体の対向面間の間隔を２〜６０ｍｍの範囲となるように配置するのが好ましい。間隔が２ｍｍ以下であると、負グローの重なりが強くなり、成膜条件によっては、グロー放電が局所的に強くなったり、不安定となることがある。また、６０ｍｍ以上では、安定したグロー放電は得られるものの、負グローの重なる部分が減少、または重ならない場合があるため、成膜条件によっては適さない場合がある。２個の基体の対向面間の間隔は、好ましくは２〜６０ｍｍ、より好ましくは３〜４０ｍｍ、さらに好ましくは５〜３０ｍｍである。この際、シース幅は、１〜６０ｍｍ、好ましくは１．５〜４０ｍｍ、さらに好ましくは２．５〜３０ｍｍである。そして、上記シース幅となるように、処理ガス圧力の範囲を１３〜１３３０Ｐａ、より好ましくは６６．５〜１０６４Ｐａ，さらに好ましくは１３３〜７９８Ｐａに調整する。
また、成膜温度は、５００℃以下が好ましく、より好ましくは２００〜４５０℃である。成膜温度が高すぎると基体に到達した成膜活性種が再び雰囲気へ離脱する確率が高くなり成膜速度が小さくなる。また、成膜温度が低すぎると微妙なアークが生じて安定なグロー放電が困難となる。なお、ここで成膜温度とは、成膜中の基体表面の温度である。
処理ガスは、原料ガスからなるか、または原料ガスと希釈ガスとからなることが望ましい。処理ガスは、得られる非晶質炭素膜の組成が所望の組成となるように、その種類や混合比または流量比を適宜選択すればよい。すなわち、ケイ素を含む非晶質炭素膜を得たい場合は、原料ガスとして、ケイ素を含む有機金属含有ガスやハロゲン化物のガスを用いれば良い。
原料ガスは、少なくとも炭化水素ガスを含み、好ましくは、さらに少なくともケイ素を含む有機金属含有ガスおよびハロゲン化合物のうちのいずれか１種以上を含む。ここで、炭化水素ガスは、メタン（ＣＨ４），エタン（Ｃ２Ｈ６）等の飽和炭化水素、エチレン（Ｃ２Ｈ４）、アセチレン（Ｃ２Ｈ２）等の不飽和炭化水素、またはベンゼン等の芳香族炭化水素であることが望ましい。また、有機金属含有ガスは、テトラメチルシラン（Ｓｉ（ＣＨ３）４：ＴＭＳ）またはシランであるのが望ましい。また、ハロゲン化合物としては塩化ケイ素を用いることができ、四塩化シリコンが望ましい。
希釈ガスの例としては、水素、希ガス、窒素等の不活性ガスが挙げられる。これらは混合して用いても良い。希釈ガスは、水素、Ｈｅ、またはＮｅからなるのが望ましく、さらに水素のみからなるのがより望ましい。アルゴン等の原子量の大きな希ガスを用いずに成膜を行なうと、膜が受けるイオン衝撃が小さくなるため、成膜中の膜の損傷が低減され、軟質で欠陥の少ない膜を高速成膜できる。
また、絶縁耐圧の向上を目的として、絶縁性非晶質炭素膜の表面に絶縁性有機膜を形成するような場合、この絶縁性有機膜の形成方法としては公知の方法を用いることができる。しかしながら、絶縁性有機膜によりピンホール欠陥を埋め込むように確実に被覆するためには、液相成膜法を用いることが好ましく、特に電気泳動を利用した方法を用いることが好ましい。
なお、電気泳動を利用する場合には、絶縁性有機膜は以下に説明するようにして形成することができる。
絶縁性有機膜を構成する原料（電着成分）を含む電着液中に、絶縁性非晶質炭素膜が形成された導電性基体を浸漬する。次に、予め導電性基体に取りつけたリード線や、電着液中に浸漬した電極を介して、絶縁性非晶質炭素膜が形成された導電性基体に電界を印加し、電着液中に含まれる電着成分を電着させて、電着膜を形成する。その後、電着膜中に含まれる未反応の成分を除去し、電着膜を乾燥させた後、加熱処理することにより、ピンホール欠陥部分を埋めこみ、またこれ以外の部分を覆うように絶縁性有機膜が形成される。
なお、電着液中に含まれる電着成分としては、電着可能な公知の水溶性有機物を用いることができるが、例えば、可溶性ポリイミドおよびアミン変性アクリルポリマーを混合・複合化したポリイミド、アミン付加変性エポキシ樹脂、あるいは、ブロック化イソシアネート含有アミン付加変性エポキシ樹脂を基体樹脂とするカチオン粒子等を用いることができる。
また、電着液に含まれる電着成分以外のその他の成分としては、水以外にも、他の溶媒成分として公知の水溶性有機溶媒を用いることができ、また、酢酸や乳酸等の酸類や、珪酸塩や燐酸アルミニウム等の塩類を用いることができる。
（半導体装置）
本発明の半導体装置は、上記したような本発明の半導体素子放熱部材と、該半導体素子放熱部材の少なくとも絶縁性非晶質炭素膜が形成された部分に搭載された半導体素子と、を含むものであれば特に限定されず、他の構成を有していてもよい。また、半導体素子放熱部材に搭載される半導体素子は、１個であってもよいが、２個以上であってもよい。
なお、半導体素子から絶縁性非晶質炭素膜を介して導電性基体へと伝導された熱は、自然に放散させてもよく、空冷や水冷等の公知の冷却方法を利用して強制的に冷却してもよい。後者の場合には、導電性基体そのものが、このような冷却機能を兼ねたものであってもよいが、導電性基体の半導体素子が設けられていない部分に導電性基体を冷却するための冷却部材を接して設けてもよい。
以下に図面を参照しつつ本発明の半導体装置について具体的に説明するが、本発明の半導体装置は以下の構成のみに限定されるものではない。
図１Ａおよび図１Ｂは本発明の半導体装置の主要部の構成の一例について示す模式断面図であり、図１Ａは、半導体装置の主要部の構成の概略について示したものであり、図１Ｂは、半導体装置の主要部の構成の詳細（半導体素子厚み方向の層構成）について示したものである。図１Ａおよび図１Ｂ中、１０は絶縁性非晶質炭素膜、１１は放熱板（導電性基体）、２０は半導体素子、１１０、１２０、１２１は中間層、１２２ははんだ層、２００は半導体装置を示す。
図１Ｂからわかるように、半導体装置２００は、放熱板１１上に中間層１１０を介して絶縁性非晶質炭素膜１０が設けられ、絶縁性非晶質炭素膜１０上に順次積層された中間層１２０、１２１、はんだ層１２２を介して半導体素子２０が搭載されている（なお、図１Ａおよび図１Ｂ並びにこれ以降において説明する半導体装置の説明に際して、「上」「上側」「上面」とは、導電性基体に対して半導体素子が設けられた側の面・方向を意味し、「下」「下側」「下面」とは、導電性基体に対して半導体素子が設けられた側と反対側の面・方向を意味するものとする）。
半導体装置２００は例えば次のようにして作製することができる。まず、放熱板１１上に中間層１１０、絶縁性非晶質炭素膜１０、中間層１２０、中間層１２１の順に積層形成する。次に、中間層１２１と半導体素子２０とをはんだ付けすることにより半導体装置２００を得ることができる。なお、半導体素子２０は、そのはんだ付けする面に、予め中間層（不図示）が設けられているものである。
放熱板（導電性基体）１１は、既述したような金属材料から構成されるものであり、例えば、Ｃｕ−Ｍｏ合金基板やＡｌ−Ｓｉ合金基板が用いられる。
また、中間層１１０は、放熱板１１と絶縁性非晶質炭素膜１０との間の接着性をより強固にするために設けられるものであり、中間層１２０、１２１は、絶縁性非晶質炭素膜１０と半導体素子２０との間に設ける電極や、絶縁性非晶質炭素膜１０と半導体素子２０との接着性をより強固にするために設けられるものであるが、必要に応じて省略してもよく、前記した以外の構成であってもよい。
例えば、中間層１１０は、Ｔｉ、Ｃｒ、Ｓｉ、Ａｌ等の金属や、これら金属の窒化物、炭化物等からなり、プラズマＣＶＤ法やスパッタリング法等により放熱板１１上に形成される。また、中間層１２０は、Ｔｉ等からなる金属をスパッタリング法等により絶縁性非晶質炭素膜１０表面に形成され、中間層１２１は、Ｃｕ等からなる金属をスパッタリング法やめっき法により中間層１２０表面に形成される。なお、中間層１１０、１２０、１２１の厚みは特に限定されないが、０．０１μｍ〜５０μｍの範囲内であることが好ましい。
なお、半導体装置２００は、放熱板１１の下面に接するように、半導体素子２０で発生し、放熱板１１に伝導された熱を強制的に冷却するための、空冷や液冷式の冷却部材等を接着して設けてもよい。このような冷却部材を設けることにより、半導体素子２０に発生する熱をより効果的に放散することが可能となる。
なお、この際の接着に用いる接着材料としては、例えばグリースや蝋などを用いることができるが、より熱抵抗の低い蝋を用いることが好ましい。
次に、従来の半導体装置の主要部の構成について図面を用いて説明する。図７Ａおよび図７Ｂは、従来の半導体装置の主要部の構成の一例について示す模式断面図であり、図７Ａは、半導体装置の構成の概略について示したものであり、図７Ｂは、半導体装置の構成の詳細（半導体素子厚み方向の層構成）について示したものである。図７Ａおよび図７Ｂ中、３０は絶縁板、１１０’は中間層、１１１は中間層、１１２ははんだ層、３００は半導体装置を示し、中間層１１１は図１Ｂに示す中間層１２１と実質的に同等の機能・構成を有し、符号１１０’、１１１、１１２および３００以外の図１Ｂと同じ番号の符号で示される部材は、図１Ｂに示す符号と実質的に同等の機能・構成を有する部材を意味する。また、絶縁板３０は、半導体素子２０と放熱板１１とを絶縁するために設けられた板状のＡｌＮやダイヤモンド等の絶縁体からなるものである。
図７Ａおよび図７Ｂからわかるように、半導体装置３００は、放熱板１１上に順次積層されたはんだ層１１２、中間層１１１、中間層１１０’を介して絶縁板３０が設けられ、絶縁板３０上に順次積層された中間層１２０、中間層１２１、はんだ層１２２を介して半導体素子２０が搭載されている。
なお、半導体装置３００は例えば次のようにして作製される。まず、絶縁板３０の片面に中間層１１０、中間層１１１を順次積層し、もう片方に中間層１２０、中間層１２１を順次積層する。次に、絶縁板３０の中間層１１１が設けられた側の面と放熱板１１とをはんだ付けすることにより接着し、絶縁板３０の中間層１２１が設けられた側の面と半導体素子２０とをはんだ付けし、半導体装置３００を得ることができる。なお、半導体素子２０は、そのはんだ付けする面に、予め中間層（不図示）が設けられているものである。
図１Ａに示す本発明の半導体装置２００と図７Ａに示す従来の半導体装置３００とは、半導体素子２０と放熱板１１とを絶縁する部材が異なることを除けば、主要な構成は概ね等しいものである。しかし、両者を比較した場合、半導体装置２００の方が半導体装置３００よりもその層構成が簡易であり、また、半導体装置の作製に際して必要なはんだ付けの回数も、半導体装置３００では２回であったのに対して、半導体装置２００では１回で済み、作製工程がより簡易である。
また、絶縁体３０の厚みが数百μｍ程度であるのに対して、絶縁性非晶質炭素膜１０の厚みは既述したように０．１μｍ〜数十μｍ程度の厚みであり、さらに、上記したように半導体装置２００の方が半導体装置３００よりも層構成が簡易である。従って、半導体装置２００の方が半導体装置３００よりも、半導体素子２０と放熱板１０との間隔をより小さくできるために、半導体素子２０で発生した熱を、放熱板１０へと伝達し、放散させる場合の放熱効率を高くすることができる。
この場合、半導体素子２０に通電した際の発熱量が同じでも、半導体装置２００に設けられた半導体素子２０の方が、半導体装置３００に設けられた半導体素子２０よりも発熱温度をより低く抑えることができるため、短絡耐量やアバランシェ耐量等の過度な温度上昇による半導体素子２０の破壊がより起こりにくくなる。
また、半導体素子２０に対して許容される最高発熱温度が同じでも、半導体装置２００に設けられた半導体素子２０の方が、半導体装置３００に設けられた半導体素子２０よりもより多くの電流を流すことが可能である。このため、半導体素子２０として同等のものを用いても半導体装置２００の方が半導体装置３００よりもより大きな電流を制御することができ、半導体装置が複数の半導体素子を用いて構成されるような場合には、使用する半導体素子の数がより少なくて済み、コストを低減することが可能である。
一方、従来の半導体装置において、導電性基体上にダイヤモンド膜を設けた半導体素子放熱部材を用いているような場合には、図１Ａに示す半導体装置２００において、符号１０で示される部分にダイヤモンド膜が設けられる。ダイヤモンド膜を用いた場合には、本発明の半導体装置と同様の構成とすることが可能であるものの、同一の膜厚を形成するために必要な時間が、絶縁性非晶質炭素膜に対してダイヤモンド膜では数倍から十数倍程度である。加えて、ダイヤモンド膜形成後にその表面を平滑化するための研磨工程が新たに必要となる。しかしながら、本発明の半導体装置では、絶縁性非晶質炭素膜を用いているため、符号１０で示される絶縁部材の成膜に要する時間が短い上に、上記したような研磨工程も不要であるために、製造コストを低くすることができる。
次に、図１Ａおよび図１Ｂに示す半導体装置の構成をベースとした半導体装置のより詳細な構成例について説明する。図２は、本発明の半導体装置の他の一例について示した模式断面図であり、具体的には、図１Ａに示す半導体装置の主要部の構成に加えて、主要部を囲む部分や配線等のようなその他の構成についても示したものである。
図２中、４０、４１、４２は引出電極、５０、５１、５２はバスバー、６０、６１、６２は配線、７０、７１は樹脂ブロック、８０は封止用ゲル、２０１は半導体装置を示し、その他の符号で表される部材は、図１Ａおよび図１Ｂに示すものと同等の機能・構成を有するものである。なお、図２において、放熱板１１と絶縁性非晶質炭素膜１０との間に設けられるその他の層については記載を省略したが、図１Ｂと同様である。また、図２に示す引出電極４０は、図１Ｂに示す中間層１２１、１２２に相当する部材であり、この引出電極４０と半導体素子２０との間に設けられるはんだ層については記載を省略してある。
半導体装置２０１は、放熱板１１の片面には、放熱板１１の片面全面を覆うように絶縁性非晶質炭素膜１０が設けられ、絶縁性非晶質炭素膜１０上に設けられた引出電極４０を介して半導体素子２０が搭載されている。なお、図２に示す半導体装置２０１において、絶縁性非晶質炭素膜１０は、放熱板１１の片面全面を覆うように設けられているが、必ずしも放熱板１１の片面全面を覆うように設ける必要はなく、少なくとも半導体素子２０と放熱板１１とが絶縁されるように設けられていればよい。
また、半導体素子２０の引出電極４０が設けられた側と反対側の面には引出電極４１および４２が設けられている。放熱板１１の両側には、放熱板１１が「凹」の字の底辺を成し、「凹」の字の両側の縦線を成すように樹脂ブロック７０および７１が設けられている。
樹脂ブロック７０の中央部近傍には、樹脂ブロック７０を横方向に貫くようにバスバー（エミッタ用）５１が設けられており、バスバー５１は配線６１を介して、半導体素子２０のエミッタ電極に相当する引出電極４１と接続されている。また、樹脂ブロック７１の中央部近傍には、樹脂ブロック７１を横方向に貫くようにバスバー（コレクター用）５０が設けられており、バスバー５０の更に上側に樹脂ブロック７１を横方向に貫くようにバスバー（ゲート用）５２が設けられている。バスバー５０は、半導体素子２０のコレクター電極に相当する引出電極４０と配線６０を介して接続されており、バスバー５２は、半導体素子２０のゲート電極に相当する引出電極４２と配線６２を介して接続されている（なお、横方向とは、導電性基体の幅方向を意味し、これ以降において説明する半導体装置の説明に際しても同様とする）。
また、放熱板１１、樹脂ブロック７０、樹脂ブロック７１で囲まれた空間には、この領域と接している絶縁性非晶質炭素膜１０、半導体素子２０、引出電極４０、４１、４２、バスバー５０、５１、５２、配線６０、６１、６２、樹脂ブロック７０、７１の部分を外気と遮断するように、封止ゲル８０が充填してある。
なお、図２に示す半導体装置２０１のような構成において、半導体装置２０１が主に放熱板１１と絶縁性非晶質炭素膜１０とからなる１つの半導体素子放熱部材上に複数の半導体素子（例えば、６個のＩＧＢＴ素子）や、ダイオード等が搭載されているような場合には、半導体装置２０１の回路構成は例えば図３のように示すことができる。
図３は、図２に示す半導体装置の回路図の一例について示す模式図であり、図３中、Ｂは電源、Ｄ１〜Ｄ６はダイオード、Ｓ１〜Ｓ６はＩＧＢＴ素子（図２中の半導体素子２０に相当する）、Ｇ１〜Ｇ６はゲート電極端子、Ｍ１〜Ｍ３はモータ用端子（三相インバーターを構成）を表す。なお、Ｇ１〜Ｇ６およびＭ１〜Ｍ３は不図示の配線により半導体装置外部に設けられた不図示の回路・モータ等と接続されている。
次に、図１Ａに示した半導体装置２００とは異なる構成を有する半導体装置について説明する。図４は、本発明の半導体装置の主要部の構成の他の例について示す模式断面図であり、図４中、１０は絶縁性非晶質炭素膜、１２は冷却板（導電性基体）、２０は半導体素子、２１０は半導体装置を示す。なお、図４中、半導体素子２０と絶縁性非晶質炭素膜１０との間には、図１Ａに示す半導体装置２００と同様に、絶縁性非晶質炭素膜１０上に順次、中間層１２０、１２１、はんだ層１２２が設けられているが記載を省略してある。
半導体装置２１０は、片方の面がフィン形状でもう片方の面が平坦状からなる冷却板（導電性基体）１２の平坦状の面に絶縁性非晶質炭素膜１０を設け、不図示の中間層およびはんだ層を介して、絶縁性非晶質炭素膜１０上に半導体素子２０が搭載された構成を有している。
半導体装置２１０は例えば次のようにして作製することができる。まず、片方の面が予めフィン形状に成形加工された冷却板（導電性基体）１２の平坦状の面に絶縁性非晶質炭素膜を設け、既述したような方法で中間層を設ける。次に、この中間層と半導体素子２０とをはんだで接着することにより半導体装置２１０を得ることができる。
半導体装置２１０は、放熱効率の高いフィン形状の部分を空気等の流体等と接触させることにより、半導体素子２０から冷却板１２に伝導された熱を強制的に半導体装置２１０の外部へと放散することができる。一方、半導体装置２００や半導体装置３００の放熱板１１の下面にも蝋付けする等により、図４に示すものと同様な冷却板１２をフィン状の部分を下側にして設けることもできる。
しかし、半導体装置２１０は、半導体装置２００や半導体装置３００と比較すると、半導体素子２０の強制的な冷却手段として機能する冷却板１２との距離が短いために放熱特性が優れるのみならず、全体としての構成もより簡易とすることができる。
なお、半導体装置２００において、放熱板１１の下面に冷却板１２を設けるような場合には、放熱板１１の熱膨張係数を絶縁性非晶質炭素膜１０と冷却板１２との中間となるように調整することにより、半導体素子２０の発熱温度と冷却板１２のフィン部分近傍の温度との差が大きな場合においても、これら３つの部材の間で発生する熱応力をより効果的に緩和することができる。
なお、冷却板（導電性基体）１２を構成する材料としては、既述したような金属材料を用いることができるが、フィン形状への加工の容易さの観点からは、鋳造性や塑性加工性に優れたアルミニウム合金であることが好ましい。
次に、図４に示す半導体装置２１０の構成をベースとした他の構成例について示す。図５は、本発明の半導体装置の主要部の構成の他の例について示す模式断面図であり、図５中、１３は放熱板、２２０は半導体装置を示し、これ以外の符号で示される部分については図４に示す半導体装置２１０と同様である。
なお、図５中、半導体素子２０と放熱板１３との間には、はんだ層が設けられているが記載を省略してあり、絶縁性非晶質炭素膜１０と冷却板１２との間には、絶縁性非晶質炭素膜１０側から冷却板１２側へと順に、中間層１１０、１１１、はんだ層１１２が設けられているが記載を省略してある。また、放熱板１３は符号１１や１２で示される導電性基体と同様の金属からなるものであり、例えば、Ｓｉ−Ａｌ合金基板が用いられる。なお、放熱板１３の厚みとしては、０．１〜５ｍｍ程度のものが好適に用いられる。
半導体装置２２０は例えば次のようにして作製することができる。まず、放熱板１３の片面に絶縁性非晶質炭素膜１０を設け、次に、放熱板１３の絶縁性非晶質炭素膜１０が設けられた側の面に、図７Ｂに示す半導体装置３００と同様に中間層１１０、１１１を順次設け、その後、中間層１１１と冷却板１２の平坦状の面とをはんだ付けする。最後に、放熱板１３の絶縁性非晶質炭素膜１０が設けられた側と反対側の面に半導体素子２０をはんだ付けにより接着することにより半導体装置２２０を得ることができる。
半導体装置２２０においては、放熱板１３を電極として利用することができ、図１Ａに示す半導体装置２００と比較すると電極層として機能する絶縁性非晶質炭素膜の上側に設けられる中間層１２０、１２１が不要であり、電極として機能する放熱板１３の厚みが厚いために半導体素子２０に大電流が流れた場合の電気抵抗を小さくすることができる。
図１３Ａは、本発明の半導体装置の主要部の構成の第４の例について示す模式断面図であり、図１３Ｂは、窒化アルミニウム絶縁板を用いた従来の半導体素子放熱部材を含む半導体装置の主要部の構成の一例を示す模式断面図である。図１３Ａでは、放熱板（Ｃｕ−Ｍｏ）６１０上に厚膜の非晶質炭素膜６０８が形成されて一体化されている。６０２はＩＧＢＴ素子、６０４ははんだ層、６０６は電極、６１２はグリース、６１４はアルミニウム冷却板を表す。一方、図１３Ｂは、窒化アルミニウム絶縁板６２０の両面に膜厚０．４ｍｍのアルミニウム膜（６１８、６２２）を形成した従来の態様である。６１６および６２４ははんだ層を表す。
以下に本発明を実施例を挙げてより具体的に説明する。但し、本発明は以下の実施例に限定されるものではない。
実施例１では、図１Ａに示す半導体装置と同様の構成を有する半導体装置を、導電性基体上に直流プラズマＣＶＤ法により絶縁性非晶質炭素膜を形成する工程を経て作製し、評価した例について説明する。
＜半導体装置の作製＞
Ｃｕが３５ａｔ％およびＭｏが６５ａｔ％である金属板を縦約９ｍｍ横約１３ｍｍ厚さ３ｍｍの板材に加工し、半導体素子放熱部材用の放熱板（導電性基体）を作製した。次に、この放熱板を洗浄後、その片面にスパッタリング法によりＣｒ膜を膜厚が０．２μｍとなるように形成した。
その後、Ｃｒ膜を片面に形成した放熱板をプラズマＣＶＤ装置の真空チャンバー内の試料台に設置し、真空チャンバー内を１．３×１０−２Ｐａ以下となるまで排気した。次に、原料ガスとしてメタンを５０ｓｃｃｍ、テトラメチルシランを４ｓｃｃｍ、また、希釈ガスとしてアルゴンを３０ｓｃｃｍ、水素を３０ｓｃｃｍ導入し、全圧を５３３Ｐａに保ち、試料台との対極の間に直流電圧を印加し、水素とケイ素とを含む絶縁性非晶質炭素膜を放熱板の片面に設けられたＣｒ膜表面に膜厚が約３μｍとなるように形成した。なお、絶縁性非晶質炭素膜の成膜に要した時間は約３０分であり、同じ膜厚のダイヤモンド膜を形成するのに数時間要するのと比較すると、極めて短時間で成膜することができた。また、成膜された絶縁性非晶質炭素膜に含まれる水素の含有量を、ＥＲＤ法（弾性反跳粒子法）により測定したところ３０ａｔ％であり、ケイ素の含有量をＥＰＭＡ（Ｅｌｅｃｔｒｏｎ Ｐｒｏｂｅ Ｍｉｃｒｏ Ａｎａｌｙｚｅｒ）により測定したところ１６ａｔ％であった。
また、絶縁性非晶質炭素膜の結晶性についてＸ線回折によりＣｕ管球を用いて加速電圧４０ｋＶ、電流３００ｍＡ、回折角測定領域１０°〜８０°として評価したところ、導電性基体成分のＣｕ、Ｍｏ、および、導電性基体上に設けられたＣｒ膜に起因するＣｒに起因する回折線以外にはシャープな回折線は確認されず、絶縁性非晶質炭素膜は非晶質であることが確認された。
その後、絶縁性非晶質炭素膜の表面にスパッタリング法により電極としてアルミニウム膜を膜厚が約１μｍとなるように形成し、さらに、このアルミニウム膜上にめっき法によりＮｉ膜を膜厚が約２μｍとなるように形成した。最後に、Ｎｉ膜の表面に、縦横のサイズが放熱板と同等のＩＧＢＴ素子をはんだ付けすることにより実施例１の半導体装置（以下、「半導体装置Ａ」と略す）を得た。
＜評価＞
半導体装置Ａを、図６に示すように冷却用の冷却ブロック上に固定した。次に、ＩＧＢＴ素子のエミッターコレクタ間に電源電圧を印加し、ＩＧＢＴ素子の発熱が８０Ｗとなるようにゲート電圧を調整して熱抵抗と半導体素子の上昇温度とを測定した。
なお、図６は、放熱板を有する半導体装置（例えば、主要部の構成が図１Ａおよび図７Ａに示す半導体装置）を冷却用ブロック上に設置した一例について示した模式断面図である。図６において、放熱板１１の半導体素子２０が設けられた側と反対側の面と接するように、冷却水用流路９１を設けた冷却ブロック９０がグリース（不図示）を介して設けられており、半導体素子２０から放熱板１１へと伝導された熱が冷却ブロック９０に放散される。上記の測定に際しては、温度２５℃の環境下で、冷却ブロックの９０の温度がほぼ一定に保たれるように温度６５℃の冷却水を冷却水用流路に流して実施した。
上記したようにして測定した結果、主に放熱板と絶縁性非晶質炭素膜とからなる半導体素子放熱部材の全熱抵抗は約０．１６Ｋ／Ｗであり、また、ＩＧＢＴ素子の温度上昇は約１３℃であった。なお、ＩＧＢＴ素子から大気中へと放散される熱量は、ＩＧＢＴ素子から半導体素子放熱部材を通じて冷却ブロックへと放散される熱量と比較するとごく僅かであると考えられるため、上記の結果は実質的に後者の経路による放熱に起因するものとして扱うことができる。
（比較例１）
比較例１では、図７Ａに示す半導体装置と同様の構成を有する半導体装置を、作製し、評価した例について説明する。
＜半導体装置の作製＞
予め洗浄した縦約９ｍｍ横約１３ｍｍ厚さ約０．６ｍｍの窒化アルミニウム板（絶縁板）の両面に、貼り合わせ法により膜厚０．４ｍｍのアルミニウム膜を形成し、さらにめっき法により膜厚５μｍのＮｉ膜を形成した。
次に、この絶縁板の片面に、実施例１で用いたものと同じ放熱板をはんだ付けし、もう片方の面にＩＧＢＴ素子をはんだ付けして比較例１の半導体装置（以下、「半導体装置Ｂ」と略す）を得た。
＜評価＞
半導体装置Ｂを、図６に示すように冷却用の冷却ブロック上に固定し、実施例１と同様にして熱抵抗と半導体素子の上昇温度とを測定した。その結果、全熱抵抗は約０．２４Ｋ／Ｗであり、ＩＧＢＴ素子の温度上昇は約２０℃であった。
実施例１と比較例１との結果を比較すれば判るように、半導体装置Ａは半導体装置Ｂよりも、熱抵抗を３０％以上低減することができ、また、ＩＧＢＴ素子の温度上昇を７℃押さえることができた。
＜半導体装置の作製＞
Ｃｕが３５ａｔ％およびＭｏが６５ａｔ％である金属板を縦約９ｍｍ横約１３ｍｍ厚さ３ｍｍの板材に加工し、半導体素子放熱部材用の放熱板（導電性基体）を作製した。次に、この放熱板を洗浄後、その片面にスパッタリング法によりＣｒ膜を膜厚が０．２μｍとなるように形成した。
その後、Ｃｒ膜を片面に形成した放熱板をプラズマＣＶＤ装置の真空チャンバー内の試料台に設置し、真空チャンバー内を１．３×１０−２Ｐａ以下となるまで排気した。次に、原料ガスとしてメタンを５０ｓｃｃｍ、テトラメチルシランを４ｓｃｃｍ、また、希釈ガスとしてアルゴンを３０ｓｃｃｍ、水素を３０ｓｃｃｍ導入し、全圧を５３３Ｐａに保ち、試料台との対極の間に直流電圧を印加し、水素とケイ素とを含む絶縁性非晶質炭素膜を放熱板の片面に設けられたＣｒ膜表面に膜厚が約３μｍとなるように形成した。なお、絶縁性非晶質炭素膜の成膜に要した時間は約３０分であり、同じ膜厚のダイヤモンド膜を形成するのに数時間要するのと比較すると、極めて短時間で成膜することができた。また、成膜された絶縁性非晶質炭素膜に含まれる水素の含有量を、ＥＲＤ法（弾性反跳粒子法）により測定したところ３０ａｔ％であり、ケイ素の含有量をＥＰＭＡ（Ｅｌｅｃｔｒｏｎ Ｐｒｏｂｅ Ｍｉｃｒｏ Ａｎａｌｙｚｅｒ）により測定したところ１６ａｔ％であった。
また、絶縁性非晶質炭素膜の結晶性についてＸ線回折によりＣｕ管球を用いて加速電圧４０ｋＶ、電流３００ｍＡ、回折角測定領域１０°〜８０°として評価したところ、導電性基体成分のＣｕ、Ｍｏ、および、導電性基体上に設けられたＣｒ膜に起因するＣｒに起因する回折線以外にはシャープな回折線は確認されず、絶縁性非晶質炭素膜は非晶質であることが確認された。
その後、絶縁性非晶質炭素膜の表面にスパッタリング法により電極としてアルミニウム膜を膜厚が約１μｍとなるように形成し、さらに、このアルミニウム膜上にめっき法によりＮｉ膜を膜厚が約２μｍとなるように形成した。最後に、Ｎｉ膜の表面に、縦横のサイズが放熱板と同等のＩＧＢＴ素子をはんだ付けすることにより実施例１の半導体装置（以下、「半導体装置Ａ」と略す）を得た。
＜評価＞
半導体装置Ａを、図６に示すように冷却用の冷却ブロック上に固定した。次に、ＩＧＢＴ素子のエミッターコレクタ間に電源電圧を印加し、ＩＧＢＴ素子の発熱が８０Ｗとなるようにゲート電圧を調整して熱抵抗と半導体素子の上昇温度とを測定した。
なお、図６は、放熱板を有する半導体装置（例えば、主要部の構成が図１Ａおよび図７Ａに示す半導体装置）を冷却用ブロック上に設置した一例について示した模式断面図である。図６において、放熱板１１の半導体素子２０が設けられた側と反対側の面と接するように、冷却水用流路９１を設けた冷却ブロック９０がグリース（不図示）を介して設けられており、半導体素子２０から放熱板１１へと伝導された熱が冷却ブロック９０に放散される。上記の測定に際しては、温度２５℃の環境下で、冷却ブロックの９０の温度がほぼ一定に保たれるように温度６５℃の冷却水を冷却水用流路に流して実施した。
上記したようにして測定した結果、主に放熱板と絶縁性非晶質炭素膜とからなる半導体素子放熱部材の全熱抵抗は約０．１６Ｋ／Ｗであり、また、ＩＧＢＴ素子の温度上昇は約１３℃であった。なお、ＩＧＢＴ素子から大気中へと放散される熱量は、ＩＧＢＴ素子から半導体素子放熱部材を通じて冷却ブロックへと放散される熱量と比較するとごく僅かであると考えられるため、上記の結果は実質的に後者の経路による放熱に起因するものとして扱うことができる。
（比較例１）
比較例１では、図７Ａに示す半導体装置と同様の構成を有する半導体装置を、作製し、評価した例について説明する。
＜半導体装置の作製＞
予め洗浄した縦約９ｍｍ横約１３ｍｍ厚さ約０．６ｍｍの窒化アルミニウム板（絶縁板）の両面に、貼り合わせ法により膜厚０．４ｍｍのアルミニウム膜を形成し、さらにめっき法により膜厚５μｍのＮｉ膜を形成した。
次に、この絶縁板の片面に、実施例１で用いたものと同じ放熱板をはんだ付けし、もう片方の面にＩＧＢＴ素子をはんだ付けして比較例１の半導体装置（以下、「半導体装置Ｂ」と略す）を得た。
＜評価＞
半導体装置Ｂを、図６に示すように冷却用の冷却ブロック上に固定し、実施例１と同様にして熱抵抗と半導体素子の上昇温度とを測定した。その結果、全熱抵抗は約０．２４Ｋ／Ｗであり、ＩＧＢＴ素子の温度上昇は約２０℃であった。
実施例１と比較例１との結果を比較すれば判るように、半導体装置Ａは半導体装置Ｂよりも、熱抵抗を３０％以上低減することができ、また、ＩＧＢＴ素子の温度上昇を７℃押さえることができた。
＜半導体装置の作製＞
Ｃｕが３５ａｔ％およびＭｏが６５ａｔ％である金属板を縦約８ｃｍ横約２４ｃｍ厚さ３ｍｍの板材に加工し、半導体素子放熱部材用の放熱板（導電性基体）を作製した。次に、この放熱板を洗浄後、その片面に実施例１と同様にしてＣｒ膜、絶縁性非晶質炭素膜、アルミニウム膜、Ｎｉ膜を順次積層し、この上に６個のＩＧＢＴ素子（縦約９ｍｍ横約１２ｍｍ）と、６個のダイオード（縦約６ｍｍ横約１１ｍｍ）をはんだ付けした。
更に、放熱板の周囲をプラスチック（樹脂ブロック）によりモールドし、バスバー等を配線し、バスバーとＩＧＢＴ素子およびダイオードに接して設けた電極とをワイヤーボンドにより接続し、その後、プラスチックで周囲を囲われた放熱板上に樹脂を流しこんで封止し、ＩＧＢＴ素子の箇所で切断した断面が図２と同様の構成を有し、図３に示す回路構成を有する実施例２の半導体装置（以下、「半導体装置Ｃ」と略す）を得た。
＜評価＞
半導体装置Ｃの放熱板の下面にグリースを塗布し、図６に示すようにアルミニウム製の水冷ブロックに固定し、水冷ブロックの温度が一定に保たれるように、６５℃の冷却水を冷却水用流路に流しながら、冷熱サイクル試験（大気中、−４０℃〜＋１０５℃の温度サイクル）を行った。その結果、３０００回以上の冷熱サイクルを行った後でも、ＩＧＢＴ素子と放熱板との間には剥離が発生しなかった。
この結果から、本発明の半導体素子放熱部材を用いた半導体装置では、過酷な環境下に曝されても、半導体素子と半導体素子放熱部材との間で剥離が発生せず、安定した放熱特性と絶縁耐性とを維持し続けることができることがわかる。
Ｃｕが３５ａｔ％およびＭｏが６５ａｔ％である金属板を縦約８ｃｍ横約２４ｃｍ厚さ３ｍｍの板材に加工し、半導体素子放熱部材用の放熱板（導電性基体）を作製した。次に、この放熱板を洗浄後、その片面に実施例１と同様にしてＣｒ膜、絶縁性非晶質炭素膜、アルミニウム膜、Ｎｉ膜を順次積層し、この上に６個のＩＧＢＴ素子（縦約９ｍｍ横約１２ｍｍ）と、６個のダイオード（縦約６ｍｍ横約１１ｍｍ）をはんだ付けした。
更に、放熱板の周囲をプラスチック（樹脂ブロック）によりモールドし、バスバー等を配線し、バスバーとＩＧＢＴ素子およびダイオードに接して設けた電極とをワイヤーボンドにより接続し、その後、プラスチックで周囲を囲われた放熱板上に樹脂を流しこんで封止し、ＩＧＢＴ素子の箇所で切断した断面が図２と同様の構成を有し、図３に示す回路構成を有する実施例２の半導体装置（以下、「半導体装置Ｃ」と略す）を得た。
＜評価＞
半導体装置Ｃの放熱板の下面にグリースを塗布し、図６に示すようにアルミニウム製の水冷ブロックに固定し、水冷ブロックの温度が一定に保たれるように、６５℃の冷却水を冷却水用流路に流しながら、冷熱サイクル試験（大気中、−４０℃〜＋１０５℃の温度サイクル）を行った。その結果、３０００回以上の冷熱サイクルを行った後でも、ＩＧＢＴ素子と放熱板との間には剥離が発生しなかった。
この結果から、本発明の半導体素子放熱部材を用いた半導体装置では、過酷な環境下に曝されても、半導体素子と半導体素子放熱部材との間で剥離が発生せず、安定した放熱特性と絶縁耐性とを維持し続けることができることがわかる。
＜半導体装置の作製＞
ＲＦプラズマＣＶＤ装置を用いて絶縁性非晶質膜を形成した以外は実施例１と同様にして、実施例３の半導体装置（以下、「半導体装置Ｄ」と略す）を作製した。
なお、ＲＦプラズマＣＶＤ装置による絶縁性非晶質膜の形成は以下のように行った。まず、Ｃｒ膜を片面に形成した放熱板を、ＲＦプラズマＣＶＤ装置の真空チャンバー内に設置し、真空チャンバー内を３×１０−３Ｐａ以下となるように排気した。次に、原料ガスとしてメタンを導入して真空チャンバー内の圧力を１３．３Ｐａに設定した。その後、試料台に１３．５６ＭＨｚのＲＦ電圧を印加し、水素を含む絶縁性非晶質炭素膜を１μｍ形成した。絶縁性非晶質炭素膜に含まれる水素の含有量をＥＲＤ法により測定したところ約２７ａｔ％であった。
また、絶縁性非晶質炭素膜の結晶性についてＸ線回折によりＣｕ管球を用いて加速電圧４０ｋＶ、電流３００ｍＡ、回折角測定領域１０°〜８０°として評価したところ、導電性基体成分のＣｕ、Ｍｏ、および、導電性基体上に設けられたＣｒ膜に起因するＣｒに起因する回折線以外にはシャープな回折線は確認されず、絶縁性非晶質炭素膜は非晶質であることが確認された。
＜評価＞
半導体装置Ｄを用いて、実施例１と同様にして熱抵抗と半導体素子の上昇温度とを測定した。その結果、半導体素子放熱部材の全熱抵抗は約０．１６Ｋ／Ｗであり、また、ＩＧＢＴ素子の温度上昇は約１３℃であった。
ＲＦプラズマＣＶＤ装置を用いて絶縁性非晶質膜を形成した以外は実施例１と同様にして、実施例３の半導体装置（以下、「半導体装置Ｄ」と略す）を作製した。
なお、ＲＦプラズマＣＶＤ装置による絶縁性非晶質膜の形成は以下のように行った。まず、Ｃｒ膜を片面に形成した放熱板を、ＲＦプラズマＣＶＤ装置の真空チャンバー内に設置し、真空チャンバー内を３×１０−３Ｐａ以下となるように排気した。次に、原料ガスとしてメタンを導入して真空チャンバー内の圧力を１３．３Ｐａに設定した。その後、試料台に１３．５６ＭＨｚのＲＦ電圧を印加し、水素を含む絶縁性非晶質炭素膜を１μｍ形成した。絶縁性非晶質炭素膜に含まれる水素の含有量をＥＲＤ法により測定したところ約２７ａｔ％であった。
また、絶縁性非晶質炭素膜の結晶性についてＸ線回折によりＣｕ管球を用いて加速電圧４０ｋＶ、電流３００ｍＡ、回折角測定領域１０°〜８０°として評価したところ、導電性基体成分のＣｕ、Ｍｏ、および、導電性基体上に設けられたＣｒ膜に起因するＣｒに起因する回折線以外にはシャープな回折線は確認されず、絶縁性非晶質炭素膜は非晶質であることが確認された。
＜評価＞
半導体装置Ｄを用いて、実施例１と同様にして熱抵抗と半導体素子の上昇温度とを測定した。その結果、半導体素子放熱部材の全熱抵抗は約０．１６Ｋ／Ｗであり、また、ＩＧＢＴ素子の温度上昇は約１３℃であった。
以上に説明した実施例および比較例では、放熱特性や、剥離性について評価したが、次に絶縁性有機膜を設けた場合の絶縁耐圧特性について評価した例を以下に示す。なお、絶縁性有機膜を設けた場合の絶縁耐圧特性の効果の確認を容易にするため、導電性基体としてはＳＵＳ材を用い、また、導電性基体表面に埃塵が付着しやすい環境にて実施例４の半導体素子放熱部材を作製した。
＜半導体素子放熱部材の作製＞
−絶縁性非晶質炭素膜の形成−
まず、導電性基体として、直径３０ｍｍ、厚み約３ｍｍのＳＵＳ製の円盤状の導電性基体を準備した。次に、この導電性基体を洗浄することなく、そのままプラズマＣＶＤ装置の真空チャンバー内の試料台に設置し、真空チャンバー内を１．３×１０−２Ｐａ以下となるまで排気した。次に、原料ガスとしてメタンを５０ｓｃｃｍ、テトラメチルシランを４ｓｃｃｍ、また、希釈ガスとしてアルゴンを３０ｓｃｃｍ、水素を３０ｓｃｃｍ導入し、全圧を５３３Ｐａに保ち、試料台との対極の間に直流電圧を印加し、水素とケイ素とを含む絶縁性非晶質炭素膜を導電性基体の表面（試料台と接していた面（以下、「裏面」と略す）、および、反対側の面）と側面とに形成した。導電性基体の表面に形成された絶縁性非晶質炭素膜の膜厚は約３μｍであった。なお、光学顕微鏡で、導電性基体の表面を観察したところ、ピンホール欠陥が数百μｍ四方に１個程度の割合で観察され、ピンポール欠陥の大きさは最大で直径１０μｍ前後であった。
−絶縁性有機膜の形成−
次に、導電性基体の裏面にリード線をはんだ付けし、側面、裏面およびリード線をエポキシ系の樹脂にて被覆した。
その後、ガラス製のセル（電着槽）内に、上記したような処理を施した導電性基体と、この導電性基体の表面に形成された絶縁性非晶質炭素膜と対向するように、導電性基体の表面から２ｃｍ離れた所に対向電極として銅板を設置し、銅板およびリード線を電源に接続した。さらに、導電性基体と対向電極とが完全に水没するように下記組成物からなる熱可塑性カチオン型電着組成物を含む電着液を注いだ。
・水性分散体：４．９重量部
・シクロヘキサノン：１４．０重量部
・γ−ブチルラクトン：３．５重量部
・Ｎ−メチルピロリドン：１７．５重量部
・水：６０．１重量部
なお、この電着液は、上記水性分散体が、可溶性ポリイミドおよびアミン変性アクリルポリマーを混合・可溶したポリイミド粒子からなり、具体的にはＪＳＲ（株）製ＥＤＰ００１を用いた。
次に、対向電極に対して、導電性基体の電圧が−１０Ｖとなるように電圧を１０秒間印加して、絶縁性非晶質炭素膜上に電着膜を形成した。具体的には、絶縁性非晶質炭素膜（ピンホールが存在する部分も含む）表面近傍において、水のカソード分解により水酸化物イオンが生成され、ｐＨが上昇することによりプロトンが中和され、水性分散体が中性のコロイド粒子となり、このコロイド粒子がピンホールの周囲や絶縁性非晶質炭素膜上に析出（電析）し、電着膜が形成される。
電着膜を形成後、導電性基体を電着槽から引き上げ、下記組成物からなる洗浄液中に浸漬して、電着していない未反応のカチオンを除去した。
・シクロヘキサノン：１３重量部
・γ−ブチルラクトン：３重量部
・Ｎ−メチルピロリドン：１７重量部
・水：６７量部
次に、絶縁性非晶質炭素膜上に電着膜が形成された導電性基体を、１００℃に加熱したホットプレート上に１０分間設置し、電着膜中に含まれる溶媒を除去して乾燥させた後、温度２５０℃のオーブン内に３０分間設置して、電着膜を架橋重合させ絶縁性有機膜を形成し、実施例４の半導体素子放熱部材を得た。
なお、絶縁性非晶質炭素膜上に形成された絶縁性有機膜の膜厚は約２μｍ（ピンホール部分では５μｍ）であり、ピンホール部分は、絶縁性有機膜によって完全に埋め込まれていた。
＜評価＞
導電性基体の表面に直径５ｍｍの開口部を持つマスクを設置し、この開口部にイオンコーター（島津製作所（株）製、ＬＣ５０）を用いて膜厚が０．１μｍの白金からなる電極を形成した。次に、この白金電極の表面にカーブトレーサー（ソニー・テクトロニクス（株）製、３７０Ａ型）のプローブを接触させて印加電圧を掃引して絶縁耐圧を測定した。
その結果、印加電圧を４００Ｖまで上げても、リーク電流は極めて小さく、実質的に測定不可能なレベル（０．０１μＡ以下）であり、絶縁破壊が起こらなかった。すなわち、実施例４の半導体素子放熱部材の絶縁耐圧は、少なくとも４００Ｖ以上であることが判った。
なお、参考までに述べれば、上記の測定方法は、ピンホール内部にも白金が形成されるため、単に、導電性基体の表面にプローブを接触させる場合と比べて、小さなピンホールに起因するリーク電流も逃さずに捉えることが可能であり、より厳格な測定方法である。
（比較例２）
実施例４の半導体素子放熱部材の作製に際して、絶縁性有機膜を設けなかった以外は、実施例４と同様に作製し、比較例２の半導体素子放熱部材を得た。次に、実施例４と同様にして絶縁耐圧を測定した。
その結果、低い印加電圧でもリーク電流が発生し、印加電圧の増加に伴いリーク電流が急増し、印加電圧が約４０Ｖにおいて約３６μＡのリーク電流が確認され、さらに、印加電圧が約８４Ｖに達した時点で絶縁破壊が発生した。
実施例４および比較例２の結果から、絶縁性非晶質炭素膜にピンホール欠陥が多く発生していても、絶縁性非晶質炭素膜上に絶縁性有機膜を形成すれば、十分な絶縁耐圧が確保できることがわかる。
以上に説明したように本発明によれば、放熱特性および密着性に優れ、低コストで半導体装置を作製することができる半導体素子放熱部材、および、それを用いた半導体装置並びにその製造方法を提供することができる。
＜半導体素子放熱部材の作製＞
−絶縁性非晶質炭素膜の形成−
まず、導電性基体として、直径３０ｍｍ、厚み約３ｍｍのＳＵＳ製の円盤状の導電性基体を準備した。次に、この導電性基体を洗浄することなく、そのままプラズマＣＶＤ装置の真空チャンバー内の試料台に設置し、真空チャンバー内を１．３×１０−２Ｐａ以下となるまで排気した。次に、原料ガスとしてメタンを５０ｓｃｃｍ、テトラメチルシランを４ｓｃｃｍ、また、希釈ガスとしてアルゴンを３０ｓｃｃｍ、水素を３０ｓｃｃｍ導入し、全圧を５３３Ｐａに保ち、試料台との対極の間に直流電圧を印加し、水素とケイ素とを含む絶縁性非晶質炭素膜を導電性基体の表面（試料台と接していた面（以下、「裏面」と略す）、および、反対側の面）と側面とに形成した。導電性基体の表面に形成された絶縁性非晶質炭素膜の膜厚は約３μｍであった。なお、光学顕微鏡で、導電性基体の表面を観察したところ、ピンホール欠陥が数百μｍ四方に１個程度の割合で観察され、ピンポール欠陥の大きさは最大で直径１０μｍ前後であった。
−絶縁性有機膜の形成−
次に、導電性基体の裏面にリード線をはんだ付けし、側面、裏面およびリード線をエポキシ系の樹脂にて被覆した。
その後、ガラス製のセル（電着槽）内に、上記したような処理を施した導電性基体と、この導電性基体の表面に形成された絶縁性非晶質炭素膜と対向するように、導電性基体の表面から２ｃｍ離れた所に対向電極として銅板を設置し、銅板およびリード線を電源に接続した。さらに、導電性基体と対向電極とが完全に水没するように下記組成物からなる熱可塑性カチオン型電着組成物を含む電着液を注いだ。
・水性分散体：４．９重量部
・シクロヘキサノン：１４．０重量部
・γ−ブチルラクトン：３．５重量部
・Ｎ−メチルピロリドン：１７．５重量部
・水：６０．１重量部
なお、この電着液は、上記水性分散体が、可溶性ポリイミドおよびアミン変性アクリルポリマーを混合・可溶したポリイミド粒子からなり、具体的にはＪＳＲ（株）製ＥＤＰ００１を用いた。
次に、対向電極に対して、導電性基体の電圧が−１０Ｖとなるように電圧を１０秒間印加して、絶縁性非晶質炭素膜上に電着膜を形成した。具体的には、絶縁性非晶質炭素膜（ピンホールが存在する部分も含む）表面近傍において、水のカソード分解により水酸化物イオンが生成され、ｐＨが上昇することによりプロトンが中和され、水性分散体が中性のコロイド粒子となり、このコロイド粒子がピンホールの周囲や絶縁性非晶質炭素膜上に析出（電析）し、電着膜が形成される。
電着膜を形成後、導電性基体を電着槽から引き上げ、下記組成物からなる洗浄液中に浸漬して、電着していない未反応のカチオンを除去した。
・シクロヘキサノン：１３重量部
・γ−ブチルラクトン：３重量部
・Ｎ−メチルピロリドン：１７重量部
・水：６７量部
次に、絶縁性非晶質炭素膜上に電着膜が形成された導電性基体を、１００℃に加熱したホットプレート上に１０分間設置し、電着膜中に含まれる溶媒を除去して乾燥させた後、温度２５０℃のオーブン内に３０分間設置して、電着膜を架橋重合させ絶縁性有機膜を形成し、実施例４の半導体素子放熱部材を得た。
なお、絶縁性非晶質炭素膜上に形成された絶縁性有機膜の膜厚は約２μｍ（ピンホール部分では５μｍ）であり、ピンホール部分は、絶縁性有機膜によって完全に埋め込まれていた。
＜評価＞
導電性基体の表面に直径５ｍｍの開口部を持つマスクを設置し、この開口部にイオンコーター（島津製作所（株）製、ＬＣ５０）を用いて膜厚が０．１μｍの白金からなる電極を形成した。次に、この白金電極の表面にカーブトレーサー（ソニー・テクトロニクス（株）製、３７０Ａ型）のプローブを接触させて印加電圧を掃引して絶縁耐圧を測定した。
その結果、印加電圧を４００Ｖまで上げても、リーク電流は極めて小さく、実質的に測定不可能なレベル（０．０１μＡ以下）であり、絶縁破壊が起こらなかった。すなわち、実施例４の半導体素子放熱部材の絶縁耐圧は、少なくとも４００Ｖ以上であることが判った。
なお、参考までに述べれば、上記の測定方法は、ピンホール内部にも白金が形成されるため、単に、導電性基体の表面にプローブを接触させる場合と比べて、小さなピンホールに起因するリーク電流も逃さずに捉えることが可能であり、より厳格な測定方法である。
（比較例２）
実施例４の半導体素子放熱部材の作製に際して、絶縁性有機膜を設けなかった以外は、実施例４と同様に作製し、比較例２の半導体素子放熱部材を得た。次に、実施例４と同様にして絶縁耐圧を測定した。
その結果、低い印加電圧でもリーク電流が発生し、印加電圧の増加に伴いリーク電流が急増し、印加電圧が約４０Ｖにおいて約３６μＡのリーク電流が確認され、さらに、印加電圧が約８４Ｖに達した時点で絶縁破壊が発生した。
実施例４および比較例２の結果から、絶縁性非晶質炭素膜にピンホール欠陥が多く発生していても、絶縁性非晶質炭素膜上に絶縁性有機膜を形成すれば、十分な絶縁耐圧が確保できることがわかる。
以上に説明したように本発明によれば、放熱特性および密着性に優れ、低コストで半導体装置を作製することができる半導体素子放熱部材、および、それを用いた半導体装置並びにその製造方法を提供することができる。
本発明のプラズマＣＶＤ法を用いた半導体素子放熱部材の製造方法においては、マイナス極につながれた複数の前記導電性基体を前記導電性基体が互いに対向するように成膜炉内に配置し、隣接する２個の前記導電性基体の負グローが互いに重なるようにシース幅を調節してグロー放電することも可能である。実施例５では、このようにして非晶質炭素膜を形成する工程を経て半導体装置を作製し、評価した例について説明する。
まず、非晶質炭素膜の形成方法を、図８および図９を用いて説明する。なお、図９は、本実施例における成膜中のグロー放電の様子を模式的に表した図であって、図８のＸ−Ｘ’での断面図である。
（成膜装置）
図８は非晶質炭素膜の成膜装置の概略説明図である。
本実施例の非晶質炭素膜の成膜装置４００は、円筒状でステンレス製のチャンバー４１１を成膜炉として用い、排気通路４１２によりチャンバー４１１と連通する排気系４１３を有する。排気系４１３は、油回転ポンプ、メカニカルブースターポンプ、油拡散ポンプからなり、排気通路４１２に配した排気調整バルブ４１５を開閉することによりチャンバー４１１内の処理圧力を調整する。
チャンバー４１１内には、プラズマ電源４１６のマイナス極に通電された陰極４２０とガス供給手段４３０が配設される。
陰極４２０は、プラズマ電源４１６のマイナス極に連結された支持台４２１と、非晶質炭素膜が表面に成膜される導電性基体４２２とからなる。支持台４２１は、ステンレス鋼製の円板状で、円筒状のチャンバー４１１と同軸的に、チャンバー４１１の底部に固定される。なお、支持台４２１には、導電性基体４２２が任意の配置状態で保持される。
本成膜装置は、ガス供給手段４３０を有する。ガス供給手段４３０は、原料ガスと希釈ガスとの混合ガスを任意の流量比でチャンバー４１１に供給する。混合ガスは、マスフローコントローラ（ＭＦＣ）４３３により流量を調整後、ガス供給バルブ４３４を経てガス供給管４３５によりチャンバー４１１の内部に供給される。そして、ガス供給管４３５には、その長さ方向に等間隔で複数の孔が開けられている。ガス供給管４３５は、チャンバー４１１の中心部に位置するように設置され、支持台４２１に保持された導電性基体４２２に均一に混合ガスが供給される。
プラズマ電源４１６のプラス極は、チャンバー４１１およびアースに結線され、チャンバー４１１の壁面が接地電極（陽極）となる。
（非晶質炭素膜の成膜方法）
上記の構成の非晶質炭素膜の成膜装置を作動させて、導電性基体４２２の表面に非晶質炭素膜を成膜した。本実施例では、導電性基体４２２として、アルミ合金１０５０製の導電性基体（縦約３９ｍｍ横約２２ｍｍ厚さ３ｍｍ）を４枚用いた。これらの導電性基体４２２は、図８および図９に示すように、厚さ方向に平行かつ並列状態で配置され、支持台４２１に設けられた深さ１ｍｍの溝にはめ込むことにより、支持台４２１に固定した。なお、隣接する２個の導電性基体４２２の対向面間の間隔Ｄは、それぞれ１０ｍｍとした。
次に、成膜手順を説明する。まず、排気系１３によりチャンバー４１１内を真空度が１×１０−２Ｐａになるまで排気した。次に、ガス供給バルブ４３４を開け、希釈ガスである水素ガスを導入した。ガスの流量はＭＦＣ４３３で調整した。その後、排気調整バルブ４１５の開度を調整し、チャンバー４１１内の処理ガス圧を２６０Ｐａとした。次に、プラズマ電源４１６により陰極４２０に−１００Ｖの電圧を印加した。電圧を印加すると、陰極４２０の周辺にグロー放電が生じ、陰極を加熱した。プラズマ電源の出力を増し、基体温度が３００℃になるように調節した。次に、原料ガスであるメタン（ＣＨ４）、テトラメチルシラン（ＴＭＳ、Ｓｉ（ＣＨ３）４）を導入すると、導電性基体４２２の表面に非晶質炭素膜が成長した。成膜温度は３００℃とした。なお、基体の温度の測定には放射温度計を用いた。混合ガスの流量は、メタン：５０ｓｃｃｍ、ＴＭＳ：１ｓｃｃｍ、水素ガス：６０ｓｃｃｍとした。
成膜中のグロー放電の様子を図９に示す。Ｄは導電性基体の対向面間の間隔を表している。導電性基体４２２の周囲には導電性基体４２２に沿ってシース幅Ｓのシース４２５が形成され、そのシース４２５は対向面間で接近し、４２６で示す部分で負グロー４２４が重なりあった。４２６で示す部分は、他の負グロー４２４が重なっていない部分より明るいグロー放電である。負グローを重ねることによって放電が安定し、低電圧高電流密度のグロー放電となった。２．５時間の放電により、導電性基体４２２の表面に膜厚２２μｍの非晶質炭素膜が形成された。なお、図１０には、負グロー４２４が重なり合わない場合のグロー放電の様子を示す。
膜の水素量はＥＲＤ（弾性反跳粒子検出法）の測定で４０％であった。膜の硬さはナノインデンタによりビッカース硬度換算でＨｖ６００であり、ヤング率は５０ＧＰａであった。また、膜の欠陥面積率は電気化学的な手法である臨界不動態電流密度法（ＣＰＣＤ法）の測定で１０−６であった。
さらに、この非晶質炭素膜についての絶縁特性を調べた。絶縁特性は絶縁破壊耐電圧により評価した。非晶質炭素膜の膜厚方向に直流電圧を印加し、その際のリーク電流を検出することにより、絶縁破壊耐電圧を測定した。図１１は測定装置の概略図である。まず、導電性基体５０２の片側表面を研磨して非晶質炭素膜を除去する。次に、導電性基体５０２の非晶質炭素膜の除去された側の面をアースと結線し、もう一方の面の非晶質炭素膜５０４の表面に、導電ペーストを用いてφ６ｍｍの電極５０６を作成する。この電極５０６より膜厚方向に直流電圧を印加し、カーブトレーサ５０８によりリーク電流を検出する。その結果、図１２に示すように、本実施例の非晶質炭素膜は１２００Ｖの電圧をかけても絶縁破壊しなかった。このときの膜の体積抵抗率は１０８〜１０１１Ω・ｃｍであった。
次に上記のように作製した絶縁性非晶質炭素膜を半導体素子放熱部材として用いた半導体装置の作製について説明する。
＜半導体装置の作製＞
Ｃｕが３５ａｔ％およびＭｏが６５ａｔ％である焼結金属材を縦約９ｍｍ横約１３ｍｍ厚さ３ｍｍの板材に加工し、半導体素子放熱部材用の放熱板（導電性基体）を作製した。その後、上記した方法により、処理時間２時間としてこの導電性基体上に非晶質炭素膜を１２μｍの厚さで形成した。その後、非晶質炭素膜の表面に電極としてクロムを約０．２μｍ、銅を約０．５μｍの厚さで蒸着し、さらに銅を３６μｍ、ニッケルを３μｍの厚さで電気メッキした。この電極にＩＧＢＴ素子をはんだ付けした。
更に、放熱板の周囲をプラスチック（樹脂ブロック）によりモールドし、バスバー等を配線し、バスバーとＩＧＢＴ素子およびダイオードに接して設けた電極とをワイヤーボンドにより接続し、その後、プラスチックで周囲を囲われた放熱板上に樹脂を流しこんで封止し、ＩＧＢＴ素子の箇所で切断した断面が図２と同様の構成を有する実施例５の半導体装置（以下、「半導体装置Ｅ」と略す）を得た。半導体装置Ｅの主要部の構成は、図１３Ａに示される。
＜評価＞
半導体装置Ｅの放熱板の下面にグリースを塗布し、図６に示すようにアルミニウム製の水冷ブロックに固定し、水冷ブロックの温度が一定に保たれるように、６５℃の冷却水を冷却水用流路に流しながら、冷熱サイクル試験（大気中、−４０℃〜＋１０５℃の温度サイクル）を行った。その結果、３０００回以上の冷熱サイクルを行った後でも、ＩＧＢＴ素子と放熱板との間には剥離が発生しなかった。
この結果から、本発明の半導体素子放熱部材を用いた半導体装置では、過酷な環境下に曝されても、半導体素子と半導体素子放熱部材との間で剥離が発生せず、安定した放熱特性と絶縁耐性とを維持し続けることができることがわかる。
さらに、実施例１と同様にして熱抵抗を測定した。その結果、全熱抵抗は約０．１９Ｋ／Ｗであった。
（比較例３）
比較例３では、図１３Ｂに示す半導体装置と同様の構成を有する半導体装置を、作製し、評価した例について説明する。
＜半導体装置の作製＞
予め洗浄した縦約９ｍｍ横約１３ｍｍ厚さ約０．６ｍｍの窒化アルミニウム板（絶縁板）の両面に、膜厚０．４ｍｍのアルミニウム膜をメタライズした。
次に、この絶縁板の片面に、実施例５で用いたものと同じ放熱板をはんだ付けし、もう片方の面にＩＧＢＴ素子をはんだ付けして比較例３の半導体装置（以下、「半導体装置Ｆ」と略す）を得た。
＜評価＞
半導体装置Ｆを、図６に示すように冷却用の冷却ブロック上に固定し、実施例５と同様にして熱抵抗を測定した。その結果、全熱抵抗は約０．３５Ｋ／Ｗであった。
実施例５と比較例３との結果を比較すれば判るように、従来構造の０．６ｍｍ厚さの窒化アルミニウム板とＣｕ−Ｍｏの冷却板の積層構造を、直接Ｃｕ−Ｍｏに厚膜の非晶質炭素膜を形成し一体化することによって、数百ボルト以上の絶縁耐性を確保し、なおかつ熱抵抗を４０％以上低減することができた。
実施例５においては、マイナス極につながれた複数の前記導電性基体を前記導電性基体が互いに対向するように成膜炉内に配置し、隣接する２個の前記導電性基体の負グローが互いに重なるようにシース幅を調節してグロー放電することにより非晶質炭素膜を形成する工程を経て半導体装置を作製した。このことにより、非晶質炭素膜が水素を多く含んだ低ヤング率の膜となった。また、Ｓｉを添加することによって導電性基板への密着性を高め、Ｓｉ半導体素子との熱膨張率差を小さくできるため、耐熱疲労寿命にも優れた半導体素子放熱部材を得ることができる。したがって、素子に流れる電力が同じ場合は従来に比べて素子の温度を低く保つことができ、信頼性が向上する。また、冷却能力が向上したため素子により多くの電流を流すことができ、素子の個数を削減できること、および窒化アルミニウムのような高価なセラミックス板を不要としたことによってインバータのコストを下げることができた。
まず、非晶質炭素膜の形成方法を、図８および図９を用いて説明する。なお、図９は、本実施例における成膜中のグロー放電の様子を模式的に表した図であって、図８のＸ−Ｘ’での断面図である。
（成膜装置）
図８は非晶質炭素膜の成膜装置の概略説明図である。
本実施例の非晶質炭素膜の成膜装置４００は、円筒状でステンレス製のチャンバー４１１を成膜炉として用い、排気通路４１２によりチャンバー４１１と連通する排気系４１３を有する。排気系４１３は、油回転ポンプ、メカニカルブースターポンプ、油拡散ポンプからなり、排気通路４１２に配した排気調整バルブ４１５を開閉することによりチャンバー４１１内の処理圧力を調整する。
チャンバー４１１内には、プラズマ電源４１６のマイナス極に通電された陰極４２０とガス供給手段４３０が配設される。
陰極４２０は、プラズマ電源４１６のマイナス極に連結された支持台４２１と、非晶質炭素膜が表面に成膜される導電性基体４２２とからなる。支持台４２１は、ステンレス鋼製の円板状で、円筒状のチャンバー４１１と同軸的に、チャンバー４１１の底部に固定される。なお、支持台４２１には、導電性基体４２２が任意の配置状態で保持される。
本成膜装置は、ガス供給手段４３０を有する。ガス供給手段４３０は、原料ガスと希釈ガスとの混合ガスを任意の流量比でチャンバー４１１に供給する。混合ガスは、マスフローコントローラ（ＭＦＣ）４３３により流量を調整後、ガス供給バルブ４３４を経てガス供給管４３５によりチャンバー４１１の内部に供給される。そして、ガス供給管４３５には、その長さ方向に等間隔で複数の孔が開けられている。ガス供給管４３５は、チャンバー４１１の中心部に位置するように設置され、支持台４２１に保持された導電性基体４２２に均一に混合ガスが供給される。
プラズマ電源４１６のプラス極は、チャンバー４１１およびアースに結線され、チャンバー４１１の壁面が接地電極（陽極）となる。
（非晶質炭素膜の成膜方法）
上記の構成の非晶質炭素膜の成膜装置を作動させて、導電性基体４２２の表面に非晶質炭素膜を成膜した。本実施例では、導電性基体４２２として、アルミ合金１０５０製の導電性基体（縦約３９ｍｍ横約２２ｍｍ厚さ３ｍｍ）を４枚用いた。これらの導電性基体４２２は、図８および図９に示すように、厚さ方向に平行かつ並列状態で配置され、支持台４２１に設けられた深さ１ｍｍの溝にはめ込むことにより、支持台４２１に固定した。なお、隣接する２個の導電性基体４２２の対向面間の間隔Ｄは、それぞれ１０ｍｍとした。
次に、成膜手順を説明する。まず、排気系１３によりチャンバー４１１内を真空度が１×１０−２Ｐａになるまで排気した。次に、ガス供給バルブ４３４を開け、希釈ガスである水素ガスを導入した。ガスの流量はＭＦＣ４３３で調整した。その後、排気調整バルブ４１５の開度を調整し、チャンバー４１１内の処理ガス圧を２６０Ｐａとした。次に、プラズマ電源４１６により陰極４２０に−１００Ｖの電圧を印加した。電圧を印加すると、陰極４２０の周辺にグロー放電が生じ、陰極を加熱した。プラズマ電源の出力を増し、基体温度が３００℃になるように調節した。次に、原料ガスであるメタン（ＣＨ４）、テトラメチルシラン（ＴＭＳ、Ｓｉ（ＣＨ３）４）を導入すると、導電性基体４２２の表面に非晶質炭素膜が成長した。成膜温度は３００℃とした。なお、基体の温度の測定には放射温度計を用いた。混合ガスの流量は、メタン：５０ｓｃｃｍ、ＴＭＳ：１ｓｃｃｍ、水素ガス：６０ｓｃｃｍとした。
成膜中のグロー放電の様子を図９に示す。Ｄは導電性基体の対向面間の間隔を表している。導電性基体４２２の周囲には導電性基体４２２に沿ってシース幅Ｓのシース４２５が形成され、そのシース４２５は対向面間で接近し、４２６で示す部分で負グロー４２４が重なりあった。４２６で示す部分は、他の負グロー４２４が重なっていない部分より明るいグロー放電である。負グローを重ねることによって放電が安定し、低電圧高電流密度のグロー放電となった。２．５時間の放電により、導電性基体４２２の表面に膜厚２２μｍの非晶質炭素膜が形成された。なお、図１０には、負グロー４２４が重なり合わない場合のグロー放電の様子を示す。
膜の水素量はＥＲＤ（弾性反跳粒子検出法）の測定で４０％であった。膜の硬さはナノインデンタによりビッカース硬度換算でＨｖ６００であり、ヤング率は５０ＧＰａであった。また、膜の欠陥面積率は電気化学的な手法である臨界不動態電流密度法（ＣＰＣＤ法）の測定で１０−６であった。
さらに、この非晶質炭素膜についての絶縁特性を調べた。絶縁特性は絶縁破壊耐電圧により評価した。非晶質炭素膜の膜厚方向に直流電圧を印加し、その際のリーク電流を検出することにより、絶縁破壊耐電圧を測定した。図１１は測定装置の概略図である。まず、導電性基体５０２の片側表面を研磨して非晶質炭素膜を除去する。次に、導電性基体５０２の非晶質炭素膜の除去された側の面をアースと結線し、もう一方の面の非晶質炭素膜５０４の表面に、導電ペーストを用いてφ６ｍｍの電極５０６を作成する。この電極５０６より膜厚方向に直流電圧を印加し、カーブトレーサ５０８によりリーク電流を検出する。その結果、図１２に示すように、本実施例の非晶質炭素膜は１２００Ｖの電圧をかけても絶縁破壊しなかった。このときの膜の体積抵抗率は１０８〜１０１１Ω・ｃｍであった。
次に上記のように作製した絶縁性非晶質炭素膜を半導体素子放熱部材として用いた半導体装置の作製について説明する。
＜半導体装置の作製＞
Ｃｕが３５ａｔ％およびＭｏが６５ａｔ％である焼結金属材を縦約９ｍｍ横約１３ｍｍ厚さ３ｍｍの板材に加工し、半導体素子放熱部材用の放熱板（導電性基体）を作製した。その後、上記した方法により、処理時間２時間としてこの導電性基体上に非晶質炭素膜を１２μｍの厚さで形成した。その後、非晶質炭素膜の表面に電極としてクロムを約０．２μｍ、銅を約０．５μｍの厚さで蒸着し、さらに銅を３６μｍ、ニッケルを３μｍの厚さで電気メッキした。この電極にＩＧＢＴ素子をはんだ付けした。
更に、放熱板の周囲をプラスチック（樹脂ブロック）によりモールドし、バスバー等を配線し、バスバーとＩＧＢＴ素子およびダイオードに接して設けた電極とをワイヤーボンドにより接続し、その後、プラスチックで周囲を囲われた放熱板上に樹脂を流しこんで封止し、ＩＧＢＴ素子の箇所で切断した断面が図２と同様の構成を有する実施例５の半導体装置（以下、「半導体装置Ｅ」と略す）を得た。半導体装置Ｅの主要部の構成は、図１３Ａに示される。
＜評価＞
半導体装置Ｅの放熱板の下面にグリースを塗布し、図６に示すようにアルミニウム製の水冷ブロックに固定し、水冷ブロックの温度が一定に保たれるように、６５℃の冷却水を冷却水用流路に流しながら、冷熱サイクル試験（大気中、−４０℃〜＋１０５℃の温度サイクル）を行った。その結果、３０００回以上の冷熱サイクルを行った後でも、ＩＧＢＴ素子と放熱板との間には剥離が発生しなかった。
この結果から、本発明の半導体素子放熱部材を用いた半導体装置では、過酷な環境下に曝されても、半導体素子と半導体素子放熱部材との間で剥離が発生せず、安定した放熱特性と絶縁耐性とを維持し続けることができることがわかる。
さらに、実施例１と同様にして熱抵抗を測定した。その結果、全熱抵抗は約０．１９Ｋ／Ｗであった。
（比較例３）
比較例３では、図１３Ｂに示す半導体装置と同様の構成を有する半導体装置を、作製し、評価した例について説明する。
＜半導体装置の作製＞
予め洗浄した縦約９ｍｍ横約１３ｍｍ厚さ約０．６ｍｍの窒化アルミニウム板（絶縁板）の両面に、膜厚０．４ｍｍのアルミニウム膜をメタライズした。
次に、この絶縁板の片面に、実施例５で用いたものと同じ放熱板をはんだ付けし、もう片方の面にＩＧＢＴ素子をはんだ付けして比較例３の半導体装置（以下、「半導体装置Ｆ」と略す）を得た。
＜評価＞
半導体装置Ｆを、図６に示すように冷却用の冷却ブロック上に固定し、実施例５と同様にして熱抵抗を測定した。その結果、全熱抵抗は約０．３５Ｋ／Ｗであった。
実施例５と比較例３との結果を比較すれば判るように、従来構造の０．６ｍｍ厚さの窒化アルミニウム板とＣｕ−Ｍｏの冷却板の積層構造を、直接Ｃｕ−Ｍｏに厚膜の非晶質炭素膜を形成し一体化することによって、数百ボルト以上の絶縁耐性を確保し、なおかつ熱抵抗を４０％以上低減することができた。
実施例５においては、マイナス極につながれた複数の前記導電性基体を前記導電性基体が互いに対向するように成膜炉内に配置し、隣接する２個の前記導電性基体の負グローが互いに重なるようにシース幅を調節してグロー放電することにより非晶質炭素膜を形成する工程を経て半導体装置を作製した。このことにより、非晶質炭素膜が水素を多く含んだ低ヤング率の膜となった。また、Ｓｉを添加することによって導電性基板への密着性を高め、Ｓｉ半導体素子との熱膨張率差を小さくできるため、耐熱疲労寿命にも優れた半導体素子放熱部材を得ることができる。したがって、素子に流れる電力が同じ場合は従来に比べて素子の温度を低く保つことができ、信頼性が向上する。また、冷却能力が向上したため素子により多くの電流を流すことができ、素子の個数を削減できること、および窒化アルミニウムのような高価なセラミックス板を不要としたことによってインバータのコストを下げることができた。
本発明に係る半導体素子放熱部材は半導体装置に用いられ、当該半導体装置は電子回路等において利用することができる。
Claims (20)
- 導電性基体および水素を含む絶縁性非晶質炭素膜を備え、かつ
前記導電性基体の、少なくとも半導体素子を搭載する部分に、絶縁性非晶質炭素膜を設けた半導体素子放熱部材。 - 前記絶縁性非晶質炭素膜に含まれる水素の含有量が、２０〜６０ａｔ％の範囲内であることを特徴とする請求項１に記載の半導体素子放熱部材。
- 前記絶縁性非晶質炭素膜が、ケイ素を含むことを特徴とする
請求項１または請求項２に記載の半導体素子放熱部材。 - 前記絶縁性非晶質炭素膜に含まれるケイ素の含有量が、１〜５０ａｔ％の範囲内であることを特徴とする請求項３に記載の半導体素子放熱部材。
- 前記絶縁性非晶質炭素膜の前記半導体素子を搭載する側の面に、絶縁性有機膜を設けたことを特徴とする請求項１〜４のいずれか１つに記載の半導体素子放熱部材。
- 前記導電性基体が、少なくとも、Ａｌ、Ｃｕ、Ｍｏ、Ｗ、Ｓｉ、Ｆｅのいずれか１つ以上を含む金属基体であることを特徴とする請求項１〜５のいずれか１つに記載の半導体素子放熱部材。
- 前記半導体素子が、バイポーラ型トランジスタ、ＭＯＳ型トランジスタ、およびダイオードから選択される１種のパワーデバイス、または、大規模集積回路であることを特徴とする請求項１〜６のいずれか１つに記載の半導体素子放熱部材。
- 前記絶縁性非晶質炭素膜の弾性率が、４０〜１５０ＧＰａであることを特徴とする請求項１〜７のいずれか１つに記載の半導体素子放熱部材。
- 前記絶縁性非晶質炭素膜のビッカース硬さがＨｖ４００〜１５００であることを特徴とする請求項１〜８のいずれか１つに記載の半導体素子放熱部材。
- 前記絶縁性非晶質炭素膜の膜厚が０．１〜２００μｍであることを特徴とする請求項１〜９のいずれか１つに記載の半導体素子放熱部材。
- 導電性基体上に、少なくとも水素を含む絶縁性非晶質炭素膜を形成する工程を含む請求項１〜１０のいずれか１つに記載の半導体素子放熱部材の製造方法であって、
前記絶縁性非晶質炭素膜が、プラズマＣＶＤ法により形成される半導体素子放熱部材の製造方法。 - マイナス極につながれた複数の前記導電性基体を前記導電性基体が互いに対向するように成膜炉内に配置し、隣接する２個の前記導電性基体の負グローが互いに重なるようにシース幅を調節してグロー放電することを特徴とする請求項１１に記載の半導体素子放熱部材の製造方法。
- 複数の前記導電性基体がマイナス極に結線された基体保持具に保持されることを特徴とする請求項１２に記載の半導体素子放熱部材の製造方法。
- 処理ガス圧力およびプラズマ電力を操作することにより、隣接する２個の前記導電性基体の負グローが互いに重なるようにシース幅を調節してグロー放電することを特徴とする請求項１２または１３に記載の半導体素子放熱部材の製造方法。
- 前記シースのシース幅が、
を満たすことを特徴とする請求項１２〜１４のいずれか１つに記載の半導体素子放熱部材の製造方法。ただし、Ｓはシース幅であり、Ｄは導電性基体の対向面間の間隔である。 - 前記処理ガス圧力が１３〜１３３０Ｐａであり、隣接する２個の前記導電性基体の対向面間の間隔が２〜６０ｍｍであることを特徴とする請求項１４または１５に記載の半導体素子放熱部材の製造方法。
- プラズマＣＶＤ法において用いられる処理ガスが、炭化水素ガスを含む原料ガスからなるか、または炭化水素ガスを含む原料ガスと水素および希ガスの少なくとも１種を含む希釈ガスとからなることを特徴とする請求項１１〜１６のいずれか１つに記載の半導体素子放熱部材の製造方法。
- 前記原料ガスが、さらに少なくともケイ素を含む有機金属含有ガスおよびハロゲン化合物のうちいずれか１種を含むことを特徴とする請求項１７に記載の半導体素子放熱部材の製造方法。
- 前記絶縁性非晶質炭素膜を形成する工程を経た後に、前記絶縁性非晶質炭素膜の表面に絶縁性有機膜を形成する工程を経て作製される請求項５〜１０のいずれか１つに記載の半導体素子放熱部材の製造方法であって、
前記絶縁性有機膜が、電気泳動を利用して形成されることを特徴とする半導体素子放熱部材の製造方法。 - 少なくとも、請求項１〜１０のいずれか１つに記載の半導体素子放熱部材と、該半導体素子放熱部材に搭載される１個以上の半導体素子と、を含む半導体装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002357076 | 2002-12-09 | ||
| JP2002357076 | 2002-12-09 | ||
| PCT/JP2003/015741 WO2004053984A1 (ja) | 2002-12-09 | 2003-12-09 | 半導体素子放熱部材およびそれを用いた半導体装置ならびにその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2004053984A1 true JPWO2004053984A1 (ja) | 2006-04-13 |
Family
ID=32500838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004558444A Pending JPWO2004053984A1 (ja) | 2002-12-09 | 2003-12-09 | 半導体素子放熱部材およびそれを用いた半導体装置ならびにその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7396735B2 (ja) |
| JP (1) | JPWO2004053984A1 (ja) |
| AU (1) | AU2003289275A1 (ja) |
| DE (1) | DE10393851B4 (ja) |
| WO (1) | WO2004053984A1 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7396735B2 (en) * | 2002-12-09 | 2008-07-08 | Kabushiki Kaisha Toyota Chuo Kenkyusyo | Semiconductor element heat dissipating member, semiconductor device using same, and method for manufacturing same |
| JP4725085B2 (ja) * | 2003-12-04 | 2011-07-13 | 株式会社豊田中央研究所 | 非晶質炭素、非晶質炭素被膜部材および非晶質炭素膜の成膜方法 |
| JP2006245235A (ja) * | 2005-03-02 | 2006-09-14 | Toyota Central Res & Dev Lab Inc | 構造体、並びに、それを用いた半導体素子放熱部材及び半導体装置 |
| JP4830326B2 (ja) * | 2005-03-23 | 2011-12-07 | トヨタ自動車株式会社 | 半導体モジュールおよびその製造方法 |
| JP4617209B2 (ja) * | 2005-07-07 | 2011-01-19 | 株式会社豊田自動織機 | 放熱装置 |
| JP4818654B2 (ja) * | 2005-07-25 | 2011-11-16 | ソニーケミカル＆インフォメーションデバイス株式会社 | 発光素子の封止方法 |
| US7449853B2 (en) * | 2005-09-01 | 2008-11-11 | Gm Global Technology Operations, Inc. | High power, low noise interconnection for an integrated dual wound motor to a dual inverter |
| JP2007100135A (ja) * | 2005-09-30 | 2007-04-19 | Toyota Central Res & Dev Lab Inc | 耐食性部材 |
| JP2007189212A (ja) * | 2005-12-14 | 2007-07-26 | Denso Corp | 熱伝導部材およびその製造方法 |
| DE102006011567B4 (de) * | 2006-03-10 | 2016-09-22 | Infineon Technologies Austria Ag | Randabschlussstruktur für Halbleiterbauelemente mit Driftstrecke und Halbleiterbauteil |
| DE102006011697B4 (de) * | 2006-03-14 | 2012-01-26 | Infineon Technologies Austria Ag | Integrierte Halbleiterbauelementeanordnung und Verfahren zu deren Herstellung |
| JP2010500778A (ja) * | 2006-08-11 | 2010-01-07 | イー・アイ・デュポン・ドウ・ヌムール・アンド・カンパニー | Ｌｅｄデバイスおよび液晶ディスプレイのバックパネル |
| JP4946502B2 (ja) * | 2007-02-23 | 2012-06-06 | 株式会社ジェイテクト | 回路構造 |
| US7799608B2 (en) * | 2007-08-01 | 2010-09-21 | Advanced Micro Devices, Inc. | Die stacking apparatus and method |
| US20090040418A1 (en) * | 2007-08-10 | 2009-02-12 | E. I. Dupont De Nemours And Company | LED device and back panel of liquid crystal display |
| JP2009076694A (ja) * | 2007-09-20 | 2009-04-09 | Panasonic Corp | 窒化物半導体装置およびその製造方法 |
| JP5431667B2 (ja) * | 2007-10-01 | 2014-03-05 | 富士電機株式会社 | 窒化ガリウム半導体装置 |
| US8058724B2 (en) * | 2007-11-30 | 2011-11-15 | Ati Technologies Ulc | Holistic thermal management system for a semiconductor chip |
| KR101022954B1 (ko) * | 2008-05-30 | 2011-03-16 | 삼성전기주식회사 | 방열핀과 이 방열핀을 포함하는 패키지 기판 및 그제조방법 |
| JP5207052B2 (ja) * | 2008-08-22 | 2013-06-12 | 株式会社豊田中央研究所 | 接合体およびその製造方法 |
| US20120299173A1 (en) * | 2011-05-26 | 2012-11-29 | Futurewei Technologies, Inc. | Thermally Enhanced Stacked Package and Method |
| EP3195704A1 (en) | 2014-08-05 | 2017-07-26 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Warpage control with intermediate material |
| JP6451257B2 (ja) * | 2014-11-21 | 2019-01-16 | 富士電機株式会社 | 半導体装置 |
| EP3483929B1 (en) * | 2017-11-08 | 2022-04-20 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier with electrically conductive and insulating layers and a component embedded therein and manufacturing method thereof |
| KR102122210B1 (ko) * | 2019-10-18 | 2020-06-12 | 제엠제코(주) | 방열 기판, 그 제조 방법, 그리고 이를 포함하는 반도체 패키지 |
| KR102312085B1 (ko) * | 2019-11-08 | 2021-10-13 | 제엠제코(주) | 방열 기판, 그 제조 방법, 그리고 이를 포함하는 반도체 패키지 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6133463A (ja) | 1984-07-25 | 1986-02-17 | Akiyama Insatsuki Seizo Kk | 枚葉オフセツト印刷機における印刷紙の自動紙揃え装置 |
| JPS6133463U (ja) * | 1984-07-30 | 1986-02-28 | 三菱電線工業株式会社 | 金属ベ−ス基板 |
| JPH06952B2 (ja) * | 1985-04-18 | 1994-01-05 | 鐘淵化学工業株式会社 | 硬質カ−ボン膜 |
| EP0221531A3 (en) * | 1985-11-06 | 1992-02-19 | Kanegafuchi Kagaku Kogyo Kabushiki Kaisha | High heat conductive insulated substrate and method of manufacturing the same |
| JPS62180073A (ja) * | 1986-02-03 | 1987-08-07 | Ricoh Co Ltd | 非晶質炭素膜およびその製造方法 |
| JPS63124555A (ja) * | 1986-11-14 | 1988-05-28 | Sumitomo Electric Ind Ltd | 半導体装置用基板 |
| JP2583899B2 (ja) * | 1987-07-29 | 1997-02-19 | 株式会社リコー | 画像形成装置 |
| US4971667A (en) | 1988-02-05 | 1990-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Plasma processing method and apparatus |
| DE4102524C2 (de) * | 1990-01-30 | 2000-05-25 | Citizen Watch Co Ltd | Infrarotsensor |
| KR0153039B1 (ko) | 1993-03-15 | 1998-12-15 | 사토 후미오 | 회로기판 및 그 제조방법 |
| JP3387221B2 (ja) | 1993-06-25 | 2003-03-17 | 住友電気工業株式会社 | 半導体用高熱伝導性セラミックスパッケージ |
| US5644455A (en) * | 1993-12-30 | 1997-07-01 | Seagate Technology, Inc. | Amorphous diamond-like carbon gaps in magnetoresistive heads |
| JPH1032213A (ja) | 1996-07-17 | 1998-02-03 | Sanyo Electric Co Ltd | 半導体素子 |
| JP3228183B2 (ja) * | 1996-12-02 | 2001-11-12 | 日本電気株式会社 | 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法 |
| JPH11292692A (ja) | 1998-04-07 | 1999-10-26 | Sumitomo Electric Ind Ltd | 硬質炭素膜および硬質炭素基板 |
| JP2000174166A (ja) | 1998-10-02 | 2000-06-23 | Sumitomo Electric Ind Ltd | 半導体搭載パッケ―ジ |
| JP2001332798A (ja) * | 2000-05-22 | 2001-11-30 | Victor Co Of Japan Ltd | 半導体レーザ装置 |
| US7396735B2 (en) * | 2002-12-09 | 2008-07-08 | Kabushiki Kaisha Toyota Chuo Kenkyusyo | Semiconductor element heat dissipating member, semiconductor device using same, and method for manufacturing same |
| JP4725085B2 (ja) * | 2003-12-04 | 2011-07-13 | 株式会社豊田中央研究所 | 非晶質炭素、非晶質炭素被膜部材および非晶質炭素膜の成膜方法 |
-
2003
- 2003-12-09 US US10/538,222 patent/US7396735B2/en not_active Expired - Fee Related
- 2003-12-09 AU AU2003289275A patent/AU2003289275A1/en not_active Abandoned
- 2003-12-09 DE DE10393851T patent/DE10393851B4/de not_active Expired - Fee Related
- 2003-12-09 WO PCT/JP2003/015741 patent/WO2004053984A1/ja active Application Filing
- 2003-12-09 JP JP2004558444A patent/JPWO2004053984A1/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004053984A1 (ja) | 2004-06-24 |
| AU2003289275A1 (en) | 2004-06-30 |
| US7396735B2 (en) | 2008-07-08 |
| DE10393851B4 (de) | 2007-11-29 |
| DE10393851T5 (de) | 2005-10-20 |
| US20060057768A1 (en) | 2006-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPWO2004053984A1 (ja) | 半導体素子放熱部材およびそれを用いた半導体装置ならびにその製造方法 | |
| TWI540672B (zh) | 靜電吸持裝置 | |
| TW201250917A (en) | Electrostatic chuck apparatus | |
| JP2014209615A (ja) | 静電チャック | |
| US20100323499A1 (en) | Method for manufacturing semiconductor device | |
| TW200807652A (en) | Thermal isolation of electronic devices in submount used for LEDs lighting applications | |
| JP2007327081A (ja) | 接着方法、半導体装置の製造方法、及び半導体装置 | |
| JP4943086B2 (ja) | 静電チャック装置及びプラズマ処理装置 | |
| JP2006245235A (ja) | 構造体、並びに、それを用いた半導体素子放熱部材及び半導体装置 | |
| JPH04226056A (ja) | 電子コンポーネント用ヒート・シンク | |
| CN106399960A (zh) | 一种绝缘导热薄膜的制备方法及封装结构 | |
| JP2006080389A (ja) | ウェハ支持部材 | |
| JP7140297B2 (ja) | 静電チャック | |
| JP6804053B2 (ja) | 静電チャック | |
| CN112260055B (zh) | 两面安装基板、两面安装基板的制造方法及半导体激光器 | |
| JP6909447B2 (ja) | 静電チャック | |
| JP6909448B2 (ja) | 静電チャック | |
| TWI827917B (zh) | 靜電吸盤 | |
| JP2003197727A (ja) | ウエハ載置ステージ | |
| JP2004296911A (ja) | 静電チャック | |
| JP6277174B2 (ja) | 窒化アルミニウムと銅コーティング層とのインターフェースにおける応力を改善できるコーティング構造 | |
| TW202240757A (zh) | 靜電夾盤及基板固定裝置 | |
| Onuki et al. | A new void free soldering process in large-area, high power IGBT modules | |
| JP2007189212A (ja) | 熱伝導部材およびその製造方法 | |
| KR100934171B1 (ko) | 방열 구조체 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080729 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080926 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090414 |