JP2007327081A - 接着方法、半導体装置の製造方法、及び半導体装置 - Google Patents
接着方法、半導体装置の製造方法、及び半導体装置 Download PDFInfo
- Publication number
- JP2007327081A JP2007327081A JP2006157303A JP2006157303A JP2007327081A JP 2007327081 A JP2007327081 A JP 2007327081A JP 2006157303 A JP2006157303 A JP 2006157303A JP 2006157303 A JP2006157303 A JP 2006157303A JP 2007327081 A JP2007327081 A JP 2007327081A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous carbon
- carbon film
- metal layer
- metal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/49105—Connecting at different heights
- H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Chemically Coating (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
【課題】非晶質炭素膜と金属層との密着性を向上させることのできる接着方法の提供、及び、非晶質炭素膜を備える放熱部材と電極金属層との密着性が改善された半導体装置、及びその製造方法を提供する。
【解決手段】非晶質炭素膜の表面に、第一の金属層を形成する工程と、熱処理によって前記第一の金属層をナノ粒子化する工程と、形成した金属ナノ粒子をマスクとして、前記非晶質炭素膜の表面を局部的にエッチングする工程と、前記エッチングを施した非晶質炭素膜の表面に、第二の金属層を形成する工程と、を有することを特徴とする非晶質炭素膜と金属層との接着方法、並びに該接着方法を用いた半導体装置の製造方法及び半導体装置である。
【選択図】図1
【解決手段】非晶質炭素膜の表面に、第一の金属層を形成する工程と、熱処理によって前記第一の金属層をナノ粒子化する工程と、形成した金属ナノ粒子をマスクとして、前記非晶質炭素膜の表面を局部的にエッチングする工程と、前記エッチングを施した非晶質炭素膜の表面に、第二の金属層を形成する工程と、を有することを特徴とする非晶質炭素膜と金属層との接着方法、並びに該接着方法を用いた半導体装置の製造方法及び半導体装置である。
【選択図】図1
Description
本発明は、接着方法、半導体装置の製造方法、及び半導体装置の製造方法に関する。
通常、熱硬化性樹脂等に対してメッキを行う場合、樹脂とメッキ膜との密着性を確保する必要がある。その方法としては、例えば、クロム酸あるいはクロム酸−硫酸混液等により、樹脂表面を粗面化し、表面の凹凸を支えとして密着性を向上させるという効果、いわゆるアンカー効果によって、メッキ膜の密着性を確保する方法が知られている(例えば、特許文献1参照。)。
特公昭59−17998号公報
しかしながら、ダイヤモンドライクカーボンのような非晶質炭素膜は、結晶構造に近い性質を有している。そのため、非晶質炭素膜は通常の樹脂と異なり、化学的に極めて安定であるため、クロム酸あるいはクロム酸等によりエッチングしたり、表面を粗面化したりすることが困難である。
それゆえ、非晶質炭素膜に対して、アンカー効果によりメッキ膜との密着性を確保するためには、通常の樹脂と異なる粗面化技術が必要となる。
一方で、非晶質炭素膜とメッキ層との密着性を向上させるために、下地金属層を設ける方法が考えられる。
しかし、下地金属の種類や熱処理の条件によって密着力が変動し、且つ、その密着力についても、非晶質炭素膜中の炭素若しくは珪素が、下地金属に対してどのように影響を与えているか定かではない。そのため、実験によって最適な組み合わせを探索して、下地金属を選択しなければならない。
しかし、下地金属の種類や熱処理の条件によって密着力が変動し、且つ、その密着力についても、非晶質炭素膜中の炭素若しくは珪素が、下地金属に対してどのように影響を与えているか定かではない。そのため、実験によって最適な組み合わせを探索して、下地金属を選択しなければならない。
このような状況下において、非晶質炭素膜とメッキ層との密着性を向上させるためには、やはりアンカー効果を利用する方法が有望であり、非晶質炭素膜に対する特有の接着方法の開発が望まれている。
本発明は、上記従来の問題を解決するためになされたもので、非晶質炭素膜と金属層との密着性を向上させることのできる接着方法の提供を目的とする。また、非晶質炭素膜を備える放熱部材と、電極金属層との密着性が改善された半導体装置、及びその製造方法の提供を目的とする。
請求項1に記載の発明は、非晶質炭素膜の表面に、第一の金属層を形成する工程と、熱処理によって前記第一の金属層をナノ粒子化する工程と、形成した金属ナノ粒子をマスクとして、前記非晶質炭素膜の表面を局部的にエッチングする工程と、前記エッチングを施した非晶質炭素膜の表面に、第二の金属層を形成する工程と、を有することを特徴とする非晶質炭素膜と金属層との接着方法である。
請求項1に記載の発明によれば、非晶質炭素膜表面に金属ナノ粒子を形成し、この金属ナノ粒子をマスクとして非晶質炭素膜の表面を局部的にエッチングすることができるので、粗面化し難い非晶質炭素膜の表面に凹凸を形成することができ、この凹凸の支えによるアンカー効果によって非晶質炭素膜と金属層との接着性を向上させることができる。
請求項2に記載の発明は、前記第二の金属層は、前記金属ナノ粒子を核として、無電解メッキにより形成することを特徴とする請求項1に記載の非晶質炭素膜と金属層との接着方法である。
無電解メッキの場合、電解メッキと異なり特定の電極を必要としないので、本発明に係る金属ナノ粒子を核としてメッキを行うことができる。このように、金属ナノ粒子を核として無電解メッキを行うと、メッキの成長を制御し易く、メッキにより形成される第二の金属層の形状等を所望の形状等にすることができる。
また、金属ナノ粒子を無電解メッキでの核として用いることができると、別途、無電解メッキ用の核を形成するという前処理工程を省略することができ、製造コストを低減することができる。
また、金属ナノ粒子を無電解メッキでの核として用いることができると、別途、無電解メッキ用の核を形成するという前処理工程を省略することができ、製造コストを低減することができる。
請求項3に記載の発明は、前記第二の金属層が、Ni、Ni−W及びCuからなる群より選択される少なくとも一種の金属で形成されてなることを特徴とする請求項1又は請求項2に記載の非晶質炭素膜と金属層との接着方法である。
請求項3の発明によれば、第二の金属層が、Ni、Ni−W及びCuらなる群より選択される少なくとも一種の金属であるので、非晶質炭素膜との接着性が向上し、バリア性にも優れる。
また、これらの金属は金属ナノ粒子を核として無電解メッキにより金属層を形成できる金属である。
また、これらの金属は金属ナノ粒子を核として無電解メッキにより金属層を形成できる金属である。
請求項4に記載の発明は、前記第一の金属層は、Fe、Ni及びCoからなる群より選択される少なくとも一種の金属で形成されてなることを特徴とする請求項1乃至請求項3のいずれか1項に記載の非晶質炭素膜と金属層との接着方法である。
第一の金属層は熱処理によってナノ粒子化されるので、第一の金属層に用いる金属が、低温でナノ粒子化するものであると、熱処理時のエネルギーを削減することができ、作業効率も向上する。第一の金属層を形成する金属が、Fe、Ni及びCoからなる群より選択される少なくとも一種の金属の場合には、低温でナノ粒子化することができるので好適である。
また、第一の金属層がナノ粒子化した金属ナノ粒子は、第二の金属層を無電解メッキにより形成するときに、核として機能することが好ましい。第一の金属層を形成する金属が、Fe、Ni及びCoからなる群より選択される少なくとも一種の金属の場合には、無電解メッキを行う際に核として機能することができる。
また、第一の金属層がナノ粒子化した金属ナノ粒子は、第二の金属層を無電解メッキにより形成するときに、核として機能することが好ましい。第一の金属層を形成する金属が、Fe、Ni及びCoからなる群より選択される少なくとも一種の金属の場合には、無電解メッキを行う際に核として機能することができる。
請求項5に記載の発明は、前記非晶質炭素膜は、ダイヤモンドライクカーボン、アモルファスカーボン、グラファイト、及びグラッシーカーボンからなる群より選択される少なくとも1種であることを特徴とする請求項1乃至請求項4のいずれか1項に記載の非晶質炭素膜と金属層との接着方法である。
ダイヤモンドライクカーボン、アモルファスカーボン、グラファイト、グラッシーカーボンは表面を粗面化し難いが、本発明の方法によれば、これらの材質であっても表面を粗面化して凹凸を形成することができ、そのアンカー効果により金属との密着性を向上させることができる。
請求項6に記載の発明は、前記ナノ粒子化する工程では、真空中、還元雰囲気下、又は不活性ガス雰囲気下で、200℃〜700℃で熱処理することを特徴とする請求項1乃至請求項5のいずれか1項に記載の非晶質炭素膜と金属層との接着方法である。
第一の金属層をナノ粒子化して得られた金属ナノ粒子の表面が酸化しないよう、真空中又は還元雰囲気下で熱処理(アニール処理)することが望ましい。また、このときの熱処理温度が200℃〜700℃の範囲とすると、非晶質炭素膜の劣化を防ぎ、且つ金属層からナノ粒子への凝集が充分進行し、ナノ粒子の形状が球に近い形状となり、粒子と粒子の間隔が均等となるため好適である。
請求項7に記載の発明は、放熱部材の表面の全部又は一部を非晶質炭素膜で覆う工程と、前記非晶質炭素膜の表面に、第一の金属層を形成する工程と、熱処理によって前記第一の金属層をナノ粒子化する工程と、形成した金属ナノ粒子をマスクとして、前記非晶質炭素膜の表面を局部的にエッチングする工程と、前記エッチングを施した前記非晶質炭素膜の表面に、電極としての第二の金属層を形成する工程と、前記第二の金属層と半導体素子とを接合する工程と、を有することを特徴とする半導体装置の製造方法である。
半導体素子からは高温の熱が発せられるため、半導体装置には放熱部材を搭載した構成のモジュールとなっている。この放熱部材の表面の全部又は一部を熱伝導率の高い物質で覆うと、更に放熱部材の放熱特性を向上させることができる。このような高熱伝導率を有する物質としてダイヤモンドライクカーボンのような非晶質炭素が用いられる。
また、半導体装置では、半導体素子のスイッチングにより発熱と冷却とを繰り返しているため、半導体装置を構成する部材間の接着箇所は、各部材の線膨張係数の差により熱応力がかかり、剥離し易い状況にある。したがって、各部材間は強固に接着されていることが望まれている。
本発明の製造方法によれば、放熱部材の表面の全部又は一部を非晶質炭素膜で覆っているため、放熱部材の放熱特性が向上する。また、この非晶質炭素膜は粗面化し難い材料であるが、本発明の製造方法によれば、非晶質炭素膜を効果的に粗面化することができるので、この粗面化された凹凸によって、非晶質炭素膜表面上の金属層を強固に密着させることができる。
また、半導体装置では、半導体素子のスイッチングにより発熱と冷却とを繰り返しているため、半導体装置を構成する部材間の接着箇所は、各部材の線膨張係数の差により熱応力がかかり、剥離し易い状況にある。したがって、各部材間は強固に接着されていることが望まれている。
本発明の製造方法によれば、放熱部材の表面の全部又は一部を非晶質炭素膜で覆っているため、放熱部材の放熱特性が向上する。また、この非晶質炭素膜は粗面化し難い材料であるが、本発明の製造方法によれば、非晶質炭素膜を効果的に粗面化することができるので、この粗面化された凹凸によって、非晶質炭素膜表面上の金属層を強固に密着させることができる。
請求項8に記載の発明は、前記第二の金属層は、前記金属ナノ粒子を核として、無電解メッキにより形成することを特徴とする請求項7に記載の半導体装置の製造方法である。
無電解メッキの場合、電解メッキと異なり特定の電極を必要としないので、本発明に係る金属ナノ粒子を核としてメッキを行うことができる。このように、金属ナノ粒子を核として無電解メッキを行うと、メッキの成長が制御し易いので、電極金属層である第二の金属層の形状等を所望の形状等にすることができる。
また、金属ナノ粒子を無電解メッキでの核として用いることができると、別途、無電解メッキ用の核を形成するという前処理工程を省略することができ、半導体装置の製造コストを低減することができる。
また、金属ナノ粒子を無電解メッキでの核として用いることができると、別途、無電解メッキ用の核を形成するという前処理工程を省略することができ、半導体装置の製造コストを低減することができる。
請求項9に記載の発明は、前記第二の金属層が、Ni、Ni−W及びCuからなる群より選択される少なくとも一種の金属で形成されてなることを特徴とする請求項7又は請求項8に記載の半導体装置の製造方法である。
Ni、Ni−W及びCuからなる群より選択される少なくとも一種の金属を第二の金属層に用いると、非晶質炭素膜との接着性が向上し、バリア性にも優れる。また、第二の金属層はハンダ等によって半導体素子に接合する。Ni、Ni−W及びCuからなる群より選択される少なくとも一種の金属を用いると、ハンダでの密着性が向上する。
更に、半導体素子のスイッチングによる発熱と冷却との繰り返しによる冷熱サイクルにおいて、半導体装置を構成する部材間の接着部分になるべく応力をかけないよう、各構成部材の線膨張係数は小さいことが望ましく、或いは各構成部材の線膨張係数の差が小さいことが望ましい。ここで、Ni、Ni−W、Cuは線膨張係数が小さいので、各構成部材の接着部分へかかる応力を小さくすることができ、接着部分の剥離を抑えることができる。なお、次世代のパワー半導体であるGaNやSiCはAl等と比較して線膨張係数が小さいので、電極金属層にNi、Ni−W、Cuを適用すると、部材間の線膨張係数の差が少なくなり、接着部分にかかる応力を低減することができ、剥離の発生を抑制することができる。
更に、半導体素子のスイッチングによる発熱と冷却との繰り返しによる冷熱サイクルにおいて、半導体装置を構成する部材間の接着部分になるべく応力をかけないよう、各構成部材の線膨張係数は小さいことが望ましく、或いは各構成部材の線膨張係数の差が小さいことが望ましい。ここで、Ni、Ni−W、Cuは線膨張係数が小さいので、各構成部材の接着部分へかかる応力を小さくすることができ、接着部分の剥離を抑えることができる。なお、次世代のパワー半導体であるGaNやSiCはAl等と比較して線膨張係数が小さいので、電極金属層にNi、Ni−W、Cuを適用すると、部材間の線膨張係数の差が少なくなり、接着部分にかかる応力を低減することができ、剥離の発生を抑制することができる。
請求項10に記載の発明は、前記第一の金属層は、Fe、Ni及びCoからなる群より選択される少なくとも一種の金属で形成されてなることを特徴とする請求項7乃至請求項9のいずれか1項に記載の半導体装置の製造方法である。
第一の金属層を形成する金属が、Fe、Ni及びCoからなる群より選択される少なくとも一種の金属の場合には、低温でナノ粒子化することができるので、ナノ粒子化のための熱処理時のエネルギーを削減することができ、作業効率も向上する。
また、第一の金属層を形成する金属が、Fe、Ni及びCoからなる群より選択される少なくとも一種の金属の場合には、電極金属層を無電解メッキで形成する場合に、メッキの核として機能するので、電極金属層のメッキの成長を制御し易く、所望の形状の電極金属層を得ることができる。また別途メッキの核を形成するという前処理工程を必要としないので、工程を簡略化することができる。
また、第一の金属層を形成する金属が、Fe、Ni及びCoからなる群より選択される少なくとも一種の金属の場合には、電極金属層を無電解メッキで形成する場合に、メッキの核として機能するので、電極金属層のメッキの成長を制御し易く、所望の形状の電極金属層を得ることができる。また別途メッキの核を形成するという前処理工程を必要としないので、工程を簡略化することができる。
請求項11に記載の発明は、前記第二の金属層の表面にAu、Pd又はAgメッキを施すことを特徴とする請求項7乃至請求項10のいずれか1項に記載の半導体装置の製造方法である。
第二の金属層の表面にAu、Pd又はAgメッキを施すと、第二の金属層が酸化するのを抑えることができる。
請求項12に記載の発明は、前記ナノ粒子化する工程では、真空中、還元雰囲気下、又は不活性ガス雰囲気下で、200℃〜700℃で熱処理することを特徴とする請求項7乃至請求項11のいずれか1項に記載の半導体装置の製造方法である。
請求項13に記載の発明は、半導体素子と放熱部材とを備え、
放熱部材の表面の一部又は全部が非晶質炭素膜で覆われ、該非晶質炭素膜上に電極金属層を備え、
前記非晶質炭素膜と前記電極金属層とを請求項1乃至請求項6のいずれか1項に記載の接着方法で接着されてなる半導体装置である。
放熱部材の表面の一部又は全部が非晶質炭素膜で覆われ、該非晶質炭素膜上に電極金属層を備え、
前記非晶質炭素膜と前記電極金属層とを請求項1乃至請求項6のいずれか1項に記載の接着方法で接着されてなる半導体装置である。
本発明の方法で非晶質炭素膜と電極金属層とが接着された半導体装置は、かかる接着部分の密着力が向上しているため、半導体素子による冷熱サイクルに対しても剥離を起こさず、動作不良などの欠陥が生じ難い。
請求項14に記載の発明は、前記放熱部材が、Al、Cu、Mo、W、Si及びFeからなる群より選択される少なくとも1種の金属、又は該金属を含む化合物、混合物若しくは複合材であることを特徴とする請求項13に記載の半導体装置。
Al、Cu、Mo、W、Si及びFeからなる群より選択される少なくとも1種の金属で放熱部材が形成されている場合、高い放熱性を示すので、放熱部材として好適である。
請求項15に記載の発明は、前記非晶質炭素膜が、炭素、水素及び珪素を主成分とし、水素の含有率が20〜40at%で、珪素の含有率が30at%以下であることを特徴とする請求項13又は請求項14に記載の半導体装置である。
水素の含有率が20〜40at%の非晶質炭素膜の場合、放熱部材との密着性が向上する。また、水素の含有率が30at%以下の非晶質炭素膜の場合、非晶質炭素膜の導電性が増大するのを防止でき、半導体素子と金属電極との間の絶縁性を十分に確保できる。
請求項16に記載の発明は、前記非晶質炭素膜は、ダイヤモンドライクカーボン、アモルファスカーボン、グラファイト、及びグラッシーカーボンからなる群より選択される少なくとも1種であることを特徴とする請求項13乃至請求項15のいずれか1項に記載の半導体装置の製造方法である。
放熱部材の表面の全部又は一部をダイヤモンドライクカーボン、アモルファスカーボン、グラファイト、及びグラッシーカーボンで覆うと、放熱部材の放熱特性が向上する。
請求項17に記載の発明は、半導体素子が、バイポーラ型トランジスタ、ダイオード、パワーデバイス又は半導体チップであることを特徴とする請求項13乃至請求項16のいずれか1項に記載の半導体装置である。
本発明によれば、非晶質炭素膜と金属層との密着性を向上させることのできる接着方法、放熱部材と電極金属層との密着性が改善された半導体装置、及びその製造方法を提供することができる。
本発明の非晶質炭素膜と金属層との接着方法は、非晶質炭素膜の表面に、第一の金属層を形成する工程と、熱処理によって前記第一の金属層をナノ粒子化する工程と、形成した金属ナノ粒子をマスクとして、前記非晶質炭素膜の表面を局部的にエッチングする工程と、前記エッチングを施した非晶質炭素膜の表面に、第二の金属層を形成する工程と、を有する。
非晶質炭素膜は結晶構造に近い性質を有しているため、化学的に極めて安定であるため、クロム酸あるいはクロム酸等によりエッチングしたり、表面を粗面化したりすることが困難である。
しかし、本発明の接着方法によれば、非晶質炭素膜表面に金属ナノ粒子を形成し、この金属ナノ粒子をマスクとして非晶質炭素膜の表面を局部的にエッチングすることができるので、粗面化し難い非晶質炭素膜の表面に凹凸を形成することができ、この凹凸を支えにしてアンカー効果によって非晶質炭素膜と金属層との接着性を向上させることができる。
なお、金属ナノ粒子は、第一の金属層に熱処理施して金属を凝集させることによって形成することができる。
しかし、本発明の接着方法によれば、非晶質炭素膜表面に金属ナノ粒子を形成し、この金属ナノ粒子をマスクとして非晶質炭素膜の表面を局部的にエッチングすることができるので、粗面化し難い非晶質炭素膜の表面に凹凸を形成することができ、この凹凸を支えにしてアンカー効果によって非晶質炭素膜と金属層との接着性を向上させることができる。
なお、金属ナノ粒子は、第一の金属層に熱処理施して金属を凝集させることによって形成することができる。
また、本発明の半導体装置の製造方法は、放熱部材の表面の全部又は一部を非晶質炭素膜で覆う工程と、前記非晶質炭素膜の表面に、第一の金属層を形成する工程と、熱処理によって前記金属層をナノ粒子化する工程と、形成した金属ナノ粒子をマスクとして、前記非晶質炭素膜の表面を局部的にエッチングする工程と、前記エッチングを施した非晶質炭素膜の表面に、電極としての第二の金属層を形成する工程と、前記第二の金属層と半導体素子とをハンダによって接合する工程と、を有する。
通常、半導体素子からの発熱量の増大による弊害を抑えるべく、半導体素子は放熱部材を搭載した構成のモジュールとなっている。放熱部材の放熱特性を向上させるために、放熱部材の表面の全部又は一部を熱伝導率の高い物質で覆うことも、効果的な方法である。
このような熱伝導率の高い材料の1つに非晶質炭素膜が挙げられる。非晶質炭素膜はアモルファス構造をとっているが、結晶構造に近い性質を有しているため、高い熱伝導率を示す。特に、ダイヤモンドライクカーボンは、気相合成法などにより成長したダイヤモンドに比べて、表面が平滑であるために、表面の研磨が不要であるという利点を有する。
このような熱伝導率の高い材料の1つに非晶質炭素膜が挙げられる。非晶質炭素膜はアモルファス構造をとっているが、結晶構造に近い性質を有しているため、高い熱伝導率を示す。特に、ダイヤモンドライクカーボンは、気相合成法などにより成長したダイヤモンドに比べて、表面が平滑であるために、表面の研磨が不要であるという利点を有する。
しかし、非晶質炭素膜は通常の樹脂と異なり、その特有の構造に起因して化学的に極めて安定であるため、クロム酸あるいはクロム酸等によりエッチングしたり、表面を粗面化したりすることが困難である。
また、非晶質炭素膜で被覆された放熱部材を半導体素子に搭載する場合、非晶質炭素膜上に電極を形成し、該電極と半導体素子をハンダ等によって接合して半導体装置を形成する。半導体素子は、半導体装置の作動時にスイッチングによる発熱と冷却とが繰り返されていることから、その温度が常に変化している。
ここで、半導体素子は通常Si、SiC、GaN等の結晶又はエピタキシャル成長による板状の基板からなるため、線膨張係数が小さい。これに対し、金属製の放熱部材は線膨張係数が大きい。このため、半導体素子の温度が変化する際、半導体素子と放熱部材との熱膨張係数の差から、放熱部材と半導体素子との間に位置する非晶質炭素膜、電極及びハンダに熱応力が発生してしまう。この際、非晶質炭素膜と電極との間や、電極とハンダとの間の密着性が十分でないと、各接合面に剥離が生じてしまう。このように各接合面に剥離が生じてしまうと、電流を素子に十分に伝えることができなくなり、半導体装置が動作不良を起こしてしまう。
特にパワーデバイスを組み込んだモジュールにおいては、半導体素子からの発滅量が大きいため、高い密着性と、高い電気伝導性を有する電極が必要とされる。
そこで、本発明では、非晶質炭素膜上に金属ナノ粒子前駆体として、金属層を形成した後、熱処理によって金属層をナノ粒子化し、生成した金属ナノ粒子化をマスクとして非晶質炭素膜をエッチングすることで、非晶質炭素膜の表面を粗面化する。粗面化された非晶質炭素膜を用いれば、その上に設ける電極金属層との密着性を向上させることができる。
このように、上記接着方法を適用した半導体装置の製造方法によって得られる半導体装置は、放熱部材表面に非晶質炭素膜が形成されているため、放熱部材の放熱性が向上し、且つ非晶質炭素膜と金属層との密着性が高くなり、半導体素子の冷熱サイクルに対しても剥離し難く、動作不良を発生させ難い。
そこで、本発明の半導体装置では、半導体素子と放熱部材とを備え、放熱部材の表面の一部又は全部を非晶質炭素膜で覆い、該非晶質炭素膜上に電極金属層を備え、前記非晶質炭素膜と前記電極金属層とが上記の接着方法で接着している。
なお本発明において、放熱部材とは、半導体素子に発生する熱を放散及び/または冷却する部材を意味し、具体的には、ヒートシンク、ヒートスプレッダー、放熱部材、冷却板等と呼ばれるような、半導体素子に発生する熱の放散や冷却に関与する放熱部材を意味する。
また、本発明の半導体装置は、放熱部材と半導体素子との間に非晶質炭素膜が設けられているため、放熱部材と半導体素子との間は電気的に絶縁され、この非晶質炭素膜上に電極を介して半導体素子を搭載するものである。
なお本発明において、放熱部材とは、半導体素子に発生する熱を放散及び/または冷却する部材を意味し、具体的には、ヒートシンク、ヒートスプレッダー、放熱部材、冷却板等と呼ばれるような、半導体素子に発生する熱の放散や冷却に関与する放熱部材を意味する。
また、本発明の半導体装置は、放熱部材と半導体素子との間に非晶質炭素膜が設けられているため、放熱部材と半導体素子との間は電気的に絶縁され、この非晶質炭素膜上に電極を介して半導体素子を搭載するものである。
したがって本発明の放熱部材は非晶質炭素膜を備え、該非晶質炭素膜は放熱性と絶縁性とを兼ね備えているので、従来のAlN等のセラミックスからなる放熱部材を用いた部材と比較すると、半導体素子の厚み方向に対して半導体装置の構造をより単純で薄い層構成とすることができる。このために、半導体素子の放熱特性に優れ、低コストでより簡易な構成を有する半導体装置を得ることができる。
さらに、ダイヤモンド基板やダイヤモンド層を設けた基板を利用した放熱部材と比較した場合、非晶質炭素膜の成膜速度はダイヤモンドと比べると速いために生産性が高く、製造コストを低くすることができる。
また、ダイヤモンドはその表面に結晶成長面が現れるためにその表面凸凹が大きく、表面の研磨が必要である上に、充分な平滑性を確保することが非常に困難であり、他の物質との濡れ性が悪い。また多結晶体で粒界を有するために、極めて脆く、個々の結晶に起因した熱膨張係数等の物性や構造の異方性を有する。一方、非晶質炭素膜は、結晶構造を有さないために等方的であり、膜厚が均一で、表面凹凸が無く、他の物質との濡れ性も良好である。
また、ダイヤモンドはその表面に結晶成長面が現れるためにその表面凸凹が大きく、表面の研磨が必要である上に、充分な平滑性を確保することが非常に困難であり、他の物質との濡れ性が悪い。また多結晶体で粒界を有するために、極めて脆く、個々の結晶に起因した熱膨張係数等の物性や構造の異方性を有する。一方、非晶質炭素膜は、結晶構造を有さないために等方的であり、膜厚が均一で、表面凹凸が無く、他の物質との濡れ性も良好である。
このため、非晶質炭素膜は、ダイヤモンドと比較して多結晶性に起因する表面凹凸が無いために、半導体素子の厚み方向に対して電圧を印加した場合において高く均一な耐電圧性を確保したり、非晶質炭素膜に接して設けられる電極層の断線等に対する信頼性を向上したりすることができる。また、熱膨張係数等の物性や構造の異方性が無いために、これらの要因による半導体素子と非晶質炭素膜との間の剥離が起こりにくい。さらに、他の物質との濡れ性が良好であるために、非晶質炭素膜に接して電極等を形成することが容易である。
以下では、本発明の半導体装置の製造方法について、図1を用いて工程毎に詳細に説明し、この半導体装置の製造方法にも適用している本発明の接着方法について、引き続き説明を行う。
1.半導体装置の製造方法
−非晶質炭素膜の形成工程−
図1(A)に示すように、放熱部材10の表面の全部又は一部を非晶質炭素膜12で覆う。放熱部材10は、熱伝導性を有する公知の金属材料からなるものであれば特に限定されない。ここで、「熱伝導性を有する金属基体」とは、熱伝導率が8W/m・K以上の金属基体を意味する。前記金属基体の熱伝導率としては10W/m・K以上であることが好ましく、100W/m・K以上であることが更に好ましい。本発明の構造体をヒートシンク等の放熱部材10として用いた場合には、前記金属基体が放熱部材の役割を担うこととなる。
−非晶質炭素膜の形成工程−
図1(A)に示すように、放熱部材10の表面の全部又は一部を非晶質炭素膜12で覆う。放熱部材10は、熱伝導性を有する公知の金属材料からなるものであれば特に限定されない。ここで、「熱伝導性を有する金属基体」とは、熱伝導率が8W/m・K以上の金属基体を意味する。前記金属基体の熱伝導率としては10W/m・K以上であることが好ましく、100W/m・K以上であることが更に好ましい。本発明の構造体をヒートシンク等の放熱部材10として用いた場合には、前記金属基体が放熱部材の役割を担うこととなる。
半導体素子の熱を効率的に放散させるために金属基体の熱伝導率は高ければ高い程好ましく、このような観点から、金属基体は、少なくともAl、Cu、Mo、W、Si及びFeから選ばれる少なくとも一種の金属を含むことが好ましい。前記金属基体は、これら金属単体からなるものであってもよいが、これらを含む複合材や混合物であってもよく、Al−Si、Al−SiC、Cu−Mo、Cu−W等の合金であってもよい。
本発明における金属基体のサイズは、使用目的に応じて適宜決定されるが、通常、短片(または直径)が、数mmから数cm程度である。
本発明における金属基体のサイズは、使用目的に応じて適宜決定されるが、通常、短片(または直径)が、数mmから数cm程度である。
非晶質炭素膜12としては、ダイヤモンドライクカーボン、アモルファスカーボン、グラファイト、グラッシーカーボンなどを適用することができ、この中でも、ダイヤモンドライクカーボンは、高い熱伝導率を示し、表面が平滑であるために表面の研磨が不要であり、また密着性や薄膜を形成することができるという観点から特に好適である。
また、非晶質炭素膜12は、水素を含むことが好ましい。水素を含んだ非晶質炭素膜12は強度が強く、半導体素子との剥離が起こりにくい。
非晶質炭素膜12に含まれる水素の含有量は特に限定されないが、剥離防止の観点からは20at%以上であることが好ましく、25at%以上であることがより好ましい。水素の含有量は多ければ多いほど非晶質炭素膜12がより柔軟になるために剥離防止の上では好ましいが、水素の含有量が多すぎる場合には、非晶質炭素膜12がポリマー状の構造となり、強度が大幅に低下することにより逆に剥離が起こりやすくなる場合がある。従って、この観点からは水素の含有量は40at%以下であることが好ましく、35at%以下であることがより好ましい。
非晶質炭素膜12に含まれる水素の含有量は特に限定されないが、剥離防止の観点からは20at%以上であることが好ましく、25at%以上であることがより好ましい。水素の含有量は多ければ多いほど非晶質炭素膜12がより柔軟になるために剥離防止の上では好ましいが、水素の含有量が多すぎる場合には、非晶質炭素膜12がポリマー状の構造となり、強度が大幅に低下することにより逆に剥離が起こりやすくなる場合がある。従って、この観点からは水素の含有量は40at%以下であることが好ましく、35at%以下であることがより好ましい。
更に、剥離を防止し、より密着性を向上させるためには、水素に加えて非晶質炭素膜12が珪素も含むことが好ましい。非晶質炭素膜12が水素に加えて珪素を含むことにより、Siを主たる構成成分とする半導体素子と非晶質炭素膜12との熱膨張係数の差を小さくすることができ、半導体素子と非晶質炭素膜12との熱膨張係数差に起因する応力の発生を緩和できる。これにより、非晶質炭素膜12が水素のみを含有する場合と比較して、特に大きな温度変化に曝された場合における剥離の発生をより効果的に防止することができる。加えて、非晶質炭素膜12の残留応力をより小さくすることができるために、珪素を含まない非晶質炭素膜12と比較して、非晶質炭素膜12の膜厚をより厚くすることができ、更に耐電圧性をより向上させることも可能である。
非晶質炭素膜12は、珪素を含有しているものであっても、含有していないものであっても適用できるが、珪素を含有する非晶質炭素膜12の場合には、1at%〜30at%の範囲内であることが好ましく、5at%〜20at%の範囲内であることがより好ましい。珪素の含有量が1at%以上であると、大きな温度変化に曝された場合に半導体素子と非晶質炭素膜12との熱膨張係数差に起因する応力を緩和でき、剥離の発生を防止することができる。また、前記珪素の含有量が30at%以下であると、非晶質炭素膜12の導電性が増大するのを防止でき、半導体素子と金属基体との間の絶縁性を十分に確保できる。
非晶質炭素膜12で放熱部材10の表面の全部又は一部を覆う方法については特に制限されず、スパッタリング法や真空成膜法等の公知の成膜方法を利用することができるが、非晶質炭素膜12はプラズマCVD法により形成されることが好ましい。
プラズマCVD法は、非晶質炭素膜12の成膜速度が速い為に生産性が高く、放熱部材10をより低コストで作製することが可能である。また、成膜には方向性が無く、いずれの方向から成膜しても均一な膜厚で成膜することができるため、金属基体が凹凸を有するなどの複雑な形状であっても、金属基体上のいずれの部位にも容易に均一な膜厚の非晶質炭素膜12を形成することができる。また、非晶質炭素膜12が水素に加えてケイ素を含む場合は、より密着性が高まるために、膜厚をより均一とすることができる。
プラズマCVD法は、非晶質炭素膜12の成膜速度が速い為に生産性が高く、放熱部材10をより低コストで作製することが可能である。また、成膜には方向性が無く、いずれの方向から成膜しても均一な膜厚で成膜することができるため、金属基体が凹凸を有するなどの複雑な形状であっても、金属基体上のいずれの部位にも容易に均一な膜厚の非晶質炭素膜12を形成することができる。また、非晶質炭素膜12が水素に加えてケイ素を含む場合は、より密着性が高まるために、膜厚をより均一とすることができる。
プラズマCVD法により非晶質炭素膜12を形成する際の原料ガスとしては、炭素及び水素を供給する原料ガスとしては、例えばメタン(CH4),エタン(C2H6)等の飽和炭化水素、エチレン(C2H4)やアセチレン(C2H2)等の不飽和炭化水素、ベンゼン(C6H6)等の芳香族炭化水素が利用可能であり、これらのガスを水素ガスと混合して用いてもよい。また、炭素や水素と共にケイ素を供給する原料ガスとしては、テトラメチルシラン、シラン、塩化ケイ素等のケイ素化合物が利用可能であり、希釈ガスとしては、窒素(N2)等の不活性ガスのほか、アルゴン(Ar)等の希ガスが利用可能である。
形成した非晶質炭素膜12の表面には、大気中の粉塵等が付着することがあるので、非晶質炭素膜12の表面をアセトンやアルコールで洗浄した後、水洗することが好ましい。
形成した非晶質炭素膜12の表面には、大気中の粉塵等が付着することがあるので、非晶質炭素膜12の表面をアセトンやアルコールで洗浄した後、水洗することが好ましい。
非晶質炭素膜12の膜厚は、放熱性を確保し、半導体素子と放熱部材10の金属基体との絶縁性を十分に確保する観点から、少なくとも0.1μm以上であることが好ましく、0.5μm以上であることがより好ましい。また、非晶質炭素膜12の膜厚の上限は特に限定されないが、半導体素子に発生した熱を金属基体へと効率的に放散させるためには数十μm以下であることが好ましい。
さらに、非晶質炭素膜12は単層構造からなるものであってもよいが、放熱性、絶縁性、及び半導体素子や放熱部材に対する密着性等、非晶質炭素膜12に求められる種々の特性を高いレベルで達成するために、膜厚方向に対して水素や珪素の含有量が異なる2層以上の多層構造や傾斜構造からなるものであってもよい。
表面に非晶質炭素膜12が設けられた放熱部材10に要求される絶縁耐圧は、搭載する半導体素子の種類や定格に応じて異なるが、例えば、MOS型トランジスタに対しては約100V以上であることが好ましく、IGBT素子に対しては約300V以上であることが好ましい。1000V以上であれば、いずれの半導体素子を用いても十分に対応可能である。
以上に説明したような本発明に用いられる非晶質炭素膜12は、電気絶縁性に優れるため、放熱部材10表面の所望の領域に欠陥無く形成された場合には、このような要求を満たすに十分な絶縁耐圧を得ることができる。
以上に説明したような本発明に用いられる非晶質炭素膜12は、電気絶縁性に優れるため、放熱部材10表面の所望の領域に欠陥無く形成された場合には、このような要求を満たすに十分な絶縁耐圧を得ることができる。
−第一の金属層の形成工程−
図1(B)に示すように、非晶質炭素膜12の表面に第一の金属層13を形成する。第一の金属層13は金属ナノ粒子14の前駆体となる。第一の金属層13の形成方法は特に限定されず、電子ビーム蒸着(以下「EB蒸着」と称する場合がある。)、スパッタなどの方法を適用することができ、この中でも、nmオーダーの薄膜を形成する観点からEB蒸着であることが好ましい。
図1(B)に示すように、非晶質炭素膜12の表面に第一の金属層13を形成する。第一の金属層13は金属ナノ粒子14の前駆体となる。第一の金属層13の形成方法は特に限定されず、電子ビーム蒸着(以下「EB蒸着」と称する場合がある。)、スパッタなどの方法を適用することができ、この中でも、nmオーダーの薄膜を形成する観点からEB蒸着であることが好ましい。
第一の金属層13をEB蒸着によって形成するときの蒸着条件は特に制限されないが、具体的には、以下のようにして蒸着することができる。
まず、蒸着する部分が開口しているメタルマスクを非晶質炭素膜12の表面に設置する。次いで、EB蒸着装置のチャンバー内を真空状態となるように排気する。真空条件としては、2×10−6torr(約266.6×10−6Pa)以上とすることが好ましい。その後、放熱部材10とハース(坩堝)との間に電圧を印加し、電流を流す。電圧と電流と、電流を流す時間とを調整することで、所望の厚さの第一の金属層13を形成することができる。
まず、蒸着する部分が開口しているメタルマスクを非晶質炭素膜12の表面に設置する。次いで、EB蒸着装置のチャンバー内を真空状態となるように排気する。真空条件としては、2×10−6torr(約266.6×10−6Pa)以上とすることが好ましい。その後、放熱部材10とハース(坩堝)との間に電圧を印加し、電流を流す。電圧と電流と、電流を流す時間とを調整することで、所望の厚さの第一の金属層13を形成することができる。
第一の金属層13の厚さは、1nm〜100nmであることが好ましく、2nm〜20nmであることがより好ましい。1nmよりも薄いと、ナノ粒子の密度が疎となる場合があり、100nmよりも厚いと、第一の金属層13がナノ粒子化し難くなる。
第一の金属層13を形成する金属(以下、第一の金属と称する場合がある。)としては、次工程において熱処理によってナノ粒子化できるものであれば特に制限されない。非晶質炭素膜12に対する第一の金属の表面張力が高い金属の場合には、熱処理によって第一の金属が溶融したときに、非晶質炭素膜12の表面で濡れ広がってしまい、ナノ粒子化しなくなる。
したがって、本発明において第一の金属としては、遷移金属元素を適用することができ、好ましくはFe、Ni又はCoである。Fe、Ni又はCoの場合には、低温でもナノ粒子化することができるので、熱処理時のエネルギーを削減することができ、作業効率も向上する。また、第一の金属層13を形成する金属がFe、Ni又はCoの場合には、無電解メッキで第2の金属層を形成する際に、メッキの核として機能することができる。したがって、無電解メッキ用の核を形成するという無電解メッキ用の前処理工程を省略することができ、製造コストを低減することができる。
したがって、本発明において第一の金属としては、遷移金属元素を適用することができ、好ましくはFe、Ni又はCoである。Fe、Ni又はCoの場合には、低温でもナノ粒子化することができるので、熱処理時のエネルギーを削減することができ、作業効率も向上する。また、第一の金属層13を形成する金属がFe、Ni又はCoの場合には、無電解メッキで第2の金属層を形成する際に、メッキの核として機能することができる。したがって、無電解メッキ用の核を形成するという無電解メッキ用の前処理工程を省略することができ、製造コストを低減することができる。
−ナノ粒子化工程−
図1(C)に示すように、上記工程によって形成した第一の金属層13を熱処理によってナノ粒子化する。上記第一の金属は非晶質炭素膜12に対する表面張力が低いので、熱処理すると凝集し金属ナノ粒子14を形成する。金属ナノ粒子14の形状は、略球状、円盤状、紡錘状である。
図1(C)に示すように、上記工程によって形成した第一の金属層13を熱処理によってナノ粒子化する。上記第一の金属は非晶質炭素膜12に対する表面張力が低いので、熱処理すると凝集し金属ナノ粒子14を形成する。金属ナノ粒子14の形状は、略球状、円盤状、紡錘状である。
金属ナノ粒子14の大きさは、熱処理の条件や第一の金属の種類によって異なるが、直径数nm〜数十nmである。次工程において、この金属ナノ粒子14をマスクとして非晶質炭素膜12をエッチングし、非晶質炭素膜12の表面に凹凸を形成するので、金属ナノ粒子14の大きさはエッチングマスクとして機能する程度の大きさであることが好ましく、また、非晶質炭素膜12表面の凹凸を支えに下記第二の金属層16を密着させるので、密着性が向上するような表面粗さとなる金属ナノ粒子14の大きさと間隔であることが好ましい。
このような観点から、金属ナノ粒子14の大きさとしては、1nm〜500nmであることが好ましく、2nm〜50nmであることがより好ましい。また、金属ナノ粒子14の間隔は、1nm〜1000nmであることが好ましく、2nm〜500nmであることがより好ましい。
このような観点から、金属ナノ粒子14の大きさとしては、1nm〜500nmであることが好ましく、2nm〜50nmであることがより好ましい。また、金属ナノ粒子14の間隔は、1nm〜1000nmであることが好ましく、2nm〜500nmであることがより好ましい。
金属ナノ粒子14の直径の制御は、熱処理の時間と温度によって行い、熱処理の時間が長くなるとともに大きくなるが、粒子と粒子の間隔も広くなる。熱処理温度が高温なほど金属が凝集し易いので、金属ナノ粒子14を速く形成することができるが、高温とすると非晶質炭素膜12が劣化するため、好ましくは700℃以下であり、より好ましくは500℃以下である。また、金属ナノ粒子14の形成速度等の観点から、熱処理温度は200℃以上であることが好ましい。
熱処理を行う際には、得られる金属ナノ粒子14の表面が酸化しないよう、真空中、還元ガス雰囲気下又は不活性ガス雰囲気下で行うことが好ましい。還元ガスとしては、水素と窒素との混合ガスなどを用いることができる。
熱処理装置としては特に制限されず、電熱ヒータなどを用いることができる。
−エッチング工程−
図1(D)に示すように、上記金属ナノ粒子14をマスクとして、非晶質炭素膜12の表面を局部的にエッチングし、非晶質炭素膜12の表面に凹凸を形成する。非晶質炭素膜12の表面をエッチングできる方法であれば、特に制限されないが、気相エッチングであることが異方性のエッチングが容易であり、マスク下におけるアンダーエッチング防止の観点から好ましい。気相エッチングとしては、酸素プラズマ、アルゴンなどのイオンを用いたスパッタ、レジスト剥離装置(アッシャー)を用いたアッシング、反応性イオンエッチング、およびミーリングなどを適用することができるが、非晶質炭素膜中の炭素や水素を酸化して、ガスとして排出する観点から酸素プラズマであることが好ましい。
酸素プラズマ装置としては、例えば周波数が13.56MHz(短波)〜2.45GHz(マイクロ波)程度のRF電源を用いたアッシャーなどを適用することができる。
図1(D)に示すように、上記金属ナノ粒子14をマスクとして、非晶質炭素膜12の表面を局部的にエッチングし、非晶質炭素膜12の表面に凹凸を形成する。非晶質炭素膜12の表面をエッチングできる方法であれば、特に制限されないが、気相エッチングであることが異方性のエッチングが容易であり、マスク下におけるアンダーエッチング防止の観点から好ましい。気相エッチングとしては、酸素プラズマ、アルゴンなどのイオンを用いたスパッタ、レジスト剥離装置(アッシャー)を用いたアッシング、反応性イオンエッチング、およびミーリングなどを適用することができるが、非晶質炭素膜中の炭素や水素を酸化して、ガスとして排出する観点から酸素プラズマであることが好ましい。
酸素プラズマ装置としては、例えば周波数が13.56MHz(短波)〜2.45GHz(マイクロ波)程度のRF電源を用いたアッシャーなどを適用することができる。
エッチングの深さは、1nm以上が好ましく、5nm以上がより好ましい。1nmよりも浅いと、表面粗さによる下記第二の金属層16の密着性を向上させる効果(アンカー効果)が得られ難い。エッチング深さの上限は特に無いが、非晶質炭素膜表面の粗さへの影響の観点から、500nm程度以下であることが好ましい。
エッチングにおいて、金属ナノ粒子14に酸化皮膜が形成されると、次工程において第二の金属層16を形成するときに、メッキが進行し難い場合があるので、エッチング工程の後、第二の金属層16形成工程の前に、還元ガス雰囲気下で加熱する工程を備えて、金属ナノ粒子14の酸化膜を金属へ還元してもよい。
−第二の金属層形成工程−
図1(E)に示すように、前記エッチングを施した非晶質炭素膜12の表面に、第二の金属層16を形成する。この第二の金属層16は半導体装置において電極としての役割を担う。本発明の製造方法では、非晶質炭素膜12の表面には粗面化され凹凸が形成されているので、この凹凸を支えにしてアンカー効果により非晶質炭素膜12と金属層との密着性が向上している。
図1(E)に示すように、前記エッチングを施した非晶質炭素膜12の表面に、第二の金属層16を形成する。この第二の金属層16は半導体装置において電極としての役割を担う。本発明の製造方法では、非晶質炭素膜12の表面には粗面化され凹凸が形成されているので、この凹凸を支えにしてアンカー効果により非晶質炭素膜12と金属層との密着性が向上している。
第二の金属層16の形成方法は特に制限されず、メッキ、蒸着、スパッタなどを適用できるが、非晶質炭素膜12の表面に存在する金属ナノ粒子14を核として、無電解メッキによって形成することが、メッキの成長を制御し易く、所望の形状の電極金属層を形成できる観点から好ましい。
無電解メッキの場合、電解メッキと異なり特定の電極を必要としないので、本発明に係る金属ナノ粒子14を核としてメッキを行うことができる。金属ナノ粒子14を核として無電解メッキを行うと、メッキ溶液への浸漬時間による膜厚制御が可能となるため、無電解メッキの成長を制御し易く、メッキにより形成される第二の金属層16の形状等を所望の形状等にすることができる。
また、本発明の方法では、非晶質炭素膜12の表面には金属ナノ粒子14が存在しているため、無電解メッキ用にメッキの核となる金属を非晶質炭素膜12上に形成するという前処理工程を省略することができ、製造コストを低減することができる。
無電解メッキの場合、電解メッキと異なり特定の電極を必要としないので、本発明に係る金属ナノ粒子14を核としてメッキを行うことができる。金属ナノ粒子14を核として無電解メッキを行うと、メッキ溶液への浸漬時間による膜厚制御が可能となるため、無電解メッキの成長を制御し易く、メッキにより形成される第二の金属層16の形状等を所望の形状等にすることができる。
また、本発明の方法では、非晶質炭素膜12の表面には金属ナノ粒子14が存在しているため、無電解メッキ用にメッキの核となる金属を非晶質炭素膜12上に形成するという前処理工程を省略することができ、製造コストを低減することができる。
第二の金属層16は、半導体装置では電極として用いられるため、Cr,Ni,Cu,W,Mo,Tiなどの金属を適用することができるが、Ni、Ni−W又はCuで形成されていると、非晶質炭素膜12との接着性が向上する。また、これらの金属はハンダ成分のPb,Snに対してのバリア性にも優れる。
第二の金属層16としてNi層をメッキにより形成する場合、例えば、塩化ニッケル及び硫化ニッケルを主成分とし、次亜燐酸ナトリウム、ジメチルアミンボラン、水素化硼素化ナトリウム、又はヒドラジンを還元剤とするメッキ浴に浸漬して、Niを析出させることでNi層を形成することができる。
第二の金属層16のメッキ時の成膜温度(槽温度)は、メッキの金属種および添加剤によって異なるが析出速度や析出金属の形状を考慮して、一般的にニッケル(Ni)の場合は比較的高温(90℃前後)で行われ、銅(Cu)の場合には室温付近でおこなわれる場合が多い。
第二の金属層16は、1層からなる場合であっても、多層からなる場合であってもよい。例えば、第二の金属層16が多層構造を有する場合、第一層は、上記金属ナノ粒子14を核として無電解メッキにより形成した金属層であることが好ましい。第二層以降については、構成する金属については特に制限されないが、3層構造の場合には、第二層は前記第一層と後述の第三層との接合性に優れた金属で形成された金属層であることが好ましく、第三層は半導体装置として用いた場合に半導体素子と接合される層であるので、導電性を有し且つハンダとの密着性が高い金属で形成された金属層であることが好ましい。
第二層以降の層の形成方法については特に限定されず、メッキ、蒸着、スパッタ等、公知の金属膜の形成方法を適宜適用することができる。
第二層以降の層の形成方法については特に限定されず、メッキ、蒸着、スパッタ等、公知の金属膜の形成方法を適宜適用することができる。
第二の金属層16は、半導体装置として用いる場合には、電極としての機能を有する。つまり、電流を横方向(多層金属対の厚み方向と直交する方向)に流す役割を担う。このため、前記第三層の電気抵抗率は高い方が好ましく、該電気抵抗率としては、例えば、10m・Ωm以下が好ましく、1m・Ωm以下が更に好ましい。
第二の金属層16の膜厚は、第二の金属層16を金属電極として用いることと、第二の金属層16と半導体素子とをハンダ付けするときに溶食によって第二の金属層16が薄くなることを考慮して、単層であっても多層からなる場合であっても、第二の金属層16の全体の膜厚が1μm以上であることが好ましく、3μm以上であることがより好ましい。第二の金属層16の膜厚の上限は特に無いが、生産性(析出時間)の観点から、50μm以下であることが好ましい。
第二の金属層16の表面の酸化を防ぐために、或いは半導体素子を接着するときのぬれ性(密着性)を確保するために、第二の金属層16の表面にAu、Pd又はAgのメッキを施すことが好ましく、耐酸化性の観点からAuを施すことがより好ましい。この金属膜は、メッキやスパッタ、蒸着によって形成することができる。
Au膜をメッキによって形成する場合、例えば、シアン化金カリウムを主成分とするシアン化金錯体を置換金メッキ浴や、亜硫酸金、塩化金若しくはチオ硫酸金を主成分とする非シアン置換金メッキ浴に浸漬することで、Au膜を形成することができる。
このようなAu等の金属膜は、第二の金属層16と半導体素子とをハンダ付けする際にハンダ浴に溶け込み、最終的な半導体装置には残存しないよう薄く形成することが好ましい。この金属膜の厚さは、0.005μm〜0.3μmであることが好ましく、より好ましくは、0.01μm〜0.1μmである。
−ハンダ接合工程−
第二の金属層16と半導体素子とを接合する(図1には図示せず)。接合の方法は特に制限されないが、ハンダ、銀ロウなど公知の接合方法を適宜適用することができる。
半導体素子としては、IGBT等のバイポーラ型トランジスタやダイオード、パワーMOS等のパワーデバイス、大規模集積回路等の半導体チップなどを適用することができる。このような半導体素子は、スイッチングによる発熱量が多いので、冷熱サイクルの温度幅が大きくなり、接着部分が剥離し易いが、本発明の方法によれば、放熱部材10の表面に非晶質炭素膜12が設けられているため放熱性が高く、半導体素子が高温になるのを防ぐことができ、また非晶質炭素膜12と電極金属層との密着性が高いので、過酷な冷熱サイクル条件であっても非晶質炭素膜12と電極金属層とが剥離し難い。
第二の金属層16と半導体素子とを接合する(図1には図示せず)。接合の方法は特に制限されないが、ハンダ、銀ロウなど公知の接合方法を適宜適用することができる。
半導体素子としては、IGBT等のバイポーラ型トランジスタやダイオード、パワーMOS等のパワーデバイス、大規模集積回路等の半導体チップなどを適用することができる。このような半導体素子は、スイッチングによる発熱量が多いので、冷熱サイクルの温度幅が大きくなり、接着部分が剥離し易いが、本発明の方法によれば、放熱部材10の表面に非晶質炭素膜12が設けられているため放熱性が高く、半導体素子が高温になるのを防ぐことができ、また非晶質炭素膜12と電極金属層との密着性が高いので、過酷な冷熱サイクル条件であっても非晶質炭素膜12と電極金属層とが剥離し難い。
2.接着方法
本発明の非晶質炭素膜12と金属層との接着方法では、非晶質炭素膜12の表面に、第一の金属層13を形成する工程と、熱処理によって前記第一の金属層13をナノ粒子化する工程と、形成した金属ナノ粒子14をマスクとして、前記非晶質炭素膜12の表面を局部的にエッチングする工程と、前記エッチングを施した非晶質炭素膜12の表面に、第二の金属層16を形成する工程と、を有する。
本発明の接着方法では、非晶質炭素膜12及び第一の金属層13の金属としては、上記半導体装置の製造方法で説明したものを適用することができる。また、ナノ粒子化のための熱処理の条件や非晶質炭素膜のエッチングの条件、第二の金属層16の形成方法についても上記半導体装置の方法で説明した条件や方法を適用することができる。
本発明の非晶質炭素膜12と金属層との接着方法では、非晶質炭素膜12の表面に、第一の金属層13を形成する工程と、熱処理によって前記第一の金属層13をナノ粒子化する工程と、形成した金属ナノ粒子14をマスクとして、前記非晶質炭素膜12の表面を局部的にエッチングする工程と、前記エッチングを施した非晶質炭素膜12の表面に、第二の金属層16を形成する工程と、を有する。
本発明の接着方法では、非晶質炭素膜12及び第一の金属層13の金属としては、上記半導体装置の製造方法で説明したものを適用することができる。また、ナノ粒子化のための熱処理の条件や非晶質炭素膜のエッチングの条件、第二の金属層16の形成方法についても上記半導体装置の方法で説明した条件や方法を適用することができる。
第二の金属層16については、半導体装置の製造方法では、電極として用いるのに好適な金属を挙げたが、本発明の接着方法ではこのような金属に制限されず、非晶質炭素膜12上に設けることができる。具体的には、Cr,Ni,Cu,W,Mo,Tiなどを挙げることができる。また金属ナノ粒子14を核として無電解メッキによって第二の金属層16を形成するのであれば、第二の金属層16としては、無電解メッキによってメッキできる金属であれば制限されず適用することができ、Ni,Ni−W,Cu,Fe,Ni−Crなどの金属を挙げることができる。
このように、本発明の接着方法では、非晶質炭素膜12に様々な金属層(本発明では第二の金属層)を密着性よく接着することができる。
次に、本発明の半導体装置について説明する。
このように、本発明の接着方法では、非晶質炭素膜12に様々な金属層(本発明では第二の金属層)を密着性よく接着することができる。
次に、本発明の半導体装置について説明する。
3.半導体装置
本発明の半導体装置は、半導体素子と放熱部材とを備え、放熱部材の表面の一部又は全部が非晶質炭素膜で覆われ、該非晶質炭素膜上に電極金属層を備え、前記非晶質炭素膜と前記電極金属層とを上述の方法で接着し、電極金属層と半導体素子とが接合されている。
したがって、前記非晶質炭素膜の表面は、凹凸を有しており、この表面の算術表面粗さ(Ra)は0.001μm〜10μmであることが好ましく、0.01μm〜1μmであることがより好ましい。0.001μmよりも小さい場合にはアンカー効果を得にくく、非晶質炭素膜と電極金属層との密着性が低くなることがあり、10μmよりも大きい場合には、エッチング後における絶縁耐圧を確保するために、非晶質炭素膜の膜厚を予め厚く成膜する必要を生じる場合がある。
本発明の半導体装置は、半導体素子と放熱部材とを備え、放熱部材の表面の一部又は全部が非晶質炭素膜で覆われ、該非晶質炭素膜上に電極金属層を備え、前記非晶質炭素膜と前記電極金属層とを上述の方法で接着し、電極金属層と半導体素子とが接合されている。
したがって、前記非晶質炭素膜の表面は、凹凸を有しており、この表面の算術表面粗さ(Ra)は0.001μm〜10μmであることが好ましく、0.01μm〜1μmであることがより好ましい。0.001μmよりも小さい場合にはアンカー効果を得にくく、非晶質炭素膜と電極金属層との密着性が低くなることがあり、10μmよりも大きい場合には、エッチング後における絶縁耐圧を確保するために、非晶質炭素膜の膜厚を予め厚く成膜する必要を生じる場合がある。
算術平均粗さ(Ra)とは、粗さ曲線からその平均線方向に基準長さLだけ抜き取り、この抜き取り部分の平均線方向にX軸、縦倍率の方向にY軸をとり粗さ曲線をy=f(x)で表したときに、下記式(1)で求められる値をマイクロメートル(μm)で表したものを意味し、例えば、公知の触針式表面粗さ測定機を使用して測定することができる。
本発明における算術平均粗さ(Ra)は、測定条件としては、JIS B0601−1994に準拠し、評価長さLn=4mm、基準長さL=0.8mm、カットオフ値=0.8mmで測定したものとする。
本発明における算術平均粗さ(Ra)は、測定条件としては、JIS B0601−1994に準拠し、評価長さLn=4mm、基準長さL=0.8mm、カットオフ値=0.8mmで測定したものとする。
また、本発明の半導体装置は、上述の製造方法によって得られるので、前記非晶質炭素膜と前記電極金属層との間には金属ナノ粒子を有する場合がある。金属ナノ粒子と第二の金属層(電極金属層)の金属とが同じ材質の場合においても、元素分析により判別が可能なときがある。例えば、金属ナノ粒子が純Niで金属層がメッキによるNi(Ni−P)の場合、Ni−PがP元素を数%含有しているため、断面をオージェ又はEDX等により分析することにより両者を判別することができる。
本発明の半導体装置は、半導体素子と、上述のような表面に非晶質炭素膜が形成された放熱部材とを備え、非晶質炭素膜と電極金属層とが上述の方法によって接合されてなるものであれば特に限定されず、他の構成を有していてもよい。また、放熱部材に搭載される半導体素子は、1個であってもよいが、2個以上であってもよい。
なお、半導体素子から非晶質炭素膜を介して放熱部材へと伝導された熱は、自然に放散させてもよく、空冷や水冷等の公知の冷却方法を利用して強制的に冷却してもよい。後者の場合には、放熱部材そのものが、このような冷却機能を兼ねたものであってもよいが、放熱部材の半導体素子が設けられていない部分に放熱部材を冷却するための冷却部材を接して設けてもよい。
以下に図面を参照しつつ本発明の半導体装置について具体的に説明するが、本発明の半導体装置は以下の構成のみに限定されるものではない。
図2は本発明の半導体装置の主要部の構成の一例について示す模式断面図である。図2において、半導体装置100は、放熱部材10と、非晶質炭素膜12と、金属ナノ粒子14と、積層電極(電極金属層)16と、半導体素子26と、から構成されている。尚、本発明は図2に示す半導体装置に限定されるものではない。
図2は本発明の半導体装置の主要部の構成の一例について示す模式断面図である。図2において、半導体装置100は、放熱部材10と、非晶質炭素膜12と、金属ナノ粒子14と、積層電極(電極金属層)16と、半導体素子26と、から構成されている。尚、本発明は図2に示す半導体装置に限定されるものではない。
図2からわかるように、半導体装置100は、放熱部材10上に非晶質炭素膜12が設けられており、更に、非晶質炭素膜12と電極金属層16との界面には凹凸が存在し、更に金属ナノ粒子14が存在する場合がある。また、電極金属層(第二の金属層)16の上側((以下、図2及びこれ以降において説明する半導体装置の説明に際して、「上」「上側」「上面」とは、放熱部材10に対して半導体素子が設けられた側の面・方向を意味し、「下」「下側」「下面」とは、放熱部材10に対して半導体素子が設けられた側と反対側の面・方向を意味するものとする)には、ハンダ層24を介して半導体素子26が接合されている。
図2における半導体装置100では、電極金属層16と半導体素子26とはハンダ層24により接合されている。また、半導体素子26としては、IGBT素子が設けられている。また、半導体装置100は、放熱部材10の下面に接するように、半導体素子26で発生し、放熱部材10に伝導された熱を強制的に冷却するための、空冷や液冷式の冷却部材等を接着して設けてもよい。このような冷却部材を設けることにより、半導体素子26に発生する熱をより効果的に放散することが可能となる。尚、この際の接着に用いる接着材料としては、例えばグリースや蝋などを用いることができるが、より熱抵抗の低い蝋を用いることが好ましい。
図2に示す本発明の半導体装置100は、層構成が簡易であり、また、半導体装置の作製に際して必要なハンダ付けの回数も、従来では2回必要であったのに対して、半導体装置100では1回で済み、作製工程がより簡易である。
また、従来の半導体装置では、絶縁体の厚みが数百μm程度であるのに対して、非晶質炭素膜12の厚みは既述したように0.1μm〜数十μm程度の厚みで構成することができる。従って、半導体素子26と放熱部材10との間隔をより小さくできるために、半導体素子26で発生した熱が放熱部材10へと伝達しやすく、放熱効率を高くすることができる。
従来の半導体装置と本発明の半導体装置100とを比較すると、半導体素子に通電した際の発熱量がそれぞれ同じであっても、本発明の半導体装置100に設けられた半導体素子26は従来の半導体素子よりも発熱温度をより低く抑えることができるため、短絡耐量やアバランシェ耐量等の過度な温度上昇による半導体素子の破壊がより起こりにくくなる。
また、半導体素子26に対して許容される最高発熱温度が同じであっても、本発明の半導体装置100に設けられた半導体素子26には、従来の半導体装置に設けられた半導体素子よりもより多くの電流を流すことが可能である。このため、半導体素子として同等のものを用いても本発明の半導体装置100の方が従来の半導体装置よりもより大きな電流を制御することができる。従って、本発明の半導体装置を複数の半導体素子を用いて構成する場合、使用する半導体素子の数を削減できることから、コストを低減することが可能である。また、従来の半導体装置のように窒化アルミニウムや等の高価なセラミックス製の絶縁板を不要とすることから、コストの大幅な低減が可能である。
更に、本発明の方法で製造された本発明の半導体装置100は、非晶質炭素膜と電極金属層16との密着性が高く、半導体素子26のスイッチングによって生じる温度変化に対する耐性が高められており、高い信頼性を有するモジュールを形成することができる。
次に、図2に示す半導体装置の構成をベースとした半導体装置のより詳細な構成例について説明する。図3は、本発明の半導体装置の他の一例について示した模式断面図であり、具体的には、図2に示す半導体装置の主要部の構成に加えて、主要部を囲む部分や配線等のようなその他の構成についても示したものである。
図3中、半導体装置200は、引出電極41及び42、バスバー50、51及び52、配線60、61及び62、樹脂ブロック70及び71、封止用ゲル80、を備え、その他の符号で表される部材は、図2に示すものと同等の機能・構成を有するものである。なお、図3において、非晶質炭素膜12と電極金属層16との間に存在する金属ナノ粒子14、及び、電極金属層(第二の金属層)16と半導体素子26との間に設けられるハンダ層24については記載を省略してある。
半導体装置200において、放熱部材10の片面には、放熱部材10の片面全面を覆うように非晶質炭素膜12が設けられ、非晶質炭素膜12上に設けられた電極金属層16を介して半導体素子26が搭載されている。なお、図3に示す半導体装置200において、非晶質炭素膜12は、放熱部材10の片面全面を覆うように設けられているが、必ずしも放熱部材10の片面全面を覆うように設ける必要はなく、少なくとも半導体素子26と放熱部材10とが絶縁されるように設けられていればよい。
また、半導体素子26の電極金属層16が設けられた側と反対側の面には引出電極41及び42が設けられている。また、放熱部材10の両側には、放熱部材10が「凹」の字の底辺を成し、「凹」の字の両側の縦線を成すように樹脂ブロック70及び71が設けられている。
また、半導体素子26の電極金属層16が設けられた側と反対側の面には引出電極41及び42が設けられている。また、放熱部材10の両側には、放熱部材10が「凹」の字の底辺を成し、「凹」の字の両側の縦線を成すように樹脂ブロック70及び71が設けられている。
樹脂ブロック70の中央部近傍には、樹脂ブロック70を横方向に貫くようにバスバー(エミッタ用)51が設けられており、バスバー51は配線61を介して、半導体素子26のエミッタ電極に相当する引出電極41と接続されている。また、樹脂ブロック71の中央部近傍には、樹脂ブロック71を横方向に貫くようにバスバー(コレクター用)50が設けられており、バスバー50の更に上側に樹脂ブロック71を横方向に貫くようにバスバー(ゲート用)52が設けられている。バスバー50は、半導体素子26のコレクター電極に相当する電極金属層16と配線60を介して接続されており、バスバー52は、半導体素子26のゲート電極に相当する引出電極42と配線62を介して接続されている(なお、横方向とは、金属基体の幅方向を意味し、これ以降において説明する半導体装置の説明に際しても同様とする)。
また、放熱部材10、樹脂ブロック70、樹脂ブロック71で囲まれた空間には、この領域と接している非晶質炭素膜12、半導体素子26、電極金属層16、引出電極41及び42、バスバー50,51及び52、配線60,61及び62、樹脂ブロック70及び71の部分を外気と遮断するように、封止用ゲル80が充填してある。
なお、図3に示す半導体装置200のような構成において、半導体装置200が主に放熱部材10と非晶質炭素膜12と電極金属層16とからなる1つの放熱部材10上に複数の半導体素子(例えば、6個のIGBT素子)や、ダイオード等が搭載されているような場合には、半導体装置200の回路構成は例えば図4のように示すことができる。
図4は、図3に示す半導体装置の回路図の一例について示す模式図であり、図4中、Bは電源、D1〜D6はダイオード、S1〜S6はIGBT素子(図3中の半導体素子26に相当する)、G1〜G6はゲート電極端子、M1〜M3はモータ用端子(三相インバーターを構成)を表す。なお、G1〜G6及びM1〜M3は不図示の配線により半導体装置外部に設けられた図示を省略する回路・モータ等と接続されている。
図4は、図3に示す半導体装置の回路図の一例について示す模式図であり、図4中、Bは電源、D1〜D6はダイオード、S1〜S6はIGBT素子(図3中の半導体素子26に相当する)、G1〜G6はゲート電極端子、M1〜M3はモータ用端子(三相インバーターを構成)を表す。なお、G1〜G6及びM1〜M3は不図示の配線により半導体装置外部に設けられた図示を省略する回路・モータ等と接続されている。
以上のように本発明の製造方法を用いることで、信頼性の高い半導体装置を作製することができる。
以下に実施例を挙げて本発明をさらに具体的に説明する。以下の実施例に示す材料、試薬、物質量とその割合、操作等は本発明の主旨から逸脱しない限り適宜変更することができる。従って本発明の範囲は以下の具体例に制限されるものではない。
[実施例1]
実施例1では、放熱部材(CuMo合金)上に直流プラズマCVD法によりダイヤモンドライクカーボン(DLC)膜を形成し、この上にNiの金属ナノ粒子を形成し、更に電極金属層としてNiを用いた半導体装置の例について説明する。
実施例1では、放熱部材(CuMo合金)上に直流プラズマCVD法によりダイヤモンドライクカーボン(DLC)膜を形成し、この上にNiの金属ナノ粒子を形成し、更に電極金属層としてNiを用いた半導体装置の例について説明する。
<半導体装置の作製>
Cuが35at%及びMoが65at%からなるクラッド金属板を縦約22mm横約39mm厚さ3mmの板材に加工し、ヒートシンク用の放熱板を作製した。次に、得られた放熱板をDLC成膜用の真空チャンバー内の台に設置し、原料ガスとしてメタンガスとテトラメチルシランガスとを、また、希釈ガスとしてアルゴンと水素ガスとを導入した。次いで、台と対極との間に直流電圧を引加して、Siを含有したダイヤモンドライクカーボンを放熱板の上面に厚さ約3μmで成膜し、DLC膜を形成した。成膜時間は約30分であった。
Cuが35at%及びMoが65at%からなるクラッド金属板を縦約22mm横約39mm厚さ3mmの板材に加工し、ヒートシンク用の放熱板を作製した。次に、得られた放熱板をDLC成膜用の真空チャンバー内の台に設置し、原料ガスとしてメタンガスとテトラメチルシランガスとを、また、希釈ガスとしてアルゴンと水素ガスとを導入した。次いで、台と対極との間に直流電圧を引加して、Siを含有したダイヤモンドライクカーボンを放熱板の上面に厚さ約3μmで成膜し、DLC膜を形成した。成膜時間は約30分であった。
成膜されたDLC膜に含まれる水素の含有量を、ERD法(弾性反跳粒子法)により測定したところ30at%であり、ケイ素の含有量をEPMA(Electron Probe Micro Analyzer)により測定したところ16at%であった。また、DLC膜の結晶性についてX線回折によりCu管球を用いて加速電圧40KV、電流300mA、回折角測定領域10°〜80°として評価したところ、放熱板成分、及び、放熱板上に設けられた電極電極層を形成する金属に起因する回折線以外にはシャープな回折線は確認されず、DLC膜は非晶質であることが確認された。
従来技術として、本発明における非晶質炭素膜の代わりにダイヤモンドを用いる技術があるが、この場合ダイヤモンドを成膜するのに数時間を要することと比較すると、本発明は、格段に短時間で絶縁膜を形成でき、成膜に要する製造コストも大幅に削減できた。
その後、DLC膜の表面に第一の金属層としてニッケル(Ni)を電子ビーム蒸着(以下、「EB蒸着」という場合がある。)によって約5nmの厚さでメタライズした。具体的には、まず、開口部のサイズが縦約35mm×横約18mmであり、厚さが約0.lmmのSUS製のメタルマスクをDLC膜の表面に治具により密着させ、EB蒸着装置内のブラネタリー式基体ホルダーに設置した。次いで、EB蒸着装置のチャンバー内を2×10-6torr(約266.6×10-6Pa)以上の真空状態となるように排気した後、放熱板と純度99.9%のNi粒を入れたハース(坩堝)との間に8kVの電圧を印加し、0.25Aの電流を8分間流し、EB蒸着によってNiからなる約5nmの電極金属層を形成した。
第一の金属層を形成した放熱板をEB蒸着チャンバーから取り出し、管状炉の石英チューブ内に設置し、チューブに水素を添加した窒素ガスを流しながら、電熱ヒータにより500℃で熱処理した。EB蒸着によって製膜されたNi膜は、ほぼ球状に凝集し、直径約数nmから数十nmの金属(Ni)ナノ粒子となっていることをSEM(Scanning Electron Microscope)によって確認した。また、金属(Ni)ナノ粒子の間隔が約200nmであることも同様に確認された。
DLC膜上に金属(Ni)ナノ粒子が形成された試料に対し、酸素プラズマ発生装置(13.56MHzのRF電源を用いたアッシャー)を用いて、金属(Ni)ナノ粒子と金属(Ni)ナノ粒子の間の間隙に存在するDLC膜の表面をエッチングした。FIB(Focused Ion Beam)による断面加工の後、SEMを用いた観察によって確認したところ、エッチングの深さは、50nm〜100nm程度であった。
エッチング後の試料を、塩化ニッケル及び硫酸ニッケルを主成分とし、次亜リン酸を還元剤とするメッキ浴に浸漬し、無電解メッキによりニッケルを析出させ、厚さ5μmのニッケル層(第二の金属層)を形成した。
更に、シアン化金カリウムを主成分とするシアン化金錯体のメッキ浴に浸漬し、ニッケル層の表面に膜厚0.1μmの金薄膜を成膜した。
更に、シアン化金カリウムを主成分とするシアン化金錯体のメッキ浴に浸漬し、ニッケル層の表面に膜厚0.1μmの金薄膜を成膜した。
この金薄膜が形成されたニッケル層(第二の金属層、電極金属層)に縦12.3mm×横9.3mmのIGBT素子をハンダ付により接合し、実施例1の半導体装置とした。
(信頼性試験〉
得られた半導体装置を、冷熱衝撃試験機(TSV−40ht、タバイ・エスペック(株)(現エスペック(株))製)内の棚に設置し、大気中、−40℃及び+105℃の間で、温度上昇及び温度下降を各々20分間隔で繰り返し、気相冷熱サイクル試験を行なった。この際、温度サイクル1回で、温度上昇及び温度下降がそれぞれ1回づつ行われる。規格された3000回の温度サイクルを行なった後、半導体装置を取り出し、外観検査を行なったところ、電極等の剥離は認められず、密着性が高く、信頼性の高い半導体装置であることが分った。
得られた半導体装置を、冷熱衝撃試験機(TSV−40ht、タバイ・エスペック(株)(現エスペック(株))製)内の棚に設置し、大気中、−40℃及び+105℃の間で、温度上昇及び温度下降を各々20分間隔で繰り返し、気相冷熱サイクル試験を行なった。この際、温度サイクル1回で、温度上昇及び温度下降がそれぞれ1回づつ行われる。規格された3000回の温度サイクルを行なった後、半導体装置を取り出し、外観検査を行なったところ、電極等の剥離は認められず、密着性が高く、信頼性の高い半導体装置であることが分った。
(電気特性〉
チップ端から、幅10mmで配線を引き出したパターンにおいて、コレクター電流200Aを流し、10mm離れた位置で実施例1の半導体装置の電圧降下を測定したところ2.4Vであった。これは、素子自体の電圧降下(オン抵抗)約2Vと同程度であり、横方向に大電流を流しても問題がないことが明らかとなった。
チップ端から、幅10mmで配線を引き出したパターンにおいて、コレクター電流200Aを流し、10mm離れた位置で実施例1の半導体装置の電圧降下を測定したところ2.4Vであった。これは、素子自体の電圧降下(オン抵抗)約2Vと同程度であり、横方向に大電流を流しても問題がないことが明らかとなった。
<引張試験用サンプルの形成>
前記半導体装置の作製と同様にしてCuMo合金からなる放熱基体の上にDLC膜を厚さが約3μmとなるように形成した。次いで、直径4mmの円形の開口部を有し厚さが約0.lmmのSUS製のメタルマスクを、DLC膜の表面に治具により密着させ、EB蒸着装置内のブラネタリー式基体ホルダーに設置した。実施例1と同じ条件でEB蒸着装置のチャンバー内を真空にし、EB蒸着によってNiからなる厚さ約5nmの第一の金属層を形成した。この際、Ni層(第一の金属層)は、メタルマスクの開口部にだけ成膜されていた。
前記半導体装置の作製と同様にしてCuMo合金からなる放熱基体の上にDLC膜を厚さが約3μmとなるように形成した。次いで、直径4mmの円形の開口部を有し厚さが約0.lmmのSUS製のメタルマスクを、DLC膜の表面に治具により密着させ、EB蒸着装置内のブラネタリー式基体ホルダーに設置した。実施例1と同じ条件でEB蒸着装置のチャンバー内を真空にし、EB蒸着によってNiからなる厚さ約5nmの第一の金属層を形成した。この際、Ni層(第一の金属層)は、メタルマスクの開口部にだけ成膜されていた。
次いで、実施例1と同様にして、第一の金属層のNiをナノ粒子化し、金属(Ni)ナノ粒子を形成した後、実施例1と同様の条件でエッチングを行い、更に、Ni無電解メッキを行って厚さ5μmのニッケル層(第二の金属層、電極金属層)を形成した。
更に、この電極上にネジ(頭部に直径約4mmの平坦部を有する真鍮製のネジ)をハンダ付けし、実施例1における引張試験用のサンプルを形成した。
更に、この電極上にネジ(頭部に直径約4mmの平坦部を有する真鍮製のネジ)をハンダ付けし、実施例1における引張試験用のサンプルを形成した。
(引張試験)
引張試験機として、本体の上面に台座を有し、本体後方から上に向けて支柱が伸び、該支柱上部にアームが取付けられている構造を有する引張試験機(プッシュプルスタンドSV−201型((株)イマダ製)を用いて、引張試験用のサンプルについて引張強度を測定した。尚、引張試験機のアーム(デジタルフォースゲージSPRSH100T型((株)イマダ製)には力を測定するゲージが吊り下げられており、該ゲージの下端にはチャックが取り付けられている。また、チャック下端には雌ネジが切ってある。
引張試験機として、本体の上面に台座を有し、本体後方から上に向けて支柱が伸び、該支柱上部にアームが取付けられている構造を有する引張試験機(プッシュプルスタンドSV−201型((株)イマダ製)を用いて、引張試験用のサンプルについて引張強度を測定した。尚、引張試験機のアーム(デジタルフォースゲージSPRSH100T型((株)イマダ製)には力を測定するゲージが吊り下げられており、該ゲージの下端にはチャックが取り付けられている。また、チャック下端には雌ネジが切ってある。
まず、引張試験用のサンプルの放熱板を、引張試験機の台座にボルトで固定した。また、サンプルにハンダ付けされたネジを、引張試験機のチャックに取り付けた。本試験においては、支柱が伸びることにより、台座とアームとの間が伸張し、サンプルに引っ張りの力が掛かるようになっている。支柱の伸びる速度を0.5mm/分としてサンプルを伸張し、ゲージの出力をペンレコーダに出力して、破断する直前の最大加重を読み取り、単位面積あたりの最大加重を引張強度とした。
この際、実施例1のサンプルにおける引張強度は10MPaであった。
この際、実施例1のサンプルにおける引張強度は10MPaであった。
10 放熱部材
12 非晶質炭素膜
14 金属ナノ粒子
16 電極金属層
24 ハンダ層
26 半導体素子
41,42 引出電極
50,51,52 バスバー
60,61,62 配線
70,70 樹脂ブロック
80 封止用ゲル
100,200 半導体装置
12 非晶質炭素膜
14 金属ナノ粒子
16 電極金属層
24 ハンダ層
26 半導体素子
41,42 引出電極
50,51,52 バスバー
60,61,62 配線
70,70 樹脂ブロック
80 封止用ゲル
100,200 半導体装置
Claims (17)
- 非晶質炭素膜の表面に、第一の金属層を形成する工程と、
熱処理によって前記第一の金属層をナノ粒子化する工程と、
形成した金属ナノ粒子をマスクとして、前記非晶質炭素膜の表面を局部的にエッチングする工程と、
前記エッチングを施した前記非晶質炭素膜の表面に、第二の金属層を形成する工程と、
を有することを特徴とする非晶質炭素膜と金属層との接着方法。 - 前記第二の金属層は、前記金属ナノ粒子を核として、無電解メッキにより形成することを特徴とする請求項1に記載の非晶質炭素膜と金属層との接着方法。
- 前記第二の金属層が、Ni、Ni−W及びCuからなる群より選択される少なくとも一種の金属で形成されてなることを特徴とする請求項1又は請求項2に記載の非晶質炭素膜と金属層との接着方法。
- 前記第一の金属層は、Fe、Ni及びCoからなる群より選択される少なくとも一種の金属で形成されてなることを特徴とする請求項1乃至請求項3のいずれか1項に記載の非晶質炭素膜と金属層との接着方法。
- 前記非晶質炭素膜は、ダイヤモンドライクカーボン、アモルファスカーボン、グラファイト、及びグラッシーカーボンからなる群より選択される少なくとも1種であることを特徴とする請求項1乃至請求項4のいずれか1項に記載の非晶質炭素膜と金属層との接着方法。
- 前記ナノ粒子化する工程では、真空中、還元ガス雰囲気下、又は不活性ガス雰囲気下で、200℃〜700℃で熱処理することを特徴とすることを特徴とする請求項1乃至請求項5のいずれか1項に記載の非晶質炭素膜と金属層との接着方法。
- 放熱部材の表面の全部又は一部を非晶質炭素膜で覆う工程と、
前記非晶質炭素膜の表面に、第一の金属層を形成する工程と、
熱処理によって前記第一の金属層をナノ粒子化する工程と、
形成した金属ナノ粒子をマスクとして、前記非晶質炭素膜の表面を局部的にエッチングする工程と、
前記エッチングを施した前記非晶質炭素膜の表面に、電極としての第二の金属層を形成する工程と、
前記第二の金属層と半導体素子とを接合する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記第二の金属層は、前記金属ナノ粒子を核として、無電解メッキにより形成することを特徴とする請求項7に記載の半導体装置の製造方法。
- 前記第二の金属層が、Ni、Ni−W及びCuからなる群より選択される少なくとも一種の金属で形成されてなることを特徴とする請求項7又は請求項8に記載の半導体装置の製造方法。
- 前記第一の金属層は、Fe、Ni及びCoからなる群より選択される少なくとも一種の金属で形成されてなることを特徴とする請求項7乃至請求項9のいずれか1項に記載の半導体装置の製造方法。
- 前記第二の金属層の表面にAu、Pd又はAgメッキを施すことを特徴とする請求項7乃至請求項10のいずれか1項に記載の半導体装置の製造方法。
- 前記ナノ粒子化する工程では、真空中、還元雰囲気下、又は不活性ガス雰囲気下で、200℃〜700℃で熱処理することを特徴とする請求項7乃至請求項11のいずれか1項に記載の半導体装置の製造方法。
- 半導体素子と放熱部材とを備え、
放熱部材の表面の一部又は全部が非晶質炭素膜で覆われ、該非晶質炭素膜上に電極金属層を備え、
前記非晶質炭素膜と前記電極金属層とを請求項1乃至請求項6のいずれか1項に記載の接着方法で接着されてなる半導体装置。 - 前記放熱部材が、Al、Cu、Mo、W、Si及びFeからなる群より選択される少なくとも1種の金属、又は該金属を含む化合物、混合物若しくは複合材であることを特徴とする請求項13に記載の半導体装置。
- 前記非晶質炭素膜が、炭素、水素及び珪素を主成分とし、水素の含有率が20〜40at%で、珪素の含有率が30at%以下であることを特徴とする請求項13又は請求項14に記載の半導体装置。
- 前記非晶質炭素膜は、ダイヤモンドライクカーボン、アモルファスカーボン、グラファイト、及びグラッシーカーボンからなる群より選択される少なくとも1種であることを特徴とする請求項13乃至請求項15のいずれか1項に記載の半導体装置の製造方法。
- 半導体素子が、バイポーラ型トランジスタ、ダイオード、パワーデバイス又は半導体チップであることを特徴とする請求項13乃至請求項16のいずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006157303A JP2007327081A (ja) | 2006-06-06 | 2006-06-06 | 接着方法、半導体装置の製造方法、及び半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006157303A JP2007327081A (ja) | 2006-06-06 | 2006-06-06 | 接着方法、半導体装置の製造方法、及び半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007327081A true JP2007327081A (ja) | 2007-12-20 |
Family
ID=38927740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006157303A Pending JP2007327081A (ja) | 2006-06-06 | 2006-06-06 | 接着方法、半導体装置の製造方法、及び半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007327081A (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010182380A (ja) * | 2009-02-06 | 2010-08-19 | Fujitsu Ltd | 成型加工品の製造方法、記憶媒体の製造方法、及び、情報記憶装置 |
WO2011001795A1 (ja) * | 2009-06-30 | 2011-01-06 | 住友電気工業株式会社 | 金属積層構造体および金属積層構造体の製造方法 |
KR101068146B1 (ko) * | 2009-03-30 | 2011-09-28 | 한국표준과학연구원 | 기재간 접착 개선 방법 |
JP2012158783A (ja) * | 2011-01-31 | 2012-08-23 | Denki Kagaku Kogyo Kk | アルミニウム−ダイヤモンド系複合体及びその製造方法 |
JP2013219032A (ja) * | 2012-04-06 | 2013-10-24 | Samsung Corning Precision Materials Co Ltd | 光取り出し効率が向上した有機発光素子用基板、その製造方法、及びこれを具備する有機発光素子 |
JP2013235836A (ja) * | 2012-05-09 | 2013-11-21 | Samsung Corning Precision Materials Co Ltd | ディスプレイ用多孔性ガラス基板及びその製造方法 |
KR101408872B1 (ko) * | 2012-10-31 | 2014-06-20 | 한국생산기술연구원 | Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법 |
US8993121B2 (en) | 2010-02-19 | 2015-03-31 | Sumitomo Electric Industries, Ltd. | Metal laminated structure and method for producing the same |
JP2018125456A (ja) * | 2017-02-02 | 2018-08-09 | 株式会社カネカ | 層間熱接合方法、冷却システム |
CN112968007A (zh) * | 2021-02-03 | 2021-06-15 | 重庆大学 | 功率半导体结构及断路器转移支路组件 |
-
2006
- 2006-06-06 JP JP2006157303A patent/JP2007327081A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010182380A (ja) * | 2009-02-06 | 2010-08-19 | Fujitsu Ltd | 成型加工品の製造方法、記憶媒体の製造方法、及び、情報記憶装置 |
KR101068146B1 (ko) * | 2009-03-30 | 2011-09-28 | 한국표준과학연구원 | 기재간 접착 개선 방법 |
WO2011001795A1 (ja) * | 2009-06-30 | 2011-01-06 | 住友電気工業株式会社 | 金属積層構造体および金属積層構造体の製造方法 |
JP2011011366A (ja) * | 2009-06-30 | 2011-01-20 | Sumitomo Electric Ind Ltd | 金属積層構造体の製造方法 |
US9199433B2 (en) | 2009-06-30 | 2015-12-01 | Sumitomo Electric Industries, Ltd. | Metal laminated structure and method for producing the metal laminated structure |
US8993121B2 (en) | 2010-02-19 | 2015-03-31 | Sumitomo Electric Industries, Ltd. | Metal laminated structure and method for producing the same |
JP2012158783A (ja) * | 2011-01-31 | 2012-08-23 | Denki Kagaku Kogyo Kk | アルミニウム−ダイヤモンド系複合体及びその製造方法 |
JP2013219032A (ja) * | 2012-04-06 | 2013-10-24 | Samsung Corning Precision Materials Co Ltd | 光取り出し効率が向上した有機発光素子用基板、その製造方法、及びこれを具備する有機発光素子 |
JP2013235836A (ja) * | 2012-05-09 | 2013-11-21 | Samsung Corning Precision Materials Co Ltd | ディスプレイ用多孔性ガラス基板及びその製造方法 |
KR101408872B1 (ko) * | 2012-10-31 | 2014-06-20 | 한국생산기술연구원 | Au 박막에 급속 열처리 공정을 통한 금속 나노 패턴 형성법 |
JP2018125456A (ja) * | 2017-02-02 | 2018-08-09 | 株式会社カネカ | 層間熱接合方法、冷却システム |
CN112968007A (zh) * | 2021-02-03 | 2021-06-15 | 重庆大学 | 功率半导体结构及断路器转移支路组件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007327081A (ja) | 接着方法、半導体装置の製造方法、及び半導体装置 | |
CN111463185B (zh) | 纳米双晶结构 | |
TWI490962B (zh) | 電性連接結構及其製備方法 | |
JP4653029B2 (ja) | 熱伝導材料及びその製造方法 | |
JP2015526904A (ja) | 熱界面パッド及びその製造方法並びに放熱システム | |
US7396735B2 (en) | Semiconductor element heat dissipating member, semiconductor device using same, and method for manufacturing same | |
JP2020031238A (ja) | 半導体装置用ボンディングワイヤ | |
TWI567842B (zh) | 石墨烯包覆的銀合金線及其製造方法 | |
JP7172319B2 (ja) | 放熱構造体、電子装置、及び放熱構造体の製造方法 | |
EP2757604A1 (en) | Clad material for led light-emitting element holding substrate, and method for manufacturing same | |
WO2013146446A1 (ja) | 炭化珪素半導体素子及びその製造方法 | |
JP2006245235A (ja) | 構造体、並びに、それを用いた半導体素子放熱部材及び半導体装置 | |
CN105331948A (zh) | 一种表面p型导电金刚石热沉材料的制备方法 | |
Zhang et al. | Adhesion improvement of Cu-based substrate and epoxy molding compound interface by hierarchical structure preparation | |
TWI599664B (zh) | 用於功率模組封裝之金屬帶材 | |
US20220336407A1 (en) | Die bonding structures and method for forming the same | |
CN105027272A (zh) | 半导体装置 | |
TWI283463B (en) | Members for semiconductor device | |
JP2008135482A (ja) | 貫通孔配線構造およびその形成方法 | |
JP2023109954A (ja) | 熱伝導及び電気絶縁のための装置 | |
TWM407489U (en) | IC carrier board with high thermal conductivity, packaging IC carrier board, and electronic devices | |
JP7189214B2 (ja) | 複合部材 | |
JP6622940B1 (ja) | 両面実装基板、両面実装基板の製造方法、および半導体レーザ | |
JP2008522422A (ja) | マイクロエレクトロニクス用の矩形半導体支持体及びその製造方法 | |
JP4543275B2 (ja) | アルミニウム−セラミックス接合基板およびその製造方法 |