KR101022954B1 - 방열핀과 이 방열핀을 포함하는 패키지 기판 및 그제조방법 - Google Patents

방열핀과 이 방열핀을 포함하는 패키지 기판 및 그제조방법 Download PDF

Info

Publication number
KR101022954B1
KR101022954B1 KR1020080051003A KR20080051003A KR101022954B1 KR 101022954 B1 KR101022954 B1 KR 101022954B1 KR 1020080051003 A KR1020080051003 A KR 1020080051003A KR 20080051003 A KR20080051003 A KR 20080051003A KR 101022954 B1 KR101022954 B1 KR 101022954B1
Authority
KR
South Korea
Prior art keywords
heat dissipation
manufacturing
resin layer
heat radiation
fin
Prior art date
Application number
KR1020080051003A
Other languages
English (en)
Other versions
KR20090124662A (ko
Inventor
이응석
유제광
류창섭
황준오
박준형
목지수
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020080051003A priority Critical patent/KR101022954B1/ko
Priority to US12/219,442 priority patent/US20090294956A1/en
Priority to JP2008211566A priority patent/JP4918075B2/ja
Publication of KR20090124662A publication Critical patent/KR20090124662A/ko
Application granted granted Critical
Publication of KR101022954B1 publication Critical patent/KR101022954B1/ko
Priority to US13/137,669 priority patent/US8377748B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/515—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics
    • C04B35/52—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on carbon, e.g. graphite
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/71—Ceramic products containing macroscopic reinforcing agents
    • C04B35/78—Ceramic products containing macroscopic reinforcing agents containing non-metallic materials
    • C04B35/80—Fibres, filaments, whiskers, platelets, or the like
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3217—Aluminum oxide or oxide forming salts thereof, e.g. bauxite, alpha-alumina
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/34—Non-metal oxides, non-metal mixed oxides, or salts thereof that form the non-metal oxides upon heating, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3418—Silicon oxide, silicic acids or oxide forming salts thereof, e.g. silica sol, fused silica, silica fume, cristobalite, quartz or flint
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/40—Metallic constituents or additives not added as binding phase
    • C04B2235/407—Copper
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/40—Metallic constituents or additives not added as binding phase
    • C04B2235/408—Noble metals
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/50—Constituents or additives of the starting mixture chosen for their shape or used because of their shape or their physical appearance
    • C04B2235/52—Constituents or additives characterised by their shapes
    • C04B2235/5284—Hollow fibers, e.g. nanotubes
    • C04B2235/5288—Carbon nanotubes
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F28—HEAT EXCHANGE IN GENERAL
    • F28F—DETAILS OF HEAT-EXCHANGE AND HEAT-TRANSFER APPARATUS, OF GENERAL APPLICATION
    • F28F21/00—Constructions of heat-exchange apparatus characterised by the selection of particular materials
    • F28F21/02—Constructions of heat-exchange apparatus characterised by the selection of particular materials of carbon, e.g. graphite
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F28—HEAT EXCHANGE IN GENERAL
    • F28F—DETAILS OF HEAT-EXCHANGE AND HEAT-TRANSFER APPARATUS, OF GENERAL APPLICATION
    • F28F3/00—Plate-like or laminated elements; Assemblies of plate-like or laminated elements
    • F28F3/02—Elements or assemblies thereof with means for increasing heat-transfer area, e.g. with fins, with recesses, with corrugations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/4935—Heat exchanger or boiler making

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Composite Materials (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thermal Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Cooling Or The Like Of Electrical Apparatus (AREA)

Abstract

본 발명에 따른 방열핀과 이 방열핀을 포함하는 패키지 기판 및 그 제조방법은 카본 성분을 포함하는 소성형 페이스트를 몰드에 주입하여 방열핀을 제조함으로써 다양한 형상을 가지는 방열핀의 제조가 용이하며, 이러한 방열핀을 통해 패키지 기판의 방열효율을 증대시킨다.
카본 나노 튜브, 카본 나노 파이버, 소성, 페이스트, 방열핀, 방열 덮개

Description

방열핀과 이 방열핀을 포함하는 패키지 기판 및 그 제조방법{Cooling fin and package substrate comprising the cooling fin and fabricating method of the same}
본 발명은 방열핀과 이 방열핀을 포함하는 패키지 기판 및 그 제조방법에 관한 것으로, 더욱 상세하게는 방열성능이 우수하고 그 제조공정이 간단한 방열핀과 이 방열핀을 포함하는 패키지 기판 및 그 제조방법에 관한 것이다.
오늘날, 전자제품의 박형화 및 기능화로 인하여 전자제품에는 더 많은 수의 수동/능동 소자 및 반도체 칩(IC)이 실장되고 있다. 그러나, 실장되는 수동/능동 소자 및 패키징되는 반도체 칩의 개수가 늘어날수록 전력소모가 많아지고 열이 발생하게 되어 제품의 신뢰성의 측면뿐만 아니라, 소비자의 제품 선호도의 측면에서 큰 영향을 미치고 있다.
따라서, 이러한 열 문제를 해결하기 위하여 방열핀 등에 관한 연구가 진행되고 있으며, 최근에는 방열핀의 소재 측면에서 구리보다 열전도도가 약 10배 이상 뛰어난 카본 나노 튜브(Carbon Nano Tube; CNT)를 이용한 방열핀에 대한 연구가 활발하게 진행되고 있다.
일반적으로, 카본 나노 튜브는 화학 기상 성장법(Chemical Vapor Deposition; CVD)을 이용해 제조되며, 도 1에는 이러한 화학 기상 성장법을 이용해 형성된 카본 나노 튜브(13)가 도시되어 있다.
도 1을 참조하면, 종래의 카본 나노 튜브(13)는 실리콘 기판(11) 상에 나노 크기의 촉매 금속(12) 입자를 형성한 후, 그 위에 고온 공정 합성방법(500℃~1000℃)을 통하여 수직방향으로 형성되었고, 이렇게 제조된 카본 나노 튜브(13)를 방열을 목적으로 하는 부분에 접합하여 방열핀으로 사용하였다.
그러나, 이러한 화학 기상 성장법을 이용하는 경우 카본 나노 튜브를 수직방향으로 성장시킬 수는 있으나, 다양한 모양을 갖도록 성장시키는 것이 불가능하기 때문에 표면적을 증대시켜 방열효율이 높은 방열핀을 제조하는데 한계가 있었다.
또한, 화학 기상 성장법은 고온(약 500℃ ~ 약 4000℃)의 공정 온도가 수반되기 때문에, 카본 나노 튜브를 성장시키기 위한 기제가 고온에서도 사용될 수 있는 것, 예를 들어, 실리콘 기판(11)으로 제한되는 문제점이 있었다.
또한, 카본 나노 튜브를 성장시키기 위해 별도의 금속촉매(12)가 필요할 뿐만 아니라 실리콘 기판(11) 위에 나노 크기의 금속촉매(12)를 형성하기 위해 밀폐성이 높은 특수 용기가 필요하여 장비 비용이 상승하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 카본 성분을 함유한 소성체를 이용함으로써 다양한 형상을 가질 수 있는 방열핀 및 그 제조방법을 제공하기 위한 것이다.
또한, 카본 나노 튜브 또는 카본 나노 파이버(carbon nano fiber)를 포함하는 소성형 페이스트를 이용하여 몰드(mold)에 주입시키는 간단한 공정으로 제조될 수 있는 방열핀 및 그 제조방법을 제공하기 위한 것이다.
또한, 상기 방열핀을 패키지 기판에 부착함으로써 방열성능이 개선된 방열핀을 포함하는 패키지 기판 및 그 제조방법을 제공하기 위한 것이다.
또한, 상기 방열핀을 덮개 구조로 형성함으로써 방열성능을 개선시키는 동시에 반도체 칩 뿐만 아니라 인쇄회로기판을 외부와 밀봉시킴으로써 별도의 수지봉합부가 필요없는 방열핀을 포함하는 패키지 기판 및 그 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 방열핀은, 카본 성분을 포함하는 소성체로 형성되는 것을 특징으로 한다.
여기서, 상기 소성체는 카본 나노 튜브 또는 카본 나노 파이버, 및 금속 미립자를 포함하는 것을 특징으로 한다.
본 발명에 바람직한 실시예에 따른 방열핀을 포함하는 패키지 기판은, 반도 체 칩이 실장된 인쇄회로기판 및 상기 반도체 칩 상에 부착된 카본 성분을 포함하는 소성체로 형성된 방열핀을 포함하는 것을 특징으로 한다.
여기서, 상기 소성체는 카본 나노 튜브 또는 카본 나노 파이버, 및 금속 미립자를 포함하는 것을 특징으로 한다.
또한, 상기 방열핀은 상기 반도체 칩을 포함하여 상기 반도체 칩이 실장된 상기 인쇄회로기판의 표면이 외부와 밀봉되도록 덮개 구조를 갖는 것을 특징으로 한다.
본 발명에 바람직한 실시예에 따른 방열핀의 제조방법은, (A) 지지체의 일면에 방열핀 제조용 홈이 형성된 수지층을 갖는 몰드를 제조하는 단계, (B) 상기 방열핀 제조용 홈을 포함하여 상기 몰드의 일면에 카본 성분을 포함하는 소성형 페이스트를 인쇄하는 단계, (C) 상기 지지체를 제거하여 방열부를 형성하는 단계, 및 (D) 상기 방열부에 소성공정을 수행하는 단계를 포함하는 것을 특징으로 한다.
이때, 상기 (A) 단계는, (A1) 지지체의 일면에 수지층을 적층하는 단계, (A2) 방열핀 제조용 홈에 대응하는 패턴을 갖는 스탬프로 상기 수지층을 임프린팅(imprinting) 하는 단계, 및 (A3) 상기 스탬프를 제거하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (B) 단계 이후에, (B1) 상기 인쇄된 소성형 페이스트를 건조시키는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 소성형 페이스트는 카본 나노 튜브 또는 카본 나노 파이버, 금속 미립자, 및 바인더를 포함하는 것을 특징으로 한다.
또한, 상기 (D) 단계에서, 상기 소성공정에서 상기 수지층 및 상기 바인더는 제거되는 것을 특징으로 한다.
또한, 상기 (D) 단계 이후에, (E) 반응성 이온 에칭(Reactive ion etching; RIE) 공정에 의해 상기 소성공정에 의해 제거되지 않은 상기 수지층 및 상기 바인더를 제거하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 바람직한 실시예에 따른 방열핀을 포함하는 패키지 기판의 제조방법은, (A) 지지체의 일면에 방열핀 제조용 홈이 형성된 수지층을 갖는 몰드를 제조하는 단계, (B) 상기 방열핀 제조용 홈을 포함하여 상기 몰드의 일면에 카본 성분을 포함하는 소성형 페이스트를 인쇄하는 단계, (C) 상기 지지체를 제거하여 방열부를 형성하는 단계, (D) 상기 방열부에 소성공정을 수행하여 방열핀을 제조하는 단계, 및 (E) 상기 방열핀을 인쇄회로기판에 실장된 반도체 칩 상에 부착하는 단계를 포함하는 것을 특징으로 하는 한다.
이때, 상기 (A) 단계는, (A1) 지지체의 일면에 수지층을 적층하는 단계, (A2) 방열핀 제조용 홈에 대응하는 패턴을 갖는 스탬프로 상기 수지층을 임프린팅(imprinting) 하는 단계, 및 (A3) 상기 스탬프를 제거하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (B) 단계 이후에, (B1) 상기 인쇄된 소성형 페이스트를 건조시키는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 소성형 페이스트는 카본 나노 튜브 또는 카본 나노 파이버, 금속 미립자, 및 바인더를 포함하는 것을 특징으로 한다.
또한, 상기 (D) 단계에서, 상기 소성공정에서 상기 수지층 및 상기 바인더는 제거되는 것을 특징으로 한다.
또한, 상기 (D) 단계 이후에, (D1) 반응성 이온 에칭(Reactive ion etching; RIE) 공정에 의해 상기 소성공정에 의해 제거되지 않은 상기 수지층 및 상기 바인더를 제거하는 단계를 더 포함하는 것을 특징으로 한다.
또한, 상기 방열핀은 상기 반도체 칩을 포함하여 상기 반도체 칩이 실장된 상기 인쇄회로기판의 표면이 외부와 밀봉되도록 덮개 구조를 갖는 것을 특징으로 한다.
본 발명에 따른 방열핀은 카본 성분을 포함하는 소성체로 형성됨으로써 넓은 표면적을 갖는 다양한 형상으로 제조가 가능하며, 이를 통해 방열성능을 더욱 개선된다.
또한, 본 발명에 따른 방열핀 및 그 제조방법은 카본 나노 튜브 또는 카본 나노 파이버를 포함하는 소성형 페이스트를 몰드에 인쇄하는 간단한 공정을 통해 다양한 형상을 가지는 방열핀의 제조를 가능하게 한다.
또한, 본 발명에 따른 방열핀을 포함하는 패키지 기판 및 그 제조방법은 방열성능이 우수한 방열핀이 부착되어 패키지 기판으로부터 발생하는 열로 인해 발생하는 신뢰성 저하의 문제를 개선시킨다.
또한, 본 발명에 따른 방열핀을 포함하는 패키지 기판 및 그 제조방법은 방열핀이 덮개 구조로 형성되어 반도체 칩 및 인쇄회로기판을 외부로부터 밀봉시켜 별도의 수지봉합부의 형성이 필요 없이 반도체 칩과 인쇄회로기판을 보호하는 기능을 수행할 뿐만 아니라 수지봉합부가 제거됨으로써 방열성능을 더욱 증대시킨다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2는 본 발명의 바람직한 실시예에 따른 방열핀을 나타내는 도면이고, 도 3은 본 발명의 바람직한 실시예에 따른 방열핀을 포함하는 패키지 기판을 나타내는 도면이며, 도 4는 본 발명의 바람직한 다른 실시예에 따른 방열핀을 포함하는 패키지 기판을 나타내는 도면이고, 도 5 내지 도 9는 본 발명의 바람직한 실시예에 따른 방열핀을 제조하는 방법을 설명하기 위한 공정 단면도이다.
도 2를 참조하여, 본 발명의 바람직한 실시예에 따른 방열핀(100a)을 설명하면 다음과 같다.
본 발명의 바람직한 실시예에 따른 방열핀(100a)은 카본 성분을 포함하는 소성체로 형성된 것을 특징으로 한다. 여기서, 소성체는 카본 나노 튜브 또는 카본 나노 파이버, 금속미립자, 및 첨가제 등을 포함하는 것을 특징으로 한다.
이때, 카본 나노 튜브 또는 카본 나노 파이버는 다른 물질과 비교할 경우 뛰어난 전기적 특성을 갖는다. 예를 들어, 아래의 표 1에는 카본 나노 튜브와 다른 물질과의 특성을 비교하고 있다.
물리적 특징
(Physical property)		 카본나노튜브
(carbon nano tube)		 비교물질
(comparative materials)
밀도
(density)		 1.33~1.40g/cm3 2.7g/cm3
전류밀도
(current density)		 1×109A/cm2 1×106A/cm2(copper cable)
열전도도
(thermal conductivity)		 6000W/mK 400W/mk(copper)
비저항
(specific resistance)		 1×10-10·Ω·cm 1×10-10·Ω·cm(copper)
이상의 표와 같이, 카본 나노 튜브는 알루미늄이나 구리와 같이 비교적 전기적 전도도와 비저항 면에서 우수한 성질을 가지는 금속물질보다 더 좋은 전기적 성질을 가진다. 따라서, 이러한 카본 성분을 포함하는 소성체로 형성된 방열핀(100a)은 방열효과가 우수하여 인쇄회로기판 내부의 열을 효과적으로 외부로 방출할 수 있을 것이다.
한편, 카본 나노 튜브는 단일벽(single wall) 또는 다중벽(multi wall) 카본 나노 튜브를 단독 또는 혼합하여 사용할 수 있으나, 전도특성이 직경에 비례하는 다중벽 카본 나노 튜브를 사용하는 것이 바람직하다.
또한, 금속 미립자는 고전도성 금속으로 은(Ag) 또는 구리(Cu), 및 이들을 적절히 결합하여 사용할 수 있으며, 접착성 및 전도효율을 증대시킨다.
또한, 첨가제는 접착성 및 인쇄성을 제어하는 요소로서, 유기/무기 충전제, 염료, 안료, 증점제, 윤활제, 소포제, 분산제, 레벨링제, 난연제, 칙소성 부여제, 광택제, 분자 내에 수지와 결합할 수 있는 소수성 관능기와 무기충전제와 결합할 수 있는 친수성 관능기를 동시에 갖는 커플링제 등을 필요에 따라 단독 또는 2종 이상을 혼합하여 사용된다. 여기서, 무기 충전제는 열팽창율을 낮추는 기능을 수행하기 위한 것으로, 구상/평판/무정형 등의 실리카, 알루미나, 규소토 등이 사용된다. 한편, 첨가제는 산화물의 제거를 위해 파인 타르(pine tar) 등과 같은 산화물 첨가제를 포함할 수 있다.
비록, 도 2에는 도시의 편의를 위해 방열핀(100a)이 특정한 형상을 갖는 것으로 도시되어 있으나, 본 발명의 바람직한 실시예에 따른 방열핀(100a)이 이러한 특정 형상으로 한정되는 것은 아니며, 방열효율을 높이기 위해 넓은 표면적을 갖도록 다양한 형상을 가질 수 있음은 자명하다 할 것이다. 예를 들어, 도 4에는 덮개구조의 방열핀(100b)이 도시되어 있다.
도 3 및 도 4를 참조하여, 본 발명의 바람직한 실시예에 따른 방열핀을 포함하는 패키지 기판(150a, 150b)을 설명하면 다음과 같다.
본 발명의 바람직한 실시예에 따른 방열핀을 포함하는 패키지 기판(150a, 150b)은 반도체 칩(152)이 실장된 인쇄회로기판(151)의 반도체 칩(152) 상에 카본 성분을 포함하는 소성체로 형성된 방열핀(100a, 100b)이 부착된 것을 특징으로 한다. 참고로, 방열핀(100a, 100b)은 상술한 바와 같으므로 설명의 편의를 위해 이에 대한 상세한 설명은 생략하기로 한다.
여기서, 방열핀(100a, 100b)은 접착제(153) 등을 이용하여 반도체 칩(152) 상에 부착된다.
먼저, 도 3을 참조하면, 본 발명의 바람직한 실시예에 따른 방열핀을 포함하는 패키지 기판(150a)은 방열핀(100a)이 반도체 칩(152)의 상단에 접착제(153)를 이용하여 바로 부착되어 반도체 칩(152)으로부터 발생하는 열을 방출하는 구조를 갖는다.
다음, 도 4를 참조하면, 본 발명의 바람직한 다른 실시예에 따른 방열핀을 포함하는 패키지 기판(150b)은 방열핀(100b)이 반도체 칩(152)을 포함하여 반도체 칩(152)이 실장된 인쇄회로기판(151)의 표면이 외부와 밀봉되도록 하는 덮개 구조를 갖는다. 실제, 도 3에 도시된 바와 같은 방열핀을 포함하는 패키지 기판(150a)은 반도체 칩(152) 및 인쇄회로기판(151)을 외부로부터 보호하기 위해 EMC 몰딩과 같은 수지봉합부에 의해 봉합되어 사용되게 된다. 그러나, 도 4와 같은 덮개 구조의 방열핀을 포함하는 패키지 기판(150b)은 방열핀(100b)이 반도체 칩(152) 및 인쇄회로기판(151)을 외부로부터 밀봉하는 구조를 가짐으로써 별도의 수지봉합부를 형성할 필요가 없을 뿐만 아니라, 수지봉합부로 인한 방열효율의 감소 등의 문제를 해결할 수 있게 된다. 즉, 덮개 구조의 방열핀(100b)을 채용함으로써 밀봉 기능 및 방열기능을 동시에 달성하게 된다.
한편, 도 3 및 도 4에는 반도체 칩(152)이 와이어 본딩(wire bonding) 방식에 의해 인쇄회로기판(151)에 실장되는 것으로 도시되어 있으나, 이는 예시에 불과하며 반도체 칩(152)이 플립칩(flip- chip) 방식에 의해 인쇄회로기판(151)에 실장되는 것, 뿐만 아니라 다양한 종류의 패키지 기판 및 메모리 칩 분야에도 적용가능 할 것이다.
도 5 내지 도 9를 참조하여, 본 발명의 바람직한 실시예에 따른 방열핀을 제조하는 방법을 설명하면 다음과 같다.
먼저, 도 5에 나타난 바와 같이, 지지체(101)의 일면에 수지층(102)을 형성하고, 스탬프(103)로 임프린팅한다.
여기서, 지지체(101)는 수지층(102)을 지지하기 위한 것으로, 지지수단으로서 일정강도 이상을 갖는 것이 바람직하며, 예를 들어, 금속 또는 중합체, 특히 박리성 중합체로 이루어진 재료 모두 사용가능하며, 일례로 동박을 들 수 있다.
또한, 수지층(102)은 임프린팅(imprinting) 공정이 수행될 수 있도록 반경화 상태로 지지체(101)의 일면에, 예를 들어, 스핀코팅(spin coating), 액적 도포(droplet dispensing), 또는 분사(spray) 방식을 사용하여 형성될 수 있다. 물론, 다른 공지의 방법으로 수지층(102)을 지지체(101)에 형성하는 것 또한 본 발명의 범주 내에 포함된다 할 것이다.
이 수지층(102)은 열경화성 수지 또는 열가소성 수지 모두 사용가능하며, 예를 들어, 비닐 에스테르 수지, 불포화 폴리에스테르 수지, 말레이미드(maleimide) 수지, 폴리시아네이트(polycyanate) 수지, 에폭시 수지, 페놀 수지, 비닐벤젠 화합물 등의 열경화성 수지, 또는 폴리에테르이미드, 폴리에테르 술폰(polyether sulfone), 디시클로펜타디엔(dicyclopentadiene)계 수지 등의 열가소성 수지가 사용될 수 있다.
한편, 스탬프(103)는 반경화 상태의 수지층(102)을 임프린팅 하여 수지층(102)에 원하는 모양의 방열핀 제조용 홈(104)을 형성하기 위한 것으로서, 방열핀 제조용 홈(104)에 대응하는 패턴을 가지며, 이 패턴은 방열핀의 표면적을 증대시키기 위해 다양한 형태를 가지거나, 또는 수 ㎛ 정도의 방열핀 제조용 홈(104)을 형성하기 위해 미세한 구조를 갖는 것이 바람직하다.
다음, 도 6에 나타난 바와 같이, 수지층(102)을 임프린팅 한 후 스탬프(103)를 제거하여 몰드(105)를 제조한다. 이때, 스탬프(103)가 제거되면 수지층(102)은 스탬프(103)의 형상에 대응되는 방열핀 제조용 홈(104)을 갖게 된다.
한편, 본 단계에서는 스탬프(103) 제거 후 반경화 상태의 수지층(102)을 경화상태로 건조하는 단계를 포함하는 것이 바람직하다.
다음, 도 7에 나타난 바와 같이, 방열핀 제조용 홈(104)을 포함하여 지지체(101)의 일면에 카본 성분을 포함하는 소성형 페이스트(106)를 인쇄한다.
이때, 카본 성분을 포함하는 소성형 페이스트(106)는 바인더 성분 내에 분말 상태의 카본 나노 튜브 또는 카본 나노 파이버 파우더(powder)가 혼합된 물질로서, 금속 미립자, 첨가제 등을 더 포함할 수 있다.
여기서, 소성형 페이스트(106)는 카본 나노 튜브 또는 카본 나노 파이버가 약 75~85%, 바인더가 약 5~10%, 첨가제가 약 5%의 중량비를 갖는 것이 바람직하다. 참고로, 카본 나노 튜브 또는 카본 나노 파이버, 금속 미립자, 첨가제에 대한 설명은 앞서 설명한 바와 같으므로 생략하기로 한다.
한편, 바인더는 소성형 페이스트(106)의 탄성 및 접착력을 제어하기 위한 것으로 필요에 따라 중량부를 조절하여 사용가능하다. 예를 들어, 바인더는 에폭시(epoxy) 수지, 시안산 에스테르(cyanic acid ester) 수지, 비스말레이미드(bismaleimide; BMI) 수지, 폴리이미드(polyimide) 수지, 벤조시크로브텐 수지(BCB), 페놀 수지 등의 열경화성 수지 또는 폴리우레탄(polyurethane) 수지, 폴리아미드이미드(Polyamideimide) 수지, 폴리페닐렌 에테르(Poly phenylene ether) 수지 등의 열가소성 수지, 또는 UV 경화수지 등이 단독 또는 2종 이상을 혼합하여 사용된다. 한편, 바인더는 폴리에틸렌 옥사이드, 폴리프로필렌카보네이트 및 이들의 혼합물로 이루어진 군으로부터 선택하여 사용할 수 있으며, 이는 보다 낮은 온도 범위에서 소성이 가능할 뿐만 아니라, 소성공정에서 바인더의 분해가 잘 이루어져 카본 나노 튜브 또는 카본 나노 파이버의 열화를 방지함으로써, 열전도도를 크게 향상시킬 수 있다.
다음, 도 8에 나타난 바와 같이, 지지체(101)를 제거하여 방열부(107)를 형성한다.
예를 들어, 지지체(101)가 동박일 경우 염화철(FeCl5) 부식액, 5염화동 부식액(CuCl5), 알칼리 부식액, 및 과산화수소/황산계(H5O5/H5SO4) 부식액과 같은 에칭액을 사용하여 제거되며, 이때 소성형 페이스트(106)는 이 에칭액에 의해 에칭되지 않는다.
다음, 도 9에 나타난 바와 같이, 방열부(107)에 소성공정을 수행하여 바인더와 수지층(102)을 제거하여 도 2에 도시한 바와 같은 방열핀(100a)을 제조한다.
이때, 소성형 페이스트(106)는 약 500℃ 이상의 온도에서 가열처리되는 소성공정을 거치면서, 내부에 존재하던 바인더는 카본 나노 튜브 또는 카본 나노 파이버를 상호간 접속시키고 열분해 되어 사라지게 된다. 또한, 방열부(107)에 존재하던 수지층(102)도 300℃ 이상의 온도에서 열분해가 개시되어 소성공정을 거친 후에는 사라지게 된다. 즉, 방열핀(100a)은 카본 나노 튜브 또는 카본 나노 파이버, 금속 미립자 및 첨가제를 포함하는 소성체로 이루어지게 된다.
한편, 도 4에 도시된 덮개구조의 방열핀(100b) 또한 상기와 같은 공정으로 제조되므로, 이에 대한 상세한 설명은 생략하기로 한다.
그러나, 소성공정 후에도 바인더 및 수지층이 잔존하는 경우, 방열성능의 향상을 위하여 반응성 이온 에칭(Reactive Ion Etching; RIE) 공정을 수행하여 를 바인더 및 수지층을 제거하는 공정을 더 수행하는 것이 바람직하다. 반응성 이온 에칭 기술이란, 반응성 가스의 플라즈마에 존재하는 활성종을 에칭재료 표면의 원자와 반응시켜 휘발성의 반응생성물을 생성시키고, 이것을 재료 표면에서 이탈시켜 에칭하는 기술로서, 본 발명에서는 아르곤(Ar) 또는 헬륨(He)과 같은 비활성 기체를 이용한 유전체 장벽 방전(Dielectric Barrier Discharge; DBD)을 이용하여 수행될 수 있다.
한편, 본 발명의 바람직한 실시예에 따른 방열핀을 포함하는 방열패키지(150a, 150b)는 상기와 같이 제조된 방열핀(100a, 100b)을 반도체 칩(152)이 실장된 인쇄회로기판(151)에 부착함으로써 제조된다. 이에 대한 설명은 도 3 및 도 4를 참조하여 설명하기로 한다.
먼저, 본 발명의 바람직한 실시예에 따른 방열핀을 포함하는 패키지 기판(150a)은, 도 3에 도시한 바와 같이, 인쇄회로기판(151)에 실장된 반도체 칩(152) 상에 접착제(153)를 도포한 후, 이를 이용하여 도 5 내지 도 9의 제조공정에 의해 제조된 방열핀(100a)을 부착함으로써 제조된다.
다음으로, 본 발명의 바람직한 다른 실시예에 따른 방열핀을 포함하는 패키지 기판(150b)은, 도 4에 도시한 바와 같이, 덮개 구조의 방열핀(100b)을 반도체 칩(152) 및 인쇄회로기판(151)을 모두 밀봉하도록 부착하기 위해, 반도체 칩(152)의 상부 및 인쇄회로기판(151)의 일측에 접착제를 도포하여 부착함으로써 제조된다.
한편, 방열핀(100a, 100b)은 라우터 공정을 통하여 반도체 칩(152) 및 인쇄회로기판(151)의 사이즈에 따라 가공하여 반도체 칩(152)에 부착되는 것이 바람직하다. 여기서, 라우터 공정은 라우터 비트라는 공구를 이용해 기계적으로 방열핀(100a, 100b)을 절단/재단하는 공정을 말한다.
또한, 인쇄회로기판(151)에 실장된 반도체 칩(152) 상에 대한 방열핀(100a, 100b)의 실장은, 예를 들어 기존의 칩 마운터 장비를 이용할 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1은 종래 화학 기상 성장법을 이용해 형성된 카본 나노 튜브를 나타낸 도면이다.
도 2는 본 발명의 바람직한 실시예에 따른 방열핀을 나타내는 도면이다.
도 3은 본 발명의 바람직한 실시예에 따른 방열핀을 포함하는 패키지 기판을 나타내는 도면이다.
도 4는 본 발명의 바람직한 다른 실시예에 따른 방열핀을 포함하는 패키지 기판을 나타내는 도면이다.
도 5 내지 도 9는 본 발명의 바람직한 실시예에 따른 방열핀을 제조하는 방법을 설명하기 위한 공정 단면도이다.
<도면 부호의 설명>
100a, 100b : 방열핀 101 : 지지체
102 : 수지층 103 : 스탬프
104 : 방열핀 제조용 홈 105 : 몰드
106 : 소성형 페이스트 107 : 방열부

Claims (18)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. (A) 지지체의 일면에 방열핀 제조용 홈이 형성된 수지층을 갖는 몰드를 제조하는 단계;
    (B) 상기 방열핀 제조용 홈을 포함하여 상기 몰드의 일면에 카본 성분을 포함하는 소성형 페이스트를 인쇄하는 단계;
    (C) 상기 지지체를 제거하여 방열부를 형성하는 단계; 및
    (D) 상기 방열부에 소성공정을 수행하는 단계
    를 포함하고,
    상기 (A) 단계는,
    (A1) 지지체의 일면에 수지층을 적층하는 단계;
    (A2) 방열핀 제조용 홈에 대응하는 패턴을 갖는 스탬프로 상기 수지층을 임프린팅(imprinting) 하는 단계; 및
    (A3) 상기 스탬프를 제거하는 단계
    를 포함하는 것을 특징으로 하는 방열핀의 제조방법.
  7. 삭제
  8. 청구항 6에 있어서,
    상기 (B) 단계 이후에,
    (B1) 상기 인쇄된 소성형 페이스트를 건조시키는 단계를 더 포함하는 것을 특징으로 하는 방열핀의 제조방법.
  9. 청구항 6에 있어서,
    상기 소성형 페이스트는 카본 나노 튜브 또는 카본 나노 파이버, 금속 미립자, 및 바인더를 포함하는 것을 특징으로 하는 방열핀의 제조방법.
  10. 청구항 9에 있어서,
    상기 (D) 단계에서,
    상기 소성공정에서 상기 수지층 및 상기 바인더는 제거되는 것을 특징으로 하는 방열핀의 제조방법.
  11. 청구항 10에 있어서,
    상기 (D) 단계 이후에,
    (E) 반응성 이온 에칭(Reactive ion etching; RIE) 공정에 의해 상기 소성공정에 의해 제거되지 않은 상기 수지층 및 상기 바인더를 제거하는 단계를 더 포함하는 것을 특징으로 하는 방열핀의 제조방법.
  12. (A) 지지체의 일면에 방열핀 제조용 홈이 형성된 수지층을 갖는 몰드를 제조하는 단계;
    (B) 상기 방열핀 제조용 홈을 포함하여 상기 몰드의 일면에 카본 성분을 포함하는 소성형 페이스트를 인쇄하는 단계;
    (C) 상기 지지체를 제거하여 방열부를 형성하는 단계;
    (D) 상기 방열부에 소성공정을 수행하여 방열핀을 제조하는 단계; 및
    (E) 상기 방열핀을 인쇄회로기판에 실장된 반도체 칩 상에 부착하는 단계
    를 포함하고,
    상기 (A) 단계는,
    (A1) 지지체의 일면에 수지층을 적층하는 단계;
    (A2) 방열핀 제조용 홈에 대응하는 패턴을 갖는 스탬프로 상기 수지층을 임프린팅(imprinting) 하는 단계; 및
    (A3) 상기 스탬프를 제거하는 단계
    를 포함하는 것을 특징으로 하는 방열핀을 포함하는 패키지 기판의 제조방법.
  13. 삭제
  14. 청구항 12에 있어서,
    상기 (B) 단계 이후에,
    (B1) 상기 인쇄된 소성형 페이스트를 건조시키는 단계를 더 포함하는 것을 특징으로 하는 방열핀을 포함하는 패키지 기판의 제조방법.
  15. 청구항 12에 있어서,
    상기 소성형 페이스트는 카본 나노 튜브 또는 카본 나노 파이버, 금속 미립자, 및 바인더를 포함하는 것을 특징으로 하는 방열핀을 포함하는 패키지 기판의 제조방법.
  16. 청구항 15에 있어서,
    상기 (D) 단계에서,
    상기 소성공정에서 상기 수지층 및 상기 바인더는 제거되는 것을 특징으로 하는 방열핀을 포함하는 패키지 기판의 제조방법.
  17. 청구항 16에 있어서,
    상기 (D) 단계 이후에,
    (D1) 반응성 이온 에칭(Reactive ion etching; RIE) 공정에 의해 상기 소성공정에 의해 제거되지 않은 상기 수지층 및 상기 바인더를 제거하는 단계를 더 포함하는 것을 특징으로 하는 방열핀을 포함하는 패키지 기판의 제조방법.
  18. 청구항 12에 있어서,
    상기 방열핀은 상기 반도체 칩을 포함하여 상기 반도체 칩이 실장된 상기 인쇄회로기판의 표면이 외부와 밀봉되도록 덮개 구조를 갖는 것을 특징으로 하는 방열핀을 포함하는 패키지 기판의 제조방법.
KR1020080051003A 2008-05-30 2008-05-30 방열핀과 이 방열핀을 포함하는 패키지 기판 및 그제조방법 KR101022954B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080051003A KR101022954B1 (ko) 2008-05-30 2008-05-30 방열핀과 이 방열핀을 포함하는 패키지 기판 및 그제조방법
US12/219,442 US20090294956A1 (en) 2008-05-30 2008-07-22 Cooling fin and package substrate comprising the cooling fin and manufacturing method thereof
JP2008211566A JP4918075B2 (ja) 2008-05-30 2008-08-20 放熱ピン部材の製造方法及び放熱ピン部材を含むパッケージ基板の製造方法
US13/137,669 US8377748B2 (en) 2008-05-30 2011-09-01 Method of manufacturing cooling fin and package substrate with cooling fin

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080051003A KR101022954B1 (ko) 2008-05-30 2008-05-30 방열핀과 이 방열핀을 포함하는 패키지 기판 및 그제조방법

Publications (2)

Publication Number Publication Date
KR20090124662A KR20090124662A (ko) 2009-12-03
KR101022954B1 true KR101022954B1 (ko) 2011-03-16

Family

ID=41378769

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080051003A KR101022954B1 (ko) 2008-05-30 2008-05-30 방열핀과 이 방열핀을 포함하는 패키지 기판 및 그제조방법

Country Status (3)

Country Link
US (2) US20090294956A1 (ko)
JP (1) JP4918075B2 (ko)
KR (1) KR101022954B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8537553B2 (en) * 2011-02-14 2013-09-17 Futurewei Technologies, Inc. Devices having anisotropic conductivity heatsinks, and methods of making thereof
JP6118540B2 (ja) * 2012-11-08 2017-04-19 新光電気工業株式会社 放熱部品及びその製造方法
CN103001882A (zh) * 2012-11-29 2013-03-27 四川高软软件科技有限公司 宽带边缘防护路由器
CN106098654B (zh) * 2016-06-20 2018-12-14 绍兴杭铭饰品有限公司 一种散热优化的集成电路封装
TW201821585A (zh) * 2016-11-30 2018-06-16 國立成功大學 具高效率之導熱結構
KR102271150B1 (ko) * 2017-03-14 2021-07-01 엘지이노텍 주식회사 히트 싱크 및 이를 포함하는 열전 소자
KR102032419B1 (ko) * 2019-03-11 2019-10-15 주식회사 제이케이테크원 구리 베이스의 메탈 pcb 및 그 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162338A (ja) * 1995-12-07 1997-06-20 Janome Sewing Mach Co Ltd Ｌｓｉ用ヒートシンク及びその製造法
JP2003078085A (ja) 2001-08-31 2003-03-14 Sumitomo Electric Ind Ltd 放熱基板とその製造方法及び半導体装置
JP2004349685A (ja) * 2003-04-14 2004-12-09 Integral Technologies Inc 導電性フィラー充填樹脂系材料で製作した低コストの熱管理デバイスであるヒートシンク
US20050116336A1 (en) 2003-09-16 2005-06-02 Koila, Inc. Nano-composite materials for thermal management applications

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0541471A (ja) * 1991-08-07 1993-02-19 Hitachi Ltd 半導体集積回路装置
JP2002110874A (ja) * 2000-09-29 2002-04-12 Edl:Kk ヒートシンクとその製造方法
US7396735B2 (en) * 2002-12-09 2008-07-08 Kabushiki Kaisha Toyota Chuo Kenkyusyo Semiconductor element heat dissipating member, semiconductor device using same, and method for manufacturing same
JP2004207690A (ja) * 2002-12-13 2004-07-22 Usui Kokusai Sangyo Kaisha Ltd 樹脂材製ヒートシンク
JP2007169446A (ja) * 2005-12-21 2007-07-05 Sekisui Chem Co Ltd アクリル系樹脂組成物及びペースト組成物
CN101232794B (zh) * 2007-01-24 2011-11-30 富准精密工业(深圳)有限公司 均热板及散热装置
US7675163B2 (en) * 2007-03-21 2010-03-09 Sun Microsystems, Inc. Carbon nanotubes for active direct and indirect cooling of electronics device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09162338A (ja) * 1995-12-07 1997-06-20 Janome Sewing Mach Co Ltd Ｌｓｉ用ヒートシンク及びその製造法
JP2003078085A (ja) 2001-08-31 2003-03-14 Sumitomo Electric Ind Ltd 放熱基板とその製造方法及び半導体装置
JP2004349685A (ja) * 2003-04-14 2004-12-09 Integral Technologies Inc 導電性フィラー充填樹脂系材料で製作した低コストの熱管理デバイスであるヒートシンク
US20050116336A1 (en) 2003-09-16 2005-06-02 Koila, Inc. Nano-composite materials for thermal management applications

Also Published As

Publication number Publication date
US20090294956A1 (en) 2009-12-03
US8377748B2 (en) 2013-02-19
JP4918075B2 (ja) 2012-04-18
US20110308069A1 (en) 2011-12-22
KR20090124662A (ko) 2009-12-03
JP2009290185A (ja) 2009-12-10

Similar Documents

Publication Publication Date Title
KR101022954B1 (ko) 방열핀과 이 방열핀을 포함하는 패키지 기판 및 그제조방법
Morris Nanopackaging: Nanotechnologies and electronics packaging
EP1810332B1 (en) Nanotube-based circuit connection approach
US9307676B2 (en) Thermally enhanced electronic package
US8630091B2 (en) Carbon nanotubes for the selective transfer of heat from electronics
US7514116B2 (en) Horizontal Carbon Nanotubes by Vertical Growth and Rolling
EP2115046B1 (en) Process for preparing conductive films and articles prepared using the process
Lokanathan et al. Review of nanocomposite dielectric materials with high thermal conductivity
KR20180061048A (ko) 소결-본딩 방열 구조체를 갖는 마이크로전자 모듈 및 이의 제조 방법
US10985085B2 (en) Semiconductor device package and method for manufacturing the same
US20120118615A1 (en) Metal clad laminate, method of manufacturing the same, and heat-radiating substrate
WO2012087915A1 (en) Electronic device submounts including substrates with thermally conductive vias
US20150206821A1 (en) Thermal interface material for integrated circuit package and method of making the same
US20100051332A1 (en) Circuit substrate for mounting electronic component and circuit substrate assembly having same
KR102178678B1 (ko) 수직 배열된 그래핀을 포함하는 방열 시트 및 이의 제조방법
CN110498384A (zh) 包括热延伸层的微电子模块和其制造方法
US11183447B2 (en) Flip-chip package substrate and method for fabricating the same
US20070210883A1 (en) Substrate with Strip Conductors and Production of Strip Conductors on Substrates for Semiconductor Components
TWM407489U (en) IC carrier board with high thermal conductivity, packaging IC carrier board, and electronic devices
KR100969437B1 (ko) 인쇄회로기판 및 그 제조방법
Wong et al. Recent advances on polymers and polymer nanocomposites for advanced electronic packaging applications
KR101804837B1 (ko) 비어 전극의 제조방법
Fu et al. Post-growth processing of carbon nanotubes for interconnect applications-a review
KR101205866B1 (ko) 메탈 ｐｃｂ의 제조방법 및 이에 의한 메탈 ｐｃｂ
Xu et al. Through-wafer interconnects using carbon nanotubes synthesized by chemical vapor deposition

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee