JP4946502B2 - 回路構造 - Google Patents
回路構造 Download PDFInfo
- Publication number
- JP4946502B2 JP4946502B2 JP2007043779A JP2007043779A JP4946502B2 JP 4946502 B2 JP4946502 B2 JP 4946502B2 JP 2007043779 A JP2007043779 A JP 2007043779A JP 2007043779 A JP2007043779 A JP 2007043779A JP 4946502 B2 JP4946502 B2 JP 4946502B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- circuit
- layer
- insulating layer
- dlc thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
このような回路構造において、回路部で発生した熱は、絶縁体及び金属板を介してヒートシンクに伝導し、回路部の発熱部品の温度負荷を低減している。なお、回路部の温度の上昇を抑えることは、前記インバータ回路に限らず、一般的な電子回路においても必要とされている。
そこでこの発明は、回路部の温度上昇を抑えることができる回路構造を提供することを目的とする。
この回路構造によれば、絶縁層がダイヤモンドライクカーボンの薄膜からなるので、絶縁層における熱伝導率を高くすることができる。したがって、回路部で発生した熱をこの絶縁層を通じて熱伝導板へ効率よく伝えることができ、さらに、絶縁層が薄いために当該絶縁層での熱抵抗を小さくでき、回路部で多くの熱が発生しても、回路部の温度上昇を抑えることが可能となる。そして、絶縁層を薄くしてもダイヤモンドライクカーボンによれば高い絶縁性能を有したものとできる。また、ダイヤモンドライクカーボン薄膜からなる絶縁層と熱伝導板との密着強度を向上させることができる。
図1はこの発明の回路構造の実施の一形態(第1実施形態)を模式的に示した断面図である。
自動車に用いられる制御装置(ECU)は、電動パワーステアリングのモータ電流を制御するモータ駆動用のインバータ回路を有しており、この発明の回路構造からなる回路体1は、このインバータ回路部分に適用することができる。
また、図4は熱伝導板2と絶縁層3との間を説明する拡大説明図である。絶縁層3と熱伝導板2との間には、シリコンを含む傾斜層8及び下地層9が介在している。
PVD装置によって行われるDLC薄膜3aの成形は、スパッタリング法やイオンプレーティング法などによって行うことができる。
このように、金属板2aの上に下地層9、さらに傾斜層8を形成し、この傾斜層8の上にDLC薄膜3aを形成していることにより、DLC薄膜3aと金属板2aとの密着強度を向上させることができ、DLC薄膜3aが金属板2aから剥がれることを防止することができる。
この回路体1は、第1の実施形態と同様に、金属板2a(熱伝導板2)と、この金属板2a上に形成されたDLC薄膜3aからなる絶縁層3と、この絶縁層3を介して前記金属板2a上に設けられた第1の導体4a(第1の回路部4)とを備えている。さらに、この実施形態では、DLC薄膜3aと導体4aとからなる第1層31の上に、更に、他の層である第2層32を備えている。この第2層32は、中間層11としてのダイヤモンドライクカーボンの薄膜(以下、DLC薄膜11aという)と第2の回路部12とを有している。そして、この第2の回路部12の上に被覆層5が設けられている。また、金属板2aとDLC薄膜3aとの間には、シリコンを含む傾斜層8及び下地層9が介在している(図4参照)。
なお、この実施の形態において、金属板2a、絶縁層3(DLC薄膜3a)及び被覆層5(DLC薄膜5a)、傾斜層8及び下地層9は、第1の実施形態のものと同じである。
第2の回路部12は、前記第1の導体4aと同じ又は異なる所定形状の配線パターンからなる導体12aを有しており、第1の導体4aと同じ材質又は異なる材質とすることができる。また、第2の導体12aの形成方法は、第1の導体4aの場合と同様である。
また、この回路構造の変形例として、図2に示した回路体1を複数並べて配設したものであってもよい(図示せず)。
絶縁層3としてのDLC薄膜3a、及び、図2の実施形態においては中間層11としてのDLC薄膜11aは、含有する水素の原子割合が35%以上であり40%以下であるのが好ましい。水素の含有率をこの範囲に設定することで、DLC薄膜の内部応力の発生を抑制することができる。具体的には内部応力を0.5GPa以下に抑制することができる。これによりDLC薄膜が剥離するのを防ぐ効果を高めることができる。また、水素原子の原子割合が増えるほど絶縁性能を高めることができることから、水素の含有率を35%以上とするのが好ましく、さらに、水素の含有率を40%以下とすることによって、化学反応性を抑えることができ、安定性を保持することができ、また、膜強度(硬さ)をガラス程度(500HK)以上に確保することができる。
なお、被覆層5としてのDLC薄膜5aの仕様も前記の値を採用することができる。
さらに、各実施形態において、DLC薄膜からなる絶縁層3及び被覆層5を(少なくとも)二層有しているため、回路構造は、機械的強度が高いものとなる。また、DLC薄膜の厚さは薄くても十分な絶縁性能を有しているため、厚肉に形成する必要が無く、製造コストを低減することができる。また、特に絶縁層3(中間層11)を薄くすることができることから、回路体の全体の厚さを薄くでき、装置のコンパクト化が図れる。
2 熱伝導板
2a 金属板
3 絶縁層
3a DLC薄膜
4 回路部
4a 導体
5 被覆部
5a DLC薄膜
8 傾斜層
9 下地層
10 ヒートシンク
11 中間層
11a DLC薄膜
12 回路部
12a 導体
31 第1層
32 第2層
Claims (5)
- 熱伝導板と、この熱伝導板上に絶縁層を介して設けられた回路部と、を備えた回路構造において、前記絶縁層がダイヤモンドライクカーボンの薄膜からなり、
前記絶縁層と前記熱伝導板との間に、シリコンを含みその含有率が当該絶縁層に向かって減少するとともに当該絶縁層との境界部で前記含有率をゼロとする傾斜層が介在していることを特徴とする回路構造。 - 前記回路部の上に被覆層としてさらにダイヤモンドライクカーボンの薄膜が形成されている請求項1に記載の回路構造。
- 前記絶縁層と前記回路部とからなる層の上に、更に、ダイヤモンドライクカーボンの薄膜と回路部とを有した他の層を少なくとも一層備えている請求項1に記載の回路構造。
- 前記ダイヤモンドライクカーボンの薄膜は、含有する水素の原子割合が35%以上であり40%以下である請求項1〜3のいずれか一項に記載の回路構造。
- 前記傾斜層と前記熱伝導板との間に、チタン、クロム、ニッケルの少なくとも一つを含む下地層が介在している請求項1〜4のいずれか一項に記載の回路構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007043779A JP4946502B2 (ja) | 2007-02-23 | 2007-02-23 | 回路構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007043779A JP4946502B2 (ja) | 2007-02-23 | 2007-02-23 | 回路構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008210847A JP2008210847A (ja) | 2008-09-11 |
JP4946502B2 true JP4946502B2 (ja) | 2012-06-06 |
Family
ID=39786932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007043779A Expired - Fee Related JP4946502B2 (ja) | 2007-02-23 | 2007-02-23 | 回路構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4946502B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5707810B2 (ja) * | 2010-09-22 | 2015-04-30 | サンケン電気株式会社 | 半導体モジュールの製造方法 |
JP2012182413A (ja) * | 2011-02-10 | 2012-09-20 | Jtekt Corp | 制御回路構造 |
CN103794602A (zh) * | 2014-01-26 | 2014-05-14 | 哈尔滨鎏霞光电技术有限公司 | 一种全方位出光的高效led模组器件 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60128697A (ja) * | 1983-12-15 | 1985-07-09 | 住友電気工業株式会社 | 半導体素子搭載用多層配線基板 |
JPS63124555A (ja) * | 1986-11-14 | 1988-05-28 | Sumitomo Electric Ind Ltd | 半導体装置用基板 |
JPH07268607A (ja) * | 1994-03-31 | 1995-10-17 | Tdk Corp | ダイヤモンドライクカーボン薄膜を有する物品およびその製造方法 |
JPH1032213A (ja) * | 1996-07-17 | 1998-02-03 | Sanyo Electric Co Ltd | 半導体素子 |
JP4246827B2 (ja) * | 1998-12-15 | 2009-04-02 | Tdk株式会社 | ダイヤモンド状炭素膜を被覆した部材 |
WO2004053984A1 (ja) * | 2002-12-09 | 2004-06-24 | Kabushiki Kaisha Toyota Chuo Kenkyusho | 半導体素子放熱部材およびそれを用いた半導体装置ならびにその製造方法 |
JP2006245235A (ja) * | 2005-03-02 | 2006-09-14 | Toyota Central Res & Dev Lab Inc | 構造体、並びに、それを用いた半導体素子放熱部材及び半導体装置 |
-
2007
- 2007-02-23 JP JP2007043779A patent/JP4946502B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008210847A (ja) | 2008-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20090266599A1 (en) | Circuit board with high thermal conductivity and method for manufacturing the same | |
US9913378B2 (en) | Electronic sub-assembly, a method for manufacturing the same, and a printed circuit board with electronic sub-assembly | |
JPWO2009101664A1 (ja) | 半導体装置の製造方法 | |
JPH0758257A (ja) | 改良ヒートシンク能力を有する電子回路アセンブリ | |
KR101096114B1 (ko) | 일체형 전력 반도체 모듈 기판의 제조방법 | |
JP7552671B2 (ja) | 貫通電極基板 | |
JP4946502B2 (ja) | 回路構造 | |
JPH05243433A (ja) | 電子回路装置 | |
US20110303437A1 (en) | Heat-radiating substrate and method of manufacturing the same | |
CN207678068U (zh) | 一种超高导热型陶瓷基板 | |
WO2014087470A1 (ja) | 回路基板及びこの回路基板の製造方法 | |
JP2005040408A (ja) | 発熱素子 | |
JP4383866B2 (ja) | パワー電子ユニット | |
JPWO2016047702A1 (ja) | 電子部品搭載用基板およびそれを用いた発光装置 | |
JP2000100916A5 (ja) | ||
JP2010109044A (ja) | 配線基板及びこれを用いたプローブカード | |
US20190056186A1 (en) | Cooling device and method for producing the cooling device | |
JP3873535B2 (ja) | 回路基板 | |
TWI231586B (en) | Chip module having high heat dissipation property and its substrate | |
JP2017139303A (ja) | 回路構成体およびその製造方法 | |
KR100445409B1 (ko) | 반도체소자의금속배선형성방법 | |
US20110232950A1 (en) | Substrate and method for manufacturing the same | |
KR101116516B1 (ko) | 열적 특성이 개선된 전력 반도체 모듈용 메탈라이징 세라믹 기판 및 그 제조방법 | |
JP2012182413A (ja) | 制御回路構造 | |
JP3187784B2 (ja) | 改善された抵抗性のための薄膜cvdダイヤモンド被膜の表面加工方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110908 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110913 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120207 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120220 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |