WO2004019546A1 - ディジタル信号伝送システムおよび方法、送信装置および方法、並びに受信装置および方法 - Google Patents

ディジタル信号伝送システムおよび方法、送信装置および方法、並びに受信装置および方法 Download PDF

Info

Publication number
WO2004019546A1
WO2004019546A1 PCT/JP2003/010546 JP0310546W WO2004019546A1 WO 2004019546 A1 WO2004019546 A1 WO 2004019546A1 JP 0310546 W JP0310546 W JP 0310546W WO 2004019546 A1 WO2004019546 A1 WO 2004019546A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
processing
clock
frequency
division ratio
Prior art date
Application number
PCT/JP2003/010546
Other languages
English (en)
French (fr)
Inventor
Masaru Miyamoto
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corporation filed Critical Sony Corporation
Priority to US10/524,994 priority Critical patent/US7528891B2/en
Priority to EP03792756A priority patent/EP1533936A4/en
Publication of WO2004019546A1 publication Critical patent/WO2004019546A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H04N21/4341—Demultiplexing of audio and video streams
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20—Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23—Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236—Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H04N21/2368—Multiplexing of audio and video streams
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
    • H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434—Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/60—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals
    • H04N5/602—Receiver circuitry for the reception of television signals according to analogue transmission standards for the sound signals for digital sound signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41—Structure of client; Structure of client peripherals
    • H04N21/426—Internal components of the client ; Characteristics thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/04—Synchronising
    • H04N5/05—Synchronising circuits with arrangements for extending range of synchronisation, e.g. by using switching between several time constants

Definitions

  • Digital signal transmission system and method transmitting apparatus and method, and receiving apparatus and method
  • the present invention relates to a digital signal transmission system and method, a transmission apparatus and method, and a reception apparatus and method, and in particular, a digital signal transmission system suitable for use in an apparatus for reproducing an audio reference clock from a video reference clock. And a method, a transmitting apparatus and method, and a receiving apparatus and method. Background art
  • a video reference clock for processing the digital video signal on the receiver side and an audio reference clock for processing the digital audio signal are reproduced. There is a need.
  • the frequency of the audio reference clock may differ depending on the audio signal to be transmitted.
  • a plurality of PLL (Phase Locked Loop) circuits corresponding to the respective frequencies are provided in the receiving apparatus to reproduce audio reference clocks of different frequencies.
  • PLL Phase Locked Loop
  • the present invention has been made in view of such a situation, and it is an object of the present invention to be able to reproduce multiple frequency queries with a simple configuration.
  • a transmitter generates clock information generating means for generating a first clock and a second clock, and frequency information output means for outputting frequency information on the frequency of the first clock.
  • clock information generating means for generating a first clock and a second clock
  • frequency information output means for outputting frequency information on the frequency of the first clock.
  • a first signal processing means for processing the first signal based on the first clock to output a first digital signal, and a second signal based on the second clock generated by the clock generation means.
  • a second signal processing means for processing and outputting a second digital signal, a second clock generated by the clock generation means, frequency information output by the frequency information output means, and the first signal processing means
  • a transmitting means for transmitting the output first digital signal and the second digital signal output from the second signal processing means, wherein the receiving apparatus receives the signal transmitted by the transmitting means.
  • Receiving means for dividing ratio information generating means for generating division ratio information representing the dividing rate based on frequency information extracted from the signal received by the receiving means, and received by the receiving means
  • a second clock extracted from the item, based on the division ratio information characterized in that it comprises a clock reproducing means for reproducing the first clock.
  • a digital signal transmission method includes: a transmission method of a transmission device comprising: a clock generation step of generating a first clock and a second clock; a frequency information output step of outputting frequency information on a frequency of the first clock; A first signal processing step of processing the first signal to output a first digital signal based on the first clock generated by the processing of the clock generation step, and the processing of the clock generation step A second signal processing step of processing the second signal to output a second digital signal based on the second query generated by the second query processing; A second clock, frequency information output by the processing of the frequency information output step, a first digital signal output by the processing of the first signal processing step, And a transmitting step of transmitting the second digital signal output by the processing of the second signal processing step, and the receiving method of the receiving apparatus receiving the signal transmitted by the processing of the transmitting step.
  • a first clock and a second clock are generated on the transmission device side, and frequency information on the frequency of the first clock is output, and the generated first clock is generated.
  • the first signal is processed based on the and the frequency information, and the second signal is processed based on the generated second clock.
  • a second clock, frequency information, a processed first digital signal, and a processed second digital signal are then transmitted to the receiver.
  • division ratio information representing the division ratio is generated based on the frequency information extracted from the received signal, and the second clock extracted from the received signal and the division ratio
  • the first clock is regenerated based on the information.
  • the transmitting apparatus of the present invention comprises: clock generation means for generating a first clock and a second clock; frequency information output means for outputting frequency information on the frequency of the first clock; and clock generation means A first signal processing means for processing the first signal to output a first digital signal based on the first clock, and a second signal generated by the clock generation means; A second signal processing means for processing a second signal to output a second digital signal; a second clock generated by the clock generation means; frequency information output by the frequency information output means; And transmitting means for transmitting the first digital signal output by the signal processing means and the second digital signal output by the second signal processing means.
  • the transmission method of the present invention comprises a clock generation step of generating a first clock and a second clock, a frequency information output step of outputting frequency information on a frequency of the first clock, and a clock generation step.
  • the first clock and the second clock are generated, frequency information on the frequency of the first clock is output, and the first clock and the frequency information are generated.
  • a signal of 1 is processed and a second signal is processed based on the second clock.
  • a second clock, frequency information, a processed first digital signal, and a processed second digital signal are transmitted.
  • a receiving apparatus comprises: receiving means for receiving a signal including a first digital signal transmitted from a transmitting apparatus, a second digital signal, frequency information on a first clock, and a second clock; A division ratio information generation unit that generates division ratio information representing a division ratio based on frequency information extracted from the signal received by the communication unit, a second clock received by the reception unit, and the division ratio information And clock recovery means for recovering the first clock based on the division ratio information generated by the generation means.
  • the clock recovery means comprises: first dividing means for dividing a second clock extracted from the signal received by the receiving means by a first dividing ratio to generate a signal of a reference frequency; The signal of the reference frequency generated by the first frequency dividing means is compared with the phase of the signal of the comparison frequency, and the phase comparing means for outputting a phase error signal and the error signal outputted by the phase comparing means are smoothed.
  • a smoothing means, an oscillation means controlled based on an output from the smoothing means, and oscillating a signal of a constant frequency, and a signal of a constant frequency oscillated by the oscillation means generated by the division ratio generation means Second division means for dividing by the second division ratio based on the circumference ratio information, and a division ratio generated by the division ratio information generation means for the signal generated by the second division means. Based on the information, according to the third division ratio A third frequency dividing means for frequency dividing, and a fourth frequency dividing means for generating a signal of a comparison frequency by dividing the signal generated by the third frequency dividing means by a fourth frequency dividing ratio And can be provided.
  • a receiving method comprises: a receiving step of receiving a signal including a first digital signal transmitted by a transmitting device, a second digital signal, frequency information on a first clock, and a second clock; A division ratio information generation step of generating division ratio information representing a division ratio based on frequency information extracted from the signal received by the processing of (d), a second clock received by the processing of the reception step, and And a clock recovery step of recovering the first clock based on the division ratio information generated by the processing of the division ratio information generation step.
  • a second clock extracted from the signal received in the processing of the receiving step is divided by a first dividing ratio to generate a signal of a reference frequency.
  • a phase comparison step of generating a phase error signal by comparing the phase of the signal of the comparison frequency with the signal of the reference frequency generated by the processing of the first division step and the first division step; It is oscillated by the processing of the oscillation step, the oscillation step of oscillating a signal of a fixed frequency based on the smoothing step of smoothing the error signal generated by the processing of the step, the signal smoothed by the processing of the smoothing step, A second division step of dividing a signal of a fixed frequency by a second division ratio based on division ratio information generated by the processing of the division ratio generation step; Processing of cyclic steps A third division step of dividing the signal generated by the third division ratio by the third division ratio based on the division ratio information generated by the processing of the division ratio generation step; The signal generated by the process of (4) may be divided by a fourth dividing ratio to
  • FIG. 1 is a block diagram showing the configuration of an embodiment of a digital signal transmission system to which the present invention is applied.
  • FIG. 2 is a block diagram showing the configuration of the audio PLL unit of FIG.
  • FIG. 3 is a diagram for explaining combinations of sampling frequencies and division ratios.
  • FIG. 4 is a flowchart for explaining transmission processing of the transmission apparatus of FIG.
  • FIG. 5 is a flowchart explaining the reception process of the receiving apparatus of FIG.
  • FIG. 6 is a flow chart for explaining the operation of the audio PLL unit of FIG. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 shows the configuration of an embodiment of a digital signal transmission system to which the present invention is applied. Note that a system does not matter whether a plurality of devices are logically gathered or not, and whether devices of each configuration are in the same case.
  • a transmitter 1 for transmitting a digital signal is connected via a cable 3 to a receiver 2 for receiving a digital signal.
  • the transmitting device 1 is composed of, for example, a set top box, a DVD (Digital Versate / Video Disc) player, etc.
  • the receiving device 2 is composed of, for example, a television receiver, a monitor or the like.
  • the transmitter 1 selects a PLL (Phase Locked Loop) unit 1 1 that generates a pixel clock and an audio query, and a sampling frequency F s, and outputs the information F s information F s selection Part 12 is provided. Also, the transmitting device 1 is provided with an audio signal processing unit 13 which processes audio signals and outputs digital audio data, and a video signal processing unit 14 which processes video signals and outputs digital video data. ing. Also, the transmitting device 1 is provided with a modulation unit 15 that modulates and transmits a pixel clock, Fs information, digital audio data, and digital video data.
  • PLL Phase Locked Loop
  • the reception device 2 is provided with a demodulation unit 31 that receives and demodulates the signal transmitted from the transmission device 1 and outputs a pixel clock, Fs information, audio data, and video data. Also, in the receiving device 2, an F s decoding unit 32 that generates values P and Q, which are division ratio information, based on the F s information extracted by the demodulation unit 31, and the values P and Q thereof. Based on the above, an audio PLL unit 33 is provided to reproduce an audio query from the pixel clock extracted by the demodulation unit 31. Also, the receiving device 2 is provided with a video signal processing unit 34 for processing digital video data, and an audio signal processing unit 35 for processing digital audio data.
  • the audio PLL unit 33 is configured as shown in FIG.
  • the audio PLL unit 33 divides the frequency of the pixel clock extracted by the demodulator 31 and outputs a reference frequency signal F r, and the phase of the reference frequency signal F r is compared with that of the divider 51.
  • a phase comparator 52 is provided which compares the phase of the frequency signal F c and outputs a phase error signal.
  • the audio PLL unit 33 is controlled by a control voltage output from the loop filter unit 53 and the loop filter unit 53 that smooth the error signal output from the phase comparison unit 52, and a signal F having a constant frequency is output.
  • VC0 (Voltage Control Circuit) section 54 that oscillates o is provided.
  • F r, F c and F o are used as a symbol indicating the type of signal and also as a symbol indicating the frequency. Other signals are the same.
  • the signal Fo outputted by the VC0 unit 54 is divided based on the value P outputted by the F s decoding unit 32 and the audio of the frequency of 3 8 4 F s is divided.
  • the variable clock section 55 which outputs an odd port, and the audio clock with a frequency of 3 8 4 8 Fs are divided based on the value Q output by the F s decoding section, and a signal of a fixed frequency is generated.
  • a variable divider unit 56 that outputs F m is provided.
  • the decimating unit 33 is provided with a deviating unit 57 that divides the signal F m and outputs the signal F c of the comparison frequency.
  • the frequency F o is It can be kept constant regardless of the sampling frequency F s.
  • the division ratio Q of the variable divider unit 56 is 3 84 F sl, 3 84 F s 2, 3 8 4 F s 3..., As in 1, m, n. By selecting the ratio to the number F m, F m can be kept constant regardless of F s.
  • the pixel clock is 27 MHz
  • the division ratio (fixed) of divider 51 is 270
  • the division ratio (fixed) of divider 57 is 644
  • the frequency of reference frequency signal F r is The frequency of 1 kHz and the comparison frequency signal F c is 1 kHz.
  • the sampling frequency F s is one of three types: 96 kHz, 48 kHz, and 32 kHz.
  • the frequency of the signal F o oscillated by the VC0 block 54 is set to 3 6. 8 64 MHz, which is 3 8 4 times the least common multiple (96 kHz) of these three types of F s.
  • the frequency of the signal Fm output from the variable divider unit 5 6 is The maximum common divisor of 3 8 4 times (3 6. 8 6 4 MHz, 1 8. 4 2 3 MHz, and 1 2. 2 8 8 MHz) of the frequency F s 6.14 Hz.
  • Figure 3 shows the values of P, Q, and F s based on numerical examples.
  • the F s decoding unit 32 generates P and Q, which are division ratio information, from F s information, which is information of sampling frequency. Instead of sending, P and Q may be sent directly.
  • step S1 the Fs selection unit 12 selects, based on an instruction from the user, which one of 96 kHz, 48 kHz, and 32 kHz is used as the audio sampling frequency to be used.
  • step S2 the PLL unit 1 1 generates a pixel clock and generates an audio clock in synchronization with the pixel clock.
  • step S3 the video signal processing unit 14 processes the video signal based on the pixel clock generated by the PLL unit 11 and outputs it as digital video data.
  • step S4 the audio signal processing unit 13 processes the audio signal based on the audio clock generated by the PLL unit 11 and outputs it as digital audio data.
  • step S 5 the modulation unit 15 has the digital video data output from the video signal processing unit 14, the digital audio data output from the audio signal processing unit 13, and the pixel data output from the PLL unit 11. And F s Modulates the F s information output from the selection section 12 and transmits it to the receiver 2 via the cable 3.
  • the demodulator 31 demodulates the signal received from the transmitter 1 via the cable 3 and extracts digital video data, digital audio data, pixel clock, and Fs information.
  • step S 22 the F s decoding unit 32 is based on the F s information output from the demodulation unit 31 and information on the division ratio to be supplied to the variable device 5 5 and the variable device 5 6. And generate P and Q, and output them to the audio PLL unit 33. That is, as shown in FIG. 3, when Fs information represents 96 kHz, P is 1 and Q is 6. ? 5 When the information is 48 kHz, P is 2 and Q is 3. At 32 kHz, P is 3 and Q is 2.
  • the audio PLL unit 33 divides the pixel clock supplied from the demodulation unit 31 based on the division ratio information P and Q supplied from the F s decoding unit 32. , Play audio clock. The details of the process will be described later with reference to the flow chart of FIG.
  • step S24 the video signal processing unit 34 processes the video data also supplied from the demodulation unit 31 based on the pixel clock supplied from the demodulation unit 31.
  • step S 25 the audio signal processing unit 35 processes the audio data supplied from the demodulation unit 31 based on the audio data supplied from the audio PLL unit 33.
  • step S31 the divider unit 5 1 divides the pixel clock supplied from the demodulation unit 31 and outputs a reference frequency signal F r.
  • step S32 the phase comparator 52 compares the phase of the reference frequency signal F r output from the divider 51 with the phase of the comparison frequency signal F c output from the divider 57. Output a phase error signal.
  • step S33 the loop filter unit 53 smooths the error signal output from the phase comparison unit and outputs the control voltage of the VC0 unit 54.
  • step S 34 (The 0 section 54 is controlled by the loop filter section 53 to output a signal F o of a constant frequency.
  • step S 35 the variable debug unit 55 divides the signal Fo of a constant frequency output from the VC 0 unit 54 based on the information P of the division ratio supplied by the F s decoding unit 32, Output audio clock 384 F s.
  • step S 36 the variable driver unit 5 6 uses the audio clock 3 84 F s output from the variable driver unit 5 5 based on the information Q of the division ratio supplied by the F s decoding unit 32. Divide and divide, and output a signal Fm of a fixed frequency.
  • step S 37 the divider unit 57 divides the signal Fm of a predetermined frequency output from the variable driver unit 56, and outputs the comparison frequency signal Fc to the phase comparison unit 52.
  • the operation of the above-mentioned audio PLL unit 33 will be further described using a specific numerical example.
  • the frequency of the signal F o oscillated by the 0 portion 54 is 36. 864 MHz
  • the sampling frequency F s is 96 kHz, as shown in FIG.
  • the ratio P is set to 1 and the frequency of the output signal of the variable divider 55 is 3 6. 864 MHz.
  • the present invention can be applied even if the number is two or four or more.
  • the common VC0 can be used on the receiving side.
  • the frequency of the comparison signal can be kept constant on the receiving side.
  • steps of performing the series of processes described above in this specification may be processes performed chronologically in the order described, as well as parallel processes or individual processes even if they are not necessarily performed in time series. It also includes the processing to be performed.
  • the present invention can be applied to the case of processing other signals.
  • Industrial applicability As described above, according to the first aspect of the present invention, it is possible to realize a system capable of generating the first clock of a plurality of different frequencies in the receiving apparatus. In particular, it is possible to realize a simple, inexpensive, and compact system.
  • the second aspect of the present invention it is possible to realize a transmitting device capable of causing the receiving device to generate the first clock of a plurality of different frequencies.
  • a transmitter that can simplify the configuration of the receiver, make it inexpensive, and miniaturize it.
  • the third aspect of the present invention it is possible to generate first quotients of a plurality of different frequencies.

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Television Receiver Circuits (AREA)

Description

明細書
ディジタル信号伝送システムおよび方法、 送信装置および方法、 並びに受信装置 および方法 技術分野
本発明はディジタル信号伝送システムおよび方法、 送信装置および方法、 並び に受信装置および方法に関し、 特に、 ビデオ基準クロックからオーディオ基準ク 口ックを再生するような装置に用いて好適なディジタル信号伝送システムおよび 方法、 送信装置および方法、 並びに受信装置および方法に関する。 背景技術
送信装置から受信装置に、 例えば、 ディジタルビデオ信号とディジタルオーデ ィォ信号を伝送する場合、 受信装置側でディジタルビデオ信号を処理するビデオ 基準クロックと、 ディジタルオーディオ信号を処理するオーディオ基準クロック を再生する必要がある。
ところで、 オーディオ基準クロックの周波数は、 送信するオーディオ信号によ つて異なる場合がある。 従来このような場合、 受信装置にそれぞれの周波数に対 応する複数の PLL (Phase Locked Loop) 回路を設け、 異なる周波数のオーデ ィォ基準クロックを再生していた。 その結果、 構成が複雑になり、 装置が大型化 し、 かつコス ト高となる課題があった。 発明の開示
本発明はこのような状況に鑑みてなされたものであり、 簡単な構成で、 複数の 周波数のク口ックを再生することができるようにするものである。
本発明のディジタル信号伝送システムは、 送信装置が、 第 1のクロックと第 2 のク口ックを生成するクロック生成手段と、 第 1のクロックの周波数に関する周 波数情報を出力する周波数情報出力手段と、 ク口ック生成手段により生成された 第 1のクロックに基づき、 第 1の信号を処理して第 1のディジタル信号を出力 する第 1の信号処理手段と、 クロック生成手段により生成された第 2のクロック に基づき、 第 2の信号を処理して第 2のディジタル信号を出力する第 2の信号処 理手段と、 クロック生成手段により生成された第 2のクロック、 周波数情報出力 手段により出力された周波数情報、 第 1の信号処理手段より出力された第 1のデ ィジタル信号、 および第 2の信号処理手段より出力された第 2のディジタル信号 を送信する送信手段とを含み、 受信装置が、 送信手段により送信された信号を受 信する受信手段と、 受信手段により受信された信号から抽出された周波数情報に 基づき、 分周比を表す分周比情報を生成する分周比情報生成手段と、 受信手段に より受信された信号から抽出された第 2のクロックと、 分周比情報に基づいて、 第 1のクロックを再生するクロック再生手段とを備えることを特徴とする。 本発明のディジタル信号伝送方法は、 送信装置の送信方法が、 第 1のクロック と第 2のクロックを生成するクロック生成ステップと、 第 1のクロックの周波数 に関する周波数情報を出力する周波数情報出力ステップと、 ク口ック生成ステツ プの処理により生成された第 1のクロックに基づき、 第 1の信号を処理して第 1 のディジタル信号を出力する第 1の信号処理ステップと、 クロック生成ステップ の処理により生成された第 2のク口ックに基づき、 第 2の信号を処理して第 2の ディジタル信号を出力する第 2の信号処理ステップと、 ク口ック生成ステップの 処理により生成された第 2のクロック、 周波数情報出力ステップの処理により出 力された周波数情報、 第 1の信号処理ステップの処理により出力された第 1のデ ィジタル信号、 および第 2の信号処理ステップの処理により出力された第 2のデ イジタル信号を送信する送信ステップとを含み、 受信装置の受信方法が、 送信ス テツプの処理により送信された信号を受信する受信ステップと、 受信ステップの 処理により受信された信号から抽出された周波数情報に基づき、 分周比を表す分 周比情報を生成する分周比情報生成ステップと、 受信ステップの処理により受信 された信号から抽出された第 2のクロックと、 分周比情報に基づいて、 第 1のク 口ックを再生するク口ック再生ステップとを含むことを特徴とする。 本発明のディジタル信号伝送システムおよび方法においては、 送信装置側で、 第 1のクロックと第 2のクロックが生成され、 第 1のクロックの周波数に関する 周波数情報が出力され、 生成された第 1のクロックと周波数情報に基づき、 第 1 の信号が処理され、 生成された第 2のクロックに基づき、 第 2の信号が処理され る。 そして、 第 2のクロック、 周波数情報、 処理された第 1のディジタル信号、 および処理された第 2のディジタル信号が受信装置に送信される。 受信装置側で は、 受信された信号から抽出された周波数情報に基づき、 分周比を表す分周比情 報が生成され、 受信された信号から抽出された第 2のクロックと、 分周比情報に 基づいて、 第 1のクロックが再生される。
本発明の送信装置は、 第 1のクロックと第 2のクロックを生成するクロック生 成手段と、 第 1のクロックの周波数に関する周波数情報を出力する周波数情報出 力手段と、 クロック生成手段により生成された第 1のクロックに基づき、 第 1の 信号を処理して第 1のディジタル信号を出力する第 1の信号処理手段と、 クロッ ク生成手段により生成された第 2のク口ックに基づき、 第 2の信号を処理して第 2のディジタル信号を出力する第 2の信号処理手段と、 クロック生成手段により 生成された第 2のクロック、 周波数情報出力手段により出力された周波数情報、 第 1の信号処理手段により出力された第 1のディジタル信号、 および第 2の信号 処理手段により出力された第 2のディジタル信号を送信する送信手段とを備える こと特徴とする。
本発明の送信方法は、 第 1のクロックと第 2のクロックを生成するクロック生 成ステップと、 第 1のクロックの周波数に関する周波数情報を出力する周波数情 報出力ステップと、 ク口ック生成ステップの処理により生成された第 1のクロッ クに基づき、 第 1の信号を処理して第 1のディジタル信号を出力する第 1の信号 処理ステップと、 ク口ック生成ステップの処理により生成された第 2のクロック に基づき、 第 2の信号を処理して第 2のディジタル信号を出力する第 2の信号処 理ステップと、 クロック生成ステップの処理により生成された第 2のクロック、 周波数情報出力ステップの処理により出力された周波数情報、 第 1の信号処理ス テップの処理により出力された第 1のディジタル信号、 および第 2の信号処理ス テツプの処理により出力された第 2のディジタル信号を送信する送信ステップと を含むこと特徴とする。
本発明の送信装置および方法においては、 第 1のクロックと第 2のクロックが 生成され、 第 1のクロックの周波数に関する周波数情報が出力され、 生成された 第 1のクロックと周波数情報に基づき、 第 1の信号が処理され、 第 2のクロック に基づき、 第 2の信号が処理される。 第 2のクロック、 周波数情報、 処理された 第 1のディジタル信号、 および処理された第 2のディジタル信号が送信される。 本発明の受信装置は、 送信装置から送信された第 1のディジタル信号、 第 2の ディジタル信号、 第 1のクロックに関する周波数情報、 および第 2のクロックを 含む信号を受信する受信手段と、 受信手段により受信された信号から抽出された 周波数情報に基づき、 分周比を表す分周比情報を生成する分周比情報生成手段と、 受信手段により受信された第 2のクロックと、 分周比情報生成手段により生成さ れた分周比情報に基づいて、 第 1のクロックを再生するクロック再生手段とを備 えることを特徴とする。
前記クロック再生手段には、 受信手段により受信された信号から抽出された第 2のクロックを、 第 1の分周比で分周して基準周波数の信号を生成する第 1の分 周手段と、 第 1の分周手段により生成された基準周波数の信号と、 比較周波数の 信号の位相を比較し、 位相誤差信号を出力する位相比較手段と、 位相比較手段に より出力された誤差信号を平滑する平滑手段と、 平滑手段からの出力に基づいて 制御され、 一定の周波数の信号を発振する発振手段と、 発振手段により発振され た一定の周波数の信号を、 分周比生成手段により生成された分周比情報に基づい て、 第 2の分周比により分周する第 2の分周手段と、 第 2の分周手段により生成 された信号を分周比情報生成手段により生成された分周比情報に基づいて、 第 3 の分周比により分周する第 3の分周手段と、 第 3の分周手段により生成された信 号を、 第 4の分周比で分周して比較周波数の信号を生成する第 4の分周手段とを 備えるようにすることができる。 本発明の受信方法は、 送信装置により送信された第 1のディジタル信号、 第 2 のディジタル信号、 第 1のクロックに関する周波数情報、 および第 2のクロック を含む信号を受信する受信ステップと、 受信ステップの処理により受信された信 号から抽出された周波数情報に基づき、 分周比を表す分周比情報を生成する分周 比情報生成ステップと、 受信ステップの処理により受信された第 2のクロックと、 分周比情報生成ステップの処理により生成された分周比情報に基づいて、 第 1の クロックを再生するクロック再生ステップとを含むことを特徴とする。
前記ク口ック再生ステップには、 受信ステップの処理で受信された信号から抽 出された第 2のクロックを、 第 1の分周比で分周して基準周波数の信号を生成す る第 1の分周ステップと、 第 1の分周ステップの処理により生成された基準周波 数の信号と、 比較周波数の信号の位相を比較し、 位相誤差信号を生成する位相比 較ステップと、 位相比較ステップの処理により生成された誤差信号を平滑する平 滑ステップと、 平滑ステップの処理により平滑された信号に基づいて、 一定の周 波数の信号を発振する発振ステップと、 発振ステップの処理により発振された一 定の周波数の信号を、 分周比生成ステップの処理により生成された分周比情報に 基づいて、 第 2の分周比により分周する第 2の分周ステップと、 第 2の分周ステ ップの処理により生成された信号を、 分周比生成ステップの処理により生成され た分周比情報に基づいて、 第 3の分周比により分周する第 3の分周ステップと、 第 3の分周ステツプの処理により生成された信号を、 第 4の分周比で分周して比 較周波数の信号を生成する第 4の分周ステップとを含むを含ませるようにするこ とができる。
本発明の受信装置および方法においては、 受信された信号から抽出された周波 数情報に基づき、 分周比を表す分周比情報が生成され、 受信された第 2のクロッ クと分周比情報に基づいて、 第 1のクロックが再生される。 図面の簡単な説明 図 1は、 本発明を適用したディジタル信号伝送システムの一実施の形態の構成 を示すブロック図である。
図 2は、 図 1のオーディオ PLL部の構成を示すブロック図である。
図 3は、 サンプリング周波数と分周比の組み合わせを説明する図である。
図 4は、 図 1の送信装置の送信処理を説明するフローチャートである。
図 5は、 図 1の受信装置の受信処理を説明するフローチヤ一トである。
図 6は、 図 2のオーディオ PLL部の動作を説明するフローチヤ一トである。 発明を実施するための最良の形態
以下に、 本発明の実施の形態について図面を参照して説明する。 図 1は、 本発 明を適用したディジタル信号伝送システムの一実施の形態の構成を示している。 なお、 システムとは、 複数の装置が論理的に集合したものをいレ°、、 各構成の装置 が同一筐体中にあるか否かは問わない。 同図に示されるように、 このシステムに おいては、 ディジタル信号を送信する送信装置 1がディジタル信号を受信する受 信装置 2とケーブル 3を介して接続されている。 送信装置 1は、 例えば、 セット トップボックス、 DVD (Digital Versati le/Video Di sk) プレーヤ等により 構成され、 受信装置 2は、 例えば、 テレビジョン受信機、 モニター等で構成され る。
送信装置 1には、 ピクセルクロックとオーディオク口ックを生成する PLL (Phase Locked Loop) 部 1 1、 およびサンプリング周波数 F sを選択し、 そ の情報である F s情報を出力する F s選択部 1 2が設けられている。 また、 送信 装置 1には、 オーディオ信号を処理し、 ディジタルオーディオデータを出力する オーディオ信号処理部 1 3、 およびビデオ信号を処理し、 ディジタルビデオデー タを出力するビデオ信号処理部 1 4が設けられている。 また、 送信装置 1には、 ピクセルクロック、 F s情報、 ディジタルオーディオデータ、 およびディジタル ビデオデータを変調し、 送信する変調部 1 5が設けられている。 受信装置 2には、 送信装置 1から送信された信号を受信、 復調し、 ピクセルク ロック、 F s情報、 オーディオデータ、 およびビデオデータを出力する復調部 3 1が設けられている。 また、 受信装置 2には、 復調部 3 1により抽出された F s 情報に基づいて、 分周比の情報である値 Pと Qを生成する F sデコード部 3 2、 およびその値 Pと Qに基づいて、 復調部 3 1により抽出されたピクセルクロック からオーディオク口ックを再生するオーディオ PLL部 3 3が設けられている。 また、 受信装置 2には、 ディジタルビデオデータを処理するビデオ信号処理部 3 4、 およびディジタルオーディオデータを処理するオーディオ信号処理部 3 5が 設けられている。
オーディオ PLL部 3 3は、 図 2に示されるように構成されている。 オーディ ォ PLL部 3 3には、 復調部 3 1により抽出されたピクセルクロックを分周し、 基準周波数信号 F rを出力するデバイ ド部 5 1、 および基準周波数信号 F rの位 相と、 比較周波数信号 F cの位相を比較し、 位相誤差信号を出力する位相比較部 5 2が設けられている。 また、 オーディオ PLL部 3 3には、 位相比較部 5 2が 出力する誤差信号を平滑するループフィルタ部 5 3、 ループフィルタ部 5 3が出 力する制御電圧によって制御され、 一定の周波数の信号 F oを発振する VC0 (Vo ltage Contro l l ed Osc i l lator) 部 5 4が設けられている。
なお、 以下においては、 F r , F c , F oは、 信号の種類を表す記号として用 いられるとともに、 その周波数を表す記号としても用いられる。 その他の信号も 同様とされる。
また、 オーディオ PLL部 3 3には、 VC0部 5 4が出力する信号 F oを、 F sデ コード部 3 2が出力する値 Pに基づいて分周し、 3 8 4 F sの周波数のオーディ ォク口ックを出力する可変デバィ ド部 5 5、 および 3 8 4 F sの周波数のオーデ ィォクロックを、 F sデコード部が出力する値 Qに基づいて分周し、 一定の周波 数の信号 F mを出力する可変デバイ ド部 5 6が設けられている。 さらに、 オーデ ィォ？しし部3 3には、 信号 F mを分周し、 比較周波数の信号 F cを出力するデ バイ ド部 5 7が設けられている。 ここで異なるサンプリング周波数 F sの値を F s 1 , F s 2, F s 3，. . . としたとき、 信号 F oの周波数が、 サンプリング周波数 F s 1， F s 2 , F s 3 , . . . の公倍数の 3 8 4倍とすると、 信号 F oの値 a 3 8 4 F s i , b 3 8 4 F s 2 , c 3 8 4 F s 3 , . . . はそれぞれ等しくなる。 すなわち、 a 3 8 4 F s 1 = b 3 8 4 F s 2 = c 3 84 F s 3 , . . . ( a , b , c , ...は正 の整数） の関係が成立し、 このとき、 周波数 F oのそれぞれの値を、 それぞれ a , b， c , ...で割ると、 それぞれの値は、 3 8 4 F s l， 3 84 F s 2 , 3 84 F s 3. . . になる。
すなわち、 可変デバイ ド部 5 5の分周比 Pを、 a， b, c . . . のように、 各 3 8 4 F sとその公倍数 F oとの比に選ぶことにより、 周波数 F oをサンプリン グ周波数 F sに依らず、 一定に保つことができる。
また、 周波数 Fmが周波数 F s i , F s 2, F s 3. . . の公約数の 3 8 4倍 であるとすると、 3 8 4 F s l = 1 Fm, 3 8 4 F s 2 = mFm, 3 8 4 F s 3 = n Fm, . . . ( 1 , m, n， ...は正の整数） の関係が成立し、 こ のとき、 3 8 4 F s l， 3 8 4 F s 2 , 3 84 F s 3. . . を、 各々 1 , m， n...で割ると、 Fmになる。
可変デバイ ド部 5 6の分周比 Qを、 1， m， n . . . のように、 3 8 4 F s l， 3 84 F s 2 , 3 8 4 F s 3. . . と、 その公約数 F mとの比の値に選ぶことに より、 Fmを F sに依らず一定に保つことができる。
具体的な数値例を用いて説明する。 ピクセルクロックを 2 7MHz、 デバイ ド部 5 1の分周比 （固定） を 2 7 00 0、 デバイ ド部 5 7の分周比 （固定） を 6 1 4 4、 基準周波数信号 F rの周波数を 1 kHz、 および比較周波数信号 F cの周波数 を 1kHzとする。 サンプリング周波数 F sは、 9 6kHz、 4 8kHz、 および 3 2 kHzの 3種類のいずれかであるとする。 VC0部 5 4が発振する信号 F oの周波数 を、 この 3種類の F sの最小公倍数（9 6 kHz)の 3 8 4倍である 3 6. 8 64MHz とする。 可変デバイ ド部 5 6が出力する信号 Fmの周波数を、 3種類のサンプリ ング周波数 F sの 3 8 4倍 ( 3 6. 8 6 4 MHz, 1 8. 4 3 2MHz、 および 1 2. 2 8 8 MHz) の最大公約数である 6. 1 4 4 Hz とする。
図 3に、 数値例に基づく、 P、 Q、 および F sの値を示す。 このように F s、 P、 Qを選ぶことにより、 F sが変化しても F oと Fmを一定に保つことができ る。
すなわち、 F sの値が 9 6 kHzのとき、 Pの値は 1、 Qの値は 6とされ、 F s の値が 48 kHzのとき、 Pの値は 2、 Qの値は 3とされ、 F sの値が 3 2 kHzの とき、 Pの値は 3、 Qの値は 2とされる。
本実施の形態においては、 F sデコード部 3 2が、 サンプリング周波数の情報 である F s情報から、 分周比の情報である Pと Qを生成しているが、 送信装置 1 から F s情報を送信する代わりに、 Pと Qを直接送信しても良い。
次に、 図 4のフローチャートを参照して、 送信装置 1の送信処理について説明 する。 ステップ S 1において、 F s選択部 1 2は、 ユーザからの指示に基づいて、 使用するオーディオサンプリング周波数 F sが 9 6kHz、 4 8 kHz, または 3 2 kHzのいずれであるのかを選択する。 ステップ S 2において、 PLL部 1 1は、 ピ クセルクロックを生成するとともにピクセルクロックに同期して、 オーディオク ロックを生成する。 ステップ S 3において、 ビデオ信号処理部 1 4は、 PLL部 1 1により生成されたピクセルクロックに基づいて、 ビデオ信号を処理し、 デイジ タルビデオデータとして出力する。 ステップ S 4において、 オーディオ信号処理 部 1 3は、 PLL部 1 1により生成されたオーディオクロックに基づいてオーディ ォ信号を処理し、 ディジタルオーディオデータとして出力する。
ステップ S 5において、 変調部 1 5は、 ビデオ信号処理部 1 4より出力された ディジタルビデオデータ、 オーディオ信号処理部 1 3より出力されたディジタル オーディオデータ、 PLL部 1 1より出力されたピクセルク口ック、 および F s選 択部 1 2より出力された F s情報を変調し、 ケーブル 3を介して受信装置 2に送 信する。 次に、 図 5のフローチャートを参照して、 受信装置 2の受信処理について説明 する。 ステップ S 2 1において、 復調部 3 1は、 ケーブル 3を介して送信装置 1 から受信した信号を復調し、 ディジタルビデオデータ、 ディジタルオーディオデ ータ、 ピクセルクロック、 および F s情報を抽出する。 ステップ S 2 2において、 F sデコード部 3 2は復調部 3 1より出力された F s情報に基づいて、 可変デバ イ ド部 5 5と可変デバィ ド部 5 6に供給する分周比の情報である Pと Qを生成し、 オーディオ PLL部 3 3に出力する。 すなわち、 図 3に示されるように、 F s情 報が 9 6 kHzを表しているとき、 Pを 1 とし、 Qを 6とする。 ？ 5情報が4 8 kHz のとき、 Pは 2、 Qは 3とされ、 3 2 kHz のとき、 Pは 3、 Qは 2とされる。 ステップ S 2 3において、 オーディォ PLL部 3 3は、 復調部 3 1より供給さ れたピクセルクロックを、 F sデコード部 3 2より供給された分周比情報 P , Q に基づいて分周して、 オーディオクロックを再生する。 その処理の詳細は、 図 6 のフローチヤ一トを参照して後述する。
ステップ S 2 4において、 ビデオ信号処理部 3 4は、 復調部 3 1より供給され たピクセルクロックに基づいて、 やはり復調部 3 1より供給されたビデオデータ を処理する。 ステップ S 2 5において、 オーディオ信号処理部 3 5は、 復調部 3 1より供給されたオーディオデータを、 オーディオ PLL部 3 3より供給された オーディオク口ックに基づいて処理する。
次に、 図 6のフローチヤ一トを参照してオーディオ PLL部 3 3のオーディオ クロック再生処理について説明する。 ステップ S 3 1において、 デバイ ド部 5 1 は、 復調部 3 1より供給されたピクセルクロックを分周し、 基準周波数信号 F r を出力する。 ステップ S 3 2において、 位相比較部 5 2は、 デバイ ド部 5 1より 出力された基準周波数信号 F rと、 デバイ ド部 5 7より出力された比較周波数信 号 F cの位相を比較し、 位相誤差信号を出力する。 ステップ S 3 3において、 ル ープフィルタ部 5 3は、 位相比較部より出力された誤差信号を平滑し、 VC0部 5 4の制御電圧を出力する。 ステップ S 3 4において、 ( 0部5 4は、 ループフィ ルタ部 5 3によって制御され、 一定の周波数の信号 F oを出力する。 ステップ S 3 5において、 可変デバィ ド部 55は VC0部 54より出力された 一定の周波数の信号 F oを、 F sデコード部 32により供給された分周比の情報 Pに基づいて分周し、 オーディオクロック 384 F sを出力する。 ステップ S 3 6において、 可変デバィ ド部 5 6は、 可変デバィ ド部 5 5より出力されたオーデ ィォクロック 3 84 F sを、 F sデコード部 3 2により供給された分周比の情報 Qに基づいて分周し、'一定の周波数の信号 Fmを出力する。 ステップ S 37にお いて、 デバイ ド部 5 7は、 可変デバィ ド部 56より出力された一定の周波数の信 号 Fmを分周し、 比較周波数信号 F cを位相比較部 5 2に出力する。
以上のオーディオ PLL部 3 3における動作を、 具体的な数値例を用いてさら に説明する。 ピクセルクロックを 27MHz、 デバイド部 5 1の分周比 （固定） を 27000とすると、 可変デバイ ド 5 1の出力、 すなわち基準周波数信号 F rの 周波数は 1 kHz (= 2 700 OkHz/27000) となる。 (：0部54が発振する 信号 F oの周波数を、 36. 864 MHz とし、 今、 サンプリング周波数 F sを 9 6 kHz とすると、 図 3に示されるように、 可変デバィ ド部 55の分周比 Pとして 1が設定され、 可変デバイ ド部 5 5の出力信号の周波数は、 3 6. 864MHz
(= 384 X 9 6kHz) となる。 可変デバイ ド部 56の分周比 Qとして 6が設定 され、 可変デバイ ド部 56の出力信号の周波数 Fmは、 6. 1 44MHz (= 3 6. 8 6 4MHz/6) となる。 デバイ ド部 5 7の分周比 （固定） を 6 1 44とすると、 比較周波数信号 F cの周波数は、 基準周波数信号 F rの周波数と同じ 1 kHz (= 6 1 44kHz/6 144) となる。
また、 サンプリング周波数 F sが 48kHz である場合、 図 3に示されるように、 可変デバィ ド部 55の分周比 Pとして 2が設定され、 可変デバィド部 5 5の出力 信号の周波数は、 1 8. 432MHz (= 36. 864MHz/ 2 = 3 84 x 48 kHz) となる。 可変デバイ ド部 56の分周比 Qとして 3が設定され、 可変デバイ ド部 5 6の出力信号の周波数 Fmは、 やはり 6. 144MHz (= 1 8. 43 2MHz/3) と なる。 さらに、 サンプリング周波数 F sが 3 2kHzである場合、 図 3に示されるよう に、 可変デバィ ド部 55の分周比 Pとして 3が設定され、 可変デバィ ド部 5 5の 出力信号の周波数は、 1 2. 288MHz (= 36. 864 MHz/ 3 = 384 X 3 2 kHz) となる。 可変デバイ ド部 56の分周比 Qとして 2が設定され、 可変デバィ ド部 56の出力信号の周波数 Fmは、 やはり 6. 144 MHz (= 1 2. 288 MHz/ 2) となる。
このように、 サンプリング周波数 F sの値が変化しても、 (0部54の出カ信 号の周波数 F o、 および可変デバィ ド部 56の出力信号の周波数 Fmは変化せず、 その結果、 比較周波数信号 F cの周波数は一定に保たれる。
なお、 以上においては、 オーディオクロックの周波数の数を 3個としたが、 2 個、 または 4個以上であっても、 本発明は適用することが可能である。
このように送信側において、 サンプリング周波数が変化しても、 受信側におい て、 共通の VC0を使用することができる。 また、 送信側において、 サンプリン グ周波数が変化しても、 受信側において、 比較信号の周波数を一定に保つことが できる。 これにより、 例えば、 ビデオのディジタルデータとオーディオのデイジ タルデータを一緒に伝送する場合、 受信側でビデオの基準ク口ックからオーディ ォの基準クロックを再生するのに、 比較的安価で、 小型のシステムを構築するこ とができる。 このため、 オーディオの基準クロックを伝送する必要がなくなり、 伝送効率を上げることができる。
なお、 本明細書において上述した一連の処理を実行するステップは、 記載され た順序に沿って時系列的に行われる処理はもちろん、 必ずしも時系列的に処理さ れなく とも、 並列的あるいは個別に実行される処理をも含むものである。
以上においては、 ビデオ信号とオーディオ信号を処理する場合を例として説明 したが、 その他の信号を処理する場合にも、 本発明は適用することが可能である。 産業上の利用可能性 以上の如く、 第 1の本発明によれば、 複数の異なる周波数の第 1のクロックを 受信装置において生成することが可能なシステムを実現することができる。 特に、 構成が簡単で、 安価で、 小型のシステムを実現することが可能となる。
第 2の本発明によれば、 複数の異なる周波数の第 1のクロックを受信装置に生 成させることが可能な送信装置を実現することができる。 特に、 受信装置の構成 を簡単にし、 安価にし、 小型化させることが可能な送信装置を提供することがで さる。
第 3の本発明によれば、 複数の異なる周波数の第 1のク口ックを生成すること ができる。 特に、 そのための構成が複雑になったり、 大型化すること、 また、 高 価になることを抑制することができる。

Claims

請求の範囲
1 . 送信装置と受信装置から構成されるディジタル信号伝送システムにおいて、 前記送信装置は、
第 1のクロックと第 2のクロックを生成するク口ック生成手段と、
前記第 1のクロックの周波数に関する周波数情報を出力する周波数情報出力 手段と、
前記クロック生成手段により生成された前記第 1のクロックに基づき、 第 1 の信号を処理して第 1のディジタル信号を出力する第 1の信号処理手段と、
前記ク口ック生成手段により生成された前記第 2のク口ックに基づき、 第 2 の信号を処理して第 2のディジタル信号を出力する第 2の信号処理手段と、
前記ク口ック生成手段により生成された前記第 2のクロック、 前記周波数情 報出力手段により出力された前記周波数情報、 前記第 1の信号処理手段より出力 された前記第 1のディジタル信号、 および前記第 2の信号処理手段より出力され た前記第 2のディジタル信号を送信する送信手段と
を備え、
前記受信装置は、
前記送信手段により送信された信号を受信する受信手段と、
前記受信手段により受信された信号から抽出された前記周波数情報に基づき、 分周比を表す分周比情報を生成する分周比情報生成手段と、
前記受信手段により受信された信号から抽出された前記第 2のクロックと、 前記分周比情報に基づいて、 前記第 1のクロックを再生するクロック再生手段と を備えることを特徴とするディジタル信号伝送システム。
2 . 送信装置と受信装置から構成されるディジタル信号伝送システムのデイジ タル信号伝送方法において、
前記送信装置の送信方法は、
第 1のクロックと第 2のクロックを生成するク口ック生成ステップと、 前記第 1のク口ックの周波数に関する周波数情報を出力する周波数情報出力 ステップと、
前記ク口ック生成ステップの処理により生成された前記第 1のク口ックに基 づき、 第 1の信号を処理して第 1のディジタル信号を出力する第 1の信号処理ス テツプと、
前記ク口ック生成ステップの処理により生成された前記第 2のク口ックに基 づき、 第 2の信号を処理して第 2のディジタル信号を出力する第 2の信号処理ス テツプと、
前記ク口ック生成ステップの処理により生成された前記第 2のクロック、 前 記周波数情報出力ステップの処理により出力された前記周波数情報、 前記第 1の 信号処理ステップの処理により出力された前記第 1のディジタル信号、 および前 記第 2の信号処理ステツプの処理により出力された前記第 2のディジタル信号を 送信する送信ステップと
を含み、
前記受信装置の受信方法は、
前記送信ステップの処理により送信された信号を受信する受信ステップと、 前記受信ステップの処理により受信された信号から抽出された前記周波数情 報に基づき、 分周比を表す分周比情報を生成する分周比情報生成ステップと、 前記受信ステップの処理により受信された信号から抽出された前記第 2のク ロックと、 前記分周比情報に基づいて、 前記第 1のクロックを再生するクロック 再生ステップと
を含むことを特徴とするディジタル信号伝送方法。
3 . 第 1のディジタル信号と第 2のディジタル信号を送信する送信装置におい て、
第 1のクロックと第 2のクロックを生成するク口ック生成手段と、
前記第 1のク口ックの周波数に関する周波数情報を出力する周波数情報出力手 段と、 前記ク口ック生成手段により生成された前記第 1のク口ックに基づき、 第 1の 信号を処理して前記第 1のディジタル信号を出力する第 1の信号処理手段と、 前記ク口ック生成手段により生成された前記第 2のク口ックに基づき、 第 2の 信号を処理して前記第 2のディジタル信号を出力する第 2の信号処理手段と、 前記クロック生成手段により生成された前記第 2のクロック、 前記周波数情報 出力手段により出力された前記周波数情報、 前記第 1の信号処理手段により出力 された前記第 1のディジタル信号、 および前記第 2の信号処理手段により出力さ れた前記第 2のディジタル信号を送信する送信手段と
を備えること特徴とする送信装置。
4 . 第 1のディジタル信号と第 2のディジタル信号を送信する送信装置の送信 方法において、
第 1のクロックと第 2のクロックを生成するク口ック生成ステップと、 前記第 1のク口ックの周波数に関する周波数情報を出力する周波数情報出カス テツプと、
前記ク口ック生成ステップの処理により生成された前記第 1のク口ックに基づ き、 第 1の信号を処理して前記第 1のディジタル信号を出力する第 1の信号処理 ステップと、
前記ク口ック生成ステップの処理により生成された前記第 2のク口ックに基づ き、 第 2の信号を処理して前記第 2のディジタル信号を出力する第 2の信号処理 ステップと、
前記クロック生成ステップの処理により生成された前記第 2のクロック、 前記 周波数情報出力ステップの処理により出力された前記周波数情報、 前記第 1の信 号処理ステップの処理により出力された前記第 1のディジタル信号、 および前記 第 2の信号処理ステップの処理により出力された前記第 2のディジタル信号を送 信する送信ステップと
を含むこと特徴とする送信方法。
5 . 第 1のディジタル信号と第 2のディジタル信号を受信する受信装置におい て、
送信装置から送信された前記第 1のディジタル信号、 前記第 2のディジタル信 号、 第 1のクロックに関する周波数情報、 および第 2のクロックを含む信号を受 信する受信手段と、
前記受信手段により受信された信号から抽出された前記周波数情報に基づき、 分周比を表す分周比情報を生成する分周比情報生成手段と、
前記受信手段により受信された前記第 2のクロックと、 前記分周比情報生成手 段により生成された前記分周比情報に基づいて、 前記第 1のク口ックを再生する クロック再生手段と
を備えることを特徴とする受信装置。 .
6 . 前記クロック再生手段は、
前記受信手段により受信された信号から抽出された前記第 2のクロックを、 第 1の分周比で分周して基準周波数の信号を生成する第 1の分周手段と、
前記第 1の分周手段により生成された前記基準周波数の信号と、 比較周波数 の信号の位相を比較し、 位相誤差信号を出力する位相比較手段と、
前記位相比較手段により出力された前記誤差信号を平滑する平滑手段と、 前記平滑手段からの出力に基づいて制御され、 一定の周波数の信号を発振す る発振手段と、
前記発振手段により発振された前記一定の周波数の信号を、 前記分周比生成 手段により生成された前記分周比情報に基づいて、 第 2の分周比により分周する 第 2の分周手段と、
前記第 2の分周手段により生成された信号を、 前記分周比情報生成手段によ り生成された前記分周比情報に基づいて、 第 3の分周比により分周する第 3の分 周手段と、
前記第 3の分周手段により生成された信号を、 第 4の分周比で分周して前記 比較周波数の信号を生成する第 4の分周手段と を備えることを特徴とする請求の範囲第 5項に記載の受信装置。
7 . 第 1のディジタル信号と第 2のディジタル信号を受信する受信装置の受信 方法において、
送信装置により送信された前記第 1のディジタル信号、 前記第 2のディジタル 信号、 第 1のクロックに関する周波数情報、 および第 2のクロックを含む信号を 受信する受信ステップと、
前記受信ステップの処理により受信された信号から抽出された前記周波数情報 に基づき、 分周比を表す分周比情報を生成する分周比情報生成ステップと、 前記受信ステップの処理により受信された前記第 2のクロックと、 前記分周比 情報生成ステップの処理により生成された前記分周比情報に基づいて、 前記第 1 のク口ックを再生するクロック再生ステップと
を含むことを特徴とする受信方法。
8 . 前記クロック再生ステップは、
前記受信ステップの処理で受信された信号から抽出された前記第 2のク口ッ クを、 第 1の分周比で分周して基準周波数の信号を生成する第 1の分周ステップ と、
前記第 1の分周ステツプの処理により生成された前記基準周波数の信号と、 比較周波数の信号の位相を比較し、 位相誤差信号を生成する位相比較ステツプと、 前記位相比較ステップの処理により生成された前記誤差信号を平滑する平滑 ステップと、
前記平滑ステップの処理により平滑された信号に基づいて、 一定の周波数の 信号を発振する発振ステップと、
前記発振ステップの処理により発振された前記一定の周波数の信号を、 前記 分周比生成ステップの処理により生成された前記分周比情報に基づいて、 第 2の 分周比により分周する第 2の分周ステップと、 前記第 2の分周ステップの処理により生成された信号を、 前記分周 ½生成ス テツプの処理により生成された前記分周比情報に基づいて、 第 3の分周比により 分周する第 3の分周ステップと、
前記第 3の分周ステップの処理により生成された信号を、 第 4の分周比で分 周して前記比較周波数の信号を生成する第 4の分周ステップと
を含むことを特徴とする請求の範囲第 7項に記載の受信方法。
PCT/JP2003/010546 2002-08-21 2003-08-21 ディジタル信号伝送システムおよび方法、送信装置および方法、並びに受信装置および方法 WO2004019546A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/524,994 US7528891B2 (en) 2002-08-21 2003-08-21 Digital signal transmission system and method, transmission apparatus and method, and reception apparatus and method
EP03792756A EP1533936A4 (en) 2002-08-21 2003-08-21 DIGITAL SIGNAL TRANSMISSION SYSTEM AND ASSOCIATED METHOD, TRANSMITTER AND ASSOCIATED METHOD, AND RECEIVER AND ASSOCIATED METHOD

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002240041A JP3928519B2 (ja) 2002-08-21 2002-08-21 ディジタル信号伝送システムおよび方法、並びに受信装置および方法
JP2002/240041 2002-08-21

Publications (1)

Publication Number Publication Date
WO2004019546A1 true WO2004019546A1 (ja) 2004-03-04

Family

ID=31943923

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/010546 WO2004019546A1 (ja) 2002-08-21 2003-08-21 ディジタル信号伝送システムおよび方法、送信装置および方法、並びに受信装置および方法

Country Status (6)

Country Link
US (1) US7528891B2 (ja)
EP (1) EP1533936A4 (ja)
JP (1) JP3928519B2 (ja)
KR (1) KR101014057B1 (ja)
CN (1) CN100454804C (ja)
WO (1) WO2004019546A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100411423C (zh) * 2004-03-30 2008-08-13 株式会社日立制作所 数据同步再生装置
US8194186B2 (en) 2008-04-23 2012-06-05 Silicon Library, Inc. Receiver capable of generating audio reference clock

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3800337B2 (ja) * 2003-08-19 2006-07-26 ソニー株式会社 デジタル伝送システムおよびクロック再生装置
EP1890385A4 (en) * 2005-05-31 2010-03-24 Nec Corp METHOD AND APPARATUS FOR TRANSFERRING SIGNALS BETWEEN DEVICES
US8213489B2 (en) * 2005-06-23 2012-07-03 Agere Systems Inc. Serial protocol for agile sample rate switching
US7773733B2 (en) 2005-06-23 2010-08-10 Agere Systems Inc. Single-transformer digital isolation barrier
JP4737683B2 (ja) * 2006-06-22 2011-08-03 ルネサスエレクトロニクス株式会社 シリアル伝送システム、伝送装置、及びシリアル伝送方法
EP2187522A1 (en) * 2008-11-14 2010-05-19 Fujitsu Microelectronics Limited Divider circuitry
US8185079B2 (en) * 2010-08-12 2012-05-22 General Electric Company Frequency estimation immune to FM clicks

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05199498A (ja) * 1992-01-21 1993-08-06 Sony Corp クロツク発生回路
JPH09284126A (ja) * 1996-04-15 1997-10-31 Sony Corp Ｐｌｌ回路及びデコーダ装置
JPH11191759A (ja) * 1997-12-25 1999-07-13 Nec Eng Ltd 標本化クロック再生回路
JP2000350119A (ja) * 1999-06-01 2000-12-15 Canon Inc クロック同期装置及びコンピュータ読み取り可能な記憶媒体
JP2001127626A (ja) * 1999-10-26 2001-05-11 Yamaha Corp Ｐｌｌ回路
JP2001244923A (ja) * 2000-02-29 2001-09-07 Toyo Commun Equip Co Ltd クロック生成回路
JP2002217716A (ja) * 2001-01-15 2002-08-02 Sanyo Electric Co Ltd Ｐｌｌ回路

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5140284A (en) * 1991-02-20 1992-08-18 Telefonaktiebolaget L M Ericsson Broad band frequency synthesizer for quick frequency retuning
JP3052585B2 (ja) * 1992-07-10 2000-06-12 松下電器産業株式会社 データ送信装置とデータ受信装置
US5506932A (en) * 1993-04-16 1996-04-09 Data Translation, Inc. Synchronizing digital audio to digital video
US5703557A (en) * 1993-07-08 1997-12-30 Tokin Corporation Noise absorbing device
US5483292A (en) * 1994-03-09 1996-01-09 Samsung Electronics Co., Ltd. Symbol clock regeneration in digital signal receivers for recovering digital data buried in NTSC TV signals
US6151479A (en) * 1996-06-03 2000-11-21 Echostar Engineering Corp. Single clock 27 MHZ oscillator in MPEG-2 system
US5703537A (en) 1996-07-03 1997-12-30 Microclock Incorporated Phase-locked loop clock circuit for generation of audio sampling clock signals from video reference signals
KR100198785B1 (ko) * 1996-10-07 1999-06-15 정선종 시간정보 관리를 위한 주파수 정보 전송 장치 및 전송 방법
US5933058A (en) * 1996-11-22 1999-08-03 Zoran Corporation Self-tuning clock recovery phase-locked loop circuit
JPH10290378A (ja) * 1997-04-16 1998-10-27 Sony Corp クロック発生装置
JP3465218B2 (ja) * 1997-09-12 2003-11-10 日本電気エンジニアリング株式会社 符号化装置及び復号化装置
US6151076A (en) * 1998-02-10 2000-11-21 Tektronix, Inc. System for phase-locking a clock to a digital audio signal embedded in a digital video signal
US6308055B1 (en) * 1998-05-29 2001-10-23 Silicon Laboratories, Inc. Method and apparatus for operating a PLL for synthesizing high-frequency signals for wireless communications
JP3267260B2 (ja) * 1999-01-18 2002-03-18 日本電気株式会社 位相同期ループ回路及びそれを使用した周波数変調方法
KR100502036B1 (ko) * 2000-09-25 2005-07-25 마츠시타 덴끼 산교 가부시키가이샤 신호 전송 시스템, 신호 송신 장치 및 신호 수신 장치
US20020118762A1 (en) * 2000-12-20 2002-08-29 Shakiba Mohammad Hossein Digital audio transmission over a digital visual interface (DVI) link
US7088398B1 (en) * 2001-12-24 2006-08-08 Silicon Image, Inc. Method and apparatus for regenerating a clock for auxiliary data transmitted over a serial link with video data
CA2425654C (en) * 2002-04-16 2006-04-11 Research In Motion Limited Frequency divider system

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05199498A (ja) * 1992-01-21 1993-08-06 Sony Corp クロツク発生回路
JPH09284126A (ja) * 1996-04-15 1997-10-31 Sony Corp Ｐｌｌ回路及びデコーダ装置
JPH11191759A (ja) * 1997-12-25 1999-07-13 Nec Eng Ltd 標本化クロック再生回路
JP2000350119A (ja) * 1999-06-01 2000-12-15 Canon Inc クロック同期装置及びコンピュータ読み取り可能な記憶媒体
JP2001127626A (ja) * 1999-10-26 2001-05-11 Yamaha Corp Ｐｌｌ回路
JP2001244923A (ja) * 2000-02-29 2001-09-07 Toyo Commun Equip Co Ltd クロック生成回路
JP2002217716A (ja) * 2001-01-15 2002-08-02 Sanyo Electric Co Ltd Ｐｌｌ回路

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1533936A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100411423C (zh) * 2004-03-30 2008-08-13 株式会社日立制作所 数据同步再生装置
US8194186B2 (en) 2008-04-23 2012-06-05 Silicon Library, Inc. Receiver capable of generating audio reference clock

Also Published As

Publication number Publication date
JP3928519B2 (ja) 2007-06-13
EP1533936A4 (en) 2008-05-28
CN100454804C (zh) 2009-01-21
US20060209969A1 (en) 2006-09-21
US7528891B2 (en) 2009-05-05
KR20050058405A (ko) 2005-06-16
CN1675875A (zh) 2005-09-28
EP1533936A1 (en) 2005-05-25
KR101014057B1 (ko) 2011-02-14
JP2004080557A (ja) 2004-03-11

Similar Documents

Publication Publication Date Title
JP4625863B2 (ja) 送信装置および送受信装置
WO2004019546A1 (ja) ディジタル信号伝送システムおよび方法、送信装置および方法、並びに受信装置および方法
WO2006114941A1 (ja) クロック発生回路およびオーディオシステム
JPH08317001A (ja) ディジタル変復調回路
JP4071464B2 (ja) 音声クロック復元装置及び音声クロック復元方法
JP4345778B2 (ja) ディジタル信号伝送システムおよび方法、送信装置および方法、並びに受信装置および方法
CN209912497U (zh) 一种数字音频信号的时序再生整形装置
US20050057311A1 (en) Clock generation system
JP4519746B2 (ja) クロック生成回路、およびそれを搭載した電子機器
JP2009027685A (ja) Ｆｍステレオ送信機およびそのデジタル化された周波数変調ステレオ多重化回路
JP2822927B2 (ja) ディジタルｆｍ変調器
JP2008236320A (ja) ディジタル変調波復調装置
JP2004056229A (ja) 光伝送装置、および、光伝送方式
JP3396047B2 (ja) 受信装置
JPH08329604A (ja) デジタルオーディオインターフェース
JPH10126256A (ja) クロック発生回路
JPH06216951A (ja) 周波数シフトキーング受信装置
JPH11136037A (ja) Ｆｍ復調回路
JPH089276A (ja) Ｔｖ受像機
JPH05244212A (ja) 復調装置
JP2005295071A (ja) データ受信装置
JPH05327798A (ja) 周波数変調回路
JPH08163197A (ja) ディジタル信号受信装置
EP1540863A2 (en) Staged locking of phase locked loops
JPH11232795A (ja) ビットクロック再生装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): CN KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2003792756

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 20038196042

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 1020057002912

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2003792756

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020057002912

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 10524994

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 10524994

Country of ref document: US