WO2002089544A1 - Tableau de connexions et procede de brasage correspondant - Google Patents

Tableau de connexions et procede de brasage correspondant Download PDF

Info

Publication number
WO2002089544A1
WO2002089544A1 PCT/JP2002/004293 JP0204293W WO02089544A1 WO 2002089544 A1 WO2002089544 A1 WO 2002089544A1 JP 0204293 W JP0204293 W JP 0204293W WO 02089544 A1 WO02089544 A1 WO 02089544A1
Authority
WO
WIPO (PCT)
Prior art keywords
soldering
land
wiring board
solder
soldering land
Prior art date
Application number
PCT/JP2002/004293
Other languages
English (en)
French (fr)
Inventor
Mitsuhisa Nakai
Akihiro Kyogoku
Yoshinao Nakamoto
Koji Taniguchi
Hiroaki Higashi
Keiichi Kuriyama
Original Assignee
Matsushita Electric Industrial Co., Ltd.
KURIYAMA, Atsuko
KURIYAMA, Tatsuya
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd., KURIYAMA, Atsuko, KURIYAMA, Tatsuya filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to EP02722879A priority Critical patent/EP1383365A4/en
Priority to US10/311,993 priority patent/US6998861B2/en
Publication of WO2002089544A1 publication Critical patent/WO2002089544A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3468—Applying molten solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09418—Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/046—Means for drawing solder, e.g. for removing excess solder from pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447—Lead-in-hole components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a four-way flat package integrated circuit (Quad FlatPac)
  • This is related to a wiring board on which electronic components having a narrow lead pitch, represented by “kag e” (hereinafter referred to as “QFPIC”), are surface-mounted by soldering. More specifically, the present invention relates to a wiring board suitable for soldering an electronic component having a narrow lead pitch by using a jet-type soldering method.
  • the surface mount component QFP IC 2 has a substantially square shape, and has a plurality of leads 3 all around its four sides.
  • lands 4 are arranged on the wiring board 1 so as to correspond to the leads 3. Since the leads 3 are arranged at a narrow pitch, a solder bridge is likely to occur between the leads when performing the jet-type soldering. In particular, when pins are continuously arranged in a direction perpendicular to the moving direction of the board in the jet-type soldering, the frequency of occurrence of solder bridges increases. For this reason, for example, as shown in FIG.
  • the soldering is performed such that the QFP IC is inclined at an angle of about 45 degrees with respect to the moving direction of the board in the jet-type soldering. In this way, improvement measures have been taken to make the solder jet contact the lead and land in order from the top lead, and to promote the flow of solder.
  • soldering land a land for preventing solder bridge
  • the intermediate soldering land 12 and the lead and land on the rear two sides are located close to the QFPIC 2 between the lead and land group 10 on the front two sides and the lead pin and land group 11 on the rear two sides.
  • a tail soldering land 13 close to QFPIC 2 is formed at the tail of group 11.
  • FIG. A schematically shows this from the side of the wiring board 1.
  • the solder flowing in the lead and land in sequence is drawn into the soldering land 13 using the surface tension to prevent the formation of excess solder pool on the lead and land. ing.
  • This principle is the same for both the intermediate soldering land 12 and the last soldering land 13.
  • soldering land 13 there is an issue as to how to draw on the side.
  • the solder pools for the two rows of rear lead groups are concentrated.
  • solder bridges are likely to occur between leads or lands, and know-how such as selecting the optimal land shape of the last soldering land is required.
  • FIG. 7B proper soldering is as shown in FIG. 22.
  • a solder bridge 23 between leads may be generated due to excess solder.
  • solder-free solder that does not contain lead which plays an important role in lowering the melting point and improving flowability and wettability, has poor flowability and wettability, so the frequency of occurrence of solder bridges is further increased. It will be higher.
  • An object of the present invention is to solve many of the conventional problems as described above, and to provide a wiring board capable of performing good jet-flow soldering of QFPIC and a method of manufacturing the same. Disclosure of the invention
  • a first soldering land is provided at a corner of the QFPIC mounted on the board, and a second soldering land is provided on a side substantially opposite to the QFPIC with respect to the first soldering land.
  • the configuration is such that a land is provided.
  • the corner provided with the first or second soldering land is the last in the moving direction of the wiring board to the solder jet tank. In this way.
  • a wiring board according to the present invention is a wiring board on which at least a QFP IC is mounted on a surface, comprising a first soldering land on at least one corner of the QFP IC, and a first soldering land. On the opposite side of the pull land from the QFP IC, a second solder pull land is provided adjacent to the first solder pull land.
  • a first soldering land is provided on two corners of a substrate which are located at opposite corners of a QFP IC, and the first soldering land is provided with respect to the first soldering land.
  • a second soldering land is provided adjacent to the first soldering land.
  • This configuration increases the degree of freedom during soldering. For example, multiple individual wiring boards are rotated 180 degrees to face each other and In this case, the direction of movement of the QFP is reversed, but the board movement direction for jet-type soldering can be determined without special consideration on the pattern. In addition, even at the time of designing the pattern of the wiring board, the direction of placement of the QFPIC does not matter and the design becomes easy.
  • the first soldering land is disposed on two sides of the QFPIC adjacent to the corner with a diagonal line between the corner where the first soldering land of the QFPIC is arranged. It is divided and arranged along the line of the QFP lead.
  • the excess solder on the two sides sandwiching the corners where the first and second soldering lands of the QFPIC are arranged is transferred to the final leads of each lead group (the wiring board is moved to the jet tank by the jet-flow soldering method).
  • the first soldering land provided in contact with the lead located at the last part in the moving direction when moved is moved by the first soldering land, and the excess soldering force is guided to the second soldering land.
  • the first soldering land is not connected to each side. Since each of them is separated from each other, the electrical connection can avoid short circuit, and the connection safety can be further improved.
  • first and second soldering lands having the same shape with respect to the center of the QFPIC.
  • the second soldering land is equivalent to the first soldering land.
  • the area may be larger.
  • the first soldering land also has a large soldering allowance of the second soldering land, so that the solder is easily guided to the second soldering land, and the effect of preventing solder bridges is further increased. be able to.
  • At least one of the first and second soldering lands can be configured to have a substrate through hole in the copper foil portion of the land.
  • gas generated during soldering can be efficiently removed from the soldering land portion, soldering failure due to gas foaming can be suppressed, and soldering quality can be further improved.
  • At least the first soldering land has a first position with respect to the arrangement of the QFPIC lead group on two sides adjacent to the first corner of the QFPIC on which the first soldering land is arranged. It can be configured to have a tapered shape in a direction from the second corner and the third corner that are not diagonal to the corner and substantially toward the first corner.
  • surplus solder can be easily guided from the first soldering land to the second soldering land, and even if excessive surplus solder is generated, the second soldering land can be effectively formed. Can be transferred to For this reason, the possibility that surplus solder returns from the first soldering land to the final lead or land on the QFPIC side is reduced, and the yield and reliability as a wiring board are improved.
  • At least the second soldering land has a tapered shape in a direction substantially opposite to the QFPIC with respect to the first corner of the QFPIC on which the second soldering land is arranged.
  • the surplus solder guided to the second soldering land can easily separate unnecessary solder from the movement of the wiring board. For this reason, the possibility that surplus solder is stored on the wiring board or leads to a short circuit with another land can be greatly reduced. And, by using the present invention in soldering using lead-free solder, the flowability of solder containing no lead and the property of poor wettability are covered, and the frequency of occurrence of solder bridges is further reduced. You can do so. In addition, the use of lead-free solder makes it possible to manufacture products that are suitable for environmental protection.
  • FIG. 1 shows a wiring board according to Embodiment 1 of the present invention.
  • the conventional soldering land as shown in Fig. 6 all surplus solder must be processed by one soldering land.
  • Another problem is that the surface tension must be optimized in order to smoothly guide the excess solder to the solder land by the land area and the surface tension of the solder itself. Due to these problems, the solder bridge drawn could not be eliminated because the amount of solder drawn into the last soldering land was not stable.
  • the lands are divided so that surplus solder can be drawn in stepwise, and the primary and secondary soldering lands 13a and 13b are arranged.
  • the excess solder is first drawn into the primary soldering land 13a at the end of the side of QFPIC in the moving direction of the jet-type soldering.
  • the excess solder is drawn into the secondary soldering land 13b.
  • the amount of excess solder held on the land 13a can be reduced.
  • the lands 13a and 13b have a triangular shape, but the lands 13a and 13b are arranged in order according to the moving direction of the wiring board. Is not limited to a triangle, but may be a round shape or a square shape. However, it is preferable that at least the second land 13b has a tapered shape such as a triangle in a direction opposite to the moving direction of the wiring board during the jet soldering, as shown in FIG. (Embodiment 2)
  • FIG. 2 shows a wiring board according to Embodiment 2 of the present invention.
  • a triangular second soldering land 13 b opposite to a triangular first soldering land 13 a is arranged, and the second soldering land 13 b has a second area larger than the area of the first land 13 a.
  • the area of land 13b was set large. This makes it easier for the solder to move to the second land 13b side, and it is possible to more effectively prevent backflow adhesion due to swing back of the drawn-in solder.
  • each land shape is not limited to a triangle.
  • first and second lands 13a and 13b are arranged at opposite corners of the QFPIC 2 so as to be substantially symmetric with respect to the center of the QFPIC 2, a plurality of lands can be provided.
  • the wire board is simultaneously flowed into the line of the solder jet tank and soldered, even if the board is arranged in the opposite direction, the soldering can be performed well.
  • FIG. 3A shows a wiring board according to Embodiment 3 of the present invention.
  • the soldering land 30 is disposed on the center axis of the pin array for preventing solder bridging and behind the movement of the wiring board.
  • the shape of the land shall be such that the area decreases as the distance from the land targeted for solder bridge prevention increases. This is to prevent the backflow from returning to the target land by gradually releasing the jet solder from the land.
  • the solder guide land 31 plays a role of drawing solder into a land that requires solder bonding. They are placed in places where solder flow and wettability are poor, and play a role in improving solderability. This is expected to have an effect opposite to that of the soldering land 30 described above, and it is effective to adopt a land shape whose area increases as it approaches the target land as shown in FIG. 3B.
  • the rear side of the order of soldering is arranged on the arrangement axis of the lead group on the rear two sides.
  • a first soldering land 13a having a triangle for reducing the area is arranged.
  • the first soldering lands 13a are arranged on the two rear sides, and the second soldering lands 13b for integrating these two and guiding the solder are arranged on the rear side.
  • This also has a triangular shape whose area decreases in a direction away from the first soldering land 13a. Therefore, a soldering land composed of three triangles is formed.
  • the land consisting of these three triangles can be realized by performing resist printing on one rectangular copper foil and dividing it into three parts.In the present invention, as shown in FIG. And realize it.
  • the shape of the soldering land is optimized based on the above-described principle, the drawing in of the surplus solder is improved, and the solder bridge between the adjacent final lead and the first soldering land 13a is formed. Even if this occurs at the same time on the two rear sides, it is possible to prevent a short circuit between the final leads. Since electrical connection is ensured, more stable soldering and improved yield can be achieved.
  • each of the soldering lands described above is not limited, but is preferably a shape as shown in FIGS. 3A and 3B.
  • the direction in which the soldering lands are put into the jet-type soldering tank is not limited. Therefore, when a plurality of individual wiring boards are rotated 180 degrees and face each other, The movement direction of QFP is reversed, but soldering is possible without any problem. Also, at the time of wiring board design, the pattern design becomes easy because the orientation of the QFPIC does not matter.
  • a land shape based on a triangle is used.
  • such a shape is easy to pattern and beautiful.
  • each land shape is not limited to a triangle.
  • FIG. 5 shows a wiring board according to a fourth embodiment of the present invention.
  • a through-hole 16 penetrating the wiring board is provided in the second soldering land 13b at the end of the third embodiment.
  • the through-hole may be provided in the first soldering land 13a.
  • each land shape is not limited to a fixed shape.
  • Q FP IC has been described as an example of a mounted component.
  • the present invention is suitable not only for Q FP IC but also for a wiring board on which a component having a narrow mounting lead pitch is mounted.
  • the excess solder guided by the second soldering lands removes unnecessary solder for the movement of the wiring board. It can be easily separated. As a result, excess solder The possibility of being stored on the substrate or leading to a short circuit with another land can be greatly reduced. In this way, stable soldering of QFPIC can be realized even in jet-type soldering.
  • soldering using lead-free solder By using the present invention for soldering using lead-free solder, the flowability and poor wettability of lead-free solder are covered, and the frequency of occurrence of solder bridges is further reduced. You can do so. At the same time, it will be possible to construct products suitable for environmental protection.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

配線基板及びその半田付け方法
技術分野
本発明は、 4方向フラットパッケージ集積回路 （Quad F l a t P a c
明
k a g e, 以下 QF P I Cという） に代表される狭いリードピッチを有する電子 部品を半田付けにて表面実装する配線基板に関するものである。 より詳しくは狭 いリードピッチを有する電子部品を噴流式 （フ書口一） 半田付け方法を用いて半田 付けする際に好適な配線基板に関するものである。
冃景： 技術
狭いリードピッチを有する電子部品実装の一例として、 従来の QFP I Cの噴 流式半田付けに関して、 図 6を用いて説明する。 表面実装部品である QFP I C 2は略正方形の形状をしており、その 4辺全周には複数のリード 3を有している。 一方配線基板 1にはこのリ一ド 3に対応するようにランド 4が配されている。 リ —ド 3は狭ピッチで配置されているため、 噴流式半田付けを実施する場合にはリ ード間等で半田ブリッジが発生しやすい。 特に、 噴流式半田付けでの基板の移動 方向に対して直角方向にピンが連続配列する場合は半田ブリッジの発生頻度が高 くなる。 このため、 例えば図 6のように噴流式半田付けでの基板の移動方向に対 して QFP I Cが略 45度程斜めに傾くようにして半田付けしている。 このよう にして半田噴流が先頭リ一ドから順にリ一ド及びランドに接触するようにし、 半 田の流れを促進する改善策がとられている。
また他の方策として、 QFP I C 2の各辺の半田付け移動方向の後方側に 「半 田引きランド」 と呼ばれる半田プリッジ防止用のランドを設ける改善策がある。 これは、 前方 2辺のリード及びランド群 1 0と後方 2辺のリードピン及びランド 群 1 1との間に Q F P I C 2に近接して中間半田引きランド 1 2と後方 2辺のリ ード及びランド群 1 1の最後尾に Q F P I C 2に近接した最後尾半田引きランド 1 3とを形成するものである。
これを配線基板 1の側面から模式的に図示したものが図 Ί Aである。 同図に示 すようにリード及びランドを順に流れてきた半田を表面張力を利用して半田引き ランド 1 3側に引き込むことにより、 リード及びランド部に余剰な半田溜まりが 発生するのを防止している。 この原理は中間半田引きランド 1 2及び最後尾半田 引きランド 1 3ともに同様である。
しかしながら、 Q F P I Cのようにリードピッチが狭い部品を噴流式半田付け する場合には、 各辺の最後尾のリード 3 a及びランド 4 a付近に溜まった余剰半 田をいかにして半田引きランド 1 3側にうまく引き込むかに関して課題を有して いる。 特に、 Q F P I Cの各辺の、 噴流式半田付け時の基板移動方向の最後尾付 近は後方のリ一ド群 2列分の半田溜まりが集中することになる。 このためリ一ド またはランド間で半田ブリッジが発生しやすく、 最後尾半田引きランドの最適な ランド形状を選定する等のノウハウが必要とされている。 例えば、 図 7 Bに示す 様に、 適正な半田付けは 2 2に示されるようになるが、 特に最終リード 3 a付近 では余剰半田によりリード間の半田プリッジ 2 3が発生することがある。
近年、 環境保護の観点から注目される鉛を含有しない所謂鉛フリ一半田では、 次のような理由によってこの課題が更に深刻なものとなっている。
すなわち、 溶融点を下げると共に流動性及び濡れ性を改善する重要な役割を果 たしている鉛を含有しない鉛フリー半田では、 この流動性と濡れ性が劣るため、 いっそう半田ブリツジの発生頻度が高くなるのである。
特に配線基板の量産工程では噴流式半田付けでプリッジが発生すると次工程で 手修正を行わざるを得ないため、 工数増加と歩留まり悪化を招いていた。 更には 手作業での半田付けの過剰な熱ストレスにより部品故障を発生させる可能性があ つた。
本発明は、 前述のような従来の多くの課題を解決し、 Q F P I Cの良好な噴流 式半田付けが可能な配線基板及びその工法を提供することを目的とする。 発明の開示
本発明の配線基板は、 基板に実装する Q F P I Cに対してその角部に第 1の半 田引きランドを設け、 更に第 1の半田引きランドに対して Q F P I Cと略反対側 に第 2の半田引きランドを設ける構成とするものである。
また、 上記配線基板を噴流式半田付け方法にて半田付けする際においては第 1 または第 2の半田引きランドの設けられた角部が配線基板の半田噴流漕への移動 方向で最後尾になるようにして半田付けするようにするものである。 図面の簡単な説明
【図 1】
本発明の実施の形態 1に係る配線基板の説明図
【図 2】
本発明の実施の形態 2に係る配線基板の説明図
【図 3 A】
本発明の実施の形態 3に係る配線基板の説明図
【図 3 B】
半田引きランド及び半田誘導ランドの説明図
【図 4】
本発明の実施の形態 3に係る配線基板の説明図 本発明の実施の形態 4に係る配線基板の説明図
【図 6】
従来技術の配線基板の説明図
【図 7A】
QFP半田引きランドの説明図
【図 7B】
QFP半田引きランド作用の説明図 発明を実施するための最良の形態
本発明の配線基板は、少なくとも QFP I Cを表面に実装する配線基板であって、 QFP I Cの少なくとも 1箇所の角部の基板上に第一の半田引きランドを具備す るとともに、 第一の半田引きランドに対して QFP I Cとは略反対側に第一の半 田引きランドに隣接して第 2の半田引きランドを具備するように構成する。
これによつて、 Q F P I Cリ一ド及びランドの最後尾付近で発生する余剰半田 を表面張力によって第 1の半田引きランドに誘導し、 第 1の半田引きランドの許 容量を超える半田をさらに第 2の半田引きランドに誘導する。 これによつて QF P I Cリード及びランド部での半田プリッジを防止することができる。
また、 本発明の他の実施形態においては、 QFP I Cの対角に位置する 2箇所 の角部の基板上に第一の半田引きランドを具備するとともに、 第一の半田引きラ ンドに対して QFP I Cとは略反対側に第一の半田引きランドに隣接して第 2の 半田引きランドを具備するものである。
これにより、 配線基板を噴流式半田付け方法で半田付けする際に、 第 1及び第 2の半田引きランドを配した QFP I Cの対角方向のいずれの方向にも配線基板 を移動させるようにすることができる。 この構成により、 半田付け時の自由度が 増す。 例えば、 複数の個別配線基板を 180度回転し向い合わせて一枚板に共取 りした場合は Q F Pの進行方向が逆になるが、 パターン上の特別な配慮無く噴流 式半田付けの基板移動方向を決めることができる。 また、 配線基板のパターン設 計時点においても Q F P I Cの配置において方向性を問われないため設計が容易 になる。
また本発明のさらに他の実施形態においては、 第 1の半田引きランドは Q F P I Cの第 1の半田引きランドを配した角部に対する対角線をはさんで、 角部に隣 接する Q F P I Cの 2辺に配されている Q F Pリードの並びに沿って 2つに分断 されて配置されている。
これにより、 Q F P I Cの第 1及び第 2の半田引きランドを配した角部を挟む 2辺の余剰半田は、 それぞれのリード群並びの最終リード （噴流式半田付け方法 で配線基板を噴流漕に対して移動させたときに移動方向最終部に位置するリ一 ド） に,接して設けた第 1の半田引きランドに吸収され、 更に余剰の半田力第 2 の半田引きランドに誘導されるようになり、 リ一ド群の特に最終リ一ド付近での 半田プリッジなどの不具合を効果的に解消することができるようになる。
更には、 万一後方 2辺の Q F P I Cの最終リードと隣接する第 1の半田引きラ ンドとの間にブリッジが 2辺同時に発生した場合であっても、 第 1の半田引きラ ンドが各辺ごとに相互に分離しているため電気的接続は短絡を免れることができ、 より接続安全性を向上させることができる。
また本発明のさらに他の実施形態においては、 Q F P I Cの 4つ角部には Q F P I Cの中心に対して同一形状となる第 1及び第 2の半田引きランドを具備する ものである。
配線基板上で Q F P I Cの 4角に同様の構成の第 1及び第 2の半田引きランド を形成することは容易であり、 4つの角部に半田引きランドを配することで、 噴 流式半田付け時の配線基板の移動方向にさらに自由度が増すことになる。
また上記構成において、 第 2の半田引きランドは第 1の半田引きランドと同等 もしくは更に大きな面積としてもよい。
これにより、 第 1の半田引きランドょりも第 2の半田引きランドの半田許容量 を大きくすることによって第 2の半田引きランドへの半田誘導が容易にな 、 半 田プリッジ防止効果をさらに増すことができる。
また、 第 1及び第 2の半田引きランドのうち少なくとも一方はランドの銅箔部 に基板貫通穴を有するように構成することができる。
これにより、 半田付け中に発生するガスを半田引きランド部から効率良く除去 することが可能で、 ガス発泡による半田付け不良を抑制することができ、 半田付 け品質をより向上させることができる。
また、 少なくとも第 1の半田引きランドは、 この第 1の半田引きランドが配さ れている Q F P I Cの第 1の角部に隣接する 2辺の Q F P I Cのリード群の並び に対して、 第 1の角部と対角位置にない第 2の角部および第 3の角部から略第 1 の角部の方向に対して先細りの形状を有するように構成することができる。
これにより、 第 1の半田引きランドから第 2の半田引きランドに向けて容易に 余剰半田を誘導することができ、 万一過剰な余剰半田が発生しても効果的に第 2 の半田引きランドに移すこができる。 このため、 第 1の半田引きランドから Q F P I C側の最終リードまたはランドに余剰半田が逆戻りする可能性が少なくなり、 配線基板としての歩留まりや信頼性が向上する。
また、 少なくとも第 2の半田引きランドは、 この第 2の半田引きランドが配さ れている Q F P I Cの第 1の角部に対して、 Q F P I Cとは略反対方向に先細り の形状を有する。
これにより、 第 2の半田引きランドに誘導された余剰半田は、 配線基板の移動 に対して不要な半田を切り離しやすくすることができる。 このため、 余剰な半田 が配線基板上に貯留しまたは別のランドとの短絡につながつたりする可能性を大 幅に低減することができるようになる。 そして、 鉛を含有しない半田を用いて行う半田付けで本発明を利用することに より鉛を含有しない半田流動性と濡れ性力劣る性質をカバ一し、 いっそう半田ブ リッジの発生頻度を低減させるようにすることができる。 あわせて、 鉛を含有し ない半田の使用により環境保護に適した製品を製造することができる。 以下、 図面を参照しながら本発明の実施の形態について説明する。 以下の説明 において、 従来例と同一構成のものは、 同一番号を付して説明する。
(実施の形態 1 )
図 1は、 本発明の実施の形態 1に係る配線基板を示している。 図 6〖こ示すよう な従来の半田引きランドでは、 全ての余剰半田を一つの半田引きランドで処理し なければならない。 また、 ランド面積と半田自身の表面張力による余剰半田の半 田引きランドへの誘導をスムーズにするために表面張力を最適化しなければなら ない等の課題がある。 これらの課題のために、 最後尾半田引きランドに引き込ま れる半田量が安定しないので半田ブリッジを撲滅できなかった。
本実施の形態では、 段階的に余剰の半田を引き込めるようにランドを分割して 一次及び二次の半田引きランド 1 3 aおよび 1 3 bを配置する。 これによつて、 噴流式半田付けの移動方向に対して、 Q F P I Cの辺の最後尾において、 まず、 一次の半田引きランド 1 3 aに余剰の半田を引き込む。 次いで、 余剰の半田を二 次の半田引きランド 1 3 bに引き込む。 これにより、 ランド 1 3 aの余剰の半田 の保持量を減少させることができる。 この結果、 ランド 1 3 aに引き込んだ半田 が逆流し、 近接する Q F P I Cのリ一ド及びランドに付着するのを防止して、 半 田プリッジを抑制することができる。
図 1においては、 ランド 1 3 aおよび 1 3 bは三角形の形状をしているが、 ラ ンド 1 3 aおよび 1 3 bは配線基板の移動方向に合わせて順に配置すれは、 形状 は三角形に限定するものではなく、 丸形状や四角形状などでもよい。 ただし、 少 なくとも第 2のランド 1 3 bは同図に示すように噴流半田付け時の配線基板の移 動方向とは逆方向に三角形などでの先細り形状にしておくことが好ましい。 (実施の形態 2 )
図 2は、 本発明の実施の形態 2に係る配線基板を示している。 本実施の形態で は、 三角形の第 1の半田引きランド 1 3 aと対向する三角形の第 2の半田引きラ ンド 1 3 bを配置し、 第 1のランド 1 3 aの面積よりも第 2のランド 1 3 bの面 積を大きく設定した。 これによると、 第 2のランド 1 3 b側に半田が移動しやす くなり、 引き込んだ半田の揺り戻しによる逆流付着をより効果的に防止すること ができる。 本実施の形態においても各々のランド形状は三角形に限定するもので はない。
また、図 2に示す様に Q F P I C 2の相対する角に第 1 ·第 2のランド 1 3 a、 1 3 bを Q F P I C 2の中心に対して略対象となるように配置すれば、 複数の配 線基板を同時に半田噴流漕のラインに流して半田付けするときに、 逆向きに基板 を配置する場合があっても、 良好に半田付けを行うことができる。
(実施の形態 3 )
図 3 Aは、 本発明の実施の形態 3に係る配線基板を示している。
まず半田引きランドと半田誘導ランドについて図 3 Bをもとに以下に説明する。 まず、 半田引きランド 3 0は、 図 3 Bに示すように半田ブリッジを防止す る対象であるピン配列の中心軸上であって、 配線基板の移動の後方側に配置され る。 ランドの形状は半田プリッジ防止の対象ランドから遠ざかるに従って面積を 減少させる形状を用いる。 これは、 噴流半田を徐々にランドから離脱させること によって対象ランドへの揺り戻し逆流を防止する目的である。 一方、 半田誘導ランド 3 1は、 半田接合が必要なランドに半田を引き込む役割 を果たすものである。 半田の流れや濡れ性が悪い箇所に配置して半田付け性を向 上させる役割を果たしている。 これは、 前述の半田引きランド 3 0とは逆の作用 を期待するもので、 図 3 Bに示すように対象ランドに近接するに従つて面積を 増加させるランド形状にすると効果がある。
さて、 本発明の実施の形態 3では、 の半田引きランドの効果を得るために、 後 方 2辺のリ一ド群の配列軸上に半田付け順の後ろ側、 即ちランドから遠ざかる方 向に面積を減少させる三角形を有する第 1の半田引きランド 1 3 aを配置してい る。 後方 2辺に各々の第 1の半田引きランド 1 3 aを配置し、 更にこれら 2個を 統合して後方側に半田を誘導する第 2の半田引きランド 1 3 bを配置する。 これ も第 1の半田引きランド 1 3 aから遠ざかる方向に面積を減少させる三角形の形 状とする。 よって、 3個の三角形から成る半田引きランドが構成される。 これら 3個の三角形から成るランドは、 一つの四角形の銅箔にレジスト印刷を施し 3分 割して実現可能であるが、 本発明では、 図 3 Aに示すように互いの銅箔を分 断して実現する。
これによれば、 半田引きランド形状が上述の原理で最適化されているので余剰 半田の引き込みが改善されると共に、 隣接する最終リードと第 1の半田引きラン ド 1 3 a間で半田プリッジを起し、 これが後方 2辺で同時に発生することがあつ ても、 最終リード間の短絡を防止することが可能となる。 電気的接続は確保され るので、 より安定した半田付けと歩留まり改善が可能となる。
なお、 上述した各々の半田引きランドの形状は限定するものではないが、 図 3 A、 Bに示すような形状とすることが好ましい。
また、 図 4に示す様に、 このような半田引きランドを 4つの角部に配置するよ うにすることで、 噴流式半田付け漕に投入する方向が限定されない。 よって、 複 数の個別配線基板を 1 8 0度回転し向かい合わせて一枚板に共取りした場合は、 Q F Pの移動方向が逆になるが、 支障が無く半田付けが可能である。 また、 配線 基板設計時点においても Q F P I Cの配置に方向性を問われないためパターン設 計が容易になる。
なお、 本実施の形態では三角形を基本としたランド形状としたが、 このような 形状はパターン化も容易でありかつ見た目にも美しい。 ただし各々のランド形状 は三角形に限定されるものではない。
(実施の形態 4)
図 5は、 本発明の第 4の実施の形態に係る配線基板を示している。 本実施の形 態では、 実施の形態 3の最後尾の第 2の半田引きランド 1 3 bの中に配線基板を 貫通する貫通穴 1 6を設けたものである。 なお、 貫通穴は第 1の半田引きランド 1 3 aに設けてもよい。
これによつて、 半田付け過程で発生するガスを貫通穴から放出することができ る。 これによつて、 ガス発泡による半田付け不良が防止され、 より安定した半田 付けを行うことができる。 上記の角実施の形態と同様に、 各々のランド形状は一 定の形状に限定されるものではない。 なお、 上記各実施の形態においては Q F P I Cを実装部品の一例として説明し てきたが、 本発明は Q F P I Cだけでなく、 実装リ一ドピッチの狭い部品を実装 する配線基板に適したものである。 産業上の利用可能性
以上のように第 1および、 第 2の半田引きランドを有する本発明の配線基板に よれば、 第 2の半田引きランドに誘導された余剰半田は、 配線基板の移動に対し て不要な半田を切り離しやすくすることができる。 この結果、 余剰な半田が配線 基板上に貯留しまたは別のランドとの短絡につながったりする可能性を大幅に低 減することができるようになる。 このようにして噴流式半田付けにおいても Q F P I Cの安定した半田付けを実現することができる。
そして、 鉛を含有しない半田を用いて行う半田付けに本発明を利用することに より鉛を含有しない半田の流動性と濡れ性力劣る性質をカバ一し、 いっそう半田 ブリッジの発生頻度を低減させるようにすることができる。 さらに併せて、 環境 保護に適した製品を構成することができるようになる。

Claims

請 求 の 範 囲
1 . 狭いリ一ドピッチを有する電子部品を半田を用いて表面実装する配線基板で あって、 前記電子部品を実装するランドの近傍の基板上に第一の半田引きランド を具備するとともに、 前記第一の半田引きランドに対して前記電子部品とは反対 方向に前記第一の半田引きランドに隣接して第 2の半田引きランドを具備するこ とを特徴とする配線基板。
2 . 前記電子部品は 4方向フラットパッケージ集積回路 (Q F P I C) である請 求の範囲第 1項記載の配線基板。
3 . 前記第 1および第 2の半田引きランドが前記 Q F P I Cの少なくとも対角に 位置する 2箇所以上の角部の基板上に形成された請求の範囲第 2項記載の配線基 板。
4. 前記第 1の半田引きランドは前記 Q F P I Cの 2辺に対応して 2つに分断さ れ、 前記 2辺の各々の 1辺毎に対応して配置されていることを特徴とする請求の 範囲第 2項または第 3項のいずれか 1項に記載の配線基板。
5 . 前記第 2の半田引きランドは前記第 1の半田引きランドと同等もしくは大き な面積を有する請求の範囲第 1項ないし第 3項のいずれか 1項に記載の配線基板。
6 . 前記第 1および第 2の半田引きランドのうち少なくとも一方は基板を貫通す る穴を有することを特徴とする請求の範囲第 1項ないし第 3項のいずれか 1項に 記載の配線基板。
7 . 少なくとも第 1の半田引きランドは、 前記電子部品とは反対方向に先細りの 形状を有することを特徴とする請求の範囲第 1項ないし第 3項のいずれか 1項に 記載の配線基板。
8 . 少なくとも前記第 2の半田引きランドは、 前記前記第 1の半田引きランドと は反対方向に先細りの形状を有することを特徴とする請求の範囲第 1項ないし第
訂正された用紙 （規則 91) 12/1
3項のいずれか 1項に記載の配線基板。
9 . 前記半田は、 鉛を含有しない半田である請求の範囲第 1項ないし第 3項のい ずれか 1項に記
訂正された用紙 （規則 91) 13
載の配線基板。
1 0. 請求の範囲第 1項ないし第 9項のいずれか 1項に記載の配線基板に電子部 品を噴流式半田付け方法によって半田付けする方法において、 前記配線基板を半 田噴流に対して移動させるときに前記第 2の半田引きランドが移動方向の最後部 になるように移動させることを特徴とする配線基板の半田付け方法。
訂正された用紙 （規則 91)
PCT/JP2002/004293 2001-04-27 2002-04-26 Tableau de connexions et procede de brasage correspondant WO2002089544A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP02722879A EP1383365A4 (en) 2001-04-27 2002-04-26 WIRING BOARD AND SOLDERING PROCESS THEREFOR
US10/311,993 US6998861B2 (en) 2001-04-27 2002-04-26 Wiring board and soldering method therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001131466A JP3633505B2 (ja) 2001-04-27 2001-04-27 プリント配線基板およびプリント配線基板の半田付け方法
JP2001-131466 2001-04-27

Publications (1)

Publication Number Publication Date
WO2002089544A1 true WO2002089544A1 (fr) 2002-11-07

Family

ID=18979651

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2002/004293 WO2002089544A1 (fr) 2001-04-27 2002-04-26 Tableau de connexions et procede de brasage correspondant

Country Status (6)

Country Link
US (1) US6998861B2 (ja)
EP (1) EP1383365A4 (ja)
JP (1) JP3633505B2 (ja)
KR (1) KR100506030B1 (ja)
CN (2) CN1229003C (ja)
WO (1) WO2002089544A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105555024A (zh) * 2014-10-24 2016-05-04 富士施乐株式会社 基板、基板装置以及基板装置的制造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3988720B2 (ja) * 2003-12-11 2007-10-10 三菱電機株式会社 ４方向リードフラットパッケージｉｃ実装プリント配線基板及び４方向リードフラットパッケージｉｃの半田付け方法、４方向リードフラットパッケージｉｃ実装プリント配線基板を備えた空気調和機。
JP4222260B2 (ja) * 2004-06-03 2009-02-12 三菱電機株式会社 リード形電子部品実装プリント配線基板及び空気調和機
JP4692085B2 (ja) * 2005-06-09 2011-06-01 株式会社村田製作所 電子部品
JP4207934B2 (ja) 2005-08-09 2009-01-14 三菱電機株式会社 ４方向リードフラットパッケージｉｃ実装プリント配線基板、４方向リードフラットパッケージｉｃの半田付方法、空気調和機。
JP4196979B2 (ja) * 2005-09-07 2008-12-17 三菱電機株式会社 リード形電子部品実装プリント配線基板、リード形電子部品の半田付方法、空気調和機。
JP2007207826A (ja) * 2006-01-31 2007-08-16 Orion Denki Kk プリント基板
KR100622299B1 (ko) * 2006-02-10 2006-09-19 박경찬 케이블관 밀폐용 밀폐구
JP2009141106A (ja) * 2007-12-06 2009-06-25 Mitsubishi Electric Corp プリント配線基板、空気調和機、プリント配線基板の半田付け方法
CN101868123B (zh) * 2010-07-02 2011-12-28 深圳和而泰智能控制股份有限公司 印刷电路板及设计方法
JP5496118B2 (ja) * 2011-01-14 2014-05-21 三菱電機株式会社 プリント配線基板、４方向リードフラットパッケージｉｃの半田付方法および空気調和機
JP5924517B2 (ja) * 2011-07-29 2016-05-25 株式会社ノーリツ プリント基板及びプリント基板の製造方法
US9307640B2 (en) * 2012-11-19 2016-04-05 Magna Electronics Inc. PCB pad for imager of vehicle vision system
CN104363698B (zh) * 2014-07-15 2018-05-11 邯郸美的制冷设备有限公司 线路板的列引脚封装结构及封装设计方法和线路板
JP7034677B2 (ja) * 2017-11-17 2022-03-14 ソニー・オリンパスメディカルソリューションズ株式会社 医療用回路基板及び医療機器
EP3723466A4 (en) * 2017-12-04 2020-11-25 Fuji Corporation SYSTEM FOR CHECKING THE MOUNTING ORIENTATION OF AN ELECTRONIC COMPONENT AND METHOD OF CHECKING THE MOUNTING ORIENTATION OF AN ELECTRONIC COMPONENT
CN108288610A (zh) * 2018-04-20 2018-07-17 深圳市锐钜科技有限公司 一种新型芯片拖锡焊盘设计及其在红胶工艺中应用
WO2020188718A1 (ja) * 2019-03-18 2020-09-24 三菱電機株式会社 プリント配線板及び電子機器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0254598A (ja) * 1988-08-18 1990-02-23 Matsushita Electric Ind Co Ltd 集積回路部品の実装済プリント基板の製造方法
JPH06164120A (ja) * 1992-09-22 1994-06-10 Victor Co Of Japan Ltd プリント配線基板
JPH08323495A (ja) * 1995-03-31 1996-12-10 Hitachi Ltd 鉛フリーはんだ及びそれを用いた実装品
JPH11251725A (ja) * 1998-03-04 1999-09-17 Mitsuba Corp プリント配線基板およびそれを使用した半田付け方法
JP2000040869A (ja) * 1998-07-22 2000-02-08 Nippon Seiki Co Ltd プリント配線板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4891472A (en) * 1987-09-10 1990-01-02 Siemens Aktiengesellschaft Interconnects on a printed circuit board having connecting points for an electronic component with a plurality of terminals
US5010448A (en) * 1987-12-18 1991-04-23 Alpine Electronics Inc. Printed circuit board
JPH05315733A (ja) * 1992-05-07 1993-11-26 Sanyo Electric Co Ltd プリント配線基板
JPH08242067A (ja) * 1995-03-01 1996-09-17 Diamond Electric Mfg Co Ltd フラットパッケージｉｃ用プリント配線基板のパターン形状
US5679929A (en) * 1995-07-28 1997-10-21 Solectron Corporqtion Anti-bridging pads for printed circuit boards and interconnecting substrates
JPH09181435A (ja) * 1995-12-27 1997-07-11 Sharp Corp プリント配線基板
US5877033A (en) * 1997-03-10 1999-03-02 The Foxboro Company System for detection of unsoldered components

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0254598A (ja) * 1988-08-18 1990-02-23 Matsushita Electric Ind Co Ltd 集積回路部品の実装済プリント基板の製造方法
JPH06164120A (ja) * 1992-09-22 1994-06-10 Victor Co Of Japan Ltd プリント配線基板
JPH08323495A (ja) * 1995-03-31 1996-12-10 Hitachi Ltd 鉛フリーはんだ及びそれを用いた実装品
JPH11251725A (ja) * 1998-03-04 1999-09-17 Mitsuba Corp プリント配線基板およびそれを使用した半田付け方法
JP2000040869A (ja) * 1998-07-22 2000-02-08 Nippon Seiki Co Ltd プリント配線板

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1383365A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105555024A (zh) * 2014-10-24 2016-05-04 富士施乐株式会社 基板、基板装置以及基板装置的制造方法

Also Published As

Publication number Publication date
CN1384697A (zh) 2002-12-11
EP1383365A4 (en) 2005-08-24
JP3633505B2 (ja) 2005-03-30
EP1383365A1 (en) 2004-01-21
CN2547092Y (zh) 2003-04-23
US20030156391A1 (en) 2003-08-21
KR20040002404A (ko) 2004-01-07
CN1229003C (zh) 2005-11-23
KR100506030B1 (ko) 2005-08-04
JP2002329955A (ja) 2002-11-15
US6998861B2 (en) 2006-02-14

Similar Documents

Publication Publication Date Title
WO2002089544A1 (fr) Tableau de connexions et procede de brasage correspondant
EP1753276B1 (en) Method of soldering a quad flat package IC on a printed circuit board
JP5230157B2 (ja) 反り防止のための回路基板及びその製造方法
US20100327452A1 (en) Mounting structure and method of manufacturing the same
JP3988720B2 (ja) ４方向リードフラットパッケージｉｃ実装プリント配線基板及び４方向リードフラットパッケージｉｃの半田付け方法、４方向リードフラットパッケージｉｃ実装プリント配線基板を備えた空気調和機。
JP4672556B2 (ja) プリント配線基板
JP4454568B2 (ja) プリント配線基板
JP2007305753A (ja) 半導体装置及びその実装構造
US20070175659A1 (en) Printed circuit board
JP6871752B2 (ja) プリント回路基板及びプリント回路装置
JP2006261543A (ja) 半導体装置実装パッケージ及び中継プリント配線基板
JP2014112598A (ja) プリント配線基板
JP3311865B2 (ja) 電子部品の半田付け方法およびその半田付け方法に用いられるスクリ−ンマスク
JP2006059928A (ja) プリント基板
WO2022080090A1 (ja) プリント配線基板
JP2006216789A (ja) ランドの設計方法及びプリント配線板
JP2006196733A (ja) プリント配線板
JP2006339685A (ja) プリント配線基板
JP2006024813A (ja) プリント基板
JP6421554B2 (ja) プリント基板
JP2001036225A (ja) プリント配線板及びその半田付け方法
JP2528436B2 (ja) 回路基板装置の製造方法
JP2008282899A (ja) 配線基板およびこれを用いた半導体装置の実装方法並びに電子機器
JP2004356497A (ja) プリント基板
JPH06105829B2 (ja) 表面実装型電子部品の半田付け方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE TR

WWE Wipo information: entry into national phase

Ref document number: 1020027017736

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2002722879

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 10311993

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1020027017736

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2002722879

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 1020027017736

Country of ref document: KR