WO2002073538A1

WO2002073538A1 - Dispositif visuel, compteur asservi et capteur d'images

Info

Publication number: WO2002073538A1
Application number: PCT/JP2002/002110
Authority: WO
Inventors: Yoshiaki Ajioka
Original assignee: Ecchandes Inc.
Priority date: 2001-03-13
Filing date: 2002-03-07
Publication date: 2002-09-19
Also published as: CN1503959A; EP1378862A4; JP4589987B2; EP1378862B1; US20040051795A1; JP4202146B2; CN1301491C; JP2008289179A; US20080024639A1; US20080024667A1; EP1378862A1; US20080025593A1; JPWO2002073538A1; DE60238041D1; JP2008259244A; US20080025567A1; JP2008243233A; US7664220B2; JP4625513B2

Description

視覚装置、連動式カウンタ及びイメージセンサ

技術分野

本発明は、物体を探索及び認識する視覚装置に関し、詳しくは、幾何解析手段などの局所並列画像処理を実行する複数の配列演算ュニット及び複数の仮想配列演算ュニッ卜、これらの配列演算ユニット及び仮想配列演算ュニッ卜から構成されるデータ処理装置、これらの配列演算ュニット及び仮想配列演算ュニットを駆動する連動装置、及び複数のセンサモジュールを備えたイメージセンサに関する。

背景技術

移動カメラを制御し、画像処理をする装置として、本発明者はこれまで視覚装置（visual device)を開発してきた（例えば、特開 2001— 43385、特開 2001— 10140 3、特開 2001— 148006、特開 2001— 148022、特開 2001— 148 024、国際公開番号 WO00/16259参照）。この視覚装置は移動カメラ（moving camera) のパン、チルト及びズームの機構を制御することにより、物体を探索し、物体の画像処理を行うものである。視覚装置が行う画像処理の大半が局所処理であり、しかもこれらの局所処理 (local processing)は二次元格子状に配列された複数の配列演算ユニット (array operation units) によって並列に実行され得る。しかしながらこの視覚装置には、主に⁴つの問題があった。第一に、物体 Z背景分離手段 (figure/ground separation means) は、非線形振動子 (nonlinear oscillator)を用いて少なくとも 1つの物体領域 (object area) と背景領域 (background area)を分離するために、膨大な計算量を必要とした。第二に、パターンマッチング手段（pattern matching means) は、物体の色とパターンが混在した正規化画像（normalized image) を正しく認識するために、多数のテンプレート画像 (template images) を必要とした。第三に、幾何解析手段 (geometrical analysis means) は、動画像中の物体の大まかな形を検出するために、フーリエ変換、ァフィン変換及ぴハフ変換のような大域処理を行わなければならなかった。第四に、領域正規化手段（area normalization means) は、正規化画像の画素間を補間するために、自然数による除算を実行するための除算器を備えたプロセッサを必要とするか、又はこの自然数の逆数を記憶するためのルックアップテーブルを必要とした。そのため、これらの手段は、視覚装置を有する高性能ィメージセンサの製造にとつて大きな障害であつた。

まず、従来の物体/背景分離手段において、各々の非線形振動子は、外乱 (external noise) として乱数を用いるか、又は入力された形成エッジ情報画像の 1画素を構成する形成エツジ情報を用いていた。したがって、形成エッジ情報画像によって区分される物体領域又は背景領域に含まれる非線形振動子と、外乱と、の間に相関はない。その結果、各々の非線形振動子は、近傍にある複数の非線形振動子の位相が適当な組み合せになるまで、自らの位相をこれらの非線形振動子の位相からずらすことができなかった。このことが、物体背景分離手段の計算量が増加する要因であった。しかしながら、視覚装置は、位置/大きさ検出手段を用いることにより、形成ェッジ情報画像によって区分される物体領域のおおよその重心位置及びその大きさを表す重複情報画像を生成することができる。そこで、各々の非線形振動子が、重複情報画像のうち、対応する画素を構成する重複情報を乱数として入力することにより、物体領域に含まれる各々の非線形振動子は、おおよその重心位置から周囲に向けて順番に位相をずらす。

これらのことを考慮すると、位置,大きさ検出手段が形成ェッジ情報画像によって区分される物体領域のおおよその重心位置及びその大きさを検出することにより、物体 Z背景分離手段は、従来に比べて高速に物体領域と背景領域を分離することができると期待される。

次に、従来の視覚装置において、パターンマッチング手段はデジタル画像のうち、物体領域に相当する分離物体領域を正規化した正規化画像をパターンマッチングするために、非常に多くの数のテンプレート画像を必要とした。この理由は、正規化画像が一般にノィズを含んだ多帯域画像であり、しかもパターンマッチング手段が、正規化画像が表す物体の色及びパターンを区別せずに、この正規化画像と多数のテンプレート画像を比較したからである。つまりテンプレート画像は物体の色及びパターンの組み合せの数だけ必要になる。そこで正規化画像が表す物体の色及びパターンを別々にパターンマツチングする場合を考えてみる。まず、物体の色を、正規化画像の各画素が表す色のうち画素数が最も多い色とする。このときパターンマッチング手段は、検出すべき複数の色のうちの相異なる 1つの色によって塗り潰されたテンプレート画像を、検出すべき色の数だけ用意することにより、正規化画像が表す物体の色を検出することができる。しかもデジタル画像中の物体の位置及び大きさが変っても、パターンマッチング手段は、分離物体領域に含まれる各画素の色を複数のテンプレート画像と比較することにより、この物体の色を検出することができるので、分離物体領域を正規化する必要もない。一方で、物体のパターンに関しては、分離物体領域に対する正規化画像の代りに、エッジ情報形成手段が分離物体領域から一旦形成エッジ情報画像を生成し、その後、幾何解析手段が形成エッジ情報画像から生成した画像に対する正規化画像を用いるものとする。このとき正規化画像のうち少なくとも 1画素には、その周辺にある物体のパターンの一部を表す形及び大きさが記されているので、パターンマッチング手段は、物体領域の位置及び大きさに関係なく、この正規化画像に最も類似したテンプレート画像を容易に選択することができる。

これらのことを考慮すると、視覚装置が、複数のパターンマッチング手段を用いて、物体領域が表す物体の色及びパターンを別々に処理することにより、色及びパターンに対する複数のパターンマッチング手段は、それぞれテンプレート画像の数を大幅に削減することができると期待される。

次に、従来の幾何解析手段は、テンプレート画像の数が多くなつた場合、パターンマツチング手段の計算量を低減するために、フーリエ変換を用いて動画像中の物体のエッジ情報から輪郭だけを抽出することと、ァフィン変換を用いて動画像中の物体の輪郭の大きさを正規化することと、ハフ変換を用いて動画像中の物体の形状を特定することと、を適切に組み合せて利用していた。しかしながら、これらの変換は、画像を厳密に処理する上に、大域処理であるので、視覚装置のハードウェアへの実装には適さなかった。そこで、幾何解析手段が物体の大まかな形を検出することに着目すると、この幾何解析手段が、細切れにされたこの物体の輪郭の断片から位置及び傾きを求め、この傾きをこの物体の輪郭の重心に集めることができれば、この幾何解析手段は、この物体の大まかな形を検出することができる。

これらのことを考慮すると、傾きを検出する手段が形成エッジ情報画像（formed edge- information image) から物体の輪郭を表す複数の線分の長さ及び傾き角度を計算し、さらにこれらの線分の長さ及び傾き角度を、傾き角度毎に物体の輪郭の重心方向に移動すると同時にこれらの線分の移動距離を計算することにより、幾何解析手段は画像処理に適したような物体の位置及び形を検出することができると期待される。しかも物体の輪郭線は既に複数の独立した線分に分割されているので、線分が位置する画素をその近傍との間で一定の制約条件を満たしながら独立に移動させれば、幾何解析手段は少ないハードウェア量と計算量で物体の位置及び形を検出することができると期待される。

最後に、領域正規化手段は、一旦物体領域に相当するデジタル画像中の分離物体領域 (segmented object area) に含まれる各画素を、互いの距離がおおよそ等しくなるように、デジタル画像全面に移動させた後、これらの画素の間に位置する画素を、近傍の画素の平均によって補間することにより、領域正規化手段はデジタル画像のサイズと等しいサイズの正規化画像を生成する。したがって、領域正規化手段は、画素間を補間するために自然数による除算、又はこの自然数の逆数の乗算を実行しなければならない。このように領域正規化手段が補間する理由は、以下の通りである。第一に、大きさ及び位置が異なる複数の分離物体領域が同じ物体を表す場合、一旦パラバラになった分離物体領域の各画素から分離物体領域のパターンを再構成しなければ、正規化画像の出力先であるパターンマッチング手段が同じ物体に対して多数のテンプレート画像を有しなければならないからである。第二に、デジタル画像が一般にノイズを含む多帯域画像であるために、一旦パラパラになった分離物体領域の画素間を補間をすることにより、正規化画像と、この正規画像と同じ種類の物体の表すテンプレート画像と、の間の類似度が増すからである。しかしながら、前述のように、パターンマッチング手段が、分離物体領域に対する正規化画像の代りに、エッジ情報形成手段が分離物体領域から一旦形成エッジ情報画像を生成し、その後幾何解析手段が形成ェッジ情報画像から生成した画像に対する正規化画像を用いる場合、正規ィ匕画像のうち少なくとも 1画素に、その周辺にある物体のパターンの一部を表す形及び大きさが記されている。したがって、領域正規化手段が補間をしなくても、パターンマツチング手段は複数のテンプレート画像の中から正規化画像に最も類似したテンプレート画像を選択することができる。

これらのことを考慮すると、領域正規化手段が補間をしなくても、パターンマッチング手段は物体領域が表す物体のパターンを選択することができると期待される。

さて、この視覚装置は移動カメラのパン、チルト及びズームの機構を制御することにより、物体を探索し、物体の画像処理を行うものである。視覚装置が行う画像処理の大半が局所処理であり、しかもこれらの局所処理は二次元格子状に配列された配列演算ユニットによって並列に実行される。配列演算ユニットを L S Iに実装する場合、個々の配列演算ユニットは、送達及び受領という信号を用いることにより、隣接する配列演算ユニットと非同期に通信できるように設計されている。これにより、配線パターンは極めて単純になり、しかも配線長は短くなるので、 L S Iはトランジスタの実装面積を増やしながら消費電力を低下させることができ、しかも全ての配列演算ュニットは必ずしも同期する必要がない。

ところで、従来の配列演算ユニットには主に 4つの問題があった。第一の問題は、送達を送信したコントローラにおいて送達を送信してから受領を受信するまでの時間が長くなることである。この原因は、送達を受信したコントローラが、計算データ、種別、水平方向の転送回数及び垂直方向の転送回数を入力するまで受領を返信しないことにある。そこで従来の配列演算ュニットでは、送達を送信したコントローラの上下左右の受領ステ一夕スが確実に更新されるまで、プロセッサは待たなければならなかった。しかしながら、この方法ではコントローラが折角非同期通信をしていてもプロセッサが無駄に時間を潰さなければならない。第二の問題は、計算データの転送順番が不規則であるので、未転送の計算データと転送済の計算データの区別が難しいことである。この原因は全ての配列演算ュニットが独立に動作することにある。そこで従来の配列演算ュニットでは、メモリが受信した計算データを転送すべき送達フラグと一緒に記憶し、一方でプロセッサはメモリに記憶された全ての送達フラグを常に検査して計算データを転送した後、転送された計算デー夕に関連する送達フラグを更新していた。しかしながら、この方法ではプロセッサは既に転送した計算データの送達フラグでも繰り返し検査しなければならない。第三の問題は、計算データが同時に 3方向に転送される場合、プロセッサがコントローラに計算データを書き込める割合が低いことである。この原因は、コントローラが 4近傍の配列演算ュニットに対して一度に 1個の計算データしか送信できないことにある。そこで従来の配列演算ユニットでは、送達フラグによって指定された配列演算ユニットの数が多くなればなるほど、プロセッサは次の計算データをコントローラに書き込めるようになるまで長時間待たなければならなかった。第四の問題は、計算データが同時に 3方向に転送される場合、計算データを受信する配列演算ユニットは、この計算データの水平方向の転送回数及び垂直方向の転送回数が同じになる 2個の配列演算ュニットを区別することが難しいことである。この原因は、コントローラが水平方向の転送回数及び垂直方向の転送回数を非負の整数でしか通信しないことにある。そこで従来の配列演算ユニットでは、計算データの送信元である 2個の配列演算ユニットに優先順位が付けられ、配列演算ユニットは必ず優先順位が高い配列演算ユニットの計算データから順番に転送していた。しかしながら、この方法では、優先順位が高い配列演算ユニットの計算データが入力されるまで、優先順位が低い配列演算ユニットの計算データは転送されないので、転送効率が悪い。これらの問題を解決する最も有効な方法は、高機能なコントローラを設計することである。例えば、第一の問題を解決するためには、コントローラのクロック信号の周波数がプロセッサのクロック信号の周波数より高くなれば良い。第二の問題を解決するためには、コントローラが F I F O ( F i r s t I n F i r s t O u t ) のような電子回路を備えれば良い。第三の問題を解決するためには、コントローラが同時に複数の計算データを 4近傍の配列演算ユニットに送信できるようにすれば良い。第四の問題を解決するためには、水平方向の転送回数及び垂直方向の転送回数が負の整数で表されるように、コントローラが水平方向の転送回数及び垂直方向の転送回数に対してそれぞれ 1ビットずつ回路を増やせば良い。しかしながら、設計者が実際にこのような配列演算ユニットを設計しょうとすると、配列演算ユニットのハードウェア量は膨大になる。

そこで第一の問題を解決するためには、コントローラが送達を受信したら、直ちに送達を記憶して受領を返信し、その後、計算データ、種別、水平方向の転送回数及び垂直方向の転送回数を入力すれば良い。第二の問題を解決するためには、 F I FOの代用品がメモリ及びプロセッサに実装されれば良い。第三及び第四の問題を解決するためには、計算データが多くとも同時に 2方向にしか転送されないようにすれば良い。

これらのことを考慮すると、スタツク及ぴ循環バッファがメモリ及びプロセッサに実装され、反時計回り及び時計回りに計算データが転送されることにより、転送効率が良い配列演算ュニットを設計することができると期待される。

さて、近年し S I (La r ge Sc a l e I n t eg r a t ed C i r c u i t) 技術の急速な進歩により、高速で高集積度の LS Iが開発されるようになってきた。 LS Iの集積度に関しては、単に設計ルールの微細化技術だけでなく、三次元 LS I技術（例えば、特開昭 63—174356、特開平 2— 35425,特開平 7 - 13529 3参照）、特にウェハーを張り合わせる技術 (Koy anag i , M.， Ku r i η ο, Η·， Le e, K-W., S a k uma, K., M i y a k awa, N., I t an i , H., 'Fu t ur e S y s t em— on— S i l i c on LS I Ch i p s ',

I EEE MI CRO, 1998, Vo l . 18, No. 4, p a g e s 1 7— 22参照）が開発され、さらに最近多数のチップを積み重ねる技術（例えば、日経マイクロデパイス， 2000年 6月号， page s 62— 79 ；日経マイクロデバイス， 2 000年 6月号， page s 157—164；日経マイクロデバイス， 2000年 6月号， page 176参照）が多数開発されていることにより、 LS Iはますます高集積度になるので、従来別々の L S Iに実装されていたデジタル回路は容易に 1つの L S Iに実装されるようになる。一方で LS Iの動作速度に関しては、クロック信号の周波数が高くなるに従い、クロックスキュー及ぴ信号の伝搬遅延時間の問題がますます深刻になっている。そこで、これらの問題を解決するためには、現在では L S Iの中に多数の P L L ( P h a s e L o c k e d L o o p )が用いられている。なお、これらの P L Lは、位相が一定である 1つの参照信号を入力し、さらにこの参照信号と、各々の P L Lが生成する比較信号との間の位相差を比較して、この位相差が 0ラジアンになるように比較信号の位相を変更するものである。しかしながら、 L S Iの中に多数の P L Lがある場合、この参照信号の伝搬遅延時間のために、全ての: P L Lの位相を一致させることは不可能である。また、 2つの P L Lがこれらの比較信号を相互に通信することもできない。の'趣由ほ、これらの比較信号の伝搬遅延時間のために、いずれの P L Lも位相が一定な比較信号を生成することができないからである。つまり、どちらか一方の P L Lにおける比較信号の位相差が 0ラジアンになれば、もう一方の P L Lにおける比較信号の位相差は伝搬遅延時間の 2倍になるので、両方の P L Lとも比較信号に大きなジッターが発生する。勿論 P L L が生成するクロック信号には致命的なジッターが発生する。

そこで各々の配列演算ュニットが、隣接する配列演算ュニットと非同期に通信できることに着目すると、全ての配列演算ユニットは、一定の位相のクロック信号ではなく、一定の周期のクロック信号を入力すれば良い。したがって、視覚装置には、複数のカウンタが、それぞれ独立した発振回路を備え、さらにこれらのカウン夕が相互にカウント数を通信することにより、全てのカウント数が一定時間内に一致するようなカウン夕で十分である。加えて、各々のカウンタが、隣接する全てのカウンタのカウント数に応じて、この発振回路の位相を調節することにより、結果として、全てのカウント数が一致している時間も長くなる。

これらのことを考慮すると、カウン夕が、外部から入力する全ての信号を個別に記憶するための機構と、さらに発振回路が、カウンタが生成する信号に同期するための機構が存在すれば、式カウンタは常時カウント数を一致させることができ、しかも L S I全体に高周波数のクロック信号を供給することができるものと期待される。この他に、従来から、電荷結合素子（CCD) 及び CMOS (相補形金属酸化物半導体）技術を用いて、多数のイメージセンサが開発されてきた。これらのイメージセンサの多くはビデオ信号を生成するために用いられるので、列並列型である。また、三次元 LS

1 (大規模集積回路）技術を用いることにより、複数の受光素子、複数の電荷増幅器、複数の AZD変換回路及び複数のデジタル回路を積層したイメージセンサも開発されてきた (例えば、特開昭 63— 174356、特開平 7—135293、特開平 2— 35425 参照）。これらのィメージセンサの多くは垂直信号線を有効利用した画素並列型であり、 1個の受光素子、 1個の電荷増幅器、 1個の A/D変換回路及び 1個のデジタル回路が垂直に配置されている。特に近年、ウェハーを張り合わせる技術（例えば、特開平 5— 16 0340；特開平 6— 268154 ;Koy an a g i， M.， Kur i no， H.， L e e , K一 W.， S a k uma , K.， Mi y a k awa , N" I t a n i , H" ' Fu t ur e S y s t e m— on— S i l i c on LS I Ch i ps ', I E E E MI CRO, 1998, Vo l. 18, No. 4， page s l 7— 22参照）が開発されたことにより、イメージセンサの製造者は、複数の受光素子を実装した L S Iと、複数の電荷増幅器を実装した LS Iと、複数の AZD変換回路を実装した LS I と、複数のデジタル回路を実装した LS Iと、を別々に製造した後、 1個の受光素子、 1 個の電荷増幅器、 1個の AZD変換回路及び 1個のデジタル回路が垂直に配置されるように、イメージセンサの製造者はこれらの LS Iを積層することができる。しがたつて、異なるプロセスで製造される L S Iでも容易に積層され、しかも検査済の L S Iを積層することにより、 LS Iの歩留まりが向上する。さらに最近、多数のチップを積み重ねる技術 (例えば、日経マイクロデバイス， 2000年 6月号， page s 62— 79 ；日経マイクロデバイス， 2000年 6月号， page s 157—164；日経マイクロデバイス，

2000年 6月号， p a g e 176参照）が開発されたことにより、イメージセンサの製造者は、高機能なィメージセンサを容易に製造することが可能となった。

ところで三次元 LS I技術には、トランジスタの数を増やすことはできても、垂直信号線の数を増やすことは難しいという問題がある。その理由は、 LS Iの実装面における信号線の線幅に比べて、垂直信号線の線幅はかなり広く、しかも垂直信号線がある場所にはトランジスタを配置することができないからである。したがって、イメージセンサの設計者が三次元 L S I技術を用いたとしても、同一回路内に含まれるトランジスタは結局同一 L S Iに実装されることになるので、イメージセンサの設計者はイメージセンサの画素数を容易に増やすことができない。

一方で、これまで移動カメラを制御し、画像処理をする装置として、本発明者は視覚装置を開発してきた（例えば、国際公開番号 WO 0 0 / 1 6 2 5 9参照）。この視覚装置は移動カメラのパン、チルト及びズームの機構を制御することにより、物体を探索し、物体の画像処理を行うものである。視覚装置が行う画像処理の大半が局所処理であり、しかもこれらの局所処理は二次元格子状に配列された複数の配列演算ュニットによって並列に実行される。この視覚装置がイメージセンサに組み込まれた場合、これらの配列演算ュニットの各々は、複数の受光素子から生成される複数の画素データを用いて複数の局所処理を実行する。したがって、イメージセンサの用途によっては、イメージセンサは画素並列型であるよりも、むしろ隣接する複数の画素データが 1個のデジタル回路に入力する形式の方が好ましい。しかもこの形式の場合、複数の受光素子に対して 1個の AZD変換回路しか必要でないので、イメージセンサの画素数が増えたとしても、イメージセンサの設計者は必ずしも AZD変換回路及びデジタル回路の数を増やす必要はない。勿論全ての AZD 変換回路及び全てのデジタル回路は並列に動作することができるので、ィメージセンサの性能は殆んど低下しない。

これらのことを考慮すると、ィメージセンサにおいて複数のセンサモジュールが二次元格子状に配列され、これらのセンサモジュールの各々において、複数の受光素子が二次元格子状に配列され、しかもこれらのセンサモジュールの各々が複数の受光素子から順次画素信号を生成することにより、高精細で高性能なイメージセンサを製造することができると期待される。

さて、従来のイメージセンサでは、その仕様が設計時に決定されなければならなかつた。勿論 F P GA ( F i e 1 d P r o g r am a b l e G a t e A r r a y )及び C P L D ( C om p 1 e x P r o g r am a b 1 e L o g i c D e v i c e ) を用いることにより、イメージセンサの製造後に電子回路を変更することもできるが、それでもイメージセンサには F P G A及び C P L D用の電子回路、 1組の大容量のメモリ及び外部からの多数の信号線が必要になる。一方で、上述のイメージセンサにおいて、複数のセンサモジュールの各々が多数の受光素子を備えた場合、複数のデジタル回路の各々の実装面積も受光素子の数に比例して大きくなるので、これらのデジタル回路の各々は、プロセッサ及び 1組の大容量のメモリを備えることができる。このメモリは、センサモジユールが生成する全ての画素信号を記憶することができるので、このプロセッサは、全ての画素信号から構成される膨大な数の画素パターンを参照することができる。そこで、これらのパターンに、記憶データ、メモリアドレス及び書き込みクロック信号の組み合せが割り当てられることにより、プロセッサは、書き込みクロック信号に応じて、任意のメモリアドレスに適当な記憶データを書き込むことができる。しかも、もし 1組のメモリの少なくとも 1部分が不揮発性であれば、この部分のメモリはこの記憶デ一夕を記憶し続けることができるので、プロセッサはこの部分のメモリに記憶されたプログラムさえも変更することができる。したがって、イメージセンサの製造者は、一旦イメージセンサを製造した後に、必要に応じてプログラムを変更することができ、しかも全ての組のメモリにプロダラムを供給するための信号線を省略することができる。

これらのことを考慮すると、ィメージセンサの全ての受光素子に一定のパターンの光が照射されることにより、イメージセンサは、全ての組のメモリ中のプログラムを一斉に変更することができると期待される。

そこで、請求項記載の本発明は、デジタル画像の各画素に対して局所処理を繰り返すことにより、視覚装置がこのデジタル画像中の物体の幾何を解析すると共に、形成エッジ情報画像を用いて、高速に物体領域及び背景領域を分離することを目的とする。また、請求項記載の本発明は、送達を受信したら直ちに受領を返信できるコントローラを設計し、反時計回り及び時計回りに計算データを転送することにより、配列演算ュニット及び仮想配列演算ユニットが計算データを効率よく転送することを目的とする。また、請求項記載の本発明は、連動信号を相互に通信していない連動式カウンタが含まれていても、他の連動式カウンタが出力した連動信号に合わせて常時カウント数を調節することができる連動式カウンタを実現することを目的とする。最後に、請求項記載の本発明は、二次元格子状に配列された複数の受光素子を備えた複数のセンサモジュールの各々から複数の画素信号を出力することにより、高精細で高速なィメ一ジセンサを製造することを目的とする。

発明の開示

請求項 1の発明は、複数のデジタル画像からなる動画像中の少なくとも 1個の物体に対して、複数の前記デジタル画像を順次記憶する第一の画像記憶手段と、複数の前記デジ夕ル画像から粗ェッジ情報画像を生成するェッジ情報生成手段と、前記デジタル画像を用いて前記粗ェッジ情報画像を形成ェッジ情報画像に形成するェッジ情報形成手段と、前記形成エッジ情報画像から前記デジタル画像における少なくとも 1個の前記物体の位置、大きさ及び形を検出することにより、形大きさ情報画像を生成する幾何解析手段と、を有し、前記幾何解析手段が、前記形成エッジ情報画像から傾き大きさ情報画像を生成する位置 Z 大きさ Z傾き検出手段と、前記形成ェッジ情報画像及び前記傾き大きさ情報画像から前記形大きさ情報画像を生成する位置/大きさ/形検出手段と、を有することを特徴とする視覚装置である。本発明において、二次元格子状に配列された複数の配列演算ユニットから構成される 1個のデ一タ処理装置が、全ての手段のうち相異なる 1つ以上の手段を実現しても良いし、全ての前記手段を実現しても良い。前記位置/大きさ傾き検出手段は、前記形成ェッジ情報画像に対して 8近傍処理を実行することにより、前記形成ェッジ情報画像の各画素を構成する形成エッジ情報が表す前記物体の輪郭を適当に分割し、さらに分割された前記輪郭の各々に対して傾きを計算することにより、前記傾き大きさ情報画像の各画素を構成する傾き大きさ情報を生成する。位置/大きさ/形検出手段は、前記形成エツジ情報を前記物体毎に 1画素に集めるのに合わせて、前記傾き大きさ情報も前記物体毎に前記 1画素に集め、前記 1画素に集まった前記傾き大きさ情報から、前記物体の形を表す形大きさ情報を生成する。これにより、前記幾何解析手段は、前記デジタル画像中の少なくとも 1個の前記物体の位置、大きさ及び前記形を表す前記形大きさ情報画像を生成することができる。したがって本発明では、複数の前記配列演算ユニットが局所処理を繰り返し実行するだけで、前記動画像から少なくとも前記物体の前記位置、前記大きさ及び前記形を検出することができるので、前記物体の認識に関する諸問題が好適に解決される。請求項 2の発明は、複数のデジタル画像からなる動画像中の少なくとも 1個の物体に対して、複数の前記デジタル画像を順次記憶する第一の画像記憶丰段と、複数の前記デジ夕ル画像から粗エッジ情報画像を生成するエッジ情報生成手段と、前記デジタル画像を用いて前記粗ェッジ情報画像を第一の形成ェッジ情報画像に形成する第一のエツジ情報形成手段と、第一の前記形成エッジ情報画像を構成する第一の形成エッジ情報によって区分される少なくとも 1個の前記物体の位置及び大きさを検出することにより、第一の重複情報画像を生成する位置/大きさ検出手段と、複数の非線形振動子を用いることにより、第一の前記形成エッジ情報によって区分される少なくとも 1個の前記物体の少なくとも 1つの物体領域を表す物体領域画像を生成する物体/背景分離手段と、前記物体領域画像を所定期間記憶する第二の画像記憶手段と、を有し、第一の前記重複情報画像を構成する全ての第一の重複情報が、それぞれ対応する前記非線形振動子に外乱として入力されることにより、前記物体 Z背景分離手段が前記デジタル画像の背景領域から少なくとも 1つの前記物体領域を分離することを特徴とする視覚装置である。本発明において、二次元格子状に配列された複数の配列演算ュニットから構成される 1個のデータ処理装置が、全ての手段のうち相異なる 1つ以上の手段を実現しても良いし、全ての前記手段を実現しても良い。第一の前記重複情報画像の各画素を構成する第一の前記重複情報は、 1画素に集まった第一の前記形成エッジ情報の数を表し、しかもこの画素が、対応する前記物体のおおよその重心位置を表す。一方で、前記物体/背景分離手段では、二次元格子状に配列された複数の前記配列演算ュニットの各々に前記非線形振動子が実装され、さらに前記非線形振動子の各々が、近傍にある複数の非線形振動子と正の結合値で結合され、前記近傍の周辺にある複数の非線形振動子と負の結合値で結合される。これにより、第一の前記形成エッジ情報画像を構成する第一の前記形成エッジ情報を挟む 1組の前記非線形振動子の位相差は大きくなり、それ以外の前記非線形振動子の組の前記位相差は小さくなるので、前記物体/ 背景分離手段は、第一の前記形成エッジ情報によって区分される少なくとも 1つの前記物体の前記物体領域を前記背景領域から分離することができる。ここで、各々の第一の前記重複情報が、対応する前記非線形振動子に前記外乱として入力されることにより、 0でない第一の前記重複情報を入力した前記非線形振動子の位相は、それ以外の前記非線形振動子の位相からずれていく。このとき 0でない第一の前記重複情報を入力した前記非線形振動子の近傍にある前記非線形振動子も、その近傍の前記非線形振動子を引き込むので、結果として、第一の前記形成エッジ情報によって区分される少なくとも 1つの前記物体領域に含まれる複数の前記非線形振動子の位相は、それ以外の前記非線形振動子の位相から速やかにずれる。したがって本発明では、前記物体 Z背景分離手段が、前記非線形振動子の状態に関係なく、少なくとも 1つの前記物体領域を前記背景領域から高速に分離することができるので、前記物体と前記背景の分離に関する諸問題が好適に解決される。

請求項 3の発明は、二次元格子状に配列された複数の配列演算ュニットから構成される少なくとも 1個のデータ処理装置を含む視覚装置であって、二値画像から傾き大きさ情報画像を生成する位置/大きさ傾き検出手段と、前記二値画像及び前記傾き大きさ情報画像から形大きさ情報画像を生成する位置 Z大きさ形検出手段と、を有し、前記形大きさ情報画像の各画素を構成する形大きさ情報が、前記二値画像における少なくとも 1個の物体の形及び大きさを表すことにより、前記形大きさ情報画像が前記物体の位置、前記大きさ及び前記形を表すことを特徴とする視覚装置である。本発明では、前記二値画像として、主に線幅が 2又は 3画素となるように形成されたエッジ情報画像及び色情報画像などが用いられる。また本発明において、前記位置 Z大きさ Z傾き検出手段及び前記位置/大きさ Z形検出手段は、それぞれ 2個の前記データ処理装置によつて実現されても良いし、 1個の前記データ処理装置に実現されても良い。前記二値画像が前記物体の輪郭を表す場合、前記位置 Z大きさ傾き検出手段は、複数の前記配列演算ユニットの各々において実行される局所処理の近傍サイズを小さくする。特に 8近傍にすることにより、前記輪郭を細切れに分割し、さらに分割された前記輪郭から、前記傾き大きさ情報画像の各画素を構成する傾き大きさ情報を生成することができる。このとき傾き大きさ情報は、前記輪郭に対する重複情報及び傾き角度から構成され、前記傾き角度は水平に対して 0度以上 1 8 0 度未満の範囲で表される。前記位置/大きさ形検出手段は、大きな近傍サイズを用いて前記二値画像の各画素の情報を 1画素に集めるのに合わせて、前記傾き大きさ情報をそれぞれ前記画素に集めることにより、前記物体毎に前記位置、前記大きさ及び前記形を検出することができる。したがって本発明では、前記二値画像中の前記物体の数に関係なく、複数の前記物体の前記位置、前記大きさ及び前記形を検出することができるので、前記物体の認識に関する諸問題が好適に解決される。

請求項 4の発明は、二次元格子状に配列された複数の配列演算ュニットから構成される少なくとも 1個のデータ処理装置を含む視覚装置であって、二値画像から傾き大きさ情報画像を生成する位置 Z大きさ傾き検出手段と、前記二値画像及び前記傾き大きさ情報画像から形大きさ情報画像を生成する位置/ "大きさ/形検出手段と、を有し、前記形大きさ情報画像の各画素を構成する形大きさ情報が、前記二値画像における少なくとも 1個の物体のテクスチャに対する形及び大きさを表すことにより、前記形大きさ情報画像が前記物体の前記テクスチャを表すことを特徴とする視覚装置である。本発明では、前記二値画像として、主に線幅が 2又は 3画素となるように形成されたエツジ情報画像及び色情報画像などが用いられる。また本発明において、前記位置/大きさ傾き検出手段及び前記位置/大きさ /形検出手段は、それぞれ 2個の前記データ処理装置によって実現されても良いし、 1個の前記データ処理装置に実現されても良い。前記二値画像が前記物体の前記テクスチヤを表す場合、前記位置 Z大きさ傾き検出手段は、複数の前記配列演算ユニットの各々において実行される局所処理の近傍サイズを小さくする、特に 8近傍にすることにより、前記テクスチャを線分に分割し、さらに前記線分から、前記傾き大きさ情報画像の各画素を構成する傾き大きさ情報を生成することができる。このとき傾き大きさ情報は、前記テクスチャに対する重複情報及び傾き角度から構成され、前記傾き角度は水平に対して 0度以上 1 8 0度未満の範囲で表される。前記位置 Z大きさ Z形検出手段は、小さな近傍サイズを用いて前記二値画像の各画素の情報を 1画素に集めるのに合わせて、前記傾き大きさ情報をそれぞれ前記画素に集めることにより、前記物体を覆う前記線分毎に前記テクスチヤを検出することができる。したがって本発明では、前記二値画像中の前記物体の数に関係なく、複数の前記物体の前記テクスチャを検出することができるので、前記物体の認識に関する諸問題が好適に解決される。

請求項 5の発明は、二次元格子状に配列された複数の配列演算ュニヅトから構成される 1個のデータ処理装置を含む視覚装置であって、複数の前記配列演算ュニットの各々において、前記配列演算ユニットを初期化する手段と、入力すべき二値情報又は傾き大きさ情報がなければ処理を終了する手段と、前記二値情報及び前記傾き大きさ情報を入力する手段と、前記二値情報及び前記傾き大きさ情報を分離する手段と、前記二値情報を重複情報に変換する手段と、前記傾き大きさ情報を移動元傾き重複情報に変換する手段と、前記重複情報を表す重複情報画像の帯域画素値の近傍から重心を計算し、前記重心から計算した移動量を移動量画像の帯域画素値に画像化する手段と、傾き及び移動元毎に、移動元傾き重複情報を表す移動元傾き重複情報画像の帯域画素値の各々を前記移動量に従い移動位置に移動する手段と、前記重複情報画像の前記帯域画素値を前記移動量に従い前記移動位置に移動する手段と、前記傾き及び前記移動元毎に、前記移動元傾き重複情報画像の前記帯域画素値の各々を、移動してきた前記移動元傾き重複情報画像の前記帯域画素値の全ての合計と、移動してきた前記移動元傾き重複情報画像の前記帯域画素値のうち、前記傾き大きさ情報に対応する値と、の合計に更新する手段と、前記重複情報画像の前記帯域画素値を、移動してきた前記重複情報画像の前記帯域画素値の全ての合計に更新する手段と、前記移動元傾き重複情報画像の前記帯域画素値の各々を出力する手段と、を備えたことを特徴とする視覚装置である。つまり、これは前記配列演算ユニットが提供する機能をデジタル技術で実現するためのアルゴリズムの実装形態である。前記配列演算ュニットを前記二次元格子状に配列し、前記配列演算ユニットを近傍同士相互〖こ結合し、前記配列演算ュニットの各パラメータの初期値を設定した後に、前記二値情報によって構成される二値画像及び前記傾き大きさ情報によって構成される傾き重複情報画像を画素単位で適宜入力し、重心計算から前記重複情報画像及び前記移動元傾き重複情報画像の各帯域画素値の出力までを順次行い、前記二値画像又は前記傾き大きさ情報画像が入力されなくなるまで繰り返す。本発明は前記配列演算ユニットを並列に動作させることができるので、複数の物体の位置及び形の検出に関する諸問題が好適に解決される。

請求項 6の発明は、二次元格子状に配列された複数の配列演算ュニットから構成される 1個のデータ処理装置を含む視覚装置であって、複数の前記配列演算ュニットの各々において、前記配列演算ユニットを初期化する手段と、入力すべき二値情報又は傾き大きさ情報がなければ処理を終了する手段と、前記二値情報及び前記傾き大きさ情報を入力する手段と、前記二値情報及び前記傾き大きさ情報を分離する手段と、前記二値情報を重複情報に変換する手段と、前記傾き大きさ情報を移動元傾き重複情報に変換する手段と、前記重複情報を表す重複情報画像の帯域画素値の近傍から重心を計算し、前記重心から計算した移動量を移動量画像の帯域画素値に画像化する手段と、傾き及び移動元毎に、移動元傾き重複情報を表す移動元傾き重複情報画像の帯域画素値の各々を前記移動量に従い移動位置に移動する手段と、前記重複情報画像の前記帯域画素値を前記移動量に従い前記移動位置に移動する手段と、前記傾き及び前記移動元毎に、前記移動元傾き重複情報画像の前記帯域画素値の各々を、移動してきた前記移動元傾き重複情報画像の前記帯域画素値の全ての合計と、移動してきた前記移動元傾き重複情報画像の前記帯域画素値のうち、前記傾き大きさ情報に対応する値と、の合計に更新する手段と、前記重複情報画像の前記帯域画素値を、移動してきた前記重複情報画像の前記帯域画素値の全ての合計に更新する手段と、前記移動元傾き重複情報画像の前記帯域画素値の全てから形を識別する手段と、前記重複情報画像の前記帯域画素値及び前記形の識別結果から形大きさ情報を表す形大きさ情報画像の帯域画素値の各々を生成する手段と、前記形大きさ情報画像の帯域画素値の各々を出力する手段と、を備えたことを特徴とする視覚装置である。つまり、これは前記配列演算ュニットが提供する機能をデジタル技術で実現するためのアルゴリズムの実装形態である。前記配列演算ュニットを前記二次元格子状に配列し、前記配列演算ュニットを近傍同士相互に結合し、前記配列演算ユニットの各パラメータの初期値を設定した後に、前記二値情報によって構成される二値画像及び前記傾き大きさ情報によって構成される傾き大きさ情報画像を画素単位で適宜入力し、重心計算から前記形大きさ情報画像の各帯域画素値の出力までを順次行い、前記二値画像又は前記傾き大きさ情報画像が入力されなくなるまで繰り返す。本発明は前記配列演算ユニットを並列に動作させることができるので、複数の物体の位置、大きさ及び前記形の検出に関する諸問題が好適に解決される。

請求項 7の発明は、二次元格子状に配列された複数の配列演算ュニットから構成される 1個のデータ処理装置を含む視覚装置であって、複数の前記配列演算ユニットの各々が、二値画像のうち対応する画素を入力する手段と、濃淡画像のうち対応する画素を入力する手段と、非線形振動子における複数のパラメータを計算する手段と、前記非線形振動子の計算結果を出力する手段と、を備え、前記非線形振動子が、前記濃淡画像の対応する前記画素を外乱として扱うことにより、前記二値画像が区分する少なくとも 1つの物体領域を背景領域から分離することを特徵とする視覚装置である。本発明では、前記二値画像には主に形成エッジ情報画像が用いられ、さらに前記濃淡画像には、前記二値画像に対する重複情報画像が用いられる。したがって、前記二値画像によって区分される少なくとも 1つの前記物体領域のおおよその重心位置に対応する重複情報が正の整数となり、それ以外の前記重複情報が 0となる。しかも、前記物体が大きくなればなるほど、前記重複情報も大きくなる。そこで全ての前記非線形振動子が、それぞれ対応する前記重複情報を前記外乱として入力することにより、 0でない前記重複情報を入力する少なくとも 1つの前記非線形振動子の位相が、残りの前記非線形振動子の位相より進むか又は遅れる。さらに 0でない前記重複情報を入力するこの前記非線形振動子が、近傍にある複数の前記非線形振動子の位相を自らの前記位相に引き込むので、結果として、前記二値画像によって区分される少なくとも 1つの前記物体領域に含まれる複数の前記非線形振動子の位相と、背景領域に含まれる複数の前記非線形振動子の位相と、は速やかにずれる。したがって本発明では、少なくとも 1つの前記物体領域及び前記背景領域が高速に分離されるので、物体と背景の分離に関する諸問題が好適に解決される。請求項 8の発明は、二次元格子状に配列された複数の配列演算ユニットを含む視覚装置において、複数の前記配列演算ユニットの各々が、前記配列演算ユニットにおいて計算された前記計算データを前記 4近傍の前記配列演算ュニットに送信する手段と、前記 4近傍のうち左側の前記配列演算ュニットから受信した前記計算データを右側及び上側のうち少なくとも 1個の前記配列演算ユニットに転送する手段と、前記 4近傍のうち下側の前記配列演算ュニットカゝら受信した前記計算データを上側及び左側のうち少なくとも 1個の前記配列演算ユニットに転送する手段と、前記 4近傍のうち右側の前記配列演算ュニッ卜から受信した前記計算データを左側及び下側のうち少なくとも 1個の前記配列演算ュニットに転送する手段と、前記 4近傍のうち上側の前記配列演算ュニットから受信した前記計算データを下側及び右側のうち少なくとも 1個の前記配列演算ユニットに転送する手段と、を備えることにより、前記配列演算ュニットの前記計算データの各々が二次元格子状に配列された複数の前記配列演算ュニット間を反時計回りに転送されることを特徴とする配列演算ユニットである。本発明では、二次元格子状に配列された前記配列演算ユニットのうち、最大転送回数で決定される正方領域内の含まれる任意の前記配列演算ユニットに前記計算データを転送することができる。勿論水平方向の転送回数と垂直方向の転送回数を調整することにより、本発明は前記計算デ一夕を任意の矩形領域及び円形領域内に限定して転送することもできる。前記配列演算ュニットが左側の前記配列演算ュニットから前記計算デ一夕を受信した場合、前記水平方向の転送回数が最大転送回数未満であれば、前記配列演算ユニットは右側の前記配列演算ユニットに前記計算データを転送することができる。このとき前記垂直方向の転送回数が 0であり、しかも最大転送回数未満であれば、前記配列演算ユニットは上側の前記配列演算ユニットに前記計算データを転送することができる。前記配列演算ュニットが下側の前記配列演算ユニットから前記計算データを受信した場合、前記垂直方向の転送回数が最大転送回数未満であれば、前記配列演算ユニットは上側の前記配列演算ュニットに前記計算データを転送することができる。このとき前記水平方向の転送回数が 0であり、しかも最大転送回数未満であれば、前記配列演算ュニットは左側の前記配列演算ユニットに前記計算データを転送することができる。前記配列演算ュニットが右側の前記配列演算ユニットから前記計算データを受信した場合、前記水平方向の転送回数が最大転送回数未満であれば、前記配列演算ュニットは左側の前記列演算ュニットに前記計算データを転送することができる。このとき前記垂直方向の転送回数が 0であり、しかも最大転送回数未満であれば、前記配列演算ユニットは下側の前記配列演算ュニットに前記計算データを転送することができる。前記配列演算ュニットが上側の前記配列演算ユニットから前記計算デ一夕を受信した場合、前記垂直方向の転送回数が最大転送回数未満であれば、前記配列演算ュニットは下側の前記配列演算ュニットに前記計算データを転送することができる。このとき前記水平方向の転送回数が 0であり、しかも最大転送回数未満であれば、前記配列演算ユニットは右側の前記配列演算ユニットに前記計算データを転送することができる。本発明は反時計回りの渦巻き状に前記計算データを転送するので、前記配列演算ユニットの通信負荷を分散させることができる。したがって前記配列演算ュニット間における前記計算データの共有に関する諸問題が好適に解決される。

請求項 9の発明は、二次元格子状に配列された複数の配列演算ュニットを含む視覚装置において、複数の前記配列演算ユニットの各々が、前記配列演算ユニットにおいて計算された前記計算デ一夕を前記 4近傍の前記配列演算ユニットに送信する手段と、前記 4近傍のうち左側の前記配列演算ュニットから受信した前記計算デ一夕を右側及び下側のうち少なくとも 1個の前記配列演算ュニットに転送する手段と、前記 4近傍のうち下彻 Jの前記配列演算ュニットから受信した前記計算デ一夕を上側及び右側のうち少なくとも 1個の前記配列演算ユニットに転送する手段と、前記 4近傍のうち右側の前記配列演算ュニットから受信した前記計算データを左側及び上側のうち少なくとも 1個の前記配列演算ュニットに転送する手段と、前記 4近傍のうち上側の前記配列演算ュニットから受信した前記計算データを下側及び左側のうち少なくとも 1個の前記配列演算ユニットに転送する手段と、を備えることにより、前記配列演算ュニットの前記計算データの各々が二次元格子状に配列された複数の前記配列演算ュニット間を時計回りに転送されることを特徴とする配列 ' 演算ユニットである。本発明では、二次元格子状に配列された前記配列演算ユニットのうち、最大転送回数で決定される正方領域内の含まれる任意の前記配列演算ユニットに前記計算デ一夕を転送することができる。勿論水平方向の転送回数と垂直方向の転送回数を調整することにより、本発明は前記計算データを任意の矩形領域及び円形領域内に限定して転送することもできる。前記配列演算ュニットが左側の前記配列演算ユニットから前記計算データを受信した場合、前記水平方向の転送回数が最大転送回数未満であれば、前記配列演算ュニットは右側の前記配列演算ュニットに前記計算データを転送することができる。このとき前記垂直方向の転送回数が 0であり、しかも最大転送回数未満であれば、前記配列演算ュニットは下側の前記配列演算ュニットに前記計算データを転送することができる。前記配列演算ュニッ卜が下側の前記配列演算ュニッ卜から前記計算データを受信した場合、前記垂直方向の転送回数が最大転送回数未満であれば、前記配列演算ユニットは上側の前記配列演算ユニットに前記計算データを転送することができる。このとき前記水平方向の転送回数が 0であり、しかも最大転送回数未満であれば、前記配列演算ユニットは右側の前記配列演算ュニットに前記計算デ一タを転送することができる。前記配列演算ュニットが右側の前記配列演算ユニットから前記計算データを受信した場合、前記水平方向の転送回数が最大転送回数未満であれば、前記配列演算ユニットは左側の前記配列演算ユニットに前記計算データを転送することができる。このとき前記垂直方向の転送回数が 0であり、しかも最大転送回数未満であれば、前記配列演算ユニットは上側の前記配列演算ュニットに前記計算データを転送することができる。前記配列演算ュニットが上側の前記配列演算ユニットから前記計算データを受信した場合、前記垂直方向の転送回数が最大転送回数未満であれば、前記配列演算ュニッ卜は下側の前記配列演算ュニットに前記計算データを転送することができる。このとき前記水平方向の転送回数が 0であり、しかも最大転送回数未満であれば、前記配列演算ュニッ卜は左側の前記配列演算ュニットに前記計算データを転送することができる。本発明は時計回りの渦巻き状に前記計算データを転送するので、前記配列演算ユニットの通信負荷を分散させることができる。したがって前記配列演算ュニット間における前記計算データの共有に関する諸問題が好適に解決される。請求項 1 0の発明は、二次元格子状に配列された複数の仮想配列演算ュニットを含む視覚装置において、複数の前記仮想配列演算ユニットの各々が、前記仮想配列演算ユニットにおいて計算された前記計算データを前記 4近傍の前記仮想配列演算ュニットに送信する手段と、前記 4近傍のうち左側の前記仮想配列演算ュニッ卜から受信した前記計算デー夕を右側及び上側のうち少なくとも 1個の前記仮想配列演算ュニットに転送する手段と、前記 4近傍のうち下側の前記仮想配列演算ュニットから受信した前記計算デ一夕を上側及び左側のうち少なくとも 1個の前記仮想配列演算ユニットに転送する手段と、前記 4近傍のうち右側の前記仮想配列演算ュニットから受信した前記計算データを左側及び下側のうち少なくとも 1個の前記仮想配列演算ユニットに転送する手段と、前記 4近傍のうち上側の前記仮想配列演算ュニットから受信した前記計算データを下側及び右側のうち少なくとも 1個の前記仮想配列演算ユニットに転送する手段と、を備えることにより、前記仮想配列演算ュニットの前記計算データの各々が二次元格子状に配列された複数の前記仮想配列演算ュニット間を反時計回りに転送されることを特徴とする仮想配列演算ュニットである。本発明では、二次元格子状に配列された前記仮想配列演算ユニットのうち、最大転送回数で決定される正方領域内の含まれる任意の前記仮想配列演算ュニットに前記計算データを転送することができる。勿論水平方向の転送回数と垂直方向の転送回数を調整することにより、本発明は前記計算データを任意の矩形領域及び円形領域内に限定して転送することもできる。前記仮想配列演算ュニットが左側の前記仮想配列演算ュニットから前記計算デー夕を受信した場合、前記水平方向の転送回数が最大転送回数未満であれば、前記仮想配列演算ュニットは右側の前記仮想配列演算ュニットに前記計算データを転送することができる。このとき前記垂直方向の転送回数が 0であり、しかも最大転送回数未満であれば、前記仮想配列演算ユニットは上側の前記仮想配列演算ユニットに前記計算デー夕を転送することができる。前記仮想配列演算ュニッ卜が下側の前記仮想配列演算ュニットから前記計算データを受信した場合、前記垂直方向の転送回数が最大転送回数未満であれば、前記仮想配列演算ュニットは上側の前記仮想配列演算ュニットに前記計算データを転送することができる。このとき前記水平方向の転送回数が 0であり、しかも最大転送回数未満であれば、前記仮想配列演算ュニットは左側の前記仮想配列演算ュニットに前記計算データを転送することができる。前記仮想配列演算ュニットがお側の前記仮想配列演算ュニットから前記計算データを受信した場合、前記水平方向の転送回数が最大転送回数未満であれば、前記仮想配列演算ュニットは左側の前記仮想配列演算ュニットに前記計算データを転送することができる。このとき前記垂直方向の転送回数が 0であり、しかも最大転送回数未満であれば、前記仮想配列演算ユニットは下側の前記仮想配列演算ュニットに前記計算データを転送することができる。前記仮想配列演算ュニットが上側の前記仮想配列演算ュニットから前記計算データを受信した場合、前記垂直方向の転送回数が最大転送回数未満であれば、前記仮想配列演算ユニットは下側の前記仮想配列演算ユニットに前記計算データを転送することができる。このとき前記水平方向の転送回数が 0であり、しかも最大転送回数未満であれば、前記仮想配列演算ユニットは右側の前記仮想配列演算ュニットに前記計算データを転送することができる。本発明は反時計回りの渦巻き状に前記計算データを転送するので、前記仮想配列演算ユニットの通信負荷を分散させることができる。したがって前記仮想配列演算ユニット間における前記計算データの共有に関する諸問題が好適に解決される。

請求項 1 1の発明は、二次元格子状に配列された複数の仮想配列演算ユニットを含む視覚装置において、複数の前記仮想配列演算ユニットの各々が、前記仮想配列演算ユニットにおいて計算された前記計算データを前記 4近傍の前記仮想配列演算ュニットに送信する手段と、前記 4近傍のうち左側の前記仮想配列演算ュニットから受信した前記計算データを右側及び下側のうち少なくとも 1個の前記仮想配列演算ユニットに転送する手段と、前記 4近傍のうち下側の前記仮想配列演算ュニット力ら受信した前記計算データを上側及び右側のうち少なくとも 1個の前記仮想配列演算ュニットに転送する手段と、前記 4近傍のうち右側の前記仮想配列演算ュニッ卜から受信した前記計算データを左側及び上側のうち少なくとも 1個の前記仮想配列演算ユニットに転送する手段と、前記 4近傍のうち上側の前記仮想配列演算ュニットから受信した前記計算デ一タを下側及び左側のうち少なくとも 1個の前記仮想配列演算ユニットに転送する手段と、を備えることにより、前記仮想配列演算ュニットの前記計算データの各々が二次元格子状に配列された複数の前記仮想配列演算ユニット間を時計回りに転送されることを特徴とする仮想配列演算ユニットである。本発明では、二次元格子状に配列された前記仮想配列演算ユニットのうち、最大転送回数で決定される正方領域内の含まれる任意の前記仮想配列演算ュニットに前記計算データを転送することができる。勿論水平方向の転送回数と垂直方向の転送回数を調整することにより、本発明は前記計算データを任意の矩形領域及び円形領域内に限定して転送することもできる。前記仮想配列演算ュニットが左側の前記仮想配列演算ュニットから前記計算デー夕を受信した場合、前記水平方向の転送回数が最大転送回数未満であれば、前記仮想配列演算ュニットは右側の前記仮想配列演算ュニットに前記計算データを転送することができる。このとき前記垂直方向の転送回数が 0であり、しかも最大転送回数未満であれば、前記仮想配列演算ュニットは下側の前記仮想配列演算ュニットに前記計算データを転送することができる。前記仮想配列演算ュニットが下側の前記仮想配列演算ュニッ卜から前記計算データを受信した場合、前記垂直方向の転送回数が最大転送回数未満であれば、前記仮想配列演算ュニットは上側の前記仮想配列演算ュニットに前記計算デ一夕を転送することができる。このとき前記水平方向の転送回数が 0であり、しかも最大転送回数未満であれば、前記仮想配列演算ユニットは右側の前記仮想配列演算ユニットに前記計算データを転送することができる。前記仮想配列演算ュニットが右側の前記仮想配列演算ュニヅトから前記計算データを受信した場合、前記水平方向の転送回数が最大転送回数未満であれば、前記仮想配列演算ュニットは左側の前記仮想配列演算ュニットに前記計算データを転送することができる。このとき前記垂直方向の転送回数が 0であり、しかも最大転送回数未満であれば、前記仮想配列演算ュニットは上側の前記仮想配列演算ュニットに前記計算デー夕を転送することができる。前記仮想配列演算ュニットが上側の前記仮想配列演算ュニットから前記計算データを受信した場合、前記垂直方向の転送回数が最大転送回数未満であれば、前記仮想配列演算ュニットは下側の前記仮想配列演算ュニットに前記計算データを転送することができる。このとき前記水平方向の転送回 m^ oであり、しかも最大転送回数未満であれば、前記仮想配列演算ュニットは左側の前記仮想配列演算ュニットに前記計算データを転送することができる。本発明は時計回りの渦巻き状に前記計算データを転送するので、前記仮想配列演算ユニットの通信負荷を分散させることができる。したがって前記仮想配列演算ュニット間における前記計算データの共有に関する諸問題が好適に解決される。

請求項 1 2の発明は、二次元格子状に配列された複数の配列演算ユニット又は複数の仮想配列演算ユニットを含む視覚装置であって、全ての前記配列演算ユニット及び全ての前記仮想配列演算ュニットの各々がプロセッサ、 1組のメモリ及び複数のコントローラを備え、全ての前記配列演算ュニット及び全ての前記仮想配列演算ュニットの各々に対して、少なくとも 2個の前記コントローラに、所定数間隔の番号が割り振られることと、前記番号が割り振られた全ての前記コントローラの各々が、隣接する複数の前記配列演算ュニット及び前記仮想配列演算ュニットの各々に対して、複数の前記コントローラのうち、前記番号が前記所定数だけずれている少なくとも 1個の前記コントローラと通信することと、により、多くとも、前記プロセッサが計算データを書き込んだ前記コントローラの前記番号に関連した回数だけ、少なくとも 1個の前記コントローラは前記計算データを転送することを特徴とする視覚装置である。本発明では、前記計算データは、前記コントローラによって転送される度に、前記コントローラの前記番号が大きくなるか又は小さくなる。さらに前記計算データが、前記番号が最大か又は最小の前記コントローラに転送されたら、前記計算データは破棄される。これにより、前記プロセッサが特定の前記コントローラに前記計算データを書き込むだけで、前記計算データは特定の方向に対して必要な回数だけ転送されると共に、前記プロセッサが前記計算データの転送終了を判定する必要はない。また前記プロセッサは、特定の前記コントローラから前記計算データを読み出すことにより、前記計算データの転送回数を計算することもできる。したがって前記計算データの転送に関する諸問題が好適に解決される。

請求項 1 3の発明は、同期式カウンタ、終り値判定用論理ゲート、連動信号増幅用論理ゲート、少なくとも 1個の連動信号用ラッチ回路、連動信号用論理ゲート及ぴィネーブル信号用論理ゲートを含む連動式カウンタであって、前記同期式カウンタがィネーブル信号を入力したときに、前記同期式カウンタがクロック信号のパルスを数えることと、前記同期式カウンタが出力するカウント数と終り値が一致したときに、前記終り値判定用論理ゲートが連動信号を生成することと、前記連動信号増幅用論理ゲートが、外部に出力するために前記連動信号を増幅することと、前記連動信号が生成されないときに、前記イネ一ブル信号用ゲートが前記イネ一ブル信号を生成することと、により、前記カウント数が前記終り値に到達したときに、前記同期式カウン夕の動作が停止することと、前記終り値判定用論理ゲートが出力する前記連動信号が生成されていないときに、各々の前記連動用ラッチ回路が、外部から入力した前記連動信号のうちの 1つを記憶することと、前記連動信号用論理ゲートが、全ての前記連動信号用ラッチ回路が前記連動信号を記憶しているか判定することと、全ての前記連動信号用ラッチ回路が前記連動信号を記憶しているときに、前記イネ一ブル信号用ゲートが前記イネ一ブル信号を生成することと、により、前記同期式カウンタの前記動作が再開することと、を特徴とする連動式カウンタである。前記同期式力ゥンタは 1ビット以上のアップカウンタ又はダゥンカウンタであり、前記ィネーブル信号がアクティブであるときだけ、前記同期式カウンタは前記クロック信号の前記パルスを数えることができる。また前記同期式カウンタのクロック端子は立ち上がりエッジでも立ち下がりエッジでも良い。もし前記カウント数が最大値又は最小値ならば、前記終り値判定用論理ゲートは前記連動信号をアクティブにする。さもなくば前記連動信号はインアクティブである。前記連動信号は前記外部に送信されるので、前記連動信号増幅用論理ゲートには、駆動能力が高い論理ゲートが用いられる。前記連動信号がインァクティブであるとき、前記イネ一ブル信号用論理ゲートは前記イネ一ブル信号をアクティブにする。したがって、前記カウント数が前記最大値又は前記最小値に到達するまで、前記同期式カウンタは前記クロック信号の前記パルスを数えた後、前記連動信号がアクティブになり、さらに前記同期式カウンタは停止する。前記連動信号がアクティブであるとき、各々の前記連動信号用ラッチ回路は、前記外部から入力される 1つ以上の前記連動信号のうちの 1つがアクティブであることを記憶できるようになる。さもなくば各々の前記連動信号用ラッチ回路はリセットされる。全ての前記連動信号用ラッチ回路が前記連動信号を記憶したとき、前記連動信号用論理ゲートの出力はアクティブになる。前記連動信号用論理ゲートの出力がアクティブであるとき、前記終り値判定用論理ゲートが出力する前記連動信号に関わらず、前記イネ一ブル信号用論理ゲートは前記イネ一ブル信号 ¾アクティブにする。したがって、前記同期式カウン夕の前記動作が停止していたとしても、前記外部から入力された全ての前記連動信号がアクティブになれば、前記同期式カウンタは前記動作を再開する。本発明は、前記外部から入力される 1つ以上の前記連動信号によって前記同期式カウンタの前記動作を制御することができる。したがって、前記同期式カウンタの前記動作に関する諸問題が好適に解決される。

請求項 1 4の発明は、同期式カウンタ、終り値判定用論理ゲート、連動信号増幅用論理ゲート、少なくとも 1個の連動信号用ラッチ回路、連動信号用論理ゲート、ィネーブル信号用論理ゲート及び初期化用論理ゲートを含む連動式力ゥン夕であって、前記同期式力ゥン夕が同期クリア手段及び同期ロード手段のうち少なくとも 1つを備え、前記同期式力ゥン夕がイネ一ブル信号を入力したときに、前記同期式カウンタがクロック信号のパルスを数えることと、前記同期式カウン夕が出力するカウント数と終り値が一致したときに、前記終り値判定用論理ゲ一卜が連動信号を生成することと、前記連動信号増幅用論理ゲートが'、外部に出力するために前記連動信号を増幅することと、前記連動信号が生成されないときに、前記イネ一ブル信号用ゲートがイネ一プル信号を生成することと、により、前記カウント数が前記終り値に到達したときに、前記同期式力ゥン夕の動作が停止することと、前記終り値判定用論理ゲートが出力する前記連動信号が生成されていないときに、各々の前記連動信号用ラッチ回路が、外部から入力した前記連動信号のうちの 1つを記憶することと、前記連動信号用論理ゲートが、全ての前記連動信号用ラッチ回路が前記連動信号を記憶しているか判定することと、全ての前記連動信号用ラッチ回路が前記連動信号を記憶しているときに、前記イネ一ブル信号用ゲートが前記イネ一ブル信号を生成することと、により、前記同期式カウンタの前記動作が再開することと、前記初期化信号用論理ゲートが、前記終り値判定用論理ゲートが出力する前記連動信号及び前記ィネーブル信号を入力して、初期化信号を生成することにより、前記同期クリア手段及び前記同期口一ド手段が前記初期化信号を用いて、前記同期式カウン夕に初期値を設定することと、を特徵とする連動式カウンタである。前記同期式カウンタは 1ビット以上のアップウンタ又はダウンカウンタであり、前記イネ一ブル信号がアクティブであるときだけ、前記同期式カウンタは前記クロック信号の前記パルスを数えることができる。また前記同期式カウン夕のクロック端子は立ち上がりエッジでも立ち下がりエッジでも良い。もし前記カウント数が最大値又は最小値ならば、前記終り値判定用論理ゲートは前記連動信号をアクティブにする。さもなくば前記連動信号はインアクティブである。前記連動信号は前記外部に送信されるので、前記連動信号増幅用論理ゲートには、駆動能力が高い論理ゲートが用いられる。前記連動信号がインアクティブであるとき、前記イネ一ブル信号用論理ゲートは前記ィネーブル信号をアクティブにする。したがって、前記カウント数が前記最大値又は前記最小値に到達するまで、前記同期式カウンタは前記クロック信号の前記パルスを数えた後、前記連動信号がアクティブになり、さらに前記同期式カウンタは停止する。前記連動信号がアクティブであるとき、各々の前記連動信号用ラッチ回路は、前記外部から入力される 1つ以上の前記連動信号のうちの 1つがアクティブであることを記憶できるようになる。さもなくば各々の前記連動信号用ラッチ回路はリセットされる。全ての前記連動信号用ラツチ回路が前記連動信号を記憶したとき、前記連動信号用論理ゲ一卜の出力はァクティブになる。前記連動信号用論理ゲートの出力がアクティブであるとき、前記終り値判定用論理ゲートが出力する前記連動信号に関わらず、前記イネ一ブル信号用論理ゲ一トは前記イネ一ブル信号をアクティブにする。したがって、前記同期式カウンタの前記動作が停止していたとしても、前記外部から入力された全ての前記連動信号がァクティブになれば、前記同期式カウンタは前記動作を再開する。さらに、前記連動信号及び前記イネ一ブル信号が共にアクティブであるときに、前記初期化信号用論理ゲートは前記初期化信号をアクティブにする。前記同期式力ゥン夕のクリァ端子が前記初期化信号を入力する場合、前記同期クリァ手段が前記カウント数を前記最小値又は前記最大値に設定する。前記同期式カウンタのロード端子が前記初期化信号を入力する場合、前記同期ロード手段が前記力ゥント数を適当な前記初期値に設定する。これにより、前記同期式カウンタは前記カウント数を前記初期値と前記終り値の間に限定することができる。本発明は、前記外部から入力される 1つ以上の前記連動信号によって前記同期式カウンタの前記動作を制御することができる。したがって、前記同期式カウンタの前記動作に関する諸問題が好適に解決される。

請求項 1 5の発明は、請求項 1 3又は 1 4記載の連動式カウンタが同期式発振回路を備え、前記同期式発振回路が、前記クロック信号を生成する自励発振回路及び少なくとも 1 個のクロック信号増幅用論理ゲ一トを備え、前記自励発振回路が同期信号用ラツチ回路を含み、前記同期信号用ラッチ回路が前記イネ一ブル信号を入力することと、前記同期信号用ラツチ回路の出力が前記ク口ック信号の位相を変化させることと、少なくとも 1個の前記クロック信号増幅用論理ゲートが、前記クロック信号を増幅することと、を特徴とする連動式カウンタである。本発明では、前記同期信号用ラッチ回路に Dラッチが用いられ、前記 Dラッチのゲート端子に前記イネ一ブル信号が入力される。したがって、前記イネ一ブル信号がァクティブであれば、前記同期信号用ラツチ回路はパッファ及び NO Tゲ一トとして動作する。さもなくば、前記同期信号用ラッチ回路は入力信号を記憶する。前記自励発振回路に、リング発振器及び非安定マルチバイブレータなど、 1個以上の論理ゲートを含む発振回路が用いられた場合、前記同期信号用ラッチ回路は前記論理素子の 1つの代りに用いられる。これにより、前記イネ一ブル信号がアクティブであれば、前記自励発振回路は自励発振をする。さもなくば、前記自励発振回路は現在の状態で安定する。したがって、前記イネ一ブル信号がアクティブになるまで、前記自励発振回路は前記クロック信号の前記位相は遅らすことができる。前記ク口ック信号増幅用論理ゲートには N O T ゲートが用いられる。前記クロック信号増幅用論理ゲートは、必要に応じて前記自励発振回路が生成する前記ク口ック信号を増幅し、前記同期式カウンタ及び他の電子回路に供給される。本発明では、前記同期式カウンタが停止している間、前記同期式発振回路は前記ク口ック信号の電圧を変更しないので、前記同期式カウンタは前記ク口ック信号の全ての前記パルスを数えることができる。したがって、前記クロック信号の前記パルスに関する諸問題が好適に解決される。 ' 請求項 1 6の発明は、請求項 1 3又は 1 4記載の連動式カウンタが同期式発振回路を備え、前記同期式発振回路が、同期信号用フリップフロップ回路と、同期信号増幅器と、ループフィルタと、電圧制御発振器と、少なくとも 1個のクロック信号増幅用論理ゲートと、を備え、前記同期信号用ラッチ回路が前記イネ一ブル信号を記憶することと、前記同期信号増幅器が前記同期信号用ラツチ回路の出力を増幅することと、前記ループフィルタが、前記同期信号増幅器の出力に含まれるノイズを低減することと、前記電圧制御発振器が前記クロック信号を生成することと、前記電圧制御発振器が、前記ループフィルタが出力する電圧に応じて、前記クロック信号の位相を変化させることと、少なくとも 1個の前記クロック信号増幅用論理ゲートが、前記クロック信号を増幅することと、を特徴とする連動式カウンタである。本発明では、前記同期信号用フリップフロップ回路に Dフリツプフ口ップが用いられ、前記 Dフリップフ口ップの D端子に前記イネ一ブル信号が入力され、前記 Dフリップフロップのクロック端子に前記クロック信号が入力される。ただし前記 Dフリップフロップの前記クロック端子には、前記同期式カウン夕と同じ方向のエッジが用いられる。したがって、前記同期信号用フリップフロップ回路は前記同期式カウンタが使用する前記イネ一ブル信号と同じ信号を記憶する。前記同期信号増幅器には、前記電圧制御発振器を制御するために必要な電圧を生成することができる増幅器が用いられる。この電圧がゲートレベルの範囲内であれば、前記同期信号増幅器には、 N〇 Tゲート及び · バッファが用いられる。さもなくば、前記同期信号増幅器には一般的な増幅器が用いられる。前記ループフィルタには、ラグ形フィルタ、ラグ ·リード形フィルタ及びそれらの変形などが用いられる。前記ループフィルタは、前記電圧制御発振器が出力する前記クロック信号のジッターを抑えるために、前記同期信号増幅器の前記出力に含まれる高周波ノィズを除去する。前記電圧制御発振器には、水晶振動子のような圧電素子を用いたコルピッッ形発振回路及びピアス発振回路などが用いられ、電圧によって容量が変化する可変容量' ダイオードによって、前記電圧制御発振器が出力する前記クロック信号の周波数が変更される。したがって、前記同期信号用フリップフロップ回路が、インアクティブである前記ィネーブル信号を記憶している間、前記電圧制御発振器は前記ク口ック信号の前記位相は進めることができる。前記クロック信号増幅用論理ゲー卜には N O Tゲートが用いられる。前記クロック信号増幅用論理ゲートは、必要に応じて前記自励発振回路が生成する前記クロック信号を増幅し、前記同期式カウンタ及び他の電子回路に供給される。本発明では、前記同期式カウンタが停止している間、前記同期式発振回路は前記クロック信号の周期を僅かに変更するだけなので、前記同期式発振回路は、前記他の電子回路の動作に殆んど影響を与えることなく、前記終り値判定用論理ゲートが出力する前記連動信号と、前記外部から入力する 1つ以上の前記連動信号との間の位相差を可能な限り小さくすることができる。したがって、前記クロック信号の前記周期に関する諸問題が好適に解決される。請求項 1 7の発明は、請求項 1 3〜 1 6のうち少なくとも 1項に記載の複数の連動式力ゥンタを含む連動装置であって、複数の前記連動式力ゥンタを平面内に配列したことと、隣接する前記連動式力ゥンタ同士の間の距離が全て等しいことと、隣接する前記連動式力ゥンタ同士が相互に前記連動信号を通信することと、各々の前記連動式カウンタが、隣接する少なくとも 1個の前記連動式カウンタが出力する全ての前記連動信号を記憶することと、各々の前記連動式カウンタが全ての前記連動信号を記憶するまで、各々の前記連動式カウンタの前記同期式カウンタが前記動作を停止することと、により、複数の前記連動式カウンタの前記同期式カウンタの前記カウント数が揃うことを特徵とする連動装置である。本発明では、複数の前記連動式カウン夕が前記正方格子状及び前記六角格子状などに配列されることにより、隣接する前記連動式カウンタ同士の間の前記距離は全て等しくなる。そのため、隣接する前記連動式カウンタ同士の間に前記連動信号の信号線が最短距離で配線された場合、隣接する全ての前記連動式カウンタに各々の前記連動式カウンタが出力する前記連動信号の全ての伝搬遅延時間が等しくなるので、隣接する全ての前記連動式カウンタが入力する前記連動信号の全ての位相も等しくなる。前記連動式カウンタは、隣接する全ての前記連動式力ゥン夕の前記連動信号がアクティブになったら前記同期式力ゥンタの前記動作を再開する。しかも前記連動式カウンタの前記連動信号用ラッチ回路は、隣接する前記連動式カウン夕のうちの 1つから入力した前記連動信号を記憶するので、前記連動式カウンタは、隣接する前記連動式カウン夕の現在の前記連動信号に関わらず、隣接する全ての前記連動式力ゥン夕の前記連動信号のうち、最も位相が遅れているものに合わせて前記同期式カウンタの前記動作を再開する。したがって、全ての前記連動式カウン夕が同位相のクロック信号を入力し、しかも前記クロック信号の周期が前記連動信号の前記伝搬遅延時間に比べて十分に長ければ、全ての前記連動信号の位相は一致する。また、前記連動式力ゥン夕の前記連動信号用ラッチ回路は、隣接する前記連動式力ゥンタのうちの 1つから入力した前記連動信号を記憶する。そこで隣接する前記連動式カウンタのうちの 1つが入力する前記クロック信号の前記位相が進んでいるために、この前記連動式力ゥン夕が出力する前記連動信号がアクティブになった後、この前記連動信号が再びインァクティブになったとしても、この前記連動信号を入力する前記連動信号用ラッチ回路の出力はアクティブのままである。したがって、全ての前記連動式カウンタが入力する前記クロック信号の前記位相が等しくなくても、隣接する前記連動式カウンタ同士は互いに前記連動信号を受信することができる。本発明は、複数の前記連動式カウン夕を相互に接続することにより、複数の前記連動式カウンタが出力する前記カウント数を一致させることができる。一般に、前記クロック信号を L S I ( L a r g e S c a l e I n t e g r a t e d C i r c u i t )全体に分配する際に、前記クロック信号の周波数が高くなればなるほど、前記クロック信号の伝搬遅延時間が問題となる。しかしながら前記連動式カウン夕を前記 L S Iに分散配置することにより、前記クロック信号の分周信号を前記 L S I 全体のデジタル回路に分配することができる。したがって、前記デジタル回路の同期に関する諸問題が好適に解決される。

請求項 1 8の発明は、複数のセンサモジュールを含むイメージセンサであって、少なくとも 1個の前記センサモジュールの各々が、二次元格子状に配列された複数の画素セルと、複数の前記画素セルの配列に沿って配置された電荷結合素子と、電荷転送用駆動装置と、出力増幅器と、を含み、少なくとも 1個の前記画素セルの各々が、光を電荷に変換する受光素子と、電荷転送ゲートと、を含み、少なくとも 1個の前記センサモジュールの各々において、前記電荷転送用駆動装置の出力が、少なくとも 1個の前記画素セルの前記電荷転送ゲートを導通させることと、前記電荷結合素子が、少なくとも 1個の前記電荷転送ゲートを介して出力された前記受光素子の前記電荷を個別に蓄えることと、前記電荷転送用駆動装置の出力が、前記電荷結合素子に蓄えられた前記電荷を前記出力増幅器に向けて順番に転送することと、前記出力増幅器が、前記電荷結合素子に蓄えられた前記電荷を順番に増幅することと、により、少なくとも 1個の前記センサモジュールの各々が、前記電荷転送用駆動装置が出力する画素同期信号に合わせて、全ての前記画素セルの前記受光素子の前記電荷を画素信号として順番に出力することを特徴とするイメージセンサである。多くの前記イメージセンサでは、全ての前記センサモジュールは格子状又は六角格子状に配列されるが、勿論これらの前記センサモジュールは直線状又は円形状など任意の位置に配置されても良い。また、全ての前記画素セルは格子状又は六角格子状などに配列される。前記画素セルの各々は前記受光素子及び前記電荷転送ゲートを備え、前記受光素子にはフォトダイオード、フォトトランジスタ及び HARP (Hi gh— ga i n Ava 1 a n c h e Rus h i ng amo r phous Pho t oc onduc t o r) 膜などが用いられる。前記受光素子が前記光を照射されると、前記受光素子は光電効果により前記電荷を生成する。このとき前記電荷を蓄えるために、前記受光素子には必要に応じて電子回路が付け加えられる。前記電荷結合素子は、前記受光素子を備えた複数の前記画素セルの配列に沿って一筆書で配置される。前記電荷転送用駆動装置が少なくとも 1個の前記電荷転送ゲートを導通させた場合、前記電荷は前記電荷結合素子に移動することができる。そこで前記電荷転送用駆動装置が前記電荷結合素子に一定の電圧を加えるならば、前記電荷は前記受光素子から前記電荷結合素子に移動する。前記電荷転送用駆動装置が一定のパターンに従って前記電荷結合素子に前記電圧を加えた場合、前記電荷結合素子に蓄えられた前記電荷は前記電荷結合素子中をバケツリレー式に移動するので、少なくとも 1個の前記電荷が、蓄積された場所の順番に前記電荷結合素子の 2つの末端のうちいずれかに移動することができる。そこで前記出力増幅器は、少なくとも 1個の前記受光素子が生成した前記電荷を前記電荷結合素子から 1個ずつ受け取り、順次前記画素信号に変換することができる。また、前記電荷転送用駆動装置が、前記電荷結合素子に蓄えられた前記電荷を移動させた後、前記電荷同期信号を出力することにより、前記出力増幅器が前記画素信号を出力していることが判別され得る。本発明では、前記センサモジュールの各々が前記電荷転送用駆動装置を備えているので、前記イメージセンサは少なくとも 1個の前記センサモジュールから一斉に前記画素信号を出力することができる。本発明ではエリァセンサを製造するために、全く同じ複数の前記センサモジュールが前記二次元格子状に配列され、しかも多数の前記画素信号が少ない信号線数で出力されるので、前記エリアセンサの設計に関する諸問題が好適に解決される。

請求項 1 9の発明は、複数のセンサモジュールを含むイメージセンサであって、前記センサモジュールの各々が、二次元格子状に配列された複数の画素セルと、垂直シフトレジス夕と、水平シフトレジスタと、複数の列選択ゲートと、複数のノイズキャンセラと、出力増幅器と、を含み、前記画素セルの各々が、光を電荷に変換する受光素子と、前記電荷を電圧に変換する電荷増幅器と、行選択ゲートと、を含み、前記センサモジュールの各々において、前記垂直シフトレジスタの出力が、少なくとも 1個の前記画素セルの前記行選択ゲートを導通させることと、前記ノイズキャンセラの各々が、少なくとも 1個の前記行選択ゲートを介して出力された前記電圧のノィズを抑えることと、前記水平シフトレジス夕の出力が、少なくとも 1個の前記列選択ゲートを導通させることと、前記出力増幅器が、少なくとも 1個の前記列選択ゲートを介して出力された前記ノイズキャンセラの出力を増幅することと、により、前記センサモジュールの各々が、前記水平シフトレジスタが出力する画素同期信号に合わせて、少なくとも 1個の前記画素セルの前記受光素子の前記電荷を画素信号として順番に出力することを特徴とするイメージセンサである。多くの前記ィメージセンサでは、全ての前記センサモジュールは格子状又は六角格子状に配列されるが、勿論これらの前記センサモジュールは直線状又は円形状など任意の位置に配置されても良い。また、全ての前記画素セルは格子状又は六角格子状などに配列され、これらの前記画素セルの配置は少なくとも 1行と少なくとも 1列の行列によって表される。少なくとも 1個の前記ノイズキャンセラ及び少なくとも 1個の前記列選択ゲートが、それぞれ前記列毎に 1個ずつ配置される。前記画素セルの各々は前記受光素子、前記電荷増幅器及び前記行選択ゲートを備え、前記受光素子にはフォトダイオード、フォトトランジスタ及び HARP (H i h— ga i n Ava l anche Rus h i ng amo r p h o u s P o t oc onduc t o r)膜などが用いられる。前記受光素子が前記光を照射されると、前記受光素子は光電効果により前記電荷を生成する。このとき前記電荷を蓄えるために、前記受光素子には必要に応じて電子回路が付け加えられる。前記電荷増幅器は前記電荷の量に応じて前記電圧に変換する。前記垂直シフトレジス夕が前記行のうち 1 つを選択した場合、選択された前記行に含まれる少なくとも 1個の前記画素セルの前記行選択ゲートが導通する。そこで、選択された前記行に含まれる少なくとも 1個の前記画素セルの前記電荷増幅器は、それぞれ前記列毎に前記ノイズキャンセラに入力される。少なくとも 1個の前記ノイズキャンセラは、それぞれ対応する前記列に配列された少なくとも 1個の前記画素セルの前記電荷増幅器によって出力された前記電圧に含まれる前記ノィズを抑える。前記水平シフトレジス夕が前記列のうち 1つを選択した場合、選択された前記列の前記列選択ゲートが導通する。そこで、選択された前記列の前記ノイズキャンセラによって前記ノイズが抑えられた前記電圧が前記出力増幅器に入力される。したがって、前記垂直シフトレジスタ及び前記水平シフトレジス夕が一定の順番で全ての前記画素セルの中から 1個を選択することにより、前記出力増幅器は、少なくとも 1個の前記画素セルの前記受光素子の電荷を前記画素信号として出力することができる。また、前記水平シフトレジス夕が、前記列から 1つを選択した後に、前記電荷同期信号を出力することにより、前記出力増幅器が前記画素信号を出力していることが判別され得る。本発明では、前記センサモジュールの各々が前記垂直シフトレジスタ及ぴ前記水平シフトレジスタを備えているので、前記イメージセンサは少なくとも 1個の前記センサモジュールから一斉に前記画素信号を出力することができる。本発明ではエリアセンサを製造するために、全く同じ複数の前記センサモジュールが前記二次元格子状に配列され、しかも多数の前記画素信号が少ない信号線数で出力されるので、前記エリアセンサの設計に関する諸問題が好適に解決される。

請求項 20の発明は、請求項 18又は 19記載のイメージセンサにおいて、少なくとも 1個の前記センサモジュールが前記二次元格子状に配列された層と、複数の AZD変換回路が前記二次元格子状に配列された層と、複数のデジタル回路が前記二次元格子状に配列された層と、が積層され、複数の前記センサモジュールの各々が出力する前記画素信号が、複数の前記 AZD変換回路のうちの相異なる 1個に入力されることと、複数の前記 A ZD変換回路の各々が、前記画素信号を画素データに変換することと、複数の前記 AZD 変換回路の各々が出力する前記画素データが、複数の前記デジタル回路のうちの相異なる少なくとも 1個に入力されることと、により、少なくとも 1個の前記センサモジュールの各々において、少なくとも 1個の前記受光素子が生成した前記電荷が、前記画素同期信号に合わせて、対応する 1個の前記デジタル回路に前記画素データとして順次入力されることを特徵とするイメージセンサである。本発明では、 1個の前記センサモジュールの配置と、対応する 1個の前記 AZD変換回路の配置と、対応する 1個の前記デジタル回路の配置と、が垂直方向に重なるように、少なくとも 1個の前記センサモジュールと、少なくとも 1個の前記 AZD変換回路と、少なくとも 1個の前記デジタル回路と、が格子状及び六角格子状に配列される。少なくとも 1個の前記デジタル回路の各々が、シフトレジスタ及ぴシリアル/パラレル変換回路などのパッファを備えた場合、前記画素同期信号に合わせて、対応する前記 AZD変換回路が出力する全ての前記画素データを保持すると共に、これらの前記画素データのうちのいずれか 1つを選択的に取り出すことができる。したがつて、これらの前記デジタル回路は、それぞれ入力した全ての前記画素データの順番を入れ替えることができる。本発明では、三次元 L S I (大規模集積回路）技術を用いることにより、 1個の前記センサモジュールと、対応する 1個の前記 AZD変換回路との間に、 1本の前記画素信号用の信号線が配線され、 1個の前記 AZD変換回路と、対応する 1個の前記デジタル回路との間に、少なくとも 1本の前記画素データ用の信号線が配線され、 1個の前記センサモジュールと、対応する 1個の前記デジタル回路との間に、 1本の前記画素同期信号用の信号線が配線される。少なくとも 1個の前記デジタル回路の各々は、対応する 1個の前記センサモジュールだけから前記画素信号を前記画素デ一夕として入力するので、前記イメージセンサの画素数が増えたとしても、少なくとも 1個の前記デジタル回路の各々は、対応する 1個の前記センサモジュールが出力した全ての前記画素信号を、前記画素データとして短時間で入力することができる。本発明では、 1個の前記センサモジュールから、対応する 1個の前記 AZD変換回路への 1本の前記画素信号用の前記信号線と、この 1個の前記 A/D変換回路から、対応する前記デジタル回路への少なくとも 1 本の前記画素データ用の前記信号線と、この 1個の前記センサモジュールから、対応する前記デジタル回路への 1本の前記画素同期信号用の前記信号線と、は他の前記信号線と交わらないように垂直に配線され得るので、前記イメージセンサにおける前記信号線の配線に関する諸問題が好適に解決される。

図面の簡単な説明

第 1図は、デジタル画像中の少なくとも 1個の物体のおおよその輪郭の位置、大きさ及ぴ形を認識する視覚装置のブロック図である。

第 2図は、デジタル画像中の 1個の物体の領域を背景から分離する視覚装置のブロック図である。

第 3図は、デジタル画像中の 1個の物体の色を認識する視覚装置のプロック図である。第 4図は、デジタル画像中の 1個の物体のパターンを認識する視覚装置のプロック図であ ₀

第 5図は、デジタル画像中の 1個の物体の位置、大きさ及び傾きを検出する視覚装置のブロック図である。

第 6図は、デジタル画像中の 1個の物体を認識する視覚装置のブロック図である。第 7図は、少なくとも 1個の物体を表すデジタル画像を理解する視覚装置のプロック図である。

第 8図は、移動カメラを制御して物体を探索する視覚装置のブロック図である。

第 9図は、レンズ光軸を中心にして移動カメラを回転した場合の画像座標の説明図である。

第 1 0図は、移動カメラを制御して物体を探索し、物体の数を数える視覚装置のブロック図である。

第 1 1図は、格子状に配置された配列演算ユニットのブロック図である。第 1 2図は、反時計回りに順番付けられた 8近傍の番号の説明図である。第 1 3図は、本実施形態の画像記憶手段のアルゴリズムを示すフローチャートである。第 1 4図は、デジタル画像中の特定の色に対して色情報を生成する場合の説明図である。

第 1 5図は、本実施形態の色情報生成手段のアルゴリズムを示すフローチャートである。

第 1 6図は、デジタル画像を用いて粗エッジ情報を生成する場合の説明図である。第 1 7図は、本実施形態のエッジ情報生成手段のアルゴリズムを示すフローチャートである。

第 1 8図は、デジタル画像を用いて粗エッジ情報を形成エッジ情報に形成する場合の説明図である。

第 1 9図は、本実施形態のエッジ情報形成手段のアルゴリズムを示すフローチャートである。

第 2 0図は、低解像度デジタル画像から生成された低解像度粗エッジ情報を形成エッジ情報に形成する場合の説明図である。

第 2 1図は、低解像度デジタル画像から生成された低解像度粗エッジ情報の領域を切り出してから形成エッジ情報に形成する場合の説明図である。

第 2 2図は、エッジ情報画像中の物体の位置及び大きさを検出する場合の説明図である。

第 2 3図は、本実施形態の位置 Z大きさ検出手段のアルゴリズムを示すフローチャートである。

第 2 4図は、物体領域画像中の物体の位置及び大きさを検出する場合の説明図である。第 2 5図は、エッジ情報画像中の物体の位置、大きさ及び傾きを検出する場合の説明図である。

第 2 6図は、本実施形態の位置/大きさ Z傾き検出装置のアルゴリズムを示すフローナヤ―ト ^める。第 2 7図は、物体領域画像中の物体の位置、大きさ及び傾きを検出する場合の説明図である。

第 2 8図は、移動元重複情報の例の説明図である。

第 2 9図は、色情報画像中のテクスチャの位置、大きさ及び傾きを検出する場合の説明図である。

第 3 0図は、エッジ情報画像中の物体の位置、大きさ及び傾きを検出し、傾き大きさ情報を出力する場合の説明図である。

第 3 1図は、形成エッジ情報画像中の線分の法線方向を検出する場合の説明図である。第 3 2図は、形成エッジ情報画像中の十字形の法線方向を検出する場合の説明図である。

第 3 3図は、形成エッジ情報画像中の三角形を構成する複数の線分の法線方向を検出する場合の説明図である。

第 3 4図は、形成エッジ情報画像中の四角形を構成する複数の線分の法線方向を検出する場合の説明図である。

第 3 5図は、形成エッジ情報画像中の菱形を構成する複数の線分の法線方向を検出する場合の説明図である。

第 3 6図は、形成エッジ情報画像中の円形を構成する曲線の法線方向を検出する場合の説明図である。

第 3 7図は、線分を含む形成ェッジ情報画像及び傾き大きさ情報画像から移動元傾き重複情報画像を生成する場合の説明図である。

第 3 8図は、三角形を含む形成エッジ情報画像及び傾き大きさ情報画像から移動元傾き重複情報画像を生成する場合の説明図である。

第 3 9図は、四角形を含む形成エッジ情報画像及び傾き大きさ情報画像から移動元傾き重複情報画像を生成する場合の説明図である。

第 4 0図は、菱形を含む形成エッジ情報画像及び傾き大きさ情報画像から移動元傾き重複情報画像を生成する場合の説明図である。第 4 1図は、円形を含む形成ェッジ情報画像及び傾き大きさ情報画像から移動元傾き重複情報画像を生成する場合の説明図である。

第 4 2図は、本実施形態の位置/大きさ/形検出装置のアルゴリズムを示すフローチヤ一トである。

第 4 3図は、三角形の形成エッジ情報画像を入力して、移動元傾き重複情報画像を出力する場合の説明図である。

第 4 4図は、不完全な三角形の形成エッジ情報画像を入力して、移動元傾き重複情報画像を出力する場合の説明図である。

第 4 5図は、三角形の形成エッジ情報画像を入力して、形大きさ情報画像を出力する場合の説明図である。

第 4 6図は、顔パーツの形成エッジ情報画像を入力して、形大きさ情報画像を出力する場合の説明図である。

第 4 7図は、テクスチャの形成エッジ情報画像を入力して、形大きさ情報画像を出力する場合の説明図である。

第 4 8図は、デジタル画像の分離物体領域を正規化する場合の説明図である。

第 4 9図は、本実施形態の領域正規化手段のアルゴリズムを示すフローチャートである。

第 5 0図は、画素間の補間を省略した場合における本実施形態の領域正規化手段のアルゴリズムを示すフローチャートである。

第 5 1図は、分離物体領域画像を用いてデジタル画像からマスク画像を生成する場合の説明図である。

第 5 2図は、本実施形態のマスク手段のアルゴリズムを示すフローチャートである。第 5 3図は、本実施形態の画像保持手段のアルゴリズムを示すフローチャートである。第 5 4図は、入力画像に対してテンプレート画像の中からパターンマッチングをする場合の説明図である。

第 5 5図は、本実施形態のパターンマッチング手段のアルゴリズムを示すフローチヤ一トである。

第 5 6図は、三角形の形成エッジ情報画像及び重複情報画像から物体領域画像を生成する場合の説明図である。

第 5 7図は、本実施形態の物体 Z背景分離手段のアルゴリズムを示すフローチャートである。

第 5 8図は、破線状態の三角形のエッジ情報が破線三角形の内側領域と外側領域に分離する状態を示す説明図である。

第 5 9図は、三角形を 2つ重ねたエッジ情報が 2つの三角形領域と背景領域に分離する状態を示す説明図である。

第 6 0図は、 2つの円形物体領域を重ねた時の破線状態のエッジ情報が 2つの円形領域と背景領域に分離した状態を示す説明図である。

第 6 1図は、配列演算ユニットの内部構造のプロック図である。

第 6 2図は、コントローラのブロック図である。

第 6 3図は、フラグデコーダの入出力信号を示す説明図である。

第 6 4図は、フラグエンコーダの入出力信号を示す説明図である。

第 6 5図は、フラグデコーダ及びフラグレジスタの回路図である。

第 6 6図は、フラグエンコーダ及びステータスレジスタのブロック図である。

第 6 7図は、右配列演算ユニットと通信するフラグエンコーダとステータスレジス夕の回路図である。

第 6 8図は、 5個のコントローラを平面上に配置した場合の配列演算ユニットの説明図である。

第 6 9図は、 5個のコントローラを積み重ねた場合の配列演算ユニットの説明図である。

第 7 0図は、 1 6個の配列演算ユニットを 1個の仮想配列演算ユニットと見なした場合の説明図である。

第 7 1図は、 1個の仮想配列演算ュニットに含まれる 1 6個の配列演算ュニットにコントローラ用の割り当て番号を付けた場合の説明図である。

第 7 2図は、 1 6個の配列演算ユニットが出力した 1 6個の前入力データを順次記憶するシフ卜レジス夕の説明図である。

第 7 3図は、配列演算ユニットが 1 2 0近傍に反時計回りでデータを転送する場合の転レートの説明図である。

第 7 4図は、配列演算ュニットと一致する仮想配列演算ュニットが 1 2 0近傍に反時計回りでデータを転送する場合の転^レートの説明図である。第 7 5図は、 4 X 4の配列演算ュニットを含む仮想配列演算ュニットが 1 2 0近傍に反時計回りでデータを転送する場合の原理的な転レートの説明図である。

第 7 6図は、 4 X 4の配列演算ュニットを含む仮想配列演算ュニットが 1 2 0近傍に反時計回りでデータを転送する場合の実際の転^レートの説明図である。

第 7 7図は、配列演算ュニットの 4個のコントローラの各々が、上側の配列演算ュニットのコントローラのうち、割り当られた番号が 1つ小さいものにデータを送信する場合の配線の説明図である。

第 7 8図は、配列演算ュニットの 4個のコントローラの各々が、下側の配列演算ュニットのコント口一ラのうち、割り当られた番号が 1つ大きいものにデータを送信する場合の配線の説明図である。

第 7 9図は、配列演算ュニットの 4個のコントローラの各々が、左側の配列演算ュニットのコントローラのうち、割り当られた番号が 1つ大きいものにデータを送信する場合の配線の説明図である。

第 8 0図は、配列演算ュニットの 4個のコントローラの各々が、右側の配列演算ュニットのコントローラのうち、割り当られた番号が 1つ小さいものにデータを送信する場合の配線の説明図である。

第 8 1図は、配列演算ユニットにおいて垂直に配置された 4個のコントローラの各々が、右側の配列演算ユニットのコントローラのうち、割り当られた番号が 1つ小さいものにデータを送信する場合の配線の説明図である。第 8 2図は、転送用のコントローラを備えた配列演算ユニットが反時計回りにデータを転送する場合の右上方向の転 ^レートの説明図である。

第 8 3図は、転送用と再転送用のコントローラを備えた配列演算ユニットが反時計回りにデータを転送する場合の右上方向の転送ルートの説明図である。

第 8 4図は、 4個の転送回路を備えたコントローラの説明図である。

第 8 5図は、通信ステータスバッファのビット毎の割当の説明図である。

第 8 6図は、 1 6個の前入力データを入力する前入力回路の説明図である。

第 8 7図は、前入力回路用コントローラの状態遷移図である。

第 8 8図は、 1 6個の結果データを出力する結果出力回路の説明図である。

第 8 9図は、結果出力回路用コントローラの状態遷移図である。

第 9 0図は、正論理の送達と受領を通信し、送達がアクティブの時に計算デ一夕を記憶する転送回路の説明図である。

第 9 1図は、正論理の送達と受領を通信する転送回路用コントローラの状態遷移図である。

第 9 2図は、負論理の送達と受領を通信し、送達がアクティブの時に計算データを記憶する転送回路の説明図である。

第 9 3図は、負論理の送達と受領を通信し、送達の立ち上がり時に計算データを記憶する転送回路の説明図である。

第 9 4図は、計算ステータスのビット毎の割当の説明図である。

第 9 5図は、仮想配列演算ュニットに含まれる 4 X 4個の配列演算ュニットのポジションの説明図である。

第 9 6図は、基本的な連動式カウンタの回路図である。

第 9 7図は、 3つのフリップフロップを用いた同期式カウン夕の回路図である。

第 9 8図は、同期式カウンタが 5まで数える連動式カウンタの回路図である。

第 9 9図は、型番 7 4 1 6 3を用いた同期式カウン夕の回路図である。

第 1 0 0図は、 3つの連動式カウンタから構成されるネットワークのブロック図である。

第 1 0 1図は、 3つの連動式カウン夕が同期した場合のタイミングチャートである。第 1 0 2図は、 3つの連動式カウンタのうち 1つの位相が進んだ場合のタイミングチヤ一卜である。

第 1 0 3図は、 3つの連動式カウンタのうち 1つの位相が遅れた場合のタイミングチヤ一トである。

第 1 0 4図は、 3つの連動式カウンタの位相が異なる場合のタイミングチャートである。

第 1 0 5図は、同期式発振回路を備えた連動式カウンタの回路図である。

第 1 0 6図は、同期式発振回路を備え、同期式カウン夕が 5まで数える連動式カウンタの回路図である。

第 1 0 7図は、リング発振器を用いた場合の同期式発振回路の回路図である。

第 1 0 8図は、第 1 0 7図のタイミングチャートである。

第 1 0 9図は、 CMO Sゲートから構成されるリング発振器を用いた場合の同期式発振回路の回路図である。 >

第 1 1 0図は、 TT Lゲートから構成される非安定マルチパイブレー夕を用いた場合の同期式発振回路の回路図である。

第 1 1 1図は、ループフィルタ及び電圧制御発振器を用いた場合の同期式発振回路の回路図である。

第 1 1 2図は、第 1 1 1図のタイミングチャートである。

第 1 1 3図は、正方格子状に配列された連動式カウンタから構成されるネットワークのブロック図である。

第 1 1 4図は、六角格子状に配列された連動式カウンタから構成されるネットワークのブロック図である。

第 1 1 5図は、互いの距離が等しくなるように配列された連動式カウン夕から構成されるネットワークのブロック図である。第 1 1 6図は、格子が重なるように連動式カウン夕を積層した場合の説明図である。第 1 1 7図は、連動式カウンタ、デジタル回路及びアナログ回路を積層した場合の説明図である。

第 1 1 8図は、信号分配用フリップフロップ回路の出力によって信号分配用ラッチ回路がリセットされる場合において、信号分配用デコーダの出力のうち 3番及び 5番を用いて出力信号を生成する連動式信号分配回路の回路図である。

第 1 1 9図は、信号分配用デコーダの出力のうち 3番及び 5番を用いて出力信号を生成する連動式信号分配回路のタイミングチャートである。

第 1 2 0図は、信号分配用デコーダの出力によって信号分配用ラッチ回路がリセットされる場合において、信号分配用デコーダの出力のうち 3番及び 5番を用いて出力信号を生成する連動式信号分配回路の回路図で多る。

第 1 2 1図は、格子状に配列された複数のセンサモジュールが並列に画素信号を出力する場合の説明図である。

第 1 2 2図は、六角格子状に配列された複数のセンサモジュールが並列に画素信号を出力する場合の説明図である。

第 1 2 3図は、受光素子及び電荷転送ゲートから構成される画素セルの説明図である。第 1 2 4図は、センサモジュールが、 S字状に配置された電荷結合素子及び電荷転送用駆動装置を用いて、格子状に配列された複数の画素セルから順次画素信号を取り出す場合の説明図である。

第 1 2 5図は、センサモジュールが、渦巻き状に配置された電荷結合素子及び電荷転送用駆動装置を用いて、格子状に配列された複数の画素セルから順次画素信号を取り出す場合の説明図である。

第 1 2 6図は、センサモジュールが、渦巻き状に配置された電荷結合素子を用いて、六角格子状に配列された複数の画素セルから順次画素信号を取り出す場合の説明図である。第 1 2 7図は、受光素子、電荷増幅器及び行選択ゲートから構成される画素セルの説明図である。第 1 2 8図は、センサモジュールが、垂直シフトレジスタ及び水平シフトレジスタを用いて、格子状に配列された複数の画素セルから順次画素信号を取り出す場合の説明図である。

第 1 2 9図は、格子状に配列された複数のセンサモジュールの各々が、上方から光を受光し、下方に画素信号を出力する場合の説明図である。

第 1 3 0図は、六角格子状に配列された複数のセンサモジュールの各々が、上方から光を受光し、下方に画素信号を出力する場合の説明図である。

第 1 3 1図は、複数の受光素子が実装された層と、電荷転送用駆動装置、複数の電荷転送ゲート及び出力増幅器が実装された層と、電荷結合素子が実装された層と、が積層された場合の説明図である。

第 1 3 2図は、複数の受光素子が実装された層と、複数の電荷増幅器が実装された層と、垂直シフトレジスタ、水平シフトレジスタ、複数の行選択ゲート、複数のノイズキヤンセラ、複数の列選択ゲート及び出力増幅器が実装された層と、が積層された場合の説明図である。

第 1 3 3図は、複数のセンサモジュールが実装された層と、複数の AZD変換回路が実装された層と、複数のデジタル回路が実装された層と、が積層された場合の説明図である。

第 1 3 4図は、プロセッサ、 1組のメモリ及びコントローラを備えたデジタル回路のブロック図である。

第 1 3 5図は、前入力シフトレジス夕が画素データを順次入力し、前入力データレジス夕が画素データを保持し、アドレスデコーダが画素デ一夕を選択するコントローラのブロック図である。

第 1 3 6図は、光源からデジタル回路を備えたイメージセンサに光を照射する場合の説明図である。

第 1 3 7図は、プロセッサがコントローラを監視しながら、 1組のメモリ中の記憶データを書き換えるためのメモリ書き換えルーチンのフローチャートである。第 1 3 8図は、プロセッサがメモリ書き換え信号を入力した際に、 1組のメモリ中の記憶データを書き換えるためのメモリ書き換えルーチンのフローチャートである。

第 1 3 9図は、 3 X 3の受光素子のうち 0又は 3個が光を受光する場合に 1組のメモリに格納される 9つの画素データの説明図である。

第 1 4 0図は、 3 X 3の受光素子のうち 6又は 9個が光を受光する場合に 1組のメモリに格納される 9つの画素データの説明図である。

第 1 4 1図は、透過型回折格子を用いてイメージセンサに干渉縞を照射する場合の説明図である。

第 1 4 2図は、反射型回折格子を用いてイメージセンサに干渉鎬を照射する場合の説明図である。

第 1 4 3図は、光導波路中に形成された回折格子を用いてイメージセンサに干渉縞を照射する場合の説明図である。

発明を実施するための最良の形態

以下、視覚装置 2の実施形態を挙げ、この視覚装置（visual device) 2を図面を参照しながら説明する。

まず、第 1図に示すように、請求項 1記載の発明に対する視覚装置 2の実施形態は、画像記'慮手段 (image memorization means) 1 2、エツン' |霄報生成手段 k edge-information generation means) 1 4、エッジ情報形成手段 (edge-information formation means) 丄 5及ぴ幾何解析手段（geometrical analysis means) 3 7を用いて、複数のデジタル画像 (digital images) 1 1 1中を移動する少なくとも 1個の物体からこれらの物体の位置、大きさ及び形を検出する。画像記憶手段 1 2は、これらのデジタル画像 1 1 1を順次記憶する。エッジ情報生成手段 1 4は、 2つのデジタル画像 1 1 1を用いて、これらのデジタル画像 1 1 1中を移動する少なくとも 1個の物体の粗エッジ情報 (rough edge information) 1 1 2を含む粗エッジ情報画像（rough edge-information image) 1 1 3を生成する。エッジ情報形成手段 1 5は、 2つのデジタル画像 1 1 1のうちの 1つを用いて、この粗エッジ'唐報画像 1 1 3を形成エッジ情報画像（formed edge-information image) 1 1 5に形成する。幾何解析手段 3 7は、位置 Z大きさ/傾き検出手段（position/size/inclination detection means) 4 4及び位置/大きさ/形検出手段 (position/size/form detection means) 4 5 から構成され（第 4 5図参照）、この形成エッジ情報画像 1 1 5から形大きさ情報画像 (form-size-information image) 1 9 0を生成する。本発明が、デジタル画像 1 1 1中の全ての物体に関して、事前に位置、大きさ、傾き、形及び色など如何なる情報を知らなくても、本発明は、デジタル画像 1 1 1中の物体の位置、大きさ及び形を検出することができる。したがって本発明の利用者は、事前に検出対象となる物体の情報を知らなくても、この利用者は本発明を容易に利用することができる。

第 2図に示すように、請求項 2記載の発明に対する視覚装置 2の実施形態は、 2つの画像記憶手段 1 2、エッジ情報生成手段 1 4、エッジ情報形成手段 1 5、位置大きさ検出手段（position/size detection means) 1 7及び物体/背景分離手段（figure/ground separation means) 1 6を用いて、複数のデジタル画像 1 1 1中を移動する少なくとも 1 個の物体を表す少なくとも 1つの物体領域 (object area) 1 4 1を背景領域 (background area)から分離する。 1つの画像記憶手段 1 2が、これらのデジタル画像 1 1 1を順次記憶する。エッジ情報生成手段 1 4は、 2つのデジタル画像 1 1 1を用いて、これらのデジタル画像 1 1 1中を移動する少なくとも 1個の物体の粗エッジ情報 1 1 2を含む粗エツジ情報画像 1 1 3を生成する。エッジ情報形成手段 1 5は、 2つのデジタル画像 1 1 1 のうちの 1つを用いて、この粗エッジ情報画像 1 1 3を形成エッジ情報画像 1 1 5に形成する。位置/大きさ検出手段 1 7は、この形成エッジ情報画像 1 1 5によって区分される少なくとも 1つの物体領域 1 4 1のおおよその重心位置及ぴ大きさを表す重複情報画像（redundant-information image) 1 3 2を生成する。物体 /背景分離手段 1 6は、この重複情報画像 1 3 2を用いて、この形成エッジ情報画像 1 1 5によって区分される少なくとも 1つの物体領域 1 4 1を背景領域から速やかに分離し、物体領域画像（object-area image) 1 4 2を生成する。もう 1つの画像記憶手段 1 2が、この物体領域画像 1 4 2を記憶する。本発明が、デジタル画像 1 1 1中の全ての物体に関して、事前に位置、大きさ、傾き、形及び色など如何なる情報を知らなくても、本発明は、少なくとも 1つの物体領域 1 4 1を背景領域から分離することができる。したがって本発明の利用者は、事前に検出対象となる物体の情報を知らなくても、この利用者は本発明を容易に利用することができる。

第 3図に示すように、物体の色を認識するための視覚装置 2は、請求項 2記載の発明に対する視覚装置 2の実施形態に、マスク手段（mask means) 4 0及びパターンマツチング手段（pattern matching means) 3 8を加えることにより、複数のデジタル画像 1 1 1 中を移動する少なくとも 1個の物体を表す物体領域 1 4 1に対するパターンマッチングを行う。マスク手段 4 0は、 1つの画像記憶手段 1 2によって記憶された物体領域画像 1 4 2を用いて、もう 1つの画像記憶手段 1 2によって記憶されたデジタル画像 1 1 1のうち物体領域 1 4 1に相当する分離物体領域 (segmented object area) 1 4 3のみをフィルタすることにより、マスク画像（masked image) 1 4 8を生成する。パターンマツチング手段 3 8は、このマスク画像 1 4 8を複数のテンプレート画像（template images) 1 4 6と比較することにより、画素単位でこのマスク画像 1 4 8に最も類似するテンプレート画像 1 4 6を選択し、全ての画素のマッチング結果（matching results) をマッチング結果画像（matching-result image) 1 4 7として出力する。これらのテンプレート画像 1 4 6は、それぞれ相異なる単一の色で塗り潰されているので、結果として、このパターンマッチング手段 3 8は、その分離物体領域 1 4 3全体の色を選択することになる。なお、本来パターンマッチング手段 3 8は、目的に応じて必要な数のテンプレート画像 1 4 6を事前に記憶しなければならない。しかしながら、第 3図においてマスク手段 4 0からパターンマッチング手段 3 8に向けて破線が示されているように、このマスク手段 4 0から出力されるマスク画像 1 4 8をテンプレート画像 1 4 6として入力することにより、このパターンマッチング手段 3 8は必要に応じてテンプレート画像 1 4 6の数を増やすこともできる。本発明が、デジタル画像 1 1 1中の全ての物体に関して、事前に位置、大きさ、傾き、形及び色など如何なる情報を知らなくても、本発明は、複数のテンプレート画像 1 4 6が表す色の中から、デジタル画像 1 1 1中の少なくとも 1つの分離物体領域 1 4 3が表す物体の色を選択することができる。したがって本発明の利用者は、事前に検出対象となる物体の情報を知らなくても、この利用者は本発明を容易に利用することができる。第 4図に示すように、パターン認識をするための視覚装置 2は、請求項 2記載の発明に対する視覚装置 2の実施形態に、エッジ情報形成手段 1 5、幾何解析手段 3 7、領域正規化手段（ area normalization means ) 2 7及びパターンマッチング手段 3 8から構成される少なくとも 1つの組み合せを加えることにより、複数のデジタル画像 1 1 1中を移動する少なくとも 1個の物体を表す物体領域 1 4 1に対するパターンマッチングを行う。全ての組み合せの各々において、物体領域画像 1 4 2及びデジタル画像 1 1 1は以下のように処理される。'まず、エッジ情報形成手段 1 5は、 1つの画像記憶手段 1 2によって記憶された物体領域画像 1 4 2を粗エッジ情報画像 1 1 3と見做し、もう 1つの画像記憶手段 1 2 よって記憶されたデジタル画像 1 1 1のうち物体領域 1 4 1に相当する分離物体領域 1 4 3を用いて、この粗エッジ情報画像 1 1 3を形成エッジ情報画像 1 1 5に形成する。このとき、この分離物体領域 1 4 3の大きさ及び画質によって、この形成エッジ情報画像 1 1 5の各画素を構成する形成エッジ情報 1 1 4は、この分離物体領域 1 4 3の大まかなパターン又は細かなテクスチャを表す。次に、幾何解析手段 3 7は、この形成エッジ情報画像 1 1 5を用いて、この分離物体領域 1 4 3のパターン及びテクスチャを解析し、形大きさ情報画像 1 9 0を生成する。次に、領域正規化手段 2 7は、その物体領域画像 1 4 2 を用いて、この形大きさ情報画像 1 9 0を正規化し、正規化画像 (normalized image) 1 4 5を生成する。このとき、この領域正規化手段 2 7は、正規化画像 1 4 5の画素間を補間する必要はないので、自然数による除算は省略される。最後に、パターンマッチング手段 3 8は、この正規化画像 1 4 5を複数のテンプレート画像 1 4 6を比較することにより、画素単位でこの正規化画像 1 4 5に最も類似するテンプレート画像 1 4 6を選択し、全ての画素のマッチング結果をマッチング結果画像 1 4 7として出力する。これらのテンプレート画像 1 4 6は、それぞれ相異なる物体から生成されているので、このパターンマッチング手段 3 8は、その分離物体領域 1 4 3が表す物体を選択する。しかしながら、似たような物体から生成されたテンプレート画像 1 4 6同士も似ていることから、結果として、このパターンマッチング手段 3 8は、その分離物体領域 1 4 3が表す複数の物体に共通する物体の種別を選択することになる。なお、本来パターンマッチング手段 3 8は、目的に応じて必要な数のテンプレート画像 1 4 6を事前に記憶しなければならない。しかしながら、第 3図において領域正規化手段 2 7からパターンマッチング手段 3 8に向けて破線が示されているように、この領域正規化手段 2 7から出力される正規化画像 1 4 5をテンプレート画像 1 4 6として入力することにより、このパターンマッチング手段 3 8は必要に応じてテンプレート画像 1 4 6の数を増やすこともできる。本発明が、デジタル画像 1 1 1中の全ての物体に関して、事前に位置、大きさ、傾き、形及び色など如何なる情報を知らなくても、本発明は、複数のテンプレート画像 1 4 6が表す物体の中から、デジタル画像 1 1 1中の少なくとも 1つの分離物体領域 1 4 3が表す物体の種別を選択することができる。したがって本発明の利用者は、事前に検出対象となる物体の情報を知らなくても、この利用者は本発明を容易に利用することができる。

なお、この視覚装置 2には、第 3図及び第 4図に示された複数の手段を組み合せたものち含まれる。

この他に、第 5図に示すように、視覚装置 2は、位置ノ大きさ Z傾き検出手段 4 4を用いて、画像記憶手段 1 2によって記憶された少なくとも 1つの物体領域 1 4 1から傾き大きさ情報画像 ( inclination-size-information image) 1 8 6を生成することにより、この物体領域 1 4 1の位置、大きさ及び傾きを検出することができる。

そこで第 6図に示すように、物体領域 1 4 1を認識するための視覚装置 2は、第 3図及び第 4図に示された複数の手段を組み合せた、パターン認識をするための視覚装置 2 に、第 5図に示された位置/大きさ/傾き検出手段 4 4、複数の画像認識手段（image recognition means; 2 9及び ¾境理解手段 (environmental understanding means) ά 1 を組み合せたものである。これらの画像認識手段 2 9の各々は、対応するパターンマッチング手段 3 8から入力したマッチング結果画像 1 4 7の各画素が表す、複数のテンプレート画像 1 4 6とのマッチング結果を統合することにより、パターンマッチング手段 3 8が入力した画像に対して 1つの認識結果 (recognition result) を求める。なお、マッチング結果を統合する方法として、誤差逆伝播法（パックプロパゲーション）によって学習するパーセプトロンなどのニューラルネットワークを用いることもできるが、一般には多数決のように単純にマッチング結果画像 1 4 7のうち最も多いマッチング結果を選択することで十分である。環境理解手段 3 1は、これらの認識結果及び位置/大きさ Z傾き検出手段 4 4から入力された傾き大きさ情報画像 1 8 6を用いて、物体領域 1 4 1に対する位置、大きさ、形、テクスチャ、色及び傾きを決定すると共に、これらの情報から構成される環境データ（environmental datum) を生成する。さらに、この環境理解手段 3 1は、デジタル画像 1 1 1中の全ての物体の環: ^一夕を記憶することにより、これらの環境データのリストである環境地図（environmental map) を出力する。本発明が、デジタル画像 1 1 1中の全ての物体に関して、事前に位置、大きさ、傾き、形及び色など如何なる情報を知らなくても、本発明は、デジタル画像 1 1 1中の少なくとも 1つの分離物体領域 1 4 3 が表す物体に対する環境地図を作成することができる。したがって本発明の利用者は、事前に検出対象となる物体の情報を知らなくても、この利用者は本発明を容易に利用することができる。

第 7図に示すように、画像を理解するための視覚装置 2は、物体領域 1 4 1を認識するための視覚装置 2で示された全ての手段に、請求項 1記載の発明に対する視覚装置 2の実施形態で示された幾何解析手段 3 7を加えたものである。この幾何解析手段 3 7を加えたことにより、デジタル画像 1 1 1中に複数の物体があつたとしても、環境理解手段 3 1はこれらの物体を容易に区別することができる。また、物体/背景分離手段 1 6が物体領域 1 4 1と背景領域を不完全に分離したとしても、この環境理解手段 3 1は幾何解析手段 3 7が検出した物体の位置及び大きさと、位置 Z大きさ/傾き検出手段 4 4が検出した物体領域 1 4 1の位置、大きさと、を比較し、さらに幾何解析手段 3 7が検出した物体の輪郭と、複数の画像認識手段 2 9が決定した物体領域 1 4 1が表す物体の種別及び色と、を比較することにより、この物体に対して適切な環:^—夕を作成することができる。本発明が、デジタル画像 1 1 1中の全ての物体に関して、事前に位置、大きさ、傾き、形及び色など如何なる情報を知らなくても、本発明は、デジタル画像 1 1 1中の全ての物体に対する環境地図を作成することができる。したがって本発明の利用者は、事前に検出対象となる物体の情報を知らなくても、この利用者は本発明を容易に利用することができる。第 8図に示すように、物体を探索するための視覚装置 2は、画像を理解するための視覚装置 2で示された全ての手段に、画像取得手段（image capturing means) 1 1、カメラ Z環境座標変換手段 (camera/environmental coordinate conversion means) 2 0、 2つの画像 Z環境座標変換手段 ( image / environmental coordinate conversion means) 2 1、計時手段 (timer means) 3 2、物体位置推) £手段 (object position inference means) 3 4、振動命令生成手段 (vibration command generation means) 2 5、運動制御手段 (action control means; 2 3及ぴカメフ命令生成中段 ^camera command generation means) 2 6 を加えたものである。画像取得手段 1 1は、移動カメラ（moving camera) 1 0が撮影した動画像（animation image) を構成する複数のフレーム画像（frame images) の各々を順次デジタル画像 1 1 1に変換する。もしこのフレーム画像がアナログ信号から構成されていれば、この画像取得手段 1 1はフレーム画像をデジタル信号に変換し、このデジタル画像 1 1 1を生成する。一方で、このフレーム画像がデジタル信号から構成される場合、もしこのデジタル信号が圧縮されていれば、この画像取得手段 1 1はフレーム画像を伸張し、このデジタル画像 1 1 1を生成する。さもなくば、この画像取得手段 1 1はフレーム画像を直接このデジタル画像 1 1 1に変換する。

ところで、移動カメラ 1 0はパン、チルト、ロール及びズームのうち、少なくとも 1つを実行する場合、この移動カメラ 1 0の向き、倍率及び傾きが変化するので、デジタル画像 1 1 1が常に同じ倍率及び同じ傾きで同じ場所を表すとは限らない。したがって、幾何解析手段 3 7及ぴ位置大きさ傾き検出手段 4 4が検出する物体の位置、大きさ及び傾きは、デジタル画像 1 1 1毎に変化するかも知れない。そこで、その移動カメラ 1 0 がこの物体を常時適切な大きさで撮影するために、視覚装置 2は機能に応じて 3つの座標系、つまりカメラ座標系（camera coordinate system)、画像座標系（image coordinate system) 及び環境座標系（environmental coordinate system) を使い分ける。第一に、力メラ座標系は、文字通り移動カメラ 1 0がパン、チルト及びズームを各々の最小制御単位で制御するために用いているカメラ内部の三次元球座標系である。一般にこのカメラ座標系の原点はホ一ムポジションと呼ばれる、この移動カメラ 1 0に固有の位置である。このカメラ座標系は物体の物理的位置を表すことができる唯一の座標系である。それにも関わらずこのカメラ座標系は移動カメラ 1 0の機種毎に異なるため、このカメラ座標系には汎用性がない。そのため視覚装置 2は他の手段からこのカメラ座標系を秘匿する必要がある。第二に、画像座標系は、移動カメラ 1 0によって撮影されたフレーム画像の中央、つまりレンズ光軸を原点とする、画素を単位とした二次元座標系である。これはフレーム画像中のどの画素に物体が位置するか表すために用いられる。したがつてこの画像座標系はフレーム画像中にある複数の物体の細かな位置を区別するのには適しているが、この画像座標系だけではこれらの物体の物理的位置を表すことができない。第三に、環境座標系は、視覚装置 2が内部で物体の位置を論理的に統一して表すために用いている三次元球座標系である。この環境座標系は水平方向及び垂直方向にはラジアンを単位とした角度を用い、物体の大きさと物体までの距離の積を表すために、距離方向には 1 . 0を単位とした実数を用いる。一般に物体の大きさが短時間で極端に変ることはないので、この物体までの距離と移動カメラ 1 0の倍率は比例すると見做してよい。環境座標系の原点は任意である。つまり環境座標系は原則として環境座標系上の任意の 2点の相対座標を表すために用いられる。視覚装置 2は移動カメラ 1 0によって撮影可能な環境中の物体を環境座標系に投射することで、複数の物体を区別することができる。

そこでカメラ座標系及び画像座標系は各々環境座標系と相互に座標変換をする必要がある。その役割を果たしている手段がカメラ Z環境座標変換手段 2 0、画像/環境座標変換手段 2 1及び運動制御手段 2 3である。これらの手段は移動力メラ 1 0及び画像取得手段 1 1の仕様からカメラ座標系及び画像座標系の各単位を求め、環境座標系に変換するための行列を計算する。またカメラ座標系から環境座標系への変換行列の逆行列を計算することにより、環境座標系からカメラ座標系への変換行列も求めることができる。ただしカメラ座標系の原点が移動カメラ 1 0のホームポジションであるので、カメラ座標系から変換された環境座標系の位置は環境座標系上の移動力メラ 1 0のホームポジションからの相対位置となる。一方、環境座標系から変換されたカメラ座標系の位置はカメラ座標系上の移動力メラ 1 0の現在位置からの相対位置となる。加えて、画像座標系は二次元座標系であるため、画像座標系のみでは環境座標系に変換することはできない。そのため画像/環境座標変換手段 2 1では環境座標系で表された移動カメラ 1 0の向き及び倍率と、フレーム画像中の物体の領域の大きさを用いて、随時変換行列を計算することにより、画像座標系から環境座標系に変換できるようにする。なお画像座標系から変換された環境座標系の位置は、画像の中心からの相対位置となる。

ところが移動カメラ 1 0が傾いていた場合、視覚装置 2が環境座標系を上述のように求めることはできない。例えば第 9図に示すように、形成エッジ情報画像 1 1 5中の位置 α に角度 0反時計回りに傾いた物体の形成エッジ情報 1 1 4があるものとする。このときレンズ光軸に対応する形成エッジ情報画像 1 1 5の中心 0に対して反時計回りに角度 0回転するように移動カメラ 1 0を回転させると、エッジ情報形成手段 1 5は回転後形成エツジ情報画像 1 8 1を出力することができる。つまり回転後形成エッジ情報画像 1 8 1中の位置において物体は直立することになり、物体の種別の認識が容易になる。しかしながら回転後形成エッジ情報画像 1 8 1中の位置 αから求められた画像座標系の座標は、形成エッジ情報画像 1 1 5中の位置 αから求められた画像座標系の座標に比べて時計回りに角度 0回転した位置になる。そのため角度 0が大きくなるか距離 0 aが長くなるに従って両座標のずれが大きくなる。したがつて回転後形成ェッジ情報画像 1 8 1中の位置から回転前の画像座標系の座標を求めるためには、回転後形成エッジ情報画像 1 8 1中の位置 α を反時計回りに角度 0回転させた位置 i3を求めれば良い。なお、移動カメラ 1 0の傾き及び角度 0の単位はラジアンとする。

ここで回転後形成エッジ情報画像 1 8 1中の位置 αの画像座標を（α _χ， a _y) とし、位置^の画像座標を（j3 _x， β _γ ) とすると、数式 1に従って（Q! _x , a _y ) から（/3 _Χ， β _y ) を求めることができる。 cos ^ 一 sin I I „

(1) y . sin Θ cos Θ ひ 2/

これにより回転後形成エッジ情報画像 1 8 1中の位置 αから位置、つまり形成エッジ情報画像 1 1 5中の位置 a;を求めることができるので、結果として画像 Z環境座標変換手段 2 1は回転後形成エッジ情報画像 1 8 1中の位置 αから正確に環境座標を求めることができる。

上述を踏まえて、物体を探索するための視覚装置 2では、カメラ Ζ環境座標変換手段 2 0が、移動カメラ 1 0の向き及び倍率を、物理量に関係ない環境座標系の座標に変換する。なお、移動カメラ 1 0の傾きは、ラジアンを単位とする角度に変換される。また、 2 つの画像環境座標変換手段 2 1は、傾き大きさ情報画像 1 8 6の各画素及び形大きさ情報画像 1 9 0の各画素を、それぞれこの環境座標系の座標に投射する。これにより、環境理解手段 3 1は、環境座標系で表される環境データのリストである環境地図を生成することができる。また、この環境理解手段 3 1は、計時手段 3 2から 1秒以下、一般には 1ミリ秒を単位として、現在時刻を入力する。これにより、この環境理解手段 3 1は、環境地図に含まれる各々の環境データにタイムスタンプを付けることができるので、この環境理解手段 3 1は、 1個の物体の軌跡を表すこともできるし、古くなつた環:^一夕を破棄することもできる。なお、この環境理解手段 3 1は、カメラ環境座標変換手段 2 0から移動力メラ 1 0の現在の向き、倍率及び傾きを入力することにより、この移動カメラ 1 0の現在の向き、倍率及び傾きを環境データに変換する。この環境データは、外部のシステムが環境地図を利用する際に便利である。物体位置推定手段 3 4は、環境地図が表す少なくとも 1個の物体の中から 1個を選び、この物体の軌跡から、この物体の現在位置及び傾きを推定する。この現在位置も環境座標系によって表される。振動命令生成手段 2 5は、移動力メラ 1 0を振動させるための命令を生成する。これにより、デジタル画像 1 1 1も順次振動するので、動画像中で静止している物体があたかも移動しているようにエッジ情報生成手段 1 4は見做すことができる。つまり、エッジ情報生成手段 1 4は、この物体に対して粗エッジ情報 1 1 2を生成することができる。なお、この物体がデジタル画像 1 1 1 中で、おおよそ 2又は 3画素程度で振動する場合に、エッジ情報生成手段 1 4は、この物体だけから効率よく粗エッジ情報 1 1 2を生成することができる。運動制御手段 2 3は、物体位置推定手段 3 4から物体の現在位置及び傾きを入力したか、又は振動命令生成手段 2 5から移動カメラ 1 0を振動させるための命令を入力した場合、この運動制御手段 2 3は、移動カメラ 1 0の移動先を決定し、カメラ座標系に変換する。カメラ命令生成手段 2 6はこの移動先を入力して、移動カメラ 1 0のパン、チル卜、口一ル及びズームのうち少なくとも 1つを制御するための命令を生成する。本発明が、デジタル画像 1 1 1中の全ての物体に関して、事前に位置、大きさ、傾き、形及び色など如何なる情報を知らなくても、本発明は、デジタル画像 1 1 1中の全ての物体を探索することができる。したがって本発明の利用者は、事前に検出対象となる物体の情報を知らなくても、この利用者は本発明を容易に利用することができる。

この他に、例えば第 1 0図に示すように、物体の数を数えるための視覚装置 2は、物体を探索するための視覚装置 2で示された全ての手段に、この視覚装置 2が生成した情報を出力するための 2つの画像保持手段（image keeping means) 3 9、 2つ以上の認識結果保持手段、 recognition-result keeping means) 3 0、環境地図保手段 (environmental- map keeping means) 3 3、物体計数手段 (object counting means) ό 5及び物体数保；手段（object number keeping means) 3 6と、この視覚装置 2が効率よく物体を探索するための色情報生成手段（color- information generation means) 4 1、 2つの位置大きさ検出手段 1 7、 2つの画像環境座標変換手段 2 1及び 2つの位置選択手段（position selection means) 2 2と、外部から視覚装置 2を制御するための制御命令入力手段 (control command input means) 2 4を ^るしこもでさる。

まず、 1つの画像記憶手段 1 2によって記憶されたデジタル画像 1 1 1を外部のシステムが入力し終えるまで、 1つの画像保持手段 3 9はこのデジタル画像 1 1 1を一定期間保持する。もう 1つの画像記憶手段 1 2によって記憶された物体領域画像 1 4 2をこの外部のシステムが入力し終えるまで、もう 1つの画像保持手段 3 9はこの物体領域画像 1 4 2 を一定期間保持する。これら 2づの画像を組み合せることにより、この外部のシステムはデジタル画像 1 1 1から物体領域 1 4 1に相当する領域を切り出すことができる。 2っ以上の画像認識手段 2 9によって決定された、分離物体領域 1 4 3に対するパターン、テクスチヤ及び色の認識結果を外部のシステムが入力し終えるまで、それぞれに対応する認識結果保持手段 3 0はこれらの認識結果を一定期間保持する。なお、少なくとも 1つの認識結果保持手段 3 0が、パターンの認識結果及びテクスチャの認識結果を混在しながら出力することもある。環境理解手段 3 1が生成する環境地図をこの外部のシステムが入力し終えるまで、環境地図保持手段 3 3はこの環境地図を一定期間保持する。物体計数手段 3 5は、この環境地図から一定時間内に検出された物体の個数を数え、物体数を出力する。この物体数をこの外部のシステムが入力し終えるまで、物体数保持手段 3 6はこの物体数を一定期間保持する。

次に、色情報生成手段 4 1は、デジタル画像 1 1 1の各画素から赤色、黄色及び白色のような特定の色を表す画素を選び、色情報画像 1 7 2を生成する。この色情報画像 1 7 2 は、明るさが常に変化し、無数の色が溢れる実世界において物体を認識する場合にはあまり役に立たないが、血液、炎、信号機、道路標識及びヘッドライトの光など、注意を必要としたり、危険を及ぼす可能性がある物体を急いで探索する場合には極めて有効である。 1つの位& /大きさ検出手段 1 7は、この色情報画像 1 7 2から、注意が必要である少なくとも 1個の物体の位置及び大きさを検出し、重複情報画像 1 3 2を生成する。 1つの画像/環境座標変換手段 2 1は、この重複情報画像 1 3 2の各画素を構成する重複情報 1 3 1を環境座標系に投射する。 1つの位置選択手段 2 2は、全ての重複情報 1 3 1から 1つを選択する。一方で、もう 1つの位置/大きさ検出手段 1 7は、粗エッジ情報画像 1 1 3 から、少なくとも 1個の移動物体の位置及び大きさを検出し、重複情報画像 1 3 2を生成する。もう 1つの画像/環境座標変換手段 2 1は、この重複情報画像 1 3 2の各画素を構成する重複情報 1 3 1を環境座標系に投射する。もう 1つの位置選択手段 2 2は、全ての重複情報 1 3 1から 1つを選択する。また、制御命令入力手段 2 4は、外部から利用者及び適当なシステムが指示した制御命令を入力する。そこで運動制御手段 2 3は、環境地図によって表された物体以外にも、移動カメラ 1 0の周辺にある物体及びこの利用者及びこのシステムが指示した物体の中から 1つを選び、選ばれた物体の環境座標をカメラ命令生成手段 2 6に伝える。

これにより、本発明が、デジタル画像 1 1 1中の全ての物体に関して、事前に位置、大きさ、傾き、形及び色など如何なる情報を知らなくても、本発明は、デジタル画像 1 1 1 中の全ての物体を探索し、物体の個数を数えることができる。したがって本発明の利用者は、事前に検出対象となる物体の情報を知らなくても、この利用者は本発明を容易に利用することができる。なお、実際の利用に際しては、この利用者は第 1 0図の中から必要な手段だけを選ぶことができるし、さらに他の手段を追加することもできる。

さて、視覚装置 2で用いられている画像記憶手段 1 2、色情報生成手段 4 1、エッジ情報生成手段 1 4、エッジ情報形成手段 1 5、位置/大きさ検出手段 1 7、位置 Z大きさ Z 傾き検出手段 4 4、幾何解析手段 3 7、物体 Z背景分離手段 1 6、領域正規化手段 2 7、マスク手段 4 0、画像保持手段 3 9、及びパターンマッチング手段 3 8は、配列演算ュニット 1 0 0から構成されるデータ処理装置 1 1 0を用いることにより実装することができる。そこで以下では、配列演算ユニット 1 0 0を利用したデータ処理装置 1 1 0の実施形態を挙げ、この視覚装置 2を図面を参照して説明する。

まず配列演算ユニット 1 0 0は、入力画像の 1つの画素とその近傍画素を用いることにより、出力画像の 1つの画素を生成する。そこで第 1 1図に示したように、配列演算ュニット 1 0 0を入力画像のサイズに合わせて格子状に配列したデータ処理装置 1 1 0を用いることにより、データ処理装置 1 1 0は入力画像から出力画像を生成することができる。なお第 1 1図において、配列演算ユニット 1 0 0を AOUと略記する。また第 1 1図では、配列演算ユニット 1 0 0は正方格子状に配列されているが、勿論実装面積を最小にするために、配列演算ユニット 1 0 0を六角格子状、つまり最密充填構造に配置しても良い。この場合、配列演算ユニット 1 0 0間の複数の信号線の一部はジグザグに配線される。次に配列演算ユニット 1 0 0は専用ハ一ドウエアによって実装されても良いし、汎用コンピュータ上でソフトウェアによって実装することもできる。つまり入力画像から出力画像を生成することができれば、実装手段は制限されない。したがって配列演算ユニット 1 0 0のアルゴリズムを示すことにより、データ処理装置 1 1 0の画像処理を示すことができる。そこで配列演算ユニット 1 0 0のアルゴリズムを示すために、第 1 0図で示された画像記憶手段 1 2、色情報生成手段 41、エッジ情報生成手段 1 4、エッジ情報形成手段 1 5、位置/大きさ検出手段 1 7、位置/大きさ傾き検出手段 44、幾何解析手段 3 7、領域正規化手段 27、マスク手段 40、画像保持手段 3 9、及びパターンマッチング手段 3 8で用いる数式について説明する。

幅 w、高さ h、帯域数 bの任意の 2 ⁿ階調画像を x、 y、 wとすると、 x、 y、 wは各々位置 P ( i， j , k) の帯域画素値 X i _{j k}、 y i _{j k}、 Wi _jkを用いて数式 2、 3及び 4のように表される。なお太字はベクトルを示す。また nは非負の整数、 w、 h、 b、 i、 j、 kは自然数である。

x is value at p(i, j, )， 1≤ ≤ 1≤ ≤ ¾, 1≤ ≤ &} (2) y is value at p{i, j,k),l < i < w,l < j < h,l < k < b} (3) w

is value at p(i, j,k),l < i < w,l < j < h,l < k < b} (4) まず前記画像の各帯域画素値に対する点処理に関する関数について以下で説明する。画像 Xを二値画像に変換する場合、数式 5に従って帯域画素値を二値化する。 if ijk > 0，

(5)

0 otherwise.

画像 xを帯域最大値画像に変換する場合、数式 6に従って i行 j列の画素の各帯域の値のうち最大値を選択する。なお前記帯域最大値画像は単帯域画像となるので、便宜上帯域数 1の前記画像として取り扱うことにする。したがって関数 B i j ι( X )の第 3添字は 1 となっている。 %i(x) =max{¾_fc} (6) お

画像 xが二値画像であるとして、画像 Xを反転させる場合、数式 7に従って計算する。

Iijk (-^ ) ~ 1一 ^ijk i 画像 χの位置 P ( i， j , k) における対数変換は数式 8に従って行われる。ここで e はオフセットであり、自然対数関数が出力する値が有効範囲に入るようにするために使われるので、一般に e =lで十分である。この対数ィ匕により帯域画素値同士の除算を減算にすることができる。また画像 Xが 2 ⁿ階調のデジタル画像 1 1 1であるとすると、帯域数に関わらず 2 ⁿ個の要素を含むルックアップテ一ブルをメモリ 10 2上に持つならば、毎回自然対数関数を計算する必要もなく、標準的な対数表を持つ必要もなくなる。

L_ijk{x) ^ln(x_ijk + e) (8) さて、画像の位置 p ( i , j , k) における Q近傍の位置の集合 P i _{j k}(Q)は数式 9 によって表される。ただし qは 4、 8、 24、 48、 80、 1 20、（2 r + l)²— 1 と続く数列であり、 rは自然数である。なお画像サイズをはみ出した位置が集合 P i _{j k}(q )に含まれる場合には、特に指定がない限り位置 P ( i， j , k)を代用するものとする。またこれ以外のときは、指定に従い、画素値が 0に相当し、しかも画像に含まれない架空の位置を代用する。これにより辺縁処理は自動的に行われる。したがって集合 P i _{j k}(d )の要素の数 N！ j _kは常に Qとなる。

{p(i + l,j, k), p(i,j + l,k), p(i- l,j, k), p(i,j- l,k)}

if 9 = 4,

Pij細

{p(l, m, k) \i-r < l < i + r, j一 r < m <j + r, p(l, m, k)≠ p(i, j, k)} iiq= (2r + l)² - 1.

(9) そこで次に画像の各帯域画素値に対する最大 8近傍 1 8 2の近傍処理に関する関数及びオペレータについて以下で説明する。

画像 Xの位置 P ( i , j， k) における平滑化は数式 1 0に従って行われる。ただし i n t (v) は実数 vの小数点以下切り捨てを意味するものとする。もし画像 Xの帯域画素値が整数値であるならば、ハードウェアの実装時に Ni】 _k = 4のとき x _lmkの総和に対して右シフト命令を 2回、 Ni j _k=8のとき x _lmkの総和に対して右シフト命令を 3回実行するような回路に変更することにより、除算を実行する回路を省くことができる。

¾¾(x) = int^—— ^ ximk) (10)

i^jk p(l,m,k)eP_ijk(q)

ラプラシアンの計算であるが、これは数式 1 1に示すように単なる 2階差分オペレータである。 8近傍 1 8 2の方がノイズの微妙な変化を捉えてゼロ点およびゼロ交差が多くなり、本発明には向いている。ただし Ni _{j k}が 4か 8であるので、もしハードウェアの実装時に Ni j _k==4のとき X i j _kに対して左シフト命令を 2回、 Ni _{j k}=8のとき X i _{j k}に対して左シフト命令を 3回実行するような回路に変更することにより、実数の乗算を実行する回路を省くことができる。

V|_fcX = Ximk - N_ijkx_ijk (11)

p(l,m,k) P_ijk(q)

ラプラシアンによつて求められた値からゼロ点を見付ける方法として、従来は正から負に変化する画素を見付けていたが、本発明では数式 1 2に従い、負から正にゼロ交差する画素の他に、負からゼロやゼロから正などゼロ点が経由したり、ゼロが継続する画素を見付けるようにする。本発明では、数式 1 2が見付けたゼロ点はエッジがある場所ではなく、ノイズがある場所、つまりエッジがない場所になる。また数式 1 2により実数値の二値化も同時に行っている。

1 if x_ijk < 0 and xi_mk≥ 0 forョ m, k) G i¾も (g),

(12)

0 otherwise. 画像 Xが任意の二値画像であるとして、画像 Xのうち孔が空いている画素を埋める場合には、数式 1 3に従い計算する。ここで fは埋めるべき孔の大きさを表すパラメ一夕であり、一般には f = lで十分である。なお 4近傍の場合にはその性質上対角線を検知することができないので、極力 8近傍 1 8 2にした方がよい。

¹¹ ∑p(i_!m,fc)eP_{i fc}(g) Xlmk + / Nij'fc,

(1

Xijk otherwise.

画像 xが任意の二値画像であるとして、画像 Xのうち孤立点ないし孤立孔を削除する場合には、数式 1 4に従い計算する。なお 4近傍の場合にはその性質上対角線を検知することができないので、極力 8近傍 1 8 2にした方がよい。

0 if Xijk ― 1 nd ^{i,m,k) P_ijk{q) ^ximk = 0, Α (^χ) = { I if Xijk = 0 and ∑_P{i,_m,k)eP_ijk{ ) ^{Xlmk = N}Hk, (¹⁴)

Xijk otherwise.

画像 xが任意の二値画像であるとして、画像 Xのうち線幅が 1である画素を検知するために、 4近傍画素を用いて数式 1 5に従い計算する。 a¾も ii Xi-ijk + Xi+ijk = 0 or a¾—i + a¾₊₁も = 0,

(15)

0 otherwise.

2つの画像 x、 yが任意の二値画像であり、画像 yが画像 Xのうち線幅が 1である画素を検知した画像であるとすると、画像 Xのうち線幅が 1である画素の線幅を拡張するために、 4近傍画素を用いて数式 1 6に従い計算する。 if Vi-ljk + Vi+ljk + Vij-lk + Vij+lk > 0, .

¾(x, ) (16)

Xijk otherwise.

そこで数式 1 5の線幅検知と数式 1 6の線幅拡張を用いると、数式 1 7に従い二値画像の線幅補完を簡単に記述することができる。 ¾( ) = ¾( , J(x)) (17) 次に画像の各帯域画素値に対する近傍処理に関する関数及びオペレータについて以下で説明する。

2つの画像 x、 yがある場合、これらの画像の最大値画像は数式 1 8に従って計算される。

2つの画像 x、 yがある場合、これらの画像の差分は数式 1 9に従って計算される。 j¾(x, y) = Xijk一 y%jk (19) ここで数式 l 1のラプラシアンと数式 1 9の差分を用いると、数式 2 0に従い画像の鮮銳化を簡単に記述することができる。

E_ijk(-x = D_ijk{x, V² _ijkx) (20)

2つの画像 x、 yがあり、画像 yが単帯域二値画像である場合、数式 2 1に従い、画像 yの帯域画素値を用いて画像 Xの各帯域画素値を抜き出すことができる。

Oi fc(x> y) = ijkViji (21)

2つの画像 x、 yがあり、画像 Xと yが二値画像である場合、数式 2 2に従い、画像 x を基に画像 yを整形することができる。

2つの画像 x、 yがあり、画像 yが二値画像である場合、数式 2 3に従い、画像 yで指定されなかつた画像 Xの帯域画素値を、画像 Xの帯域画素値の近傍のうち画像 yで指定された画像 Xの帯域画素値の平均値で補間する。ただし i n t (v) は実数 vの小数点以下切り捨てを意味するものとする。なお画像 yが二値画像であるため分母は正数となるので、メモリ 1 0 2に 1から Qまでの逆数を記憶させることにより、整数の除算を実数の乗算に置き換えることができる。

i^nt( := W L) ^if = ^{0 and} ∑_P(^i) P^) ェ > 0， x, y)

'も otherwise.

(23) さて本発明では、画素の位置や移動量なども画像データのように扱うことで処理を単純にしている。これを位置の画像化と呼ぶ。以下では位置の画像化に関する幾つかの関数及びオペレータについて説明する。

まず位置 P ( 1， m, o) の 1、 m、 o各々の値を画像データとして帯域画素値に変換するオペレータを #とし、変換された帯域画素値を # p ( 1 , m， o) とする。次に帯域画素値が位置 P ( i , j , k) から位置 p ( i + 1 , j +m， k + o) へ移動する場合を考える。このとき帯域画素値の移動量は位置 p ( 1， m, o ) として表されるものとする。つまり移動量はある位置からのベクトルと見做すことができる。最後に帯域画素値から位置を取り出すオペレータを —¹ とする。したがって #^→ #p ( 1， m, o) = p ( 1 , m, o )となる。

そこで数式 24に従い、移動量 p ( i , j , k) を幅方向と高さ方向で表される平面内で 1 80度反対方向に向けることができる。

T(p(i,j,k)) =p(-i,-j,k) (24) 画像 Xがあり、画像 Xが単帯域二値画像である場合、画像 Xの位置 p ( i , j , 1 ) における重心位置への移動量は数式 25に従い計算される。なお、本来重心を計算する際には除算を行う必要があるが、 8近傍 182内への移動量を計算する際に除算は相殺されてしまうので、数式 25では除算が省かれている。

Giji{-x) = p{ {l -^imi, L (m - j)ximi,0) (25)

p(l,m,l)ePiji (q) p(l,m,l)ePiji (q)

移動量 P ( i, j, k)から、数式 26、 27及び 28に従い 8近傍 182内への移動量を計算し、移動量画像に画像化することができる。なお数式 27及び 28は、画像の離散化により数式 26では対応しきれない場合にのみ利用する。 fe?(l，0,も) ifi>0, \j\ < HI/2,

ttp(l,—1， k) ifz> 0， j < 0, HI/2 < \j\ < 2|i|，

fc(0, - 1, ) ifj<0, 2\i\ < \j\,

(一 1, - 1， ) ifi < 0, j < 0, \i\/2 < \j\ < 2\i\,

(一 1，0,も) ifi<0, |i|<H|/2, (26) fe? (- 1,1, ) i < 0, > 0， \i\/2 < \j\ < 2\i\,

} (0,l，ん) ifi>0,

M k) iii> 0 > 0, \i\/2< \j\ < 2\i\,

|p(0, 0， k) otherwise.

Hp(l,0，） ifi>0,i<0, H|/2< |i|<2|¾|,

J (0，l， ) ifi<0,i>0, \i\/2< \j\ < 2\i\,

、 P(i,j, )） = (27)

UP(O，I，も) ifi>0, 2|¾|<|j|,

も） ifi>0,j>0_; \i\/2< \j\ < 2\i\,

J}p(0, 0, k) otherwise. HO, -1, k) ifi > 0, jく 0, \i\/2 < \j\ < 2\i\,

HO, -1, k) i · < 0， 2|i| < I

¾p(-l,一 1, k) ぱ iく 0, j < 0， \i\/2 < \j\ < 2\i\,

(28)

¾p(-l,0, k) iii < 0, \j\ < \i\/2,

ϋρ (— 1, 0， k) ϊΐί < 0, j > 0，

j}p(0, 0, k) otherwise.

したがって数式 25、 26、 27及び 28を用いると、数式 29、 30及び 3 1に従い、単帯域二値画像 Xの重心方向への移動量画像の帯域画素値を簡単に記述することができる。なお移動量画像の帯域数は 1となる。

A^₁(x) = 0"(C?_{i l}(x)) (31) 一方で数式 24を用いると重心位置の反対位置を求めることができるので、数式 32に従い、単帯域二値画像 Xの重心と反対方向への移動量画像の帯域画素値を簡単に記述することができる。なお移動量画像の帯域数は 1となる。

J¾_l(x) = 0(T(G_{i l}(x))) (32)

2つの画像 x、 yがあり、画像 yが移動量画像である場合、数式 3 3に従い、画像 yで指し示された移動位置に画像 Xの帯域画素値を移動した後、同じ帯域画素に移動した帯域画素値の合計を濃淡画像にすることができる。

"jk(x,y) = ∑xi_mk for p(l, m, 1) G P^q) and |}一¹ zmi =p(i一 1,3一 m, 0). (33) そこで数式 5、 29、 30、 3 1及び 33を用いることにより、数式 34、数式 35及び数式 36に従い、単帯域濃淡画像 Xを近傍の重心方向に移動した後、同じ帯域画素に移動した帯域画素値の合計を簡単に記述することができる <

Λ^(χ) = Γ_¾1(χ, Δ'( (χ) (35)

Α¾₁(Χ) = Γ_¾1(Χ, Δ"( (Χ))) (36)

ところで、数式 3 3において近傍数 Qが 8に限定されると、移動量画像 yは画素毎に 8 近傍 1 8 2の中から移動元を特定することができる。そこで、画像 Xが重複情報画像 1 3 2であり、しかも第 1 2図に示すように、 Xの各画素の 8近傍 1 8 2に対して反時計回りに 1から 8までの番号が付けられた場合、数式 3 7から数式 4 4までの 8つの数式は、それぞれ 8個の移動元毎に、移動可能な画像 Xの帯域画素値を求めることができる。 if ϋ一¹ = p(- , o),

r*-₁(x,y) = (37)

0 otherwise. if it一¹ yi+ij-— i,i ^: ρ(-ι₅ ι,ο),

r¾₂(x, y) = (38)

0 otherwise. if ίί— i,i = P( , 1, 0),

(39) 0 otherwise. - 1,₃·- i,i if = P(1, 1, ) ,

r 4(x' y) = (40)

0 otherwise.

if j}一 ¾·— ij'+i'i = p(l,一 1， 0),

(x，y) = (42)

0 otherwise.

if il— +i，i = -1, 0),

(44) 0 otherwise.

そこで数式 34、 35及び 36の代りに数式 45、 46及び 47を用いることにより、 8個の移動元重複情報 1 83から構成される 8帯域濃淡画像 x、及び重複情報 1 31から構成される単帯域濃淡画像 yから、 8個の移動元毎の移動元重複情報 1 83が生成される。

A¾_¾(x, y) = T_ijk(x, Δ( (γ))) + Γ^( (γ), Δ(Φ( ))) (45) Λ¾_¾(χ, y) = T_ijk(x, Δ'( (γ))) + Γ*·_¾( (γ), Δ'(Φ( ))) (46) Λ¾(χ, y) = r_{i fc}(x, Δ"(Φ( ))) + Γ*.,( ( ), Δ"( ( ))) (47) なお、条件によっては、 rT_jk (Φ (y), Δ (Φ (y))) の代りに、 rT_jk (y, Δ (Φ (y))) を用いることもできる。

2つの画像 X、 yがあり、画像 Xが二値画像で、画像 yが移動量画像である場合、画像 Xの各帯域画素値の移動先の位置を求めることができるので、移動先が重複する帯域画素値を見つけることができる。そこで画像 Xの各帯域画素値の移動先が重複することなく、しかも移動する各帯域画素値が存在することを表す移動可能画像の帯域画素値は、数式 4 8に従い生成される。なお移動可能画像の帯域数は 1となる。

1 if iji = 0 and }}一¹ _Zml = p(i— — m, 0)

Hiji (x, y) = { for only one p(l, m, 1) 6 i¾i {q) , (⁴⁸)

0 otherwise.

3つの画像 x、 y、 wがあり、画像 yが移動可能画像であり、画像 wが移動量画像である場合、数式 49に従い画像 Xの帯域画素値を移動することができる。 ximk if Viji― 1 and |^_½i_mi = p(i— l,j一 m, 0)

for p(l, m, 1) G Piji(q),

T_ijk(x, y, w) = 0 if yimi = 1 and #一 p(l -i,m- j, 0) (49) for ^ap(l, m, 1) G i¾i( )，

Xijk otherwise.

そこで数式 32、数式 48及び数式 49を用いると、数式 50に従い、二値画像 yから計算される重心位置と反対方向に画像 Xの帯域画素を移動することで得られる画像の帯域画素値を簡単に記述することができる。

¾fe(x,y) = T_{i fc}(x,H(y,R(y)),R(y)) (50) そこで数式 2から数式 50までを用いることにより、第 10図で示された画像記憶手段 1 2、色情報生成手段 41、エッジ情報生成手段 14、エッジ情報形成手段 15、位置/ 大きさ検出手段 1 7、位置/大きさ/傾き検出手段 44、領域正規化手段 27、マスク手段 40、及び画像保持手段 39を実装するデータ処理装置 1 1 0の全ての配列演算ュニット 100のアルゴリズムを記述することができる。以下では、データ処理装置 1 10中の任意の配列演算ユニット 100のアルゴリズムを用いて、画像記憶手段 1 2、色情報生成手段 41、エッジ情報生成手段 14、エッジ情報形成手段 1 5、位置/大きさ検出手段 1 7、位置/大きさ/傾き検出手段 44、領域正規化手段 27、マスク手段 40、及び画像保持手段 39を説明する。

データ処理装置 1 10によって実現される画像記憶手段 1 2がデジタル画像 1 1 1を記憶するために、格子状に配列された配列演算ュニット 1 00は同期して並列に動作する。格子上 i行 j列に配置された配列演算ユニット 100を AO U_u とすると、 AOU i j のアルゴリズムは第 1 3図のようになる。

ステップ 1 20 1で、 AOU i j を格子上の i行 j列に配置する。これは論理的であれ物理的であれ、 AOUi j の近傍を決定するために必要である。ステップ 1202で、 AOU_uの近傍や変数の初期値を設定する。

ステップ 1203で、順次入力されるデジタル画像 111が無くなつたかどうか判断する。もしデジタル画像 111が無ければ（ステップ 1203： YES；)、アルゴリズムを終了する。もしデジタル画像 111があれば（ステップ 1203 : N〇）、ステップ 12 04に移行する。ただし特定の画像サイズのみに対して配列演算ユニット 100を実装する場合には、無限ループにしても良い。

ステップ 1204で、デジタル画像 11 1が準備されるまで入力待ちをする。

ステップ 1205で、デジタル画像 1 1 1の i行 j列の画素を帯域数分入力する。このため AOUi jは少なくとも帯域数分の画像データを記憶するメモリ 102を必要とする。

ステップ 1206で、入力待ちの間、出力できるように、デジタル画像 111の i行 j 列の画素を記憶する。

ステップ 1207で、デジタル画像 111の帯域画素値を出力する。その後ステップ 1 203に戻る。

これにより、配列演算ユニット 100から構成されるデータ処理装置 110を用いて、画像記憶手段 12はデジタル画像 111を記憶することができる。

第 14図に示すように、データ処理装置 110によって実現される色情報生成手段 41 がデジタル画像 111の各画素から色情報 171を生成するために、格子状に配列された配列演算ュニット 100は同期して並列に動作する。格子上 i行 j列に配置された配列演算ユニット 100を AOUi j とすると、 AOUi jのアルゴリズムは第 15図のようになる。

ステップ 4101で、 AOUi jを格子上の i行 j列に配置する。これは論理的であれ物理的であれ、 AOUi jの近傍を決定するために必要である。

ステップ 4102で、 AOUi』の近傍や変数の初期値を設定する。

ステップ 4103で、順次入力されるデジタル画像 111が無くなつたかどうか判断する。もしデジタル画像 111が無ければ（ステップ 4103 ： YES), アルゴリズムを終了する。もしデジタル画像 1 1 1があれば（ステップ 4 1 0 3 ： NO ) , ステップ 4 1 0 4に移行する。ただし特定の画像サイズのみに対して配列演算ュニット 1 0 0を実装する場合には、無限ループにしても良い。

ステップ 4 1 0 4で、デジタル画像 1 1 1の i行 j列の画素を帯域数分入力する。このため AOU i jは少なくとも帯域数分の画像デ一夕を記'慮するメモリ 1 0 2を必要とする。

ステップ 4 1 0 5で、デジタル画像 1 1 1の i行 j列の画素から特定の色を抽出して色情報 1 7 1を生成する。生成された色情報 1 7 1は色情報画像 1 7 2の帯域画素値として扱われる。

ステップ 4 1 0 6で、色情報画像 1 7 2の帯域画素値を出力する。その後ステップ 4 1

0 3に戻る。

これにより、配列演算ユニット 1 0 0から構成されるデータ処理装置 1 1 0を用いて、色情報生成手段 4 1はデジタル画像 1 1 1から色情報画像 1 7 2を生成することができる。

第 1 6図に示すように、データ処理装置 1 1 0によって実現されるエッジ情報生成手段 1 4がデジタル画像 1 1 1から粗エッジ情報画像 1 1 3を生成するために、格子状に配列された配列演算ュニット 1 0 0は同期して並列に動作する。格子上 i行 j列に配置された配列演算ュニット 1 0 0を AOU i j とすると、エッジ情報生成手段 1 4に対する AOU

1 jのアルゴリズムは第 1 7図のようになる。

ステップ 1 4 0 1で、 AOU！』を格子上の i行 j列に配置する。これは論理的であれ物理的であれ、 A〇U _U の近傍を決定するために必要である。

ステップ 1 4 0 2で、 AOU i j の近傍や変数の初期値を設定する。近傍の設定においては、前記各関数で使う近傍サイズ Qを個別に 4か 8に決めても良いし、全部を 4か 8に統一しても良い。本発明のエッジ情報生成手段 1 4が生成する粗エッジ情報 1 1 2の正確さを上げるためには近傍サイズ Qを全て 8に設定することが望ましい。しかしながら粗エッジ情報 1 1 2を生成するための計算時間の制約や、デジタル画像 1 1 1の帯域数などにより、エッジ情報生成手段 14は必要に応じて適宜近傍サイズを変えることで対処することができる。

ステップ 1403で、デジタル画像 111が終了したかどうか判断する。もしデジタル画像 111が無ければ（ステップ 1403 : YES), アルゴリズムを終了する。もしデジタル画像 111があれば（ステップ 1403 ： NO), ステップ 1404に移行する。ただし特定の帯域数と画像サイズに対して配列演算ユニット 100を実装する場合には、無限ループにしても良い。

ステップ 1404で、デジタル画像 111の i行】列の画素を帯域数分入力する。これは、 AOUi』がデジタル画像 111の i行： i列の画素を一括して処理するためである。このため AOU i jは少なくとも帯域数分の画像データを記憶するメモリ 102を必要とする。

ステップ 1405で、 AOU i jが近傍の配列演算ュニッ卜 100と通信することにより、入力したデジタル画像 111の各帯域画素値に対して関数 S i j _k( X )に従い平滑化を行う。平滑化された帯域画素値は平滑匕画像の帯域画素値として扱われる。ここで関数 S j _{j k}( X )は必要に応じて数回繰り返しても良い。一般的な多帯域画像の場合、この回数は 2回で十分である。

ステップ 1406で、平滑化画像の各帯域画素値に対して関数 L i j _k( X )に従い対数変換を行う。対数変換された各帯域画素値は対数変換画像の帯域画素値として扱われる。ステップ 1407で、 AOU_uが近傍の配列演算ユニット 100と通信することにより、対数変換画像の各帯域画素値に対して関数 Ei _{j k}( x )に従い鮮鋭化を行う。鮮鋭化された帯域画素値は鮮鋭化画像の帯域画素値として扱われる。なおデジタル画像 111にノイズが多量に含まれている場合には、このステップを省略することができる。

ステップ 1408で、鮮鋭化画像の各帯域画素値に対して関数 D_{i j k}( X, y )に従い 1入力前鮮鋭化画像の各帯域画素値を引く。差分を計算された帯域画素値は時間差分画像の帯域画素値として扱われる。

ステップ 1409で、 1入力前鮮鋭化画像の各帯域画素値を鮮鋭化画像の対応する各帯域画素値で置き換える。

ステップ 1 4 1 0で、 AOU i jが近傍の配列演算ュニット. 1 0 0と通信することにより、時間差分画像の各帯域画素値に対してオペレータ V ^ _{j k} Xに従いラプラシアンの計算を行う。ラプラシアンを計算された帯域画素値は時間差分ラプラシアン画像の帯域画素値として扱われる。

ステップ 1 4 1 1で、 AOU j jが近傍の配列演算ュニット 1 0 0と通信することにより、時間差分ラプラシアン画像の各帯域画素値に対して関数 Z！』 _k ( X )に従いゼロ点を抽出する。ゼロ点を抽出された帯域画素値は時間差分ゼロ点画像の帯域画素値として扱われる。

ステップ 1 4 1 2で、時間差分ラプラシアン画像の各帯域画素値に対して関数 B i j X )に従い各帯域画素値のうち最大値を検出する。検出された最大値帯域画素値は最大値時間差分ゼ口点画像の帯域画素値として扱われる。なお便宜上帯域数は 1である。ステップ 1 4 1 3で、 AOU i』が近傍の配列演算ュニット 1 0 0と通信することにより、鮮鋭化画像の各帯域画素値に対してオペレータ V ^ _{j k} Xに従いラプラシアンの計算を行う。ラプラシアンを計算された帯域画素値はラプラシアン画像の帯域画素値として扱われる。

ステップ 1 4 1 4で、 AOU i』が近傍の配列演算ュニット 1 0 0と通信することにより、ラプラシアン画像の各帯域画素値に対して関数 Z i j _k ( X )に従いゼロ点を抽出する。ゼロ点を抽出された帯域画素値はゼロ点画像の帯域画素値として扱われる。

ステップ 1 4 1 5で、ラプラシアン画像の各帯域画素値に対して関数 B i j X )に従い各帯域画素値のうち最大値を検出する。検出された最大帯域画素値は最大値ゼロ点画像の帯域画素値として扱われる。なお便宜上帯域数は 1である。

ステップ 1 4 1 6で、ラプラシアン画像の各帯域画素値と時間差分ラプラシアン画像の各帯域画素値に対して関数 M i j _k ( x , y )に従い各々の画像の同じ位置にある帯域画素値のうち最大値を検出する。検出された最大帯域画素値は混成ゼロ点画像の帯域画素値として扱われる。なお便宜上帯域数は 1である。ステップ 1 4 1 7で、 A〇U i』が近傍の配列演算ユニット 1 0 0と通信することにより、混成ゼロ点画像の帯域画素値に対して関数 F！ _{j k}( x )に従い孔を除去する。孔を除去された帯域画素値は孔除去混成ゼ口点画像の帯域画素値として扱われる。なお便宜上帯域数は 1である。ここで関数 F i _{j k} ( x )は必要に応じて数回繰り返しても良い。一般的な多帯域画像の場合、この回数は 1回で十分である。

ステップ 1 4 1 8で、 AOU i』が近傍の配列演算ユニット 1 0 0と通信することにより、孔除去混成ゼロ点画像の帯域画素値に対して関数 A i j _k ( x )に従い孤立点および孤立孔を除去する。孤立点および孤立孔を除去された帯域画素値はノイズ除去混成ゼロ点画像の帯域画素値として扱われる。なお便宜上帯域数は 1である。

ステップ 1 4 1 9で、ノイズ除去混成ゼロ点画像の帯域画素値に対して関数 I i _{j k} ( X )に従い 0と 1を反転させる。反転された帯域画素値は粗エッジ情報画像 1 1 3の帯域画素値として扱われる。

ステップ 1 4 2 0で、粗エッジ情報画像 1 1 3の帯域画素値を出力する。その後ステツプ 1 4 0 3に戻る。

これにより、配列演算ユニット 1 0 0から構成されるデータ処理装置 1 1 0を用いて、エッジ情報生成手段 1 4はデジタル画像 1 1 1から粗エッジ情報画像 1 1 3を生成することができる。

第 1 8図に示すように、データ処理装置 1 1 0によって実現されるエッジ情報形成手段 1 5が、粗エッジ情報 1 1 2から構成される粗エッジ情報画像 1 1 3と、デジタル画像 1 1 1と、から、形成エッジ情報 1 1 4から構成される形成エッジ情報画像 1 1 5を生成するために、格子状に配列された配列演算ユニット 1 0 0は同期して並列に動作する。格子上 i行 j列に配置された配列演算ユニット 1 0 0を AOU i ₃ とすると、 AOU i』のァ Λ^ίリズムは第 1 9図のようになる。

ステップ 1 5 0 1で、 AO U i jを格子上の i行： i列に配置する。これは論理的であれ物理的であれ、 AOU i jの近傍を決定するために必要である。

ステップ 1 5 0 2で、 AOU i】の近傍や変数の初期値を設定する。近傍の設定においては、前記各関数で使う近傍サイズ qを個別に 4か 8に決めても良いし、全部を 4か 8に統一しても良い。本発明のエッジ情報形成手段 1 5が形成した形成エッジ情報 1 1 4の正確さを上げるためには近傍サイズ Qを全て 8に設定することが望ましい。しかしながら粗エッジ情報 1 1 2を形成するための計算時間の制約や、入力されるデジタル画像 1 1 1の帯域数などにより、エッジ情報形成手段 1 5は必要に応じて適宜近傍サイズを変えることで対処することができる。

ステップ 1 5 0 3で、順次入力されるデジタル画像 1 1 1又は粗エッジ情報画像 1 1 3 が無くなつたかどうか判断する。もしデジタル画像 1 1 1又は粗エッジ情報画像 1 1 3が無ければ（ステップ 1 5 0 3： Y E S )、アルゴリズムを終了する。もしデジタル画像 1 1 1及び粗エッジ情報画像 1 1 3があれば（ステップ 1 5 0 3 : NO )、ステップ 1 5 0 4に移行する。ただし特定の帯域数と画像サイズに対して配列演算ュニット 1 0 0を実装する場合には、無限ループにしても良い。

ステップ 1 5 0 4で、デジタル画像 1 1 1及び粗エッジ情報画像 1 1 3の i行 j列の画素を帯域数分入力する。これは、 AOU i jがデジタル画像 1 1 1及び粗エッジ情報画像 1 1 3の i行;！列の画素を一括して処理するためである。このため AOU i jは少なくとも帯域数分の画像データを記憶するメモリ 1 0 2を必要とする。

ステップ 1 5 0 5で、デジタル画像 1 1 1の i行 j列の画素と粗エッジ情報画像 1 1 3 の i行 j列の画素を分離する。これは、 A〇U i』がデジタル画像 1 1 1の i行 j列の画素と粗エッジ情報画像 1 1 3の i行 j列の画素を各々独立した画像の画素として処理するためである。もしデジタル画像 1 1 1の i行：)'列の画素と粗エッジ情報画像 1 1 3の i行 j列の画素が初めから分離されて入力されていれば、特に何もしない。

ステップ 1 5 0 6で、 AOU i 3が近傍の配列演算ュニット 1 0 0と通信することにより、入力したデジタル画像 1 1 1の各帯域画素値に対して関数 S i』 _k ( X )に従い平滑化を行う。平滑化された各帯域画素値は平滑化画像の帯域画素値として扱われる。ここで関数 S i j _k ( X )は必要に応じて数回繰り返しても良い。一般的な多帯域画像の場合、この回数は 2回で十分である。ステップ 1 5 0 7で、平滑化画像の各帯域画素に対して関数 L i _{j k} ( x )に従い対数変換を行う。対数変換された帯域画素値は対数変換画像の帯域画素値として扱われる。ステップ 1 5 0 8で、 AOU i jが近傍の配列演算ュニット 1 0 0と通信することにより、対数変換画像の各帯域画素値に対して関数 E i j _k ( X )に従い鮮鋭化を行う。鮮鋭化された帯域画素値は鮮鋭化画像の帯域画素値として扱われる。なお、デジタル画像 1 1 1 にノイズが多量に含まれている場合、このステップを省略することができる。

ステップ 1 5 0 9で、 AOU i jが近傍の配列演算ュニッ卜 1 0 0と通信することにより、鮮鋭化画像の各帯域画素値に対してオペレータ V _{j k} Xに従いラプラシアンの計算を行う。ラプラシアンを計算された帯域画素値はラブラシアン画像の帯域画素値として扱われる。

ステップ 1 5 1 0で、 AOU！ jが近傍の配列演算ュニット 1 0 0と通信することにより、ラプラシアン画像の各帯域画素値に対して関数 Z i j _k ( X )に従いゼロ点を抽出する。ゼロ点を抽出された帯域画素値はゼロ点画像の帯域画素値として扱われる。

ステップ 1 5 1 1で、ゼロ点画像の各帯域画素値に対して関数 B i j X )に従い各帯域画素値のうち最大値を検出する。検出された最大帯域画素値は最大値ゼロ点画像の帯域画素値として扱われる。なお便宜上帯域数は 1である。

ステップ 1 5 1 2で、最大値ゼロ点画像の帯域画素値に対して関数 I _{u k} ( X )に従い 0と 1を反転させる。反転された帯域画素値は基礎エッジ情報画像の帯域画素値として扱われる。

ステップ 1 5 1 3で、入力した粗エッジ情報画像 1 1 3の帯域画素値は初め整形粗エツジ情報画像の帯域画素値として扱われ、 AOU i jが近傍の配列演算ュニット 1 0 0と通信することにより、基礎ェッジ情報画像の帯域画素値を用いて、整形粗工ッジ情報画像の帯域画素値に対して関数 Q i _{j k} ( X , y )に従い整形を行う。整形された帯域画素値は再び整形粗エッジ情報画像の帯域画素値として扱われる。ここで関数 Q i _{j k} ( X , y )は本来整形粗ェッジ情報画像の帯域画素値が変化しなくなるまで繰り返される。ただし計算時間の制約、入力される粗エッジ情報画像 1 1 3の品質、形成される形成エッジ情報画像 1 1 5に求められる品質などにより、整形処理は適当な繰り返し回数で計算を打ち切った方が良い。 - ステップ 1 5 1 4で、 AOU _uが近傍の配列演算ュニッ卜 1 0 0と通信することにより、整形粗エッジ情報画像の帯域画素値に対して関数 C i j _k ( X )に従い線幅補完を行う。補完された帯域画素値は形成エッジ情報画像 1 1 5の帯域画素値として扱われる。ステップ 1 5 1 5で、形成エッジ情報画像 1 1 5の帯域画素値を出力する。その後ステツプ 1 5 0 3に戻る。

これにより、配列演算ユニット 1 0 0から構成されるデータ処理装置 1 1 0を用いて、エッジ情報形成手段 1 5は粗エッジ情報画像 1 1 3を形成エッジ情報画像 1 1 5に形成することができる。

ここで粗エッジ情報画像 1 1 3から形成エッジ情報画像 1 1 5への形成とは、ある場面を撮影した低解像度のデジタル画像 1 1 1から生成されたエッジ情報から、同じ場面を撮影した高解像度のデジタル画像 1 1 1から生成されるべきエッジ情報を推定することであると見做すことができる。そこで自然数 nに対して、第 2 0図に示すように、デジタル画像 1 1 1の解像度を l Znに低くした低解像度デジタル画像 1 1 6力ら、エッジ情報生成手段 1 4を用いて低解像度粗エッジ情報画像 1 1 7を生成した場合、低解像度粗エツジ情報画像 1 1 7を n倍拡大することにより粗エッジ情報画像 1 1 3を生成することができる。ただしデジタル画像 1 1 1の解像度を 1 /nにするためには、水平及び垂直方向に対して単純にデジタル画像 1 1 1の連続する n個のうち 1個を抽出すれば良い。また低解像度粗エッジ情報画像 1 1 7を n倍拡大するためには、水平及び垂直方向に対して単純に低解像度粗エッジ情報画像 1 1 7の連続する画素の間に帯域画素値が 0である画素を n— 1個埋めれば良い。このとき nがあまり大きくなければ、エッジ情報形成手段 1 5を実現するデータ処理装置 1 1 0が、低解像度粗エッジ情報画像 1 1 7を拡大した粗エッジ情報画像 1 1 3を形成した形成エッジ情報画像 1 1 5と、エッジ情報形成手段 1 5を実現するデータ処理装置 1 1 0が、デジタル画像 1 1 1から生成した粗エッジ情報画像 1 1 3を形成した形成エッジ情報画像 1 1 5とは、ほとんど同じものになる。この理由は、エッジ情報形成手段 1 5がデジタル画像 1 1 1を用いて内部で生成したエッジ情報のうちどのエッジ情報を利用するのか参考にするために、エッジ情報形成手段 1 5が粗エツジ情報画像 1 1 3を用いているだけだからである。したがって低解像度粗エッジ情報画像 1 1 7を拡大した粗エッジ情報画像 1 1 3をエッジ情報形成手段 1 5に入力した場合、低解像度デジタル画像 1 1 6から低解像度粗エッジ情報画像 1 1 7を生成するエッジ情報生成手段 1 4を実現するデータ処理装置 1 1 0は計算量又はハードウェア量を低減することができる。

さらにこの方法を発展させると、第 2 1図に示すように、デジタル画像 1 1 1の解像度を低くした低解像度デジタル画像 1 1 6カゝら生成した低解像度粗エッジ情報画像 1 1 7のうち、粗エッジ情報 1 1 2の周辺を切り出した低解像度切出粗エッジ情報画像 1 1 8を生成することができる。この低解像度切出粗エッジ情報画像 1 1 8を拡大した切出粗エッジ情報画像 1 1 9と、デジタル画像 1 1 1のうち同じ領域を切り出した切出デジタル画像 1 2 0をエッジ情報形成手段 1 5を実現するデータ処理装置 1 1 0に入力すると、切出形成エッジ情報画像 1 2 1を生成することができる。この場合、エッジ情報形成手段 1 5を実現するデータ処理装置 1 1 0はハードウェア量を低減することができる。なお視覚装置 2 は、切出デジタル画像 1 2 0が常にデジタル画像 1 1 1の中央になるように移動カメラ 1 0の向き及び倍率を変化させるためのものであると見做すこともできる。

第 2 2図に示すように、データ処理装置 1 1 0によって実現される位置/大きさ検出手段 1 7が粗エッジ情報 1 1 2を画素とする粗エッジ情報画像 1 1 3から重複情報 1 3 1を画素とする重複情報画像 1 3 2を生成するために、格子状に配列された配列演算ユニット 1 0 0は同期して並列に動作する。格子上 i行 j列に配置された配列演算ュニット 1 0 0 を AO U ! j とすると、 AOU i』のアルゴリズムは第 2 3図のようになる。

ステップ 1 7 0 1で、 AO U i jを格子上の i行 j列に配置する。これは論理的であれ物理的であれ、 AOU _uの近傍を決定するために必要である。

ステップ 1 7 0 2で、 AO U ! jの近傍や変数の初期値を設定する。近傍の設定においては、前記各関数で使う近傍サイズ Qを個別に決めても良いし、全部を統一しても良い。本発明のデータ処理装置 1 1 0が生成した重複情報画像 1 3 2の正確さを上げるためには近傍サイズ Qを全て大きな値に設定することが望ましい。しかしながら物体の粗エッジ情報 1 1 2の重心を計算するための計算時間の制約や、入力される粗エッジ情報画像 1 1 3のサイズなどにより、位置 Z大きさ検出手段 1 7は必要に応じて適宜近傍サイズを変えることで対処することができる。

ステップ 1 7 0 3で、順次入力される粗エッジ情報画像 1 1 3が無くなつたかどうか判断する。もし粗エッジ情報画像 1 1 3が無ければ（ステップ 1 7 0 3 : Y E S ) , ァルゴリズムを終了する。もし粗エッジ情報画像 1 1 3があれば（ステップ 1 7 0 3 : NO )、ステップ 1 7 0 4に移行する。ただし特定の画像サイズのみに対して配列演算ユニット 1 0 0を実装する場合には、無限ループにしても良い。

ステップ 1 7 0 4で、粗エッジ情報画像 1 1 3の i行 j列の画素を 1帯域分入力する。このため AOU i jは少なくとも 1帯域分の画像データを記憶するメモリ 1 0 2を必要とする。

ステップ 1 7 0 5で、粗エッジ情報画像 1 1 3の粗エッジ情報 1 1 2を重複情報画像 1 3 2の重複情報 1 3 1に変換する。重複情報 1 3 1は 1カゝ 0に相当する帯域画素値となる。

ステップ 1 7 0 6で、 A〇U _Uが近傍の配列演算ュニット 1 0 0と通信することにより、重複情報画像 1 3 2の各帯域画素値に対して関数 Δ i』 i ( X )に従い移動量を計算する。移動量を画像化した帯域画素値は移動量画像の帯域画素値として扱われる。

ステップ 1 7 0 7で、 AOU i jが近傍の配列演算ュニット 1 0 0と通信することにより、重複情報画像 1 3 2の各帯域画素値に対して関数 Λ！ j i ( X )に従い移動量が指し示す先に移動させる。移動した帯域画素値は新たに重複情報画像 1 3 2の帯域画素値として扱われる。

ステップ 1 7 0 8で、ステップ 1 7 0 6からステップ 1 7 0 7までの繰り返し回数を表す移動回数が指定回数に達したかどうか判断する。もし移動回数が指定回数に達していなければ（ステップ 1 7 0 8 : NO )、ステップ 1 7 0 6に戻る。もし移動回数が指定回数に達していれば（ステップ 1 7 0 8： Y E S )、ステップ 1 7 0 9に移行する。なおこの指定回数は形成エッジ情報画像 1 1 5のサイズや形成エッジ情報 1 1 4が表す物体のサィズ、さらには近傍のサイズ qにより決定される。利用目的に応じて適切なパラメータを設定すれば、指定回数を大目に決定しても問題はないが、あまり指定回数を多くしすぎると、位置及び大きさの検出に要する時間が長くなる。

ステップ 1 7 0 9で、 AOU i jが近傍の配列演算ユニット 1 0 0と通信することにより、重複情報画像 1 3 2の各帯域画素値に対して関数 Δ '！ j i ( X )に従い移動量を計算する。移動量を画像化した帯域画素値は移動量画像の帯域画素値として扱われる。

ステップ 1 7 1 0で、 AOU i jが近傍の配列演算ュニット 1 0 0と通信することにより、重複情報画像 1 3 2の各帯域画素値に対して関数 Λ Ί j x ( X )に従い移動量が指し示す先に移動させる。移動した帯域画素値は新たに重複情報画像 1 3 2の帯域画素値として扱われる。

ステップ 1 7 1 1で、重複情報画像 1 3 2の帯域画素値を出力する。その後ステップ 1 7 0 3に戻る。

なお重複情報画像 1 3 2の各重複情報 1 3 1はその位置を中心とした周辺にある粗エツジ情報 1 1 2の総数を表すので、結果的にその位置を中心とした物体の大きさを意味することになる。

これにより、配列演算ユニット 1 0 0から構成されるデータ処理装置 1 1 0を用いて、位置 Z大きさ検出手段 1 7は粗エッジ情報画像 1 1 3から重複情報画像 1 3 2を生成することができる。

ここで第 2 3図のアルゴリズムにおいて粗エッジ情報 1 1 2から構成される粗エッジ情報画像 1 1 3の代りに物体領域 1 4 1を表す物体領域画像 1 4 2を用いると、第 2 4図に示すように、データ処理装置 1 1 0によって実現される位置 Z大きさ検出手段 1 7は物体領域 1 4 1を表す物体領域画像 1 4 2からも重複情報 1 3 1を表す重複情報画像 1 3 2を生成することができる。ただし物体領域画像 1 4 2を用いた場合、重複情報画像 1 3 2の各重複情報 1 3 1はその位置を中心とした物体領域 1 4 1の画素の総数を表すので、結果的にその位置を中心とした物体の面積を意味することになる。したがって重複情報画像 1 3 2から物体の大きさを求める場合には重複情報 1 3 1の平方根を取るなど注意を要する。なお形成エッジ情報画像 1 1 5及び色情報画像 1 7 2を用いた場合も同様である。さて、第 2 5図に示すように、データ処理装置 1 1 0によって実現される位置/大きさノ傾き検出手段 4 4が粗エッジ情報 1 1 2を画素とする粗エッジ情報画像 1 1 3カゝら重複情報 1 3 1を画素とする重複情報画像 1 3 2を生成するために、格子状に配列された配列演算ュニット 1 0 0は同期して並列に動作する。格子上 i行 j列に配置された配列演算ュニット 1 0 0を AOU i j とすると、 A〇U i jのアルゴリズムは第 2 6図のようになる。ステップ 4 4 0 1で、 A〇U _Uを格子上の i行 j列に配置する。これは論理的であれ物理的であれ、 AOU i jの近傍を決定するために必要である。

ステップ 4 4 0 2で、 AOU i jの近傍や変数の初期値を設定する。近傍の設定においては、前記各関数で使う近傍サイズ Qを個別に決めても良いし、全部を統一しても良い。本発明のデータ処理装置 1 1 0が生成した重複情報画像 1 3 2の正確さを上げるためには近傍サイズ Qを全て大きな値に設定することが望ましい。しかしながら物体の粗エッジ情報 1 1 2の重心を計算するための計算時間の制約や、入力される粗エッジ情報画像 1 1 3のサイズなどにより、位置/大きさ Z傾き検出手段 4 4は必要に応じて適宜近傍サイズを変えることで対処することができる。

ステップ 4 4 0 3で、順次入力される粗エッジ情報画像 1 1 3が無くなつたかどうか判断する。もし粗エッジ情報画像 1 1 3が無ければ（ステップ 4 4 0 3 ： Y E S ) , ァルゴリズムを終了する。もし粗エッジ情報画像 1 1 3があれば（ステップ 4 4 0 3 ： NO )、ステップ 4 4 0 4に移行する。ただし特定の画像サイズのみに対して配列演算ュニット 1 0 0を実装する場合には、無限ループにしても良い。

ステップ 4 4 0 4で、粗エッジ情報画像 1 1 3の i行 j列の画素を 1帯域分入力する。このため AOU i jは少なくとも 1帯域分の画像デ一夕を記憶するメモリ 1 0 2を必要とする。

ステップ 4 4 0 5で、粗エッジ情報画像 1 1 3の粗エッジ情報 1 1 2を重複情報画像 1 3 2の重複情報 1 3 1に変換する。重複情報 1 3 1は 1か 0に相当する帯域画素値となる。また 8個の移動元重複情報 1 8 3は 0に相当する帯域画素値でクリアされる。

ステップ 4 4 0 6で、 A〇U i』が近傍の配列演算ユニット 1 0 0と通信することにより、重複情報画像 1 3 2の各帯域画素値に対して関数 Δ ^』· j_ ( X )に従い移動量を計算する。移動量を画像化した帯域画素値は移動量画像の帯域画素値として扱われる。

ステップ 4 4 0 7で、 A〇U J』が近傍の配列演算ュニット 1 0 0と通信することにより、移動元重複情報画像 1 8 4の各帯域画素値に対して関数 A†_{j k} ( X， y )に従い移動量が指し示す先に移動させる。移動した帯域画素値は新たに移動元重複情報画像 1 8 4の帯域画素値として扱われる。

ステップ 4 4 0 8で、 AOU i jが近傍の配列演算ュニット 1 0 0と通信することにより、重複情報画像 1 3 2の各帯域画素値に対して関数 Λ i』 i ( X )に従い移動量が指し示す先に移動させる。移動した帯域画素値は新たに重複情報画像 1 3 2の帯域画素値として扱われる。

ステップ 4 4 0 9で、ステップ 4 4 0 6からステップ 4 4 0 8までの繰り返し回数を表す移動回数が指定回数に達したかどうか判断する。もし移動回数が指定回数に達していなければ（ステップ 4 4 0 9 ： NO ) , ステップ 4 4 0 6に戻る。もし移動回数が指定回数に達していれば（ステップ 4 4 0 9 ： Y E S ) , ステップ 4 4 1 0に移行する。なおこの指定回数は粗エッジ情報画像 1 1 3のサイズや粗エッジ情報 1 1 2が表す物体のサイズ、さらには近傍のサイズ Qにより決定される。利用目的に応じて適切なパラメータを設定すれば、指定回数を大目に決定しても問題はないが、あまり指定回数を多くしすぎると、位置、大きさ及び傾きの検出に要する時間が長くなる。

ステップ 4 4 1 0で、 AOU i jが近傍の配列演算ュニット 1 0 0と通信することにより、重複情報画像 1 3 2の各帯域画素値に対して関数 Δ ' i〗（ X )に従い移動量を計算する。移動量を画像化した帯域画素値は移動量画像の帯域画素値として扱われる。

ステップ 4 4 1 1で、 AOU ! jが近傍の配列演算ュニット 1 0 0と通信することにより、移動元重複情報画像 1 8 4の各帯域画素値に対して関数 Λ 』 _k ( X， y )に従い移動量が指し示す先に移動させる。移動した帯域画素値は新たに移動元重複情報画像 1 8 4 の帯域画素値として扱われる。

ステップ 4 4 1 2で、 AOU i jが近傍の配列演算ユニット 1 0 0と通信することにより、重複情報画像 1 3 2の各帯域画素値に対して関数 Λ Ί _{3 1} ( X )に従い移動量が指し示す先に移動させる。移動した帯域画素値は新たに重複情報画像 1 3 2の帯域画素値として扱われる。

ステップ 4 4 1 3で、ステップ 4 4 0 6からステップ 4 4 1 2までの繰り返し回数を表す縮退回数が指定回数に達したかどうか判断する。もし縮退回数が指定回数に達していなければ（ステップ 4 4 1 3 : NO )、ステップ 4 4 0 6に戻る。もし縮退回数が指定回数に達していれば（ステップ 4 4 1 3 ： Y E S ) , ステップ 4 4 1 4に移行する。なおこの指定回数は粗エッジ情報画像 1 1 3のサイズや粗エッジ情報 1 1 2が表す物体のサイズ、さらには近傍のサイズ Qにより決定される。利用目的に応じて適切なパラメータを設定すれば、指定回数を大目に決定しても問題はないが、あまり指定回数を多くしすぎると、位置、大きさ及び傾きの検出に要する時間が長くなる。

ステップ 4 4 1 4で、重複情報画像 1 3 2の帯域画素値及び移動元重複情報画像 1 8 4 の各帯域画素値を出力する。その後ステップ 4 4 0 3に戻る。

なお重複情報画像 1 3 2の各重複情報 1 3 1はその位置を中心とした周辺にある粗エツジ情報 1 1 2の総数を表すので、結果的にその位置を中心とした物体の大きさを意味することになる。また重複情報 1 3 1がある画素だけに移動元重複情報 1 8 3があるので、結果的にその位置を中心とした物体の傾きを意味することになる。

これにより、配列演算ユニット 1 0 0から構成されるデータ処理装置 1 1 0を用いて、位置 Z大きさ/"傾き検出手段 4 4は粗エッジ情報画像 1 1 3から重複情報画像 1 3 2及び移動元重複情報画像 1 8 4を生成することができる。ただし、もしこの重複情報画像 1 3 2が表す物体のおおよその重心位置が、実際の重心位置から大きくずれてしまうならば、ステップ 4 4 1 0において、関数△ j X )及び関数 Δ " i j X )が交互に用いられるようにすれば良い。同様に、ステップ 4 4 1 1において、関数 Λ j，,（ X , y )及び関数 Λ '* _{j k} ( χ , y )が交互に用いられ、ステップ 4 4 1 2において、関数 Λ j！ ( X )及び関数 Λ X )が交互に用いられるようにすれば良い。

ここで第 2 6図のアルゴリズムにおいて、粗エッジ情報 1 1 2から構成される粗エッジ情報画像 1 1 3の代りに形成エッジ情報 1 1 4から構成される形成エッジ情報画像 1 1 5 を用いることもできる。また粗エッジ情報 1 1 2から構成される粗エッジ情報画像 1 1 3 の代りに物体領域 1 4 1を表す物体領域画像 1 4 2を用いると、第 2 7図に示すように、位置/大きさ傾き検出手段 4 4は、物体領域 1 4 1を表す物体領域画像 1 4 2からも重複情報画像 1 3 2及び移動元重複情報画像 1 8 4を生成することができる。ただし物体領域画像 1 4 2を用いた場合、重複情報画像 1 3 2の各重複情報 1 3 1はその位置を中心とした物体領域 1 4 1の画素の総数を表すので、結果的にその位置を中心とした物体の面積を意味することになる。したがって、重複情報画像 1 3 2から物体の大きさを求める場合には、重複情報 1 3 1の平方根を取るなど注意を要する。なお、物体領域画像 1 4 2の代りに物体の特定の色の有無を表す色情報 1 7 1から構成される色情報画像 1 7 2を用いた場合も同様である。

ここまでは粗エッジ情報画像 1 1 3、形成エッジ情報画像 1 1 5、物体領域画像 1 4 2 及び色情報画像 1 7 2から移動元重複情報画像 1 8 4を生成する方法について説明してきた。以下では、移動元重複情報 1 8 3から物体の傾き角度を求める方法について説明する。

まず第 1 2図及ぴ第 2 8図で示された近傍 1から近傍 8までの移動元重複情報 1 8 3 をそれぞれ N 1から N 8とすると、反時計回りで表される傾き角度 0は例えば数式 5 1に従って求められる。なお傾き角度 0はラジアンで表されるものとし、物体が水平及び垂直である場合、傾き角度 0は 0ラジアンとなる。

例えば、 Ν1から Ν 8までの移動元重複情報 183が第 28図のようになる場合、傾き角度 0は約— 0. 4ラジアンとなる。数式 51は傾き角度 0を求めるための簡単な数式であるが、勿論数式 51よりも細かい条件付けを行うことにより、本発明の利用者はより正確に傾き角度 0を求めることができる。この他に、水平に対する傾き角度 0を求めるためには、数式 52が用いられる。

0 if N2 + N6 = 0 and N4 + N8 = 0,

arctan(¾±¾) - f if Nl + N5 > N3 + N7 and N2 + N6 > N4 + N8

Θ = ( except N2 + N6 = 0 and N4 + N8 = 0, (52) arctan(¾±|) + if Nl + N5 > N3 + N7 and N2 + N6 < N4 + N8, arctan(^±^|) 4- f otherwise. なお、この傾き角度 0が大まかで良いならば、関数 a r c t an (yZx)は対数表を用いる必要ばない。例えば、この傾き角度 0が、 0ラジアン、 t/4ラジアン、 π/2ラジアン及び 37ΤΖ4ラジアンのうちのいずれかを取るだけで良いならば、関数 a r c t an (yZx)は、数式 53のように近似されても良い。

0 if α = 0 and y = 0，

0 if 0< く: r/2，

/?、

arct ni— ) ¾ f iiOく y/2≤x≤2y, (53)

0 otherwise. そこで、配列演算ユニット 1 0 0が数式 5 1及び数式 5 2を計算し、重複情報 1 3 1及ぴ傾き角度 0から構成される傾き大きさ情報 1 8 5を生成すれば、配列演算ユニット 1 0 0は 8個の移動元重複情報 1 8 3を出力する場合に比べて、より少ないデータ量を出力することができる。例えば、傾き角度 0が 4つに限定される場合、それぞれの傾き角度に対する重複情報 1 3 1が個別の帯域画素値に割り当てられれば、傾き大きさ情報画像 1 8 6 は 4帯域画像となる。また、 4つの傾き角度 0が 1つの帯域画素値によって表されれば、傾き大きさ情報画像 1 8 6は 2帯域画像となる。この他に、傾き角度 Θが一定の刻み幅で表されても良いのなら、メモリ 1 0 2は対数表を持つ代りに必要な数の傾き角度を用意したルックアップテーブルを記憶するだけで良い。勿論、配列演算ユニット 1 0 0は数式 5 3のような近似関数を用いても良い。

ところで、第 2 5図及び第 2 7図では、それぞれ 1個の物体に対して生成された粗エツジ情報 1 1 2を含む粗エッジ情報画像 1 1 3及び物体領域 1 4 1を含む物体領域画像 1 4 2が位置 Z大きさ傾き検出手段 4 4に入力されているが、勿論粗エッジ情報画像 1 1 3 及び物体領域画像 1 4 2中に複数の物体がある場合でも、位置 Z大きさ/傾き検出手段 4 4は個々の物体の位置、大きさ及び傾きを検出することができる。さらに第 2 9図に示すように色情報画像 1 7 2がテクスチャとなる場合でも、位置/大きさ傾き検出手段 4 4 は個々の色情報 1 7 1の塊から位置、大きさ及び傾きを検出することができる。したがつて位置大きさ/傾き検出手段 4 4はテクスチャ解析にも利用することができる。

さて、ここまでは位置 Z大きさ/傾き検出手段 4 4について説明してきた。上述の説明から明らかなように、粗ェッジ情報画像 1 1 3中の 1個の物体の輪郭が多数の等間隔の線分で表されるならば、位置/大きさ/傾き検出手段 4 4は、この粗エッジ情報画像 1 1 3 から、これらの線分の長さ及び傾きを求めることができる。しかしながら、任意の位置にある任意の物体に対して、このような粗エッジ情報画像 1 1 3を生成するためには、多数の大きなマスクを用いた特別な画像処理装置が別途必要であるので、実際に位置大きさノ傾き検出手段 4 4は、 1個の物体に対して、僅かな数の線分を含む粗エッジ情報画像 1 1 3か、さもなくば形成ェッジ情報画像 1 1 5しか入力することができない。したがつて、位置/大きさ Z傾き検出手段 4 4は、上述の方法を用いる限り、これらの粗エッジ情報画像 1 1 3から 1個の物体の輪郭を表す複数の線分の長さ及び傾きを求めることはでさない。

ところが、位置 Z大きさ傾き検出手段 4 4が 8近傍 1 8 2のみに対する局所処理を実行する場合、つまり、第 2 6図のステップ 4 4 0 6及びステップ 4 4 1 0において近傍サィズ Qが 8である場合、位置大きさ傾き検出手段 4 4は、条件によっては粗エッジ情報画像 1 1 3中の粗エッジ情報 1 1 2が構成する複数の線分及び曲線の法線方向を求めることができる場合がある。特に粗エッジ情報画像 1 1 3中の複数の線分及び曲線の線幅がおおよそ 2又は 3画素である場合、つまり、形成エッジ情報 1 1 4に対して、位置/大きさ/傾き検出手段 4 4は、確実にこれらの線分及び曲線を一定の量以下の形成エッジ情報 1 1 4に分割し、さらにこれらの線分及び曲線の法線方向の角度を求めることができる。例えば第 3 1図の場合、位置/大きさ/傾き検出手段 4 4は、 7平に対して 1 3 5度傾いた形成エッジ情報画像 1 1 5中の線分に対して、水平に対して 4 5度の角度を出力する。勿論、位置/大きさノ傾き検出手段 4 4が出力する物体の大きさが、 7K平に対して 1 3 5度傾いた線分の長さになる。また、第 3 2図の場合、位置 Z大きさ Z傾き検出手段 4 4は、形成エッジ情報画像 1 1 5中の十字形を 5つの線分に分割した後、形成エッジ情報画像 1 1 5中の水平線分に対して、水平に対して 9 0度の角度を出力し、形成エッジ情報画像 1 1 5中の垂直線分に対して、水平に対して 0度の角度を出力する。次に第 3 3図の場合、位置/大きさノ傾き検出手段 4 4は、形成エッジ情報画像 1 1 5中の三角形を 6つの線分に分割し、それぞれ法線方向の角度を出力する。次に第 3 4図の場合、位置/大きさ傾き検出手段 4 4は、形成エッジ情報画像 1 1 5中の四角形を 8つの線分に分割し、それぞれ法線方向の角度を出力する。なお、第 3 4図から明らかなように、四角形の 4つの角は、それぞれこの四角形の重心方向に傾いた短い線分に変換されている。次に第 3 5 図の場合、位置 Z大きさ Z傾き検出手段 4 4は、形成エッジ情報画像 1 1 5中の 9 0度傾いた四角形（ここでは菱形という）を 6つの線分に分割し、それぞれ法線方向の角度を出力する。最後に第 3 6図の場合、位置大きさ/傾き検出手段 4 4は、形成エッジ情報画像 1 1 5中の円形を 8つの線分に分割し、それぞれ法線方向の角度を出力する。そこで位置/大きさ Z傾き検出手段 4 4が数式 5 4を用いてこれらの法線方向の角度に 9 0度を加えれば、位置 Z大きさ Z傾き検出手段 4 4は、形成エッジ情報画像 1 1 5中の物体の輪郭を表す複数の線分及び曲線の接線方向の角度を求めることができる。 θ' = {θ + ¾ mod 7Γ (54)

ム

なお、位置/大きさ/傾き検出手段 4 4が形成エッジ情報画像 1 1 5中の物体の輪郭を表す複数の線分及び曲線の法線方向の角度を出力するものと幾何解析手段 3 7が見做すならば、位置 Ζ大きさ/傾き検出手段 4 4は数式 5 2を用いても良い。

そこで、形成エッジ情報画像 1 1 5中の全ての物体の各々に対して、位置/大きさ/傾き検出手段 4 4が出力する傾き大きさ情報画像 1 8 6の傾き大きさ情報 1 8 5を、幾何解析手段 3 7が一ヶ所に集めることができれば、幾何解析手段 3 7はこの物体の形を識別することができる。このように複数の情報を一ヶ所に集める方法は、既に位置/大きさ/傾き検出手段 4 4によって実現されている。しかしながら、 1個の物体に関連した傾き大きさ情報 1 8 5は傾き大きさ情報画像 1 8 6中に分散しているので、第 2 9図に示すように、幾何解析手段 3 7が位置大きさ傾き検出手段 4 4と同様の方法で傾き大きさ情報 1 8 5を一ヶ所に集めることは困難である。そこで以下では、形成エッジ情報画像 1 1 5 を利用して傾き大きさ情報 1 8 5を一ヶ所に集める位置/大きさ/形検出手段 4 5について説明する。

まず、数式 3 7〜4 4がそれぞれ数式 5 5〜6 2に拡張される。ここで kは、傾き大きさ情報 1 8 5が表す線分の傾き角度 0が取り得る 0度以上 1 8 0度未満の範囲が複数の領域に区分された場合、それぞれの領域に割り当てられた番号を表す。例えば傾き角度 0 が 0度、 4 5度、 9 0度及び 1 3 5度の 4つの領域に区分された場合、 k = 0のとき、 k は 0度の領域を表し、 k = lのとき、 kは 4 5度の領域を表し、 k = 2のとき、 kは 9 0 度の領域を表し、 k = 3のとき、 kは 1 3 5度の領域を表すものとする。 +ij9 +9 f (}一¹ i+i ·,ι = ρ(— 1 0 0

r 9¾+i(^x y) ⁼ (55)

0 otherwise. +i，j— 1，9 +9 if it— ¹ ι,ι = P(— 1， 1, 0),

(56)

0 otherwise.

19 +9 if |j一¹ 一 1,1 = P(0, 1 0),

r: (xy) (57)

0 otherwise. 19 +9 f I}一¹ 1，：ー1,1 = ρ(1, 1, 0

9 +4(^x y)― (58)

0 otherwise.

i,j+i9fc+9 if H— i— = P(l 1, 0)，

r: :x,y) = (60)

0 otherwise.

¾+i,i+i,9fc+9 ¹¹ it— Vi+i,j+i,i = p(—l,— 1, 0),

^Ai,,9fc+8 y) = (62)

0 otherwise.

勿論傾き角度 Θを任意の数の領域に区分することも可能であるが、以下では説明を簡単にするために、この条件が用いられるものとする。なお、数式 5 5 6 2において、が 0であれば、数式 5 5 62はそれぞれ数式 37 44になる。したがって、位置/大きさノ傾き検出手段 44において、複数の配列演算ユニット 1 0 0の各々は、数式 37 4 4の代りに、それぞれ数式 5 5 6 2を利用することができる。

次に、数式 63が数式 55 62に追加される。この数式 6 3は、傾き大きさ情報画像 1 86のうち、傾き角度 0の各々の領域に含まれる傾き大きさ情報 1 85が表す線分の長さの合計を計算するために用いられる。 r _9fc+9(x，y) = o (63) そこで数式 4 5、 4 6及び 4 7の代りに数式 6 4、 6 5及び 6 6を用いることにより、 3 6個の移動元傾き重複情報 1 8 7から構成される 3 6帯域濃淡画像 Xと、重複情報 1 3 1から構成される単帯域濃淡画像 yと、から、傾き角度 0の各々の領域毎に、 8個の移動元毎の移動元傾き重複情報 1 8 7と、傾き大きさ情報 1 8 5が表す線分の長さの合計を表す移動元傾き重複情報 1 8 7と、が生成される。

A y) = Γ χ, Δ( (γ))) + Γ^(χ, Α(Φ(γ))) (64) Α'( (γ))) (65)

Δ"( ( ))) (66) さて、第 3 7図〜第 4 1図に示すように、データ処理装置 1 1 0によって実現される位置/大きさ/形検出手段 4 5が形成エッジ情報 1 1 4を画素とする形成エッジ情報画像 1 1 5から重複情報 1 3 1を画素とする重複情報画像 1 3 2を生成し、さらに傾き大きさ情報 1 8 5を画素とする傾き大きさ情報画像 1 8 6から移動元傾き重複情報 1 8 7を画素とする移動元傾き重複情報画像 1 8 8を生成するために、格子状に配列された配列演算ュニット 1 0 0は同期して並列に動作する。格子上 i行 j列に配置された配列演算ュニット 1 0 0を AO U i j とすると、 AO U i』のアルゴリズムは第 4 2図のようになる。

ステップ 4 5 0 1で、 AO U i』を格子上の i行】列に配置する。これは論理的であれ物理的であれ、 AO U _uの近傍を決定するために必要である。

ステップ 4 5 0 2で、 AO U i』の近傍や変数の初期値を設定する。近傍の設定においては、前記各関数で使う近傍サイズ Qを個別に決めても良いし、全部を統一しても良い。本発明のデータ処理装置 1 1 0が生成した重複情報画像 1 3 2の正確さを上げるためには近傍サイズ Qを全て大きな値に設定することが望ましい。しかしながら物体の形成エツジ情報 1 1 4の重を計算するための計算時間の制約や、入力される形成エッジ情報画像 1 1 5のサイズなどにより、位置 Z大きさ/ "傾き検出手段 4 4は必要に応じて適宜近傍サィズを変えることで対処することができる。

ステップ 4 5 0 3で、順次入力される形成エッジ情報画像 1 1 5が無くなったかどうか判断する。もし形成エッジ情報画像 1 1 5が無ければ（ステップ 4 5 0 3 ： Y E S )、アルゴリズムを終了する。もし形成エッジ情報画像 1 1 5があれば（ステップ 4 5 0 3 ： NO )、ステップ 4 5 0 4に移行する。ただし特定の画像サイズのみに対して配列演算ュニット 1 0 0を実装する場合には、無限ループにしても良い。

ステップ 4 5 0 4で、形成エッジ情報画像 1 1 5の i行 j列の画素と傾き大きさ情報画像 1 8 6の i行 j列の画素を 1帯域分入力する。このため A〇U i」·は少なくとも 1帯域分の画像データを記憶するメモリ 1 0 2を必要とする。

ステップ 4 5 0 5で、形成エッジ情報画像 1 1 5の i行 j列の画素と傾き大きさ情報画像 1 8 6の i行 j列の画素を分離する。もし形成エッジ情報画像 1 1 5の i行 j列の画素と傾き大きさ情報画像 1 8 6の i行 j列の画素が初めから分離されて入力されていれば、特に何もしない。

ステップ 4 5 0 6で、形成エッジ情報画像 1 1 5の形成エッジ情報 1 1 4を重複情報画像 1 3 2の重複情報 1 3 1に変換する。重複情報 1 3 1は 1か 0に相当する帯域画素値となる。

ステップ 4 5 0 7で、傾き大きさ情報画像 1 8 6の傾き大きさ情報 1 8 5を移動元傾き重複情報画像 1 8 8の移動元傾き重複情報 1 8 7に変換する。傾き大きさ情報 1 8 5が表す線分の傾き角度 0の全ての領域の各々に対して、中央に位置する移動元傾き重複情報 1 8 7は非負の整数に相当する帯域画素値となる。また 3 2個の移動元傾き重複情報 1 8 7 は 0に相当する帯域画素値でクリアされる。

ステップ 4 5 0 8で、 A〇U _} jが近傍の配列演算ュニット 1 0 0と通信することにより、重複情報画像 1 3 2の各帯域画素値に対して関数 Δ i j ( X )に従い移動量を計算する。移動量を画像化した帯域画素値は移動量画像の帯域画素値として扱われる。ステップ 4 5 0 9で、 AOU i jが近傍の配列演算ュニット 1 0 0と通信することにより、移動元傾き重複情報画像 1 8 8の各帯域画素値に対して関数 A^ _k ( X , y )に従い移動量が指し示す先に移動させる。移動した帯域画素値は新たに移動元傾き重複情報画像 1 8 8の帯域画素値として扱われる。

ステップ 4 5 1 0で、 AOU i jが近傍の配列演算ュニット 1 0 0と通信することにより、重複情報画像 1 3 2の各帯域画素値に対して関数 Λ i j i ( X )に従い移動量が指し示す先に移動させる。移動した帯域画素値は新たに重複情報画像 1 3 2の帯域画素値として扱われる。

ステップ 4 5 1 1で、ステップ 4 5 0 8からステップ 4 5 1 0までの繰り返し回数を表す移動回数が指定回数に達したかどうか判断する。もし移動回数が指定回数に達していなければ（ステップ 4 5 1 1 : NO )、ステップ 4 5 0 8に戻る。もし移動回数が指定回数に達していれば（ステップ 4 5 1 1 ： Y E S ) , ステップ 4 5 1 2に移行する。なおこの指定回数は形成エッジ情報画像 1 1 5のサイズや形成エッジ情報 1 1 4が表す物体のサィズ、さらには近傍のサイズ qにより決定される。利用目的に応じて適切なパラメータを設定すれば、指定回数を大目に決定しても問題はないが、あまり指定回数を多くしすぎると、位置、大きさ及び形の検出に要する時間が長くなる。

ステップ 4 5 1 2で、 A〇U j jが近傍の配列演算ュニット 1 0 0と通信することにより、重複情報画像 1 3 2の各帯域画素値に対して関数 Δ j X )に従い移動量を計算する。移動量を画像化した帯域画素値は移動量画像の帯域画素値として扱われる。ステップ 4 5 1 3で、 AOU i jが近傍の配列演算ュニット 1 0 0と通信することにより、移動元傾き重複情報画像 1 8 8の各帯域画素値に対して関数 Λ H( X， y )に従い移動量が指し示す先に移動させる。移動した帯域画素値は新たに移動元傾き重複情報画像 1 8 8の帯域画素値として扱われる。

ステップ 4 5 1 4で、 A〇U i jが近傍の配列演算ュニット 1 0 0と通信することにより、重複情報画像 1 3 2の各帯域画素値に対して関数 Λ ' j j i ( X )に従い移動量が指し示す先に移動させる。移動した帯域画素値は新たに重複情報画像 1 3 2の帯域画素値として扱われる。

ステップ 4 5 1 5で、ステップ 4 5 0 8からステップ 4 5 1 4までの繰り返し回数を表す縮退回数が指定回数に達したかどうか判断する。もし縮退回数が指定回数に達していなければ（ステップ 4 5 1 5 : N〇）、ステップ 4 5 0 8に戻る。もし縮退回数が指定回数に達していれば（ステップ 4 5 1 5 ： Y E S ) , ステップ 4 5 1 6に移行する。なおこの指定回数は形成エッジ情報画像 1 1 5のサイズや形成エッジ情報 1 1 4が表す物体のサィズ、さらには近傍のサイズ qにより決定される。利用目的に応じて適切なパラメータを設定すれば、指定回数を大目に決定しても問題はないが、あまり指定回数を多くしすぎると、位置、大きさ及び傾きの検出に要する時間が長くなる。

ステップ 4 5 1 6で、重複情報画像 1 3 2の帯域画素値及び移動元傾き重複情報画像 1 8 8の各帯域画素値を出力する。その後ステップ 4 5 0 3に戻る。

なお重複情報画像 1 3 2の各重複情報 1 3 1はその位置を中心とした周辺にある形成エッジ情報 1 1 4の総数を表すので、結果的にその位置を中心とした物体の大きさを意味することになる。また重複情報 1 3 1がある画素の近傍に移動元傾き重複情報 1 8 7があるので、殆んど全ての移動元傾き重複情報 1 8 7が重複情報 1 3 1と一緒に一ヶ所に集まる。さらに、線分の傾き角度 Θの領域毎に中央に位置する移動元傾き重複情報 1 8 7の合計が物体の大きさとほぼ一致することになる。

これにより、配列演算ユニット 1 0 0から構成されるデータ処理装置 1 1 0を用いて、位置 Z大きさ Z形検出手段 4 5は形成エッジ情報画像 1 1 5から重複情報画像 1 3 2及び移動元傾き重複情報画像 1 8 8を生成することができる。ただし、もしこの重複情報画像 1 3 2が表す物体のおおよその重心位置が、実際の重心位置から大きくずれてしまうならば、ステップ 4 5 1 2において、関数△ヽ ₃ Λ X )及び関数 Δ " i j x )が交互に用いられるようにすれば良い。同様に、ステップ 4 5 1 3において、関数 Λ ^ _k ( X , y )及び関数 Λ "* * _k ( x , y )が交互に用いられ、ステップ 4 5 1 4において、関数 Λ， i j _x ( X )及び関数 Λ " _{u l} ( x )が交互に用いられるようにすれば良い。

ここで、傾き角度 0が数式 5 4に従って、 0度（0ラジアン）、 4 5度（7T// 4ラジアン）、 9 0度（ττΖ 2ラジアン）及び 1 3 5度（3兀 4ラジアン）の 4つの領域に区分された場合を考える。つまり、この傾き角度 0は、形成エッジ情報画像 1 1 5が表す線分の接線方向の角度を表す。以下では、この場合を例に、移動元傾き重複情報画像 1 8 8から形大きさ情報画像 1 9 0を生成する方法について説明する。

まず、 3 6帯域濃淡画像 Xが移動元傾き重複情報画像 1 8 8であるとする。したがって、画像 Xは 9帯域毎に 4つの画像に分割され、それぞれ 0度、 4 5度、 9 0度及び 1 3 5度に区分される傾き角度 0の線分に対応する-4移動元重複情報画像 1 8 4となる。このとき、数式 5 2が、数式 6 7に変形されることにより、これらの線分の移動方向 0 3 ,- + ι ( X )が求められる。なお、 k = 0のとき、 kは 0度の傾き領域を表し、 k = lのとき、 k は 4 5度の領域を表し、 k = 2のとき、 kは 9 0度の領域を表し、 k = 3のとき、 kは 1 3 5度の領域を表すものとする。

if Xi,j,Qk+2 + ^i, ,9fc+6 = 0

and Xi,j,9k+ + Xi,j,9k+8 = 0,

if ¾, ,9fe+l + Xi,j,Qk+5≥ ^i,j,9k+Z + ¾j',9fc+7 and a¾,j,9fc+2 + ¾J,9fc+6≥ 9fc+4 + a¾,j,9も +8 except Xi,j,Qk+2 + ,9fc+6 = 0

a^rCtan(tSSS¾SS) ⁺ T ^{if X}i>j,9k+1 + Xi,j,9k+5 ≥ Xi,j,9k+3 + Xi,j,9k+7 and Xij_tgk₊2 + Xi,j,9k+6 < ^i,j,9k+4 + Xi,j,9k+8,

勿論、移動方向 0 ^， _{j ( k + 1} ( x )が一定の刻み幅で表されても良いのなら、メモリ 1 0 2は対数表を持つ代りに必要な数の移動方向を用意したルックァップテーブルを記憶するだけで良い。

そこで、 3 6帯域濃淡画像 Xの位置 p ( i， j , k )における物体の形 χ i j X )は、水平線分（0度）、右上がり線分（4 5度）、垂直線分（9 0度)、右下がり線分（1 3 5 度）、十字形（0度）、 X形（4 5度）、星形（十字形と X形の組み合せ）、上向き三角形、下向き三角形、左向き三角形、右向き三角形、四角形、菱形（9 0度）、円形及びその他のうちのいずれかであり、それぞれに 1 1 5の番号が割り当てられるものとする。このとき物体の形 χ _u 1 ( X )は数式 6 8及び 6 9に従って計算される。なお帯域数は便宜上 1である。

ττ, ,

(68) Xyi(^x)

9) 勿論、数式 6 8及び 6 9は精度に応じて条件を変更することができる。また、数式 6 8 及び 6 9がさらに細かく条件分けされれば、数式 6 8及び 6 9は歪んだ物体及びノイズが多い画像中の物体の形も識別することができる。さらに数式 6 8及び 6 9の代りに、パーセプトロンのようなニューラルネットワークが用いられても良い。一方で、数式 6 7が数式 5 3を用いて、 0度（0ラジアン）、 4 5度（7TZ4ラジアン）、 9 0度（ττ_/ 2ラジアン）及び 1 3 5度（3 ττΖ4ラジアン）のうちのいずれか 1つしか出力しなければ、数式 6 8及び 6 9の条件式はもつと簡単になる。

そこで、位置/大きさ Ζ形検出手段 4 5における複数の配列演算ュニット 1 0 0の各々が、数式 6 8及び 6 9から求められた物体の形 χ i _{j k} ( x )と、重複情報画像 1 3 2の i 行 j 列の重複情報 1 3 1と、を組み合せて形大きさ情報 1 8 9を生成することにより、位置 Z大きさ形検出手段 4 5は各々の帯域画素値が、対応する図形の大きさを表す 1 5 帯域の形大きさ情報画像 1 9 0を出力することができる（第 4 5図参照）。勿論、この位置/大きさ形検出手段 4 5は、 1つの帯域画素値が図形の番号を表し、もう 1つの帯域画素値がこの図形の大きさを表す 2帯域の形大きさ情報画像 1 9 0を出力しても良い。さて、位置/大きさ/傾き検出手段 4 4及び位置 Z大きさノ形検出手段 4 5を組み合せることにより、視覚装置 2は形成エッジ情報画像 1 1 5から物体の形を検出することができる。そこで以下では、この位置 Z大きさ Z傾き検出手段 4 4及び位置/大きさ Z形検出手段 4 5の組み合せである幾何解析手段 3 7について説明する。

まず、第 4 3図に示すように、幾何解析手段 3 7は、位置 Z大きさ/傾き検出手段 4 4 及び位置 Z大きさ/形検出手段 4 5から構成される。さらに位置 Z大きさ Z傾き検出手段 4 4が物体のエッジがあるかないかを表す形成エッジ情報 1 1 4から構成される形成エツジ情報画像 1 1 5を入力して、傾き大きさ情報 1 8 5から構成される傾き大きさ情報画像 1 8 6を出力し、位置/大きさ/形検出手段 4 5が形成エッジ情報画像 1 1 5及び傾き大きさ情報画像 1 8 6を入力し、移動元傾き重複情報 1 8 7から構成される移動元傾き重複情報画像 1 8 8を出力する。例えば第 4 3図では、幾何解析手段 3 7が、三角形の輪郭を表す形成エッジ情報画像 1 1 5から水平に対して 0度、 4 5度及ぴ 1 3 5度傾いた線分を検出している。なお、第 4 4図に示すように、形成エッジ情報画像 1 1 5が三角形の輪郭を破線で表わすとしても、幾何解析手段 3 7は、この三角形の形を検出することができる。このことは、位置/大きさ/傾き検出手段 4 4が図形を構成する少なくとも 1つの線分を細切れにするという特徴から容易に推察され得る。

次に、第 4 5図に示すように、幾何解析手段 3 7は、形成エッジ情報画像 1 1 5中の物体の形の識別結果を表す形大きさ情報 1 8 9から構成される形大きさ情報画像 1 9 0を直接出力することができる。この場合、位置/大きさ形検出手段 4 5は移動元傾き重複情報画像 1 8 8から物体の形を識別する手段を必要とするが、幾何解析手段 3 7が出力する識別結果のデータ量は移動元傾き重複情報画像 1 8 8と比べて大幅に少なくなる。なお、第 4 5図では、形大きさ情報画像 1 9 0が全ての形が異なる帯域に割り振られるように示されているが、この形大きさ情報画像 1 9 0が形を表す帯域と大きさを表す帯域から構成される 2帯域画像であっても良い。

最後に、第 4 6図に示すように、幾何解析手段 3 7は、顔パターンのように複数の図形から構成されるパターンに対して、各々の図形の位置、大きさ及び形を検出することができる。また、第 4 7図に示すように、幾何解析手段 3 7は、テクスチャを複数の微小領域に分割して、各々の微小領域の図形の形及び大きさを検出することもできる。

なお、ここでは、幾何解析手段 3 7が形成エッジ情報画像 1 1 5を用いた場合について説明したが、線幅がおおよそ 2又は 3画素であるような単帯域画像であれば、この画像がどのように生成されても良い。

さて、第 4 8図に示すように、データ処理装置 1 1 0によって実現される領域正規化手段 2 7が物体領域 1 4 1を含む物体領域画像 1 4 2、及び物体領域 1 4 1と重なる分離物体領域 1 4 3を含むデジタル画像 1 1 1から正規化領域 1 4 4を含む正規化画像 1 4 5 を生成するために、格子状に配列された配列演算ユニット 1 0 0は同期して並列に動作する。格子上 i行 j列に配置された配列演算ュニット 1 0 0を A〇U i j とすると、 AOU i jのアルゴリズムは第 4 9図のようになる。

ステップ 2 7 0 1で、 A〇U _uを格子上の i行 j列に配置する。これは論理的であれ物理的であれ、 A〇U _Uの近傍を決定するために必要である。

ステップ 2 7 0 2で、 AOU i jの近傍や変数の初期値を設定する。近傍の設定においては、前記各関数で使う近傍サイズ Qを個別に決めても良いし、全部を統一しても良い。本発明の領域正規化手段 2 7が生成した正規化画像 1 4 5の正確さを上げるためには近傍サイズ qを全て大きな値に設定することが望ましい。しかしながら分離物体領域 1 4 3 を正規化するための計算時間の制約や、入力されるデジタル画像 1 1 1のサイズなどにより、領域正規化手段 2 7は必要に応じて適宜近傍サイズを変えることで対処することができる。

ステップ 2 7 0 3で、順次入力される物体領域画像 1 4 2又はデジタル画像 1 1 1が無くなつたかどうか判断する。もし物体領域画像 1 4 2又はデジタル画像 1 1 1が無ければ（ステップ 2 7 0 3 ： Y E S ) , アルゴリズムを終了する。もし物体領域画像 1 4 2及びデジタル画像 1 1 1があれば（ステップ 2 7 0 3 : NO )、ステップ 2 7 0 4に移行する。ただし特定の帯域数及び画像サイズのみに対して配列演算ユニット 1 0 0を実装する場合には、無！レープにしても良い。

ステップ 2 7 0 4で、物体領域画像 1 4 2の i行 j列の画素を 1帯域分と、デジタル画像 1 1 1の i行 j列の画素を帯域数分を入力する。これは、 AOU i jが物体領域画像 1 4 2の i行 j列の画素とデジタル画像 1 1 1の i行 j列の画素を一括して処理するためである。このため AOU i jは少なくとも総帯域数分の画像データを記憶するメモリ 1 0 2を必要とする。

ステップ 2 7 0 5で、物体領域画像 1 4 2の i行 j列の画素とデジタル画像 1 1 1の i 行 j列の画素を分離する。これは、 AOU！ jが物体領域画像 1 4 2の i行 j列の画素とデジタル画像 1 1 1の i行 j列の画素を各々独立した画像の画素として処理するためである。もし物体領域画像 1 4 2の i行:)'列の画素とデジタル画像 1 1 1の i行 j列の画素が初めから分離されて入力されていれば、特に何もしない。物体領域画像 1 4 2及びデジタル画像 1· 1 1は各々更新物体領域画像及び更新デジタル画像にコピーされる。

ステップ 2 7 0 6で、 AOU i】が近傍の配列演算ュニット 1 0 0と通信することにより、更新物体領域画像の各帯域画素値に対して関数 R i j X )に従い移動量を計算する。移動量を画像化した帯域画素値は移動量画像の帯域画素値として扱われる。

ステップ 2707で、 AOU_uが近傍の配列演算ユニット 100と通信することにより、更新物体領域画像の各帯域画素値に対して関数 Hi j _k( x , y )に従い移動可能な移動先帯域画素値を見つけることができる。移動可能な移動先であるかどうかを表す値は移動可能画像の帯域画素値として扱われる。

ステップ 2708で、 AOUi jが近傍の配列演算ユニット 100と通信することにより、更新物体領域画像の各帯域画素値に対して関数 U i _{j k}( X , y )に従い移動可能先に移動させる。移動した帯域画素値は新たに更新物体領域画像の帯域画素値として扱われる。

ステップ 2709で、 AOUi jが近傍の配列演算ュニット 100と通信することにより、更新デジタル画像の各帯域画素値に対して関数 Ui _{j k}( x， y )に従い移動可能先に移動させる。移動した帯域画素値は新たに更新デジタル画像の帯域画素値として扱われる。 .

ステップ 2710で、ステップ 2706からステップ 2709までの繰り返し回数を表す移動回数が指定回数に達したかどうか判断する。もし移動回数が指定回数に達していなければ（ステップ 2710 : NO)、ステップ 2706に戻る。もし移動回数が指定回数に達していれば（ステップ 2710 ： YES), ステップ 2711に移行する。なおこの指定回数はデジタル画像 111のサイズやデジタル画像 111の分離物体領域 143のサイズ、さらには近傍のサイズ qにより決定される。利用目的に応じて適切なパラメ一夕を設定すれば、指定回数を大目に決定しても問題はないが、あまり指定回数を多くしすぎると、正規化に要する時間が長くなる。

ステップ 2711で、 AOUi jが近傍の配列演算ユニット 100と通信することにより、移動を完了した更新物体領域画像の各帯域画素値に対して関数 Vi _{j k}( x， y )に従い近傍の平均値で補間する。なお Xと yは共に更新物体領域画像となる。平均値で埋められた帯域画素値は正規化された更新物体領域画像の帯域画素値として扱われる。ステップ 2 7 1 2で、 AOU i jが近傍の配列演算ユニット 1 0 0と通信することにより、移動を完了した更新デジタル画像の各帯域画素値に対して関数 V _{i j k} ( X , y )に従い近傍の平均値で埋める。なお Xは更新デジタル画像となり、 yは更新物体領域画像となる。平均値で埋められた帯域画素値は正規化された更新デジタル画像の帯域画素値として扱われる。

ステップ 2 7 1 3で、ステップ 2 7 1 1からステップ 2 7 1 2までの繰り返し回数を表す補間回数が指定回数に達したかどうか判断する。もし補間回数が指定回数に達していなければ（ステップ 2 7 1 3 : NO )、ステップ 2 7 1 1に戻る。もし補間回数が指定回数に達していれば（ステップ 2 7 1 3 ： Y E S )、ステップ 2 7 1 4に移行する。一般的に補間回数は近傍サイズ Qの半分程度の回数で十分である。

ステップ 2 7 1 4で、ステップ 2 7 0 6からステップ 2 7 1 3までの繰り返し回数を表す継続回数が指定回数に達したかどうか判断する。もし継続回数が指定回数に達していなければ（ステップ 2 7 1 4： N〇）、ステップ 2 7 0 6に戻る。もし継続回数が指定回数に達していれば（ステップ 2 7 1 4： Y E S ) , ステップ 2 7 1 5に移行する。なおこの指定回数はデジタル画像 1 1 1のサイズやデジタル画像 1 1 1の分離物体領域 1 4 3のサイズ、さらには近傍のサイズ Qにより決定される。利用目的に応じて適切なパラメ一夕を設定すれば、指定回数を大目に決定しても問題はないが、あまり指定回数を多くしすぎると、正規化に要する時間が長くなる。

ステップ 2 7 1 5で、更新デジタル画像の帯域画素値を正規化画像 1 4 5の帯域画素値として出力する。その後ステップ 2 7 0 3に戻る。

これにより、配列演算ユニット 1 0 0から構成されるデータ処理装置 1 1 0を用いて、領域正規化手段 2 7が物体領域画像 1 4 2及びデジタル画像 1 1 1から正規化画像 1 4 5を生成することができる。

ここで、形大きさ情報画像 1 9 0のように、 1画素が独立した情報を有する場合、領域正規化手段 2 7は画素間の補間をする必要はない。この場合、第 5 0図に示すように、領域正規化手段 2 7は、ステップ 2 7 1 0、 2 7 1 1、 2 7 1 2及び 2 7 1 3を省略することができる。つまり、この領域正規化手段 2 7は、関数 V i _{j k} ( X， y )を実行しなくても良い。したがって、配列演算ユニット 1 0 0がハードウェアによって実現される場合、除算回路は省略され得る。なお、従来通り分離物体領域 1 4 3を正規化した正規化画像 1 4 5を用いる方法も、目玉模様や縞模様をパターンマッチングする際には有用である。第 5 1図に示すように、データ処理装置 1 1 0によって実現されるマスク手段 4 0がデジタル画像 1 1 1及び物体領域画像 1 4 2からマスク画像 1 4 8を生成するために、格子状に配列された配列演算ュニット 1 0 0は同期して並列に動作する。格子上 i行 j列に配置された配列演算ユニット 1 0 0を 011 ^ とすると、 AOU i jのアルゴリズムは第 5 2図のようになる。 '' ステップ 4 0 0 1で、 A〇U i j を格子上の i行 j列に配置する。これは論理的であれ物理的であれ、 AO U i j の近傍を決定するために必要である。

ステップ 4 0 0 2で、 AOU i』の近傍や変数の初期値を設定する。

ステップ 4 0 0 3で、順次入力されるデジタル画像 1 1 1又は物体領域画像 1 4 2が無くなつたかどうか判断する。もしデジタル画像 1 1 1又は物体領域画像 1 4 2が無ければ (ステップ 4 0 0 3 ： Y E S ) , アルゴリズムを終了する。もしデジタル画像 1 1 1及び物体領域画像 1 4 2があれば（ステップ 4 0 0 3： N〇）、ステップ 4 0 0 4に移行する。ただし特定の帯域数と画像サイズに対して配列演算ュニット 1 0 0を実装する場合には、無限ループにしても良い。

ステップ 4 0 0 4で、デジタル画像 1 1 1及び物体領域画像 1 4 2の i行 j列の画素を帯域数分入力する。これは、 AOU i jがデジタル画像 1 1 1及び物体領域画像 1 4 2の i行 j列の画素を一括して処理するためである。このため AOU i jは少なくとも帯域数分の画像データを記憶するメモリ 1 0 2を必要とする。

ステップ 4 0 0 5で、デジタル画像 1 1 1の各帯域画素に対して関数 O i _{j k} ( x， y ) に従いマスク処理を行う。マスクされた帯域画素値はマスク画像 1 4 8の帯域画素値として扱われる。

ステップ 4 0 0 6で、マスク画像 1 4 8の帯域画素値を出力する。その後ステップ 4 0 0 3に戻る。

これにより、配列演算ユニット 1 0 0から構成されるデータ処理装置 1 1 0を用いて、マスク手段 4 0はデジタル画像 1 1 1中の分離物体領域 1 4 3以外をマスクすることができる。

データ処理装置 1 1 0によって実現される画像保持手段 3 9が正規ィ匕画像 1 4 5を記憶するために、格子状に配列された配列演算ユニット 1 0 0は同期して並列に動作する。格子上 i行:) '列に配置された配列演算ユニット 1 0 0を AOU i j とすると、 AOU i jのアルゴリズムは第 5 3図のようになる。

ステップ 3 8 0 1で、 AO U i jを格子上の i行 j列に配置する。これは論理的であれ物理的であれ、 AOU _uの近傍を決定するために必要である。

ステップ 3 8 0 2で、 A〇U _Uの近傍や変数の初期値を設定する。

ステップ 3 8 0 3で、順次入力される正規化画像 1 4 5が無くなったかどうか判断する。もし正規化画像 1 4 5が無ければ（ステップ 3 8 0 3 ： Y E S ) , アルゴリズムを終了する。もし正規化画像 1 4 5があれば（ステップ 3 8 0 3 : N〇）、ステップ 3 8 0 4 に移行する。ただし特定の画像サイズのみに対して配列演算ユニット 1 0 0を実装する場合には、無限ループにしても良い。

ステップ 3 8 0 4で、正規化画像 1 4 5の i行 j列の画素を帯域数分入力する。このため AOU i j .は少なくとも帯域数分の画像データを記憶するメモリ 1 0 2を必要とする。ステップ 3 8 0 5で、出力先の装置が必要とすれば正規化画像 1 4 5のフォーマットを変換する。特に正規化画像 1 4 5の帯域数を 1にしたり、デジタル画像 1 1 1の帯域数が 4以上の場合に正規化画像 1 4 5の帯域数を 3にして、アナログ信号を生成しやすくする場合に便利である。さもなくば何もしない。

ステップ 3 8 0 6で、処理速度の異なる出力先の装置に画像データを確実に送信できるように、正規化画像 1 4 5の i行 j列の画素を記憶する。

ステップ 3 8 0 7で、正規化画像 1 4 5の帯域画素値を出力する。その後ステップ 3 8 0 3に戻る。これにより、配列演算ユニット 1 0 0から構成されるデータ処理装置 1 1 0を用いて、画像保持手段 3 9が正規化画像 1 4 5を出力することができる。なおデジタル画像 1 1 1 及びマスク画像 1 4 8を保持する画像保持手段 3 9も同様に動作する。

ここまではデータ処理装置 1 1 0が 1個又は 2個の画像を入力して近傍処理のみからなる画像処理を行うような画像記憶手段 1 2、色情報生成手段 4 1、エッジ情報生成手段 1 4、エッジ情報形成手段 1 5、位置/大きさ検出手段 1 7、位置/大きさ/傾き検出手段 4 4、領域正規化手段 2 7、マスク手段 4 0、及び画像保持手段 3 9について説明してきた。しかしながらパターンマッチング手段 3 8は非常に多数の画像を用いなければならなレ^ そこで以下ではパターンマッチング手段 3 8で用いる近傍処理を示しながら、データ処理装置 1 1 0によってパターンマッチング手段 3 8を実現する方法について説明する。まず 1つの画像を Xとし、 n個のテンプレート画像 1 4 6を y y ²、、、 y ^h、、、 y ⁿとする。自然数 gを用いると、マッチング結果画像 1 4 7の 1行』' 列のマッチング結果 δ i』は、数式 7 0に従って画像 xの i 行 j 列の画素を、テンプレート画像 1 4 6の i行 j 列の画素及びその q近傍を比較し、画像 Xの i行 j 列の画素に最も似ている画素を有するテンプレート画像 1 4 6の番号を指し示す。なおマッチング結果画像 1 4 7は単帯域画像となるので、便宜上帯域数 1の画像として取り扱うことにする。したがつてマッチング結果 6 i j 1の第 3添字は 1となっている。また q = 0の場合は、 q近傍には 1つの画素も含まれないとする。

i = (70)

第 5 4図に示すように、データ処理装置 1 1 0によって実現されるパターンマッチングが、テンプレート画像 1 4 6のうち入力画像に最も似ている画像の番号を示すマッチング結果から構成されるマッチング結果画像 1 4 7を生成するために、格子状に配列された配列演算ュニット 1 0 0は同期して並列に動作する。格子上 i行 j列に配置された配列演算ユニット 1 0 0を AOU i j とすると、 AOU i jのアルゴリズムは第 5 5図のようになる。

ステップ 2 9 0 1で、 AO U i j を格子上の i行 j列に配置する。これは論理的であれ物理的であれ、 AOU _uの近傍を決定するために必要である。

ステップ 2 9 0 2で、 AOU i〗の近傍や変数の初期値を設定する。近傍の設定においては、前記各関数で使う近傍サイズ qを個別に決めても良いし、全部を統一しても良い。本発明のデータ処理装置 1 1 0が生成したマッチング結果画像 1 4 7の正確さを上げるためには近傍サイズ (1を全て大きな値に設定することが望ましい。しかしながらマッチング結果を更新するための計算時間の制約や、入力画像のサイズなどにより、パターンマッチングは必要に応じて適宜近傍サイズを変えることで対処することができる。なお、このステツプにおいて、事前に用意された複数のテンプレート画像 1 4 6の i行 j列の画素及びその Q近傍の全画素に対する初期設定も行われるものとする。

ステップ 2 9 0 3で、順次入力画像が無くなつたかどうか判断する。もし入力画像が無ければ（ステップ 2 9 0 3 ： Y E S ) , アルゴリズムを終了する。もし入力画像があれば (ステップ 2 9 0 3 : NO ) , ステップ 2 9 0 4に移行する。ただし特定の画像サイズのみに対して配列演算ユニット 1 0 0を実装する場合には、無限ループにしても良い。

ステップ 2 9 0 4で、入力画像の i行 j列の画素を帯域数分入力する。このため AO U j jは少なくとも帯域数分の画像データを記憶するメモリ 1 0 2を必要とする。

ステップ 2 9 0 5で、入力画像とテンプレート画像 1 4 6からマッチング結果画像 1 4 7のマッチング結果 δ i j！を計算する。マッチング結果は入力画像に最も近いテンプレート画像 1 4 6の番号を表す帯域画素値となる。

ステップ 2 9 0 6で、マッチング結果画像 1 4 7の帯域画素値を出力する。その後ステツプ 2 9 0 3に戻る。これにより、配列演算ユニット 1 0 0から構成されるデータ処理装置 1 1 0を用いて、パターンマッチング手段 3 8は入力画像からマッチング結果画像 1 4 7を生成することができる。なお、入力画像がテンプレート画像 1 4 6に追加される場合、ステップ 2 9 0 6 の後に、必要な局所処理が実行されるものとする。

ここまでは配列演算ユニット 1 0 0から構成されるデータ処理装置 1 1 0を用いて、近傍処理のみからなる画像処理を行う方法について説明してきた。以下では配列演算ュニット 1 0 0から構成されるデータ処理装置 1 1 0を用いて、近傍処理のみで実現される物体ノ背景分離手段 1 6について説明する。

まず非線形振動子は一般に引き込み現象を起こす。この引き込み現象とは、リミットサイクルゃァトラクタなどのような周期的挙動において、異なる周期を持つ非線形振動子が相互作用して簡単な定数比の周期で振動するよう制約される現象である。このとき 1つの非線形振動子の振動を変化させると他の非線形振動子の振動も合わせて変化するので、これらの非線形振動子は同期している。しかも非線形振動子の相互作用を調整することにより、お互いの振動の位相差を極力小さくさせたり大きくさせたりできる。そこでこの相互作用を操作すると、非線形振動子の一群を、異なる位相を持つ複数のグループに分割することができる。物体/背景分離手段 1 6はこのような非線形振動子の引き込み現象を利用して、エッジ情報画像中のエッジ情報を境界とするように物体と背景を分離して、物体領域 1 4 1を表す物体領域画像 1 4 2を生成する。なお、ここでは非線形振動子としてファン ·デル ·ポールを用いた場合を例に説明する。

まず、格子状に配列した非線形振動子から構成される非線形振動子ネットワークにおいて、 i行 j列にある非線形振動子を ω i j とすると、非線形振動子 ω i jの q近傍にある非線形振動子の集合 Q i j )は数式 7 1によって表される。ただし qは 4、 8、 2 4、 4 8、 8 0、 1 2 0、（2 r + l ) ²—l と続く数列であり、 rは自然数である。なおネットワークサイズをはみ出した非線形振動子が近傍集合 Ω i j ( q )に含まれる場合には、非線形振動子 CO i jを代用するものとする。これにより辺縁処理は自動的に行われる。したがって近傍集合 j ( q )の要素の数は常に qとなる。なおこのことから判る通り、非線形振動子ネットワークは単帯域画像と同じ扱いになる。表現を簡単にするため、非線形振動子ネットワークでは添字は幅方向と高さ方向の 2つのみを使う。

( = (71)

次に、非線形振動子は d _a近傍に含まれる近傍集合 Ω j j ( q _a )にある非線形振動子との間で数式 7 2に従い計算される結合値て i _{j k l} によって結合される。なお対数表を用いない場合には数式 7 3による近似も可能である。また^、 Vは適当な正の定数である。 n , 、

njki = μ G Ω ( ) (72)

1一 2 + | if 0 < \x\ < 1,

sine ( f¾ 4— 8|a;| + 5| — if 1 < \x\ < 2, (73)

0 otherwise.

勿論、リは定数であるので、リの逆数を用いれば、数式 7 2における除算は乗算に変更される。しかも結合値て i _{j k l}が非負の実数しか取らないならば、関数 s i n c ( x )は常に 1であっても良い。

非線形振動子ネットワークの全ての非線形振動子が完全に同位相で同期した場合、プロセッサ 1 0 1で計算する限り、非線形振動子 ω〗 jは永久に同位相のまま動作し続けてしまう。そこで外乱 p i jを与えればこのような状態を回避することができる。外乱としては疑似乱数を用いることもできるが、外部から濃淡画像を入力することにより、数式 7 4 のような簡単な式で求めても十分である。なお ζ jはこの濃淡画像の i行 j列の帯域画素値を表す。また κは適当な正の定数である。

Ρϋ = ^Kdj (74) 非線形振動子 ω i jが近傍集合 Ω _u ( q _a )の非線形振動子 ω _k！と同期するために、数式 7 5に従い近傍入力合計 σ j jを計算する。なお ζ i』はエッジ情報画像の i行 j列のェッジ情報の有無を表す。ェッジ情報があれば 1とし、なければ 0とする。

Oij = Ti ¹一

一 (75) ファン 'デル'ポール非線形振動子 o) i』· を構成する 2つのパラメータ φ i j とゆ i j は数式 7 6及び 7 7に従って計算される。なお r、 εは適当な正の定数である。

' _

= (76) dt

ά ',1,3

= -ΐΦϋ― e(l― Φ )Φϋ + crij + Pij (77) dt

非線形振動子を物体領域 1 4 1と背景領域に分離するためには全ての非線形振動子の位相のずれを計算する必要があるが、単純に物体領域 1 4 1と背景領域の 2つに分離するだけであるので、パラメータ！ jがしきい値 Θ以上か未満かで位相ずれを計算する。物体領域 1 4 1と背景領域を分離した結果を出力する出力久 j jは数式 7 8によって求められる。なお 0は適当な正の定数である。

1 if > θ,

八 ij = ³一 (78)

0 otherwise.

ェッジ情報が物体と背景を分離するのに不十分であつた場合にはェッジ情報を補間しなければならない。そのために非線形振動子 ω i jの q _b近傍にある非線形振動子の集合 Ω i j ( Q _b )中でいくつの非線形振動子が位相ずれを起こしているか求める必要がある。そこで数式 7 9によって輪郭パラメ一夕 7] i jを計算する。

この結果を基にエッジ情報の補間割合を示す境界パラメ一夕 i jを数式 8 0によって計算する。なお、 β 、 7} _{m i n}、 7? _{ma x}は適当な正の定数である。 ―ひ . U Vmin― Vij ― Vmax^ . 、

，_t , (⁸⁰) β(1 - ^ij) otherwise.

ここでは非線形振動子としてファン 'デル ·ポールの場合を説明したが、この他にブラッセレー夕及び i n t e g r a t e— a n d— f i r e型振動子のようなリミットサイクルで安定する非線形振動子や、口一レンツァトラクタ及びレスラー方程式のァトラクタを発生するカオス振動子など、引き込み現象を起こす任意の非線形振動子でも動作可能である。その場合はパラメ一タ Φ u と uを各々の非線形振動子のパラメータで置き換えるなり追加すれば良レ^ その際に少なくとも 1つのパラメ一夕に近傍入力合計 σ〖 j と外乱 |0 i jが加えられるだけである。

数式 7 1から数式 8 0までを用いることにより、物体/背景分離手段 1 6を実装することができるデータ処理装置 1 1 0の全ての配列演算ユニット 1 0 0のアルゴリズムを記述することができる。以下では、データ処理装置 1 1 0中の任意の配列演算ユニット 1 0 0 のアルゴリズムを用いて、物体 Z背景分離手段 1 6について説明する。

第 5 6図に示すように、データ処理装置 1 1 0によって実現される物体/背景分離手段 1 6が、三角形のエッジ情報 1 5 1及びこの三角形のエッジ情報 1 5 1に対する重複情報 1 3 1を用いて三角形の内側領域 1 5 2と三角形の外側領域 1 5 3に分離するために、格子状に配列された配列演算ュニット 1 0 0は同期して並列に動作する。格子上 i行 j列に配置された配列演算ユニット 1 0 0を AOU i j とすると、 A〇U i j のアルゴリズムは第 5 7図のようになる。

ステップ 1 6 0 1で、 A〇U i j を格子上の i行 j列に配置する。

ステップ 1 6 0 2で、数式 7 2及び 7 3に基づいて近傍同士 ω i j と o _{k l}を結合値て i j k lで接続する。

ステップ 1 6 0 3で、非線形振動子のパラメ一夕 φ _u とゆ uに適当な初期値を設定する。

ステップ 1 6 0 4で、順次入力される形成エッジ情報画像 1 1 5が無くなつたかどうか判断する。もし形成エッジ情報画像 115が無ければ（ステップ 1604： YES)、ァルゴリズムを終了する。もし形成エッジ情報画像 115があれば（ステップ 1604： N 〇）、ステップ 1605に移行する。ただし特定の帯域数及び画像サイズのみに対して配列演算ユニット 100を実装する場合には、無限ループにしても良い。

ステップ 1605で、形成エッジ情報画像 115及び重複情報画像 132の i行 j列の画素を帯域数分入力する。これは、 AOUi』が形成エッジ情報画像 115及び重複情報画像 132の i行 j列の画素を一括して処理するためである。このため AOU i j 'は少なくとも帯域数分の画像データを記憶するメモリ 102を必要とする。

ステップ 1606で、形成エッジ情報画像 115の i行 j列の画素と重複情報画像 13 2の i行 j列の画素を分離し、それぞれ ζ i』及び ζ Ί j とする。これは、 A〇U i jが形成エッジ情報画像 115の i行 j列の画素と重複情報画像 132の i行 j列の画素を各々独立した画像の画素として処理するためである。もし形成エッジ情報画像 115の i 行 j列の画素と重複情報画像 132の i行 j列の画素が初めから分離されて入力されていれば、それぞれ ζ i j及ぴ ζ Ί j とするだけである。

ステップ 1607で、重複情報 131 ζ から数式 74に従って外乱 !0 を計算する。

ステップ 1608で、近傍集合 Ω〖 j(ci_a)中の非線形振動子 c _klがある配列演算ュニット 100の A〇U_klから _kい S _k i、ゆ _k i を入力して、合計値 ff i j を数式 7 5に従って計算する。

ステップ 1609で、非線形振動子のパラメ一夕 Φ i j、 i j を数式 76及ぴ 77に従って計算する。即ち、これらの数式に示す微分方程式をルンゲ ·クッタ法で解く。ステップ 1610で、非線形振動子の出力 λ i jを数式 78に従って計算する。ここで、 φ _{ί }}≥θであれば λ _u = 1 とし、それ以外であれば λ i j = 0とする。

ステップ 1611で、近傍集合 j(q_b)中の非線形振動子 co_klがある配列演算ュニット 100の AOU_klから A_klを入力して、輪郭パラメータ η i jを数式 79に従つて計算する。ステップ 1 6 1 2で、境界パラメータ ξ i jを数式 8 0に従って計算する。即ち、この数式に示す微分方程式を差分法若しくはルンゲ ·クッタ法で解く。

ステップ 1 6 1 3で、ステップ 1 6 0 8からステップ 1 6 1 2までの繰り返し回数を表す分離回数が指定回数に達したかどうか判断する。もし分離回数が指定回数に達していなければ（ステップ 1 6 1 3 : N〇）、ステップ 1 6 0 8に戻る。もし分離回数が指定回数に達していれば（ステップ 1 6 1 3 ： Y E S ) , ステップ 1 6 1 4に移行する。

ステップ 1 6 1 4で、物体領域画像 1 4 2の帯域画素値となる非線形振動子の出力 λ i j を出力する。その後ステップ 1 6 0 4に戻る。

なおステップ 1 6 1 3での分離回数を求めるには、次のような方法を用いることができる。物体/背景分離手段 1 6では、画像サイズが一定であれば非線形振動子の初期状態に関わらずおおよそ全ての形成エッジ情報 1 1 4においてある一定時間で分離が終了するので、事前にこの時間を計っておいてステップ 1 6 0 8からステップ 1 6 1 2までの繰り返し回数を求めておけば良い。これは非線形振動子の初期状態が一定の範囲内にあれば、引き込み現象により非線形振動子が同期するまでの時間はあまり大差がないからである。このように非線形振動子を計算するだけで、三角形のエッジ情報 1 5 1を用いて三角形の内側領域 1 5 2と三角形の外側領域 1 5 3を分離することができるのは、非線形振動子の性質である引き込み現象を利用しているからである。つまり、 2つの非線形振動子を正の結合値で結合した場合は同位相になろうとし、負の結合値で結合した場合は位相差が極力大きくなろうとする。この性質を用いると、格子状に並んだ非線形振動子を近傍同士正の結合値で結合することで、直接結合していない非線形振動子同士が同位相になる。さらに形成エッジ情報 1 1 4を挟む画素の場所にある非線形振動子同士を負の結合値で結合すると、エッジ情報の両側がお互いに位相を極力ずらし合う。このようにすることで、全ての非線形振動子を結合することもなく三角形のエッジ情報 1 5 1の内側と外側とで各々異なる位相集合ができる。したがって物体/背景分離手段 1 6は第 5 6図のように三角形の内側領域 1 5 2と三角形の外側領域 1 5 3に分離する。このとき三角形の内側領域 1 5 2と三角形の外側領域 1 5 3の位相差は 9 0度を越えて可能な限り 1 8 0度に近づき、三角形と背景領域が分離できる。

ここで重要なことは、本実施形態では、形成エッジ情報 1 14が得られる度に次に示すような方法で結合値を擬似的に変更していることである。まず数式 72及び 73で定めたように、非線形振動子 o_k！を非線形振動子 ω i jに結合するための結合値を； j _k！とする（ステップ 1 602参照）。形成エッジ情報 1 14のうち ζ i j と _{k l}は共に、エツジがある場合には 1、ない場合には 0である。形成エッジ情報 1 14のうち ζ i j と ζ _k iを入力したら（ステップ 1 605参照）、配列演算ユニット 100の A〇U_{k l}から A 〇U i jに形成エッジ情報 1 14 S _{k I}が転送され、 AOU _uでは結合値 r i j _k i ( 1— S ki ) を計算して結合値 r i _{j k l}の代用とする（ステップ 1 60 8参照）。この代用された結合値 Tr _{i j k l} ( 1 - C _k i ) に対して境界パラメータ ξ i ₃が 0から 1までの倍率として作用する（ステップ 1 608参照）。

第 58図に示す通り、形成エッジ情報 1 14が破線状態の三角形のエッジ情報 154となった場合には破線の補間をする必要がある。まず初めに破線状態の三角形のエッジ情報 1 54を用いてシステムを動作させる（ステップ 1 605参照）と、破線状態の三角形のエッジ情報 1 54の内側と外側で位相差がおよそ 90度を越えるようになるが、三角形の内側と外側の境界部分は不明確である。そこで各 AOUi jが非線形振動子の出力 λ j j を計算する（ステップ 1 61 0参照）。この出力 λ i jが 1の場合、近傍の非線形振動子のうち A_{k l}が 1である非線形振動子を c _k i とすると、パラメ一夕 i j とゅ ₁が共に Θ以上となる。つまり λ i j と A_{k l}はおよそ同位相であり、 Θが正値であれば最悪でも位相差が 90度を越えることはない。この位相差の最大値は 0の値によって決まり、 λ i j と A_{k l}が共に 1となる範囲で eを大きくしていくと、この位相差は 0度に近づいていく。したがって λ i j と A_{k l} と用いると、近傍の非線形振動子うちおよそ同位相であるものの数を表す輪郭パラメ一夕 η i jは数式 79に従って計算される（ステップ 1 6 1 1参照）。続いてこの輪郭パラメータ 7? i jが近傍全体のうち、およそ半分であれば結合値の倍率である境界パラメータ i jを数式 80に従って減少させ、それ以外であれば数式 80に従って増加させる（ステップ 1 6 1 2参照）。例えば、 8近傍 1 82の場合は 3 から 5の間であれば数式 8 0に従って境界パラメ一夕を減少させるとよい。この過程を繰り返し動作させ続けると、第 5 8図に示す破線状態の三角形のエッジ情報 1 5 4,が与えられだ場合、破線三角形の内側領域 1 5 5と破線三角形の外側領域 1 5 6に分離される。第 5 9図に示す通り、 2つの三角形が重なりあっている場合は、前方の三角形のエッジ情報 1 5 7と後方の三角形のエッジ情報 1 5 8が得られる。このとき前方三角形の内側領域 1 5 9と後方三角形の内側領域 1 6 0と二重三角形の背景領域 1 6 1の 3つの領域の非線形振動子の位相がお互いにずれることにより、 3つの領域に分離される。また第 6 0図に示す通り、 2つの重なった円形のエッジ情報 1 6 2が破線であっても、前方円形の内側領域 1 6 3と後方円形の内側領域 1 6 4と二重円の背景領域 1 6 5の 3つに分離される。これにより、配列演算ユニット 1 0 0から構成されるデータ処理装置 1 1 0を用いて、物体 Z背景分離手段 1 6は形成エッジ情報画像 1 1 5の形成エッジ情報 1 1 4を境界として物体領域 1 4 1と背景領域を分離することができる。なお、分離された複数の領域は出力 λ i jによって時間の経過と共に順次取り出されるが、配列演算ュニット 1 0 0は非線形振動子の位相を計算することにより、分離された複数の領域を位相グループとし一度に出力することができる。

さて、ここまでは主に視覚装置 2のアルゴリズムについて説明してきた。そこで以下では、配列演算ユニット 1 0 0のアーキテクチャ、特に LSIの回路設計について説明する。まず配列演算ユニット（ARRAY OPERATION UNIT) 1 0 0は、入力画像の 1つの画素とその近傍画素を用いることにより、出力画像の 1つの画素を生成する。そこで第 1 1図に示すように、配列演算ュニット 1 0 0を入力画像のサイズに合わせて格子状に配列することにより、データ処理装置 1 1 0は入力画像から出力画像を生成することができる。なお第 1 1図において、配列演算ユニット 1 0 0を AO Uと略記する。次に配列演算ユニット 1 0 0は専用ハードウェアによって実装されても良いし、汎用コンピュータ上でソフトウェアによって実装することもできる。つまりデータ処理装置 1 1 0が入力画像から出力画像を生成することができれば、配列演算ユニット 1 0 0の実装手段は制限されなレ^ 以下では、配列演算ユニット 1 0 0が専用ハードウェアによって実装された場合について説明した後、仮想配列演算ユニット（VIRTUAL ARRAY OPERATION UNIT) 1 0 5が専用ハードウェアによって実装された場合について説明する。

配列演算ュニット 1 0 0は第 6 1図に示す通り、画像処理における数式を計算するためのプロセッサ（PROCESSOR) 1 0 1と、数式で使われる全てのパラメ一夕、定数、関数及びオペレータを記憶するためのメモリ（MEMORY) 1 0 2と、近傍の配列演算ュニット 1 0 0と通信するためのコントローラ（CONTROLLER) 1 0 3から構成され、プロセッサ 1 0 1はアドレスパス 5 1で指定したアドレス（ADDRESS) によりメモリ 1 0 2 及びコントローラ 1 0 3の任意のメモリ素子及びレジスタを選択することができる。またプロセッサ 1 0 1はデータバス 5 2を介してメモリ 1 0 2及びコントローラ 1 0 3と双方向に通信できるように接続され、アドレスバス 5 1で指定された任意のメモリ素子及びレジスタのデータ（DATA) にアクセスすることができる。コントローラ 1 0 3が 1 つ以上の入力画素から構成される前入力データ群（FRONT INPUT DATA SET) を入力すると、プロセッサ 1 0 1は前入力データ群をメモリ 1 0 2に記憶させる。またコントローラ 1 0 3は、プロセッサ 1 0 1によって計算されたメモリ 1 0 2中の計算データ (CALCURATION DATA) を隣接する配列演算ュニット 1 0 0に送信すると共に、プロセッサ 1 0 1は、コントローラ 1 0 3が隣接する配列演算ユニット 1 0 0から受信した計算データをメモリ 1 0 2に記憶させる。さらに必要ならば、プロセッサ 1 0 1はこの計算データを、この計算データを送信した配列演算ュニット 1 0 0とは別の配列演算ュニット 1 0 0に転送する。最終的にコントローラ 1 0 3は、出力画像の画素を結果データ (RESULT DATA) として出力する。 '' このように配列演算ユニット 1 0 0の各々にコントローラ 1 0 3を搭載する理由は、配列演算ユニット 1 0 0同士が通信している間にプロセッサ 1 0 1が動作できるので、プロセッサ 1 0 1は通信による待ち時間中にも計算することができて高速処理が実現できるからと、近傍の配列演算ユニット 1 0 0の数を変化させてもハードウェアを変更する必要もないからと、コントローラ 1 0 3が画像の辺縁処理、つまり画像中の縁の画素に対する例外処理を自動的に行えるので、プロセッサ 1 0 1のプログラムは辺縁処理をする必要がなくなり極めて単純になるからである。

コントローラ 1 0 3のブロック図は第 6 2図に示す通りである。アドレスバッファ（ADDRESS BUFFER) 5 3はアドレスパス（ADDRESS BUS) 5 1を介してプロセッサ 1 0 1からァドレス（ADDRESS) を受取り、アドレスデコーダ（ADDRESS DECODER) 5 4によつて各レジスタ及びその他の機能ブロックを選択する。データバッファ（DATA BUFFER)

5 5はデータパス（DATA BUS) 5 2を介してプロセッサ 1 0 1からデータ（DATA) を受取り、アドレスデコーダ 5 4で選択されたレジスタと内部データパス 5 6を介して排他的に通信する。通信方向は読み出し（READ) によって指定される。アドレスがフラグレジスタ（FLAG REGISTER) 5 7を指定した場合、データはフラグレジスタ 5 7に記憶され、フラグデコーダ（FLAG DECODER) 5 8によってデコードされ、複数信号 (SIGNALS) として隣接する配列演算ユニット 1 0 0に送信される。なお複数信号の詳細は第 6 3図及び第 6 4図で示す。複数信号はフラグエンコーダ（FLAG ENCODER) 5 9によって受信され、解析された後にステータスレジスタ（STATUS REGISTER) 6 0 に記憶され、また受領（RECEIVE) (出力）として送信元の配列演算ユニット 1 0 0に返信される。受領（出力）は複数信号の送信元のフラグエンコーダ 5 9で受信され、結果として複数信号の送信完了が確認される。アドレスによってステータスレジスタ 6 0が選択されると、ステータスレジスタ 6 0の内容がデータバス 5 2を介してデータとしてプロセッサ 1 0 1に送信される。 1つ以上の入力画像（INPUT IMAGE) に対応した 1っ以上の前入力送達 (FRONT INPUT SEND) をフラグエンコーダ 5 9が受信すると 1っ以上の入力画像からなる前入力データ群（FRONT INPUT DATA SET)が必要な記憶容量分用意された前入力データレジスタ（FRONT INPUT DATA REGISTER) 6 1に読み込まれる。アドレスによって前入力データレジスタ 6 1が選択されると、前入力デ一タレジス夕 6 1の内容がデータとしてプロセッサ 1 0 1に送信される。プロセッサ 1 0 1が計算を完了したら、アドレスによって結果デ一夕レジスタ（RESULT DATA REGISTER)

6 2が選択され、結果データレジスタ 6 2が結果データ（RESULT DATA) を読み込む。これと同時に、フラグエンコーダ 5 9が結果送達 (RESULT SEND) を送信する。近傍の配列演算ユニット 1 0 0が計算データを受信できるようになったら、プロセッサ 1 0 1は出力データレジスタ（ OUTPUT DATA REGISTER) 6 3のアドレスに計算データを書き込み、コントローラ 1 0 3はこの計算データを出力データレジスタ 6 3に格納する。その後、コントローラ 1 0 3は、隣接する全ての配列演算ユニット 1 0 0にこの計算データを送信する。上側の配列演算ユニット 1 0 0から複数信号（SIGNALS) を受信したら既に上側の配列演算ユニット 1 0 0から受信している計算データを上入力データレジスタ（UPPER INPUT DATA REGISTER) 6 4に格納する。その後、アドレスにより上入力データレジスタ 6 4が選択されたら、上入力デ一夕レジス夕 6 4の計算デ一夕がプロセッサ 1 0 1に出力される。下側、左側、右側の配列演算ユニット 1 0 0から複数信号を受信した場合も同様であり、下入力データレジスタ 6 5、左入力データレジスタ 6 6、右入力データレジスタ 6 7が同様に動作する。

各種パッファ、各種レジス夕及ぴァドレスデコ一ダ 5 4の各ブロックは汎用的な電子回路である。フラグデコーダ 5 8及びフラグエンコーダ 5 9はそれぞれ具体的には第 6 3図及び第 6 4図に示すような入出力信号を有する。

種別 (TYPE) は出力データレジス夕（OUTPUT DATA REGISTER) 6 3に読み込まれた内容の種類を 1ビット以上で表す。このビット数は、配列演算ユニット 1 0 0が転送すべき全ての計算データを区別できるように決定される。カウント一 X (COUNT-X) 及びカウント— Y ( COUNT-Y) は各々 1ビット以上の符号なし整数であり、それぞれ二次元格子状に配列された配列演算ュニット 1 0 0の間の水平方向の転送回数及び垂直方向の転送回数を示す。配列演算ユニット 1 0 0が計算データを最初に送信する場合にはカウント一 X及びカウント一 Yは 0となる。配列演算ユニット 1 0 0が計算データを水平方向に転送する毎に、カウント一 Xに 1が加算され、配列演算ユニット 1 0 0が計算データを垂直方向に転送する毎に、カウント一 Yに 1が加算される。プロセッサ 1 0 1が上下左右のうちどの方向に出力データレジスタ 6 3の内容を送信するかをフラグレジスタ 5 7の送達フラグ（SEND FLAG) に指定した後で、出力データレジスタ 6 3を指定するァドレスデコーダ 5 4の中央デコーディング（CENTRAL DECODING) をフラグデコーダ 5 8が受信すると、フラグデコーダ 5 8が送達 (SEND) を送達フラグの指定方向に合わせて出力する。送達フラグは 4ビットで表される。配列演算ユニット 1 0 0が計算データを上側に転送する場合はプロセッサ 1 0 1が送達フラグに 1 0 0 0を設定し、下側に転送する場合は 0 1 0 0を設定し、左側に転送する場合は 0 0 1 0を設定し、右側に転送する場合は 0 0 0 1を設定する。また配列演算ユニット 1 0 0が計算データを四方の配列演算ュニット 1 0 0に送信する場合にはプロセッサ 1 0 1が送達フラグに 1 1 1 1を設定する。この他に、結果デ一夕レジスタ 6 2に結果データが読み込まれると同時にフラグデコーダ 5 8は、結果デコーディング（RESULT DECODING) を受信し、結果送達 (RESULT SEND) を送信する。

フラグエンコーダ 5 9は四方の配列演算ユニット 1 0 0のうちいずれかからでも送達 (入力）を受信したら、直ちに受信方向に受領（出力）を 1にして送信する。その後フラグエンコーダ 5 9は受信方向の計算データの種別、カウント— X及びカウント— Yを入力し、その部分のステータスレジスタ 6 0の内容を更新する。送信元の配列演算ユニット 1 0 0のフラグエンコーダ 5 9では受領（入力）が 1になったらステータスレジスタ 6 0 の受領ステータス（RECEIVE STATUS) を更新する。これにより各配列演算ユニット 1 0 0ではプロセッサ 1 0 1がステータスレジスタ 6 0の受領ステータスを検査するだけで、どの入力データレジスタに有効な計算データが記憶されているか判断することができる。そこで例えば右入力デ一夕レジス夕 6 7に計算データが読み込まれていれば、プロセッサ 1 0 1がアドレスを指定することにより右入力データレジスタ 6 7から計算データを読み込むことができる。さらにアドレスデコーダ 5 4から右デコーディング（RIGHT DECODING)がフラグエンコーダ 5 9に送信され、受領ステータスのうち右方向が 0に戻され、右側に向いた受領（出力）が 0として送信される。上下左側の場合も同様に動作する。

この他に、フラグエンコーダ 5 9が 1つでも入力画像用の前入力送達を受信したら、ステータスレジスタ 6 0のうち受信した前入力送達に対応する入力画像用の前入力送達ステータス（FRONT INPUT SEND STATUS) を 1にする。またプロセッサ 1 0 1が入力画像用の前入力データレジスタ 6 1から計算データを読み込むとき、アドレスデコーダ 5 4がフラグエンコーダ 5 9に前デコーディング（FRONT DECODING) を送信し、受信した前入力送達に対応する前入力送達ステータスを 0にする。プロセッサ 1 0 1はステータスレジスタ 6 0の内容を読み込むことにより、前入力データレジスタ 6 1に最新の入力画像が記憶されているかどうか判断することができる。

なおこの配列演算ユニット 1 0 0は、主に 1つ以上の入力画像から 1つの出力画像を生成することを前提に記述したが、用途に応じては計算途中の計算データを出力できるように回路が変更される必要がある。その際には、出力すべき結果データの数だけフラグデコーダ 5 8の結果送達を増やし、結果データレジスタ 6 2に読み込まれた結果データに対応する結果送達のみを 1にするようにプログラムが変更されるだけで良い。

以下では、具体的な回路図を用いて、フラグデコーダ 5 8、フラグレジスタ 5 7、フラグエンコーダ 5 9及びステータスレジスタ 6 0について説明する。

フラグレジスタ 5 7に型番 7 4 L S 3 7 7のデジタル回路 4 0 2が用いられた場合、フラグデコーダ 5 8及びフラグレジスタ 5 7の回路図は第 6 5図のようになる。ただし書き込み（WRITE) はクロック信号（CLK) と同期しており、さらに書き込みが立ち上がり時に、フラグレジスタ 5 7は内部データバス 5 6を介してフラグを格納するものとする。また第 6 5図では、結果送達に関する回路が省略されている。第 6 5図では、書き込みと中央デコーディングの両方がアクティブになつてから 1クロック後に送達（出力）が 1クロックの時間だけ出力され、一方でフラグレジスタ 5 7がフラグを格納したら、計算デ一夕の種別、カウント一 X及びカウント一 Yを直ちに出力する。もしフラグデコーダ 5 8の設計者が送達（出力）を送信するタイミングを変更したければ、送達用フリップフロップ 8 1の数を変更するか、又は送達用フリップフロップ 8 1のトリガーの論理を反転するだけで良い。

ステータスレジスタ 6 0に型番 7 4 AL S 5 7 3のデジタル回路 4 0 2が用いられた場合、フラグエンコーダ 5 9及びステータスレジスタ 6 0のブロック図は第 6 6図のようになる。ただし読み込み（READ) はクロック信号と同期しており、さらに読み込みがァクティブであり、かつクロック信号が立ち上がり時に、プロセッサ 1 0 1は内部データバス 5 6を介してステータスを読み込むものとする。また第 6 6図では、前入力送達に関する回路が省略されている。 4近傍の配列演算ユニット 1 0 0に対する入力端子にはブルダゥン抵抗が取り付けられている。左右の配列演算ユニット 1 0 0の各々から受信した送達 (入力）、計算データの種別、カウント一 X及びカウント一 Yは水平方向用ステータス回路 8 2に入力され、上下の配列演算ユニット 1 0 0の各々から受信した送達（入力）、計算データの種別、カウント一 X及びカウント一 Yは垂直方向用ステータス回路 8 3に入力される。水平方向用ステータス回路 8 2及び垂直方向用ステータス回路 8 3が出力した 4 つの受領（出力）は、 4近傍の配列演算ユニット 1 0 0から受信した 4つの受領（入力）と共に 1個のステータスレジスタ 6 0に非同期に格納される。これにより、プロセッサ 1 0 1はこのステータスレジスタ 6 0からステータスを読み込むだけで、 4近傍の配列演算ユニット 1 0 0との通信状況を把握することができる。

右側の配列演算ュニット 1 0 0に接続された配列演算ュニット 1 0 0の水平方向用ステ一タス回路 8 2の回路図は第 6 7図のようになる。もし水平方向用ステータス回路 8 2 が 1である送達（入力）を受信すれば、送達入力用ラッチ回路 8 5が非同期に送達（入力）を記憶する。これにより水平方向用ステータス回路 8 2に右入力デコーディングが入力されるまで、受領（出力）は 1であり続ける。さらに水平方向用ステータス回路 8 2は、右側の配列演算ユニット 1 0 0に 1である受領（出力）を直ちに返信することができるので、右側の配列演算ユニット 1 0 0は、クロック信号の半周期以内に 1である送達（出力）を送信してから 1である受領（入力）を受信することが可能となる。したがって右側の配列演算ユニット 1 0 0では、プロセッサ 1 0 1は、フラグレジスタ 5 7に送達フラグを書き込んでからステータスレジスタ 6 0から受領ステータスを読み込む間、待たなくても良い。また水平方向用ステータス回路 8 2は複数のカウント用半加算器 8 4を用いて受信したカウント一 Xに 1を加算すると共に、送達（入力）が 1である間に計算データの種別、カウント一X及びカウント一 Yがステータスレジスタ 6 0に非同期に格納される。このとき計算データもこの送達（入力）を用いて右入力データレジスタ 6 7に非同期に格納される。読み込み及びステータスレジスタ右デコーディングが共にアクティブになると、ステータスレジスタ 6 0は内部データパス 5 6を介して計算データの種別、カウント一 X及びカウント一 Yをプロセッサ 1 0 1に出力する。なお左側の配列演算ユニット 1 0 0 に接続された水平方向用ステータス回路 8 2の回路図では、右入力デコーディング及ぴステータスレジスタ右デコーディングの代りにそれぞれ左入力デコーディング及びステ一夕スレジスタ左デコーディングが用いられる。また垂直方向用ステータス回路 8 3の回路図は、複数のカウント用半加算器 8 4を用いて、受信したカウント— Yに 1を加算する。ここまではコントローラ 1 0 3を 1個しか備えていない配列演算ユニット 1 0 0について説明してきた。しかしながら配列演算ユニット 1 0 0が 1個のコントローラ 1 0 3しか備えていないと、転送効率が低下する可能性がある。そこで複数のコントローラ 1 0 3を備えた配列演算ュニット 1 0 0について説明する。

第 6 8図に示すように、配列演算ユニット 1 0 0は複数のコントローラ 1 0 3を備えることができる。第 6 8図の場合、配列演算ユニット 1 0 0は対角線上に配置された 5個のコントローラ 1 0 3を備え、各々のコントローラ 1 0 3はアドレスパス 5 1及びデ一タパス 5 2に接続されている。プロセッサ 1 0 1が 5個のコントローラ 1 0 3を識別できるように、各々のコントローラ 1 0 3のアドレスデコーダ 5 4には異なるアドレスが割り当てられる。各々のコントローラ 1 0 3は前入力データレジスタ 6 1及び結果データレジス夕 6 2を備えているので、全てのコントローラ 1 0 3は独立に前入力デ一タ群を入力し、及び結果データを出力することができる。さらに各々のコントローラ 1 0 3が、隣接する配列演算ユニット 1 0 0の 5個のコントローラ 1 0 3のうち異なる 1個と接続することにより、配列演算ユニット 1 0 0は通信帯域を最大 5倍まで広げることができる。これにより、配列演算ュニット 1 0 0が多数の計算データを転送する場合でも、コントローラ 1 0 3の数を増やせば転送効率が低下しなくなる。

なお配列演算ユニット 1 0 0が複数のコントローラ 1 0 3を備える場合、プロセッサ 1 0 1は全てのコン卜ローラ 1 0 3のステータスレジスタ 6 0中のステータスを監視しなければならない。監視スケジューリングには主にラウンドロビン方式が用いられる。ラウンドロビン方式では、コントローラ 1 0 3が論理的に環状に並び、プロセッサ 1 0 1が環状に沿って順番にコントローラ 1 0 3にアクセスする。もしコントローラ 1 0 3が計算データを受信していれば、プロセッサ 1 0 1はこの計算データをこのコントローラ 1 0 3から読み込む。その後プロセッサ 1 0 1は次の順番のコントローラ 1 0 3に移動する。したがって全てのコントローラ 1 0 3は対等に扱われる。配列演算ユニット 1 0 0が短時間に転送するデータ量に比べてコントローラ 1 0 3の通信帯¾ ^狭い場合、この方法は有効である。

この他に、コントローラ 1 0 3に優先度という相異なる番号を付けて、プロセッサ 1 0 1が毎回最も高い優先度から順番にコントローラ 1 0 3にアクセスする優先度方式を用いることもできる。配列演算ユニット 1 0 0が短時間に転送するデータ量に比べてコントローラ 1 0 3の通信帯域が広い場合、この方法は有効である。

一般に配列演算ュニット 1 0 0は少ない数のコントローラ 1 0 3しか備えていないと考えられるので、データ処理装置 1 1 0が局所並列画像処理を実行する場合、ラウンドロビン方式の方が優先度方式に比べて有利である。しかしながら多量の計算データを転送しなければならない関数を含む局所並列画像処理をデータ処理装置 1 1 0が高速に実行するために、配列演算ユニット 1 0 0が十分な数のコントローラ 1 0 3を備えた場合、残りの関数が 4近傍又は 8近傍 1 8 2の計算データだけを参照するのであれば、ラウンドロビン方式の通信効率は下がつてしまう。このような場合には優先度方式の方が有利である。勿論全てのコントローラ 1 0 3及びプロセッサ 1 0 1が割り込み機能を実装すれば、プロセッサ 1 0 1が各々のコントローラ 1 0 3のステータスレジスタ 6 0中のステータスを定期的に監視する必要はない。

さて、コントローラ 1 0 3を L S I (大規模集積回路）の実装平面に並べた場合、主に、 L S Iの実装面積が膨大になること、コントローラ 1 0 3間の配線が複雑で長くなること、及びコントローラ 1 0 3の数を容易に増やせないこと、の 3つが問題となる。しかしながら三次元 L S I技術を用いると、 L S I設計者はこれらの問題を容易に解決することができる。以下では三次元 L S I技術を用いた配列演算ュニット 1 0 0について説明する。

第 6 9図に示すように、コントローラ 1 0 3は三次元 L S I技術を用いることにより配列演算ユニット 1 0 0内で積み重ねられている。第 6 9図の場合、 5個のコントローラ 1 0 3がプロセッサ 1 0 1及びメモリ 1 0 2の上に積み重ねられており、各々のコントローラ 1 0 3は垂直に配線されたアドレスバス 5 1及びデータバス 5 2によってプロセッサ 1 0 1及びメモリ 1 0 2と接続されている。第 6 9図から明らかなように、コントローラ 1 0 3の数を増やしても、各層の実装面積は増大しないし、またコントローラ 1 0 3は同じ層内において隣接するコントローラ 1 0 3と接続すれば良い。さらに L S I設計者は、コントローラ 1 0 3の数を増やしたければコントローラ 1 0 3を実装した層を必要な数だけ増やせば良く、しかもアドレスパス 5 1さえ適切に設計されていれば、 L S I設計者は下敷となる層に一切手を加える必要がない。当然のことながら各層のコントローラ 1 0 3 はアドレスデコーダ 5 4以外全て同じ回路で構成されるので、新たに積み重ねる層のコントローラ 1 0 3の設計は極めて簡単になる。

さて、第 6 8図及び第 6 9図に示すように、配列演算ユニット 1 0 0が複数のコントローラ 1 0 3を備えることにより、配列演算ユニット 1 0 0は、隣接する配列演算ュニット 1 0 0との間の通信帯域を広げられるばかりでなく、どのコントローラ 1 0 3からどの計算データを受け取ったかということを識別できるようになる。そこで以下では、複数のコントローラ 1 0 3を用いることにより、連続する複数の配列演算ユニット 1 0 0を 1つのグループにまとめ、しかもこのグループ中の配列演算ユニット 1 0 0がプロセッサ 1 0 1及びメモリ 1 0 2を共有するデータ処理装置 1 1 0について説明する。

まず、第 7 0図に示すように、二次元格子状に配列された配列演算ユニット 1 0 0は適当な大きさの矩形のグループにまとめられる。このグループを仮想配列演算ユニット 1 0 5と呼ぶ。第 7 0図の場合、仮想配列演算ュニット 1 0 5は 4 X 4の配列演算ュニット 1 0 0を 1つのグループにまとめたものである。次に第 6 1図、第 6 8図及び第 6 9図に示すように、仮想配列演算ュニット 1 0 5はプロセッサ 1 0 1、メモリ 1 0 2、及び配列演算ユニット 1 0 0の縦と横の個数の最大値以上のコントローラ 1 0 3を備える。第 7 0図の場合、仮想配列演算ュニット 1 0 5は少なくとも 4個のコントローラ 1 0 3を必要とする。なお、コントローラ 1 0 3の各々は第 6 7図のような水平方向用ステータス回路 8 2 を持つものとする。これらのコントローラ 1 0 3には便宜上 1から 4までの番号が付けられるものとする。例えコントローラ 1 0 3の数が 4個を越えたとしても、これらのコントローラ 1 0 3には 1から 4までの番号が付けられる。これにより特定の配列演算ユニット 1 0 0に複数のコントローラ 1 0 3が割り当てられることになる。さらに、第 7 1図に示すように、配列演算ユニット 1 0 0の通信路にもコントローラ 1 0 3と同じように 1から 4までの番号が付けられる。ただし、上下と左右の各々の通信路に対して、向い合う番号が同じになるようにする。最後に、プロセッサ 1 0 1が 1 6個の配列演算ユニット 1 0 0 を実行できるようなプログラムがメモリ 1 0 2に記憶される。ただし、配列演算ユニット 1 0 0が隣接する仮想配列演算ュニット 1 0 5の配列演算ュニット 1 0 0と通信する場合には、必ず通信路に付けられた番号と一致するコントローラ 1 0 3のうち相異なる 1個を介するようにプログラムが実装されるものとする。これにより、仮想配列演算ユニット 1 0 5は、どの配列演算ュニット 1 0 0からどの配列演算ュニット 1 0 0に向けて計算デ一夕が送信されたのか識別することができる。

ところで仮想配列演算ユニット 1 0 5はコントローラ 1 0 3の数を増やしただけでは完全に複数の配列演算ユニット 1 0 0を実装することができない。というのも、仮想配列演算ユニット 1 0 5は、別の仮想配列演算ユニット 1 0 5から前入力データ群を入力したり、別の仮想配列演算ユニット 1 0 5に結果データを出力しなければならないからである。第 6 8図のようにコントローラ 1 0 3が二次元平面上に実装される場合、もしコントローラ 1 0 3の数が十分にあれば、計算データと同様にコントローラ 1 0 3に番号を付けることにより、この問題はプログラムによって解決される。しかしながら第 7 1図の場合でも、コントローラ 1 0 3は 1 6個必要となる。したがって仮想配列演算ユニット 1 0 5 に含まれる配列演算ユニット 1 0 0の数が増えた場合、この方法は非常に非効率となる。まして第 6 9図のようにコントローラ 1 0 3が積層される場合、前入力データ群及び結果データ用の通信路を確保することが非常に難しくなる。そこで以下では、コントローラ 1 0 3の前入力データレジスタ 6 1だけを変更することにより、この問題を解決する方法について説明する。

まず、コントローラ 1 0 3が別のコントローラ 1 0 3から前入力データ群の 1つの前入力データとして結果データを、さらに前入力送達として結果送達を入力する場合を考える。このとき第 7 2図に示すように、前入力データレジスタ 6 1は、仮想配列演算ュニット 1 0 5中の配列演算ユニット 1 0 0の数と等しい数のレジス夕から構成される前入力シフトレジスタ 6 8と、前入力カウンタ 6 9を備える。前入力カウンタ 6 9は、レジスタの数を初期値とするダウンカウンタであり、前入力カウンタ 6 9のカウント数が 0になったときに、前入力カウンタ 6 9は前入力ステータスを出力する。その後前入力データが入力されると、前入力カウンタ 6 9は初期値に初期化される。第 7 2図では、前入力シフトレジス夕 6 8は 1 6個のレジスタから構成されていて、前入力シフトレジス夕 6 8に 1 6個の前入力データが入力されると、前入力ステータスが出力される。次に、前入力シフトレジスタ 6 8の各々のレジスタと前入力カウンタ 6 9はトリガ一信号として前入力送達を入力する。さらに、アドレスデコーダ 5 4は、アドレスをデコードして、前入力シフトレジスタ 6 8のレジスタのうち 1個を選択する。これにより、プロセッサ 1 0 1が前入力シフトレジスタ 6 8のうち適当なレジスタのアドレスを指定すると、各々のレジス夕はデータパス 5 2に前入力データを出力することができる。なお第 7 2図では、アドレスデコーダ 5 4の他の信号線は省略されている。そこで仮想配列演算ユニット 1 0 5が 1 6個の配列演算ユニット 1 0 0の前入力データを一定の順番に出力すると、これらの前入力データは出力順に前入力シフトレジスタ 6 8のレジスタに記憶される。したがって前入力カウンタ 6 9が出力する前入力ステータスがステータスレジスタ 6 0に記憶された時点でプロセッサ 1 0 1が各レジスタにアクセスすれば、プロセッサ 1 0 1は特定の配列演算ユニット 1 0 0の前入力データを獲得することができる。

なお、第 7 3図に示すように計算データを反時計回りに転送することにより、配列演算ユニット 1 0 0は、計算データを効率良く転送することができる。勿論、配列演算ュニット 1 0 0は、計算データを時計回りに転送しても良い。このとき、メモリ 1 0 2及びプ口セッサ 1 0 1がスタック及び循環バッファなどを備えれば、配列演算ユニット 1 0 0は予め転送すべき計算データだけをこのスタック及びこの循環バッファに蓄えることができる。したがって、配列演算ユニット 1 0 0が計算データをコントローラ 1 0 3に書き込む際に、この配列演算ユニット 1 0 0は、この計算データだけを短時間に参照することができる。同様に、第 7 4図に示すように、計算データを反時計回り及び時計回りに転送することにより、仮想配列演算ユニット 1 0 5も、計算デ一夕を効率良く転送することができる。

さて、ここまでは、コントローラ 1 0 3が計算データを転送する度に、プロセッサ 1 0 1がこのコントローラ 1 0 3から計算データを読み込んだり、又はこのコントローラ 1 0 3に計算データを書き込んだりするような幾つかの方法について説明してきた。このような方法では、計算データを転送するために必要な計算をプロセッサ 1 0 1がすることにより、 1個のコントローラ 1 0 3のハードウェア量は少なくなるので、配列演算ユニット 1 0 0及び仮想配列演算ュニット 1 0 5は、多数のコントローラ 1 0 3を備えることができる。しかしながら、コントローラ 1 0 3が計算データを転送する度に、プロセッサ 1 0 1 がこのコントローラ 1 0 3と計算データを通信しなければならないので、プロセッサ 1 0 1の通信時間が長くなるばかりか、プロセッサ 1 0 1は、計算データの転送を終了するために、計算データの転送回数を判定しなければならない。そこで以下では、プロセッサ 1 0 1がコントローラ 1 0 3と計算データを通信する回数が少なく、しかもプロセッサ 1 0 1が計算データの転送回数を判定しなくても良い方法について説明する。

第 7 7図〜第 8 0図に示すように、請求項 1 2記載の発明における視覚装置 2の実装形態では、配列演算ユニット 1 0 0が備える 2個以上のコントローラ 1 0 3に対して連続した番号が割り当てられ、さらに番号が割り当てられた全てのコントローラ 1 0 3の各々が、隣接する配列演算ュニット 1 0 0のコントローラ 1 0 3のうち、番号が 1つだけずれているコントローラ 1 0 3に計算データを送信できるように、複数の信号線が配線される。例えば、第 7 7図〜第 8 0図では、 1個の配列演算ユニット 1 0 0が 4個のコントローラ 1 0 3を備え、それぞれ 0〜 3の番号が割り当てられている。第 7 7図は、全ての配列演算ュニット 1 0 0の各々のコントローラ 1 0 3が上側の配列演算ュニット 1 0 0 の 4個のコントローラ 1 0 3のうち、番号が 1つだけ小さいものに計算データを送信することを表す。なお、 0番のコントローラ 1 0 3が受信した計算データは破棄されるものとする。第 7 8図は、全ての配列演算ユニット 1 0 0の各々のコントローラ 1 0 3が下側の配列演算ユニット 1 0 0の 4個のコントローラ 1 0 3のうち、番号が 1つだけ大きいものに計算データを送信することを表す。なお、 3番のコントローラ 1 0 3が受信した計算データは破棄されるものとする。第 7 9図は、全ての配列演算ユニット 1 0 0の各々のコントローラ 1 0 3が左側の配列演算ュニット 1 0 0の 4個のコントローラ 1 0 3のうち、番号が 1つだけ大きいものに計算データを送信することを表す。なお、 3番のコントローラ 1 0 3が受信した計算データは破棄されるものとする。第 8 0図は、全ての配列演算ュニット 1 0 0の各々のコントローラ 1 0 3が右側の配列演算ユニット 1 0 0の 4個のコントローラ 1 0 3のうち、番号が 1つだけ小さいものに計算データを送信することを表す。なお、 0番のコントローラ 1 0 3が受信した計算データは破棄されるものとする。第 7 7図〜第 8 0図に示された計算データの流れに従って、各々のコントローラ 1 0 3が計算データを転送することにより、この計算データの転送回数は 3回以内になる。しかもプロセッサ 1 0 1が任意の番号のコントローラ 1 0 3に計算データを書き込むことにより、この計算データはこのコントローラ 1 0 3の番号に関連した回数だけ転送される。例えば第 7 7図の場合、 2番のコントローラ 1 0 3に計算データが書き込まれたならば、この計算データは上側に 2回だけ転送される。同様に第 7 8図の場合、 2番のコントローラ 1 0 3に計算データが書き込まれたならば、この計算データは下側に 1回だけ転送される。これにより、プロセッサ 1 0 1が最初に計算データの転送回数を計算した後、このプロセッサ 1 0 1は転送回数を判定する必要がなくなるばかりか、プロセッサ 1 0 1が最初に計算データを 1個のコントローラ 1 0 3に書き込んだ後、複数の上側の配列演算ュニット 1 0 0の各々において、プロセッサ 1 0 1はこの計算データを読み込むだけで良く、このプ口セッサ 1 0 1が再度この計算データを書き込む必要はない。つまり、各々の配列演算ュニット 1 0 0のプロセッサ 1 0 1は複数のコントローラ 1 0 3へのアクセス回数を低減することができる。なお、第 7 7図〜第 8 0図には、複数の配列演算ユニット 1 0 0が格子状に配列されているが、勿論、複数の仮想配列演算ユニット 1 0 5が格子状に配列されている場合でも同様である。また第 8 1図に示すように、複数のコントローラ 1 0 3が積層されている場合でも同様である。

ところで、第 7 7図〜第 8 0図に示された方法では、計算データは上下左右のうち 1方向に決められた回数しか転送されない。そこで第 7 3図〜第 7 6図に示すような渦巻き状に反時計回り及び時計回りに計算データを転送するためには、第 8 2図に示すように、上下左右のうち 2方向の転送が組み合わされば良い。なお、第 8 2図は、 4 8近傍の配列演算ユニット 1 0 0に計算データを反時計回りに転送するために、この計算データを 3個の右側の配列演算ユニット 1 0 0に転送すると共に、 3個の右側の配列演算ユニット 1 0 0の各々において、この計算データを 3個の上側の配列演算ユニット 1 0 0に転送する場合を表している。このとき、破線で示されているように、 3個の右側の配列演算ユニット 1 0 0の各々において、コントローラ 1 0 3が受信した計算データが 3番のコントローラ 1 0 3に転送されている。この転送のことを再転送（retransmit) と呼ぶ。なお、この再転送は一般にプロセッサ 1 0 1によって実行される。この理由は、計算データが転送される近傍のサイズによってコントローラ 1 0 3が受信した計算データが書き込まれるコントローラ 1 0 3の番号は変化する、つまり、再転送の組み合せの数は最大でコントローラ 1 0 3の数の自乗になるからである。加えて、配列演算ユニット 1 0 0が多数のコントローラ 1 0 3を備えたとしても、プロセッサ 1 0 1は任意のコントローラ 1 0 3間で計算データを再転送することができる。そこで第 8 3図に示すように、複数（ここでは 8個）のコントローラ 1 0 3を 4個ずつ 2組に分け、それぞれ 0〜 3及び 0 ，〜 3 ，の番号を割り当てるものとする。さらに 0〜3番のコントローラ 1 0 3を転送用に割り当て、 0 ，〜3 ，番のコントローラ 1 0 3を再転送用に割り当てるものとする。勿論、多数のコントローラ 1 0 3を適当な数の組に分け、さらにそれぞれの組を転送用及び再転送用に割り当てても良い。このとき、プロセッサ 1 0 1が、転送用のコントローラ 1 0 3が受信した計算データを再転送用のコントローラ 1 0 3に再転送することにより、計算データは転送用のコントローラ 1 0 3を介して 6個の水平方向の配列演算ユニット 1 0 0及び 6個の垂直方向の配列演算ユニット 1 0 0に転送され、その後再転送用のコントローラ 1 0 3を介して 4 8 近傍の配列演算ユニット 1 0 0に転送される。この方法では、複数の再転送前の計算データ及ぴ複数の再転送後の計算データが 1方向に転送される際に、複数の再転送前の計算データ及び複数の再転送後の計算データが、それぞれ転送用のコントローラ 1 0 3及び再転送用のコントローラ 1 0 3によって別々に転送されるので、プロセッサ 1 0 1は効率よく再転送を実行することができる。

さて、ここまではコントローラ 1 0 3間の計算データの流れと再転送について説明してきた。しかしながら第 6 2図に示すようなコントローラ 1 0 3では、このような転送方法を実行することはできない。そこで以下では、計算データの転送機能を有する新たなコントローラ 1 0 3について説明する。なお、内部データバス 5 6の幅は自由に決定することができるが、以下では説明を簡単にするために、内部データバス 5 6の幅が 1 6ビットであるものとする。また、以下では配列演算ユニット 1 0 0を用いて説明するが、特に指示がない限り、仮想配列演算ユニット 1 0 5の場合でも同様である。

まず、第 8 4図に示すように、コントローラ 1 0 3は、アドレスバッファ 5 3、デ一夕バッファ 5 5、アドレスデコーダ 5 4、 4個の転送回路（TRANSMIT CIRCUIT) 8 0 1、 1個以上の前入力回路（FRONT INPUT CIRCUIT) 8 0 2、 1個以上の結果出力回路 (RESULT OUTPUT CIRCUIT) 8 0 3及び通信ステータスバッファ（COMMUNICATION STATUS BUFFER) 8 0 4を含む。なお、信号 x 'は信号 xの負論理を表し、太線は複数の信号線の束を表すものとする。このとき 4個の転送回路 8 0 1は、それぞれ下から上へ、上から下へ、右から左へ、及び左から右へ、計算データ及び計算ステータスを転送するものとする。したがって、第 7 7図に示された計算データの流れを実現するためには、各々のコントローラ 1 0 3のうち、下から上へ計算データを転送する転送回路 8 0 1同士が接続される。同様に、第 7 8図〜第 8 0図の場合も、それぞれ上から下へ、左から右へ、及び右から左へ、計算データを転送する転送回路 8 0 1同士が接続される。転送回路 8 0 1の詳細は後で説明する。次に、アドレスバッファ 5 3、データバッファ 5 5及びアドレスデコーダ 5 4は従来と同様である。ただし、アドレスデコーダ 5 4は必要に応じてデコーディング信号を生成するものとする。

次に、通信ステータスバッファ 8 0 4は、第 8 5図にしめすような、 4個の転送回路 8 0 1、前入力回路 8 0 2及び結果出力回路 8 0 3が出力する、上下左右の各方向への送達ステータス、上下左右の各方向への受領ステータス、前入力ステータス、結果ステータスを内部データバス 5 6に出力する。この通信ステ一タスバッファ 8 0 4には、一般的なラインバッファが用いられる。なお、第 8 5図から明らかなように、 1 6ピット幅の内部データバス 5 6の場合、通信ステータスバッファ 8 0 4は前入力ステータス及び結果ステ一タスをそれぞれ最大で 7つまで増やすことができる。したがって、コントローラ 1 0 3の設計者は、必要に応じて前入力回路 8 0 2及び結果出力回路 8 0 3を増やすことがでさる。

次に、第 8 6図に示すように、前入力回路 8 0 2では、前入力送達が立ち上がる度に、前入力データ入力レジスタ 8 3 1が複数（ここでは 1 6個）の前入力データを順次記憶する。勿論、前入力送達が立ち下がる時に前入力データ入力レジスタ 8 3 1が複数（ここでは 1 6個）の前入力データを順次記憶することもできる。さらに前入力データカウンタ 8 3 6が、前入力送達の立ち上がり回数を数え、この立ち上がり回数が一定の回数（ここでは 1 6回）に達したら、カウント最小 'が 0として出力される。なお、第 8 6図では、前入力データカウンタ 8 3 6のカウンタ部分に型番 7 4 L S 1 6 9が用いられているが、勿論他のカウンタが用いられても良い。また、カウント最小 'が 0となると、前入力回路用コントローラ 8 3 5によって複数（ここでは 1 6個）の前入力データが前入力データ出力レジスタ 8 3 3に記憶される。これにより、さらに前入力データが入力されても、前入力データ出力レジスタ 8 3 3に記憶された複数の前入力データが変更されることはない。その後、前入力デコーディング 0 'が 0になる度に、前入力データ出力レジスタ 8 3 3に記憶された複数の前入力デ一夕がシフトされ、前入力データラインバッファ 8 3 4を介して 1個ずつ内部データバス 5 6に出力される。ここで、前入力回路用コントローラ 8 3 5の状態遷移図は第 8 7図のようになる。以下、この状態遷移図について説明する。

状態 8 4 1は待ち状態（0 1 )であり、前入力ステータスを 0に設定し、ロードを 1に設定し、更新可能'を 1に設定する。リセット 'がアクティブであれば、状態 8 4 1に移動する。またカウント最小'が 0であれば、状態 8 4 2に移行する。さもなくば、状態 8 4 1に移行する。

状態 8 4 2はロード状態（0 0 )であり、前入力ステータスを 0に設定し、口一ドを 1 に設定し、更新可能 'を 0に設定する。その後、状態 8 4 3に移行する。

状態 8 4 3はシフト準備状態（1 1 )であり、前入力ステータスを 1に設定し、ロードを 0に設定し、更新可能'を 1に設定する。前入力デコーディング 0 'が 0であれば、状態 8 4 4に移行する。前入力デコーディング 1 ，が 0であれば、状態 8 4 1に移行する。さもなくば、状態 8 4 3に移行する。

状態 8 4 4はシフト中状態（ 1 0 )であり、前入力ステータスを 1に設定し、ロードを 0に設定し、更新可能 'を 0に設定する。その後、状態 8 4 3に移行する。

なお、各々の状態に割り当てられた番号は変更可能である。

また、第 8 6図では、前入力データ入力レジスタ 8 3 1が内部データバス 5 6の幅に合わせて前入力データを入力しているが、勿論前入力データを 1ビットずつ入力しても良い。この場合は、前入力データカウンタ 8 3 6の最大カウント数が一定の回数（ここでは 1 5回）と内部データパス 5 6のビット数の積になる。このように前入力データを 1ピットずつ入力することにより、 L S I設計者は、視覚装置 2を三次元 L S Iに実装する際に垂直信号線 2 7 8の数を大幅に減らすことができる。したがって L S I設計者は、実装面積が大きいビアなどの数を減らすことができ、三次元 L S Iの実装が容易になる。

次に、第 8 8図に示すように、結果出力回路 8 0 3では結果デコーディング 0 'が選択され、さらに書き込み，が立ち上がる度に、結果データ入力レジスタ 8 5 1が内部データバス 5 6を介して複数（ここでは 1 6個）の結果データをシフトしながら記憶する。その後、結果デコーディング 1 'がアクティブになったり、さらに書き込み 'が立ち上がるとき、結果ステータスが 1になる。結果出力回路用コントローラ 8 5 4は、結果データ入力レジスタ 8 5 1から結果デ一夕マルチプレクサ 8 5 2を介して結果データ出力レジスタ 8 5 3に複数の結果データを移動させると共に、結果データマルチプレクサ 8 5 2を介して結果データ出力レジスタ 8 5 3中の複数の結果データを順番にシフトする。このとき結果送達が 1と 0を繰り返す。さらに結果データカウンタ 8 5 6が、結果デ一夕の出力回数を数え、この回数が一定の回数（ここでは 1 6回）に達したら、結果ステータスが 0として出力される。なお、第 8 8図では、結果デ一夕カウンタ 8 5 6のカウン夕部分に型番 7 4 L S 1 6 9が用いられているが、勿論他のカウンタが用いられても良い。

ここで、結果出力回路用コントローラ 8 5 4の状態遷移図は第 8 9図のようになる。以下、この状態遷移図について説明する。

状態 8 6 1は待ち状態（1 1 1 )であり、結果リセット 'を 1に設定し、カウント可能' を 1に設定し、更新可能'を 1に設定する。リセット 'がアクティブであれば、状態 8 6 1に移動する。また結果ステータスが 1であれば、状態 8 6 2に移行する。さもなくば、状態 8 6 1に移行する。

状態 8 6 2はロード状態 ( 1 1 0 )であり、結果リセット 'を 1に設定し、カウント可能 'を 1に設定し、更新可能 'を 0に設定する。カウント最大'が 0であれば、状態 8 6 4に移行する。さもなくば、状態 8 6 3に移行する。

状態 8 6 3はシフト中状態（ 1 0 0 )であり、結果リセット 'を 1に設定し、カウント可能'を 0に設定し、更新可能 'を 0に設定する。カウント最大'が 0であれば、状態 8 6 4に移行する。さもなくば、状態 8 6 3に移行する。

状態 8 6 4はシフト終了状態（0 1 1 )であり、結果リセット 'を 0に設定し、カウント可能 'を 1に設定し、更新可能 'を 1に設定する。その後、状態 8 6 1に移行する。なお、各々の状態に割り当てられた番号は変更可能である。

また、第 8 8図では、結果データ出力レジスタ 8 5 3及び結果データマルチプレクサ 8 5 2が内部データパス 5 6の幅に合わせて結果データをシフトしているが、勿論結果デー夕を 1ビットずつシフトしても良い。この場合は、結果データカウンタ 8 5 6の最大カウント数が一定の回数（ここでは 1 5回）と内部データパス 5 6のビット数の積になる。このように結果データを 1ビットずつ出力することにより、 L S I設計者は、視覚装置 2を三次元 L S Iに実装する際に垂直信号線 2 7 8の数を大幅に減らすことができる。したがって L S I設計者は、実装面積が大きいビアなどの数を減らすことができ、三次元 L S Iの実装が容易になる。

さて、ここまでは、新たなコントローラ 1 0 3のうち、転送回路 8 0 1を除いた部分について説明してきた。以下では転送回路 8 0 1について説明する。

第 9 0図に示すように、各々の転送回路 8 0 1は、正論理転送回路用コントローラ 8 1 1 a、正論理送達ラッチ 8 1 2 a , 送達ステータス生成回路 8 1 3、計算データ受信ラッチ 8 1 4 a、計算ステータス受信ラッチ 8 1 4 b計算デ一夕ラインバッファ 8 1 5 a、計算ステータスラインバッファ 8 1 5 b、計算データ送信レジス夕 8 1 6 a、計算ステ一夕ス送信レジスタ 8 1 6 b , 計算データマルチプレクサ 8 1 7 a , 及び計算ステータスマルチプレクサ 8 1 7 bを含む。なお、必要に応じて、入力端子にはプルアップ抵抗及ぴプルダウン抵抗が取り付けられるものとする。隣接する配列演算ユニット 1 0 0の 1個のコントローラ 1 0 3から受信した計算データ及び計算ステータスは、送達（入力）がァクティブのときに、それぞれ計算データ受信ラッチ 8 1 4 a及び計算ステータス受信ラッチ 8 1 4 bに記憶される。受領計算データデコーディング 'がアクティブであり、かつ読み込み 'がアクティブであるときに、この計算デ一夕は計算デ一夕ラインバッファ 8 1 5 aを介して内部データバス 5 6に出力される。また、受領計算ステータスデコ一ディング 'がアクティブであり、かつ読み込み 'がアクティブであるときに、この計算ステ一夕スは計算ステータスラインバッファ 8 1 5 bを介して内部データバス 5 6に出力される。一方で、内部データパス 5 6を介してプロセッサ 1 0 1によって書き込まれた計算データ及び計算ステータスは、送達計算データデコーディング 'がアクティブであり、かつ書き込み'が立ち上がるときに、それぞれ計算データ送信レジスタ 8 1 6 a及び計算ステ一夕ス送信レジスタ 8 1 6 bに記憶される。計算デ一夕マルチプレクサ 8 1 7 aは、送達 Z転送スィッチに従って、計算データ受信ラッチ 8 1 4 a及び計算データ送信レジスタ 8 1 6 aのいずれかから計算データを選択し、隣接する配列演算ュニット 1 0 0の 1個のコントローラ 1 0 3に送信する。計算ステータスマルチプレクサ 8 1 7 bは、送達 Z転送スイツチに従って、計算ステータス受信ラッチ 8 1 4 b及び計算ステータス送信レジスタ 8 1 6 bのいずれかから計算ステータスを選択し、隣接する配列演算ユニット 1 0 0の 1個のコントローラ 1 0 3に送信する。このとき送達（出力）がアクティブになる。正論理送達ラッチ 8 1 2 aは、送達（入力）がアクティブであるときに受領（出力）をアクティブにすると共に、受領ステータス及び転送ステータスを 1に設定する。なお、受領計算ステ一タスデコーディング 'がアクティブであるときに、受領ステータスは 0になるが、受領計算データデコーディング 'がアクティブであるときに、受領ステータスが 0になっても良い。また転送リセット 'がアクティブであるときに、転送ステータスは 0になる。送達ステ一タス生成回路 8 1 3は、計算ステータス送信レジスタ 8 1 6 bに計算ステータスが書き込まれたときに、送達ステータスを 1に設定する。なお、送達ステータス生成回路 8 1 3は、計算データ送信レジス夕 8 1 6 aに計算データが書き込まれたときに、送達ステータスを 1に設定しても良い。送達リセット 'がアクティブであるときに、送達ステータスは 0になる。正論理転送回路用コントローラ 8 1 1 aは、受領（入力）を入力して、送達 (出力）を出力すると共に、送達ステータス及び転送ステータスを入力して、送信/転送スィッチ、送達リセット及び転送リセットを出力する。

ここで、正論理転送回路用コントローラ 8 1 1 aの状態遷移図は第 9 1図のようになる。以下、この状態遷移図について説明する。

状態 8 2 1は待ち状態（0 1 1 0 0 )であり、送信リセット 'を 1に設定し、転送リセット，を 1に設定し、送達（出力）を 0に設定し、送信/転送スィッチを 0に設定する。リセット 'がアクティブであれば、状態 8 2 1に移動する。受領（入力）が 0であり、かつ転送ステータスが 1であれば、状態 8 2 2に移行する。受領（入力）が 0であり、かつ転送ステータスが 0であり、かつ送信ステータスが 1であれば、状態 8 2 5に移行する。さもなくば、状態 8 2 1に移行する。状態 8 2 2は転送開始状態（1 1 1 1 0 )であり、送信リセット 'を 1に設定し、転送リセット 'を 1に設定し、送達（出力）を 1に設定し、送信 Z転送スィッチを 0に設定する。その後、状態 8 2 3に移動する。

状態 8 2 3は転送中状態（ 1 1 0 1 0 )であり、送信リセット 'を 1に設定し、転送リセット 'を 1に設定し、送達（出力）を 0に設定し、送信 Z転送スィッチを 0に設定する。受領（入力）が 0であれば、状態 8 2 4に移行する。さもなくば、状態 8 2 3に移行する。状態 8 2 4は転送終了状態 ( 1 1 0 0 0 )であり、送信リセット 'を 1に設定し、転送リセット 'を 0に設定し、送達（出力）を 0に設定し、送信 Z転送スィッチを 0に設定する。その後、状態 8 2 1に移行する。

状態 8 2 5は送信開始状態 ( 1 1 1 1 1 )であり、送信リセット，を 1に設定し、転送リセット 'を 1に設定し、送達（出力）を 1に設定し、送信/転送スィッチを 1に設定する。その後、状態 8 2 6に移動する。

状態 8 2 6は送信中状態 ( 1 1 1 0 1 )であり、送信リセット 'を 1に設定し、転送リセット 'を 1に設定し、送達（出力）を 0に設定し、送信/転送スィッチを 1に設定する。受領（入力）が 0であれば、状態 8 2 7に移行する。さもなくば、状態 8 2 6に移行する。状態 8 2 7は送信終了状態（1 0 1 0 1 )であり、送信リセット 'を 0に設定し、転送リセット 'を 1に設定し、送達（出力）を 0に設定し、送信 Z転送スィッチを 1に設定する。その後、状態 8 2 1に移行する。

第 9 0図には、送達（入力）、送達（出力）、受領（入力）及び受領（出力）が正論理である転送回路 8 0 1が示されているが、勿論第 9 2図に示すように、送達（入力）、送達（出力）、受領（入力）及び受領（出力）は負論理であっても良い。この場合、必要に応じて送達用インパー夕 8 1 8などを用いることにより、送達（入力）、送達（出力）、受領（入力）及び受領（出力）の論理が反転される。

さらに、第 9 3図に示すように、負論理送達ラッチ 8 1 2 b、計算データ受信ラッチ 8 1 4 a及び計算ステータス受信ラッチ 8 1 4 bの代りに、それぞれ負論理送達レジスタ 8 1 2 c、計算データ受信レジスタ 8 1 4 c及び計算ステータス受信レジス夕 8 1 4 dが用いられる。加えて、送達（入力） 'が立ち上がったときに、受領（出力） 'がアクティブになると共に、隣接する配列演算ユニット 1 0 0の 1個のコントローラ 1 0 3から受信した計算データ及び計算ステータスがそれぞれ計算データ受信レジス夕 8 1 4 c及び計算ステ一タス受信レジスタ 8 1 4 dに記憶される。

さて、ここまでは視覚装置 2について説明してきた。そこで以下では、本発明の連動式カウンタ 4 0 1の実施形態を挙げ、図面を参照して説明する。

まず、第 9 6図に示すように、請求項 1 3記載の発明に対応する連動式カウンタ 4 0 1 の実施形態は、同期式カウンタ 4 1 1、終り値判定用論理ゲート 4 1 2及びィネーブル信号用論理ゲート 4 1 6から構成されるカウンタ部分と、連動信号増幅用論理ゲート 4 1 3、連動信号用ラッチ回路 4 1 4及び連動信号用論理ゲート 4 1 5から構成される連動部分と、から構成される。また第 9 6図では、連動式カウンタ 4 0 1が他の 3つの連動式カウンタ 4 0 1から連動信号 B L K 1 '、 B L K 2 ，及び B L K 3 ，を入力するものとする。なお、信号 X 'は信号 Xの負論理を表すものとする。また第 9 6図において、終り値判定用論理ゲート 4 1 2には ANDゲートが用いられ、ィネーブル信号用論理ゲート 4 1 6及び連動信号用ラッチ回路 4 1 4には NANDゲートが用いられ、連動信号増幅用論理ゲート 4 1 3には NOTゲートが用いられ、連動信号用論理ゲート 4 1 5には O Rゲートが用いられているが、勿論他の論理ゲートが用いられても良い。

カウンタ部分では、同期式カウンタ 4 1 1、終り値判定用論理ゲート 4 1 2及びイネ一ブル信号用論理ゲート 4 1 6が環状に配線される。すなわち、同期式カウンタ 4 1 1はィネーブル信号 Pを入力して、カウント数を出力する。終り値判定用論理ゲート 4 1 2は力ゥント数を入力して、連動信号 B LK 0を出力する。ィネーブル信号用論理ゲート 4 1 6 は少なくとも 1つの入力端子に連動信号 B L K 0を入力して、ィネーブル信号 Pを出力する。

例えば第 9 7図の場合、同期式カウンタ 4 1 1は 3つの J Kフリップフロップを備え、これらの J Kフリップフロップの出力 Q A、 Q B及び Q Cを用いて 0から 7までのカウン卜数を出力する。また、これらの J Kフリップフロップはそれぞれ出力 QA、 QB及び Q Cの負論理出力 QA '、 QB '及び QC 'も出力することができる。クロック信号はカウンタ用論理ゲート 422 cによって反転された後、分岐点 D 1及び D 2において、 3つの J Kフリップフロップのクロック端子に分配される。これらの J Kフリップフロップはクロック信号 CLKの立ち上がりのエッジで動作する。分岐点 E1において、ィネーブル信号 Pは左の J Kフリップフロップの J端子及び K端子に分配される。これにより、イネ一ブル信号 Pの電圧か Hi ghレベルであるとき、この J Kフリップフロップの J端子と K 端子の両方の電圧が H i ghレベルになる。したがって、クロック信号 CLKが立ち上がる度に、この J Kフリップフロップの出力 Q A及び Q A 'の電圧が反転する。同様に、分岐点 E 2において、イネ一ブル信号 Pは、カウンタ用論理ゲート 422 a及び bそれぞれの入力端子のうちの少なくとも 1つに分配される。また分岐点 Fにおいて、出力信号 QA はカウンタ用論理ゲート 422 a及び bそれぞれの入力端子のうちの少なくとも 1つに分配される。さらに出力信号 QBはカウンタ用論理ゲート 422 bの入力端子のうちの少なくとも 1つに分配される。カウン夕用論理ゲート 422 a及び bの出力端子は、それぞれ中央と右の J Kフリップフロップの J端子及び K端子に接続される。これにより、イネ一ブル信号 Pの電圧が H i ghレベルであるとき、出力信号 QAの電圧が H i ghレベルであれば、中央の J Kフリップフロップの J端子と K端子の両方の電圧が Hi ghレベルになる。したがって、クロック信号 CLKが立ち上がる度に、この J Kフリップフロップの出力信号 QB及び QB，の電圧が反転する。さらに、イネ一ブル信号 Pの電圧が H i g hレベルであるとき、出力信号 QA及び QBの電圧が共に H i ghレベルであれば、右の J Kフリップフロップの J端子と K端子の両方の電圧が H i ghレベルになる。したがつて、クロック信号 CLKが立ち上がる度に、この J Kフリップフロップの出力信号 QC及ぴ QC，の電圧が反転する。つまり、イネ一ブル信号 Pの電圧が H i ghレベルである場合、クロック信号 CLKが立ち上がる度に、同期式カウンタ 411が出力するカウント数は 1つずつ増える。

さて、第 96図において、終り値判定用論理ゲート 412が連動信号 BLK0を出力するために、終り値判定用論理ゲート 412の複数（ここでは 3つ）の入力端子に出力信号 QA、 QB及び QCが入力される。これにより、同期式カウンタ 411が出力するカウント数が 7であれば、出力 QA、 QB及び QCの電圧が全て H i ghレベルになるので、連動信号 BLK0の電圧は H i ghレベルになる。分岐点 U1において、連動信号 BLK0 はイネ一プル信号用論理ゲート 416の入力端子のうちの少なくとも 1つに入力される。これにより、もし連動信号 BLK0が Lowレベルであれば、ィネーブル信号 Pは Hi g hレベルになる。したがって、カウント数が 7に到達するまで同期式カウンタ 411は力ゥント数を 1つずつ増やし、カウント数が 7に到達すると、同期式カウンタ 411は停止する。

なお、第 97図には、クロック信号 CLKに同期した 3つの JKフリップフロップから構成される 2進 3桁の同期式カウンタ 411が示されているが、 JKフリップフロップの数を N個用いることにより、 2進 N桁の同期式カウンタ 411に変更することは容易である。またカウンタ用論理ゲート 422 a及び bが、出力信号 Q A及び QBの代りに、それぞれ出力信号 Q A，及び QB，を入力することにより、同期式カウンタ 411はダウン力ゥン夕に変更される。

連動部分では、連動信号増幅用論理ゲート 413が連動信号 BLK0を増幅して、連動信号 BLK0 ，を出力すると共に、外部から入力される連動信号 BLK1 '、 BLK2 ' 及び BLK3，に従い、連動信号用論理ゲート 415及び連動信号用ラッチ回路 414がィネーブル信号用論理ゲート 416を制御する。すなわち、連動信号 BLK0の電圧が H i hレベルであれば、連動信号増幅用論理ゲート 413は連動信号 B LK 0 ，の電圧を Lowレベルにする。さもなくば、連動信号 BLK0 ，の電圧は Hi ghレベルである。また、複数（ここでは 3つ）の連動信号用ラッチ回路 414a〜414 cの 1つの入力端子に、それぞれ連動信号 BLK1 ，、 BLK2 ，及び BLK3 ，が入力されると共に、分岐点 U 2及び U 3において、連動信号 BLKOは連動信号用ラッチ回路 414a〜414 cのもう 1つの入力端子に分配される。さらに連動信号用ラッチ回路 414a〜414c の出力信号 QG1 ，、 QG2 ，及び QG3 ，が連動信号用ラッチ回路 414の複数（ここでは 3つ）の入力端子に入力され、連動信号用ラッチ回路 414の出力信号 G 'がイネ一ブル信号用論理ゲート 416の少なくとも 1つの端子に入力される。したがって、連動信号 BLK0が H i ghレベルであり、かつ連動信号 BLK1 '、 BLK2，及び BLK 3 ，の全てが L owレベルである場合、つまり連動信号 BLK0，、 BLK1，、 BLK 2 ，及び BLK3 ，の全てが Lowレベルである場合、連動信号用ラッチ回路 414 a〜 414cの出力信号 QG1 QG2 ，及び QG3 ，は全て L owレベルになる。さらにィネーブル信号も Lowレベルになることができる。しかも連動信号 BLK0が H i g hレベルである場合、連動信号 BLK1，、 BLK2 ，及び BLK3 ，のいずれかが一旦 Lowレベルになり、その後 H i ghレべ Jレに戻ったとしても、出力信号 QG1 '、 QG 2 '及び QG3 'のうち対応するものは Lowレベルのままである。つまり、連動信号 B LK0が H i ghレベルであれば、連動信号 BLK1，、 BLK2 ，及び BLK3 ，がー斉に L o wレベルにならなくても、ィネーブル信号は L o wレベルになることができる。ただし、連動信号 BLK0が Lowレベルになれば、連動信号用ラッチ回路 414a〜4 14 cの出力信号 QG1 QG2 ，及び QG3 ，は全て H i ghレベルになる。しかも連動信号 BLK0が再度 H i ghレベルになっても、連動信号用ラッチ回路 414a〜4 14<3の出カ信号<301，、 QG2 ，及び QG3 ，は H i ghレベルのままである。これにより、連動部分は、連動信号 BLK0 'の位相と周期を、連動信号 BLK1 '、 BLK 2，、 BLK3 ，及び BLK4，のうちの位相が最も遅れているものの位相と周期に合わせることができる。

なお、第 96図では、連動式カウンタ 401が 3つの連動式カウンタ 401から連動信号を入力する場合を示したが、接続される連動式カウンタ 401の数に応じて連動信号用論理ゲート 415の入力端子数を変更するか、さもなくば連動信号用論理ゲート 415の入力端子のうち不必要なものをブルダゥンすれば良い。

さて、第 96図に示した同期式カウンタ 411において、カウント数の初期値は 0に、終り値は 7に固定されていた。しかしながら LS Iの仕様によってはカウント数の初期値及び終り値が変更される場合もある。そこで第 98図に示すように、請求項 14記載の発明に対応する連動式カウンタ 401の実施形態は、市販の同期式カウンタ 411のような同期式クリァ手段及び同期式ロード手段を有する同期式カウンタ 411を用いることにより、任意の初期値及び終り値を設定することができる。

例えば第 98図に示すように、同期式カウンタ 411が同期クリア手段を有する場合、カウンタ部分では、同期式カウンタ 411、終り値判定用論理ゲート 412及びイネーブル信号用論理ゲート 416が環状に配線されると共に、初期化信号用論理ゲート 417 の出力端子が同期式カウンタ 411のクリア端子に接続される。すなわち、同期式カウンタ 411はィネーブル信号 Pと初期化信号 IN ITを入力し、カウント数を出力する。終り値判定用論理ゲート 412はカウント数を入力して、連動信号 BLK0を出力する。ィネーブル信号用論理ゲート 416は少なくとも 1つの入力端子に連動信号 BLK 0を入力して、イネ一ブル信号 Pを出力する。初期化信号用論理ゲート 417は連動信号 BL K 0及ぴィネーブル信号 Pを入力し、初期化信号 I N I Tを出力する。

例えば第 99図の場合、同期式カウンタ 411は型番 74163のアップカウンタを備え、出力信号 QA〜QDを用いて 0から 15までのカウント数を出力する。また、カウン夕用論理ゲート 422 a〜422 cが、それぞれ出力信号 Q A〜Q Cの負論理出力 Q A ' 〜QC 'を出力する。ィネーブル端子 Tはプルアップされ、ロード端子 LOADはプルアップされ、初期値用端子 A〜Dはプルダウンされている。これにより、ィネーブル信号 Pの電圧が Hi ghレベルであり、かつクリア信号 CLRが H i ghレベルである場合、クロック信号 CLKが立ち上がる度に、同期式カウンタ 411が出力するカウント数は 1 つずつ増える。さらに、ィネーブル信号 Pの電圧に関係なく、クリア信号 CLRが Low レベルである場合、クロック信号 CLKが立ち上がるならば、同期式カウン夕 411が出力するカウント数は 0になる。それ以外の場合、同期式カウンタ 411は動作しない。そこで第 98図に示すように、同期式カウンタ 411のカウント数が 5である場合、終り値判定用論理ゲート 412は連動信号 BLK0の電圧を H i g hレベルにする。さもなくば、連動信号 BLK0の電圧は Lowレベルである。分岐点 U1において、連動信号 B LK0はイネ一ブル信号用論理ゲート 416の入力端子のうちの少なくとも 1つに入力される。これにより、もし連動信号 BLK0が Lowレベルであれば、イネ一プル信号 Pは Hi ghレベルになる。したがって、カウント数が 5に到達するまで同期式カウンタ 41 1はカウント数を 1つずつ増やし、カウント数が 5に到達すると、同期式カウンタ 411 は停止する。分岐点 U4において、連動信号 BLK0は初期化信号用論理ゲート 417の入力端子のうち少なくとも 1つに入力される。さらに分岐点 Vにおいて、ィネーブル信号 Pは初期化信号用論理ゲート 417の入力端子のうち少なくとも 1つに入力される。これにより、もし連動信号 B L K 0及ぴィネーブル信号 Pが共に H i g hレベルであれば、初期化信号用論理ゲート 417は初期化信号 I N I Tは L owレベルになる。したがって、同期式カウンタ 411が停止し、連動信号 BLK1，、 BLK2，及び BLK1 ，が一旦 L OWレベルになれば、同期式カウンタ 411はカウント数を 0にして、動作を再開する。ここまでは連動式カウンタ 401単体の回路構成について説明してきた。以下では複数の連動式カウンタ 401が接続された場合に連動式カウンタ 401がお互いにどのように連動するのか、タイミングチャートを用いて説明する。

まず第 100図に示すように、 3つの連動式カウンタ 401 a〜401 cが接続された場合を考える。なお第 100図において、連動式カウンタ 401 &〜4010を1〇11と略記する。各々の連動式カウンタ 401 a〜401 cの連動信号 BLK0 'は残りの連動式カウンタ 401 a〜401 cの連動信号用論理ゲート 415に入力される。したがって連動信号用論理ゲート 415は 2入力論理ゲートであれば良い。これら 3つの連動式カウンタ 401 a~401 cが安定して動作しているとき、連動式カウンタ 401 aのタイミングチャートを第 101図に示す。なお、全ての連動式カウンタ 401 a〜401 cは対称的なので、残りの連動式カウンタ 401 b及び 401 cのタイミングチャートも同様である。

第 101図から明らかなように、連動式カウンタ 401 a〜401 cのカウント数が一致している場合には、ィネーブル信号用論理ゲート 416の出力が一瞬 H i ghレベルになるが、直ぐに Lowレベルに戻るため、同期式カウンタ 411は連続してカウントすることができる。したがって、連動式カウン夕 401 a〜401 cは同じカウント数を出力し続けることができる。

第 102図に示すように、連動信号 BLK1 'の位相が何らかの理由により進んだ場合、連動式カウンタ 401は連動信号 BLK1 'に関係なく動作する。したがって連動信号 BLK1 'はカウント数に対して影響しない。なお連動信号 BLK1 'を生成する連動式カウンタ 401は連動信号 BLK1 ，を連動信号 BLK0 '及び BLK2 'の位相に合わせるように動作する。

第 103図に示すように、連動信号 BLK2 'の位相が何らかの理由により遅れた場合、連動式カウンタ 401は連動信号 BLK0 ，の位相を連動信号 BLK 2 'の位相に合わせるように動作する。したがって連動信号 BLK 2 'が Lレベルになるまで、連動式力ゥンタ 401はカウント数として終り値を出力し続ける。

第 104図に示すように、連動信号 BLK1 'の位相が何らかの理由により進み、連動信号 BLK2 ，の位相が何らかの理由により遅れた場合、連動式カウンタ 401は連動信号 BLK0 'の位相を連動信号 BLK 2 'の位相に合わせるように動作する。したがって連動信号 BLK2 'が Lレベルになるまで、連動式カウンタ 401はカウント数として終り値を出力し続ける。

上記より、 3つの連動式カウンタ 401 a〜401 cは最もカウントが遅れているものにカウント数を合わせることが判る。このことは、終り値が異なる連動式カウンタ 401 が接続された場合にも成り立つ。したがって電源投入時、 3つの連動式カウンタ 401 a 〜401 cのカウント数が異なっていても、クロック信号の周期に終り値の最大数を掛け合わせた時間以内に 3つの連動式カウンタ 401 a〜401 cのカウント数が一致する。さて、第 96図及び第 98図に示すように、請求項 13及ぴ 14記載の発明に対応する連動式カウンタ 401の実施形態では、クロック信号 CLKは外部から供給される。したがって、第 100図から明らかなように、各々の連動式カウンタ 401は空間的に離れているので、各々の連動式カウンタ 401に供給されるクロック信号 CLKは、伝搬遅延時間のために必ずしも同時に立ち上がるとは限らない。特に複数連動式カウン夕 401が L S Iの広範囲に配置される場合、各々の連動式カウンタ 401に供給されるクロック信号 CLKの位相は確実にずれる。そこで以下では、クロック信号 CLKを外部から供給する代りに、連動式カウンタ 401が自らクロック信号 CLKを生成することにより、クロック信号 C LKの位相を調整する方法について説明する。

第 105図に示すように、請求項 15記載の発明に対応する連動式カウン夕 401の実施形態は、請求項 13記載の発明に対応する連動式カウンタ 401の実施形態と同期式発振回路 418から構成される。同様に、第 106図に示すように、請求項 16記載の発明に対応する連動式カウンタ 401の実施形態は、請求項 14記載の発明に対応する連動式カウンタ 401の実施形態と同期式発振回路 418から構成される。第 105図の場合、分岐点 Vにおいて、イネ一ブル信号 Pは同期式発振回路 418の SYNC端子に分配されると共に、同期式発振回路 418が生成するクロック信号 CLKが CLK端子から同期式カウンタ 411に供給される。第 106図の場合、分岐点 VIにおいて、イネ一ブル信号 Pは同期式発振回路 418の SYNC端子に分配されると共に、同期式発振回路 418が生成するクロック信号 CLKが CLK端子から同期式カウンタ 411に供給される。同期式発振回路 418は、 SYNC端子の電圧に応じてクロック信号 CLKの位相を変更するものである。以下では、同期式発振回路 418について詳細に説明する。

まず、第 107図に示す同期式発振回路 418は、リング発振器の変形であり、同期信号用ラッチ回路 431、 2個の発振用論理ゲート 432a、 432b、及びクロック信号増幅用論理ゲート 433から構成される。なお、同期信号用ラッチ回路 431は Dラッチであり、発振用論理ゲート 432a、 432b、及びクロック信号増幅用論理ゲート 43 3は NOTゲートである。同期信号用ラッチ回路 431及び発振用論理ゲート 432 a、 432 bは環状に配線される。すなわち、同期信号用ラッチ回路 431の Q '端子は発振用論理ゲート 432 aの入力端子に接続され、発振用論理ゲ一ト 432 aの出力端子は発振用論理ゲート 432 bの入力端子に接続され、発振用論理ゲート 432 bの出力端子は、分岐点 Hを介して同期信号用ラッチ回路 431の D端子に接続される。同期式発振回路 418の SYNC端子が同期信号用ラッチ回路 431の G端子に接続される。また発振用論理ゲート 432 bの出力端子は、分岐点 Hを介してクロック信号増幅用論理ゲート 4 33の入力端子に接続され、クロック信号増幅用論理ゲート 433がクロック信号 CLK を出力する。なお、クロック信号増幅用論理ゲート 433の入力端子は、同期信号用ラッチ回路 431、及び発振用論理ゲート 432 a、 432 bのうちのいずれの出力端子に接続されても良い。また必要に応じて複数のクロック信号増幅用論理ゲート 433が用いられても良い。もし SYNC端子が H i ghレベルであれば、同期信号用ラッチ回路 431 の D端子と Q '端子はそれぞれ NOTゲートの入力端子及び出力端子として機能する。つまり同期信号用ラッチ回路 431の Q '端子が出力する信号 QS 'は発振用論理ゲート 4 32 bの出力信号を反転する。さもなくば、同期信号用ラッチ回路 431の Q，端子は同期信号用ラッチ回路 431の D端子の電圧に関わらず現在の電圧を維持する。信号 QS ，は発振用論理ゲート 432 bの出力信号を遅延する。したがって、第 108図に示すように、 SYNC端子が H i ghレベルである場合、同期式発振回路 418は自励発振をする。一方 SYNC端子が Lowレベルである場合、同期式発振回路 418は自励発振を停止する。

ところで、第 107図に示す同期式発振回路 418の場合、自励発振の周期は同期信号用ラッチ回路 431、及び発振用論理ゲート 432 a、 432 bのスイッチング時間に依存するので、複数の同期式発振回路 418が生成するクロック信号 CLKの周期が全て一致するとは限らない。そこで同期信号用ラッチ回路 431、及び発振用論理ゲート 432 a, 432 bに CMOS (相補形金属酸化膜半導体）が用いられた場合、第 109図に示すように、分岐点 I及び Jの間を発振用抵抗 434aが接続し、分岐点 J及び Hの間を発振用コンデンサ 435が接続することによって、同期式発振回路 418は一定の周期で自励発振をすることができる。なお、発振用抵抗 434 aの抵抗値を Rオームとし、発振用コンデンサ 435の容量を Cファラッドとする。また発振用抵抗 34bは保護抵抗であり、発振用抵抗 434 bの抵抗値を R0オームとする。

次に、第 110図に示す同期式発振回路 418は、非安定マルチバイブレータの変形であり、同期信号用ラッチ回路 431、発振用論理ゲート 432、 2個の発振用抵抗 434 a、 434b, 2個の発振用コンデンサ 435 a、 435 b、及びクロック信号増幅用論理ゲート 4 3 3から構成される。なお、同期信号用ラッチ回路 4 3 1は Dラッチであり、発振用論理ゲ一ト 4 3 2は N ANDゲ一トであり、クロック信号増幅用論理ゲート 4 3 3 は NOTゲートである。同期信号用ラッチ回路 4 3 1発振用論理ゲート 4 3 2及び発振用コンデンサ 4 3 5 a、 4 3 5 bは環状に配線される。すなわち、同期信号用ラッチ回路 4 3 1の Q，端子は分岐点 Hを介して発振用コンデンサ 4 3 5 bの 1つの端子に接続され、発振用コンデンサ 4 3 5 bのもう 1つの端子は分岐点 Jを介して発振用論理ゲート 4 3 2の全ての入力端子に接続され、発振用論理ゲ一ト 4 3 2の出力端子は分岐点 K 1及び K 2を介して発振用コンデンサ 4 3 5 aの 1つの端子に接続され、発振用コンデンサ 4 3 5 aのもう 1つの端子は分岐点 Lを介して同期信号用ラッチ回路 4 3 1の D端子に接続される。さらに分岐点 L及び Hの間を発振用抵抗 4 3 4 aが接続し、分岐点 J及び K 2の間を発振用抵抗 4 3 4 bが接続する。なお、発振用抵抗 4 3 4 a、 4 3 4 bの抵抗値を共に Rオームとし、発振用コンデンサ 4 3 5 a , 4 3 5 bの容量を共に Cファラッドとする。同期式発振回路 4 1 8の S YN C端子が同期信号用ラッチ回路 4 3 1の G端子に接続される。また発振用論理ゲート 4 3 2の出力端子は、分岐点 1を介してクロック信号増幅用論理ゲート 4 3 3の入力端子に接続され、クロック信号増幅用論理ゲート 4 3 3がクロック信号 C L Kを出力する。なお、クロック信号増幅用論理ゲート 4 3 3の入力端子は、同期信号用ラッチ回路 4 3 1及び発振用論理ゲート 4 3 2のいずれの出力端子に接続されても良い。また必要に応じて複数のクロック信号増幅用論理ゲート 4 3 3が用いられても良い。この同期式発振回路 4 1 8のタイミングチャートは第 1 0 8図と同様である。

ここまでは、 S YN C端子の電圧を変化させることにより自励発振と停止を繰り返すいくつかの同期式発振回路 4 1 8について説明してきた。これらの同期式発振回路 4 1 8 は、クロック信号 C L Kに対して不要なパルスを発生することがないので、連動式カウン夕 4 0 1が同期回路を制御するのには都合が良い。しかしながら、クロック信号 C LKの周期がこれらの同期式発振回路 4 1 8の自励発振の周期に比べて極めて長くなる場合があるので、クロック信号 C L Kのジッターが問題となるような電子回路にとってこのようなクロック信号 C L Kは大変都合が悪い。そこで最後に、自励発振を継続するような同期式発振回路 4 1 8について説明する。

第 1 1 1図に示す同期式発振回路 4 1 8は、同期信号用フリップフロップ回路 4 3 6、同期信号増幅器 4 3 7、ループフィルタ 4 3 8、電圧制御発振器 4 3 9及びクロック信号増幅用論理ゲート 4 3 3から構成される。なお、同期信号用フリップフロップ回路 4 3 6 は Dフリップフロップであり、同期信号増幅器 4 3 7及びクロック信号増幅用論理ゲート 4 3 3は NOTゲートであり、ループフィルタ 4 3 8はラグ形ループフィルタであり、電圧制御発振器 4 3 9は、水晶振動子 4 4 3を用いたコルピッツ形発振回路の変形である。同期信号用フリップフロップ回路 4 3 6は、クロック信号増幅用論理ゲート 4 3 3が出力するクロック信号 C LKに同期して、 D端子に入力された同期式発振回路 4 1 8の S Y N C端子の電圧を記憶し、信号 Q Sとして出力する。同期信号増幅器 4 3 7は信号 Q Sを反転して、信号 S A 'を出力する。

ループフィルタ 4 3 8はループフィルタ用抵抗 4 4 1及びループフィル夕用コンデンサ

4 4 2力ら構成される。信号 S A，に含まれる高周波ノイズがループフィルタ用コンデンサ 4 4 2によって除去され、ループフィルタ 4 3 8は分岐点 Nから信号 V Cを出力する。なお、ループフィルタ用抵抗 4 4 1の抵抗値を R 3とし、ループフィルタ用コンデンサ 4 4 2の容量を C 3とする。また、除去されるノイズの周波数帯は時定数 R 3 C 3によって決定される。

電圧制御発振器 4 3 9は、発振用論理ゲート 4 3 2、水晶振動子 4 4 3、可変容量ダイオード 4 4 4、 3個の発振用抵抗 4 3 4 a〜4 3 4 c、及び 2個の発振用コンデンサ 4 3

5 a、 4 3 5 bから構成される。水晶振動子 4 4 3、発振用コンデンサ 4 3 5 a、 4 3 5 b、及び可変容量ダイオード 4 4 4は環状に配線される。すなわち、可変容量ダイオード 4 4 4のアノード端子がグラウンドに接続され、可変容量ダイオード 4 4 4のカゾード端子が分岐点 Hにおいて発振用コンデンサ 4 3 5 aの 1つの端子と接続され、発振用コンデンサ 4 3 5 aのもう 1つの端子が分岐点 J 1において水晶振動子 4 4 3の 1つの端子と接続され、水晶振動子 4 4 3のもう 1つの端子が分岐点 Kにおいて発振用コンデンサ 4 3 5 bの 1つの端子と接続され、発振用コンデンサ 4 3 5 bのもう 1つの端子がグラウンドに接続される。これにより L C回路が形成される。水晶振動子 4 4 3の 1つの端子が分岐点 J 1及び J 2において発振用論理ゲート 4 3 2の入力端子と接続され、発振用抵抗 4 3 4 bが、分岐点 L及び Kにおいて発振用論理ゲート 4 3 2の出力端子と水晶振動子 4 4 3のもう 1つの端子を接続する。これにより水晶振動子 4 4 3の発振が増幅される。発振用抵抗 4 3 4 aが分岐点 L及び J 2において発振用論理ゲート 4 3 2の出力端子と入力端子を接続する。これにより発振用論理ゲート 4 3 2の出力端子から発振用論理ゲート 4 3 2の入力端子、水晶振動子 4 4 3及び発振用コンデンサ 4 3 5 aに電流が供給される。発振用抵抗 4 3 4 cの 1つの端子が信号 V Cを入力し、発振用抵抗 4 3 4 cのもう 1つの端子が分岐点 Hにおいて可変容量ダイオード 4 4 4の力ソード端子と接続される。発振用抵抗 4

3 4 cは保護抵抗であり、信号 V Cの電圧を可変容量ダイオード 4 4 4の力ソード端子に加えることができる。したがって、信号 V Cの電圧が高ければ、可変容量ダイオード 4 4 4の容量は小さくなるので、電圧制御発振器 4 3 9の自励発振の周波数は高くなり、信号 V Cの電圧が 0ポルトに近ければ、可変容量ダイォード 4 4 4の容量は大きくなるので、電圧制御発振器 4 3 9の自励発振の周波数は低くなる。なお、発振用抵抗 4 3 4 a〜4 3

4 cの抵抗値を、それぞれ R l、 R 2及び R 0オームとし、発振用コンデンサ 4 3 5 a、 4 3 5 bの容量をそれぞれ C 1及び C 2ファラッドとする。

クロック信号増幅用論理ゲート 4 3 3は電圧制御発振器 4 3 9が出力する自励振動の波形を分岐点 Lから入力し、矩形波に増幅されたクロック信号 C L Kを出力する。クロック信号 C L Kは分岐点 Mにおいて同期信号用フリップフロップ回路 4 3 6のクロック端子に分配される。必要に応じて複数のクロック信号増幅用論理ゲ一ト 4 3 3が用いられても良い。

そこで第 1 1 2図に示すように、 S YN C端子の電圧が高いときに、第 1 1 1図の同期式発振回路 4 1 8はクロック信号 C LKの周期を短くすることができるので、この同期式発振回路 4 1 8はクロック信号 C L Kの位相を細かく調整することができる。もし電圧制御発振器 4 3 9が周波数を 2倍にすることができれば、隣接する連動式カウンタ 4 0 1が生成するク口ック信号 C L Kの位相差は Tラジアン、つまりクロック信号 C L Kの半周期以内に収めることができる。なお、第 1 1 1図ではループフィルタ 4 3 8としてラグ形ループフィルタが用いられているが、ラグ形ループフィルタの代りに、ラグ ·リード形ループフィルタ及びその変形が用いられても良い。また第 1 1 1図に示された電圧制御発振器 4 3 9の代りに、色々な電圧制御発振器 4 3 9が用いられ得る。この場合、電圧制御発振器 4 3 9を制御する電圧の範囲に応じて、同期信号増幅器 4 3 7の出力電圧が変更されなければならない。第 1 1 1図では同期信号増幅器 4 3 7として NO Tゲートが用いられているが、必要ならば〇 Pアンプが用いられる。

さて、請求項 1 3 - 1 6記載の発明に対応する連動式カウンタ 4 0 1の実施形態は、必ずしも第 1 0 0図のように他の全ての連動式カウンタ 4 0 1と接続される必要はない。そこで以下では、連動式カウンタ 4 0 1が規則的に配列された場合について説明する。第 1 1 3図に示すように、請求項 1 7記載の発明に対応する連動装置の実施形態は、正方格子状に配列された連動式カウンタ 4 0 1を隣接同士接続したネットワークである。この場合、連動信号用ラッチ回路 4 1 4の個数は 4となる。なお辺縁の連動式カウンタ 4 0 1において、接続先のない連動信号用ラッチ回路 4 1 4の入力はプルダウンされる。連動式カウンタ 4 0 1を正方格子状に配列する代りに、第 1 1 4図に示すように六角格子状に配列して隣接同士することもできる。このように連動式カウンタ 4 0 1が配置されることにより、全ての連動信号用信号線の長さがほぼ等しくなるので、連動式カウンタ 4 0 1は互いに連動し易くなる。したがって、パイプライン処理装置、 D S P (D i g i t a 1 S i g n a l P r o c e s s o r ) , シストリックアレイ、データフロープロセッサ、及び並列画像処理装置のように大規模で規則的なデジタル回路 4 0 2に対して、これらの二次元連動装置は、連動式カウンタ 4 0 1のカウント数、つまりクロック信号 CL K の分周信号を容易に供給することができる。

さらに、第 1 1 6図に示すように、三次元連動装置は、上述の正方格子状及び六角格子状に配列された連動式カウンタ 4 0 1を、三次元 S I技術を用いて複数重ね合わせたネットワークである。連動式カウンタ 4 0 1が正方格子状に配列した場合には、連動信号用ラッチ回路 4 1 4の個数は 6となり、連動式カウン夕 4 0 1が六角格子状に配列した場合には、連動信号用ラッチ回路 4 1 4の個数は 8となる。第 1 1 6図の場合、正方格子状に配列された連動式カウンタ 4 0 1のネットワークが 3個積層されており、各々の連動式カウンタ 4 0 1の連動信号が実線で表されている。なお、各々の連動式カウンタ 4 0 1の連動信号用ラッチ回路 4 1 4の入力端子のうち、隣接する連動式カウンタ 4 0 1と接続されていないものは、プルアップ又はプルダウンされているものとする。第 1 1 6図から明らかなように、各層の連動式カウンタ 4 0 1が重なり合うことにより、層間の連動信号の信号線の長さは等しく、しかも最短になる。したがって層間の配線材料を変更したり、又はディレイラインなどを用いることにより、層を跨ぐ連動信号の伝搬遅延時間は、層内の連動信号の伝搬遅延時間と等しくなるように容易に調整され得るので、異なる層の連動式カウンタ 4 0 1は互いに同期することができる。

さらに、第 1 1 7図に示すように、カウント数を分配するための連動装置は、正方格子状及び六角格子状に配列された連動式カウンタ 4 0 1のネットワークと、プロセッサ 1 0 1及び演算回路などのデジタル回路 4 0 2と、フォトダイオード及び AZD変換回路 2 0 4などのアナログ回路 4 0 3と、を三次元 L S Iの異なる層に実装する。第 1 1 7図の場合、正方格子状に配列された連動式カウンタ 4 0 1が第 2層及び第 5層に実装され、デジタル回路 4 0 2が第 1層、第 3層及び第 4層に実装され、アナログ回路 4 0 3が第 6層に実装されている。なお、第 1 1 7図において、実線は連動信号を表し、破線はカウント数を表す。また連動信号及びカウント数以外の信号線は省略されている。第 2層及び第 5層に実装された連動式カウンタ 4 0 1のうち、重なり合つたもの同士は互いの連動信号を入力するので、第 2層及び第 5層にある全ての連動式カウンタ 4 0 1は同じカウント数を生成することができる。さらに連動式カウンタ 4 0 1のネットワークがデジタル回路 4 0 2 及びアナログ回路 4 0 3と異なる層に実装され得るので、デジタル回路 4 0 2及ぴアナ口グ回路 4 0 3の配置によって連動式カウンタ 4 0 1の配置がずれることもなく、しかも連動信号の信号線が迂回することもない。さらに三次元 L S Iの各層の間にノイズ対策を施すことにより、連動式カウンタ 4 0 1はデジタル回路 4 0 2及びアナログ回路 4 0 3のノィズに影響されないので、連動式カウンタ 4 0 1は安定に動作する。同様に、デジタル回路 4 0 2及びアナログ回路 4 0 3は、これらの配置場所に関係なく、最短距離の連動式力ゥン夕 4 0 1からカウント数を入力することができる。このことは、 L S I設計者がデジタル回路 4 0 2及びアナログ回路 4 0 3の実装層内でカウント数の信号線を引き回す必要がないことを意味するので、この L S I設計者は、デジタル回路 4 0 2及びアナログ回路 4 0 3を任意の場所に配置しても、カウント数の伝搬遅延時間を一定範囲内に収めることができる。したがって、デジタル回路 4 0 2及びアナログ回路 4 0 3の設計も容易になる。特に、第 1 1 7図に示すような連動式カウン夕 4 0 1のネットワークは、正方格子状及び六角格子状に配列されたプロセッサ 1 0 1が一斉に処理したデータを垂直方向に向かってパイプライン処理するような、シストリックアレイ及び並列画像処理装置に対して効率よくカウント数、つまりクロック信号 C L Kの分周信号を供給することができる。ところで、請求項 1 7、三次元連動装置及びカウント数を分配するための連動装置を用いると、全ての連動式カウンタ 4 0 1は L S I全体に渡って同じカウント数を供給することができる。つまりこのカウント数を用いることにより、適当な信号が L S I全体に同時に分配されるように連動式信号分配回路が設計され得る。

第 1 1 8図に示すように、連動式信号分配回路は、信号分配用デコーダ 4 5 1によって連動式カウンタ 4 0 1のカウント数を復号することにより、複数の復号結果を生成する。さらにこれらの復号結果のうちの 2つがそれぞれ計時開始時刻及び計時終了時刻を表すとすると、信号分配用ラッチ回路 4 5 2が適当な信号 S I G I Nを入力した場合、信号分配用ラッチ回路 4 5 2は入力時刻から計時終了時刻まで信号 S I G I Nを記憶し、信号分配用論理ゲート 4 5 3が、計時開始時刻にだけ、信号分配用ラッチ回路 4 5 2によって記憶された信号 S I G I Nを信号分配用フリップフロップ回路 4 5 4に出力し、信号分配用フリップフロップ回路 4 5 4がクロック信号 C L Kに同期した信号 S I GOUT及び信号 S I GOUT 'を出力する。これにより、連動式信号分配回路は、任意の時間遅延した信号 S I G I Nから、クロック信号 C L Kに同期し、しかもクロック信号 C LKの周期の整数倍の時間だけアクティブである信号 S I G OUTを生成する。

例えば第 1 1 8図の場合、信号分配用デコーダ 4 5 1は、 0から 7までのカウント数を表す連動式カウンタ 401の 3つの出力 QA〜QCと、それらの負論理出力 Q A '〜Q C 'と、を入力し、 8つの NORゲートを用いて、 0から 7までのカウント数からそれぞれ 8つの復号結果を生成する。すなわち、 8つの NORゲートはそれぞれ複数（ここでは 3つ）の入力端子を備え、分岐マトリクス Xにおいて、連動式カウンタ 401の出力 Q A、 QB及び QCは、復号結果 0を出力する NORゲートに分配され、連動式カウン夕 4 01の出カ(3八 '、 QB¾t QC¾,復号結果 1を出力する NORゲートに分配され、連動式カウンタ 401の出力 QA、 QB，及び QCは、復号結果 2を出力する N〇Rゲートに分配され、連動式カウンタ 401の出力 QA '、 QB，及び QCは、復号結果 3を出力する NORゲートに分配され、連動式カウンタ 401の出力 QA、 QB及び QC，は、復号結果 4を出力する NORゲートに分配され、連動式カウンタ 401の出力 QA '、 QB 及び QC 'は、復号結果 5を出力する NORゲートに分配され、連動式カウンタ 401の出力 QA、 QB '及び QC 'は、復号結果 6を出力する NORゲートに分配され、連動式カウンタ 401の出力 QA '、 QB '及び QC，は、復号結果 7を出力する NORゲートに分配される。そこで、復号結果 0~ 7までの中から任意の 2つを選んで、それぞれ計時開始時刻及び計時終了時刻とすることにより、計時開始時刻が Hi ghレベルになってから計時終了時刻が Hi ghレベルになるまでの時間は、クロック信号 CLKの周期の 0倍から 7倍となる。さらに 8つの NOTゲートが、それぞれ復号結果 0から復号結果 7までを入力し、それぞれ負論理復号結果 0 '〜7 'までを出力する。したがって、負論理復号結果 0 ，〜7 ，までを用いることにより、計時開始時刻及び計時終了時刻は負論理で表すこともできる。

さて、第 118図の場合、計時開始時刻は負論理復号結果 3 'であり、計時終了時刻は復号結果 5である。そこで連動式信号分配回路が、負論理復号結果 3 'と復号結果 5を用いて任意の時間遅延した信号 S I G I Nから信号 S I GOUTを生成するために、まず信号分配用ラッチ回路 452は、 2つの入力端子のうちの 1つに信号 S I GINを入力し、信号 QS 'を出力する。信号分配用論理ゲート 453は、 2つの入力端子に出力信号 Q S，及び負論理復号結果 3 'を入力し、信号 J 3を出力する。信号分配用フリップフロップ回路 454は、 J端子に信号 J 3を入力し、 K端子に復号結果 5を入力する。また信号分配用フリップフロップ回路 454のクロック端子にクロック信号 CLKを入力しているので、信号分配用フリップフロップ回路 454は、クロック信号 CLKの立ち下がりに同期しながら、 Q端子から信号 S I GOUTを出力し、 Q，端子から信号 S I GOUT，を出力する。最後に、分岐点 Yにおいて、信号 S I GOUTが信号分配用ラッチ回路 45 2の 2つの入力端子のうちのもう 1つに分配される。以下では、第 119図のタイミングチャートを参照しながら、第 118図に示された連動式信号分配回路について説明する。まず、信号 S I G I Nが H i ghレベルになると、信号分配用ラッチ回路 452は信号 QS ，を Lowレベルにする。その後、信号 S I G I Nが L owレベルになったとしても、信号 S I GOUTが Hi ghレベルになるまで、信号 Q S，は Lowレベルのままである。信号 QS 'が Lowレベルになった後、負論理復号結果 3 'が Lowレベルの場合にのみ、信号分配用論理ゲート 453は信号 J 3を Hi ghレベルにする。つまり信号 S I GOUTが Hi ghレベルになった後、連動式カウンタ 401のカウント数が 3になつたならば、信号 J 3は Hi ghレべレになる。このとき信号分配用フリップフロップ回路 454の J端子が H i ghレベルになるので、信号 S I GOUTはクロック信号 CLKの立ち下がり時に H i ghレベルになる。また、信号 S I GOUTが信号分配用ラッチ回路 452に入力されるので、信号分配用ラッチ回路 452はリセットされ、信号 QS 'は H i ghレベルになる。この状態で連動式カウンタ 401のカウント数が 4になったとしても、信号分配用フリップフロップ回路 454の J端子及び K端子が共に L o wレベルになるので、信号 S I GOUTは Hi ghレベルのままである。しかしながら、連動式カウン夕 401のカウント数が 5になると、復号結果 5が Hi ghレベルになり、信号分配用フリップフロップ回路 454の K端子も H i ghレベルになる。つまり信号 S I GOUTはクロック信号 CLKの立ち下がり時に Lowレベルになる。第 119図から明らかなように、信号 S I G INが入力されると、復号結果 3 ，が Lowレベルである際にクロック信号 C L Kが立ち下がつた時刻から復号結果 5が H i g hレベルである際にクロック信号 C LKが立ち下がった時刻まで信号 S I GOUTが出力されている。そこでデジタル回路 4 0 2が L S Iの何処に配置されようとも、復号結果 5の立ち上がり時にデジタル回路 4 0 2は信号 S I GO UTを確実に入力することができる。このような機能はリセット信号、割込信号及び入出力信号など、既に設計されているデジタル回路 4 0 2を殆んど変更することなく 1つのシステム L S Iを組み込む場合には必要不可欠である。

この他に、第 1 2 0図に示すように、連動式信号分配回路は、分岐点 Zにおいて、復号結果 5が信号分配用ラッチ回路 4 5 2の 2つの入力端子のうちのもう 1つに分配されても良い。第 1 1 8図に示された連動式信号分配回路の場合、信号分配用ラッチ回路 4 5 2 は信号 S I GOUTによってリセットされる。したがって、信号 S I GOUTが H i g h レベルである際に信号 S I G I Nが H i g hレベルになったとしても、信号分配用ラッチ回路 4 5 2は信号 S I G I Nを記憶することができない。これに対して、第 1 2 0図に示された連動式信号分配回路の場合、信号分配用ラッチ回路 4 5 2は復号結果 5によってリセットされる。したがって、信号 S I GOUTが H i g hレベルである際に信号 S I G I Nが H i g hレベルになったとしても、復号結果 5が H i g hレベルでなければ、信号分配用ラッチ回路 4 5 2は信号 S I G I Nを記憶することができる。つまり、復号結果 5が H i g hレベルから L owレベルに変った直後に信号 S I G I Nが H i g hレベルになつたならば、信号分配用ラッチ回路 4 5 2は信号 S I G I Nを記憶することができる。そこで復号結果 5の代りに、信号分配用ラッチ回路 4 5 2の 2つの入力端子のうちのもう 1つに復号結果 4を入力すれば、信号 S I GOUTが H i g hレベルであったとしても、信号分配用ラッチ回路 4 5 2は信号 S I G I Nを記憶することができるようになる。

なお、第 1 1 8図及び第 1 2 0図の信号分配用デコーダ 4 5 1、信号分配用ラッチ回路

4 5 2及び信号分配用論理ゲート 4 5 3には NO Rゲートが用いられているが、 NAN Dゲートなどが用いられても良い。また、第 1 1 8図及び第 1 2 0図では、計時開始時刻及び計時終了時刻を表すためにそれぞれ負論理復号結果 3，及び復号結果 5が用いられているが、勿論他の復号結果及び負論理復号結果が用いられても良い。外部から適当な信号

5 I G I Nが入力されると、信号分配用ラッチ回路 4 5 2がこの信号を一旦記憶した後、信号分配用論理ゲート 4 5 3によって計時開始時刻に信号分配用フリップフ口ップ回路 4 5 4に入力される。信号分配用フリップフロップ回路 4 5 4はクロック信号に同期して入力信号を記憶し、計時終了時刻にリセットされる。これにより入力信号の伝搬遅延時間に関わらず、連動式信号分配回路は計時開始時刻前に到達した入力信号を計時開始時刻から計時終了時刻まで出力することができる。なお入力信号の論理が反転している場合には信号分配用ラッチ回路 4 5 2の前に論理ゲ一トを加えることにより、連動式信号分配回路は正常に動作することができる。

さて、ここまでは連動装置について説明してきた。そこで以下では、本発明のイメージセンサ 2 5 1の実施形態を挙げ、図面を参照して説明する。

第 1 2 1図及び第 1 2 2図に示すように、本発明におけるイメージセンサ 2 5 1は複数のセンサモジュール 2 5 2を備え、しかもこれらのセンサモジュール 2 5 2の各々が画素信号を出力する。つまり、このイメージセンサ 2 5 1はセンサモジュール 2 5 2の数だけ画素信号を並列に出力することができる。ここで、もしこれらのセンサモジュール 2 5 2 の各々が 1つの画素信号しか出力しなければ、このイメージセンサ 2 5 1は従来の画素並列型と同等になる。なお、第 1 2 1図及び第 1 2 2図において、 1個のセンサモジュール 2 5 2は SMと略記され、隣接するセンサモジュール 2 5 2同士の間隔は、見易くするために広くなつている。また、第 1 2 1図では、複数のセンサモジュール 2 5 2が格子状に配列されており、第 1 2 2図では、複数のセンサモジュール 2 5 2が六角格子状に配列されている。この他に、複数のセンサモジュール 2 5 2が直線状及び円形状に配列されても良いし、複数のセンサモジュール 2 5 2が任意の場所に配置されても良い。そこで以下では、イメージセンサ 2 5 1が電荷結合素子 2 6 3を用いる場合と、イメージセンサ 2 5 1 が CMO S技術だけで製造される場合と、の両方において、 1個のセンサモジュール 2 5 2が複数の画素信号を順次出力する方法について説明する。

まず、イメージセンサ 2 5 1が電荷結合素子 2 6 3を用いる場合、第 1 2 3図に示すように、 1画素を撮影する画素セル 2 5 3は少なくとも受光素子 2 6 1及び電荷転送ゲート 2 6 2から構成される。受光素子 2 6 1にはフォトダイオード、フォトトランジスタ及び HAR P (H i g h— g a i n A v a l a n c h e R u s h i n am o r p h o u s P h o t o c o n d u c t o r )膜が用いられ、必要に応じて電荷を蓄積するコンデンサ及び半導体スィッチが受光素子 2 6 1に付加される。電荷転送ゲート 2 6 2は半導体スィッチであり、画素セル 2 5 3に行選択信号が入力されたとき、電荷転送ゲート 2 6 2は導通する。これにより、受光素子 2 6 1が蓄えた電荷が画素セル 2 5 3から取り出される。そこで、第 1 2 4図に示すように、請求項 1 8記載の発明に対応するイメージセンサ 2 5 1の実施形態において、センサモジュール 2 5 2は複数の画素セル 2 5 3を格子状に配列する。第 1 2 4図では、全ての画素セル 2 5 3を一筆書でなぞるように電荷結合素子 2 6 3が S字状に配置され、これらの画素セル 2 5 3の各々において、電荷転送ゲート 2 6 2の出力端子が電荷結合素子 2 6 3に接続されている。また、電荷転送用駆動装置 2 6 4が、少なくとも 1本の行選択信号線 2 6 5を介して、全ての画素セル 2 5 3の電荷転送ゲート 2 6 2に行選択信号を供給すると共に、少なくとも 1本の電荷転送信号線 2 6 6 を介して、電荷結合素子 2 6 3に電荷転送信号を供給し、少なくとも 1個の受光素子 2 6 1から電荷結合素子 2 6 3に転送された電荷を、バケツリレー式にいずれか一端に転送させる。電荷結合素子 2 6 3が転送した電荷は順次出力増幅器 2 6 7に入力される。出力増幅器 2 6 7は入力した電荷を電圧に変換した後、画素信号として出力する。なお電荷転送用駆動装置 2 6 4は、イメージセンサ 2 5 1の用途に応じて、 1度に 1つの行選択信号だけをアクティブにすることもできるが、ここでは主に、電荷転送用駆動装置 2 6 4が全ての行選択信号を一斉にアクティブにする。これにより、電荷結合素子 2 6 3は全ての受光素子 2 6 1が蓄えた電荷をバケツリレー式に順次転送することができるので、センサモジュール 2 5 2は全ての受光素子 2 6 1から短時間に、しかも容易に電荷を取り出し、画素信号として順次出力することができる。さらに、電荷転送用駆動装置 2 6 4が、少なくとも 1本の電荷転送信号線 2 6 6を介して、電荷結合素子 2 6 3に電荷転送信号を供給した後、この電荷転送用駆動装置 2 6 4は画素同期信号を出力する。これにより、全てのセンサモジュール 2 5 2の外部から、全てのセンサモジュール 2 5 2の各々が画素信号を出力していることが判別され得る。

ところで、第 1 2 4図では、電荷結合素子 2 6 3が S字状に配置されていたが、第 1 2 5図に示すように、電荷結合素子 2 6 3は渦巻き状に配置されても良い。さらに複数の画素セル 2 5 3が六角格子状に配列された場合、電荷結合素子 2 6 3は第 1 2 6図に示すように渦巻き状に配置され得る。なお、第 1 2 6図では、 1個の画素セル 2 5 3は P Cと略記されている。これらのセンサモジュール 2 5 2では、電荷結合素子 2 6 3がセンサモジュール 2 5 2の辺縁に位置する画素セル 2 5 3の受光素子 2 6 1か、又は中心に位置する画素セル 2 5 3の受光素子 2 6 1か、から順番に電荷を取り出すことができるので、センサモジュール 2 5 2から複数の画素信号を受け取る電子回路が受け取る画素信号の数を制限するだけで、イメージセンサ 2 5 1は解像度を容易に変更することができる。

次に、イメージセンサ 2 5 1が CMO S技術だけ製造される場合、第 1 2 7図に示すように、 1画素を撮影する画素セル 2 5 3は少なくとも受光素子 2 6 1、電荷増幅器 2 7 1 及び行選択ゲート 2 7 2から構成される。受光素子 2 6 1にはフォトダイオード、フォトトランジスタ及び HAR P膜が用いられ、必要に応じて電荷を蓄積するコンデンサ及び半導体スィッチが受光素子 2 6 1に付加される。行選択ゲート 2 7 2は半導体スィッチであり、画素セル 2 5 3に行選択信号が入力されたとき、行選択ゲート 2 7 2は導通する。これにより、受光素子 2 6 1が蓄えた電荷が画素セル 2 5 3から取り出される。そこで、第 1 2 8図に示すように、請求項 1 9記載の発明に対応するイメージセンサ 2 5 1の実施形態において、センサモジュール 2 5 2は複数の画素セル 2 5 3を格子状に配列する。第 1 2 8図から明らかなように、このセンサモジュール 2 5 2の構成は一般的な CMO S 技術を用いたイメージセンサ 2 5 1の構成と同等である。第 1 2 8図では、 9個の画素セル 2 5 3は 3行 3列の行列に配列される。また、垂直シフトレジスタ 2 7 3及び水平シフトレジスタ 2 7 4には 3段の 1ビット循環シフトレジス夕が用いられ、それぞれ 1つの出力だけがアクティブになる。さらに水平シフトレジスタ 2 7 4がー巡した場合、垂直シフトレジスタ 2 7 3が 1回シフトする。したがって、垂直シフトレジスタ 2 7 3及び水平シフトレジスタ 2 7 4の組み合せにより、 9個の画素セル 2 5 3の中から 1個を選択することができる。詳しくは以下の通りである。

まず、垂直シフトレジスタ 2 7 3が第 1行の行選択信号をアクティブにした場合、第 1 行に位置する 3個の画素セル 2 5 3の行選択ゲート 2 7 2が導通するので、 3個の画素セル 2 5 3の各々において、受光素子 2 6 1に蓄えられた電荷は電荷増幅器 2 7 1によつて電圧に変換され、この電圧が行選択ゲート 2 7 2の出力端子から出力される。したがつて、第 1行に位置する 3個の画素セル 2 5 3が出力した電圧だけがそれぞれ 3本の垂直信号線 2 7 8を介して、 3個のノイズキャンセラ 2 7 5に入力される。一方で、第 2行及び第 3行に位置する 6個の画素セル 2 5 3の各々では、受光素子 2 6 1が電荷を蓄えている。各列のノイズキャンセラ 2 7 5には、同じ列に位置する 3個の画素セル 2 5 3の電荷増幅器 2 7 1及び行選択ゲート 2 7 2が発生するノイズを抑えるために、 CD S (相関二重サンプリング）回路が用いられる。水平シフトレジスタ 2 7 4が第 1列の列選択信号をアクティブにした場合、第 1列に位置するノイズキャンセラ 2 7 5が出力した電圧が出力増幅器 2 6 7に入力され、この出力増幅器 2 6 7がこの電圧を増幅した後、この出力増幅器 2 6 7は第 1行第 1列の画素セル 2 5 3に対応する画素信号を出力する。同様に、水平シフトレジスタ 2 7 4が第 2列及び第 3列の列選択信号をアクティブにした場合、出力増幅器 2 6 7はそれぞれ第 1行第 2列及び第 1行第 3列の画素セル 2 5 3に対応する画素信号を出力する。なお、水平シフトレジス夕 2 7 4は 1つの列を選択した後に、画素同期信号を出力する。これにより、出力増幅器 2 6 7が画素信号を出力していることがこのセンサモジュール 2 5 2の外部から判別され得る。次に、水平シフトレジスタ 2 7 4の出力がー巡したら、垂直シフトレジスタ 2 7 3は第 2行の行選択信号をアクティブにする。最後に、垂直シフトレジスタ 2 7 3は第 3行の行選択信号をアクティブにして、その後水平シフトレジスタ 2 7 4の出力が一巡したら、垂直シフトレジス夕 2 7 3は第 1行の行選択信号をアクティブにする。これにより、垂直シフトレジスタ 2 7 3及び水平シフトレジス夕 2 7 4は全ての画素セル 2 5 3を順次選択することができるので、センサモジュール 2 5 2は全ての画素信号を出力することができる。

なお、第 1 2 8図では、 9個の画素セル 2 5 3が格子状に配列されているが、勿論複数の画素セル 2 5 3が六角格子状に配列されても良い。この場合、行選択信号線 2 6 5及び列選択信号線 2 7 7と、垂直信号線 2 7 8及び水平信号線 2 7 9は、それぞれ、これらの画素セル 2 5 3の配置に合わせてジクザグに配線されるか、又は 1 2 0度の角度で交わるように配線される。

最後に、 1個のセンサモジュール 2 5 2を 9 0度回転させることにより、このセンサモジュール 2 5 2の行及び列が入れ替わる。勿論、垂直シフトレジスタ 2 7 3及び水平シフトレジスタ 2 7 4も同様に入れ替わる。したがって、請求項 1 8及び 1 9記載の発明に対応するイメージセンサ 2 5 1の実施形態には、行と列が入れ替わったイメージセンサ 2 5 1も含まれる。

ここまでは、複数のセンサモジュール 2 5 2が L S Iの実装面に実装される場合について説明してきた。当然のことながら、これらのセンサモジュール 2 5 2の各々から出力される画素信号用の信号線及び画素同期信号用の信号線も同一実装面に配線される。しかしながら、この場合、これらのセンサモジュール 2 5 2が実装されるイメージセンサ 2 5 1 の場所によって、画素信号用の信号線の配線長及び画素同期信号用の信号線の配線長はそれぞれ異なり、しかも全ての受光素子 2 6 1の開口率が低くなる。そこで以下では、三次元し S I技術を用いて、全ての画素信号及び画素同期信号がイメージセンサ 2 5 1の裏面に出力されるイメージセンサ 2 5 1について説明する。

まず、第 1 2 9図及び第 1 3 0図に示すように、全てのセンサモジュール 2 5 2の各々は、イメージセンサ 2 5 1の背面から画素信号及び画素同期信号を出力する。この画素信号用の信号線及び画素同期信号用の信号線の配線は、イメージセンサ 2 5 1の基板に穴を開け、さらにその穴の中に銅などの金属を充填する三次元 L S I技術を用いて実現される。第 1 2 9図及び第 1 3 0図から明らかなように、イメージセンサ 2 5 1の設計者は、全てのセンサモジュール 2 5 2から出力される全ての画素信号用の信号線の配線長及び全ての画素同期信号用の信号線の配線長を、それぞれ等しくすることができる。しかもこの設計者は、センサモジュール 2 5 2の実装面に画素信号用の信号線及び画素同期信号用の信号線を配線する必要がないので、この設計者は、センサモジュール 2 5 2の実装面積を小さくし、さらに隣接するセンサモジュール 2 5 2同士の間隔を狭くすることができる。したがって、この設計者は、イメージセンサ 2 5 1に多数のセンサモジュール 2 5 2を配列することができる。

ところで、三次元 L S I技術を用いることにより、 1個のセンサモジュール 2 5 2自体が複数の層から構成され得る。例えば、第 1 3 1図に示すように、 1個のセンサモジユール 2 5 2は、電荷結合素子 2 6 3が S字状に配置された第 1層と、格子状に配列された複数（ここでは 9個）の電荷転送ゲート 2 6 2、電荷転送用駆動装置 2 6 4及び出力増幅器 2 6 7が実装された第 2層と、複数（ここでは 9個）の受光素子 2 6 1が格子状に配列された第 3層と、から構成される。このセンサモジュール 2 5 2において複数の信号以下のように配線される。なお、第 1 3 1図では、電源線、グラウンド線、クロック信号線及びリセット信号線などは省略されている。

まず第 2層では、複数（ここでは 3本）の行選択信号線 2 6 5が、それぞれ各行に位置する複数（ここでは 3個）の電荷転送ゲート 2 6 2を貫くように配線され、少なくとも 1 本の電荷転送信号線 2 6 6が全ての電荷転送ゲート 2 6 2に沿って S字状に配線される。次に第 1層では、電荷結合素子 2 6 3が電荷転送ゲート 2 6 2に沿って S字状に配置されている。このとき、電荷転送信号線 2 6 6が電荷結合素子 2 6 3と重なるように、第 2 層が第 1層に積層され、電荷転送信号線 2 6 6から電荷結合素子 2 6 3の上面に向けて、複数の信号線が配線され、さらに複数の電荷転送ゲート 2 6 2の各々から電荷結合素子 2 6 3の側面に向けて、信号線が配線される。次に、第 1層の電荷結合素子 2 6 3の末端から第 2層の出力増幅器 2 6 7に向けて信号線が配線され、出力増幅器 2 6 7が出力する画素信号用の信号線が第 1層を貫く。同様に、電荷転送用駆動装置 2 6 4が出力する画素同期信号用信号線が第 1層を貫く。最後に、全ての受光素子 2 6 1の各々が、対応する電荷転送ゲート 2 6 2と重なるように、第 3層が第 2層に積層され、全ての受光素子 2 6 1の各々から対応する電荷転送ゲート 2 6 2に向けて信号線が配線される。これにより、 1個のセンサモジュール 2 5 2において、信号線の総配線長が短くなるばかりか、受光素子 2 6 1の開口率が高くなり、しかもイメージセンサ 2 5 1において、全ての受光素子 2 6 1 が均等に配置され得る。なお、第 1 3 1図に示すように、受光素子 2 6 1及び電荷転送用駆動装置 2 6 4などが実装された層と異なる層に、電荷結合素子 2 6 3が実装されることにより、イメージセンサ 2 5 1の設計者は複数の L S I製造技術を容易に組み合せることができる。しかも検査済の複数のセンサモジュール 2 5 2をイメージセンサ 2 5 1の基板の上に格子状に積層することにより、この設計者はイメージセンサ 2 5 1の歩留まりを上げることもできる。さらに、全ての電荷転送信号線 2 6 6にディレイラインが用いられ、出力増幅器 2 6 7が接続された電荷結合素子 2 6 3の末端から電荷転送用駆動装置 2 6 4がパルス信号を供給することにより、出力増幅器 2 6 7が接続された電荷結合素子 2 6 3の末端からもう一方の末端に向けて電荷転送信号が順番に伝搬するので、電荷結合素子 2 6 3に蓄えられた電荷は、出力増幅器 2 6 7が接続された電荷結合素子 2 6 3の末端に向けて、バケツリレー式に転送される。

加えて、第 1 3 2図に示すように、 1個のセンサモジュール 2 5 2は、格子状に配列された複数（ここでは 9個）の行選択ゲート 2 7 2、垂直シフトレジスタ 2 7 3、水平シフトレジスタ 2 7 4、複数（ここでは 3個）のノイズキャンセラ 2 7 5、複数（ここでは 3 個）の列選択ゲート 2 7 6及び出力増幅器 2 6 7が実装された第 1層と、複数（ここでは 9個）の電荷増幅器 2 7 1が格子状に配列された第 2層と、複数（ここでは 9個）の受光素子 2 6 1が格子状に配列された第 3層と、から構成される。このセンサモジュール 2 5 2において複数の信号線が以下のように配線される。なお、第 1 3 2図では、電源線、グラウンド線、クロック信号線及びリセット信号線などは省略されている。

まず第 1層では、複数（ここでは 3本）の行選択信号線 2 6 5が、垂直シフトレジスタ 2 7 3から、それぞれ各行に位置する複数（ここでは 3個）の行選択ゲート 2 7 2を貫くように配線され、複数（ここでは 3本）の垂直信号線 2 7 8が、それぞれ各列に位置する複数（ここでは 3個）の行選択ゲート 2 7 2を貫くように、それぞれ複数のノイズキャンセラ 2 7 5に向けて配線されている。次に、これらのノイズキャンセラ 2 7 5からそれぞれ各列に位置する複数の列選択ゲート 2 7 6に向けて複数の信号線が配線され、さらに水平シフトレジス夕 2 7 4からこれらの列選択ゲート 2 7 6に向けて複数（ここでは 3本）の列選択信号線 2 7 7が配線される。また、水平信号線 2 7 9がこれらの列選択ゲート 2 7 6を貫くように、出力増幅器 2 6 7に向けて配線される。このとき、全ての電荷増幅器 2 7 1の各々が、対応する行選択ゲート 2 7 2と重なるように、第 2層が第 1層に積層され、これらの電荷増幅器 2 7 1の各々から対応する行選択ゲート 2 7 2の上面に向けて信号線が配線される。次に、出力増幅器 2 6 7が出力する画素信号用の信号線が第 1層の背面に達する。同様に、水平シフトレジスタ 2 7 4が出力する画素同期信号用の信号線が第 1層の背面に達する。最後に、全ての受光素子 2 6 1の各々が、対応する電荷増幅器 2 7 1と重なるように、第 3層が第 2層に積層され、全ての受光素子 2 6 1の各々から対応する電荷増幅器 2 7 1に向けて、信号線が配線される。これにより、 1個のセンサモジユール 2 5 2において、信号線の総配線長が短くなるばかりか、受光素子 2 6 1の開口率が高くなり、しかもイメージセンサ 2 5 1において、全ての受光素子 2 6 1が均等に配置され得る。

さて、ここまでは、三次元 L S I技術を用いて、全てのセンサモジュール 2 5 2が背面から複数の画素信号及び複数の画素同期信号を出力するイメージセンサ 2 5 1について説明してきた。以下では、全てのセンサモジュール 2 5 2が出力する複数の画素信号を複数のデジタル回路 4 0 2が並列に処理した後、これらのデジタル回路 4 0 2が複数の画素データに変換するイメージセンサ 2 5 1について説明する。

第 1 3 3図に示すように、請求項 2 0記載の発明に対応するイメージセンサ 2 5 1の実施形態は、二次元格子状に配列された複数のデジタル回路 4 0 2が実装された第 1層と、二次元格子状に配列された複数の AZD変換回路 2 0 4が実装された第 2層と、二次元格子状に配列された複数のセンサモジュール 2 5 2が実装された第 3層と、から構成され、全ての A/D変換回路 2 0 4が、それぞれ対応するデジタル回路 4 0 2の上に積層され、さらに全てのセンサモジュール 2 5 2が、それぞれ対応する AZD変換回路 2 0 4の上に積層される。また、全てのセンサモジュール 2 5 2の各々から、対応する A/D変換回路 2 0 4に向けて、画素信号用の信号線が配線され、全ての AZD変換回路 2 0 4の各々から、対応するデジタル回路 4 0 2に向けて、 nピットの画素データを送信する η本の信号線が配線され、全てのセンサモジュール 2 5 2の各々力 ^ら、対応するデジタル回路 4 0 2 に向けて、画素同期信号用の信号線が配線される。したがって、これらの信号線は全て交差せず、しかも全ての A/D変換回路 2 0 4が常時独立に画素信号を nビットの画素デー夕に変換する。なお第 1 3 3図では、全てのデジタル回路 4 0 2、全ての A/D変換回路 2 0 4及び全てのセンサモジュール 2 5 2が、それぞれ格子状に配列されているが、勿論これらは六角格子状に配列されても良い。加えて、第 1 3 3図では、電源線、グラウンド線、クロック信号線、リセット信号線及び割り込み信号線などは省略されている。

さて、クロック信号がイメージセンサ 2 5 1全体に供給される場合、全てのデジタル回路 4 0 2の各々は、シフトレジスタ及びシリアルパラレル変換回路などを用いることにより、画素同期信号に合わせて、対応するセンサモジュール 2 5 2が順番に出力する全ての画素信号を画素データとして受信することができる。最後に、このデジタル回路 4 0 2 は、画像処理を行った結果を結果データとして出力することができる。このとき、このデジタル回路 4 0 2が、隣接するデジタル回路 4 0 2と少なくとも 1つの画素データを通信すれば、このデジタル回路 4 0 2は複雑な画像処理を行うことができる。

ところで、全てのセンサモジュール 2 5 2の各々が多数の受光素子 2 6 1を有するならば、対応するデジタル回路 4 0 2の実装面積は大きくなるので、このデジタル回路 4 0 2 は、プロセッサ 1 0 1及び 1組の大容量のメモリ 1 0 2を有することができる。したがつて、全てのデジタル回路 4 0 2の各々において、 1組のメモリ 1 0 2は、対応するセンサモジュール 2 5 2が生成した全ての画素信号を画素データとして記憶することができ、しかもプロセッサ 1 0 1は、これらの画素デ一夕を参照して画像処理をすることができる。この際、プロセッサ 1 0 1がこれらの画^ '一夕から、メモリ書き換え用同期信号、記憶データ及びメモリアドレスを生成することができれば、プロセッサ 1 0 1は 1組のメモリ 1 0 2中の記憶データを容易に変更することもできる。したがって、イメージセンサ 2 5 1中の全てのセンサモジュール 2 5 2に、メモリ書き換え用同期信号、記憶データ及びメモリアドレスを含む光が照射されれば、全てのデジタル回路 4 0 2において 1組のメモリ 1 0 2中の記憶データが一斉に書き換えられ得る。そこで以下では、少なくとも 1個のセンサモジュール 2 5 2にメモリ書き換え用同期信号、記憶データ、メモリアドレスの情報を含む光が照射されることにより、少なくとも 1個のデジタル回路 4 0 2において、プロセッサ 1 0 1が 1組のメモリ 1 0 2中の記憶データを変更する方法について説明する。まず、第 1 3 4図に示すように、イメージセンサ 2 5 1中の全てのデジタル回路 4 0 2の各々が、プロセッサ 1 0 1、 1組のメモリ 1 0 2及び外部と通信をするためのコントローラ 1 0 3を備え、プロセッサ 1 0 1がアドレスバス 5 1を介して 1組のメモリ 1 0 2 及びコントローラ 1 0 3を選択し、データパス 5 2を介して 1組のメモリ 1 0 2及びコントロ一ラ 1 0 3と通信するものとする。このとき、プロセッサ 1 0 1及びコントローラ 1 0 3にはクロック信号が供給され、さらにプロセッサ 1 0 1は読み出し（READ)信号及び書き込み（WRITE)信号のような制御信号を 1組のメモリ 1 0 2及びコントローラ 1 0 3に送信する。なお、プロセッサ 1 0 1及び 1組のメモリ 1 0 2には汎用品が用いられても良い。勿論、 1組のメモリ 1 0 2は三次元 L S I技術を用いて積層された多数のメモリ素子から構成されても良い。特に、このメモリ 1 0 2の少なくとも 1部にフラッシュメモリ及び MR AM (M a g n e t i c R a n d o m A c c e s s M e mo r y ) のような不揮発性メモリが用いられた場合、このメモリ 1 0 2のこの部分は常時プログラムを記憶しておくことができる。

一方で、第 1 3 5図に示すように、コントローラ 1 0 3は、アドレスバッファ 5 3、ァドレスデコーダ 5 4、データバッファ 5 5、フラグエンコーダ 5 9、ステータスレジスタ 6 0、前入力デ一夕レジスタ 6 1、結果データレジスタ 6 2、前入力シフトレジスタ 6 8 及び前入力カウン夕 6 9を有する。アドレスバッファ 5 3はアドレスパス 5 1を介してプ口セッサ 1 0 1からアドレスを受信する。アドレスデコーダ 5 4はこのアドレスを復号することにより、前入力データレジスタ 6 1及びステータスレジスタ 6 0を選択する。デ一タバッファ 5 5はデータバス 5 2を介してプロセッサ 1 0 1とデータを通信する。プロセッサ 1 0 1が読み出し信号を出力したときだけ、このデータバッファ 5 5は内部データパス 5 6からデータパス 5 2にデータを出力する。コントローラ 1 0 3が複数の画素デー夕を入力した場合、前入力シフトレジスタ 6 8が画素同期信号に同期しながら、これらの画素データを順次格納すると共に、前入力カウンタ 6 9が画素同期信号の数を数える。ただし、この前入力カウン夕 6 9はアップカウンタでもダウンカウンタでも良い。前入力シフトレジスタ 6 8が全て（ここでは 9つ）の画素データを格納したときに、前入力カウンタ 6 9は前入力送達 (FRONT INPUT SEND)を 1にし、フラグエンコーダ 5 9に出力する。このフラグエンコーダ 5 9は、前入力送達を含むステータス（STATUS)信号を常時生成し、さらにステータスレジスタ 6 0に出力すると共に、クロック信号に同期しながら、前入力データレジスタ 6 1及びステ一タスレジスタ 6 0にトリガ一信号を出力する。これにより、前入力デ一夕レジスタ 6 1中の全て（ここでは 9個）のレジスタは、このトリガ一信号に同期しながら、それぞれ 9個の画素データを格納すると共に、ステータスレジス夕 6 0は、このトリガ一信号に同期しながら、ステータス信号を格納する。そこでァドレスデコーダ 5 4がプロセッサ 1 0 1からアドレスを受信したとき、アドレスデコーダ 5 4は、前入力データレジスタ 6 1中の全てのレジスタ及びステータスレジスタ 6 0のうちの 1つを選択することができ、この選択されたレジスタから内部デ一夕パス 5 6に向けて画素データ又はステータスが出力される。したがって、プロセッサ 1 0 1は画素データ又はステータスを読み込むことができる。なお、アドレスデコーダ 5 4がステータスレジスタ 6 0を選択した場合、フラグエンコーダ 5 9がステータス中の前入力送達を一端 0 にする。これにより、プロセッサ 1 0 1がステータス中の前入力送達を検査するだけで、コントローラ 1 0 3が全ての画素デ一夕を入力したかどうかプロセッサ 1 0 1は判別することができる。最後に、プロセッサ 1 0 1がコントローラ 1 0 3に結果デ一タを書き込む場合、プロセッサ 1 0 1は、結果データレジスタ 6 2のアドレスをアドレスパス 5 1に出力し、さらに結果データをデ一夕パス 5 2に出力する。アドレスデコーダ 5 4がこのアドレスを復号して結果デ一夕レジスタ 6 2を選択することにより、結果データレジスタ 6 2 は内部データバス 5 6から結果データを入力することができる。ここでプロセッサ 1 0 1 が書き込み信号を出力することにより、フラグエンコーダ 5 9がこの書き込み信号を入力し、トリガー信号を生成するので、結果データレジスタ 6 2は、入力した結果データを保持することができる。保持された結果データは結果データレジスタ 6 2から外部に出力される。なお、フラグエンコーダ 5 9は、トリガー信号を生成した後、必要にじて結果送達（RESULT SEND)を出力することができるものとする。この結果送達は、画素同期信号と同様に、結果データが出力されていることを示すものである。

さて、第 1 3 6図に示すように、全てのセンサモジュール 2 5 2が実装されたイメージセンサ 2 5 1の表面に、ディスプレイ及ぴレ一ザ装置のような光源 2 9 1が光を照射する。これにより、全てのデジタル回路 4 0 2の各々において、コントローラ 1 0 3が、画素同期信号に合わせて、対応するセンサモジュール 2 5 2の全ての受光素子 2 6 1が受光した光を複数の画素データとして順次入力する。さらに、少なくとも 1個のデジタル回路 4 0 2において、プロセッサ 1 0 1がこれらの画素データを 1組のメモリ 1 0 2に記憶した後、プロセッサ 1 0 1が、これらの画素データからメモリ書き換え用同期信号、記憶データ及びメモリァドレスを生成し、さらにこのメモリ書き換え用同期信号に応じて、このメモリアドレスにこの記憶データを格納する。プロセッサ 1 0 1が 1組のメモリ 1 0 2 中の 1つの記憶データを書き換えるためのメモリ書き換えルーチンは第 1 3 7図のようになる。以下、このメモリ書き換えル一チンについて説明する。

ステップ 8 0 0 1で、プロセッサ 1 0 1は、プロセッサ 1 0 1のレジスタ中のデータを 1組のメモリ 1 0 2に退避して、プロセッサ 1 0 1のレジスタを初期化する。

ステップ 8 0 0 2で、プロセッサ 1 0 1は、コントローラ 1 0 3からステータスを入力する。

ステップ 8 0 0 3で、プロセッサ 1 0 1は、ステータス中の前入力送達を判定する。もし前入力送達が 1であれば（ステップ 8 0 0 3 : YE S ), ステップ 8 0 0 4に移行する。さもなくば（ステップ 8 0 0 3 ： N〇）、ステップ 8 0 1 0に移行する。

ステップ 8 0 0 4で、プロセッサ 1 0 1は、コントローラ 1 0 3から全ての画素データを 1つずつ読み込んで、 1組のメモリ 1 0 2に順次格納する。

ステップ 8 0 0 5で、プロセッサ 1 0 1は、 1組のメモリ 1 0 2に格納された複数の画素データから少なくとも 1ピットのメモリ書き換え用同期信号を生成する。

ステップ 8 0 0 6で、プロセッサ 1 0 1は、メモリ書き換え用同期信号を判定する。もしメモリ書き換え用同期信号が 1であれば（ステップ 8 0 0 6 ： Y E S ) , ステップ 8 0 0 7に移行する。さもなくば（ステップ 8 0 0 6 : NO )、ステップ 8 0 1 0に移行する。ステップ 8 0 0 7で、プロセッサ 1 0 1は、 1組のメモリ 1 0 2に格納された複数の画素データから少なくとも 1ビットの記憶データを生成する。

ステップ 8 0 0 8で、プロセッサ 1 0 1は、 1組のメモリ 1 0 2に格納された複数の画素データから少なくとも 1ビットのメモリアドレスを生成する。

ステップ 8 0 0 9で、プロセッサ 1 0 1は、生成された記憶データを生成されたメモリアドレスに格納する。このとき、このメモリアドレスには適当なオフセットアドレスが加えられても良い。

ステップ 8 0 1 0で、プロセッサ 1 0 1は、 1組のメモリ 1 0 2に退避されたデータをプロセッサ 1 0 1のレジスタに復元し、このメモリ書き換えルーチンを終了する。

なお、ステップ 8 0 0 5において、プロセッサ 1 0 1が 2ビット以上のメモリ書き換え用同期信号を生成できる場合、複数のデジタル回路 4 0 2の各々に適当な識別番号が割り振られるものとする。このときステップ 8 0 0 6において、これらのデジタル回路 4 0 2 が、それぞれメモリ書き換え用同期信号と自分の識別番号を比較することにより、これらのデジタル回路 4 0 2は、現在照射されている光が自分用の記憶データを含んでいるのか判断することができる。したがって、全てのセンサモジュール 2 5 2の受光素子 2 6 1に光源 2 9 1から同じ光が照射されたとしても、特定のデジタル回路 4 0 2の 1組のメモリ 1 0 2に記憶された記憶データだけを変更することができる。

この他に、第 1 3 6図では、格子状に配列された複数のセンサモジュール 2 5 2、格子状に配列された複数の AZD変換回路 2 0 4及び格子状に配列された複数のデジタル回路 4 0 2が積層されているが、勿論、 1個のセンサモジュール 2 5 2、 1個の A/D変換回路 2 0 4及び 1個のデジタル回路 4 0 2が L S I中の任意の位置に配置されても良い。さらにこれらが L S Iの 1つの実装面に配置されても良い。

ところで、第 1 3 7図に示されたメモリ書き換えルーチンの場合、少なくとも 1個のデジタル回路 4 0 2において、プロセッサ 1 0 1は定期的にコントローラ 1 0 3を監視しなければならない。したがって、常に光信号が入力されるような受信装置としてイメージセンサ 2 5 1が利用される場合、このメモリ書き換えルーチンは適しているけれども、常にメモリ 1 0 2中のプログラムを書き換える必要がない一般的なイメージセンサ 2 5 1の用途では、このメモリ書き換えルーチンのォ一パーヘッドが大きくなるばかりか、入力された画像によってメモリ書き換え信号が勝手に生成されてしまう可能性もある。しかしながら、もしプロセッサ 1 0 1が少なくとも 1つのメモリ書き換え信号を入力することができれば、メモリ書き換えルーチンのォ一バーヘッドは小さくなるし、さらに入力された画像によってメモリ書き換え信号が勝手に生成されることはない。そこで、少なくとも 1つのメモリ書き換え信号がイメージセンサ 2 5 1に入力された際に、全てのセンサモジュール 2 5 2が実装されたイメージセンサ 2 5 1の表面に、ディスプレイ及びレーザ装置のような光源 2 9 1が光を照射する。ただし、 1つのメモリ書き換え信号が全てのデジタル回路 4 0 2のプロセッサ 1 0 1に入力されても良いし、複数のイメージ書き換え信号のうちいずれか 1つが複数のデジタル回路 4 0 2のプロセッサ 1 0 1に入力されても良い。メモリ書き換え信号は一種の割り込み信号であり、このメモリ書き換え信号がプロセッサ 1 0 1 に入力されたときに、プロセッサ 1 0 1は、 1組のメモリ 1 0 2中に記憶されたメモリ書き換えル一チンに従って、プログラムなど 1組のメモリ 1 0 2中の記憶データを書き換える。これにより、少なくとも 1つのメモリ書き換え信号を入力した 1個のデジタル回路 4 0 2では、プロセッサ 1 0 1が、これらの画素デ一夕からメモリ書き換え用同期信号、記 '慮データ及びメモリアドレスを生成し、さらにこのメモリ書き換え用同期信号に応じて、このメモリアドレスにこの記憶データを格納する。メモリ書き換え信号がプロセッサ 1 0 1に入力された際に、プロセッサ 1 0 1が 1組のメモリ 1 0 2中の少なくとも 1つの記憶データを書き換えるためのメモリ書き換えルーチンは第 1 3 8図のようになる。以下、このメモリ書き換えルーチンについて説明する。

ステップ 8 1 0 1で、プロセッサ 1 0 1は、プロセッサ 1 0 1のレジスタ中のデータを 1組のメモリ 1 0 2に退避して、プロセッサ 1 0 1のレジスタを初期化する。

ステップ 8 1 0 2で、プロセッサ 1 0 1は、コントローラ 1 0 3からステータスを入力する。

ステップ 8103で、プロセッサ 101は、ステータス中の前入力送達を判定する。もし前入力送達が 1であれば（ステップ 8103 : YES), ステップ 8104に移行する。さもなくば（ステップ 8103 : NO)、ステップ 8102に移行する。

ステップ 8104で、プロセッサ 101は、コントローラ 103から全ての画素データを 1つずつ読み込んで、 1組のメモリ 102に順次格納する。

ステップ 8105で、プロセッサ 101は、 1組のメモリ 102に格納された複数の画素デ一夕から少なくとも 1ピットのメモリ書き換え用同期信号を生成する。

ステップ 8106で、プロセッサ 101は、メモリ書き換え用同期信号を判定する。もしメモリ書き換え用同期信号が 1であれば（ステップ 8106： YES), ステップ 81 07に移行する。さもなくば（ステップ 8106 : NO)、ステップ 8102に移行する。ステップ 8107で、プロセッサ 101は、 1組のメモリ 102に格納された複数の画素データから少なくとも 1ビットの記'慮データを生成する。

ステップ 8108で、プロセッサ 101は、 1組のメモリ 102に格納された複数の画素データから少なくとも 1ビットのメモリアドレスを生成する。

ステップ 8Ί 09で、プロセッサ 101は、生成された記憶データを生成されたメモリアドレスに格納する。このとき、このメモリアドレスには適当なオフセットアドレスが加えられても良い。

ステップ 8110で、プロセッサ 101は、メモリ書き換え信号を判定する。もしメモリ書き換え信号が 1であれば（ステップ 8110 ： YES), ステップ 8102に移行する。さもなくば（ステップ 8110 : N〇）、ステップ 8111に移行する。

ステップ 8111で、プロセッサ 101は、 1組のメモリ 102に退避されたデータをプロセッサ 101のレジス夕に復元し、このメモリ書き換えルーチンを終了する。

さて、ここまでは、プロセッサ 101が 1組のメモリ 102中の少なくとも 1つの記憶データを書き換えるためのメモリ書き換えルーチンについて説明してきた。上述のように、このメモリ書き換えルーチンのステップ 8005、 8007及び 8008において、プロセッサ 1 0 1は 1組のメモリ 1 0 2中の複数の画素データから、それぞれメモリ書き換え用同期信号、記憶データ及びメモリアドレスを生成しなければならない。そこで以下では、 1個のセンサモジュール 2 5 2が 3 X 3の受光素子 2 6 1を有する際に、対応するデジタル回路 4 0 2のプロセッサ 1 0 1が 1組のメモリ 1 0 2中の複数の画素データから 2ビットのデジタル情報を生成する方法について説明する。

まず、プロセッサ 1 0 1は、光源 2 9 1からこのセンサモジュール 2 5 2に照射された光を二値の画素データとして扱うものとする。したがって、対応するデジタル回路 4 0 2 の 1組のメモリ 1 0 2に格納される 9つの画素データの組み合せの数は 2の 9乗 = 5 1 2通りである。次に、光源 2 9 1がセンサモジュール 2 5 2の 9個の受光素子 2 6 1にそれぞれ異なる強さの光を照射できるように、光源 2 9 1とセンサモジュール 2 5 2が配置されるものとする。したがって、対応するデジタル回路 4 0 2の 1組のメモリ 1 0 2には、実際に 5 1 2パターンの画素データが格納され得る。最後に、光源 2 9 1がセンサモジュール 2 5 2に照射する光は縞模様であるものとする。したがって、センサモジュール 2 5 2が受光する縞の幅は、 0〜3画素となる。このとき、センサモジュール 2 5 2が、光源 2 9 1が照射する光を横倒しや上下逆さまに受光したとしても、さらに 1組のメモリ 1 0 2に格納される 9つの画素データのうち 1つが間違ったとしても、プロセッサ 1 0 1 は正確にデジタル情報を生成しなければらない。そこでプロセッサ 1 0 1が、 1組のメモリ 1 0 2に格納された 9つの画素デ一夕を、第 1 3 9図及び第 1 4 0図に示す 7 4パターンの画素データと比較することにより、プロセッサ 1 0 1は 1である画素データの割合が 0、 1 / 3 , 2 3及び 1である 4グループの中から 1つを正確に選ぶことができる。つまりプロセッサ 1 0 1は 2ビットのデジタル情報を生成することができる。なお、第 1 3 9図及び第 1 4 0図では、黒い四角が 0を表し、白い四角が 1を表すものとする。また第 1 3 9図（a )は 1である画素データの割合が 0である 1つのパターンの画素デ一タを示し、第 1 3 9図（b ) 〜（ i )は 1である画素データの割合が 1 Z 3である 3 6パターンの画素データを示し、第 1 4 0図（a ) ~ ( h )は 1である画素データの割合が 2 / 3である 3 6パターンの画素データを示し、第 1 4 0図（ i )は 1である画素データの割合が 1である 1つのパターンの画素データを示す。

なお、ここではプロセッサ 1 0 1が光源 2 9 1から照射された光を二値の画素データとして扱う場合について説明したが、勿論プロセッサ 1 0 1がこの光を複数ピットの画素データとして扱うことができるように、光源 2 9 1及びセンサモジュール 2 5 2が配置されることにより、プロセッサ 1 0 1は 2ビット以上のデジタル情報を生成することができる。さらに光源 2 9 1が、正方形、三角形、十字のように縞模様よりも複雑なパターンを出力することにより、プロセッサ 1 0 1は 2ビット以上のデジタル情報を生成することができる。特にセンサモジユーリレ 2 5 2が多数の受光素子 2 6 1を有すれば、プロセッサ 1 0 1は、位置ずれ及びノイズによる誤動作を防ぎながら、 2ビット以上のデジタル情報を生成することができる。

ところで、センサモジュール 2 5 2は、原色フィルタを用いることにより、赤、緑及び青を検知したり、さらには補色フィルタを用いることにより、シアン、マジェンダ、イエロー及び緑を検知することができる。この他に、受光素子 2 6 1に焦電素子を用いることにより、センサモジュール 2 5 2は赤外線を検知することもできる。そこでカラー映像のような複数の帯域を含む光を光源 2 9 1がセンサモジュール 2 5 2に照射することにより、対応するデジタル回路 4 0 2の 1組のメモリ 1 0 2は、受光素子 2 6 1の数に帯域数を掛け合わせた数の画素データを格納することができる。例えば、 3 X 3の受光素子 2 6 1を有するセンサモジュール 2 5 2に原色フィル夕が取り付けられた場合、プロセッサ 1 0 1は、前述の方法に従い、 6ビットのデジタル情報を生成することができる。勿論、赤、緑及び青の 3つの帯域がそれぞれメモリ書き換え用同期信号、記憶データ及びメモリアドレスに割り当てられることにより、プロセッサ 1 0 1は 2ビットのメモリ書き換え用同期信号、 2ビットの記憶データ及び 2ビットのメモリアドレスを生成することもできる。さて、第 1 3 6図に示したように、ディスプレイのような光源 2 9 1を用いた場合、第 1 3 9図及び第 1 4 0図のようなパターンの光をイメージセンサ 2 5 1の全てのセンサモジュール 2 5 2に照射するためには、この光源 2 9 1は高解像度の画像を表示しなければならない。しかしながら、もし光源 2 9 1が干渉縞を発生させることができれば、この光源 2 9 1は、第 1 3 9図及び第 1 4 0図のようなパターンの光を簡単にイメージセンサ 2 5 1の全てのセンサモジュール 2 5 2に照射することができる。例えば、第 1 4 1図に示すように、透過型の回折格子 2 9 3が用いられた場合、光源 2 9 1によって照射された単波長の光は、レンズ 2 9 2により平行波に変換され、さらにこの回折格子 2 9 3に照射されることにより、この回折格子 2 9 3は、各々の縞の幅が極めて細い干渉縞を発生させることができる。したがって、イメージセンサ 2 5 1の全てのセンサモジュール 2 5 2 は、縞の幅が同じ光を受光することができる。なお、光の波長が変更されるか、光の入射角度が変更されるか、又は回折格子 2 9 3のスリットの幅が変更されることにより、干渉縞の各々の縞の幅は変更される。第 1 4 2図に示すように、反射型の回折格子 2 9 3が用いられた場合でも、イメージセンサ 2 5 1の全てのセンサモジュール 2 5 2は縞の幅が同じ光を受光することができる。さらに第 1 4 3図に示すように、ハーフミラーなどを用いて光導波路 2 9 4中に回折格子 2 9 3が形成された場合、光源 2 9 1が発生したレーザ光線のような同位相の光が光導波路 2 9 4に入射することにより、この回折格子 2 9 3は、鎬の幅が極めて細い干渉縞を発生させることができる。したがって、イメージセンサ 2 5 1の全てのセンサモジュール 2 5 2は縞の幅の同じ光を受光することができる。

次に本件発明の前記実施形態から把握できる請求項以外の技術的思想を、その効果とともに説明する。

第一の発明は、請求項 3又は 4記載の視覚装置であって、前記位置/大きさ Z傾き検出手段における少なくとも 1個の前記配列演算ユニットの各々が、 8近傍の前記配列演算ュニットだけと通信することと、を特徴とする視覚装置である。前記位置/大きさノ傾き検出手段は 8近傍処理のみを実行するので、前記視覚装置は高速に移動元重複情報画像を生成することができる。なお、前記位置 Z大きさノ傾き検出手段が前記二値画像として形成エッジ情報画像を入力する場合、前記位置 Z大きさ傾き検出手段が出力する傾き角度は前記物体の輪郭線に対して法線方向になる。したがって本発明は、前記形成エッジ情報画像に対して効率よく前記輪郭線の前記法線方向を求めることができるので、複数の前記物体の前記形の検出に関する諸問題が好適に解決される。第二の発明は、請求項 2 0記載のイメージセンサにおいて、少なくとも 1個の前記デジタル回路が、プロセッサ、 1組のメモリ及びコントローラを備え、前記コントローラが、前記画素同期信号に合わせて、対応する前記 AZD変換回路から全ての前記画素データを入力する手段と、全ての前記画素データが入力されたかどうか判別して、判別結果を出力する手段と、前記判別結果を保持する手段と、全ての前記画素データを保持する手段と、前記プ口セッサが出力するアドレスによって、全ての前記画素データ及び前記判別結果のうちの 1つのデータを選択する手段と、選択された 1つの前記データを出力する手段と、を有することにより、少なくとも 1個の前記デジタル回路において、前記プロセッサが、前記コントローラが保持した全ての前記画素データのうちの少なくとも 1つを 1組の前記メモリに記憶させることを特徴とするィメ一ジセンサである。少なくとも 1個の前記デジタル回路は、前記プロセッサ、 1組の前記メモリ及び前記コントローラを備えているので、前記プロセッサは 1組の前記メモリに記憶されたプログラムを実行することができる。本発明では、複数の前記デジタル回路が前記プロセッサ、 1組の前記メモリ及び前記コントローラを備えることにより、複数の前記プロセッサがそれぞれ独立に、対応する 1 組の前記メモリに全ての前記画素データを記憶させ、しかも並列に画像処理を実行することができるので、画像処理に関する諸問題が好適に解決される。

第三の発明は、第二の前記発明に記載のイメージセンサにおいて、少なくとも 1個の前記プロセッサが、定期的にメモリ書き換えルーチンを実行し、前記メモリ書き換えル一チンが、前記コントローラが入力した全ての前記画素データを 1組の前記メモリに記憶する手段と、 1組の前記メモリに記憶された少なくとも 1つの前記画素データをメモリ書き換え用同期信号に変換する手段と、 1組の前記メモリに記憶された少なくとも 1つの前記画素データを記憶データに変換する手段と、組の前記メモリに記憶された少なくとも 1つの前記画素データをメモリアドレスに変換する手段と、前記記憶データを 1組の前記メモリの前記メモリアドレスに記'慮する手段と、を有することにより、少なくとも 1個の前記デジタル回路において、前記プロセッサが、前記メモリ書き換え用同期信号に合わせて、 1組の前記メモリの前記メモリアドレスに前記記憶データを記憶することを特徴とするイメージセンサである。本発明は、ポーリング中の前記プロセッサが、前記メモリ書き換え用同期信号に合わせて、 1組の前記メモリの前記メモリァドレスに前記記憶データを記憶するためのアルゴリズムの実施形態である。もし 1つの前記センサモジュールが多数の前記受光素子を有していれば、例えば、全ての前記受光素子に前記光が殆んど照射されない場合と、全ての前記受光素子に強い前記光が照射され場合と、半分の前記受光素子に前記光が殆んど照射されず、かつ残りの半分の前記受光素子に強い前記光が照射される場合と、全ての前記受光素子に強い前記光及び弱い前記光が交互に照射される場合と、のように、前記光のパターンが前記メモリ書き換え用同期信号、前記記憶デ一夕及び前記メモリアドレスを表すことができる。

第四の発明は、第二の前記発明に記載のイメージセンサにおいて、少なくとも 1個の前記プロセッサが、少なくとも 1つのメモリ書き換え信号を入力した際に、メモリ書き換えルーチンを実行し、前記メモリ書き換えルーチンが、前記コントローラが入力した全ての前記画素データを 1組の前記メモリに記憶する手段と、 1組の前記メモリに記憶された少なくとも 1つの前記画素データをメモリ書き換え用同期信号に変換する手段と、 1組の前記メモリに記憶された少なくとも 1つの前記画素データを記憶データに変換する手段と、 1組の前記メモリに記憶された少なくとも 1つの前記画素データをメモリァドレスに変換する手段と、前記記憶データを 1組の前記メモリの前記メモリァドレスに記憶する手段と、を有することにより、少なくとも 1個の前記デジタル回路において、前記プロセッサが少なくとも 1つのメモリ書き換え信号を入力した際に、前記プロセッサが、前記メモリ書き換え用同期信号に合わせて、 1組の前記メモリの前記メモリアドレスに前記記憶デー夕を記憶することを特徵とするイメージセンサである。本発明は、割り込み機能を有する前記プロセッサが、前記メモリ書き換え用同期信号に合わせて、 1組の前記メモリの前記メモリアドレスに前記記憶データを記憶するためのアルゴリズムの実施形態である。もし 1つの前記センサモジュールが多数の前記受光素子を有していれば、例えば、全ての前記受光素子に前記光が殆んど照射されない場合と、全ての前記受光素子に強い前記光が照射され場合と、半分の前記受光素子に前記光が殆んど照射されず、かつ残りの半分の前記受光素子に強い前記光が照射される場合と、全ての前記受光素子に強い前記光及び弱い前記光が交互に照射される場合と、のように、前記光のパターンが前記メモリ書き換え用同期信号、前記記憶データ及び前記メモリアドレスを表すことができる。

以上、本実施形態を説明したが、本発明は上述の実施形態には限定されることはなく、当業者であれば種々なる態様を実施可能であり、本発明の技術的思想を逸脱しない範囲において本発明の構成を適宜改変できることは当然であり、このような改変も、本発明の技術的範囲に属するものである。

産業上の利用可能性

請求項 1及び 2記載の発明によれば、画像認識手段 2 9及び環境理解手段 3 1を除く全ての手段が局所処理によって実現され得る。したがってイメージセンサ 2 5 1の製造者は、二次元格子状に配列された複数の配列演算ユニット 1 0 0から構成されるデータ処理装置 1 1 0を実現する L S I (大規模集積回路）を製造し、この L S Iを必要な数だけ積層することにより、動画像中の少なくとも 1個の物体の位置、大きさ、形、色及びテクスチヤを簡単に、しかも高速に検出するイメージセンサ 2 5 1を実現することができる。また、この製造者は、システム L S I技術を用いて、画像認識手段 2 9及び環境理解手段 3 1を実現する汎用プロセッサをこのイメージセンサ 2 5 1に実装することができる。したがって、このイメージセンサ 2 5 1が必要に応じて環境地図だけを出力することができるので、この環境地図を受信するコンピュータシステムは、負荷を軽減することができる。なお、本発明は人間の脳の視覚機能に極めて類似しているので、本発明は人間の脳の視覚機能の解明に大いに有用である。

請求項 3記載の発明によれば、本発明は、従来フーリエ変換及びァフィン変換などの大域処理によって検出されていた物体の形を、局所並列画像処理を実行するだけで検出することができる。したがって本発明は、画像圧縮及びパターン認識などの膨大な計算量を必要とする画像処理を高速化することができる。請求項 3及び請求項 4記載の発明によれば、位置 Z大きさ傾き検出手段 4 4及び位置 Z大きさ Z形検出手段 4 5を有する本発明は、近傍サイズを変更することにより、二値画像における少なくとも 1個の物体に対して、形とテクスチャのいずれかを検出することができる。したがって本発明の利用者は、近傍サイズが異なる複数の位置 Z大きさ傾き検出手段 4 4及び近傍サイズが異なる複数の位置大きさ形検出手段 4 5からなる複数の組み合せを用意することにより、二値画像中の一定範囲の大きさの物体の形及びテクスチヤを一斉に検出することができる。

請求項 5記載の発明によれば、本発明は画素単位で並列に処理を行うことにより、形成エッジ情報画像 1 1 5から物体の位置及び形を検出することができる。しかも物体の大きさ及び傾きが事前に判らなくても本発明は物体の形を求めることができる。視覚装置 2はビデオカメラで撮影された動画像のフレーム画像若しくはデジタルカメラで撮影されたりスキャナで取り込まれた静止画像から、複数の物体を認識するための前処理にも利用され、動画像及び静止画像に対するパターン認識装置を高速、かつ安価に実現することができる。 3 6個以上の移動元傾き重複情報 1 8 7を出力するので、本発明から移動元傾き重複情報画像 1 8 8を入力するシステムは、必要があれば移動元傾き重複情報画像 1 8 8から物体の大きさを抽出することができる。

請求項 6記載の発明によれば、本発明は画素単位で並列に処理を行うことにより、形成エッジ情報画像 1 1 5から物体の位置及び形を検出することができる。しかも物体の大きさ及び傾きが事前に判らなくても本発明は物体の形を求めることができる。本発明はビデォカメラで撮影された動画像のフレーム画像若しくはデジタル力メラで撮影されたりスキヤナで取り込まれた静止画像から、複数の物体を認識するための前処理にも利用され、動画像及び静止画像に対するパターン認識装置を高速、かつ安価に実現することができる。配列演算ユニット 1 0 0が物体の検出結果だけを出力するので、本発明から物体の検出結果を入力するシステムは、通信機構を単純にすることができる。

請求項 7記載の発明によれば、各々の非線形振動子が外乱として重複情報 1 3 1を入力するので、本発明は、従来の視覚装置 2に比べて、二値画像によって区分される少なくとも 1つの物体領域 141を背景領域から高速に分離することができる。したがってィメ一ジセンサ 251の設計者は、高速なイメージセンサ 251を設計することができる。請求項 8及び 9記載の発明によれば、配列演算ユニット 100は、受信した計算データを最大でも 2方向にしか転送せず、しかもその多くは 1方向だけで良い。つまりプロセッサ 101が計算データをコントローラ 103に書き込む際に、プロセッサ 101がコントローラ 103に待たされる確率は低くなる。しかも配列演算ユニット 100は計算データの転送負荷を分散させることができるので、配列演算ユニット 100は計算デ一タを効率よく転送することができる。

請求項 10及び 11記載の発明によれば、仮想配列演算ユニット 105は、受信した計算データを最大でも 2方向にしか転送せず、しかもその多くは 1方向だけで良い。つまりプロセッサ 101が計算データをコントローラ 103に書き込む際に、プロセッサ 101 がコントローラ 103に待たされる確率は低くなる。さらに仮想配列演算ユニット 105 に含まれる配列演算ユニット 100の数が増えれば増えるほど、プロセッサ 101は計算データをコントローラ 103に書き込まなくなるので、仮想配列演算ユニット 105は計算データを効率よく転送することができる。

請求項 12記載の発明によれば、複数のコントローラ 103が 1方向に計算デ一夕を転送する際に、転送回数に関わらず、プロセッサ 101は計算データを 1度だけ書き込むだけで良い。しかもプロセッサ 101が転送回数を 1つずつ増す必要もなければ、コントローラ 103が加算器を備える必要もない。したがって視覚装置 2は計算データを効率よく転送することができる。

請求項 13〜16記載の発明によれば、連動式カウンタ 401は、位相が異なる複数の連動信号を入力したとしても、連動式カウンタ 401は、これらの連動信号の中から最も位相が遅れたものを選んで連動信号を生成すると共に、連動信号の位相に合わせたカウント数を出力することができる。したがって、複数の連動式カウンタ 401が LS I (La r e S c a l e I n t eg r a t ed C i r cu i t)全体に分散されたとしても、全ての連動式カウンタ 401が互いに連動信号を通信するならば、全ての連動式カウン夕 4 0 1の連動信号の位相は最も遅れたものに一致し、これらの連動式カウン夕 4 0 1のカウント数も一致する。これらのカウント数はクロック信号の整数倍の時間を表しているので、これらの連動式カウンタ 4 0 1は、 L S I全体に同一の夕イマ信号を供給することができる。また、これらのカウント数はクロック t号の分周信号となるので、これらの連動式カウンタ 4 0 1は L S I全体に同一の分周信号も供給することができる。一方で、近年の L S Iの大規模化及びクロック信号の高速化により、 L S Iには消費電力の低減が求められているので、 L S I設計者は L S Iの部分毎に細かくクロック制御をしなければならない。しかしな力ら、長距離配線による伝搬遅延時間の顕在化及びクロックスキュ一の問題により、 L S I設計者は、クロック信号を単純に分周しただけでは夕イミング設計を行うことが困難になってきている。そこで本発明を用いることにより、 L S I 設計者は、高周波数のクロック信号に対応した L S Iを容易に設計することができるようになる。

請求項 1 7記載の発明によれば、連動装置は、連動信号の配線量を抑えながら、パイプライン処理装置、 D S P (D i g i t a 1 S i g n a l P r o c e s s o r )、シストリックアレイ、データフロープロセッサ、及び並列画像処理装置など大規模になればなるほど性能が向上する並列システムの全体に、クロック信号に同期した分周信号及びタイマ信号を供給することができるので、 L S I設計者は伝搬遅延時間の問題を回避しながら大規模な並列システムを設計することができる。特に、請求項 1 5及び 1 6記載の連動式カウンタ 4 0 1を用いた場合、これらの連動式カウンタ 4 0 1はクロック信号を生成するので、 L S I設計者は、 L S Iの外部からクロック信号を供給する必要がなくなる。しかも、これらの連動式カウンタ 4 0 1が生成するクロック信号と、これらの連動式カウンタ 4 0 1に隣接する連動式カウンタ 4 0 1が生成するクロック信号との間の位相差は、 2 ττラジアン、つまりクロック信号の 1周期以内である。そこで連動式カウンタ 4 0 1がクロック信号を N分周して、 N分周信号を生成した場合、隣接する連動式カウンタ 4 0 1 が生成する N分周信号の位相差は、 2 π/Νラジアン以下、つまりクロック信号の 1周期以内である。つまり、連動式カウン夕 4 0 1が高周波数のクロック信号を生成し、しかも Nが大きくなればなるほど、 N分周信号の位相差は 0ラジアンに近づく。したがって、 L S I設計者は、高周波のクロック信号を用いた L S Iを容易に設計できるようになる。請求項 1 8及び請求項 1 9記載の発明によれば、イメージセンサ 2 5 1の解像度が高くなればなるほど、センサモジュール 2 5 2の数を増やすことにより、 1個のセンサモジュール 2 5 2の画素数がイメージセンサ 2 5 1の画素数に比べて十分に少なくなるので、イメージセンサ 2 5 1の設計者はセンサモジュール 2 5 2を容易に設計することができる。しかもイメージセンサ 2 5 1の製造者は、 L S I積層技術を用いて、検査済のセンサモジュール 2 5 2だけを基板の上に配列することによりイメージセンサ 2 5 1を短期間に、しかも高い歩留まりで製造することができる。したがって、 L S I製造者は、人間の網膜に匹敵する 1億画素以上のイメージセンサ 2 5 1を容易に製造することができる。また、本発明に対応したイメージセンサ 2 5 1の実施形態は、一般的なイメージセンサ 2 5 1に比べて短時間に全ての画像信号を取り出すことができ、しかも画素並列なィメ一ジセンサ 2 5 1に比べて少ない信号線しか必要としない。したがって、視覚装置 2において格子状に配列された複数の仮想配列演算ユニット 1 0 5は、本発明に対応したイメージセンサ 2 5 1の実施形態を用いることにより、それぞれ必要な画素信号だけを短時間に受信することができる。

請求項 2 0記載の発明によれば、 1個のセンサモジュール 2 5 2と、対応する AZD変換回路 2 0 4の間の信号線の配線長が短くなるので、イメージセンサ 2 5 1に対するノィズの影響が抑えられる。特に請求項 2 0記載の発明の場合、三次元 L S I技術を用いることにより、 1個のセンサモジュール 2 5 2と、対応する AZD変換回路 2 0 4の間の信号線と、 1個の AZD変換回路 2 0 4と、対応するデジタル回路 4 0 2の間の信号線と、の総配線長が短かくなり、しかも互いに交わらないので、イメージセンサ 2 5 1に対するノィズの影響が最大限抑えられる。また、 AZD変換回路 2 0 4の数はセンサモジュール 2 5 2の数と等しいので、イメージセンサ 2 5 1の画素数が多くなつたとしても、イメージセンサ 2 5 1の設計者は、センサモジュール 2 5 2における受光素子 2 6 1の数を増やすことにより、 A/D変換回路 2 0 4の数を少なくすることができる。したがって、ィメージセンサ 2 5 1の設計者は、 AZD変換回路 2 0 4が出力するデジタル信号のビット数を多くすることにより、高精細のイメージセンサ 2 5 1を設計することができる。さらに L S I製造者は、人間の視神経を直接しかも並列に刺激する 1億画素以上のイメージセンサ 2 5 1を容易に製造することができる。

Claims

請求の範囲

1 . 複数のデジタル画像からなる動画像中の少なくとも 1個の物体に対して、

複数の前記デジタル画像を順次記憶する第一の画像記憶手段と、

複数の前記デジタル画像から粗ェッジ情報画像を生成するェッジ情報生成手段と、前記デジタル画像を用いて前記粗エッジ情報画像を形成エッジ情報画像に形成するエツジ情報形成手段と、

前記形成エッジ情報画像から前記デジタル画像における少なくとも 1個の前記物体の位置、大きさ及び形を検出することにより、形大きさ情報画像を生成する幾何解析手段と、を有し、

前記幾何解析手段が、

前記形成エッジ情報画像から傾き大きさ情報画像を生成する位置/大きさ Z傾き検出手段と、

前記形成ェッジ情報画像及び前記傾き大きさ情報画像から前記形大きさ情報画像を生成する位置ノ大きさノ形検出手段と、

を有することを特徴とする視覚装置。

2 . 複数のデジタル画像からなる動画像中の少なくとも 1個の物体に対して、

複数の前記デジタル画像から粗エッジ情報画像を生成するエッジ情報生成手段と、前記デジタル画像を用いて前記粗エッジ情報画像を第一の形成エッジ情報画像に形成する第一のエッジ情報形成手段と、

第一の前記形成ェッジ情報画像を構成する第一の形成ェッジ情報によって区分される少なくとも 1個の前記物体の位置及び大きさを検出することにより、第一の重複情報画像を生成する位置 Z大きさ検出手段と、

複数の非線形振動子を用いることにより、第一の前記形成ェッジ情報によって区分される少なくとも 1個の前記物体の少なくとも 1つの物体領域を表す物体領域画像を生成する物体/背景分離手段と、

前記物体領域画像を所定期間記憶する第二の画像記憶手段と、

を有し、

第一の前記重複情報画像を構成する全ての第一の重複情報が、それぞれ対応する前記非線形振動子に外乱として入力されることにより、前記物体/背景分離手段が前記デジタル画像の背景領域から少なくとも 1つの前記物体領域を分離することを特徴とする視覚装置。

3 . 二次元格子状に配列された複数の配列演算ユニットから構成される少なくとも 1個のデータ処理装置を含む視覚装置であって、

二値画像から傾き大きさ情報画像を生成する位置/大きさノ傾き検出手段と、前記二値画像及び前記傾き大きさ情報画像から形大きさ'膚報画像を生成する位置 Z大きさ Z形検出手段と、

を有し、

前記形大きさ情報画像の各画素を構成する形大きさ情報が、前記二値画像における少なくとも 1個の物体の形及び大きさを表すことにより、前記形大きさ情報画像が前記物体の位置、前記大きさ及び前記形を表すことを特徴とする視覚装置。

4. 二次元格子状に配列された複数の配列演算ュニットから構成される少なくとも 1個のデータ処理装置を含む視覚装置であって、

二値画像から傾き大きさ情報画像を生成する位置/大きさ/傾き検出手段と、前記二値画像及び前記傾き大きさ情報画像から形大きさ情報画像を生成する位置 Z大きさ/形検出手段と、

を有し、

前記形大きさ情報画像の各画素を構成する形大きさ情報が、前記二値画像における少なくとも 1個の物体のテクスチャに対する形及び大きさを表すことにより、前記形大きさ情報画像が前記物体の前記テクスチャを表すことを特徵とする視覚装置。

5 . 二次元格子状に配列された複数の配列演算ュニットから構成される 1個のデータ処理装置を含む視覚装置であって、複数の前記配列演算ユニットの各々において、

前記配列演算ユニットを初期化する手段と、

入力すべき二値情報又は傾き大きさ情報がなければ処理を終了する手段と、前記二値情報及び前記傾き大きさ情報を入力する手段と、

前記二値情報及び前記傾き大きさ情報を分離する手段と、

前記二値情報を重複情報に変換する手段と、

前記傾き大きさ情報を移動元傾き重複情報に変換する手段と、

前記重複情報を表す重複情報画像の帯域画素値の近傍から重心を計算し、前記重心から計算した移動量を移動量画像の帯域画素値に画像化する手段と、

傾き及び移動元毎に、移動元傾き重複情報を表す移動元傾き重複情報画像の帯域画素値の各々を前記移動量に従い移動位置に移動する手段と、

前記重複情報画像の前記帯域画素値を前記移動量に従い前記移動位置に移動する手段と、

前記傾き及び前記移動元毎に、

前記移動元傾き重複情報画像の前記帯域画素値の各々を、移動してきた前記移動元傾き重複情報画像の前記帯域画素値の全ての合計と、

移動してきた前記移動元傾き重複情報画像の前記帯域画素値のうち、前記傾き大きさ情報に対応する値と、

の合計に更新する手段と、

前記重複情報画像の前記帯域画素値を、移動してきた前記重複情報画像の前記帯域画素値の全ての合計に更新する手段と、

前記移動元傾き重複情報画像の前記帯域画素値の各々を出力する手段と、

を備えたことを特徴とする視覚装置。

6 . 二次元格子状に配列された複数の配列演算ュニットから構成される 1個のデータ処理装置を含む視覚装置であって、

複数の前記配列演算ユニットの各々において、前記配列演算ュニットを初期化する手段と、

前記二値情報及び前記傾き大きさ情報を分離する手段と、

前記二値情報を重複情報に変換する手段と、

前記傾き及び前記移動元毎に、

移動'してきた前記移動元傾き重複情報画像の前記帯域画素値のうち、前記傾き大きさ情報に対応する値と、

の合計に更新する手段と、

前記移動元傾き重複情報画像の前記帯域画素値の全てから形を識別する手段と、前記重複情報画像の前記帯域画素値及び前記形の識別結果から形大きさ情報を表す形大きさ情報画像の帯域画素値の各々を生成する手段と、

前記形大きさ情報画像の帯域画素値の各々を出力する手段と、

を備えたことを特徴とする視覚装置。

7 . 二次元格子状に配列された複数の配列演算ユニットから構成される 1個のデータ処理装置を含む視覚装置であって、

複数の前記配列演算ュニットの各々が、

二値画像のうち対応する画素を入力する手段と、

濃淡画像のうち対応する画素を入力する手段と、

非線形振動子における複数のパラメ一夕を計算する手段と、

前記非線形振動子の計算結果を出力する手段と、

を備え、

前記非線形振動子が、前記濃淡画像の対応する前記画素を外乱として扱うことにより、前記二値画像が区分する少なくとも 1つの物体領域を背景領域から分離することを特徴とする視覚装置。

8 . 二次元格子状に配列された複数の配列演算ュニットを含む視覚装置において、複数の前記配列演算ュニットの各々が、

前記配列演算ュニットにおいて計算された前記計算データを前記 4近傍の前記配列演算ユニットに送信する手段と、

前記 4近傍のうち左側の前記配列演算ュニットカゝら受信した前記計算データを右側及び上側のうち少なくとも 1個の前記配列演算ュニットに転送する手段と、

前記 4近傍のうち下側の前記配列演算ュニットカゝら受信した前記計算データを上側及び左側のうち少なくとも 1個の前記配列演算ユニットに転送する手段と、

前記 4近傍のうち右側の前記配列演算ュニットから受信した前記計算デ一夕を左 1ί及び下側のうち少なくとも 1個の前記配列演算ユニットに転送する手段と、

前記 4近傍のうち上側の前記配列演算ュニットから受信した前記計算データを下側及び右側のうち少なくとも 1個の前記配列演算ユニットに転送する手段と、

を備えることにより、

前記配列演算ュニットの前記計算データの各々が二次元格子状に配列された複数の前記配列演算ユニット間を反時計回りに転送されることを特徴とする配列演算ュニット。

9 . 二次元格子状に配列された複数の配列演算ュニットを含む視覚装置において、複数の前記配列演算ュニットの各々が、

前記 4近傍のうち左側の前記配列演算ュニットから受信した前記計算データを右側及び下側のうち少なくとも 1個の前記配列演算ュニットに転送する手段と、

前記 4近傍のうち下側の前記配列演算ュニットカゝら受信した前記計算データを上側及び右側のうち少なくとも 1個の前記配列演算ュニッ卜に転送する手段と、

前記 4近傍のうち右側の前記配列演算ュニットから受信した前記計算データを左側及び上側のうち少なくとも 1個の前記配列演算ユニットに転送する手段と、

前記 4近傍のうち上側の前記配列演算ュニットカゝら受信した前記計算デ一夕を下側及び左側のうち少なくとも 1個の前記配列演算ユニットに転送する手段と、

を備えることにより、

前記配列演算ュニットの前記計算デ一夕の各々が二次元格子状に配列された複数の前記配列演算ユニット間を時計回りに転送されることを特徴とする配列演算ュニット。

1 0 . 二次元格子状に配列された複数の仮想配列演算ユニットを含む視覚装置において、複数の前記仮想配列演算ュニヅトの各々が、

前記仮想配列演算ュニットにおいて計算された前記計算データを前記 4近傍の前記仮想配列演算ュニットに送信する手段と、

前記 4近傍のうち左側の前記仮想配列演算ュニットから受信した前記計算デ一夕を右側及び上側のうち少なくとも 1個の前記仮想配列演算ユニットに転送する手段と、

前記 4近傍のうち下側の前記仮想配列演算ュニットから受信した前記計算データを上側及び左側のうち少なくとも 1個の前記仮想配列演算ュニットに転送する手段と、

前記 4近傍のうち右側の前記仮想配列演算ュニットから受信した前記計算データを左側及び下側のうち少なくとも 1個の前記仮想配列演算ユニットに転送する手段と、

前記 4近傍のうち上側の前記仮想配列演算ュニットから受信した前記計算データを下側及び右側のうち少なくとも 1個の前記仮想配列演算ユニットに転送する手段と、を備えることにより、

前記仮想配列演算ュニットの前記計算データの各々が二次元格子状に配列された複数の前記仮想配列演算ュニット間を反時計回りに転送されることを特徴とする仮想配列演算ュニット。

1 1 . 二次元格子状に配列された複数の仮想配列演算ユニットを含む視覚装置において、複数の前記仮想配列演算ュニットの各々が、

前記仮想配列演算ュニットにおいて計算された前記計算データを前記 4近傍の前記仮想配列演算ユニットに送信する手段と、

前記 4近傍のうち左側の前記仮想配列演算ュニットから受信した前記計算デ一夕を右側及び下側のうち少なくとも 1個の前記仮想配列演算ユニットに転送する手段と、

前記 4近傍のうち下側の前記仮想配列演算ュニットから受信した前記計算デ一夕を上側及び右側のうち少なくとも 1個の前記仮想配列演算ユニットに転送する手段と、

前記 4近傍のうち右側の前記仮想配列演算ュニットから受信した前記計算データを左側及び上側のうち少なくとも 1個の前記仮想配列演算ュニットに転送する手段と、

前記 4近傍のうち上側の前記仮想配列演算ュニットから受信した前記計算デー夕を下側及び左側のうち少なくとも 1個の前記仮想配列演算ュニットに転送する手段と、を備えることにより、

前記仮想配列演算ュニットの前記計算データの各々が二次元格子状に配列された複数の前記仮想配列演算ユニット間を時計回りに転送されることを特徴とする仮想配列演算ュニッ卜。

1 2 . 二次元格子状に配列された複数の配列演算ユニット又は複数の仮想配列演算ュニットを含む視覚装置であって、

全ての前記配列演算ユニット及び全ての前記仮想配列演算ユニットの各々がプロセッサ、 1組のメモリ及び複数のコントローラを備え、

全ての前記配列演算ユニット及び全ての前記仮想配列演算ユニットの各々に対して、少なくとも 2個の前記コントローラに、所定数間隔の番号が割り振られることと、前記番号が割り振られた全ての前記コントローラの各々が、隣接する複数の前記配列演算ュニット及び前記仮想配列演算ュニットの各々に対して、複数の前記コントローラのうち、前記番号が前記所定数だけずれている少なくとも 1個の前記コントローラと通信することと、

により、。多くとも、前記プロセッサが計算データを書き込んだ前記コントローラの前記番号に関連した回数だけ、少なくとも 1個の前記コントローラは前記計算データを転送することを特徵とする視覚装置。

1 3. 同期式カウンタ、終り値判定用論理ゲート、連動信号増幅用論理ゲート、少なくとも 1個の連動信号用ラッチ回路、連動信号用論理ゲート及びイネ一ブル信号用論理ゲートを含む連動式カウン夕であって、

前記同期式力ゥン夕がィネーブル信号を入力したときに、前記同期式力ゥン夕がクロック信号のパルスを数えることと、

前記同期式力ゥン夕が出力するカウント数と終り値が一致したときに、前記終り値判定用論理ゲートが連動信号を生成することと、

前記連動信号増幅用論理ゲートが、外部に出力するために前記連動信号を増幅することと、

前記連動信号が生成されないときに、前記イネ一ブル信号用ゲートが前記イネ一ブル信号を生成することと、

により、

前記カウント数が前記終り値に到達したときに、前記同期式カウン夕の動作が停止することと、

前記終り値判定用論理ゲートが出力する前記連動信号が生成されていないときに、各々の前記連動用ラッチ回路が、外部から入力した前記連動信号のうちの 1つを記憶することと、

前記連動信号用論理ゲ一トが、全ての前記連動信号用ラツチ回路が前記連動信号を記憶しているか判定することと、

全ての前記連動信号用ラツチ回路が前記連動信号を記憶しているときに、前記イネ一ブル信号用ゲートが前記イネ一ブル信号を生成することと、

により、

前記同期式力ゥン夕の前記動作が再開することと、

を特徴とする連動式カウン夕。

1 4. 同期式カウンタ、終り値判定用論理ゲート、連動信号増幅用論理ゲート、少なくとも 1個の連動信号用ラッチ回路、連動信号用論理ゲート、イネ一ブル信号用論理ゲート及び初期化用論理ゲ一トを含む連動式力ゥンタであって、

前記同期式カウン夕が同期クリア手段及び同期ロード手段のうち少なくとも 1つを備え、前記同期式力ゥンタがィネーブル信号を入力したときに、前記同期式力ゥン夕がクロック信号のパルスを数えることと、

前記連動信号が生成されないときに、前記イネ一ブル信号用ゲートがィネーブル信号を生成することと、

により、

前記カウント数が前記終り値に到達したときに、前記同期式カウンタの動作が停止することと、

前記終り値判定用論理ゲートが出力する前記連動信号が生成されていないときに、各々の前記連動信号用ラツチ回路が、外部から入力した前記連動信号のうちの 1つを記憶することと、

前記連動信号用論理ゲートが、全ての前記連動信号用ラッチ回路が前記連動信号を記 '慮しているか判定することと、全ての前記連動信号用ラツチ回路が前記連動信号を記憶しているときに、前記ィネーブル信号用ゲートが前記イネ一ブル信号を生成することと、

により、

前記同期式カウン夕の前記動作が再開することと、

前記初期化信号用論理ゲートが、前記終り値判定用論理ゲートが出力する前記連動信号及び前記イネ一プル信号を入力して、初期化信号を生成することにより、

前記同期クリァ手段及び前記同期ロード手段が前記初期化信号を用いて、前記同期式力ゥン夕に初期値を設定することと、

を特徴とする連動式カウン夕。

1 5 . 請求項 1 3又は 1 4記載の連動式カウンタが同期式発振回路を備え、

前記同期式発振回路が、前記ク口ック信号を生成する自励発振回路及び少なくとも 1個のクロック信号増幅用論理ゲートを備え、

前記自励発振回路が同期信号用ラッチ回路を含み、

前記同期信号用ラツチ回路が前記イネ一ブル信号を入力することと、

前記同期信号用ラツチ回路の出力が前記ク口ック信号の位相を変化させることと、少なくとも 1個の前記クロック信号増幅用論理ゲートが、前記クロック信号を増幅することと、

を特徴とする連動式カウンタ。

1 6 . 請求項 1 3又は 1 4記載の連動式カウンタが同期式発振回路を備え、

前記同期式発振回路が、

同期信号用フリップフロップ回路と、

同期信号増幅器と、

ループフィル夕と、

電圧制御発振器と、

少なくとも 1個のクロック信号増幅用論理ゲ一トと、

を備え、前記同期信号用ラッチ回路が前記イネ一ブル信号を記'慮することと、

前記同期信号増幅器が前記同期信号用ラッチ回路の出力を増幅することと、前記ループフィルタが、前記同期信号増幅器の出力に含まれるノィズを低減することと、

前記電圧制御発振器が前記ク口ック信号を生成することと、

前記電圧制御発振器が、前記ループフィルタが出力する電圧に応じて、前記クロック信号の位相を変化させることと、

少なくとも 1個の前記ク口ック信号増幅用論理ゲ一トが、前記クロック信号を増幅することと、

を特徴とする連動式カウンタ。

1 7. 請求項 1 3〜1 6のうち少なくとも 1項に記載の複数の連動式カウンタを含む連動装置であって、

複数の前記連動式力ゥンタを平面内に配列したことと、

隣接する前記連動式力ゥンタ同士の間の距離が全て等しいことと、

隣接する前記連動式カウンタ同士が相互に前記連動信号を通信することと、各々の前記連動式カウンタが、隣接する少なくとも 1個の前記連動式カウンタが出力する全ての前記連動信号を記憶することと、

各々の前記連動式カウンタが全ての前記連動信号を記憶するまで、各々の前記連動式力ゥンタの前記同期式カウンタが前記動作を停止することと、

により、

複数の前記連動式力ゥン夕の前記同期式力ゥン夕の前記力ゥント数が揃うことを特徴とする連動装置。

1 8 . 複数のセンサモジュールを含むイメージセンサであって、

少なくとも 1個の前記センサモジュールの各々が、

二次元格子状に配列された複数の画素セルと、

複数の前記画素セ^)レの配列に沿って配置された電荷結合素子と、電荷転送用駆動装置と、

出力増幅器と、

を含み、

少なくとも 1個の前記画素セルの各々が、

光を電荷に変換する受光素子と、

電荷転送ゲートと、

を含み、

少なくとも 1個の前記センサモジュールの各々において、

前記電荷転送用駆動装置の出力が、少なくとも 1個の前記画素セルの前記電荷転送ゲ一トを導通させることと、

前記電荷結合素子が、少なくとも 1個の前記電荷転送ゲ一トを介して出力された前記受光素子の前記電荷を個別に蓄えることと、

前記電荷転送用駆動装置の出力が、前記電荷結合素子に蓄えられた前記電荷を前記出力増幅器に向けて順番に転送することと、

前記出力増幅器が、前記電荷結合素子に蓄えられた前記電荷を順番に増幅することと、により、

少なくとも 1個の前記センサモジュールの各々が、前記電荷転送用駆動装置が出力する画素同期信号に合わせて、全ての前記画素セルの前記受光素子の前記電荷を画素信号として順番に出力することを特徴とするイメージセンサ。

1 9 . 複数のセンサモジュールを含むイメージセンサであって、

前記センサモジュールの各々が、

二次元格子状に配列された複数の画素セルと、

垂直シフトレジスタと、

水平シフトレジス夕と、

複数の列選択ゲートと、

複数のノイズキャンセラと、出力増幅器と、

を含み、

前記画素セルの各々が、

光を電荷に変換する受光素子と、

前記電荷を電圧に変換する電荷増幅器と、

行選択ゲートと、

を含み、

前記センサモジュールの各々において、

前記垂直シフトレジスタの出力が、少なくとも 1個の前記画素セルの前記行選択ゲートを導通させることと、

前記ノイズキャンセラの各々が、少なくとも 1個の前記行選択ゲートを介して出力された前記電圧のノイズを抑えることと、

前記水平シフトレジスタの出力が、少なくとも 1個の前記列選択ゲートを導通させることと、

前記出力増幅器が、少なくとも 1個の前記列選択ゲートを介して出力された前記ノィズキャンセラの出力を増幅することと、

により、

前記センサモジュールの各々が、前記水平シフトレジス夕が出力する画素同期信号に合わせて、少なくとも 1個の前記画素セルの前記受光素子の前記電荷を画素信号として順番に出力することを特徴とするイメージセンサ。

2 0 . 請求項 1 8又は 1 9記載のイメージセンサにおいて、

少なくとも 1個の前記センサモジュールが前記二次元格子状に配列された層と、複数の AZD変換回路が前記二次元格子状に配列された層と、

複数のデジタル回路が前記二次元格子状に配列された層と、

が積層され、

複数の前記センサモジュールの各々が出力する前記画素信号が、複数の前記 AZD変換回路のうちの相異なる 1個に入力されることと、

複数の前記 AZD変換回路の各々が、前記画素信号を画素データに変換することと、複数の前記 AZD変換回路の各々が出力する前記画素データが、複数の前記デジタル回路のうちの相異なる少なくとも 1個に入力されることと、

により、

少なくとも 1個の前記センサモジュールの各々において、少なくとも 1個の前記受光素子が生成した前記電荷が、前記画素同期信号に合わせて、対応する 1個の前記デジタル回路に前記画素データとして順次入力されることを特徴とするイメージセンサ。