JPH07177435A - 高速視覚センサ装置 - Google Patents
高速視覚センサ装置Info
- Publication number
- JPH07177435A JPH07177435A JP5344255A JP34425593A JPH07177435A JP H07177435 A JPH07177435 A JP H07177435A JP 5344255 A JP5344255 A JP 5344255A JP 34425593 A JP34425593 A JP 34425593A JP H07177435 A JPH07177435 A JP H07177435A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processors
- data
- speed
- sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Closed-Circuit Television Systems (AREA)
Abstract
(57)【要約】
【目的】 各プロセッサに割り当て可能なＬＳＩ面積を
増やすことができるようにするとともに、高度な画像処
理を行うことができるようにする。 【構成】 複数のセンサ１を一次元状に並べてセンサア
レイ４を構成し、上記複数のセンサ１のそれぞれに対し
てプロセッサ３を１対１に接続するとともに、上記各プ
ロセッサ３間においてデータの授受を行う通信部５と、
上記各々のプロセッサ３に所定の命令を送ってこれらの
プロセッサ３を制御する命令送出部６とを設け、上記命
令送出部６から順次送り込まれるプログラムや命令に従
って上記各プロセッサ３の動作を制御することにより、
上記各プロセッサ３の間でデータのやり取りを行いなが
ら上記センサアレイ２から受け取ったデータを並列に、
かつ高速に処理できるようにし、上記各プロセッサ３に
割り当て可能なＬＳＩ面積の制約を緩和できるようにす
る。
増やすことができるようにするとともに、高度な画像処
理を行うことができるようにする。 【構成】 複数のセンサ１を一次元状に並べてセンサア
レイ４を構成し、上記複数のセンサ１のそれぞれに対し
てプロセッサ３を１対１に接続するとともに、上記各プ
ロセッサ３間においてデータの授受を行う通信部５と、
上記各々のプロセッサ３に所定の命令を送ってこれらの
プロセッサ３を制御する命令送出部６とを設け、上記命
令送出部６から順次送り込まれるプログラムや命令に従
って上記各プロセッサ３の動作を制御することにより、
上記各プロセッサ３の間でデータのやり取りを行いなが
ら上記センサアレイ２から受け取ったデータを並列に、
かつ高速に処理できるようにし、上記各プロセッサ３に
割り当て可能なＬＳＩ面積の制約を緩和できるようにす
る。
Description
【０００１】
【産業上の利用分野】本発明は高速視覚センサ装置に関
し、特に、生産システムにおける対象物の検査、位置決
め、ロボットの視覚機能の実現、外界状況の認識・判断
などを行う高速視覚センサ装置に用いて好適なものであ
る。
し、特に、生産システムにおける対象物の検査、位置決
め、ロボットの視覚機能の実現、外界状況の認識・判断
などを行う高速視覚センサ装置に用いて好適なものであ
る。
【０００２】
【従来の技術】従来の視覚センサ装置は、一般的にビデ
オカメラと画像処理装置とを組み合わせて構成されてい
た。このため、ビデオカメラの３０フレーム／秒（ビデ
オレート）という速度以下でしか動作しなかった。しか
し、視覚データを使った検査装置、ロボット、生産シス
テムなどでは、これよりはるかに高速な視覚センサ装置
が必要とされている。
オカメラと画像処理装置とを組み合わせて構成されてい
た。このため、ビデオカメラの３０フレーム／秒（ビデ
オレート）という速度以下でしか動作しなかった。しか
し、視覚データを使った検査装置、ロボット、生産シス
テムなどでは、これよりはるかに高速な視覚センサ装置
が必要とされている。
【０００３】高速視覚センサ装置の従来例として、例え
ば、石川：“大規模並列処理機構による視覚機能の工学
的実現”，理研シンポジウム第１２回非接触計測と画像
処理，１９９１年１０月，がある。ここでは、アーキテ
クチャを工夫することにより回路のコンパクト化を図
り、１チップ上に多数のプロセッサを集積できるような
並列処理機構を考案し、処理機能の汎用性、集積化、高
速性を同時に実現する高速視覚センサ装置をめざしてい
る。
ば、石川：“大規模並列処理機構による視覚機能の工学
的実現”，理研シンポジウム第１２回非接触計測と画像
処理，１９９１年１０月，がある。ここでは、アーキテ
クチャを工夫することにより回路のコンパクト化を図
り、１チップ上に多数のプロセッサを集積できるような
並列処理機構を考案し、処理機能の汎用性、集積化、高
速性を同時に実現する高速視覚センサ装置をめざしてい
る。
【０００４】図２に、従来例の高速視覚センサ装置の一
例の概略構成図を示す。この図２に示す従来例は、セン
サ１１とコンパクトな汎用プロセッサ１２とが一対一に
結合したセル１０を、Ｎ個×Ｍ個の二次元格子状に配列
させたものであり、汎用処理機構が付いた高速視覚セン
サ装置の一つである。
例の概略構成図を示す。この図２に示す従来例は、セン
サ１１とコンパクトな汎用プロセッサ１２とが一対一に
結合したセル１０を、Ｎ個×Ｍ個の二次元格子状に配列
させたものであり、汎用処理機構が付いた高速視覚セン
サ装置の一つである。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来例では、セル１０を二次元格子状に配列させているた
め、ある特定の解像度（または画素数）のセンサ１１を
一つのＬＳＩ上に実現する場合、ＬＳＩ全体の面積とセ
ル１０の数との関係から、一つのセル１０に割り当て可
能な面積が一義的に決まってしまう。これにより一つの
プロセッサ１２に対して使用できる回路規模が制約され
ていた。
来例では、セル１０を二次元格子状に配列させているた
め、ある特定の解像度（または画素数）のセンサ１１を
一つのＬＳＩ上に実現する場合、ＬＳＩ全体の面積とセ
ル１０の数との関係から、一つのセル１０に割り当て可
能な面積が一義的に決まってしまう。これにより一つの
プロセッサ１２に対して使用できる回路規模が制約され
ていた。
【０００６】この回路規模の制約により、上記従来例に
おいては、結果的にプロセッサ１２の機能や性能が制約
されてしまっていた。また、プロセッサ１２内に設けら
れているレジスタは２４ビット分しかなく、それ以上の
個数のレジスタを必要とする計算処理を実行することが
できない問題があった。
おいては、結果的にプロセッサ１２の機能や性能が制約
されてしまっていた。また、プロセッサ１２内に設けら
れているレジスタは２４ビット分しかなく、それ以上の
個数のレジスタを必要とする計算処理を実行することが
できない問題があった。
【０００７】このような面積の制約を少なくするため
に、センサを配列する個数を少なくすることが考えられ
る。すなわち、例えば、センサを一次元状に並べてセン
サアレイを構成するようにすれば、プロセサッサに割り
当て可能なＬＳＩ面積を大幅にふやすことができる。
に、センサを配列する個数を少なくすることが考えられ
る。すなわち、例えば、センサを一次元状に並べてセン
サアレイを構成するようにすれば、プロセサッサに割り
当て可能なＬＳＩ面積を大幅にふやすことができる。
【０００８】しかしながら、このようにした場合にはセ
ンサにより検出可能な情報が一次元状となるので、２次
元画像を捉えて高度な画像処理を行うことができなくな
ってしまう問題があった。本発明は上述の問題点にかん
がみ、各プロセッサに割り当て可能なＬＳＩ面積を増や
すことができるようにするとともに、高度な画像処理を
行うことができるようにすることを目的とする。
ンサにより検出可能な情報が一次元状となるので、２次
元画像を捉えて高度な画像処理を行うことができなくな
ってしまう問題があった。本発明は上述の問題点にかん
がみ、各プロセッサに割り当て可能なＬＳＩ面積を増や
すことができるようにするとともに、高度な画像処理を
行うことができるようにすることを目的とする。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本発明の高速視覚センサ装置は、複数のセンサを一
次元状に並べて構成されたセンサアレイと、上記各々の
センサの出力と一対一に結合させるようにして一次元状
に配列された複数のプロセッサおよび上記各々のプロセ
ッサの間でデータのやり取りを行うための通信部を有す
るプロセッサアレイと、上記各々のプロセッサに所定の
命令を送って各プロセッサの制御を行う命令送出部とを
備えている。
に、本発明の高速視覚センサ装置は、複数のセンサを一
次元状に並べて構成されたセンサアレイと、上記各々の
センサの出力と一対一に結合させるようにして一次元状
に配列された複数のプロセッサおよび上記各々のプロセ
ッサの間でデータのやり取りを行うための通信部を有す
るプロセッサアレイと、上記各々のプロセッサに所定の
命令を送って各プロセッサの制御を行う命令送出部とを
備えている。
【００１０】また、本発明の高速視覚センサ装置の他の
特徴とするところは、複数のセンサを一次元状に並べて
構成されたセンサアレイと、上記各々のセンサの出力と
一対一に結合させるようにして一次元状に配列されてい
て、上記各々のセンサからそれぞれ出力されるデータを
記憶するためのメモリを有するプロセッサおよび上記プ
ロセッサの間でデータのやり取りを行うための通信部を
有するプロセッサアレイと、上記各々のプロセッサに命
令を送って各プロセッサの制御を行う命令送出部とを備
えている。
特徴とするところは、複数のセンサを一次元状に並べて
構成されたセンサアレイと、上記各々のセンサの出力と
一対一に結合させるようにして一次元状に配列されてい
て、上記各々のセンサからそれぞれ出力されるデータを
記憶するためのメモリを有するプロセッサおよび上記プ
ロセッサの間でデータのやり取りを行うための通信部を
有するプロセッサアレイと、上記各々のプロセッサに命
令を送って各プロセッサの制御を行う命令送出部とを備
えている。
【００１１】
【作用】本発明は上記技術手段よりなるので、プロセッ
サをセンサの配列方向と垂直な方向に形成することによ
り、センサの配列によってプロセッサの回路規模が制約
されることが少なくなる。また、プロセッサアレイは、
本発明の高速視覚センサ装置の外部から送り込まれるプ
ログラムや命令に従って、各プロセッサ間でデータのや
り取りを行いながらセンサアレイから受け取ったデータ
を並列に処理することが可能となり、センサデータを高
速に処理することができるようになる。
サをセンサの配列方向と垂直な方向に形成することによ
り、センサの配列によってプロセッサの回路規模が制約
されることが少なくなる。また、プロセッサアレイは、
本発明の高速視覚センサ装置の外部から送り込まれるプ
ログラムや命令に従って、各プロセッサ間でデータのや
り取りを行いながらセンサアレイから受け取ったデータ
を並列に処理することが可能となり、センサデータを高
速に処理することができるようになる。
【００１２】また、本発明の他の特徴によれば、各セン
サから出力されるデータを記憶するためのメモリを各プ
ロセッサに設けたので、センサアレイによる一次元状デ
ータの取り込みと、上記取り込んだデータをプロセッサ
アレイへ送信することを、命令送出部からの命令に従っ
て繰り返し連続的に行うことが可能となり、センサアレ
イの対象物が高速に移動している場合においてもセンサ
データを高速に処理できるようになる。また、センサか
ら受け取ったデータを各プロセッサ内のメモリに記憶し
ておき、必要な時に適宜アクセスすることにより、二次
元画像としての処理も高速に行うことができるようにな
る。
サから出力されるデータを記憶するためのメモリを各プ
ロセッサに設けたので、センサアレイによる一次元状デ
ータの取り込みと、上記取り込んだデータをプロセッサ
アレイへ送信することを、命令送出部からの命令に従っ
て繰り返し連続的に行うことが可能となり、センサアレ
イの対象物が高速に移動している場合においてもセンサ
データを高速に処理できるようになる。また、センサか
ら受け取ったデータを各プロセッサ内のメモリに記憶し
ておき、必要な時に適宜アクセスすることにより、二次
元画像としての処理も高速に行うことができるようにな
る。
【００１３】
【実施例】以下、本発明の高速視覚センサ装置の一実施
例について、図面を参照しながら説明する。
例について、図面を参照しながら説明する。
【００１４】図１は、本発明の一実施例による高速視覚
センサ装置の構成を示す図である。図１において、１は
センサであり、このセンサ１を一直線状にＮ個並べてセ
ンサアレイ２が構成されている。
センサ装置の構成を示す図である。図１において、１は
センサであり、このセンサ１を一直線状にＮ個並べてセ
ンサアレイ２が構成されている。
【００１５】各センサ１の出力は、それぞれに対応する
プロセッサ３の入力へと結合されている。なお、図１に
示す四角い破線は、一つの物体を表すのではなく、物の
集まりを表す概念を指し示すために使用している。
プロセッサ３の入力へと結合されている。なお、図１に
示す四角い破線は、一つの物体を表すのではなく、物の
集まりを表す概念を指し示すために使用している。
【００１６】センサアレイ２は、センシングしたい対象
物について一次元的な像（以下、センサデータと呼ぶ）
を取り込み、各プロセッサアレイ４へ送る。各々のプロ
セッサアレイ４は、Ｎ個のプロセッサ３が一直線上に並
んだものを中心に構成されており、命令送出部６により
順次送り込まれるプログラムまたは命令に従って、プロ
セッサ３間の通信部５を通してプロセッサ３間で通信し
ながら、センサ１から送られてくるデータをＳＩＭＤ型
の並列処理を行う。
物について一次元的な像（以下、センサデータと呼ぶ）
を取り込み、各プロセッサアレイ４へ送る。各々のプロ
セッサアレイ４は、Ｎ個のプロセッサ３が一直線上に並
んだものを中心に構成されており、命令送出部６により
順次送り込まれるプログラムまたは命令に従って、プロ
セッサ３間の通信部５を通してプロセッサ３間で通信し
ながら、センサ１から送られてくるデータをＳＩＭＤ型
の並列処理を行う。
【００１７】命令送出部６は、上記のように、プログラ
ムを各プロセッサ３へ送るなどのプロセッサアレイ４全
体を制御して、ＳＩＭＤ型の並列処理を実現するために
設けられているものである。
ムを各プロセッサ３へ送るなどのプロセッサアレイ４全
体を制御して、ＳＩＭＤ型の並列処理を実現するために
設けられているものである。
【００１８】プロセッサ３間で通信を行うための通信部
５は、さまざまな方法で実現することが可能だが、例え
ば、隣接するプロセッサ３の間のみに直接通信する手段
を設けて実現することができる。この場合、局所的なデ
ータを利用した処理を高速に行うことができるようにな
る。隣接していないプロセッサ３が持つデータを使用す
る場合には、プロセッサ３の間の通信部５を複数回使用
してデータを移動させることにより、隣接していないプ
ロセッサ３間においてデータの授受を行うようにして隣
接していないプロセッサ３が持つデータを使用できるよ
うにしている。
５は、さまざまな方法で実現することが可能だが、例え
ば、隣接するプロセッサ３の間のみに直接通信する手段
を設けて実現することができる。この場合、局所的なデ
ータを利用した処理を高速に行うことができるようにな
る。隣接していないプロセッサ３が持つデータを使用す
る場合には、プロセッサ３の間の通信部５を複数回使用
してデータを移動させることにより、隣接していないプ
ロセッサ３間においてデータの授受を行うようにして隣
接していないプロセッサ３が持つデータを使用できるよ
うにしている。
【００１９】また、例えば、プロセッサ３の間の通信部
５としてデータバスを用いることもできるようにした場
合には、大域的なデータ処理を高速に行うことができる
ようになる。
５としてデータバスを用いることもできるようにした場
合には、大域的なデータ処理を高速に行うことができる
ようになる。
【００２０】なお、高速視覚センサ装置の従来例のプロ
セッサの構造が、石川：“大規模並列処理機構による視
覚機能の工学的実現”，理研シンポジウム第１２回非接
触計測と画像処理，１９９１年１０月，の中の図５、図
６に示されている。これらは、１ビットデータを処理す
るプロセッサであるが、本実施例による高速視覚センサ
装置では、必要に応じて４ビットデータ、８ビットデー
タなどを処理するプロセッサ３を構成することもできる
し、レジスタの個数を従来例の２４ビットから大幅に増
加させることもできる。本実施例の高速視覚センサ装置
では、これら全てが一つのＬＳＩ上に実現されている。
セッサの構造が、石川：“大規模並列処理機構による視
覚機能の工学的実現”，理研シンポジウム第１２回非接
触計測と画像処理，１９９１年１０月，の中の図５、図
６に示されている。これらは、１ビットデータを処理す
るプロセッサであるが、本実施例による高速視覚センサ
装置では、必要に応じて４ビットデータ、８ビットデー
タなどを処理するプロセッサ３を構成することもできる
し、レジスタの個数を従来例の２４ビットから大幅に増
加させることもできる。本実施例の高速視覚センサ装置
では、これら全てが一つのＬＳＩ上に実現されている。
【００２１】また、対象物が、もともと一方向に一定速
度で高速に移動している場合には、対象物の移動方向に
対して垂直な方向にセンサアレイ２が並ぶように本実施
例の高速視覚センサ装置を設置することにより、二次元
状の高速視覚センサ装置の場合と同様に、二次元画像を
捉えて高度な画像処理をすることができる。ここでは、
画素がＮ×Ｍの配列に並んだ画像を処理するものとす
る。
度で高速に移動している場合には、対象物の移動方向に
対して垂直な方向にセンサアレイ２が並ぶように本実施
例の高速視覚センサ装置を設置することにより、二次元
状の高速視覚センサ装置の場合と同様に、二次元画像を
捉えて高度な画像処理をすることができる。ここでは、
画素がＮ×Ｍの配列に並んだ画像を処理するものとす
る。
【００２２】センサアレイ２は、対象物のセンサデータ
をＭ回連続的に取り込み、次々とプロセッサアレイ４へ
送る。プロセッサアレイ４は、各プロセッサ３がその内
部にメモリ７を具備しており、目的とする画像処理に必
要なＭ回分のデータを記憶する。
をＭ回連続的に取り込み、次々とプロセッサアレイ４へ
送る。プロセッサアレイ４は、各プロセッサ３がその内
部にメモリ７を具備しており、目的とする画像処理に必
要なＭ回分のデータを記憶する。
【００２３】このように、一次元的なセンサデータの場
合と同様に、センサデータを高速に取り込み、プロセッ
サアレイ４が高速に並列処理するため、対象物が高速に
移動する場合でも、二次元状のセンサデータを途切れる
ことなく高速に処理することができる。なお、プロセッ
サアレイ４の処理内容は、例えば、各種フィルタ処理、
特徴抽出、その他の画像処理などであり、応用により異
なる。
合と同様に、センサデータを高速に取り込み、プロセッ
サアレイ４が高速に並列処理するため、対象物が高速に
移動する場合でも、二次元状のセンサデータを途切れる
ことなく高速に処理することができる。なお、プロセッ
サアレイ４の処理内容は、例えば、各種フィルタ処理、
特徴抽出、その他の画像処理などであり、応用により異
なる。
【００２４】以上説明したように本実施例によれば、複
数のセンサを一次元状に並べるとともに、これらの一次
元状に並んだ各センサに対して一対一に結合したプロセ
ッサを一次元状に並べることにより、従来例で課題とな
っていたような各プロセッサの使用するＬＳＩ面積に対
する制約が少なくなる。このため、各プロセッサの回路
規模を大きくすることができるようになり、新たな機能
を持つ回路を付加することができる。したがって、プロ
セッサの機能向上および高速化、メモリやレジスタの大
容量化などが可能となる。これにより、複雑な処理プロ
グラムの実行や、多くのセンサデータを使用した処理も
可能になり、より高速で高機能な視覚センサ装置を構成
することができる。
数のセンサを一次元状に並べるとともに、これらの一次
元状に並んだ各センサに対して一対一に結合したプロセ
ッサを一次元状に並べることにより、従来例で課題とな
っていたような各プロセッサの使用するＬＳＩ面積に対
する制約が少なくなる。このため、各プロセッサの回路
規模を大きくすることができるようになり、新たな機能
を持つ回路を付加することができる。したがって、プロ
セッサの機能向上および高速化、メモリやレジスタの大
容量化などが可能となる。これにより、複雑な処理プロ
グラムの実行や、多くのセンサデータを使用した処理も
可能になり、より高速で高機能な視覚センサ装置を構成
することができる。
【００２５】また、本実施例による高速視覚センサ装置
を通常のラインセンサと比べた場合、本実施例による高
速視覚センサ装置にはプロセッサアレイが付いているた
め、新たに外部に処理装置を設置する必要がない。した
がって、本実施例による高速視覚センサ装置の場合は外
部に設置されたセンサデータ処理装置までのデータ転送
が不要になり、高速処理が可能である。また、システム
全体のサイズを小さくでき、低コストに製造できる。
を通常のラインセンサと比べた場合、本実施例による高
速視覚センサ装置にはプロセッサアレイが付いているた
め、新たに外部に処理装置を設置する必要がない。した
がって、本実施例による高速視覚センサ装置の場合は外
部に設置されたセンサデータ処理装置までのデータ転送
が不要になり、高速処理が可能である。また、システム
全体のサイズを小さくでき、低コストに製造できる。
【００２６】また、本実施例による高速視覚センサ装置
は並列処理を行っているため、センサデータを高速に処
理することができ、ＬＳＩ内に一体化することにより、
一層高速、低価格、軽量、低消費電力、低コストな装置
を構成することができる。
は並列処理を行っているため、センサデータを高速に処
理することができ、ＬＳＩ内に一体化することにより、
一層高速、低価格、軽量、低消費電力、低コストな装置
を構成することができる。
【００２７】また、本実施例の高速視覚センサ装置によ
れば、センサからのデータを記憶するためのメモリをプ
ロセッサ内に設けたので、移動している対象物や２次元
画像においても、各センサからのデータを上記メモリに
取り込んでおき、これを必要に応じて読み出すことによ
り高度なデータ処理を高速に行うことができる。
れば、センサからのデータを記憶するためのメモリをプ
ロセッサ内に設けたので、移動している対象物や２次元
画像においても、各センサからのデータを上記メモリに
取り込んでおき、これを必要に応じて読み出すことによ
り高度なデータ処理を高速に行うことができる。
【００２８】
【発明の効果】本発明は上述したように、複数のセンサ
を一次元状に並べてセンサアレイを構成し、上記複数の
センサのそれぞれに対してプロセッサを１対１に接続す
るとともに、上記各プロセッサ間においてデータの授受
を行う通信部と、上記各々のプロセッサに所定の命令を
送ってこれらのプロセッサを制御する命令送出部とを設
けたので、上記命令送出部から順次送り込まれるプログ
ラムや命令に従って上記各プロセッサの動作を制御し
て、上記各プロセッサの間でデータのやり取りを行いな
がら上記センサアレイから受け取ったデータを並列に、
かつ高速に処理することが可能となる。したがって、複
雑な処理プログラムの実行や、多くのセンサデータを使
用した処理を行うことが可能な高速視覚センサ装置にお
ける各プロセッサに割り当てる面積の制約を大幅に緩和
することができる。これにより、それぞれのプロセッサ
の回路規模を大きくして各プロセッサの機能および性能
を高くすることができ、高機能かつ高速なセンサデータ
処理を行うことが可能な高速視覚センサ装置を構成する
ことができる。
を一次元状に並べてセンサアレイを構成し、上記複数の
センサのそれぞれに対してプロセッサを１対１に接続す
るとともに、上記各プロセッサ間においてデータの授受
を行う通信部と、上記各々のプロセッサに所定の命令を
送ってこれらのプロセッサを制御する命令送出部とを設
けたので、上記命令送出部から順次送り込まれるプログ
ラムや命令に従って上記各プロセッサの動作を制御し
て、上記各プロセッサの間でデータのやり取りを行いな
がら上記センサアレイから受け取ったデータを並列に、
かつ高速に処理することが可能となる。したがって、複
雑な処理プログラムの実行や、多くのセンサデータを使
用した処理を行うことが可能な高速視覚センサ装置にお
ける各プロセッサに割り当てる面積の制約を大幅に緩和
することができる。これにより、それぞれのプロセッサ
の回路規模を大きくして各プロセッサの機能および性能
を高くすることができ、高機能かつ高速なセンサデータ
処理を行うことが可能な高速視覚センサ装置を構成する
ことができる。
【００２９】また、請求項２の発明によれば、各センサ
から取り込んだセンサデータを各プロセッサにおいてメ
モリ内に格納しておき、これを必要に応じて取り出して
高速並列処理することができるので、２次元状の高速視
覚センサ装置の場合と同様に、２次元画像を捉えて画像
処理をすることができる。
から取り込んだセンサデータを各プロセッサにおいてメ
モリ内に格納しておき、これを必要に応じて取り出して
高速並列処理することができるので、２次元状の高速視
覚センサ装置の場合と同様に、２次元画像を捉えて画像
処理をすることができる。
【図１】本発明の一実施例による高速視覚センサ装置の
構成を示す構成図である。
構成を示す構成図である。
【図２】従来の高速視覚センサ装置の構成を示す構成図
である。
である。
１ センサ ２ センササレイ ３ プロセッサ ４ プロセッサアレイ ５ プロセッサ間の通信部 ６ 命令送出部 ７ メモリ
Claims (2)
- 【請求項１】 複数のセンサを一次元状に並べて構成さ
れたセンサアレイと、 上記各々のセンサの出力と一対一に結合させるようにし
て一次元状に配列された複数のプロセッサ、および上記
各々のプロセッサの間でデータのやり取りを行うための
通信部を有するプロセッサアレイと、 上記各々のプロセッサに所定の命令を送って各プロセッ
サの制御を行う命令送出部とを備えることを特徴とする
高速視覚センサ装置。 - 【請求項２】 複数のセンサを一次元状に並べて構成さ
れたセンサアレイと、 上記各々のセンサの出力と一対一に結合させるようにし
て一次元状に配列されていて、上記各々のセンサからそ
れぞれ出力されるデータを記憶するためのメモリを有す
るプロセッサおよび上記プロセッサの間でデータのやり
取りを行うための通信部を有するプロセッサアレイと、 上記各々のプロセッサに命令を送って各プロセッサの制
御を行う命令送出部とを備えることを特徴とする高速視
覚センサ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5344255A JPH07177435A (ja) | 1993-12-17 | 1993-12-17 | 高速視覚センサ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5344255A JPH07177435A (ja) | 1993-12-17 | 1993-12-17 | 高速視覚センサ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07177435A true JPH07177435A (ja) | 1995-07-14 |
Family
ID=18367836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5344255A Withdrawn JPH07177435A (ja) | 1993-12-17 | 1993-12-17 | 高速視覚センサ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07177435A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1223549A1 (en) * | 1999-10-04 | 2002-07-17 | Hamamatsu Photonics K.K. | Camera system for high-speed image processing |
| JP2008259244A (ja) * | 2001-03-13 | 2008-10-23 | Ecchandesu:Kk | イメージセンサ |
-
1993
- 1993-12-17 JP JP5344255A patent/JPH07177435A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1223549A1 (en) * | 1999-10-04 | 2002-07-17 | Hamamatsu Photonics K.K. | Camera system for high-speed image processing |
| EP1223549A4 (en) * | 1999-10-04 | 2007-03-07 | Hamamatsu Photonics Kk | CAMERA SYSTEM FOR PROCESSING HIGH-SPEED IMAGES |
| JP2008259244A (ja) * | 2001-03-13 | 2008-10-23 | Ecchandesu:Kk | イメージセンサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4622632A (en) | Data processing system having a pyramidal array of processors | |
| Siegel et al. | PASM: A partitionable SIMD/MIMD system for image processing and pattern recognition | |
| US10949380B2 (en) | MxN systolic array and processing system that inputs weights to rows or columns based on mode to increase utilization of processing elements | |
| US5129092A (en) | Linear chain of parallel processors and method of using same | |
| CA2215598C (en) | Fpga-based processor | |
| US4891751A (en) | Massively parallel vector processing computer | |
| EP0539595A1 (en) | Data processor and data processing method | |
| JPS62208158A (ja) | マルチプロセツサシステム | |
| US7409528B2 (en) | Digital signal processing architecture with a wide memory bandwidth and a memory mapping method thereof | |
| KR970076254A (ko) | 신호 프로세싱 응용에 사용하는 재구성가능한 컴퓨터 구조 | |
| US11449459B2 (en) | Systems and methods for implementing a machine perception and dense algorithm integrated circuit and enabling a flowing propagation of data within the integrated circuit | |
| US20210326078A1 (en) | Machine perception and dense algorithm integrated circuit | |
| WO1984000226A1 (en) | Interconnecting plane for modular array processor | |
| US4543642A (en) | Data Exchange Subsystem for use in a modular array processor | |
| US7581080B2 (en) | Method for manipulating data in a group of processing elements according to locally maintained counts | |
| JPH07177435A (ja) | 高速視覚センサ装置 | |
| EP0578749B1 (en) | Apparatus and method for fast i/o transfer | |
| JPS6149713B2 (ja) | ||
| US8135940B2 (en) | Method of rotating data in a plurality of processing elements | |
| JPS6252906B2 (ja) | ||
| US7430742B2 (en) | Method for load balancing a line of parallel processing elements | |
| Bose et al. | Sand castle summation for pixel processor arrays | |
| US20230058749A1 (en) | Adaptive matrix multipliers | |
| US20180059805A1 (en) | Data output device | |
| JPH0785260A (ja) | ２次元センサ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |