JP3987232B2 - Ｃｃｄ型撮像素子の駆動方法およびｃｃｄ型撮像装置 - Google Patents
Ｃｃｄ型撮像素子の駆動方法およびｃｃｄ型撮像装置 Download PDFInfo
- Publication number
- JP3987232B2 JP3987232B2 JP10641899A JP10641899A JP3987232B2 JP 3987232 B2 JP3987232 B2 JP 3987232B2 JP 10641899 A JP10641899 A JP 10641899A JP 10641899 A JP10641899 A JP 10641899A JP 3987232 B2 JP3987232 B2 JP 3987232B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- ccd
- charge
- horizontal
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/713—Transfer or readout registers; Split readout registers or multiple readout registers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、２個以上の出力端子を有するＣＣＤ型撮像素子、または２個以上のＣＣＤ型撮像素子を使用してＣＣＤ型撮像装置を構成した場合のＣＣＤ型撮像素子の駆動方法、およびＣＣＤ型撮像装置に関する。
【０００２】
【従来の技術】
従来、一般的に複数の出力端子を有する撮像素子、または、３板式あるいは４板式撮像装置のような複数の撮像素子を有する撮像装置において各信号出力端子の出力特性のばらつきを補正するには、光学的黒レベル信号によるオフセット成分を調整する方法、または外部回路のゲイン調整の方法がある。また、より高精度に各出力端子特性を補正しようとする場合には、あらかじめ各出力端子の特性を測定し、そのデータをメモリに記憶しておいて、デジタル信号処理回路にて補正処理を行う方法がある。
【０００３】
また、増幅型固体撮像素子に関しては、素子内に基準信号発生回路を設けて出力アンプのゲインを調整する技術（特開平８−２８９２０４号公報参照）も知られている。
【０００４】
【発明が解決しようとする課題】
上述した方法のうちメモリを用いる方法は、各出力端子特性の温度変動に対して対応することができず、一時的には各端子の特性ばらつきを補正できるものの時間が経つにつれ特性ばらつきによる縦縞や境界線、領域毎のずれ等が画面上に現れる。
【０００５】
また、出力回路のばらつきを補正することができるようにした特開平８−２８９２０４号公報記載の技術は、撮像素子の信号電荷を電流または電圧として取り扱うＭＯＳ型、または増幅型撮像素子にのみ適用し得るものであり、光電変換された電荷信号を検出アンプまで電荷として取り扱うＣＣＤ型撮像素子には同様な技術を適用することはできない。
【０００６】
また、最近、撮像素子の出力データレートを向上させるために、撮像素子が単に複数の出力端子を持つだけでなく受光面を領域分割しそれぞれの領域に出力端子を有するさまざまな多出力構造型撮像素子が開発されている。これらの構造を持つ撮像素子では、領域境界部分にダミー画素を作る領域がないため信号読み出し動作に入ると有効映像信号がいきなり出力され、撮像素子上のアンプの立ち上がり特性の影響で第１画素の出力レベルが他の画素の出力レベルと異なるという現象が問題となっている。
【０００７】
また、撮像素子の素子外部で用いられる回路やフィルタのリンギング特性は映像期間の境界部分でオーバーシュートやアンダーシュートなどのノイズを発生する恐れがある。実際にハイビジョンスタジオ規格では、有効映像期間とは別にこのようなノイズを含まない期間ということでクリーンアパーチャーという有効映像期間に比べ少し短い期間を定義している。このようなノイズは受光面を分割して読み出す撮像素子においては、映像信号合成後に分割領域の境界で境界線の発生につながり、撮影映像の画質に大きく影響を与える。
【０００８】
本発明の目的は、２個以上の出力端子を有するＣＣＤ型固体撮像素子、または２個以上の撮像素子を用いたＣＣＤ型撮像装置において、映像信号を出力する際に撮像素子上のアンプの立ち上がり特性が有効映像信号に影響を与えないようにするとともに各撮像素子に設けられた出力端子の特性のばらつきを補正し得るようにし、さらに、外部信号処理回路の動特性の影響が有効映像信号に現れないようにするＣＣＤ型撮像素子の駆動方法およびＣＣＤ型撮像装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明では、撮像素子内部で水平有効映像期間の直前にリファレンス信号、または画素レベルとして連続性のあるダミー信号（以下、基準信号と言う）を出力し、また、水平有効映像期間の直後にダミー信号を出力するＣＣＤ型撮像装置を提供し、これは、各撮像素子の出力端子毎の特性のばらつきなどが水平有効映像期間の映像出力に与える悪影響を軽減することを目的とする。また、既存のＣＣＤ型撮像素子の素子構成を全く変更することなしに上記リファレンス信号やダミー信号を生成する新規なＣＣＤ型撮像素子の駆動方法を提供する。さらに、上記リファレンス信号を基準にしてＣＣＤ型撮像素子の出力回路の特性を補正することによりリアルタイムでの補正が可能となり、出力回路特性の時間的変動にも対応させることが可能となる。
【００１０】
すなわち、本発明ＣＣＤ型撮像素子の駆動方法は、読み出し信号リセット用トランジスタを所定期間オン状態にするとともに、当該期間に前記読み出し信号リセット用トランジスタに接続されたリセット電源の電位を水平電荷転送ＣＣＤのＳＧゲートにおける電位バリアレベルより低くすることによって当該水平電荷転送ＣＣＤの最終段の予備ゲート下に所定レベルの基準信号電荷を注入し、さらに前記水平電荷転送ＣＣＤの電荷転送方向が有効映像期間の転送方向に対し逆方向となるタイミングの転送パルスを前記水平電荷転送ＣＣＤに印加することによって、前記基準信号電荷を前記水平電荷転送ＣＣＤ内部のあらかじめ定められた数の予備ゲートに蓄積し、該蓄積された前記基準信号電荷を水平有効映像期間の直前に読み出し得るようにしたことを特徴とするものである。
【００１１】
また、本発明ＣＣＤ型撮像素子の駆動方法は、前記基準信号電荷の注入直前にＳＧゲート電極への印加電圧を制御して前記電位バリアレベルの高さを調整することによって、前記予備ゲート下に注入される信号電荷量を調整し、注入される電荷を任意のレベルに制御し得るようにしたことを特徴とするものである。
【００１２】
また、本発明ＣＣＤ型撮像素子の駆動方法は、さらにＣＣＤ型撮像素子の水平有効映像期間の直後に前記読み出し信号リセット用トランジスタを所定期間オフ状態にして、前記水平有効映像期間の最終画素レベルの出力を保持し得るようにしたことを特徴とするものである。
【００１３】
また、本発明による別の態様であるＣＣＤ型撮像装置は、受光領域を複数の領域に分割してその分割されたそれぞれの領域毎に撮像信号出力端子を有するＣＣＤ型撮像素子または複数のＣＣＤ型撮像素子を用いて構成されており、前記ＣＣＤ型撮像素子は、水平電荷転送ＣＣＤから順次転送される信号電荷をリセットするための読み出し信号リセット用トランジスタと、前記読み出し信号リセット用トランジスタの前段に設けられるＳＧゲート電極と、前記水平電荷転送ＣＣＤの最終段に設けられる予備ゲートであって、前記読み出し信号リセット用トランジスタが所定期間オン状態にされるとともに、当該期間に前記読み出し信号リセット用トランジスタに接続されたリセット電源の電位が、前記ＳＧゲート電極における電位バリアレベルより低くされることによって、所定レベルの基準信号の電荷が前記水平電荷転送ＣＣＤの最後のゲートに注入され、前記水平電荷転送ＣＣＤの電荷転送方向が有効映像期間の転送方向に対し逆方向となるタイミングの転送パルスを前記水平電荷転送ＣＣＤに印加することによって転送される、前記所定レベルの基準信号の電荷を蓄えるための前記予備ゲートと、前記ＳＧゲート電極における電位バリアレベルの高さを調整することで前記所定レベルの基準信号が任意に調整されるように、前記所定レベルの基準信号の電荷が注入される直前に、前記ＳＧゲート電極への印加電圧を可変する電位バリアレベル調整用基準電源とを備え、該蓄積された前記所定レベルの基準信号の電荷を水平有効映像期間の直前に読み出し得るように構成されていることを特徴とするものである。
【００１５】
また、本発明ＣＣＤ型撮像装置は、前記読み出し信号リセット用トランジスタが、該撮像装置がさらに前記水平有効映像期間の最終画素の信号の出力レベルを保持するように、前記水平有効映像期間の直後に所定期間オフ状態にされていることを特徴とするものである。
【００１６】
また、本発明ＣＣＤ型撮像装置は、前記所定レベルの基準信号の電圧レベルと予め定められた基準電圧とを比較するコンパレータ、及び、前記コンパレータの出力に応じてアンプゲインを制御するゲイン制御アンプを更に備え、前記水平有効映像期間の映像信号が、前記ゲイン制御アンプによって制御されたアンプゲインで出力されることを特徴とするものである。
【００１８】
また、本発明ＣＣＤ型撮像装置は、任意の整数を n （ n ＞１）としたとき、 前記複数の領域のうち第 1 の領域の前記電位バリアレベル調整用基準電源が、前記第 1 の領域の水平電荷転送ＣＣＤのｎ−１ライン目の最終画素の信号である第 1 信号と所定の基準電圧とを比較するコンパレータで構成され、前記第１信号が、前記第 1 の領域と隣接する領域の水平電荷転送ＣＣＤにおけるｎライン目の最初の有効画素の信号と同一となるように、前記第 1 の領域と隣接する領域の水平電荷転送ＣＣＤ用のＳＧゲート電極の印加電圧が、前記コンパレータの出力によって制御されることを特徴とするものである。
【００１９】
また、本発明ＣＣＤ型撮像装置は、前記予備ゲートが、複数の電荷蓄積セルを有し、前記複数の電荷蓄積セルのうち少なくとも１つの第 1 のセルが、前記所定レベルの基準信号の電荷を蓄積するように用いられ、前記複数の電荷蓄積セルのうち前記第 1 のセルとは異なる、少なくとも１つの第２のセルが、前記所定レベルの基準信号とは異なるレベルの基準信号となる電荷を蓄積するように用いられることを特徴とするものである。
【００２０】
【発明の実施の形態】
以下に添付図面を参照し、発明の実施の形態に基づいて本発明を詳細に説明する。
本発明の説明に入るに先立ち、本発明との対比のため、まず、従来のＣＣＤ型撮像素子の駆動方法について説明する。
図１は、水平電荷転送ＣＣＤとして３相転送方式を用いた従来のＣＣＤ型撮像素子の出力アンプ周辺の構成を示している。
【００２１】
図１において、ＣＣＤ型撮像素子における一般的な信号電荷の流れは以下のようである。すなわち、受光部で光電変換された信号電荷（マイナス電荷）が図示されない垂直電荷転送ＣＣＤを介して各ライン毎に水平電荷転送ＣＣＤに転送される。図１中のＲ１，Ｒ２，Ｒ３は３相の転送ゲートで１画素の信号電荷転送を取り扱う。水平電荷転送ＣＣＤに転送された信号電荷は、３相の駆動パルスで水平電荷転送ＣＣＤを駆動することにより順次左方向に転送され、水平電荷転送ＣＣＤの最後のゲートＲＬから、一定バイアスに設定されたゲートＳＧを通過し、ノードＡまで転送される。ノードＡで電荷は電荷検出容量Ｃに充電され、電圧信号に変換されて出力アンプで増幅後、撮像素子の出力端子より出力される。
【００２２】
信号電荷により充電された電荷検出容量Ｃは、次に、リセットゲートＲＧをＯＮにして一定のリセット電位Ｖｄにリセットされる。リセット後、リセットゲートＲＧをＯＦＦにして次の画素の信号電荷の充電に備える。この動作を繰り返すことにより、次々に画素の信号電荷を読み出すことができる。また、水平ブランキング期間は水平電荷転送ＣＣＤの動作を停止し、従って、ノードＡには電荷は転送されず、リセットゲートＲＧのみがＯＮ／ＯＦＦしている。以上は、従来技術の動作説明である。
【００２３】
次に、本発明ＣＣＤ型撮像素子の駆動方法を説明する。
図２は、本発明ＣＣＤ型撮像素子の駆動方法における駆動パルスのタイミングを示している。
本発明駆動方法は、水平ブランキング期間にリセット電位Ｖｄを一時的に下げることにより、基準信号電荷（マイナス電荷）を水平電荷転送ＣＣＤに注入し、次の信号電荷読み出し時に基準信号として読み出すことを基本としている。
【００２４】
これは、原理的には、水平ブランキング期間の一部においてリセットゲートＲＧをＯＮにし、その間、リセット電位ＶｄをＳＧゲート直下の電位バリアレベル以下に下げることでマイナス電荷を水平電荷転送ＣＣＤのＲＬゲート下に注入することで達成される。
【００２５】
実際には、図２に示すように、水平ブランキング期間においてリセットゲートＲＧを信号電荷読み出し時と同様水平電荷転送ＣＣＤのクロック周波数でＯＮ／ＯＦＦを繰り返す動作を行っても、ＯＮ期間にリセット電位Ｖｄの電位はノードＡに達するので何ら問題なく水平電荷転送ＣＣＤのＲＬゲート下に電荷を注入することができる。
【００２６】
次に、Ｒ１，Ｒ２，Ｒ３，ＲＬゲートのパルスタイミングを調整することで電荷を通常の、転送方向（順方向）とは逆の方向に転送し、注入マイナス電荷を予備ゲート部（図１参照）に蓄積する。蓄積が完了した時点で、ＴＣＫパルスによって受光部からの映像信号電荷を水平電荷転送ＣＣＤのゲートＲ２，Ｒ３ゲート下に転送後、Ｒ２ゲートのマイナス電荷をＲ３ゲート下に転送して両者をまとめたうえで水平電荷転送ＣＣＤを順方向に転送することにより信号を読み出す。
【００２７】
これによって、まず予備ゲート下に蓄積された注入マイナス電荷が出力信号として読み出され、その後連続して信号電荷が出力されることになる。さらに、最後の映像信号電荷が電荷検出容量Ｃに転送された時点で、ある一定期間リセット動作を停止すれば撮像素子の出力アンプからは１ラインの最終画素のレベルが保持されて出力される。
【００２８】
図３（ａ），（ｂ）および（ｃ）は、水平有効映像期間における信号電荷読み出し時の、本発明によって水平ブランキング期間に行われるマイナス電荷注入時の、およびマイナス電荷注入後リセット電位を元の電位に戻すときの撮像素子の出力アンプ周辺の電子の各ポテンシャル図を示している。
まず、水平有効映像期間における信号電荷読み出し時には、図３（ａ）に示すように、水平電荷転送ＣＣＤから送られてくる信号電荷がノードＡで検出され、信号電荷読み出し後にはリセットゲートＲＧを通して定電位Ｖｄ０に吸収される。
【００２９】
本発明によって、水平ブランキング期間に行われる電荷注入時には、図３（ｂ）に示すように、まず、読み出し時にはパルス駆動されている水平電荷転送ＣＣＤの最終段ゲートＲＬの電圧を上げ（電子のポテンシャルを下げ）電荷を蓄積できる状態にし、次にリセット電位ＶｄをＳＧゲート下のポテンシャルレベルより上げる（電位を下げる）ことによりノードＡ、およびＳＧ、ＲＬゲート下に電荷を注入する。電荷注入後は、図３（ｃ）に示すように、セット電位Ｖｄを再び元のＶｄ０まで戻すことにより不要な注入電荷は吸収され、ＳＧゲートとＲＬゲートのポテンシャル差に応じた電荷量がＲＬゲート直下に残留する。
【００３０】
このＲＬゲート直下に残された電荷を、図４（ｂ）に示すように、通常の信号電荷読み出し時（図４（ａ）参照）と逆方向に１段転送することにより基準信号電荷を水平電荷転送ＣＣＤ内部に送ることができる。上記動作を繰り返すことにより複数画素にわたって基準信号電荷を水平電荷転送ＣＣＤ内の予備ゲート部に蓄積することができる。水平ブランキング期間終了直前に水平電荷転送ＣＣＤを駆動し始め、信号を読み出すことにより、図５（ｂ）に示すように、有効映像期間の直前のある一定期間基準信号を得ることができ、アンプの立ち上がり特性が有効映像信号に影響を与えないようにすることができる。なお、図５（ａ）は本発明を適用しない従来のＣＣＤ型撮像素子の駆動の場合を示している。
【００３１】
また、前述したように、水平有効期間終了直後にも最終画素レベルをリセットパルス（リセットゲートＲＧに印加するパルス）停止期間に出力することができる（図５（ｂ）参照）ので、外部信号処理回路の動特性の影響が有効映像信号に現れないようにすることができる。
【００３２】
一方、出力信号における基準信号レベル、および映像信号レベルは出力アンプのゲインによって左右され、複数の出力端子から読み出された映像信号のゲインのばらつきの原因となる。
【００３３】
図６は、複数の出力端子から読み出された映像信号のゲインのばらつきを補正するゲイン補正回路の一例を示している。
本例においては、水平ライン毎に出力される基準信号をスイッチＳＷによって容量Ｃに蓄積し、蓄積によって変換された電圧をコンパレータにより基準電圧Ｖｓと比較し、その出力をゲイン制御信号として映像信号が入力されたゲイン制御アンプを制御するように構成する。このようにすれば、多出力構造型撮像素子の領域間のばらつきや複数のＣＣＤ型撮像素子間のばらつきを補正することができる。
【００３４】
図７は、基準信号レベルに相当する信号電荷の注入直前に、水平電荷転送ＣＣＤのＳＧゲート電極への印加電圧を制御することで電位バリアレベルの高さを調整することによって、注入電荷量を調整し、基準信号のレベルを任意に可変し得るようにしたＣＣＤ型撮像素子の駆動方法を示している。
図７において、ＳＧゲートに印加する電圧を制御することによりＳＧゲート下のバリアレベル（図３参照）が変化し、注入できる電荷量を制御することが可能となる。
【００３５】
図８は、この（図７に示す）駆動方法によって構成したＣＣＤ型撮像装置の一構成例を示している。
図８においては、受光部領域の画素は３つの領域に分割され、水平電荷転送ＣＣＤ１、水平電荷転送ＣＣＤ２、および水平電荷転送ＣＣＤ３によってそれぞれ読み出される。いま、（ｎ−１）ライン目の画素の読み出し時に領域１、領域２における（ｎ−１）ラインの最終画素▲１▼、▲３▼の出力レベルをスイッチＳＷ１、ＳＷ２をＯＮすることによって容量Ｃ１、Ｃ２ にそれぞれ蓄積し、その蓄積レベルに対応したＤＣバイアス（本例では、差動増幅器の出力）をＳＧ２、ＳＧ３にそれぞれ加えることにより、予備ゲート２、３に蓄積する注入電荷量を▲１▼、▲３▼の画素信号レベルと同量にすることができる。
【００３６】
次に、ｎライン目の画素の読み出しが開始されたとき、領域２、領域３の最初の有効画素▲２▼、▲４▼が読み出される前にその予備ゲートに蓄積された画素▲２▼、▲４▼の隣接画素▲１▼、▲３▼のレベルと同量の信号が読み出され、領域を分割した際に発生する外部信号処理回路の動特性の影響による不連続成分を抑圧することができる。本例は、水平電荷転送ＣＣＤが３つの場合の例を示しているが、これは、受光部領域の画素が２つ以上の領域に分割され、２つ以上の水平電荷転送ＣＣＤを含む場合の構成として常に可能なものである。
【００３７】
図９は、図８に示す構成において、アンプゲインの調整が同時に実現できるようにしたＣＣＤ型撮像装置の一構成例を示している。
原理的には予備ゲートの段数を多くし、外部より予備ゲート内の複数の電荷蓄積セルに異なるレベルの信号を注入することにより出力時にさまざまな基準信号レベルを出力することができる。
【００３８】
図９は、その具体例として、予備ゲート内に電荷蓄積セルＲ３を２つ（Ｒ２３とＲ１３）有する場合である。
まず、最初の電荷注入では、スイッチＳＷ３、ＳＷ４を隣接領域の画素出力と同レベルの信号が注入されるように接続する。電荷を注入し、水平電荷転送ＣＣＤを逆方向に駆動し、注入電荷をゲートＲ２３直下に蓄積する。次に、スイッチＳＷ３、ＳＷ４を基準電圧Ａ（コンパレータに印加される基準電圧と異なることに注意されたい）がＳＧ１、ＳＧ２、ＳＧ３に接続されるようにし、基準電圧Ａと同レベルの信号を注入する。水平電荷転送ＣＣＤを逆方向に駆動することにより、基準電圧Ａと同レベルの信号電荷はＲ２３直下に蓄積され、さらに事前に注入していた隣接領域の画素出力と同レベルの信号電荷はＲ１３まで転送されて蓄積される。
【００３９】
信号読み出し時にはこれらの注入電荷が順次読み出され、まず、各アンプに共通の基準電圧Ａと同レベルの信号電荷が読み出され、これをアンプゲインの調整用基準信号として用いることができる。また、次に出力される隣接領域の画素出力と同レベルの信号電荷は、図８に示した例と同様に、領域間のばらつきを補正するための信号として用いることができる。
【００４０】
【発明の効果】
本発明によれば、２個以上の出力端子を有するＣＣＤ型撮像素子、または２個以上のＣＣＤ型撮像素子を使用してＣＣＤ型撮像装置を構成した場合に、従来から問題視されていた各撮像素子の出力端子の出力端子毎の特性のばらつきを精度よく補正することが可能となる。
【００４１】
また、本発明によれば、２個以上の出力端子を有するＣＣＤ型撮像素子、または２個以上のＣＣＤ型撮像素子を使用してＣＣＤ型撮像装置を構成した場合の出力回路の動特性や信号処理回路におけるフィルタ等のリンギングによる各ラインにおける出力初期部分のレベル変動をなくすことができる。
【図面の簡単な説明】
【図１】 水平電荷転送ＣＣＤとして３相転送方式を用いた従来のＣＣＤ型撮像素子の出力アンプ周辺の構成を示している。
【図２】 本発明ＣＣＤ型撮像素子の駆動方法における駆動パルスのタイミングを示している。
【図３】 水平有効映像期間における信号電荷読み出し時の、本発明によって水平ブランキング期間に行われるマイナス電荷注入時の、およびマイナス電荷注入後リセット電位を元の電位に戻すときの撮像素子の出力アンプ周辺の電子の各ポテンシャル図を示している。
【図４】 水平有効映像期間における信号電荷読み出し時と、本発明によって水平ブランキング期間に行われるマイナス電荷注入時の水平電荷転送ＣＣＤの駆動パルスタイミングを示している。
【図５】 従来のＣＣＤ型撮像素子の駆動方法と、本発明によって水平ブランキング期間にマイナス電荷を注入する駆動方法とによってそれぞれ得られる１水平期間の出力映像信号を示している。
【図６】 複数の出力端子から読み出された映像信号のゲインのばらつきを補正するゲイン補正回路の一例を示している。
【図７】 基準信号レベルに相当する信号電荷の注入直前に、水平電荷転送ＣＣＤのＳＧゲート電極への印加電圧を抑制することで電位バリアレベルの高さを調整することによって、注入電荷量を調整し、基準信号レベルを任意に可変し得るようにしたＣＣＤ型撮像素子の駆動方法を示している。
【図８】 図７に示す駆動方法によって構成したＣＣＤ型撮像装置の一構成例を示している。
【図９】 図８に示す構成において、アンプゲインの調整が同時に実現できるようにしたＣＣＤ型撮像装置の一構成例を示している。
【発明の属する技術分野】
本発明は、２個以上の出力端子を有するＣＣＤ型撮像素子、または２個以上のＣＣＤ型撮像素子を使用してＣＣＤ型撮像装置を構成した場合のＣＣＤ型撮像素子の駆動方法、およびＣＣＤ型撮像装置に関する。
【０００２】
【従来の技術】
従来、一般的に複数の出力端子を有する撮像素子、または、３板式あるいは４板式撮像装置のような複数の撮像素子を有する撮像装置において各信号出力端子の出力特性のばらつきを補正するには、光学的黒レベル信号によるオフセット成分を調整する方法、または外部回路のゲイン調整の方法がある。また、より高精度に各出力端子特性を補正しようとする場合には、あらかじめ各出力端子の特性を測定し、そのデータをメモリに記憶しておいて、デジタル信号処理回路にて補正処理を行う方法がある。
【０００３】
また、増幅型固体撮像素子に関しては、素子内に基準信号発生回路を設けて出力アンプのゲインを調整する技術（特開平８−２８９２０４号公報参照）も知られている。
【０００４】
【発明が解決しようとする課題】
上述した方法のうちメモリを用いる方法は、各出力端子特性の温度変動に対して対応することができず、一時的には各端子の特性ばらつきを補正できるものの時間が経つにつれ特性ばらつきによる縦縞や境界線、領域毎のずれ等が画面上に現れる。
【０００５】
また、出力回路のばらつきを補正することができるようにした特開平８−２８９２０４号公報記載の技術は、撮像素子の信号電荷を電流または電圧として取り扱うＭＯＳ型、または増幅型撮像素子にのみ適用し得るものであり、光電変換された電荷信号を検出アンプまで電荷として取り扱うＣＣＤ型撮像素子には同様な技術を適用することはできない。
【０００６】
また、最近、撮像素子の出力データレートを向上させるために、撮像素子が単に複数の出力端子を持つだけでなく受光面を領域分割しそれぞれの領域に出力端子を有するさまざまな多出力構造型撮像素子が開発されている。これらの構造を持つ撮像素子では、領域境界部分にダミー画素を作る領域がないため信号読み出し動作に入ると有効映像信号がいきなり出力され、撮像素子上のアンプの立ち上がり特性の影響で第１画素の出力レベルが他の画素の出力レベルと異なるという現象が問題となっている。
【０００７】
また、撮像素子の素子外部で用いられる回路やフィルタのリンギング特性は映像期間の境界部分でオーバーシュートやアンダーシュートなどのノイズを発生する恐れがある。実際にハイビジョンスタジオ規格では、有効映像期間とは別にこのようなノイズを含まない期間ということでクリーンアパーチャーという有効映像期間に比べ少し短い期間を定義している。このようなノイズは受光面を分割して読み出す撮像素子においては、映像信号合成後に分割領域の境界で境界線の発生につながり、撮影映像の画質に大きく影響を与える。
【０００８】
本発明の目的は、２個以上の出力端子を有するＣＣＤ型固体撮像素子、または２個以上の撮像素子を用いたＣＣＤ型撮像装置において、映像信号を出力する際に撮像素子上のアンプの立ち上がり特性が有効映像信号に影響を与えないようにするとともに各撮像素子に設けられた出力端子の特性のばらつきを補正し得るようにし、さらに、外部信号処理回路の動特性の影響が有効映像信号に現れないようにするＣＣＤ型撮像素子の駆動方法およびＣＣＤ型撮像装置を提供することにある。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明では、撮像素子内部で水平有効映像期間の直前にリファレンス信号、または画素レベルとして連続性のあるダミー信号（以下、基準信号と言う）を出力し、また、水平有効映像期間の直後にダミー信号を出力するＣＣＤ型撮像装置を提供し、これは、各撮像素子の出力端子毎の特性のばらつきなどが水平有効映像期間の映像出力に与える悪影響を軽減することを目的とする。また、既存のＣＣＤ型撮像素子の素子構成を全く変更することなしに上記リファレンス信号やダミー信号を生成する新規なＣＣＤ型撮像素子の駆動方法を提供する。さらに、上記リファレンス信号を基準にしてＣＣＤ型撮像素子の出力回路の特性を補正することによりリアルタイムでの補正が可能となり、出力回路特性の時間的変動にも対応させることが可能となる。
【００１０】
すなわち、本発明ＣＣＤ型撮像素子の駆動方法は、読み出し信号リセット用トランジスタを所定期間オン状態にするとともに、当該期間に前記読み出し信号リセット用トランジスタに接続されたリセット電源の電位を水平電荷転送ＣＣＤのＳＧゲートにおける電位バリアレベルより低くすることによって当該水平電荷転送ＣＣＤの最終段の予備ゲート下に所定レベルの基準信号電荷を注入し、さらに前記水平電荷転送ＣＣＤの電荷転送方向が有効映像期間の転送方向に対し逆方向となるタイミングの転送パルスを前記水平電荷転送ＣＣＤに印加することによって、前記基準信号電荷を前記水平電荷転送ＣＣＤ内部のあらかじめ定められた数の予備ゲートに蓄積し、該蓄積された前記基準信号電荷を水平有効映像期間の直前に読み出し得るようにしたことを特徴とするものである。
【００１１】
また、本発明ＣＣＤ型撮像素子の駆動方法は、前記基準信号電荷の注入直前にＳＧゲート電極への印加電圧を制御して前記電位バリアレベルの高さを調整することによって、前記予備ゲート下に注入される信号電荷量を調整し、注入される電荷を任意のレベルに制御し得るようにしたことを特徴とするものである。
【００１２】
また、本発明ＣＣＤ型撮像素子の駆動方法は、さらにＣＣＤ型撮像素子の水平有効映像期間の直後に前記読み出し信号リセット用トランジスタを所定期間オフ状態にして、前記水平有効映像期間の最終画素レベルの出力を保持し得るようにしたことを特徴とするものである。
【００１３】
また、本発明による別の態様であるＣＣＤ型撮像装置は、受光領域を複数の領域に分割してその分割されたそれぞれの領域毎に撮像信号出力端子を有するＣＣＤ型撮像素子または複数のＣＣＤ型撮像素子を用いて構成されており、前記ＣＣＤ型撮像素子は、水平電荷転送ＣＣＤから順次転送される信号電荷をリセットするための読み出し信号リセット用トランジスタと、前記読み出し信号リセット用トランジスタの前段に設けられるＳＧゲート電極と、前記水平電荷転送ＣＣＤの最終段に設けられる予備ゲートであって、前記読み出し信号リセット用トランジスタが所定期間オン状態にされるとともに、当該期間に前記読み出し信号リセット用トランジスタに接続されたリセット電源の電位が、前記ＳＧゲート電極における電位バリアレベルより低くされることによって、所定レベルの基準信号の電荷が前記水平電荷転送ＣＣＤの最後のゲートに注入され、前記水平電荷転送ＣＣＤの電荷転送方向が有効映像期間の転送方向に対し逆方向となるタイミングの転送パルスを前記水平電荷転送ＣＣＤに印加することによって転送される、前記所定レベルの基準信号の電荷を蓄えるための前記予備ゲートと、前記ＳＧゲート電極における電位バリアレベルの高さを調整することで前記所定レベルの基準信号が任意に調整されるように、前記所定レベルの基準信号の電荷が注入される直前に、前記ＳＧゲート電極への印加電圧を可変する電位バリアレベル調整用基準電源とを備え、該蓄積された前記所定レベルの基準信号の電荷を水平有効映像期間の直前に読み出し得るように構成されていることを特徴とするものである。
【００１５】
また、本発明ＣＣＤ型撮像装置は、前記読み出し信号リセット用トランジスタが、該撮像装置がさらに前記水平有効映像期間の最終画素の信号の出力レベルを保持するように、前記水平有効映像期間の直後に所定期間オフ状態にされていることを特徴とするものである。
【００１６】
また、本発明ＣＣＤ型撮像装置は、前記所定レベルの基準信号の電圧レベルと予め定められた基準電圧とを比較するコンパレータ、及び、前記コンパレータの出力に応じてアンプゲインを制御するゲイン制御アンプを更に備え、前記水平有効映像期間の映像信号が、前記ゲイン制御アンプによって制御されたアンプゲインで出力されることを特徴とするものである。
【００１８】
また、本発明ＣＣＤ型撮像装置は、任意の整数を n （ n ＞１）としたとき、 前記複数の領域のうち第 1 の領域の前記電位バリアレベル調整用基準電源が、前記第 1 の領域の水平電荷転送ＣＣＤのｎ−１ライン目の最終画素の信号である第 1 信号と所定の基準電圧とを比較するコンパレータで構成され、前記第１信号が、前記第 1 の領域と隣接する領域の水平電荷転送ＣＣＤにおけるｎライン目の最初の有効画素の信号と同一となるように、前記第 1 の領域と隣接する領域の水平電荷転送ＣＣＤ用のＳＧゲート電極の印加電圧が、前記コンパレータの出力によって制御されることを特徴とするものである。
【００１９】
また、本発明ＣＣＤ型撮像装置は、前記予備ゲートが、複数の電荷蓄積セルを有し、前記複数の電荷蓄積セルのうち少なくとも１つの第 1 のセルが、前記所定レベルの基準信号の電荷を蓄積するように用いられ、前記複数の電荷蓄積セルのうち前記第 1 のセルとは異なる、少なくとも１つの第２のセルが、前記所定レベルの基準信号とは異なるレベルの基準信号となる電荷を蓄積するように用いられることを特徴とするものである。
【００２０】
【発明の実施の形態】
以下に添付図面を参照し、発明の実施の形態に基づいて本発明を詳細に説明する。
本発明の説明に入るに先立ち、本発明との対比のため、まず、従来のＣＣＤ型撮像素子の駆動方法について説明する。
図１は、水平電荷転送ＣＣＤとして３相転送方式を用いた従来のＣＣＤ型撮像素子の出力アンプ周辺の構成を示している。
【００２１】
図１において、ＣＣＤ型撮像素子における一般的な信号電荷の流れは以下のようである。すなわち、受光部で光電変換された信号電荷（マイナス電荷）が図示されない垂直電荷転送ＣＣＤを介して各ライン毎に水平電荷転送ＣＣＤに転送される。図１中のＲ１，Ｒ２，Ｒ３は３相の転送ゲートで１画素の信号電荷転送を取り扱う。水平電荷転送ＣＣＤに転送された信号電荷は、３相の駆動パルスで水平電荷転送ＣＣＤを駆動することにより順次左方向に転送され、水平電荷転送ＣＣＤの最後のゲートＲＬから、一定バイアスに設定されたゲートＳＧを通過し、ノードＡまで転送される。ノードＡで電荷は電荷検出容量Ｃに充電され、電圧信号に変換されて出力アンプで増幅後、撮像素子の出力端子より出力される。
【００２２】
信号電荷により充電された電荷検出容量Ｃは、次に、リセットゲートＲＧをＯＮにして一定のリセット電位Ｖｄにリセットされる。リセット後、リセットゲートＲＧをＯＦＦにして次の画素の信号電荷の充電に備える。この動作を繰り返すことにより、次々に画素の信号電荷を読み出すことができる。また、水平ブランキング期間は水平電荷転送ＣＣＤの動作を停止し、従って、ノードＡには電荷は転送されず、リセットゲートＲＧのみがＯＮ／ＯＦＦしている。以上は、従来技術の動作説明である。
【００２３】
次に、本発明ＣＣＤ型撮像素子の駆動方法を説明する。
図２は、本発明ＣＣＤ型撮像素子の駆動方法における駆動パルスのタイミングを示している。
本発明駆動方法は、水平ブランキング期間にリセット電位Ｖｄを一時的に下げることにより、基準信号電荷（マイナス電荷）を水平電荷転送ＣＣＤに注入し、次の信号電荷読み出し時に基準信号として読み出すことを基本としている。
【００２４】
これは、原理的には、水平ブランキング期間の一部においてリセットゲートＲＧをＯＮにし、その間、リセット電位ＶｄをＳＧゲート直下の電位バリアレベル以下に下げることでマイナス電荷を水平電荷転送ＣＣＤのＲＬゲート下に注入することで達成される。
【００２５】
実際には、図２に示すように、水平ブランキング期間においてリセットゲートＲＧを信号電荷読み出し時と同様水平電荷転送ＣＣＤのクロック周波数でＯＮ／ＯＦＦを繰り返す動作を行っても、ＯＮ期間にリセット電位Ｖｄの電位はノードＡに達するので何ら問題なく水平電荷転送ＣＣＤのＲＬゲート下に電荷を注入することができる。
【００２６】
次に、Ｒ１，Ｒ２，Ｒ３，ＲＬゲートのパルスタイミングを調整することで電荷を通常の、転送方向（順方向）とは逆の方向に転送し、注入マイナス電荷を予備ゲート部（図１参照）に蓄積する。蓄積が完了した時点で、ＴＣＫパルスによって受光部からの映像信号電荷を水平電荷転送ＣＣＤのゲートＲ２，Ｒ３ゲート下に転送後、Ｒ２ゲートのマイナス電荷をＲ３ゲート下に転送して両者をまとめたうえで水平電荷転送ＣＣＤを順方向に転送することにより信号を読み出す。
【００２７】
これによって、まず予備ゲート下に蓄積された注入マイナス電荷が出力信号として読み出され、その後連続して信号電荷が出力されることになる。さらに、最後の映像信号電荷が電荷検出容量Ｃに転送された時点で、ある一定期間リセット動作を停止すれば撮像素子の出力アンプからは１ラインの最終画素のレベルが保持されて出力される。
【００２８】
図３（ａ），（ｂ）および（ｃ）は、水平有効映像期間における信号電荷読み出し時の、本発明によって水平ブランキング期間に行われるマイナス電荷注入時の、およびマイナス電荷注入後リセット電位を元の電位に戻すときの撮像素子の出力アンプ周辺の電子の各ポテンシャル図を示している。
まず、水平有効映像期間における信号電荷読み出し時には、図３（ａ）に示すように、水平電荷転送ＣＣＤから送られてくる信号電荷がノードＡで検出され、信号電荷読み出し後にはリセットゲートＲＧを通して定電位Ｖｄ０に吸収される。
【００２９】
本発明によって、水平ブランキング期間に行われる電荷注入時には、図３（ｂ）に示すように、まず、読み出し時にはパルス駆動されている水平電荷転送ＣＣＤの最終段ゲートＲＬの電圧を上げ（電子のポテンシャルを下げ）電荷を蓄積できる状態にし、次にリセット電位ＶｄをＳＧゲート下のポテンシャルレベルより上げる（電位を下げる）ことによりノードＡ、およびＳＧ、ＲＬゲート下に電荷を注入する。電荷注入後は、図３（ｃ）に示すように、セット電位Ｖｄを再び元のＶｄ０まで戻すことにより不要な注入電荷は吸収され、ＳＧゲートとＲＬゲートのポテンシャル差に応じた電荷量がＲＬゲート直下に残留する。
【００３０】
このＲＬゲート直下に残された電荷を、図４（ｂ）に示すように、通常の信号電荷読み出し時（図４（ａ）参照）と逆方向に１段転送することにより基準信号電荷を水平電荷転送ＣＣＤ内部に送ることができる。上記動作を繰り返すことにより複数画素にわたって基準信号電荷を水平電荷転送ＣＣＤ内の予備ゲート部に蓄積することができる。水平ブランキング期間終了直前に水平電荷転送ＣＣＤを駆動し始め、信号を読み出すことにより、図５（ｂ）に示すように、有効映像期間の直前のある一定期間基準信号を得ることができ、アンプの立ち上がり特性が有効映像信号に影響を与えないようにすることができる。なお、図５（ａ）は本発明を適用しない従来のＣＣＤ型撮像素子の駆動の場合を示している。
【００３１】
また、前述したように、水平有効期間終了直後にも最終画素レベルをリセットパルス（リセットゲートＲＧに印加するパルス）停止期間に出力することができる（図５（ｂ）参照）ので、外部信号処理回路の動特性の影響が有効映像信号に現れないようにすることができる。
【００３２】
一方、出力信号における基準信号レベル、および映像信号レベルは出力アンプのゲインによって左右され、複数の出力端子から読み出された映像信号のゲインのばらつきの原因となる。
【００３３】
図６は、複数の出力端子から読み出された映像信号のゲインのばらつきを補正するゲイン補正回路の一例を示している。
本例においては、水平ライン毎に出力される基準信号をスイッチＳＷによって容量Ｃに蓄積し、蓄積によって変換された電圧をコンパレータにより基準電圧Ｖｓと比較し、その出力をゲイン制御信号として映像信号が入力されたゲイン制御アンプを制御するように構成する。このようにすれば、多出力構造型撮像素子の領域間のばらつきや複数のＣＣＤ型撮像素子間のばらつきを補正することができる。
【００３４】
図７は、基準信号レベルに相当する信号電荷の注入直前に、水平電荷転送ＣＣＤのＳＧゲート電極への印加電圧を制御することで電位バリアレベルの高さを調整することによって、注入電荷量を調整し、基準信号のレベルを任意に可変し得るようにしたＣＣＤ型撮像素子の駆動方法を示している。
図７において、ＳＧゲートに印加する電圧を制御することによりＳＧゲート下のバリアレベル（図３参照）が変化し、注入できる電荷量を制御することが可能となる。
【００３５】
図８は、この（図７に示す）駆動方法によって構成したＣＣＤ型撮像装置の一構成例を示している。
図８においては、受光部領域の画素は３つの領域に分割され、水平電荷転送ＣＣＤ１、水平電荷転送ＣＣＤ２、および水平電荷転送ＣＣＤ３によってそれぞれ読み出される。いま、（ｎ−１）ライン目の画素の読み出し時に領域１、領域２における（ｎ−１）ラインの最終画素▲１▼、▲３▼の出力レベルをスイッチＳＷ１、ＳＷ２をＯＮすることによって容量Ｃ１、Ｃ２ にそれぞれ蓄積し、その蓄積レベルに対応したＤＣバイアス（本例では、差動増幅器の出力）をＳＧ２、ＳＧ３にそれぞれ加えることにより、予備ゲート２、３に蓄積する注入電荷量を▲１▼、▲３▼の画素信号レベルと同量にすることができる。
【００３６】
次に、ｎライン目の画素の読み出しが開始されたとき、領域２、領域３の最初の有効画素▲２▼、▲４▼が読み出される前にその予備ゲートに蓄積された画素▲２▼、▲４▼の隣接画素▲１▼、▲３▼のレベルと同量の信号が読み出され、領域を分割した際に発生する外部信号処理回路の動特性の影響による不連続成分を抑圧することができる。本例は、水平電荷転送ＣＣＤが３つの場合の例を示しているが、これは、受光部領域の画素が２つ以上の領域に分割され、２つ以上の水平電荷転送ＣＣＤを含む場合の構成として常に可能なものである。
【００３７】
図９は、図８に示す構成において、アンプゲインの調整が同時に実現できるようにしたＣＣＤ型撮像装置の一構成例を示している。
原理的には予備ゲートの段数を多くし、外部より予備ゲート内の複数の電荷蓄積セルに異なるレベルの信号を注入することにより出力時にさまざまな基準信号レベルを出力することができる。
【００３８】
図９は、その具体例として、予備ゲート内に電荷蓄積セルＲ３を２つ（Ｒ２３とＲ１３）有する場合である。
まず、最初の電荷注入では、スイッチＳＷ３、ＳＷ４を隣接領域の画素出力と同レベルの信号が注入されるように接続する。電荷を注入し、水平電荷転送ＣＣＤを逆方向に駆動し、注入電荷をゲートＲ２３直下に蓄積する。次に、スイッチＳＷ３、ＳＷ４を基準電圧Ａ（コンパレータに印加される基準電圧と異なることに注意されたい）がＳＧ１、ＳＧ２、ＳＧ３に接続されるようにし、基準電圧Ａと同レベルの信号を注入する。水平電荷転送ＣＣＤを逆方向に駆動することにより、基準電圧Ａと同レベルの信号電荷はＲ２３直下に蓄積され、さらに事前に注入していた隣接領域の画素出力と同レベルの信号電荷はＲ１３まで転送されて蓄積される。
【００３９】
信号読み出し時にはこれらの注入電荷が順次読み出され、まず、各アンプに共通の基準電圧Ａと同レベルの信号電荷が読み出され、これをアンプゲインの調整用基準信号として用いることができる。また、次に出力される隣接領域の画素出力と同レベルの信号電荷は、図８に示した例と同様に、領域間のばらつきを補正するための信号として用いることができる。
【００４０】
【発明の効果】
本発明によれば、２個以上の出力端子を有するＣＣＤ型撮像素子、または２個以上のＣＣＤ型撮像素子を使用してＣＣＤ型撮像装置を構成した場合に、従来から問題視されていた各撮像素子の出力端子の出力端子毎の特性のばらつきを精度よく補正することが可能となる。
【００４１】
また、本発明によれば、２個以上の出力端子を有するＣＣＤ型撮像素子、または２個以上のＣＣＤ型撮像素子を使用してＣＣＤ型撮像装置を構成した場合の出力回路の動特性や信号処理回路におけるフィルタ等のリンギングによる各ラインにおける出力初期部分のレベル変動をなくすことができる。
【図面の簡単な説明】
【図１】 水平電荷転送ＣＣＤとして３相転送方式を用いた従来のＣＣＤ型撮像素子の出力アンプ周辺の構成を示している。
【図２】 本発明ＣＣＤ型撮像素子の駆動方法における駆動パルスのタイミングを示している。
【図３】 水平有効映像期間における信号電荷読み出し時の、本発明によって水平ブランキング期間に行われるマイナス電荷注入時の、およびマイナス電荷注入後リセット電位を元の電位に戻すときの撮像素子の出力アンプ周辺の電子の各ポテンシャル図を示している。
【図４】 水平有効映像期間における信号電荷読み出し時と、本発明によって水平ブランキング期間に行われるマイナス電荷注入時の水平電荷転送ＣＣＤの駆動パルスタイミングを示している。
【図５】 従来のＣＣＤ型撮像素子の駆動方法と、本発明によって水平ブランキング期間にマイナス電荷を注入する駆動方法とによってそれぞれ得られる１水平期間の出力映像信号を示している。
【図６】 複数の出力端子から読み出された映像信号のゲインのばらつきを補正するゲイン補正回路の一例を示している。
【図７】 基準信号レベルに相当する信号電荷の注入直前に、水平電荷転送ＣＣＤのＳＧゲート電極への印加電圧を抑制することで電位バリアレベルの高さを調整することによって、注入電荷量を調整し、基準信号レベルを任意に可変し得るようにしたＣＣＤ型撮像素子の駆動方法を示している。
【図８】 図７に示す駆動方法によって構成したＣＣＤ型撮像装置の一構成例を示している。
【図９】 図８に示す構成において、アンプゲインの調整が同時に実現できるようにしたＣＣＤ型撮像装置の一構成例を示している。
Claims (8)
- 読み出し信号リセット用トランジスタを所定期間オン状態にするとともに、当該期間に前記読み出し信号リセット用トランジスタに接続されたリセット電源の電位を水平電荷転送ＣＣＤのＳＧゲートにおける電位バリアレベルより低くすることによって当該水平電荷転送ＣＣＤの最終段の予備ゲート下に所定レベルの基準信号電荷を注入し、さらに前記水平電荷転送ＣＣＤの電荷転送方向が有効映像期間の転送方向に対し逆方向となるタイミングの転送パルスを前記水平電荷転送ＣＣＤに印加することによって、前記基準信号電荷を前記水平電荷転送ＣＣＤ内部のあらかじめ定められた数の予備ゲートに蓄積し、該蓄積された前記基準信号電荷を水平有効映像期間の直前に読み出し得るようにしたことを特徴とするＣＣＤ型撮像素子の駆動方法。
- 請求項１記載のＣＣＤ型撮像素子の駆動方法において、前記基準信号電荷の注入直前にＳＧゲート電極への印加電圧を制御して前記電位バリアレベルの高さを調整することによって、前記予備ゲート下に注入される信号電荷量を調整し、注入される電荷を任意のレベルに制御し得るようにしたことを特徴とするＣＣＤ型撮像素子の駆動方法。
- 請求項１または２記載のＣＣＤ型撮像素子の駆動方法において、該駆動方法は、さらにＣＣＤ型撮像素子の水平有効映像期間の直後に前記読み出し信号リセット用トランジスタを所定期間オフ状態にして、前記水平有効映像期間の最終画素レベルの出力を保持し得るようにしたことを特徴とするＣＣＤ型撮像素子の駆動方法。
- 受光領域を複数の領域に分割してその分割されたそれぞれの領域毎に撮像信号出力端子を有するＣＣＤ型撮像素子または複数のＣＣＤ型撮像素子を用いて構成したＣＣＤ型撮像装置において、
前記ＣＣＤ型撮像素子は、
水平電荷転送ＣＣＤから順次転送される信号電荷をリセットするための読み出し信号リセット用トランジスタと、
前記読み出し信号リセット用トランジスタの前段に設けられるＳＧゲート電極と、
前記水平電荷転送ＣＣＤの最終段に設けられる予備ゲートであって、前記読み出し信号リセット用トランジスタが所定期間オン状態にされるとともに、当該期間に前記読み出し信号リセット用トランジスタに接続されたリセット電源の電位が、前記ＳＧゲート電極における電位バリアレベルより低くされることによって、所定レベルの基準信号の電荷が前記水平電荷転送ＣＣＤの最後のゲートに注入され、前記水平電荷転送ＣＣＤの電荷転送方向が有効映像期間の転送方向に対し逆方向となるタイミングの転送パルスを前記水平電荷転送ＣＣＤに印加することによって転送される、前記所定レベルの基準信号の電荷を蓄えるための前記予備ゲートと、
前記ＳＧゲート電極における電位バリアレベルの高さを調整することで前記所定レベルの基準信号が任意に調整されるように、前記所定レベルの基準信号の電荷が注入される直前に、前記ＳＧゲート電極への印加電圧を可変する電位バリアレベル調整用基準電源とを備え、
該蓄積された前記所定レベルの基準信号の電荷を水平有効映像期間の直前に読み出し得るように構成されていることを特徴とするＣＣＤ型撮像装置。 - 請求項４記載のＣＣＤ型撮像装置において、
前記読み出し信号リセット用トランジスタは、該撮像装置がさらに前記水平有効映像期間の最終画素の信号の出力レベルを保持するように、前記水平有効映像期間の直後に所定期間オフ状態にされていることを特徴とするＣＣＤ型撮像装置。 - 請求項４または５記載のＣＣＤ型撮像装置において、
前記所定レベルの基準信号の電圧レベルと予め定められた基準電圧とを比較するコンパレータ、及び、前記コンパレータの出力に応じてアンプゲインを制御するゲイン制御アンプを更に備え、
前記水平有効映像期間の映像信号が、前記ゲイン制御アンプによって制御されたアンプゲインで出力されることを特徴とするＣＣＤ型撮像装置。 - 請求項４乃至６のいずれかに記載のＣＣＤ型撮像装置において、任意の整数をn（n＞１）としたとき、
前記複数の領域のうち第1の領域の前記電位バリアレベル調整用基準電源が、前記第1の領域の水平電荷転送ＣＣＤのｎ−１ライン目の最終画素の信号である第1信号と所定の基準電圧とを比較するコンパレータで構成され、
前記第１信号が、前記第1の領域と隣接する領域の水平電荷転送ＣＣＤにおけるｎライン目の最初の有効画素の信号と同一となるように、前記第1の領域と隣接する領域の水平電荷転送ＣＣＤ用のＳＧゲート電極の印加電圧が、前記コンパレータの出力によって制御されることを特徴とするＣＣＤ型撮像装置。 - 請求項４乃至７のいずれかに記載のＣＣＤ型撮像装置において、
前記予備ゲートが、複数の電荷蓄積セルを有し、
前記複数の電荷蓄積セルのうち少なくとも１つの第1のセルは、前記所定レベルの基準信号の電荷を蓄積するように用いられ、
前記複数の電荷蓄積セルのうち前記第１のセルとは異なる、少なくとも１つの第２のセルは、前記所定レベルの基準信号とは異なるレベルの基準信号となる電荷を蓄積するように用いられることを特徴とするＣＣＤ型撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10641899A JP3987232B2 (ja) | 1999-04-14 | 1999-04-14 | Ｃｃｄ型撮像素子の駆動方法およびｃｃｄ型撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10641899A JP3987232B2 (ja) | 1999-04-14 | 1999-04-14 | Ｃｃｄ型撮像素子の駆動方法およびｃｃｄ型撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000299818A JP2000299818A (ja) | 2000-10-24 |
| JP3987232B2 true JP3987232B2 (ja) | 2007-10-03 |
Family
ID=14433131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10641899A Expired - Fee Related JP3987232B2 (ja) | 1999-04-14 | 1999-04-14 | Ｃｃｄ型撮像素子の駆動方法およびｃｃｄ型撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3987232B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002073538A1 (fr) * | 2001-03-13 | 2002-09-19 | Ecchandes Inc. | Dispositif visuel, compteur asservi et capteur d'images |
| JP2004350265A (ja) * | 2003-04-28 | 2004-12-09 | Olympus Corp | 撮像装置 |
| JP5237843B2 (ja) * | 2009-01-30 | 2013-07-17 | 浜松ホトニクス株式会社 | 固体撮像装置 |
-
1999
- 1999-04-14 JP JP10641899A patent/JP3987232B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000299818A (ja) | 2000-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6747699B2 (en) | Solid state image pickup apparatus | |
| US5331421A (en) | Solid state image pickup apparatus | |
| US8077239B2 (en) | Solid-state image pickup device and camera | |
| US5737016A (en) | Solid state image pickup apparatus for reducing noise | |
| US6982759B2 (en) | Amplification type solid-state imaging device having a potential detecting circuit for each unit cell and high-speed readout method thereof | |
| US5019702A (en) | Photoelectric transducer apparatus having a plurality of transducer elements and a plurality of capacitor elements | |
| US7355645B2 (en) | Image pickup apparatus with potential fluctuation prevention | |
| US9432603B2 (en) | Imaging apparatus | |
| US5311320A (en) | Solid state image pickup apparatus | |
| JP3890207B2 (ja) | 撮像装置および撮像システム | |
| JP2003304452A (ja) | 撮像装置 | |
| JP3875461B2 (ja) | 固体撮像システム | |
| JP3987232B2 (ja) | Ｃｃｄ型撮像素子の駆動方法およびｃｃｄ型撮像装置 | |
| JP3166776B2 (ja) | 撮像装置及び撮像方法 | |
| JP2007143067A (ja) | 撮像装置及び撮像システム | |
| JP3210566B2 (ja) | 固体撮像装置 | |
| JP2009225341A (ja) | 固体撮像装置及びその駆動方法 | |
| JP4208547B2 (ja) | 電子カメラ | |
| JP4241196B2 (ja) | 撮像装置及び撮像装置の駆動方法 | |
| JP4019435B2 (ja) | 固体撮像装置 | |
| JP3218801B2 (ja) | 固体撮像素子の欠陥検出装置及びこれを用いた欠陥補正装置並びにカメラ | |
| JPH06319086A (ja) | 固体撮像素子の欠陥検出装置及びこれを用いた欠陥補正装置 | |
| JPH10336524A (ja) | 固体撮像装置およびその撮像方法 | |
| JPH04162886A (ja) | 固体撮像装置 | |
| JPH10164440A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070605 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070605 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070619 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070712 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100720 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110720 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120720 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |