WO2001027999A1 - Procede de production de tranches collees et tranche collee - Google Patents

Procede de production de tranches collees et tranche collee Download PDF

Info

Publication number
WO2001027999A1
WO2001027999A1 PCT/JP2000/006795 JP0006795W WO0127999A1 WO 2001027999 A1 WO2001027999 A1 WO 2001027999A1 JP 0006795 W JP0006795 W JP 0006795W WO 0127999 A1 WO0127999 A1 WO 0127999A1
Authority
WO
WIPO (PCT)
Prior art keywords
wafer
thin film
peripheral portion
soi layer
soi
Prior art date
Application number
PCT/JP2000/006795
Other languages
English (en)
French (fr)
Inventor
Masatake Nakano
Kiyoshi Mitani
Shinichi Tomizawa
Original Assignee
Shin-Etsu Handotai Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin-Etsu Handotai Co., Ltd. filed Critical Shin-Etsu Handotai Co., Ltd.
Priority to EP00963000A priority Critical patent/EP1170801B1/en
Priority to US09/857,569 priority patent/US6797632B1/en
Priority to JP2001530119A priority patent/JP4277469B2/ja
Priority to DE60029578T priority patent/DE60029578T2/de
Publication of WO2001027999A1 publication Critical patent/WO2001027999A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Definitions

  • a wafer manufactured by bonding an ion-implanted wafer to another wafer serving as a substrate and then peeling and bonding the wafer is manufactured.
  • hydrogen ion stripping method also called the smart cut method
  • SOI silicononinsu 1ator
  • two silicon wafers are interposed through a silicon oxide film.
  • an oxide film is formed on at least one of the wafers.
  • the The SOI layer for forming the element can be formed by grinding and polishing the bond (bonded wafer) to a desired thickness by grinding and polishing. it can .
  • the bonded SOI layer fabricated as described above has excellent crystallinity of the soI layer and high reliability of the buried oxide film located immediately below the sOI layer. Although it has the advantage, since it is thinned by grinding and polishing, it takes more time to make the film thinner, and in addition to the material power, it is wasted and the power is reduced. Thick The uniformity was at most about ⁇ 0.3 ⁇ m of the target film thickness.
  • the thickness of the SOI layer is required to be further reduced in thickness and the uniformity of the film thickness is improved.
  • a thickness of about 0.1 ⁇ 0.01 m and a uniform thickness are required.
  • the thin film SOI with such film thickness and film thickness uniformity is bonded to the wafer.
  • it is necessary to reduce the thickness by conventional grinding and polishing. Since it is not possible with this method, a new thinning technique is called the hydrogen ion stripping method disclosed in Japanese Patent Application Laid-Open No. Hei 5-212111. Have been developed.
  • an oxide film is formed on at least one of two silicon anodes, and one of the silicon anodes is formed.
  • Hydrogen ion or rare gas ion is injected from the upper surface of the wafer, and the silicon ion, (hereinafter referred to as “bonded iron”) is injected.
  • the ion injection surface is interposed via an oxide film with the other ionosphere (hereinafter referred to as base pheno).
  • heat treatment peel off the bond wafer using the microbubble layer as a cleavage plane (peeling surface).
  • the wafer on which the thin silicon layer (SOI layer) is formed is further subjected to a heat treatment (bonding heat treatment).
  • B example Oh Ru in tightly bound shall be the SOI ⁇ d over Nono and technology c
  • the hydrogen ion stripping method does not pass through an oxide film. It is possible to combine silicon wafers directly, not only when silicon wafers are combined, but also when silicon wafers are combined. It can also be used when ion is implanted into a metal and bonded to an insulating material such as quartz, silicon carbide, or aluminum, which has a different coefficient of thermal expansion.
  • the delaminated surface is a good mirror surface.
  • the SOI layer has extremely high uniformity of the SOI layer. Since the laser is relatively easy to obtain, it is possible to reuse the bonded wafer (hereinafter sometimes referred to as the peeled air) after peeling. It has the advantage that the material can be used effectively.
  • the unbonded portion of the peripheral portion remains on the peeling wafer, and is disclosed in the above-mentioned Japanese Patent Application Laid-Open No. 3-250616.
  • This has the advantage that the step of removing the unbonded portion of the wafer periphery is not required, which leads to the uniformity of the thickness of the SOI layer and the material.
  • it was one of the important advantages of the hydrogen ion stripping method.
  • the unbonded width from the outer peripheral end force depends on the size of the polishing sag. However, when using a normal silicon mirror-polished surface, it is usually about lmm. However, it can be seen that the maximum is about 2 mm.
  • the following may be considered as the causes of the occurrence of the above-mentioned participant or cracks. That is, there is no unbonded portion in the periphery of the bonded body manufactured by the hydrogen ion delamination method, and the bonded portion is physically bonded. However, due to the sag at the periphery of the air before bonding, the bonding strength is not always sufficient compared to the center of the air. Therefore, in the various heat treatment steps after delamination, the cleaning step, the device fabrication step, etc., from the periphery where the bonding strength of the wafer is not sufficient. It is considered that particulation occurs or cracking force enters the SOI layer.
  • Such problems are not limited to SOI wafers in which silicon and silicon are bonded via an oxide film, but are manufactured by the hydrogen ion delamination method.
  • the present invention relates to a method for manufacturing a bonded wafer by a hydrogen ion peeling method, in which the peripheral part of the wafer is covered with a metal plate.
  • the purpose is to manufacture a bonding machine that does not cause problems such as generation of cracks or cracks in the SOI layer or the like.
  • At least a microbubble layer formed by injection of a base wafer and a gas ion is provided. Bonding by a hydrogen ion stripping method, which includes a step of bonding with a bond and a step of stripping with the microbubble layer as a boundary. In the method of manufacturing a wafer, after the peeling step, the peripheral portion of the thin film formed on the base wafer is removed. A method is provided.
  • the wafer formed on the base wafer after the peeling step is formed.
  • the peripheral part where the bonding strength of the thin film is insufficient it is possible to bond the whole of the bonding strength sufficiently.
  • a method for producing a bonded adhesive characterized in that the thin film has at least an SOI layer.
  • the thin film formed on the base wafer is a SOI layer wafer in which the SOI layer or the SOI layer and an insulating film such as an oxide film are formed.
  • the peripheral portion of the SOI layer formed on the base wafer is removed after the peeling step, so that the peripheral portion of the laser is removed. It is possible to provide a soI ⁇ -energy without causing particles or cracking in the SOI layer.
  • the peripheral portion of the thin film is formed. This can be done by removing at least the SOI layer in the region from 1 to 5 mm from the outer edge of the base wedge. I like it
  • the portion of the thin film that has insufficient bonding strength with the base wafer is usually in the region within this range, the portion around the thin film is forcibly removed. By doing so, it is possible to reliably remove portions with insufficient bonding strength, and to bond the entire thin film firmly to the base wafer. ⁇ can be obtained.
  • the peripheral portion of the thin film is removed by masking the upper surface other than the peripheral portion to be removed at least, and etching the surface. Can be obtained.
  • the peripheral portion of the thin film can be easily and reliably removed.
  • a plurality of layers are stacked and held integrally so as to expose a peripheral portion to be removed at least. This makes it possible to remove the peripheral portion of the thin film. According to such a method, a large number of layers can be etched at the same time, and the peripheral portion of the thin film can be efficiently removed. it can .
  • the removal of the peripheral portion of the thin film can be performed by polishing only the peripheral portion. By polishing only the peripheral portion, the peripheral portion of the thin film can be easily and reliably removed.
  • a thin film formed on a base wafer which is a bonded substrate manufactured by a hydrogen ion exfoliation method, is formed on a base wafer.
  • a bonding wafer is provided which is characterized in that it is removed in a region from the outer peripheral end of the swage up to 15 mm from the outer end.
  • Such a bonded wafer can be manufactured by the manufacturing method according to the present invention; the peripheral part of the wafer can be used as a participant. There will be no problem if cracks occur in the thin film or cracks occur in the thin film.
  • the thin film has an sOI layer, and at least the SOI layer extends from the outer edge of the base wafer up to 15 mm.
  • a bonding machine which is characterized in that it has been removed in the region, is provided.
  • the wafer when the wafer is bonded by the hydrogen ion stripping method, the wafer is formed on the base wafer after the stripping step when the wafer is manufactured.
  • the peripheral part of the thin film such as the SOI layer, the region where the bonding strength is not sufficient is eliminated, and the thin film is bonded over the entire wafer. It is possible to provide a laminating sheet having sufficient strength.
  • FIGS. 1 (a) to 1 (h) are flow charts showing an example of the manufacturing process of SOI II wafer by the hydrogen ion stripping method of the present invention.
  • FIG. 2 is a schematic view showing an example of a method for etching the peripheral portion of the thin film of the anode according to the present invention.
  • FIG. 3 is a schematic view showing an example of a method of removing the peripheral portion of the thin film of the air-fuel cell according to the present invention by polishing.
  • FIG. 4 is a schematic diagram showing another example of a method of removing the periphery of a thin film according to the present invention by polishing.
  • FIG. 5 is a schematic diagram showing another example of a method of removing the peripheral portion of the thin film of the nano-tube according to the present invention by polishing.
  • FIG. 6 is a schematic view showing another example of a method for removing the peripheral portion of the wafer thin film by polishing according to the present invention.
  • FIG. 7 shows the removal of the peripheral part of the thin film of A- 8 by polishing according to the present invention.
  • FIG. 6 is a schematic diagram showing another example of the method. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1 shows an example of a process for producing an SOI wafer, which is an embodiment of a bonded wafer, by a hydrogen ion delamination method according to the present invention. This is a diagram of the mouth.
  • step (a) two silicon mirrors are prepared, and the specifications of the denoise are used.
  • a base wafer 1 serving as a base
  • a bonder 2 serving as an SOI layer in accordance with the above.
  • the bond 2 is thermally oxidized, and about 0.1 ⁇ 2 is applied to the surface thereof.
  • An oxide film 3 having a thickness of 0 ⁇ m is formed.
  • step (c) at least one of hydrogen ion and rare gas ion is applied to one surface of the bond 2 having an oxide film formed on the surface.
  • hydrogen ion is injected to form a microbubble layer (encapsulation layer) 4 parallel to the surface at the average depth of ion penetration.
  • the temperature is preferably 254 ° C.
  • the base wafer 1 is overlapped with the hydrogen ion implantation surface of the hydrogen ion implanted hydrogen ion implantation layer 2 with an oxide film interposed therebetween.
  • the surfaces of the two pieces of paper are brought into contact in a clean atmosphere at room temperature, so that no adhesive or the like is used.
  • the glue is glued.
  • the encapsulation layer 4 is peeled off as a boundary.
  • a heat treatment is performed at a temperature of about 500 ° C. or more in an inert gas atmosphere, separation due to crystal rearrangement and agglomeration of bubbles may cause separation of the silicon and the SOI wafer. 6 (SOI layer 7 + silicon oxide film 3 — base wafer 1).
  • FIG. 1 as shown in FIG.
  • the unbonded portion 8 (the outer peripheral edge of the base wafer 1) of the peripheral portions of the oxide film 3 and the SOI layer 7.
  • a region of about 1 mm, at most about 2 mm) remains on the peeled wafer 5, and only the portion bonded to the base wafer 1 is the thin film 9 (S The layer 7 + oxide film 3) is formed on the base 1.
  • the periphery of the thin film 9 having insufficient bonding force with the base wafer 1, that is, in this case, the SOI layer 7, The feature is that the periphery of the oxide film 3 is further removed.
  • the bonding was performed in the bonding and peeling steps of steps (d) and (e). Since it is weak for use in the fabrication process, high-temperature heat treatment is performed on the S • I I wafer 6 as the bonding heat treatment to ensure sufficient bonding strength.
  • This heat treatment can be performed, for example, in an inert gas atmosphere or an oxidizing gas atmosphere, at a temperature of 150 ° C. to 120 ° C. for 30 minutes, for 2 hours. I like it.
  • the bonding heat treatment step (f) may be performed after the peripheral portion of the thin film described later is removed, or the heat treatment temperature in the peeling step (e) may be increased. It is also possible to omit it.
  • the base thinning step (g) is performed as the thin film peripheral portion removing step (g).
  • the periphery of the thin film 9 where the bonding force is not sufficient that is, in this case, the periphery of the SOI layer 7 or the periphery of the oxide film 3 is removed. Since the peripheral portion where the bonding force is not sufficient is usually present in a region from 1 to 5 mm from the outer peripheral edge of the base wafer 1, the portion in this region is removed. What you do I like it. However, if the area to be removed is increased more than necessary,
  • the thin film 9 (SOI layer 7 or SOI layer 7 + oxide film) is removed in the peeling step (e) or the bonding heat treatment step (f). 3)
  • the bonding strength with the base wafer 1 should be as high as possible as a whole, and the area to be removed in the thin film peripheral part removing step (g) should be the base area. More preferably, it is within 3 mm from the outer edge of wafer 1.
  • the unbonded portion 8 is formed, and therefore, during the peeling step (e). However, it is usually peeled off together with the peel-off iron 5. Even if a thin film remains even in this region after the peeling step (e), the present invention provides a method for removing the peripheral part of the thin film (g). The combined removal force at the same time.
  • a method of removing the peripheral portion of the thin film is to mask the upper surface other than at least the peripheral portion to be removed and to etch the edge of the thin film. You can go on. For example, when removing only the SOI layer in the area from the outer peripheral edge of the base wafer to 3 mm, the peripheral portion to be removed is on the upper surface of the SOI layer. A masking tape is stuck so that the exposed area is exposed, and an acid etching solution such as a mixed acid (a mixture of hydrofluoric acid and nitric acid) is used. Immerse in a reaming solution with strong force such as rubber, sodium hydroxide, etc. for a specified period of time. Ri by the is this, Ma scan key down peripheral of Gute-loop covered with have such have SOI layer part Gae pitch in g has been Ru been removed c
  • the oxide film when removing the oxide film further, the oxide film is harder to be etched by the strong alkaline etching solution than the SOI layer.
  • the time can be increased or the oxide film can be removed by using an etching solution whose main component is a strong acid that has a strong effect on the oxide film.
  • any material can be used as long as it does not receive the action of the etching solution used.
  • fluorine can be used.
  • resin Any material that is made of a material such as polyethylene, polyethylene, or the like can be used.
  • a coating made of a highly corrosion-resistant wax or other high molecular weight organic compound is applied to the mask portion. It can also be formed and etched. After performing masking and etching in this manner and removing the periphery of the desired area, peel off the masking tape used for the mask. Release.
  • a photo resist on the top surface and expose it, and mask the top surface other than the periphery. is there .
  • the photoresist is applied on the oxide film after performing the bonding heat treatment in an oxidizing atmosphere, and the top surface other than the peripheral portion is masked to remove the peripheral oxide film with hydrofluoric acid. Remove with.
  • an oxide film remains in the portion masked by the photoresist, so that this oxide film is used as a mask to reduce the force.
  • By performing the ching it is possible to remove only the peripheral portion of the thin film.
  • the upper surface other than at least the peripheral portion to be removed is masked and ⁇ is etched.
  • a plurality of layers are stacked and held together so that the peripheral part to be removed at least is exposed, and etching is performed. You can also use
  • two sets of SOI layers 6 having SOI layers 6 facing each other are set as one set, and a plurality of such sets are further formed.
  • Etching is performed with both ends of the superimposed object stacked with a column jig or the like (not shown).
  • the main surfaces of the SOI layer 7 overlap each other in a masked state, and at the same time, the side surfaces (peripheral portions) are exposed to the etching liquid 10. Since the SOI layer 7 is exposed, the oxide film 3 is also etched from the side surface so that the SOI layer 7 can be removed to a desired region.
  • the entire wafer When performing etching, the entire wafer may be immersed in the etching solution, but only the peripheral part to be removed or the other part of the wafer may be immersed in the etching solution. Only in the vicinity It is possible to surely perform etching by using a switching solution. Therefore, as shown in FIG. 2, for example, as shown in FIG. 2, a wafer 6 stacked with a cylindrical jig is always etched only at the periphery of the wafer 6. All that is required is to rotate a column jig (not shown) so as to touch the ring liquid 10.
  • a spacer may be used between the devices, and the masking device may be used. It is also possible to use a tape or the like to perform etching in combination with a method of masking a part other than the peripheral part to be removed. This ensures that the main surface of the SOI layer is masked and that the SOI layer is more likely to be attacked by the etching liquid that has penetrated into it. Mona Ray.
  • the SOI layer or the oxide film can also be removed from the region where the bonding strength around the periphery thereof is not sufficient.
  • the jewels may also be pitched at the same time. If necessary, expose the masking tape, wax, etc. used for the mask of the SOI layer to the base-level etching solution. It is possible to perform the etching by applying it to the parts in advance.
  • an SOI wafer is manufactured using a wafer in which an oxide film is formed in advance as a base wafer, the oxide film becomes a mask. To prevent the base wafer from being etched.
  • the bonding heat treatment shown in Fig. 1 ( ⁇ ) it is possible to form an oxide film on the base wafer, so this may be used. it can .
  • S ⁇ I ⁇ at least S ⁇ I of the thin film formed on the wafer by performing the etching process as described above.
  • the peripheral portion of the layer can be removed, and the SOI layer obtained in this way has been removed because the peripheral portion with insufficient bonding strength has been removed.
  • the thin film was peeled off and There are almost no problems such as the occurrence of cracks or cracks in the SOI layer. Therefore, the characteristic deterioration is greatly reduced, and the yield is improved.
  • the removal of the peripheral portion of the thin film may be performed by polishing only the peripheral portion.
  • FIG. 3 to FIG. 7 are explanatory views from the side surface when the peripheral portion is removed by polishing.
  • FIG. 3 shows a method of performing polishing by pressing a polishing cloth 23 cut in a circular shape from an upper side of a peripheral portion to an SIII wafer.
  • the surface plate 22 on which the abrasive cloth 23 cut in a circular shape is adhered is placed in a direction perpendicular to the main surface of the SOI wafer 6 by a motor or the like (not shown). Is rotated around the center of the axis.
  • the abrasive S which does not supply an abrasive mainly composed of a royal series force or an all force or an amine, is used, the polishing cloth 23 is applied to the periphery of the SOI wafer 6. Polishing by pressing to
  • FIG. 4 shows that the cup-shaped platen 22 has an inner (inner diameter) force of 15 mm from the outer edge of the inner (inner diameter) force SSOI ⁇ 6, that is, the inner diameter.
  • a polishing cloth that is 21 Omm smaller than the diameter of the baseway, and whose outer diameter is equal to or larger than the diameter of the wafer.
  • Attach 2 3, align the rotation axis of the surface plate 22 with the rotation axis of the S ⁇ I ⁇ C 6, and press against the periphery of the SOI ⁇ C 6 from above to polish it. It shows how to do this.
  • FIG. 5 shows that the end of the polishing cloth (buff) 23 cut into a circular shape or a thin cylindrical shape is parallel to the main surface of the SOI wafer 6.
  • the force that cannot be rotated around the axis; from the upper or side force, the SOI The method of pressing against the periphery and polishing is shown.
  • FIG. 6 shows a cylindrical polishing cloth (floor) 23 with an SOI layer.
  • a force S that does not rotate about an axis parallel to the main surface of the air 6 as a center, and an upper side SOI layer.
  • FIG. 7 shows a cylindrical polishing cloth (puff) 23 in which a groove 24 having a desired depth is formed on a side surface of the cylindrical polishing cloth 23, and the cylindrical polishing cloth 23 is formed by SOI. ⁇ ⁇
  • polishing cloth examples include foamed polyurethane, which is commonly used for polishing silicon wafers, and nonwoven fabric impregnated with polyurethane.
  • the power S can be used.
  • the alkali or amine contained in the polishing agent has an etching effect on silicon, so polishing is required. It is preferred that the agent be supplied to the periphery only as much as possible. In order to prevent the abrasive from touching the area other than the periphery, pure water is supplied to the center of the wafer and pure water is supplied by the centrifugal force to the periphery of the wafer. It is also possible to cover parts other than the part.
  • two silicon wafers are used, and one of the silicon wafers (an oxide film is formed on the baseway via an oxide film).
  • the SOI layer in which the SOI layer is formed has been described, the present invention is not limited to this, and the paste manufactured by the hydrogen ion stripping method is used. Combination ⁇ Applicable to all wafers.
  • ion-implanted silicon wafers can be converted into different thermal expansion coefficients such as quartz, silicon carbide, and aluminum.
  • a thin silicon layer SOI layer
  • the periphery of the SOI layer is not bonded. Since there is an area where the strength is not sufficient, it is necessary to remove the area around the area, specifically, the area from 1 to 5 mm from the outer edge of the base wafer. ,
  • the SOI layer is capable of obtaining an SOI layer that is firmly bonded throughout the insulating layer.
  • the silicon layer is thin.
  • the silicon is removed. Only the silicon layer, which is firmly bonded to the capacitor as a whole, remains, and the cleaning process, the fabricating process, etc., will cause the damage to the wafer around the wafer. It can prevent the occurrence of icing and cracks in the silicon layer.
  • a method of removing the peripheral portion of the thin layer formed on the base ⁇ may be done by masking the top surface other than the peripheral area that is to be removed at least, as described above, to etch the ⁇ ⁇ ⁇ This is achieved by stacking multiple jaws and holding them together so that the peripheral area to be removed is exposed. Wear . In addition, only the periphery of the thin layer was removed by polishing.
  • the present invention is not limited to the above embodiment.
  • the above embodiment is merely an example, and has substantially the same configuration as the technical idea described in the claims of the present invention, and has the same function and effect. Anything is included in the technical scope of the present invention.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Element Separation (AREA)
  • Weting (AREA)

Description

明 細 書 貼 り 合 わせ ゥ エ ー八 の製造方法及 び貼 り 合 わせ ゥ エ ー ハ 技術分野
本発 明 は 、 イ オ ン 注入 し た ゥ エ ー ハ を 、 基板 と な る 他 の ゥ ェ ー ハ と 接合 し た後 に 剥 離 し て貼 り 合 わせ ゥ ェ 一ハ を製造す る 、 い わ ゆ る 水素 イ オ ン剥離法 （ ス マ ー ト カ ッ ト 法 と も 呼 ばれ て レ、 る ） にお い て 、 剥離後 の ゥ エ ー ハ周 辺部 に発 生す る 不 良 を 低減す る 方法 に 関す る
背景技術
いわ ゆ る 貼 り 合 わせ法 を 用 い た S O I ( s i l i c o n o n i n s u 1 a t o r ) ゥ エ ー ハ の 作製方法 と し て 、 2 枚の シ リ コ ン ゥ エー ハ を シ リ コ ン酸化膜 を 介 し て貼 り 合 わせ る 技術、 例 え ば、 特公 平 5 — 4 6 0 8 6 号公報 に 示 さ れ て レ、 る 様 に 、 少 な く と も 一方の ゥ エーハ に酸化膜 を形成 し 、 接合面 に 異物 を 介在 さ せ る こ と な く 相 互 に接合 さ せた後 、 2 0 0 〜 1 2 0 0 °C の 温度 で熱処理 し て結合強度 を 高 め る 方法 が従 来知 ら れ て い る 。
こ の よ う な熱処理 を行 う こ と に よ り 結合強度 が 高 め ら れ た 貼 り 合 わせ ゥ エー ハ は 、 そ の後 の研削研磨 工程が 可能 と な る た め 、 素子 作 製側 ゥ （ ボ ン ド ゥ エ ーハ ） を研削及 び研磨 に よ り 所望 の厚 さ に滅厚加 工す る こ と に よ り 、 素子形成 を 行 な う S O I 層 を形成す る こ と が で き る 。
上記 の よ う に し て 作製 さ れ た貼 り 合わせ S O I ゥ エー は 、 s o I 層 の 結晶性 に優れ 、 s O I 層 直下 に存在す る 埋 め 込み酸化膜の 信 頼性 も 高 い と い う 利 点 は あ る が 、 研削及 び研磨 に よ り 薄膜化 し て い る た め 、 薄膜化 に時間 が 力ゝカゝ る 上、 材料力'； 無駄 に な り 、 し 力ゝ も 膜厚 均一性 は高 々 目 標膜厚 ± 0 . 3 μ m程度 し か得 ら れ な か っ た。
ま た 、 貼 り 合 わせ ら れ る 2 枚 の鏡面 ゥ エ ー ハ の 周辺部 に は研磨 ダ レ と 呼 ばれ る 部分 が存在す る の で 、 そ の 部分 は結合す る こ と が で き ず、 未結合部分 と し て残 っ て し ま う 。 こ の よ う な 未結合部分 が存在 し た ま ま 薄膜化 を行 う と 、 そ の 薄膜化工程 中 に未結合部 分が 剥 がれ る と い っ た 不具合 が発生す る た め 、 予 め こ の 未結合部分 を 除去す る 工程が 必要 で あ っ た （例 え ば特 開 平 3 — 2 5 0 6 1 6 号公報参照 ）
一方 、 近年の 半導体デバ イ ス の 高集積化、 高 速度化に 伴い 、 S O I 層 の 厚 さ は更 な る 薄膜化 と 膜厚均一性 の 向 上 が 要求 さ れ て お り 、 具体的 に は 0 . 1 ± 0 . 0 1 m程度 の膜厚及 び膜厚均一性が 必要 と さ れ て レヽ る 。
こ の よ う な膜厚及 び膜厚均一性 を も つ薄膜 S O I ゥ エ ー ノヽ を貼 り 合 わせ ゥ エ ーハ で 実現す る た め に は 、 従 来の 研削 · 研磨 で の滅厚加 ェで は不可能で あ る た め 、 新た な 薄膜化技術 と し て 、 特開 平 5 — 2 1 1 1 2 8 号公報 に 開示 さ れ て い る 水素 イ オ ン剥離法 と 呼 ばれ る 方 法が 開発 さ れた。
こ の 水素 イ オ ン剥離法 は 、 2 枚の シ リ コ ン ゥ エ ー ノヽ の う ち 少 な く と も 一方 に酸化膜 を形成す る と と も に 、 一方 の シ リ コ ン ゥ エ ーハ の 上面 カゝ ら 水素イ オ ン ま た は希ガ ス イ オ ン を 注入 し 、 該 シ リ コ ン ゥ ェ ー ノ、 （以 下 、 ボ ン ド ゥ エ ー ノ、 と い う こ と も あ る ） 内部 に微小気泡層 (封入層 ） を形成 さ せた後 、 イ オ ン 注入面 を 酸化膜 を介 し て他方 の ゥ エ ー ノ、 （以下 、 ベ一 ス ウ ェー ノ、 と レ、 う こ と も あ る ） と 接合 さ せ、 そ の後熱処理 （剥離熱処理） を加 え て微小気泡層 を劈開 面 （剥離 面 ) と し て ボ ン ド ゥ エ ーハ を 剥離 し て 、 薄膜状 の シ リ コ ン 層 （ S O I 層 ） が形成 さ れ たべ一ス ウ ェ ー ハ を さ ら に熱処理 （結合熱処理） を カロ え て 強固 に結合 し て S O I ゥ エ ー ノヽ と す る 技術 で あ る c
尚 、 こ の 水素 イ オ ン 剥離法 は 、 イ オ ン 注入後 、 酸化膜 を 介 さ ず に 直接 シ リ コ ン ゥ エ ー ハ同 士 を結合す る こ と も で き る し 、 シ リ コ ン ゥ エ ー ハ 同 士 を結合す る 場合 だ け で な く 、 シ リ コ ン ゥ エ ー ノヽ に イ オ ン 注入 し て 、 石英 、 炭化珪素 、 ア ル ミ ナ等 の熱膨張係数 の 異 な る 絶縁 性 ゥ エ ー ハ と 結合す る 場合 に も 用 レ、 ら れ る 。
水素 イ オ ン 剥 離法 に よ れ ば、 剥 離面 は 良好 な鏡面 で あ り 、 例 え ば S O I ゥ エ ーハ を製造す る 場合、 S O I 層 の 均一性が極 め て 高 い S O I ゥ エ ー ノヽ が 比較的容易 に得 ら れ る 上 、 剥 離 し た後 の ボ ン ド ゥ エ ー ハ （以下剥離 ゥ エ ー ノヽ と 呼ぶ こ と が あ る ） を 再利用 で き る の で 、 材料 を 有効 に使用 で き る と レ、 う 利 点 を有す る 。
ま た 、 剥 離す る 際 に は 、 周縁部 の未結合部 分 は剥離 ゥ エ ー ハ に残 る の で 、 前記特開 平 3 — 2 5 0 6 1 6 号公報 に開 示 さ れ て レ、 る よ う な ゥ エ ー ハ周 縁部の 未結合部分 を 除去す る 工程が 不要 に な る と い う 利点 も 有 し てお り 、 こ れ は S O I 層 の膜厚均一性 、 材料 の リ サ イ ク ル と い う 利 点 と 並び、 水素 イ オ ン 剥 離法 の 重要 な 利点 の 1 つ で あ つ た。
実際 に水素イ オ ン 剥離法 に よ り 製造 さ れ た S O I ゥ エ ーハ の 周 縁 部 を観察す る と 、 ベ 一 ス ウ ェー ハ の 外周 端か ら 内 側 の約 1 m m の 領 域 に S O I 層 の 外周 端 が位置 し て い る こ と が ゎ カゝ る 。 こ れ は 、 結合 し た 両 ゥ エ ーハ の外周部 の 研磨 ダ レ の影響 に よ り 、 外周 端か ら 約 1 m m の領域 が結合 さ れず に 剥離 し た も の で あ る 。
な お 、 こ の外周端 力 ら の 未結合幅 は、 研磨 ダ レ の 大 き さ に 依存す る が 、 通常 の シ リ コ ン鏡面研磨 ゥ エ ー ノヽ を 用 い た 場合 、 大抵約 l m m程度 で あ り 、 最大 で も 2 m m程度 で あ る こ と が わ か っ て レ、 る 。
と こ ろ が 、 水素 イ オ ン 剥 離法 に よ り 上記の よ う に 作製 し た S O I ゥ エ ー ハ を 用 い て 、 種 々 の熱処理工程、 洗浄工程、 デバイ ス 作製ェ 程等 を行 っ て い る と 、 発生頻度 は低 い も の の 、 こ の ゥ エ ー ハ の 周 辺 部力 ら パー テ イ ク ノレ が発生 し た り 、 S O I 層 に ク ラ ッ ク が入 る と い つ た 問題 が発 生す る こ と が ゎ カゝ つ て き た。 二 の よ う な パーテ ィ ク ノレ や ク ラ ッ ク 等 が 発 生す る と 、 S O I ゥ ェ 一 ハ を 用 いたデバイ ス 作製 工程 に お い て 、 歩留 り 低下や特性劣化 を 引 き 起 こ す た め 、 極力避 け な けれ ばな ら な い。
前記 の よ う な パー テ ィ ク ノレや ク ラ ッ ク 等 の 発 生 の 原因 と し て は 、 次 の よ う な こ と が 考 え ら れ る 。 すな わ ち 、 水素 イ オ ン剥 離法 に よ り 作製 さ れ た 貼 り 合 わせ ゥ エ ー 八 の 周 辺部 は 、 未結合部分 が 無 く 、 物 理的 に は結合 し て レヽ る が 、 結合前の ゥ エ ー の周 縁部 の ダ レ に 起 因 し て 、 ゥ ハ 中 央部 に 比 べ て 結合強度 が 必ず し も 十分 で は な い。 し た が っ て 、 剥 離後 の種 々 の熱処理 工程、 洗浄工程、 デバイ ス 作製 工程等 にお い て 、 こ の ゥ ェ 一 ハ の 結 合強度 の 十 分 で な い周 辺部 か ら パー テ イ ク ノレ が発生 し た り 、 S O I 層 に ク ラ ッ ク 力；入 る と 考 え ら れ る 。
なお 、 こ の よ う な 問題 は 、 酸化膜 を 介 し て シ リ コ ン ゥ 同 士 を結合 し た S O I ゥ ハ に 限 ら ず 、 水 素イ オ ン 剥 離法 に よ り 製造 さ れた貼 り 合わせ ゥ ハ全般 、 例 え ば、 前記 し た よ う な石英、 炭 ィ匕珪素 、 ア ル ミ ナ等 の絶縁性 ゥ エ ー ハ を ベー ス ウ ェ ーハ と し た S O I ゥ エ ーハ 、 あ る レ、 は酸化膜 を 介 さ ず に 直接 シ リ コ ン ゥ ハ同 士 を結合 し た 貼 り 合 わせ ゥ に も 共通 し た 問題 で あ る 。 発明 の 開 示
以上 の よ う な 問題 に鑑み 、 本発明 は 、 水素 イ オ ン剥離法 に よ り 貼 り 合わせ ゥ エー ハ を 製造す る に際 し 、 該 ゥ ェ 一ハ の 周 辺部 カゝ ら パー テ ィ ク ルが発生 し た り 、 S O I 層 等 に ク ラ ッ ク が 入 る と い っ た 問題 が生 じ な い貼 り 合 わせ ゥ ハ を製造す る こ と を 目 的 と す る 。
前記 目 的 を 達成す る た め 、 本発明 に よ れ ば、 少 な く と も 、 ベー ス ゥ ェ一 ハ と ガ ス イ オ ン の 注入 に よ り 形成 さ れ た微小気泡層 を 有す る ボ ン ド ゥ エ一ハ と を 接合す る 工程 と 、 前記微小気泡層 を境界 と し て 剥離す る 工程 と を 含 む水素 イ オ ン 剥離法 に よ り 貼 り 合わせ ゥ ハ を製造す る 方法 にお い て 、 剥離 工程後 、 ベー ス ウ ェーハ 上 に形成 さ れた薄膜の 周 辺部 を 除去す る こ と を 特徴 と す る 貼 り 合 わせ ゥ エ ー ハ の製造方法 が提供 さ れ る 。
こ の よ う に 、 水素 イ オ ン 剥離法 に よ り 貼 り 合 わせ ゥ ェ 一 ハ を製造 す る 方法 に お い て 、 剥離工程後 、 ベ一 ス ウ ェ ーハ 上 に形成 さ れ た薄 膜の結合強度 が 不十分な周 辺部 を 除去す る こ と で 、 全体的 に結合強 度 が十分 な 貼 り 合わせ ゥ エ ーハ と す る こ と が で き 、 デバ イ ス 作製ェ 程等 に お い て 、 薄膜 の周 辺部 か ら パ一テ ィ ク ルが発生 し た り 、 薄膜 に ク ラ ッ ク が入 る と い っ た 問題 を 防止す る こ と 力； で き る 。
ま た 、 本発明 で は 、 前記薄膜 は、 少 な く と も S O I 層 を有す る こ と を特徴 と す る 貼 り 合 わせ ゥ エ ー 八 の製造方 法が提供 さ れ る 。
こ の よ う に 、 ベ ー ス ウ ェ ーノヽ上 に形成 さ れ た薄膜が S O I 層 ま た は S O I 層 と 酸化膜等 の絶縁膜 か ら な る 貼 り 合 わせ S O I ゥ エ ー ハ で あ る 場合 、 剥 離工程後 、 ベ一 ス ウ ェー ハ上 に形成 さ れ た少 な く と も S O I 層 の周 辺部 を 除去す る こ と で、 ゥ エ ー ノヽ の周辺部 カゝ ら パー テ ィ ク ルが発生 し た り 、 S O I 層 に ク ラ ッ ク が入 る こ と の な い s o I ゥ エ ー ノヽ を提供す る こ と が で き る 。
前記 の よ う に薄膜の周 辺部 を 除去す る 場合 、 ベ ー ス ウ ェー ハの 外 周端か ら 1 〜 5 m m ま で の領域 を 除去す る こ と が好 ま し い。
ま た 、 ベ ー ス ウ ェ ー ハ上 に形成 さ れ た薄膜が少 な く と も S ◦ I 層 を有す る 貼 り 合 わせ S O I ゥ エ ー八 で あ る 場合、 前記薄膜の 周辺部 の 除去 は、 ベー ス ウ ェ ーノ、 の外周端 カゝ ら 1 〜 5 m m ま で の 領域にお いて 、 少 な く と も S O I 層 を 除去す る こ と に よ り 行 う こ と が好ま し レヽ
薄膜の う ち 、 ベ ー ス ウ ェ ーハ と の 結合強度 が不 十分な 部分は、 通 常 こ の 範囲 内 の領域 に あ る た め 、 薄膜周 辺部 の こ の部分 を強制的 に 除去す る こ と で 、 結合強度 が不十分な部分 を 確実 に取 り 除 く こ と が で き 、 薄膜全体がベー ス ウ ェ ー ハ と 強固 に結合 し た貼 り 合わせ ゥ ェ ヽ を 得 る こ と が で き る 。
前記薄膜 の 周 辺部 の 除去 は 、 少 な く と も 除去 さ れ る 周 辺部以外 の 上面 を マ ス ク し て ゥ ヽ を エ ッ チ ン グす る こ と に よ り 行 う こ と が で き る 。
こ の よ う な 方 法 に よ り エ ッ チ ン グ を 行 う こ と で 、 薄膜 の 周 辺部 の 除去 を 簡 単 かつ確実 に行 う こ と が で き る 。
ま た 、 他 の 方法 と し て は 、 少 な く と も 除去 さ れ る 周 辺部 が 露出す る よ う に複数 の ゥ を 重ねて 一 体的 に保持 し て エ ッ チ ン グす る こ と に よ り 薄膜 の周 辺部 を 除去す る こ と も で き る 。 こ の よ う な 方法 に よ れ ば、 多数 の ゥ ェ 一 ヽ を 同時 に エ ッ チ ン グす る こ と が で き 、 薄 膜の周 辺部 を効 率的 に 除去す る こ と が で き る 。
さ ら に 、 前記薄膜 の周 辺 部 の 除去 は 、 周 辺 部 の み を研磨す る こ と に よ り 行 う こ と が で き る 。 こ の よ う な周 辺部 の み の研磨 に よ っ て も 薄膜の 周 辺部 の 除去 を 簡 単 かつ確実 に行 う こ と が で き る 。
さ ら に 本発 明 に よ れ ば、 水素 イ オ ン剥 離法 に よ り 製造 さ れ た貼 り 合わせ ゥ で あ っ て 、 ベー ス ウ ェー ハ上 に形成 さ れ た薄膜が 、 ベー ス ゥ エ ー ヽ の 外周 端 カゝ ら 1 5 m m ま で の 領域にお い て 除去 さ れて レ、 る こ と を 特徴 と す る 貼 り 合わせ ゥ ェ 一 ハ が提供 さ れ る 。
こ の よ う な 貼 り 合 わせ ゥ エ ー ハ は 、 前記本発明 に係 る 製造方法 に よ り 製造す る こ と 力； で き 、 こ の ゥ ヽ の 周 辺部 カゝ ら パーテ イ ク ノレ が発生 し た り 、 薄膜 に ク ラ ッ ク が入 る と レ、 つ た 問題 は な い。
ま た 、 本発 明 に よ れ ば、 前記薄膜が s O I 層 を 有 し 、 少 な く と も 該 S O I 層 が 、 ベ一 ス ウ ェ ー ハ の外周 端 カゝ ら 1 5 m m ま で の領域 にお い て 除去 さ れ て レ、 る こ と を 特徴 と す る 貼 り 合 わせ ゥ ハ が 提 供 さ れ る 。
こ の よ う に 、 S O I 層 の 周 辺部 が ベー ス ウ ェ ー ハの外周 端 力ゝ ら 上 記範囲 の領域 に お い て除去 さ れ て い る 貼 り 合 わせ S 〇 I ゥ ハ は 、 近年 の 高集積化、 高速度 化半導体デバ イ ス に 対応 し た 膜厚及 び膜 厚均一性 を 有 し て い る 上、 S O I 層 が全体 に わ た っ て十 分な 結合強 度 でベ 一 ス ウ ェ ーハ と 結合 さ れ て い る の で 、 デ ノくイ ス 作製工程等 に お いて 、 該 ゥ エ ー ノヽ の周 辺部 力ゝ ら ノ 一テ イ ク ノレ が発生 し た り 、 S O I 層 に ク ラ ッ ク が 入 る と レ、 つ た 問題 も ほ と ん ど な く な る 。
以上説明 し た よ う に 、 本発明 で は 、 水素イ オ ン剥離法 に よ り 貼 り 合 わせ ゥ エ ーハ を製造す る 際 、 剥離 工程後 、 ベー ス ウ ェ ーハ上 に 形 成 さ れ た S O I 層 等 の薄膜 の 周 辺部 を 除去す る こ と に よ っ て 、 結合 強度 の 十分 で な い領域 を な く し 、 ゥ エ ー ハ全体 に わ た っ て 薄膜の 結 合強度 が十 分な 貼 り 合 わせ ゥ ェ 一ハ を提供す る こ と が で き る 。
こ の よ う な貼 り 合 わせ ゥ ェ 一 ノ、 は 、 そ の後 の 洗浄工程やデバイ ス 作製工程に お い て薄膜周辺等 か ら パーテ ィ ク ルが 生 じ た り 、 あ る い は薄膜 に ク ラ ッ ク が 生 じ る こ と も ほ と ん ど無 い た め 、 特性劣化 も 大 幅 に減少す る と 共 に 、 歩留 り が 向 上す る 利点 が あ る 。 図面の簡単な説明
図 1 ( a ) 〜 （ h ) は 、 本発 明 の 水素 イ オ ン剥 離法 に よ る S O I ゥ エ ー ハ の 製造工程 の 一例 を示す フ ロ ー 図 で あ る 。
図 2 は、 本発 明 に よ る ゥ エ ー ノヽ の 薄膜 の周 辺部 をエ ッ チ ン グす る 方法の 一例 を示す概略図 で あ る 。
図 3 は、 本発 明 に よ る ゥ エ ー 八 の 薄膜 の周 辺部 を研磨 に よ り 除去 す る 方法の 一例 を 示す概略図 で あ る 。
図 4 は 、 本発 明 に よ る ゥ ェ 一 八 の 薄膜 の周 辺部 を研磨 に よ り 除去 す る 方法の 他の 一例 を示す概略図 で あ る 。
図 5 は 、 本発 明 に よ る ゥ エ ー ノ、 の 薄膜 の 周 辺部 を研磨 に よ り 除去 す る 方法の 他の 一例 を示す概略図 で あ る 。
図 6 は、 本発 明 に よ る ゥ エ ー ハ の 薄膜 の 周 辺部 を研磨 に よ り 除去 す る 方法の 他の 一例 を示す概略図 で あ る 。
図 7 は、 本発 明 に よ る ゥ エ ー 八 の 薄膜 の 周 辺部 を研磨 に よ り 除去 す る 方 法の 他の 一例 を示す概略図 で あ る 。 発明を実施する ための最良の形態
以下 、 本発明 の 実施 の形態 を 図 面 を参 照 し な が ら 説明 す る が 、 本 発明 は こ れ ら に 限定 さ れ る も の で は な い。
こ こ で 、 図 1 は本発明 に係 る 水素 イ オ ン剥 離法 に よ り 、 貼 り 合 わ せ ゥ ハ の ー態様 で あ る S O I ゥ ェ 一 ハ を 製造す る 工程の 一例 を 示す フ 口 一 図 で あ る 。
以下 、 2 枚の シ リ コ ン ゥ ェ一ノ、 を 酸化膜 を 介 し て結合 し 、 S O I ゥ ハ を製造す る 場合 を 中 心 に本発明 を説 明す る 。
ま ず 、 図 1 の 水素 イ オ ン剥離法 に お い て 、 工程 （ a ) で は 、 2 枚 の シ リ コ ン鏡面 ゥ ハ を 準備す る も の で あ り 、 デノ イ ス の仕様 に 合 っ た 基台 と な る ベ ー ス ウ ェ ーハ 1 と S O I 層 と な る ボ ン ド ゥ エ一 ハ 2 を 準備す る 。
次 に 工程 （ b ) で は、 そ の う ち の 少 な く と も 一方の ゥ ェ こ こ で は ボ ン ド ゥ エ 2 を熱酸化 し 、 そ の表 面 に約 0 . 1 μ πι 2 . 0 μ m厚 の酸化膜 3 を形成す る 。
工程 （ c ) で は、 表面 に酸化膜 を 形成 し た ボ ン ド ゥ エ 2 の 片 面 に対 し て 水素 イ オ ン ま た は希 ガ ス イ オ ン の う ち 少 な く と も 一方 、 こ こ で は水素イ オ ン を注入 し 、 イ オ ン の 平均進入深 さ にお い て表 面 に平行 な微小気泡層 （封入層 ） 4 を 形成 さ せ る も の で 、 こ の 注入温 度 は 2 5 4 5 0 °C が好 ま し い。
工程 （ d ) は 、 水素イ オ ン注入 し た ボ ン ド ゥ エ ー ノヽ 2 の水素ィ ォ ン注入面 に 、 ベ ー ス ウ ェ ー ハ 1 を酸化膜 を介 し て 重ね合せて接合 さ せ る 工程で あ り 、 常温の清浄な 雰囲 気下 で 2 枚の ゥ ハ の表面 同 士 を接触 さ せ る こ と に よ り 、 接着剤等 を 用 い る こ と な く ゥ ハ 同 士が接着す る 。
次 に 、 工程 （ e ) は、 封入層 4 を境界 と し て剥 離す る こ と に よ つ て 、 剥 離 ゥ ェ 一 ハ 5 と 、 ベー ス ウ ェ ーノヽ 1 上 に酸化膜 3 を介 し て S O I 層 7 が形成 さ れ た S O I ゥ エ ー ハ 6 に 分離す る 剥離工程 で、 例 え ば不活性ガ ス 雰囲 気下約 5 0 0 C 以上 の 温度 で熱処理 を加 えれ ば 、 結晶 の 再配列 と 気泡 の凝集 と に よ っ て 剥離 ゥ エ ー ノヽ 5 と S O I ゥ エ ー ハ 6 ( S O I 層 7 + 酸ィ匕膜 3 — べ一ス ウ ェ ー ノヽ 1 ) に 分離 さ れ る 。 こ の と き 、 図 1 に も 示 さ れ て レ、 る よ う に 、 酸ィ匕膜 3 と S O I 層 7 の 周 縁部 の未結合部分 8 (ベー ス ウ ェ ー ハ 1 の 外周端 か ら 約 1 m m、 最大 で も 2 m m程度 の 領域） は 、 剥 離 ゥ エー ハ 5 に 残 り 、 ベー ス ウ ェ ーノ、 1 と 結合 し て い る 部分だ け が 薄膜 9 ( S ◦ I 層 7 + 酸化 膜 3 ) と し てべ一ス ウ ェ ー ノヽ 1 上 に 形成 さ れ る 。
本発 明 で は 、 剥離 工程 （ e ) 後 、 ベー ス ウ ェ ー ハ 1 と 結合力 が 十 分で な い薄膜 9 の周 辺部 、 つ ま り こ の場合 で は、 S O I 層 7 、 あ る レヽ は さ ら に酸化膜 3 の周 辺部 を 除去す る こ と を特徴 と し て い る 。 し か し 、 そ の 前 に 、 工程 （ d )、 ( e ) の接合工程お よ び剥 離工程で結 合 さ せた ゥ エ ー ノヽ同 士 の結合力 で は 、 そ の ま ま デバイ ス 作製工程で 使用 す る に は弱 い の で 、 結合熱処理 と し て S ◦ I ゥ エ ー ハ 6 に 高 温 の熱処理 を施 し て結合強度 を 十分な も の と す る 。 こ の熱処理 は例 え ば不活性ガ ス 雰囲気 ま た は酸化性ガ ス 雰囲気 下、 1 0 5 0 °C 〜 1 2 0 0 で 3 0 分 力、 ら 2 時間 の範囲 で行 う こ と が好 ま し レ、。 な お 、 こ の よ う な 結合熱処理工程 （ f ) は 、 後述す る 薄膜周 辺部 の 除去後 に 行 っ て も 構 わ な い し 、 剥離 工程 （ e ) の熱処理温度 を上 げ る こ と に よ っ て省略す る こ と も 可能 で あ る 。
以上 の よ う に 必要 に応 じ て結合熱処理工程 （ f ) を先 に行 っ た 後 、 次 い で 、 薄膜周辺部除去 工程 （ g ) と し て 、 ベ ー ス ウ ェー ノ、 1 と 結合力 が十分で な い薄膜 9 の周 辺部 、 つ ま り こ の場合で は、 S O I 層 7 、 あ る い は さ ら に酸化膜 3 の 周 辺部 を 除去す る 。 結合力 が十分 で な い周辺部 は 、 通 常、 ベー ス ウ ェ ーハ 1 の 外周端か ら 1 〜 5 m m ま で の領域 に 存在 し て い る た め 、 こ の領域の部分 を 除去す る こ と が 好ま し い。 た だ し 、 除去す る 領域 を 必要以上 に 多 く と る と 、 そ の 分
S O I 層 表面 の 素子形成領域が減少す る の で 、 剥 離工程 （ e ) あ る い は結合熱処理 工程 （ f ) にお い て 薄膜 9 ( S O I 層 7 、 ま た は S O I 層 7 + 酸化膜 3 ) と べ一ス ウ ェ ーハ 1 と の結合強度 を全体的 に で き る だ け 高 い も の と し 、 薄膜周 辺部除去 工程 （ g ) で 除去す る 領 域 をべ一 ス ウ ェ ーハ 1 の外周 端 か ら 3 m m以 内 と す る こ と が よ り 好 ま し い。
な お 、 ベ ー ス ウ ェ ー 八 の 外周 端か ら 1 m m 以 内 の領域 に 関 し て は 、 前述 し た よ う に未結合部分 8 で あ る た め 、 剥離 工程 （ e ) の 際 、 通常剥 離 ゥ エ ー ノヽ 5 と と も に剥 離 さ れ て レ、 る 。 し カゝ し な 力； ら 、 も し 剥離工程 （ e ) 後 、 こ の領域 に も 薄膜が残留 し て い る 場合 が あ っ て も 、 本発明 で は薄膜周 辺部除去 工程 （ g ) に お い て合わせて 除去す る こ と 力； で き る 。
薄膜 の周 辺部 の 除去方法 と し て は 、 少 な く と も 除去 さ れ る 周 辺部 以外の 上面 をマ ス ク し て ゥ ェ 一 ノヽ を エ ッ チ ン グす る こ と に よ り 行 う こ と が で き る 。 例 え ばべ一ス ウ ェー ハ の 外周 端か ら 3 m m ま で の 領 域にお い て S O I 層 だ け を 除去す る 場合 、 S O I 層 の 上面 に 、 除去 さ れ る 周 辺部分 だ け が露出 す る よ う にマ ス キ ン グテ ー プ を貼着 し 、 混酸 （ フ ッ 酸 と 硝酸 の混合物） 等 の 酸エ ッ チ ン グ液、 あ る レ、 は水酸 化カ リ ゥ ム ゃ水酸化ナ ト リ ゥ ム 等の 強ァ ノレ力 リ エ ッ チ ン グ液 中 に 所 定時間 だ け 浸漬す る 。 こ れ に よ り 、 マ ス キ ン グテ ー プで覆われて い な い S O I 層 の 周 辺部 がエ ッ チ ン グ さ れ て 除去 さ れ る c
ま た 、 さ ら に酸化膜 も 除去す る 場合 に は 、 強ア ル カ リ エ ッ チ ン グ 液で は 、 酸化膜 は S O I 層 よ り エ ッ チ ン グ さ れ難 い た め 、 浸漬時間 を長 く す る か、 あ る い は酸化膜 に対す る 作用 が強い強酸 を 主剤 と す る エ ッ チ ン グ液 を用 い て酸化膜 を除去す る こ と が で き る 。
なお 、 マ ス キ ン グテ ー プ の材質 と し て は、 用 い る エ ッ チ ン グ液 の 作用 を 受 け な い も の で あれ ば全 て使用 で き 、 具体的 に は フ ッ 素樹脂 、 ポ リ エ チ レ ン 等 の材質カゝ ら な る も の を使用 で き る 。 ま た 、 マ ス キ ン グテ ー プでマ ス ク す る 以外 に も 、 耐蝕性の 高 い ワ ッ ク ス 、 そ の 他 の 高 分子有機化合物等 か ら な る 被膜 を マ ス ク 部位 に形成 し て エ ッ チ ン グ を行 う こ と も で き る 。 こ の よ う に マ ス ク し て エ ッ チ ン グ を行 い 、 所望 の領域の 周 辺部 を 除去 し た 後 は 、 マ ス ク に使用 し たマ ス キ ン グテ ー プ等 を剥 離す る 。
マ ス キ ン グテ ー プ を用 い る 代 わ り に 、 フ ォ ト レ ジ ス ト を上面 に塗 布 し て 露光 し 、 周 辺部以外の 上面 を マ ス ク す る こ と も 可能 で あ る 。 フ ォ ト レ ジ ス ト は酸化性雰囲気 で結合熱処理 を行 っ た後 の酸化膜上 に塗布 し 、 周 辺部以外の 上面 を マ ス ク し て 、 周 辺 部 の酸化膜 を フ ッ 酸で除去す る 。 こ れ に よ り フ ォ ト レ ジ ス ト に よ り マ ス ク さ れ た部 分 に は酸化膜が残 る の で 、 こ の 酸化膜 を マ ス ク と し て ア ル力 リ エ ッ チ ン グ を行 う こ と で薄膜の周 辺部 の み を 除去す る こ と が 可能 と な る 。 薄膜 の周 辺部 の 除去方法 と し て は 、 上記の よ う に 、 少 な く と も 除 去 さ れ る 周 辺部以外 の 上面 を マ ス ク し て ゥ ヽ を エ ッ チ ン グす る こ と の ほ か、 少 な く と も 除去 さ れ る 周 辺部が 露出す る よ う に複数 の ゥ エ ー ヽ を 重ねて一体的 に保持 し て エ ッ チ ン グす る こ と に よ り 行 う こ と も で き る 。
例 え ば、 図 2 に示す よ う に 、 2 つ の S O I ゥ 6 の S O I 層 7 同 士 を 向 かい合わせて重ね た も の を 1 組 と し 、 さ ら に こ の よ う な 組を複数重ね合 わせ た も の の 両端 を 円 柱治具等 （図示せず） で ス タ ッ ク し た状態 でエ ッ チ ン グ を行 う 。 こ の と き 、 S O I 層 7 の 主表面 は互い に重 な っ てマ ス ク さ れ た状態 と な っ て い る と 同時 に 、 側面 （ 周辺部） はエ ッ チ ン グ液 1 0 に さ ら さ れ て い る た め 、 S O I 層 7 あ る レ、 は酸化膜 3 も 側面 カゝ ら エ ッ チ ン グ さ れ 、 所望の領域ま で除去 す る こ と が で き る 。
エ ッ チ ン グす る 際 、 ゥ ェ 一ハ全体 をエ ッ チ ン グ液 に浸漬す る よ う に し て も よ いが 、 除去す る 周 辺部 の み 、 あ る い はそ の 近辺 の み を ェ ツ チ ン グ液 に さ ら せ ば確 実 にエ ッ チ ン グ を行 う こ と が で き る 。 従 つ て 、 例 え ば、 図 2 に 示す よ う に 、 円 柱治 具 で ス タ ッ ク し た ゥ ェ 一 ハ 6 を 、 該 ゥ ェ 6 の 周 辺 部 だ け が 常 に エ ッ チ ン グ液 1 0 に 触れ る よ う に 円 柱 治具 （図 示せず） を 回転 さ せれ ば良 い。
な お 、 上記 の よ う に ス タ ッ ク し て エ ッ チ ン グ を す る 場合、 ゥ ハ間 に ス ぺ ー サ等 を 介 し て も 良 く 、 ま た 、 前記マ ス キ ン グテ ー プ等 を用 い 、 除去す る 周 辺部以外 を マ ス ク す る 方法 と 組み合 わせて ェ ッ チ ン グ を行 う こ と も で き る 。 こ の よ う にすれ ば、 S O I 層 の 主表面 は確実 にマ ス ク さ れ 、 ゥ 間 カゝ ら し み込 ん だエ ッ チ ン グ液 に よ り 侵 さ れ る よ う な こ と も な レヽ。
以上 の よ う な 方法 に よ り 、 S O I 層 、 あ る い は 酸化膜 も 、 それ ら の周 辺 部の 結合強度 が 十 分 でな い領域 を 除去す る こ と が で き る 。 た だ し 、 ベ一 ス ウ ェ ー ヽ が シ リ コ ン ゥ で あ る 場合 に は、 該 ゥ ェ も 同時 に ヱ ツ チ ン グ さ れて し ま う 場合が あ る の で 、 それ を 防 ぐ 必要が あれ ば、 S O I 層 の マ ス ク に使用 す る 前記マ ス キ ン グテ ー プ 、 ワ ッ ク ス 等 を 、 ベー ス ゥ ェ 一 ヽ の エ ッ チ ン グ液 に露出 す る 部分 に も 予 め 適用 し て カゝ ら エ ッ チ ン グ を行 う こ と が で き る 。 あ る い は 、 ベ 一ス ウ ェ ー ハ と し て 、 予 め 酸化膜が全面 に形成 さ れ た ゥ ェ一 ハ を 用 いて S O I ゥ ハ を製造すれ ば、 酸化膜が マ ス ク と し て 作用 し 、 ベー ス ゥ ェ 一ハ がエ ッ チ ン グ さ れ る の を抑制 す る こ と が で き る 。 た だ し 、 図 1 の （ ί ) 結合熱処理 を行 う 場合 は 、 ベー ス ウ ェーハ上 に も 酸化膜 を 形成す る こ と が 可能 で あ る の で、 こ れ を利用 す る こ と も で き る 。
S Ο I ゥ に 関 し て は 、 以上 の よ う に エ ッ チ ン グ処理 を施す こ と で ス ウ ェー ハ上 に形成 さ れ た薄膜の う ち 、 少 な く と も S Ο I 層 の周辺 部 を 除去す る こ と が で き 、 こ の よ う に し て得 ら れ た S O I ゥ ハ は、 結合強度 が 不十分な 周辺部が 除去 さ れ て い る た め 、 そ の後 の ¾浄工程やデバイ ス 作製工程に お い て薄膜が剥 がれ て パー テ イ ク ノレ が発生 し た り 、 S O I 層 等 に ク ラ ッ ク が 入 る と い っ た 問題 も ほ と ん ど起 こ ら な い。 し た が っ て 、 特性劣化 が 大幅 に減少す る と 共 に 、 歩留 り が 向 上す る 。
前記薄膜 の周 辺部 の 除去 は 、 周 辺 部 の み を 研磨す る こ と に よ り 行 う こ と も で き る 。
図 3 〜 図 7 は 、 周 辺部 の 除去 を研磨 に よ っ て行 う 場合 の側 面 か ら 見 た説明 図 で あ る 。
図 3 は 、 円 形 に 切 断 し た研磨布 2 3 を 周 辺 部 の 上方 カゝ ら S 〇 I ゥ ハ に 押 し 当 て て研磨 を 行 う 方法 を 示 し て い る 。 S 〇 I ゥ ハ 6 を 真 空吸 着等 に よ り ゥ エ ー ハ保持盤 2 1 に保持 し 、 不 図 示 の モ ー タ ー 等 に よ り ゥ ハ保持盤 2 1 を 回転 さ せ る 。 円 形 に切 断 さ れ た 研磨布 2 3 を貼着 し た 定盤 2 2 を 不 図 示 の モ ー タ ー等 に よ り S O I ゥ ェ 一 ハ 6 の 主面 に対 し て 垂直 方 向 の軸 を 中 心 と し て 回転 さ せ る 。 研磨布 2 3 の 端部 が S O I ゥ ハ 6 の 外周 端か ら 所望 の 距離 、 す な わ ち 外周 端 力 ら 1 5 m m と な る よ う に調整 し 、 ゥ ハ 6 の 周 辺部 に コ ロ イ ダル シ リ 力 と ア ル 力 リ ま た は ア ミ ン を 主成 分 と す る 研 磨剤 を 供給 し な 力 S ら 、 研磨布 2 3 を S O I ゥ ェ 一 ハ 6 の 周 辺部 に 押 圧 し て 研磨 を行 う 。
図 4 は 、 カ ッ プ状 に形成 し た 定盤 2 2 に 、 内側 （ 内 径 ） 力 S S O I ゥ 6 の 外周 端 カゝ ら 1 5 m m と な る よ う な 、 す な わ ち 、 内 径 がべ一 ス ウ ェ ー ヽ の 直径 よ り 2 1 O m m小 さ く 、 外径 が ス ゥ ェ 一 ハ の 直径 と 等 し い かそ れ よ り 大 き い リ ン グ状 と し た研磨布 2 3 を貼着 し 、 定盤 2 2 の 回 転軸 を S 〇 I ゥ ハ 6 の 回 転軸 と 一致 さ せて S O I ゥ ハ 6 の周 辺部 に 上 方 か ら 押 し 当 て て 研磨す る 方 法 を示 し て い る 。
図 5 は 、 円 形 あ る い は厚 さ の 薄 い 円 筒 形 に 切 断 し た 研 磨布 （ バ フ ） 2 3 の 端部 を 、 S O I ゥ ハ 6 の 主面 に対 し て 平行 な 軸 を 中 心 と し て 回 転 さ せ な 力； ら 上 方 あ る い は側 方 力 ら S O I ゥ ハ 6 の 周辺部 に押 し 当 て て研磨す る 方 法 を 示 し て い る
図 6 は、 円 筒 形 の 研磨布 フ ） 2 3 を S O I ゥ エ ー 6 の 主 面 に対 し て 平行 な 軸 を 中 心 と し て 回転 さ せ な 力 S ら 上 方 カゝ ら S O I ゥ ェ
6 の 周 辺部 に押 し 当 て て研磨す る 方法 を 示 し て い る 。
図 7 は 、 円 筒 形 の 研磨布 （ パ フ ） 2 3 の側 面 に 所望 の深 さ の 溝 2 4 を 形成 し た 研磨布 を 用 い 、 こ の 円 筒形 の研磨布 2 3 を S O I ゥ ェ
6 の 主面 に対 し て 垂直方 向 の軸 を 中 心 と し て 回転 さ せな が ら 、 S O I ゥ エ ー ハ 6 の 周 辺 部 に溝 2 4 の 上面 を 押 し 当 て て研磨す る 方 法 を 示 し て レ、 る 。
研磨布 と し て は 、 シ リ コ ン ゥ エ ー ハ の 研磨 に 通 常用 い ら れ て い る 発泡 ポ リ ウ レ タ ン 、 ポ リ ウ レ タ ン を 不織布 に含浸 さ せた も の 等 を 用 レヽ る こ と 力 S で き る 。
ま た 、 研磨 に 際 し て は 、 研磨剤 に含 ま れ る ア ル カ リ あ る い は ア ミ ンが シ リ コ ン に 対 し て エ ッ チ ン グ作用 が あ る た め 、 研磨剤 は で き る だ け 周 辺部 の み に 供給す る こ と が好 ま し い。 研磨剤 が周 辺 部以外 に 触れ る こ と を 防止す る た め に 、 ゥ エ ー八 の 中 心部 に純水 を 供給 し遠 心力 に よ っ て 純水 が ゥ エ ー ハの 周 辺 部以外の 部分 を覆 う よ う に す る こ と も 可能 で あ る 。
上記実施態様 で は 、 2 枚 の シ リ コ ン ゥ ェ 一 ハ を 用 い 、 そ の う ち の 1 枚の シ リ コ ン ゥ エ ー （ベー ス ウ ェー 上 に酸化膜 を介 し て S O I 層 が形成 さ れ て な る S O I ゥ ェ 一 に つ い て 説明 し た が 、 本発 明 は こ れ に 限 定 さ れず、 水 素イ オ ン剥離法 に よ り 製造 さ れ る 貼 り 合 わせ ゥ エ ー ハ全 て に 適用 で き る 。
例 え ば前記 し た よ う に 、 イ オ ン注入 し た シ リ コ ン ゥ ェ 一 （ボ ン ド ゥ エ ーハ） を 、 石英、 炭化珪素 、 ア ル ミ ナ 等 の熱膨張係数 の 異 な る 絶縁性 ゥ エ ー （ベー ス ウ ェ ー と 結合 し た S O I ゥ エ ー ヽ の 場合 、 絶縁性 ゥ エ ー ハ上 に は薄 い シ リ コ ン層 （ S O I 層 ） が形成 さ れ る が 、 こ の 場合 に も 、 剥 離熱処理後 、 S O I 層 の 周 辺 部 に は結合 強度 が 十分 で な い領域が 存在す る の で 、 そ の 周 辺 部 、 具体的 に はべ 一ス ウ ェー ハ外周端 か ら 1 〜 5 m m ま で の 領域 を 除去す る こ と で 、
S O I 層 が絶縁性 ゥ ェ 一 ヽ に 全体 に わ た っ て 強固 に結合 し た S O I ゥ ェ 一 ヽ を 得 る こ と 力； で き る 。
ま た 、 酸化膜 を介 さ ず に 直接 シ リ コ ン ゥ ハ 同 士 を 結合 し て 得 ら れ る 貼 り 合わせ ゥ ェ 一 ヽ の 場合 に は 、 薄 レ、 シ リ コ ン層 が シ リ コ ン ゥ ハ上 に形成 さ れ た も の と な り 、 こ の場合 も 本発明 に従 っ て シ リ コ ン層 の 周辺部の 結合強度 が 十分 で な い領域 を 除去すれ ば、 シ リ コ ン ゥ と 全体的 に 強 固 に結合 し た シ リ コ ン層 だ け が残存 し 、 そ の 後 の 洗浄工程ゃデ ス 作製工程等 で ゥ エ ー ハ周辺部 カゝ ら の パ 一テ イ ク ノレ の発生や シ リ コ ン層 の ク ラ ッ ク の 発生 を 防 ぐ こ と 力； で き る 。
な お 、 水素イ オ ン 剥離法 に よ り 製造 さ れ る 前記 いずれ の 貼 り 合 わ せ ゥ にお いて も 、 ベー ス ゥ 上 に形成 さ れた薄層 の周 辺 部 を 除去す る 方法 と し て は 、 前記 し た よ う に 、 少 な く と も 除去 さ れ る 周辺部以外の 上面 をマ ス ク し て ゥ ヽ を エ ッ チ ン グす る か、 あ る い は少 な く と も 除去 さ れ る 周 辺部 が露 出す る よ う に複数の ゥ ェ 一 ヽ を重ねて 一体的 に保持 し て エ ッ チ ン グす る こ と に よ り 行 う こ と が で き る 。 さ ら に 、 薄層 の 周 辺部 の み を研磨す る こ と に よ り 除去 し て あ よ レヽ。
な お 、 本発明 は、 上記実施形態 に 限定 さ れ る も の で は な い。 上記 実施形態 は 、 例 示 で あ り 、 本発 明 の 特許請求 の範囲 に記載 さ れ た技 術的思想 と 実質的 に 同 一 な構成 を有 し 、 同様 な 作用 効果 を奏す る も の は 、 い かな る も の で あ っ て も 本発 明 の 技術的範囲 に包含 さ れ る 。

Claims

5冃 求 の 範 囲
1 . 少 な く と も 、 ベー ス ウ ェ ー ノヽ と ガ ス イ オ ン の 注入 に よ り 形成 さ れ た微小気泡層 を 有す る ボ ン ド ゥ エ 一ハ と を接合す る 工程 と 、 前記 微小気泡層 を境界 と し て 剥 離す る 工程 と を含 む水 素イ オ ン剥離法 に よ り 貼 り 合 わせ ゥ エ ーハ を 製造す る 方法 にお い て 、 剥離 工程後 、 ベ 一 ス ウ ェー ハ上 に形成 さ れ た 薄膜の 周辺部 を 除去す る こ と を 特徴 と す る 貼 り 合 わせ ゥ エ ーハ の 製造方法。
2 . 前記薄膜 は 、 少 な く と も S O I 層 を 有す る こ と を特徴 と す る 請 求項 1 に記載の 製造方法。
3 . 前記薄膜の 周 辺部 の 除去 は 、 ベー ス ウ ェ ーハ の外周 端か ら 1 〜 5 m m ま で の領域 を 除去す る こ と に よ り 行 う こ と を 特徴 と す る 請求 項 1 ま た は請求項 2 に記載 の 製造方法。
4 . 前記薄膜の 周辺部の 除去 は 、 ベー ス ウ ェ ーハ の外周 端か ら 1 〜
5 m m ま で の領域に お い て 、 少 な く と も S O I 層 を 除去す る こ と に よ り 行 う こ と を 特徴 と す る 請求項 2 に記載の 製造方法。
5 . 前記薄膜の 周 辺部 の 除去 は 、 少 な く と も 除去 さ れ る 周辺部以外 の 上面 をマ ス ク し て ゥ ェ 一 ハ を エ ッ チ ン グす る こ と に よ り 行 う こ と を特徴 と す る 請求項 1 な い し 請求項 4 の いずれ か一項 に 記載の製造 方法。
6 . 前記薄膜の 周 辺部 の 除去 は 、 少 な く と も 除去 さ れ る 周 辺部 が 露 出す る よ う に複数 の ゥ エ ー ハ を 重ね て 一 体的 に保持 し て ヱ ツ チ ン グ す る こ と に よ り 行 う こ と を 特徴 と す る 請 求項 1 な い し 請求項 5 の い ずれか一項 に記載の 製造方法。
7 . 前記薄膜 の 周 辺部 の 除去 は 、 周 辺部 の み を研磨す る こ と に よ り 行 う こ と を 特徴 と す る 請求項 1 な い し 請 求項 4 の いずれ か一項 に 記 載の製造方 法。
8 . 水 素イ オ ン剥 離法 に よ り 製造 さ れ た 貼 り 合 わせ ゥ ェ 一 ハ で あ つ て 、 ベー ス ウ ェ ーハ 上 に形成 さ れ た 薄膜 が 、 ベー ス ウ ェ ー の 外周 端カゝ ら 1 5 m m ま で の領域 に お い て 除去 さ れ て い る こ と を 特徴 と す る 貼 り 合 わせ ゥ ェ 一
9 . 前記薄膜 が S O I 層 を 有 し 、 少 な く と も 該 S O I 層 が 、 ベー ス ゥ ヽの 外周 端カゝ ら 1 5 m m ま での 領域 にお い て除去 さ れて い る こ と を特徴 と す る 請求項 8 に記載 の貼 り 合 わせ ゥ ェ一
PCT/JP2000/006795 1999-10-14 2000-09-29 Procede de production de tranches collees et tranche collee WO2001027999A1 (fr)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP00963000A EP1170801B1 (en) 1999-10-14 2000-09-29 Bonded wafer producing method
US09/857,569 US6797632B1 (en) 1999-10-14 2000-09-29 Bonded wafer producing method and bonded wafer
JP2001530119A JP4277469B2 (ja) 1999-10-14 2000-09-29 貼り合わせウエーハの製造方法及び貼り合わせウエーハ
DE60029578T DE60029578T2 (de) 1999-10-14 2000-09-29 Verbundscheiben-herstellungsmethode

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP29213099 1999-10-14
JP11/292130 1999-10-14

Publications (1)

Publication Number Publication Date
WO2001027999A1 true WO2001027999A1 (fr) 2001-04-19

Family

ID=17777935

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2000/006795 WO2001027999A1 (fr) 1999-10-14 2000-09-29 Procede de production de tranches collees et tranche collee

Country Status (7)

Country Link
US (1) US6797632B1 (ja)
EP (1) EP1170801B1 (ja)
JP (1) JP4277469B2 (ja)
KR (1) KR100733112B1 (ja)
DE (1) DE60029578T2 (ja)
TW (1) TW475215B (ja)
WO (1) WO2001027999A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005243906A (ja) * 2004-02-26 2005-09-08 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法及び貼り合わせウエーハの酸化膜除去用治具
JP2006511097A (ja) * 2002-12-06 2006-03-30 コーネル リサーチ ファンデーション インコーポレーテッド 裏側のトラッピングを用いた、拡張性のあるナノ−トランジスタおよびメモリ
JP2006519504A (ja) * 2003-03-04 2006-08-24 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 多層ウェハのリングの予防処理方法
WO2007069442A1 (ja) * 2005-12-16 2007-06-21 Shin-Etsu Handotai Co., Ltd. 貼り合わせ基板の製造方法
JP2007243038A (ja) * 2006-03-10 2007-09-20 Sumco Corp 貼り合わせウェーハ及びその製造方法
WO2007138848A1 (ja) 2006-05-29 2007-12-06 Shin-Etsu Handotai Co., Ltd. 貼り合わせウエーハの製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI233154B (en) 2002-12-06 2005-05-21 Soitec Silicon On Insulator Method for recycling a substrate
EP1427001A1 (en) * 2002-12-06 2004-06-09 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for recycling a surface of a substrate using local thinning
CN101124657B (zh) * 2005-02-28 2010-04-14 信越半导体股份有限公司 贴合晶圆的制造方法及贴合晶圆
JP2007266352A (ja) * 2006-03-29 2007-10-11 Disco Abrasive Syst Ltd ウエーハの加工方法
JP5028845B2 (ja) 2006-04-14 2012-09-19 株式会社Ｓｕｍｃｏ 貼り合わせウェーハ及びその製造方法
FR2935536B1 (fr) * 2008-09-02 2010-09-24 Soitec Silicon On Insulator Procede de detourage progressif
JP5478166B2 (ja) * 2008-09-11 2014-04-23 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20100081251A1 (en) * 2008-09-29 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
JP2010177662A (ja) * 2009-01-05 2010-08-12 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法及び半導体装置の作製方法
US8440541B2 (en) 2010-02-25 2013-05-14 Memc Electronic Materials, Inc. Methods for reducing the width of the unbonded region in SOI structures
FR2957189B1 (fr) 2010-03-02 2012-04-27 Soitec Silicon On Insulator Procede de realisation d'une structure multicouche avec detourage post meulage.
FR2957716B1 (fr) 2010-03-18 2012-10-05 Soitec Silicon On Insulator Procede de finition d'un substrat de type semi-conducteur sur isolant
US11069560B2 (en) * 2016-11-01 2021-07-20 Shin-Etsu Chemical Co., Ltd. Method of transferring device layer to transfer substrate and highly thermal conductive substrate

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0387012A (ja) * 1989-06-21 1991-04-11 Fujitsu Ltd 接合ウエハおよびその製造方法
JPH0897111A (ja) * 1994-09-26 1996-04-12 Kyushu Komatsu Denshi Kk Ｓｏｉ基板の製造方法
JPH10270298A (ja) * 1997-03-27 1998-10-09 Mitsubishi Materials Shilicon Corp 張り合わせ基板の製造方法
US5863829A (en) * 1995-08-24 1999-01-26 Komatsu Electronic Metals Co., Ltd. Process for fabricating SOI substrate

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6050970A (ja) 1983-08-31 1985-03-22 Toshiba Corp 半導体圧力変換器
JPH0719737B2 (ja) 1990-02-28 1995-03-06 信越半導体株式会社 Ｓ０１基板の製造方法
JPH0636413B2 (ja) 1990-03-29 1994-05-11 信越半導体株式会社 半導体素子形成用基板の製造方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
US5494849A (en) * 1995-03-23 1996-02-27 Si Bond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator substrates
JP3422225B2 (ja) * 1997-07-08 2003-06-30 三菱住友シリコン株式会社 貼り合わせ半導体基板及びその製造方法
US6265328B1 (en) * 1998-01-30 2001-07-24 Silicon Genesis Corporation Wafer edge engineering method and device
DE69917819T2 (de) * 1998-02-04 2005-06-23 Canon K.K. SOI Substrat
JP3932369B2 (ja) * 1998-04-09 2007-06-20 信越半導体株式会社 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0387012A (ja) * 1989-06-21 1991-04-11 Fujitsu Ltd 接合ウエハおよびその製造方法
JPH0897111A (ja) * 1994-09-26 1996-04-12 Kyushu Komatsu Denshi Kk Ｓｏｉ基板の製造方法
US5863829A (en) * 1995-08-24 1999-01-26 Komatsu Electronic Metals Co., Ltd. Process for fabricating SOI substrate
JPH10270298A (ja) * 1997-03-27 1998-10-09 Mitsubishi Materials Shilicon Corp 張り合わせ基板の製造方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
KIYOSHI MITANI: "Smart Cut (R) SOI Gijutsu no Shinchoku To Doukou", CHO LSI ULTRA CLEAN TECHNOLOGY SYMPOSIUM, UCS HANDOTAI KIBAN GIJUTSU KENKYUKAI, vol. 33, 27 May 1999 (1999-05-27), JAPAN, pages 119 - 126, XP002935000 *
See also references of EP1170801A4 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006511097A (ja) * 2002-12-06 2006-03-30 コーネル リサーチ ファンデーション インコーポレーテッド 裏側のトラッピングを用いた、拡張性のあるナノ−トランジスタおよびメモリ
JP2006519504A (ja) * 2003-03-04 2006-08-24 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 多層ウェハのリングの予防処理方法
JP4855245B2 (ja) * 2003-03-04 2012-01-18 エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ 多層ウェハのリングの予防処理方法
JP2005243906A (ja) * 2004-02-26 2005-09-08 Shin Etsu Handotai Co Ltd 貼り合わせウエーハの製造方法及び貼り合わせウエーハの酸化膜除去用治具
JP4598413B2 (ja) * 2004-02-26 2010-12-15 信越半導体株式会社 貼り合わせウエーハの製造方法及び貼り合わせウエーハの酸化膜除去用治具
WO2007069442A1 (ja) * 2005-12-16 2007-06-21 Shin-Etsu Handotai Co., Ltd. 貼り合わせ基板の製造方法
JP2007165769A (ja) * 2005-12-16 2007-06-28 Shin Etsu Handotai Co Ltd 貼り合わせ基板の製造方法
JP2007243038A (ja) * 2006-03-10 2007-09-20 Sumco Corp 貼り合わせウェーハ及びその製造方法
WO2007138848A1 (ja) 2006-05-29 2007-12-06 Shin-Etsu Handotai Co., Ltd. 貼り合わせウエーハの製造方法
US7776719B2 (en) 2006-05-29 2010-08-17 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer

Also Published As

Publication number Publication date
KR100733112B1 (ko) 2007-06-27
US6797632B1 (en) 2004-09-28
KR20010101155A (ko) 2001-11-14
DE60029578T2 (de) 2007-07-26
JP4277469B2 (ja) 2009-06-10
EP1170801B1 (en) 2006-07-26
EP1170801A4 (en) 2003-07-16
DE60029578D1 (de) 2006-09-07
EP1170801A1 (en) 2002-01-09
TW475215B (en) 2002-02-01

Similar Documents

Publication Publication Date Title
WO2001027999A1 (fr) Procede de production de tranches collees et tranche collee
JP6715345B2 (ja) デバイス層を転写基板に転写する方法
JP4846915B2 (ja) 貼り合わせウェーハの製造方法
TW509990B (en) Production method for silicon wafer and SOI wafer, and SOI wafer
WO2001041218A1 (fr) Procede de recyclage d'une plaquette separee et plaquette separee recyclee
JP3385972B2 (ja) 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP5967211B2 (ja) 半導体デバイスの製造方法
JP5351191B2 (ja) 熱−機械的効果を使用したトリミングにより多層構造を製造するための方法
US6680241B2 (en) Method of manufacturing semiconductor devices by dividing wafer into chips and such semiconductor devices
WO2001048825A1 (fr) Procédé de production de tranche collée
JP5065748B2 (ja) 貼り合わせウエーハの製造方法
KR100327840B1 (ko) Ｓｏｉ기판의 재생방법 및 재생기판
JP2000223683A (ja) 複合部材及びその分離方法、貼り合わせ基板及びその分離方法、移設層の移設方法、並びにｓｏｉ基板の製造方法
JPWO2019013212A1 (ja) 高熱伝導性のデバイス基板およびその製造方法
JP2005347302A (ja) 基板の製造方法
JP4987470B2 (ja) 自立を誘発することによって薄肉化された極薄層の製造方法
JP2662495B2 (ja) 接着半導体基板の製造方法
JPH11288858A (ja) Ｓｏｉ基板の再生方法及び再生基板
JP3031904B2 (ja) 複合部材とその分離方法、及びそれを利用した半導体基体の製造方法
JP2001144274A (ja) 半導体基板の製造方法
JPH05226305A (ja) 張合せウェハの製造方法
JP3013932B2 (ja) 半導体部材の製造方法および半導体部材
JP2005079109A (ja) 貼合せｓｏｉウェーハの製造方法及び該方法により製造された貼合せｓｏｉウェーハ
JP7252231B2 (ja) ドナー基板の残余部分を整えるための方法、その方法によって製造された基板、およびそのような基板の使用
JP6699515B2 (ja) 半導体ウエハおよびその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): JP KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

ENP Entry into the national phase

Ref country code: JP

Ref document number: 2001 530119

Kind code of ref document: A

Format of ref document f/p: F

WWE Wipo information: entry into national phase

Ref document number: 09857569

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020017007169

Country of ref document: KR

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2000963000

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020017007169

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2000963000

Country of ref document: EP

WWG Wipo information: grant in national office

Ref document number: 2000963000

Country of ref document: EP