WO1989006086A1 - Thin-film conductive circuit and process for its production - Google Patents

Thin-film conductive circuit and process for its production Download PDF

Info

Publication number
WO1989006086A1
WO1989006086A1 PCT/JP1988/001275 JP8801275W WO8906086A1 WO 1989006086 A1 WO1989006086 A1 WO 1989006086A1 JP 8801275 W JP8801275 W JP 8801275W WO 8906086 A1 WO8906086 A1 WO 8906086A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
tantalum
circuit
thin film
thin
Prior art date
Application number
PCT/JP1988/001275
Other languages
English (en)
French (fr)
Inventor
Satoshi Ishihara
Takao Sugishita
Original Assignee
Mitsui Mining & Smelting Co., Ltd.
Mitsutoyo Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining & Smelting Co., Ltd., Mitsutoyo Corporation filed Critical Mitsui Mining & Smelting Co., Ltd.
Publication of WO1989006086A1 publication Critical patent/WO1989006086A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/702Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof
    • H01L21/707Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof of thick-or thin-film circuits or parts thereof of thin-film circuits or parts thereof

Definitions

  • the present invention relates to a conductive film circuit formed on an insulator substrate or a semiconductor substrate, and more particularly, to a device having an electric corrosion resistance, a small surface resistance and a stable surface resistance. Furthermore, the present invention relates to a conductive film circuit whose manufacturing process is simplified and a manufacturing method thereof.
  • the metal material used has excellent corrosion resistance; and (2) the surface of the insulator substrate or semiconductor substrate has excellent adhesion to the metal to be formed. And 3 the electrical conductivity is almost equal to or higher than the conventional wiring material, and 4 the difference in thermal expansion coefficient between the substrate and the metal is small- ⁇ , ⁇ ta O Difficulty in peeling due to cycle, and other characteristics o
  • wiring may dissolve when exposed to water containing corrosive species such as chlorine ion, sulfate ion, nitrate ion, and ferric ion. There are few cases.
  • a corrosion-preventing protective film 7 made of, for example, to prevent water from entering a wiring portion in a circuit pattern.
  • the thickness of the coating film must be increased (for example, 50 ⁇ or more in the case of resin) to ensure that the formed coating film is free from defects such as water permeability and pinholes.
  • the present inventors have formed circuit patterns using corrosion resistant metals such as tantalum, titanium or niobium. Proposed the invention.
  • the present invention has been made in view of the above-mentioned problems of the prior art, and has Even if it is used in an environment containing moisture without covering the electrode surface with a protective film for preventing corrosion of inorganic or organic substances, it operates semipermanently normally and oxidizes the conductive film circuit and the electrode surface.
  • the resistance at the terminal and the resistance at the via hole caused by the temperature rise do not increase, and the problem of peeling does not occur even if the temperature cycle is given in a wide temperature range.
  • An object of the present invention is to provide a conductive film circuit having high corrosion resistance and high reliability.
  • the present inventors have conducted intensive studies to achieve the above-mentioned object.
  • an adhesion layer was provided on a substrate, a tantalum thin film was used as a conductive film, and at least the surface resistance was reduced.
  • part or all of the surface of the tantalum thin film circuit is selected from palladium, gold, platinum, and rhodium force.
  • a tantalum thin film circuit is formed on an insulator substrate or a semiconductor substrate via an adhesion layer, and a part or the whole of the tantalum thin film circuit surface is formed.
  • Tantalum characterized by being coated with one of the metals selected from palladium, gold, platinum and rhodium. It is a thin film circuit.
  • a ceramic substrate such as glass, aluminum, or aluminum nitride, or a polyimide substrate can be used.
  • flexible resin substrates such as epoxy resin, epoxy resin, polyester, and polybutadiene.
  • semiconductor substrates include silicon and germanium alone.
  • compound semiconductors such as semiconductors, indium-antimony (In-Sb) and gallium-arsenic (Ga-As), and other impurity semiconductors.
  • a pattern is formed by using a tantalum thin film having excellent corrosion resistance as a conductive film, and a part or all of the tantalum thin film circuit surface is formed.
  • One of the metals selected from the group consisting of palladium, gold, platinum, and rhodium, or alloys of these metals hereinafter, simply referred to as "precious metals such as palladium" To cover.
  • the terminal portion can be directly connected to the external circuit.
  • the contact resistance of the via hole can be reduced without performing special processing such as sputtering. It can be done.
  • a method of forming a circuit pattern on a substrate such as an insulator or a semiconductor
  • a known sputtering method, a vacuum evaporation method, a CVD method, or the like can be used. Method, paste application method, etc. can be applied.
  • 1 to 7 are cross-sectional views each showing an example of the structure of the tantalum thin film circuit of the present invention.
  • FIG. 8 is a diagram showing an example of a method for manufacturing a tantalum conductive film circuit
  • FIG. 9 is a cross-sectional view showing an example of a conductive film circuit manufactured using the manufacturing method of the present invention.
  • FIG. 10 is a cross-sectional view showing the structure of a conventional conductive film circuit.
  • la is a tantalum conductive film
  • lb is a metal conductive material such as anolymium, copper, nickel or chromium, or a conductive film made of 2
  • 2 is parachem, gold, platinum , Rhodium force, any force selected from the group consisting of one kind of metal or a conductive film made of these alloys
  • 3 is an insulating film
  • 4 is an adhesion film
  • 5a is a tan.
  • Tall electrode, 5b is any one selected from palladium, gold, platinum, rhodium force, one kind of metal or alloys of these, the other electrode, 5b c is a metal force such as aluminum, copper, nickel, chromium, etc., an electrode made of, 6 is a substrate, 7 is a surface protective film (glass, ceramics, Plastic One —
  • Fig. 1 shows a tantalum in which a noble metal 2 such as palladium is coated on a tantalum conductive circuit 1a formed on a substrate 6 such as an insulator or a semiconductor. It is a thin film circuit.
  • FIG. 2 shows that an adhesion layer 4 is further formed on the structure shown in FIG. 1 and an insulating film 3 such as a SiO 2 film or a polyimide film is formed thereon.
  • the via hole is etched to remove the adhesion layer 4 and the insulating film 3, and a tantalum electrode 5a is formed thereon.
  • the insulating film pattern 3 and the adhesion layer 4 may be formed by a lift-off method, and the tantalum electrode 5a may be formed on the film. .
  • FIG. 3 shows that when the adhesion between the substrate 6 and the tantalum conductive circuit 1a is insufficient, the adhesion layer film 4 is formed between the tantalum conductive circuit la and the substrate 6, for example, by oxidation.
  • This is a conductive film circuit structure formed with the tantalum (Ta 205) interposed therebetween.
  • FIG. 4 shows that when the adhesion between the substrate 6 and the tantalum conductive film 1a or the tantalum conductive film 1a and the insulating film 3 is insufficient, the adhesion layer film is formed between them.
  • a conductive film circuit structure is formed with Ta 205 interposed therebetween, and further, an adhesion layer 4 and an insulating film 3 are sequentially formed. Etch and remove the insulating film 3 and the adhesion layer film 4 at the center of the circuit pattern coated with a noble metal 2 such as zinc.
  • a tantalum electrode 5a is formed.
  • the pattern can be formed using the lift-off method.
  • the tantalum thin film 1a is used as a conductive film, and a thin film is further formed on the thin film pattern.
  • the noble metal 2 such as radium
  • the metal such as aluminum, copper, nickel and chromium used in Fig. 10 showing the prior art is used.
  • the resulting conductive film lb it has extremely high corrosion resistance, and as shown in FIG. It is not needed.
  • the present invention eliminates problems such as water permeability and pinholes after the formation of a coating film as in the prior art, and causes oxidation of the metal thin film circuit surface. As a result, the problem that the surface resistance increases and the contact resistance with the external circuit does not occur does not occur, so that the reliability is extremely improved as compared with the conventional technology.
  • a noble metal such as palladium can be used as the conductive film.
  • an adhesion layer 4 such as a tantalum oxide is formed on an insulator substrate or a semiconductor substrate, and a tantalum thin film layer is formed thereon.
  • the conductive film circuit 2 is formed of one of the metals selected from the group consisting of radium, gold, platinum, and rhodium, or an alloy thereof, and the interlayer insulating film 3 is formed. It is a conductive film circuit in which the conductive circuit 5b is sequentially formed with any force selected from palladium, gold, platinum, and rhodium, one kind of metal or a combination of these metals. . This --
  • the adhesion strength can be further improved by providing the adhesion layer 4 before and after the interlayer insulating film 3.
  • the oxidation resistance, the resistance reduction, and the peel strength are improved. Is further enhanced.
  • the method for manufacturing a tantalum thin film circuit of the present invention provides an etching mask for forming a tantalum thin film circuit by etching.
  • the material use any one of metal selected from palladium, gold, platinum, and mouth metal, or alloy thin film of these, and after etching, use One or more metals selected from the group consisting of palladium, gold, platinum and rhodium, and one or more alloy thin films are applied to part or all of the surface of the tall thin film circuit. It is intended to be left over and coated.
  • the thin chrome film is used as a mask material.
  • a palladium thin film is used instead of a chromium thin film.
  • the patterned palladium is then used as a mask to etch the tantalum thin film.
  • a tantalum thin film circuit pattern is formed, but in this case, the mask material to be usually removed may be left as needed in the palladium thin film. it can .
  • Chromium thin film is hot This is because palladium thin film has resistance to electric corrosion in high temperature and high humidity, while it causes electric corrosion in high humidity. Of course, the remaining palladium thin film works to lower the surface resistance, enabling direct connection with external circuits and lowering the contact resistance of the via hole. be able to .
  • the chromium thin film which is a mask for tannole etching
  • gold, platinum, rhodium or the like is used. You can select one of the thin films to be used as a mask for evening etching, and leave it in the same position as the no, '-radium. The circuit can be left with a reduced surface resistance.
  • a method of manufacturing a tantalum thin film circuit of the present invention will be described with reference to the drawing shown in FIG. 8, and a tantalum thin film circuit will be described on a substrate 6 such as an insulator or a semiconductor.
  • a substrate 6 such as an insulator or a semiconductor.
  • the palladium is removed by etching, and then the palladium film is used as a mask, and the tantalum film is etched.
  • (B) o is removed, and a tantalum thin film circuit covering the palladium film 2 is formed.
  • the adhesion layer 4 is formed (c). Further, an interlayer insulating film 3 is formed (d), and a tantalum layer is formed. The resist film 8, the adhesion layer 4 and the insulating film 3 formed on the circuit are removed by a lift-off method together with the resist film 8 to form a via hole (e). Further, a multi-layer tantalum thin film circuit is formed by forming a conductive film circuit (f).
  • a tantalum thin-film circuit As another manufacturing method, after forming a tantalum thin-film circuit, palladium, gold, platinum, etc. can be coated at the required places. It is necessary to lower the resistance of the evening surface by soft-etching before the application, but it is also possible to use wet-etching as a method. Alternatively, a dry method such as sputter etching may be used.
  • FIG. 9 shows an example of a conductive film circuit manufactured using such a manufacturing method of the present invention.
  • the oxide insulating film is sputtered to form 2Q0A, and the insulating film is further etched.
  • a tantalum film is formed on top of 2Q00A, and a gold film is formed on top of 50 QA.
  • a resist resin pattern is formed on top of this, and the gold film is first etched. Then, etching was performed using an etching solution, and the gold pattern was used as a mask to etch the evening film and the oxidized evening insulating film. -After that, the gold film was left in the required places to form a thin film circuit pattern. Before sputtering gold, the surface resistance was reduced by performing sputtering on the surface of the tantalum film.
  • a tantalum oxide insulating film is further formed by sputtering to 200 A and further.
  • a 3000 A tantalum film and a 1000 A radium film are deposited on top of this, and a palladium film is deposited by a resist dane, followed by a palladium film.
  • the tantalum film and the tantalum oxide film were etched.
  • an interlayer insulating film having a via hole was formed by a lift-off method.
  • a 200 A tantalum oxide film was formed as an adhesion layer before forming the SiO 2 film.
  • a tantalum thin film pattern was formed on the inter-layer insulating film to form a multilayer thin film circuit.
  • Example 2 The same multilayer thin film circuit as in Example 2 was formed except that Polyimide ⁇ In) was used as the interlayer insulating film as shown in FIG.
  • the tantalum thin film circuit of Example 13 having the pattern formed in this way was connected to a non-short-circuited wiring of 5 V (TC, 9 Q% relative humidity: 2.5 V). A test was conducted to create a potential difference --
  • the tantalum remains on the glass substrate. Excellent adhesion to Tantalum film, no precious metal, etc. is coated on the surface of the tantalum film.
  • the contact resistance was 1 k ⁇ or more.
  • the connection resistance is within a range that can be ignored.
  • connection resistance of the via-hole is 100 ⁇ or more for the via-hole of 100 micrometer and the angle without the coat. In the case of Umcoat, the contact resistance was close to zero.
  • a titanium oxide contact layer is formed by a snorter ring to 200A and further.
  • a 200A tantalum film followed by a 2000A deposition of a palladium film as a conductive film, with a resist pattern.
  • the palladium film was patterned by etching the radium film.
  • no. Turned no.
  • etch the tantalum oxide and the tantalum thin film and then use the lift-off method to remove the via holes.
  • a layered interlayer insulating film was formed.
  • a 200 A tantalum oxide film was formed as an adhesion layer before and after the formation of the SiO 2 film.
  • a conductor pattern was formed using param- eter to form a multilayer thin-film circuit.
  • the conductive film circuit thus formed is connected to a wiring of 5 (TC, 90% relative humidity, which is not short-circuited, and a potential difference of 2.5 V is generated between wirings that are not short-circuited.
  • the layer had excellent adhesion to glass substrates, palladium films, and interlayer insulating films.
  • the thickness of the palladium film is 200 A by sputtering on the blue glass substrate.
  • the peel strength test samples were prepared by depositing the tantalum oxide and the tantalum film so as to have a thickness of 200 A, respectively.
  • a 2000 A palladium film was formed thereon.
  • (a) shows that the thickness of the gay oxide layer is 2000 A by sputtering
  • (b) shows that the adhesion layer of tantalum oxide is 200 A and the thickness of the gay oxide layer is 2000 A.
  • a peel strength test sample was prepared.
  • the tantalum thin film circuit of the present invention has the following effects.
  • the electrode obtained by the present invention can be peeled off even after repeated heating and cooling over a wide temperature range of --50 ° C to 120 ° C. And no power.
  • a metal such as palladium used as a mask for etching a tantalum thin film or the like.
  • the process can be shortened by using the alloy thin film effectively.
  • the tantalum thin film circuit obtained according to the present invention does not cover the circuit surface, and can be semi-permanently and normally.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

明 細 書
導電膜回路お よ びそ の製造方法
[技術分野 ]
本発明 は、 絶縁体基板 ま た は半導体基板上に形成 し た 導電膜回路 に関 し 、 さ ら に詳 し く は耐電気腐食性能を具 備 し 、 表面抵抗が小 さ く かつ安定 し 、 さ ら に製造工程を 簡略化 し た導電膜回路お よ びそ の製造方法 に関す る 。
[背景技術〗
絶縁体基板ま た は半導体基板上の 回路パ タ ー ン形成 に 使用 さ れ る 金属材料 と し て は、 以下の よ う な特性が要求 さ れ る
すな わ ち 、 ①使用 さ れ る 金属材料が耐食性に優れて い る こ と 、 ②絶縁体基板、 半導体基板の表面 と パ ダー ン 形 成 さ れ る 金属 と が密着性 に優れてい る こ と 、 ③電気伝導 度に お い て、 従来か ら の配線材料 と ほぼ同等以上であ る こ と 、 ④基板 と 金属 と の熱膨張係数の差が小 さ- ヽ 、 问 t a 低温線 り 返 し サイ ク ル に よ っ て剥離 し に く い こ と 、 な ど の特性が挙げ ら れ る o
従来 、 第 1 0図 に示 さ れ る よ う に絶縁体基板 ま た は半導 体基板 6 上 に 回路パ タ ー ン を形成す る 金属 と し て、 ア ル ミ ニ ゥ ム 、 鋦、 ニ ツ ケ ノレ、 ク ロ ム な ど の金属 1 - b が用 い ら れて い る 。 一 —
し か し 、 こ れ ら の金属を配線材料と し て使用 し た場合、 回路中の異な る電位部分が水で短絡する と 、 高電位部分 の溶解が避け ら れな い。
ま た、 塩素イ オ ン 、 硫酸イ オ ン 、 硝酸イ オ ン 、 第 2 鉄 イ オ ン を は じ め と す る 腐蝕性化学種を含んだ水に接触 し た場合 に は配線が溶解す る 場合が少な く な い。
こ れ ら の腐食の.問題を回避す る ため に従来は、 第 1 0図 の よ う に導電膜回路表面をガ ラ ス 、 セ ラ ミ ッ ク ス あ る い はプラ ス チ ッ ク ス等か ら な る 腐食防止用保護膜 7 に よ り 表面を被覆 し 、 回路パ タ ー ン 中の配線部への水の侵入を 防止す る 手段が採 ら れて き た。
し か し、 形成 された被覆膜の透水性や ピ ン ホ ー ルな ど の欠陥の な い も の にす る ため に膜厚を厚 く (例え ば樹脂 の場合 5 0 ^ 以上) し て も 透水を零にす る こ と がで き な い と い う 欠点 も有 し てい た。
こ れ ら従来技術の欠点を改良す る た め に、 本発明者等 は、 タ ン タ ル、 チ タ ン ま た はニオ ブな どの耐食性の金属 を用 い て回路パ タ ー ンを形成する 発明を提案 し た。
し 力、 し、 こ の場合で も タ ン タ ルな どの金属薄膜回路表 面の酸化が原因 と な っ て、 表面抵抗が高 く な り 外部回路 と の接铳抵抗が高 く な る と い う 問題があ っ た。 ま た、 多 層薄膜回路を形成 し た と きバイ ァ ボー ル(v i a ho l e)の抵 抗が高 く な る こ と も あ る 。
本発明 は、 上記従来技術の 問題点に鑑み、 導体回路お よ び電極表面を無機物あ る い は有機物の腐食防止用保護 膜で被覆 し な いで水分を含む環境中で使用 し て も 半永久 的 に正常に動作 し 、 導電膜回路お よ び電極表面の酸化 に 起因す る 端子部抵抗お よ びバイ ァ ホ ー ルで の抵抗が大 き く な ら ず、 かつ広い温度範囲での温度サイ ク ルを与え て も 剥離の 問題を生 じ な い、 高耐食性で信頼性の高い導電 膜回路を提供す る こ と に あ る 。
[発明の開示 ]
本発明者等は、 上記 目 的を達成す る た め に鋭意検討 し た結果、 基板上に 密着層を設け、 導電膜 と し て タ ン タ ル 薄膜を採用 し 、 少な く と も 表面抵抗を下げ る 必要の あ る 箇所 に は、 前記 タ ン タ ル薄膜回路表面の一部 ま た は全部 をパ ラ ジ ウ ム 、 金、 白金、 ロ ジ ウ ム 力、 ら 選ばれ る いずれ か 1 種の金属 ま た は こ れ ら の合金に よ り 被覆す る こ と に よ り 、 従来技術に :ヒベて極め て耐食性お よ び耐表面酸化 性 に優れた信頼性の高い導電膜回路 と す る こ と がで き る こ と を見い 出 し本発明 を完成す る に至 つ た。
すな わ ち本発明 は、 絶縁体基板ま た は半導体基板上に 密着層を介 して タ ン タ ル薄膜回路を形成 し 、 該 タ ン タ ル 薄膜回路表面の一部ま た は全部をパ ラ ジ ウ ム 、 金、 白金 . ロ ジ ウ ム か ら選ばれ る いずれ力、 1 種の 金属 ま た は こ れ ら の合金で被覆 し た こ と を特徴 と す る 、 タ ン タ ル薄膜回路 であ る 。 - -
ま ず、 本発明で適用で き る 絶縁体基扳 と し て は、 ガラ ス 、 ア ル ミ ナ、 窒化ァノレ ミ ニ ゥ ム な ど の セ ラ ミ ッ ク ス基 扳、 ポ リ イ ミ ド、 エポキ シ樹脂、 ポ リ エ ス テル、 ポ リ ブ タ ジ ェ ン な どの フ レ キ シ ブルな樹脂基板があ り 、 半導体 基板と し て は、 シ リ コ ン やゲルマニ ウ ム な どの単体半導 体、 イ ン ジ ウ ム 一 ア ン チモ ン ( I n — S b ) やガ リ ウ ム 一 ひ素 ( G a — A s ) な どの化合物半導体があ り 、 そ の 他不純物半導体や、 さ ら に F e 2 03 、 C u O、 Z n O、 S n 02 、 B a T i 03 な どの金属酸化物半導体や L i N b O 3 、 P b T i O 3 な どの誘電体に も 適用で き る 。
本発明 は、 上述 し た よ う に導電膜 と し て耐食性に優れ た タ ン タ ル薄膜を採用 し てパ タ ー ンを形成 し、 タ ン タ ル 薄膜回路表面の一部 ま た は全部をパラ ジ ウ ム、 金、 白金、 ロ ジ ウ ム力、 ら選ばれ る いずれか 1種 金属 ま た は こ れ ら の合金 (以下、 単に "パラ ジ ウ ム な どの貴金属 " と い う ) に よ り 被覆す る 。
ま た、 タ ン タ ル薄膜回路の少な く と も リ ー ド接読部、 端子部ま た はノ ィ ァ ホ ー ノレの コ ン タ ク ト 部の みにノ、。 ラ ジ ゥ ム な どの貴金属薄膜を被覆 し て も よ い。
こ の よ う に 夕 ン タ ル薄膜回路の表面への被覆に よ り 、 表面抵抗が下 る ので端子部 と外部回路を直接接铳で き る 。
ま た、 多層薄膜回路 と し た場合のバイ ァ ホ ー ル部に関 し て も 、 スパ ッ タ エ ッ チ ン グな どの特別な処理をせずに バイ ァ ホ ー ルの接触抵抗を小 さ く で き る 。 絶縁体 ま た は半導体な ど の基板上に 回路パ タ ー ン を形 成す る 方法 と し て は、 公知の ス パ ッ タ リ ン グ法 に よ る も の の ほか、 真空蒸着法、 C V D 法、 ペー ス ト 塗布法な ど が適用で き る 。
[図面の簡単な説明 ]
第 1 〜 7 図は、 それぞれ本発明の タ ン タ ル薄膜回路の 構造の一例を示す断面図、
第 8 図 は、 タ ン タ ル導電膜回路の製造方法の一例を示 し た 図、
第 9 図 は、 本発明 の製造方法を用 い て製造 さ れ る 導電 膜回路の一例を示す断面図、
第 1 0図 は、 従来技術の導電膜回路の構造を示す断面図 であ る 。
図中 :
l a は タ ン タ ル導電膜、 l b は ァ ノレ ミ ニ ゥ ム 、 銅、 二 ッ ケ ノレ、 ク ロ ム等の金属力、 ら な る 導電膜、 2 はパ ラ ジ ケ ム 、 金、 白金、 ロ ジ ウ ム 力、 ら 選ばれ る いずれ力、 1種の金 属 ま た は こ れ ら の合金か ら な る 導電膜、 3 は絶縁膜、 4 は密着層膜、 5 a は タ ン タ ル電極、 5 b はパ ラ ジ ウ ム 、 金、 白金、 ロ ジ ウ ム 力、 ら 選ばれ る いずれ力、 1 種の金属 ま た は こ れ ら の合金力、 ら な る 電極、 5 c は ア ル ミ ニ ウ ム 、 銅、 ニ ッ ケ ル、 ク ロ ム等の金属力、 ら な る 電極、 6 は基板、 7 は表面保護膜 ( ガ ラ ス 、 セ ラ ミ ッ ク ス 、 プラ ス チ ッ ク 一 —
ス ) 、 8 は レ ジ ス ト 、 9 は端子部をそれぞれ示す。
[発明を実施す る た めの最良の形態 ]
以下、 本発明 を図面 に基づい て さ ら に詳 し く 説明す る 。 第 1 図 は、 絶緣体ま た は半導体等の基板 6 上に形成 さ れた タ ン タ ル導電回路 1 a の上にパラ ジ ウ ム な どの貴金 属 2 を被覆 し た タ ン タ ル薄膜回路であ る 。
第 2 図は、 第 1 図の構造の上に さ ら に密着層 4 、 そ の 上に S i 0 2 膜ま た は ポ リ イ ミ ド膜な どの絶縁膜 3 を形 成 し た後、 バイ ァ ホ ー ル部分をエ ッ チ ン グ し て密着層 4 お よ び絶緣膜 3 を除去 し、 そ の上に タ ン タ ル電極 5 a を 形成 し た も のであ る 。 別の製法 と し て、 絶縁膜パ タ ー ン 3 お よ び密着層 4 を リ フ ト オ フ 法にて作成 し 、 そ の膜に タ ン タ ル電極 5 a を形成 し て も よ い。
第 3 図 は、 基板 6 と タ ン タ ル導電回路 1 a と の密着性 が不十分な場合に、 タ ン タ ル導電回路 l a と 基板 6 の 間 に密着層膜 4 と し て、 例えば酸化タ ン タ ル ( T a 2 0 5 ) を挟んで形成 さ れた導電膜回路構造であ る 。
第 4 図 は基板 6 と タ ン タ ノレ導電膜 1 a ま た は タ ン タ ル 導電膜 1 a と 絶縁膜 3 と の密着性が不十分な場合 に、 こ れ ら の 間 に密着層膜 4 と し て、 第 3 図 と 同様に例えば、 T a 2 0 5 を挟んで形成 し た導電膜回路構造 と し 、 さ ら に密着層 4 、 絶緣膜 3 を順次形成 し た後、 パ ラ ジ ウ ム な どの貴金属 2 を被覆 し た 回路パ タ ー ン の 中央部分の絶緣 膜 3 お よ び密着層膜 4 をエ ッ チ ン グ し て除去 し 、 そ の上 に タ ン タ ル電極 5 a を形成 し た も のであ る 。 こ の場合 も リ フ ト オ フ 法を利用 し てパ タ ー ン形成がで き る 。
本発明で は こ の よ う に導電膜 と し て タ ン タ ル薄膜 1 a を用 い、 さ ら に こ の薄膜パ タ ー ン の上にノヽ。 ラ ジ ウ ム な ど の貴金属 2 を被覆す る の で、 従来技術を示す第 1 0図で使 用す る ア ル ミ ニ ウ ム 、 銅、 ニ ッ ケ ノレ、 ク ロ ム な ど の金属 か ら な る 導電膜 l b と 異な り 耐食性に極めて優れ、 第 1 0 図 に あ る よ う な ガラ ス 、 セ ラ ミ ッ ク ス 、 プラ ス チ ッ ク ス な どの腐食防止用保護膜 7 は必要 と し な い も のであ る 。
従 っ て、 本発明 は、 従来技術の よ う に被覆膜形成後の 透水性や ピ ン ホ ー ルな どの 問題が全 く な く な り 、 ま た金 属薄膜回路表面の酸化が原因 と な っ て表面抵抗が高 く な り 、 外部回路 と の接铳抵抗が高 く な る と い う 問題が生 じ な い の で、 従来技術 に比べて極め て信頼性が向上す る 。
ま た、 本発明 の他の態様 と し て は、 パ ラ ジ ウ ム な どの 貴金属を導電膜 と し て用 い る こ と も で き る 。
すな わ ち 、 第 5 図 に示 さ れ る よ う に絶縁体基板 ま た は 半導体基板上に酸化 タ ン タ ルな どの密着層 4 、 そ の上に タ ン タ ルの薄膜層を形成 し た後、 該 タ ン タ ル薄膜層の上 に ノ、。ラ ジ ウ ム 、 金、 白金、 ロ ジ ウ ム 力、 ら 選ばれ る いずれ か 1 種の金属 ま た は こ れ ら の合金で導電膜回路 2 を形成 し 、 層間絶縁膜 3 、 さ ら にパ ラ ジ ウ ム 、 金、 白金、 ロ ジ ゥ ム か ら 選ばれ る いずれ力、 1 種の金属 ま た は こ れ ら の合 金で導電回路 5 b を順次形成 し た導電膜回路で あ る 。 こ - -
の場合 に、 層間絶緣膜 3 の前後に密着層 4 を設けて剥離 強度を さ ら に 向上 させ る こ と も で き る 。
こ の よ う に、 密着層を設け、 該密着層上にパラ ジ ウ ム な どの貴金属を導電膜 と し て用 い る こ と に よ り 、 耐酸化 性、 低抵抗化、 剥離強度の 向上が さ ら に図 ら れ る 。
次に、 本発明の タ ン タ ル薄膜回路の好ま し い製造方法 につ い て説明する 。
すな わ ち 、 本発明の タ ン タ ル薄膜回路の製造方法は、 タ ン タ ル薄膜回路をエ ッ チ ン グに よ り 形成す る に 際 し 、 エ ッ チ ン グ用 マ ス ク 材 と し てパラ ジ ウ ム 、 金、 白金、 口 ジ ゥ ム か ら選ばれ る いずれか 1 種の金属 ま た は こ れ ら の 合金薄膜を用 い、 エ ッ チ ン グ後に該タ ン タ ル薄膜回路表 面の一部 ま た は全部に該パラ ジ ウ ム、 金、 白金、 ロ ジ ゥ ム か ら 選ばれ る いずれ力、 1 種の金属 ま た は こ れ ら の合金 薄膜を残存さ せ、 被覆す る こ と を特徵 と す る も のであ る 。
絶縁体ま たは半導体な どの基板の上に形成 さ れた 夕 ン 夕 ル薄膜をエ ッ チ ン グ液に よ り 食刻す る 場合、 マ ス ク 材 と し て ク ロ ム薄膜が用 い ら れる 場合が一般的であ る が、 ク ロ ム薄膜の代わ り にパラ ジ ウ ム薄膜を用 い る も のであ る 。 パ ラ ジ ウ ム薄膜をパ タ ーニ ン グ後、 続い てパ タ ー ン 化 さ れたパ ラ ジ ウ ム をマ ス ク と し て タ ン タ ノレ薄膜をエ ツ - チ ン グ し 、 タ ン タ ル薄膜回路パ タ ー ン を形成す る が、 そ の場合、 通常除去す る マ ス ク 材をパ ラ ジ ウ ム薄膜にお い て は必要に応 じ て残す こ と がで き る 。 ク ロ ム薄膜は高温 高湿中で電気腐食を起すの に対 し 、 パ ラ ジ ウ ム 薄膜 は高 温高湿中で耐電気腐食性能を有す る か ら であ る 。 も ち ろ ん残 さ れたパ ラ ジ ゥ ム 薄膜 は表面抵抗を下げ る 方に働 き 、 外部回路 と の 直接接続を可能にす る と 共にバ イ ァ ホ ー ル の接触抵抗を下げ る こ と がで き る 。
ま た、 タ ン タ ノレエ ッ チ ン グ用 マ ス ク であ る ク ロ ム 薄膜 の代わ り に本発明 のパ ラ ジ ウ ム 薄膜の ほか、 金、 白金、 ロ ジ ウ ム な どか ら な る 薄膜の い ずれかを選択 し て 夕 ン タ ルエ ッ チ ン グ用 マ ス ク と す る こ と がで き る と と も に、 ノ、' - ラ ジ ウ ム と 同様そ の ま ま 残 し て表面抵抗を下げた 回路 と す る こ と も で き る 。
例え ば、 本発明 の タ ン タ ル薄膜回路の製造方法を第 8 図 に示 さ れ る 図面に基づい て説明す る と 、 絶縁体ま た は 半導体な どの基板 6 の上に タ ン タ ルで所定の厚 さ の薄膜 l a を形成 し 、 さ ら に所定の厚 さ のパ ラ ジ ウ ム 薄膜 2 を 形成 さ せ た後、 レ ジ ス ト 樹脂 8 を被覆 し て レ ジ ス ト ノ、。 夕 — ン を形成 さ せ る ( a ) 。 つ ぎに 、 パ ラ ジ ウ ム をエ ッ チ ン グ除去 し 、 続い てパラ ジ ウ ム膜を マ ス ク と し て タ ン タ ル膜を エ ッ チ ン グす る と 共に レ ジ ス ト 8 を除去 し 、 パ ラ ジ ゥ ム 膜 2 を被覆 し た タ ン タ ル薄膜回路が形成 さ れ る ( b ) o
つ ぎに、 こ の よ う に形成 さ れた タ ン タ ル薄膜回路上 に さ ら に レ ジ ス ト 膜 8 を形成 し た後、 密着層 4 を形成す る ( c ) 。 さ ら に層間絶縁膜 3 を形成 し ( d ) 、 タ ン タ ノレ 回路上に形成 し た レ ジ ス ト 膜 8 、 密着層 4 お よ び絶緣膜 3 と 共に リ フ ト オ フ法に よ り 除去 し てバイ ァ ホ ー ルを形 成す る ( e ) 。 さ ら に導電膜回路を形成 し て多層 タ ン タ ル薄膜回路が形成 さ れ る ( f ) 。
他の製造方法 と し て は、 タ ン タ ル薄膜回路を形成後、 パラ ジ ウ ム 、 金、 白金な どを必要な箇所に コ ー ト す る こ と も で き 、 そ の 際、 コ ー ト 前に ソ フ ト エ ッ チ ン グを行な つ て 夕 ン タ ルの表面の抵抗を下げる 必要があ る が、 そ の 方法 と し て湿式エ ッ チ ン グを用 いて も よ い し 、 スパ ッ タ エ ッ チ ン グな どの乾式法を用 い て も よ い。
こ の よ う な本発明 の製造方法を用 いて製造 さ れ る 導電 膜回路の一例を第 9 図 に示 し た。
[実施例.およ び比較例 ]
以下、 実施例お よ び比較例に基づ き 、 本発明 を さ ら に 具体的 に説明する 。
実施例 1
青扳ガラ ス基板 (1QQ X 100 X 1.5顧) 上に、 第 3 図 に 示 さ れ る 構造に従い、 スパ ッ タ リ ン グに よ り 酸ィヒ タ ン タ ル絶緣膜を 2Q0A 、 さ ら にそ の上に タ ン タ ル膜を 2Q00A さ ら に金膜を 50 Q A 形成 し 、 そ の上に レ ジ ス ト 樹脂のパ タ ー ン を作 り 、 ま ず金膜をエ ッ チ ン グ液に よ り 食刻 し 、 そ の金パ タ ー ン をマ ス ク と して 夕 ン タ ル膜お よ び酸化 夕 ン タ ル絶縁膜の エ ッ チ ン グを行な っ た。 - そ の後、 金膜を必要箇所に残 し 、 薄膜回路パ タ ー ン と し た。 な お、 金を ス パ ッ タ リ ン グす る 前に 、 タ ン タ ノレ膜 表面の スパ ッ タ エ ッ チ ン グを行な っ て界面抵抗を下げ る よ う に し た。
実施例 2
青板ガラ ス基板 (100 X 100 1.5廳 ) 上 に 、 第 4 図に 示 さ れ る 構造 に従い 、 ス パ ッ タ リ ン グに よ り 酸化 タ ン タ ル絶縁膜を 200A 、 さ ら に そ の上に タ ン タ ノレ膜を 3000A さ ら に ラ ジ ウ ム膜を 1000 A堆積 さ せ、 レ ジ ス ト ダー ン に よ り パ ラ ジ ウ ム膜を、 続い てパ ラ ジ ウ ム膜をマ ス ク と し て タ ン タ ル膜お よ び酸化 タ ン タ ノレ膜の エ ッ チ ン グを 行な っ た。
次に、 リ フ ト オ フ 法 に よ り バイ ァ ホ ー ノレを有す る 層間 絶縁膜を形成 し た。 そ の と き S i 0 2 膜形成の前に密着 層 と し て 200 Aの酸化 タ ン タ ル膜を形成 し た。 さ ら に層 間絶縁膜の上 に タ ン タ ル薄膜パ タ ー ン を形成 し 多層薄膜 回路 と し た。 - 実施例 3 ―
第 4 図 に示 さ れ る よ う な層間絶縁膜 と し て ポ リ イ ミ ド {I n ) を用 い た ほか は実施例 2 と 同 じ 多層薄膜回路を構 成 し た。
こ の よ う にパ タ ー ン形成 し た実施例 1 3 の タ ン ル薄 膜回路を、 5 (TC 、 相対湿度 9 Q % の環境中で短絡 し て い な い配線間 に 2.5 V の電位差を生ず る よ う な試験を行 っ た - -
が、 1000時間の試験で導電体膜お よ び密着層膜の腐食は 観察 さ れず、 表面を被覆す る こ と な く 正常に動作 し た。
ま た、 一 50で と 120で の温度でそれぞれ 30分間保持 し 加熱、 冷却を 30サ イ ク ル繰 り 返 して も剥離す る こ と がな く 、 タ ン タ ルはガラ ス基板に.対 し ての密着性に優れてい ま た、 タ ン タ ル膜の表面に貴金属な どを コ ー ト し な い で タ ン タ ル表面そ の ま ま の状態の 1臓幅の端子に フ レ キ シ プル配線基板を コ ネ ク タ 一 に て接続 し た と こ ろ 、 接銃 抵抗が 1 k Ω 以上あ っ たの に対 し 、 端子部 タ ン タ ル表面 に金ま た はパラ ジ ウ ム を コ ー ト し た も の に フ レキ シ ブル 配線基板を同 じ コ ネ ク タ 一 に て接続 し た と こ ろ 、 接続抵 抗は無視で き る 範囲の も のであ つ た。
さ ら に、 バイ ァ ホ ー ル の接続抵抗に対 し て もバイ ァ ホ ー ル 100ミ ク 口 ン 角 の 大 き さ に て コ ー ト 無 し の も の は 100 Ω 以上、 パ ラ ジ ウ ム コ ー ト の も の は接触抵抗は零に 近い も のであ っ た。
実施例 4
青板ガラ ス基板 (100 X 100 1.5顧 ) 上に、 第 5 図 に 示 さ れ る 構造に従い、 ス ノ ッ タ リ ン グに よ り 酸化タ ン タ ル密着層を 200A 、 さ ら にそ の上に タ ン タ ル膜を 200A 続い て導電'膜 と し てパ ラ ジ ウ ム膜を 2000 A堆積 さ せ、 レ ジ ス ト パタ ー ン に よ り ノ、。 ラ ジ ウ ム膜の エ ッ チ ン グを行な つ てパラ ジ ゥ ム膜のパ タ ーニ ン グを行 っ た。 続い てノ、。 タ ー ン化 さ れたノ、。ラ ジ ウ ム をマ ス ク と し て、 ' 酸化 タ ン タ ルお よ び タ ン タ ル薄膜をエ ッ チ ン グ し 、 次に、 リ フ ト オ フ 法に よ り バイ ァ ホ ー ルを有す る 層間絶縁膜を 形成 し た。 そ の と き S i 0 2 膜形成の前後 に密着層 と し て 2 0 0 A の酸化 タ ン タ ル膜を形成 し た。 さ ら にパ ラ ジ ゥ ムで導体パ タ ー ン を形成 し 多層薄膜回路 と し た。
こ の よ う にパ タ ー ン形成 し た導電膜回路を、 5 (TC 、 相 対湿度 9 0 % の環境中で短絡 し て い な い配線間 に 2 . 5 V の 電位差を生ず る よ う な試験を行 つ たが、 1 0 Q Q時間の試験 で導電体膜お よ び密着層膜の腐食は観察 さ れず、 表面を 被覆す る こ と な く 正常に動作 し た。
ま た 、 一 5 0 °C と 1 2 0 °C の温度でそれぞれ 3 0分間保持 し 、 加熱、 冷却を 3 0サ イ ク ル線 り 返 し て も 剥離す る こ と がな く 、 密着層 はガ ラ ス基板やパ ラ ジ ウ ム膜お よ び層間絶縁 膜に対 し て密着性に優れて い た。
比較例 1 お よ び実施例 5 〜 6 ― —―
第 6 図 ( a ) 〜 ( c ) に示 さ れ る よ う に青板ガ ラ ス 基 板上に、 スパ ッ タ リ ン グに よ り パ ラ ジ ウ ム膜厚が 2 0 0 0 A 、 酸化 タ ン タ ルお よ び タ ン タ ル膜厚がそ れぞれ 2 0 0 A と な る よ う に堆積 さ せて剥離強度試験試料を作製 し た。
こ の よ う に形成 さ れたパ ラ ジ ゥ ム膜の剥離強度試験を '行 っ た。 そ の結果を第 1 表 に示 し た。 - -
Figure imgf000016_0001
以上の剥離強度試験の結果か ら 明 ら かな よ う に、 ガラ ス基板 とノ、'ラ ジ ウ ム膜 と の間に 夕 ン 夕 ノレあ る い は 夕 ン タ ル /酸化 タ ン タ ルの密着層を設け る こ と に よ り 、 剥離強 度が大 き く 向上 し てい る こ と がわ 力、 る 。
比較例 2 お よ び実施例 7
第 7 図 ( a ) 、 ( b ) に示 さ れ る よ う に青板ガ ラ ス基 扳上に タ ン タ ル薄膜を形成後、 その上にパラ ジ ウ ム膜を 2000 A 形成 し た後、 ( a ) は ス パ ッ タ リ ン グ に よ り 酸化 ゲ イ 素膜厚が 2000 A 、 ( b ) は酸化タ ン タ ルの密着層が 200A 、 化ゲ イ 素膜厚が 2000A と な る よ う に堆積 さ せ て、 剥離強度試験試料を作製 し た。
こ の よ う に形成 さ れた酸化ゲ イ 素膜の剥離強度試験を 行 っ た。 そ の結果を第 2表に示 し た。 第 2 表
剥離強度 Z an ' 備 考
比較例 2 450未満 第 7 図 ( a ) 実施例 7 700以上 第 7 図 ( b ) 以上の剥離強度試験の結果か ら 明 ら か な よ う に、 パラ ジ ゥ ム膜 と 酸化ゲ イ 素膜 (絶縁膜) と の 間 に酸化 タ ン タ ル の密着層を設け る こ と に よ り 、 剥離強度が大 き く 向上 し てい る こ と がわ力、 る 。
以上説明 し た よ う に、 本発明 の タ ン タ ル薄膜回路 は以 下の よ う な効果を有す る 。
①タ ン タ ノレを用 い た効果に加え、 ノ、。 ラ ジ ウ ム な どの貴 金属を被覆 し てい る ので回路動作中 に電極の異な る 電位 部分が水で短絡 し て も 、 高電位部分が溶解す る こ と は な い 0
②本発明 に よ り 得 ら れた電極を — 5 0 °C 〜 1 2 0で と い う 広い温度範囲での加熱、 冷却を繰 り 返 し て も 、 膜が剥離 す る と い う こ と 力《な い。
③基板 と 導電膜 と の 間や絶縁膜 と 電極の 間 に密着層を 設け る こ と に よ り 、 導電膜や電極の剥離強度が向上す-る
④端子部やス ル ー ホ ー ル部の抵抗を小 さ く で き る 。
⑤ さ ら に本発明 の製造方法に よ り 、 タ ン タ ル薄膜の ェ ツ チ ン グ用 マ ス ク と し て使用 し たパ ラ ジ ウ ム な どの賁金 属 ま た は こ れ ら の合金薄膜を有効利用 し て工程の短縮—化 がはかれ る 。
[産業上の利用可能性 ] .
以上の よ う に 、 本発明 に よ り 得 ら れた タ ン タ ル薄膜回 路 は、 回路表面を被覆す る こ と な く 、 半永久的 に正常 に - -
動作する極めて信頼性の高い回路を提供する こ とができ

Claims

請 求 の 範 囲
1 . 絶縁体基板ま た は半導体基板上 に密着層を介 し て タ ン タ ル薄膜回路を形成 し 、 該 タ ン タ ル薄膜回路表面の 一部 ま た は全部をパラ ジ ウ ム 、 金、 白金、 ロ ジ ウ ム 力、 ら 選ばれ る いずれか 1 種の金属 ま た は こ れ ら の合金で被覆 し た こ と を特徵 と す る 、 タ ン タ ル薄膜回路。 — : ― : .
2 . 前記密着層が酸化タ ン タ ル薄膜であ る 、 特許請求 の範囲第 1 項に記載の導電膜回路。
3 . 絶縁.体基板ま た は半導体基板上に密着層を介 し て タ ン タ ル薄膜回路を形成 し た後、 該薄膜回路表面の一部 ま た は全部 にパラ ジ ウ ム 、 金、 白金、 ロ ジ ウ ム 力、 ら 選ば れ る いずれか 1 種の金属 ま た は こ れ ら の合金を被覆 し た 後、 前後 に密着層を有す る 層間絶縁膜を形成 し 、 さ ら に タ ン タ ノレ、 パラ ジ ウ ム 、 金、 白金、 ロ ジ ウ ム 力、 ら 選ばれ る いずれか 1 種の金属 ま た は こ れ ら の合金で回路を形成 し た こ と を特徵 と す る 、 導電膜回路。 : - -
4 . 前記層間絶縁膜の前後の密着層が酸化 タ ン タ ル-薄 膜で あ る 、 特許請求の範囲第 3 項に記載の導電膜回路。
5 . タ ン タ ル薄膜回路を エ ッ チ ン グ に よ り 形成す る に 際 し 、 エ ッ チ ン グ用 マ ス ク 材 と し てノ、。 ラ ジ ウ ム 、 金、 白 金、 ロ ジ ウ ム 力、 ら 選ばれ る いずれ力、 1 種の金属 ま た は こ れ ら の合金薄膜を用 い 、 エ ッ チ ン グ後 に該 タ ン タ ル薄膜 回路表面の一部 ま た は全部に該パ ラ ジ ウ ム 、 金、 白金、 ロ ジ ウ ム 力、 ら選ばれ る いずれ力、 1 種の金属 ま た は こ れ ら の合金薄膜を残存さ せ、 被覆す る こ と を特徵と す る 、 夕 ン タ ル薄膜回路の製造方法。
6 . 前記金属 ま た は合金薄膜を リ ー ド接続部、 端子部 ま た はバイ ァ ホ ー ルの コ ン タ ク ト 部の少な く と も いずれ かに残存 させ、 被覆 し た特許請求の範囲第 5 項に記載の 夕 ン タ ル薄膜回路の製造方法。
PCT/JP1988/001275 1987-12-18 1988-12-15 Thin-film conductive circuit and process for its production WO1989006086A1 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP31873687 1987-12-18
JP62/318736 1987-12-18
JP63052595A JPH02324A (ja) 1987-12-18 1988-03-08 導電膜回路およびその製造方法
JP63/52595 1988-03-08

Publications (1)

Publication Number Publication Date
WO1989006086A1 true WO1989006086A1 (en) 1989-06-29

Family

ID=26393218

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1988/001275 WO1989006086A1 (en) 1987-12-18 1988-12-15 Thin-film conductive circuit and process for its production

Country Status (4)

Country Link
US (1) US5032694A (ja)
EP (1) EP0538468A4 (ja)
JP (1) JPH02324A (ja)
WO (1) WO1989006086A1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60185710A (ja) * 1984-03-05 1985-09-21 Kao Corp 弱酸性入浴剤
JPS60215616A (ja) * 1984-04-12 1985-10-29 Kao Corp 弱酸性入浴剤
JP2777747B2 (ja) * 1990-11-26 1998-07-23 東亞合成株式会社 電磁波シールド層を有するプリント抵抗器内蔵多層プリント回路板
US5227588A (en) * 1991-03-25 1993-07-13 Hughes Aircraft Company Interconnection of opposite sides of a circuit board
AT398877B (de) * 1991-10-31 1995-02-27 Philips Nv Zwei- oder mehrlagige leiterplatte, verfahren zum herstellen einer solchen leiterplatte und laminat für die herstellung einer solchen leiterplatte nach einem solchen verfahren
US5331117A (en) * 1992-11-12 1994-07-19 Sgs-Thomson Microelectronics, Inc. Method to improve interlevel dielectric planarization
US6212057B1 (en) * 1998-12-22 2001-04-03 Matsushita Electric Industrial Co., Ltd. Flexible thin film capacitor having an adhesive film
US6706420B1 (en) * 2000-07-06 2004-03-16 Honeywell International Inc. Electroless platinum-rhodium alloy plating
US6787706B2 (en) * 2001-02-21 2004-09-07 Kyocera Corporation Ceramic circuit board
US6586683B2 (en) * 2001-04-27 2003-07-01 International Business Machines Corporation Printed circuit board with mixed metallurgy pads and method of fabrication
JP4490420B2 (ja) 2003-06-30 2010-06-23 パナソニック株式会社 光パケット交換装置
US20070262413A1 (en) * 2006-05-11 2007-11-15 Booth Roger A Jr E-fuse and method for fabricating e-fuses integrating polysilicon resistor masks
JP5154819B2 (ja) * 2007-04-03 2013-02-27 新光電気工業株式会社 基板及びその製造方法
US8636686B2 (en) 2008-04-28 2014-01-28 Ethicon Endo-Surgery, Inc. Surgical access device
KR101067214B1 (ko) * 2010-04-07 2011-09-22 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR20220053310A (ko) * 2020-10-22 2022-04-29 삼성전기주식회사 인쇄회로기판
USD1015793S1 (en) 2021-10-12 2024-02-27 Tenacious Outcomes LLC Plug for a beverage lid

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52131158A (en) * 1976-04-26 1977-11-02 Nippon Electric Co Electronic circuit substrate
JPS55162254A (en) * 1979-06-05 1980-12-17 Nec Corp Composite integrated circuit
JPS55166949A (en) * 1979-06-15 1980-12-26 Fujitsu Ltd Manufacture of thin film hybrid integrated circuit
JPS5735364A (en) * 1980-08-11 1982-02-25 Fujitsu Ltd Thin film hybrid integrated circuit
JPS6148993A (ja) * 1984-08-16 1986-03-10 日本電気株式会社 混成集積回路の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3256588A (en) * 1962-10-23 1966-06-21 Philco Corp Method of fabricating thin film r-c circuits on single substrate
US3489656A (en) * 1964-11-09 1970-01-13 Western Electric Co Method of producing an integrated circuit containing multilayer tantalum compounds
FR1545356A (fr) * 1966-11-28 1968-11-08 Siemens Ag Procédé pour fabriquer des groupes de composants à couches minces pour l'électronique
US3621442A (en) * 1968-11-07 1971-11-16 Allen Bradley Co Terminal connection of electronic devices
JPS5176566A (ja) * 1974-12-27 1976-07-02 Fujitsu Ltd Netsuatsuchakubondeinguhoho
US4019168A (en) * 1975-08-21 1977-04-19 Airco, Inc. Bilayer thin film resistor and method for manufacture
US4226932A (en) * 1979-07-05 1980-10-07 Gte Automatic Electric Laboratories Incorporated Titanium nitride as one layer of a multi-layered coating intended to be etched
US4628149A (en) * 1981-11-30 1986-12-09 Nippon Electric Co., Ltd. Substrate having a pattern of an alloy of gold and a noble and a base metal with the pattern isolated by oxides of the noble and the base metals
JPS59167096A (ja) * 1983-03-11 1984-09-20 日本電気株式会社 回路基板
JPS59204271A (ja) * 1983-05-09 1984-11-19 Toshiba Corp 半導体装置の製造方法
US4539434A (en) * 1983-07-14 1985-09-03 At&T Technologies, Inc. Film-type electrical substrate circuit device and method of forming the device
JPS60105254A (ja) * 1983-11-14 1985-06-10 Oki Electric Ind Co Ltd プレ−ナ−素子形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52131158A (en) * 1976-04-26 1977-11-02 Nippon Electric Co Electronic circuit substrate
JPS55162254A (en) * 1979-06-05 1980-12-17 Nec Corp Composite integrated circuit
JPS55166949A (en) * 1979-06-15 1980-12-26 Fujitsu Ltd Manufacture of thin film hybrid integrated circuit
JPS5735364A (en) * 1980-08-11 1982-02-25 Fujitsu Ltd Thin film hybrid integrated circuit
JPS6148993A (ja) * 1984-08-16 1986-03-10 日本電気株式会社 混成集積回路の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP0538468A4 *

Also Published As

Publication number Publication date
US5032694A (en) 1991-07-16
JPH02324A (ja) 1990-01-05
EP0538468A1 (en) 1993-04-28
EP0538468A4 (en) 1993-06-09

Similar Documents

Publication Publication Date Title
WO1989006086A1 (en) Thin-film conductive circuit and process for its production
US3881884A (en) Method for the formation of corrosion resistant electronic interconnections
US4847445A (en) Zirconium thin-film metal conductor systems
US3801880A (en) Multilayer interconnected structure for semiconductor integrated circuit and process for manufacturing the same
JP3484306B2 (ja) 薄膜コンデンサおよびその製造方法
WO1982003727A1 (en) Method of making a semiconductor device having a projecting,plated electrode
US4988412A (en) Selective electrolytic desposition on conductive and non-conductive substrates
US3386894A (en) Formation of metallic contacts
JP2006501670A (ja) 可撓性基材上に抵抗器を製造する技術
JPH07101730B2 (ja) 薄膜受動回路の製造方法とその方法によって製造される薄膜受動回路
JPH0235475B2 (ja)
JP2688446B2 (ja) 多層配線基板およびその製造方法
JP4546962B2 (ja) 基板上に多機能誘電体層を形成する方法
JP3255112B2 (ja) 抵抗内蔵型の配線基板及びその製造方法
JPH02125447A (ja) 半導体装置およびその製造方法
KR20070095145A (ko) 고온공정에 적합한 절연구조체 및 그 제조방법
JPH07307550A (ja) 電子部品の製造方法
US20060024901A1 (en) Method for fabricating a high-frequency and high-power semiconductor module
JP2825050B2 (ja) 多層配線基板
JPH0360192A (ja) 銅配線セラミック基板および製造方法
JP2937676B2 (ja) 多層回路基板
JP2643004B2 (ja) ハイブリッドic基板
JPH0621651A (ja) 多層配線回路板及びその製造方法
JPH09270329A (ja) 電子部品及びその製造方法
JPH05347212A (ja) 薄膜電子部品及びその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH DE FR GB IT LU NL SE

WWE Wipo information: entry into national phase

Ref document number: 1989900647

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1989900647

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 1989900647

Country of ref document: EP