JPS59204271A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置の製造方法に係り、特にプレーナ型
ショットキ接合電極を具備するＧａＡｓ基体からなる半
導体装置の製造方法に関するものである。

〔発明の技術的背景とその問題点〕

一般にショットキ接合ダイオードは、電気伝導が多数キ
ャリアによるため、少数キャリアの蓄積がなくスイッチ
ング時間が短いこと、ｐｎ接合ダイオードに比較して立
上がり電圧が低く、直列抵抗も低いこと、更に製造工程
が簡単である、などの利点を有するため、バラクタ・ダ
イオード、ミキサ・ダイオード、インバット・ダイオー
ドその他に盛んに使用されている。

しかしながら、ショットキ接合はｐｎｒ合に比較して一
般に機械的、熱的に弱く、信頼性が劣るという問題点が
ある。

例えば機械的に弱い点はショットキ接合電極へのリード
線のボンデングに際して特性劣化を訪発し、その結果、
歩留シの低下、或いは信頼性の低下につながることを意
味している。

次に従来のＧａＡｓ基体を用いたブレーナ型ショットキ
・バラクタ・ダイオードの製造方法を第１図によシ説明
する。

先ず第１図（ａ）に示すようにＧａＡｓ基体（１）の表
面にＣＶＤによるＳ　ｉ　ｏ２１１６”−（２１を堆積
する９次に第１図（ｂ）に示すように、例えば通常の写
真蝕刻法を使用して８ｉ０□膜（２）に孔部（３）を穿
設し、ＧａＡｓ基体（１）の表面を露出すると共にｆａ
ｌｌえば０．１〜０．２μｍ８度蝕刻し凹部（３１）を
形成する。

このＧａ　Ａ　ｓ基体（１）の表面の蝕刻は、ＧａＡｓ
基体（１）へのＳｉｎ、　１ｆａ（２］の堆積の際に形
成される一般に変成層と呼ばれる高抵抗層を除去するた
めである。

次に、第１図（Ｃ）に示すようにＧａＡｒ、基体（１）
の露出面と、５ｉ０２膜（２）上にショットキ接合形成
用の金属層（４）ｋ被着する。

次に第１図（ｄｔに示すように孔部（３，）を含む電極
部（６）を残して金属層（４）を蝕刻除去したのち、Ｇ
ａＡ　ｓ基体（ｌｉの裏面にオーム性コンタクト形成金
属膜（力を被着する。

最後に適当な熱処理工程を経てオーム性コンタクトを形
成してショットキ接合を具備する半導体装置が完成する
。、 しかるに、この製造方法によれば第１図（ｂ）乃至第１
図（ｄ）を見ても明らかなようにショットキ接合形成用
の孔部（３）の周辺部のＧａＡｓ基ｆ＊（１１の表面近
傍は蝕刻によ６ｓｔＱ、膜（２）の下に食込み（３２）
ができ、金＄１鱒（４）を被着したのちは空隙（３，）
となって残ることになる。

この空隙（３３）の断面形状はＧａＡｓ基ｆ＊（１）の
静刻が等方的に行われ、金属層（４）の被着に際し、金
属粒子がＧａＡｓ基体（１）面に垂直に飛来すると仮定
すれば孔部（３）のエッチ（３４）を中心にした扇形状
になっている筈であるが、しかし、実際にはＳｉｎ、膜
（２）に写真蝕刻法で孔部（３）を穿設したのち、Ｇａ
Ａｓ基体（１）表面の蝕刻、特に孔部（３）の周辺部（
３５）の蝕刻は５ｉｎ２膜（２）の堆積過程でＧａＡｓ
基体（１）秩面近傍に発生する欠陥や歪、その他の影響
で等方的には行われず、複雑な形状になっていると推定
される。

周知のように一般にプレーナ型のショットキ接合の逆方
向降伏電圧は孔部（３）のへシ即ち凹部（３１）の部分
の形状、物理的にはその部分の曲率半径によって支配さ
れるため、素子のばらつきを太きくし、降伏電圧の歩留
シ低下の主な原因にガっている。また空隙（３３）の存
在は当然のことながら特性の不安定、特に熱的な不安定
の原因にもなυ、電極（６）へのリード線のボンデング
に際して特性の劣化を誘起し、歩留り低下へとつながり
、品位の良好な素子を歩留りよく製造することが困難で
あると云う問題点があった。

〔発明の目的］ 本発明は前述した従来の製造方法の諸問題点に鑑みなさ
れたもので〆、特性が安定し、歩留りの良好なブレーナ
型ショットキ接合電極を具備するＧａＡ　ｓ恭体からな
る半導体装置の製造方法を提供することを目的としてい
る。

〔発明の概要〕

ＧａＡｓ基板の表面に堆積されたＳｉＯ，、＋ｌｌに所
定の形状・寸法を有する第１の孔部を穿設し、非出させ
た前記ＧａＡｓ基体の表面近傍の高抵抗層を蝕刻除去す
る四部を形成させる工程と、第１の孔部を同心的に拡大
させて第２の孔部を形成し、凹部を環状に取シ巻くよう
にＧａＡｓ４体の表面を露出させる工程と、第２の孔部
を介して凹部を含むＱａＡ、ｓ基体の表面に高融点遷移
金属を主成分とする金属層からガるショットキ電極部を
形成させる工程と、熱処理によりショットキ接合を安定
化させる工程とを具備することを特徴とする半導体装置
の製造方法である。

〔本発明の実施例〕

次に本発明の半導体装置の製造方法の一実施しリトシて
ｎ形ＧａＡｇエピタキシアル・ウエノ・全便用したプレ
ーナ型Ａｕ／Ｔａ／ＧａＡｓ　Ｆｆｉ造のショットキダ
イオードの製造方法を第２図により説明する。

代ず第２図（ａ＋に示すように第１層（ＩＩＩ）として
、キャリア濃度ｎが約９　Ｘ　１　（１’　（７７１−
’、厚さｔが約２．０μｍのり形エビタキンヤル層、第
２１ｍ　（１１２）として比抵抗ρが約ＩＸＩ（１−”
Ω・傭のエヒリキシャル層からなるＧａＡ　ｓ基体圓を
用意し第１層（１１１）表面にＣＶＤによるρドープの
８ｉ０．　（ＰＳＧ）膜（１２＋を温度〜４５０℃で厚
さ〜７０００Ａ堆積する。

次に第２図（ｂｌに示すように通常の写真蝕刻法を使用
してＳ　ｒ　０２膜ａカに直径６５μｍのショットキ接
合形成用の孔部（１３）を穿設し、ＧａＡｓ基板（１１
）の表面を露出したのち、とのＧａＡｓ基板（１υの露
出面を燐酸、過酸化水素水の混合液を使用して０．１〜
０２μｍ程度蝕刻除去し、凹部（１３＋）を形成する。

次に第２図（ｃｌに示すように再度写真蝕刻法を使用し
て第１の孔部（１３１）を同心的に直径７０μｍまで同
心的に拡大した第２の孔部（２３）を設け、凹部（１３
１）を環状に取り巻くようにＧａＡｓ基体旧）の表面の
ａ）を露出させる。

次に第２図（ｄ）に示すようにショットキ接合を形成さ
せる四部（１：う、）、（）ａＡ　ｓ基体の表面（１］
、ａ）及び周辺の８　ｉ　０２　膜ｆ１２１上Ｋ　Ｔａ
）ｆｊｉ　（ＩＪを約２５００λ、続いてＡｌｌ　１１
６（１５）を約８０００公電子ビーム蒸着法を使用して
被着形成させる。

次に写真蝕刻法を使用し２てＡｕ層吠を例えばオーロス
トリップ液で電極部４１６）を残して蝕刻除去し、続い
て電極Ｎｉ３　ｔｌｆｉｌのＡｕ層をマスクにして電極
部（１６）以外のＴａｌ脅Ｑ１をプラズマエツチング法
で除去するっこのようにして得られたショットキ電極部
（６）を有するＧａ　Ａ　ｓ基体を例えばＡｒガス流中
で５００’０．１５分間熱処理して第２図（ｒ）に示す
ように界面のＧａＡｓ面に薄い金属間化合物層からなる
反応層０８）を形成すると共にＧａ　Ａｓ基体ｆｉｌの
下地層（１１２）をｊ！ｊさ約１３０μ７１Ｌに研摩、
蝕刻し、例えば、僧】・（、ｊ　ｅ合金喚を被着し、約
４００°Ｃでの熱処理によシオーム性コンタクト形成金
属膜ａ′０を形成し半導体装＃が完成する。

上述の説明から判るように本発明の半導体装置の製造方
法によれば、ショットキ接合形成用の第１の孔部時のＧ
ａＡｓ基体（ＩＩ）の表面近傍の周は部はＴａ層の被着
に先だって第２の孔部（２３）に拡大きれているので従
来の空隙Ｃ＋、）が形成されることがなく、降伏電圧の
ばらつき、リード線のボンデング時の特性劣化、その他
の問題点を克服し、降伏市１圧のばらつきやボンデング
時の特性劣化のない半導体装置が得られる。

壕だ５ｉ０２膜（１２１の堆積時に形成されるＱａＡｓ
基体０υの表面の変成１＠（高抵抗層）の直列抵抗、そ
の他におよばす慾影砦についても接合形成面積の大部分
（本実力ｍ例では約８６％）の（ＪａＡｓ面を蝕刻除去
することによシ、その影も−を最小限におさえることが
できる。

更に高温での熱処理によってＴａ層をＧａＡｓ界面に熱
的に安定なＴａ　−Ｇａ　、’ｆ’ａ−Ａｓまたはそれ
らの固溶体の金属間１８合物からなる、おそらく０，１
μｍ程度の反応層ａ＆を形成し、ショットキ接合を安定
化すると同時に降伏電圧を高め、かつ品位の均一化が得
られる。

このようにして得られた素子は例えばセラミックス・パ
ッケージに収納され、マウント、ボンデング工程を経て
ショットキ接合バラクタダイオードとして完成される。

次に本発明と従来の製造方法により得らｒｔだショット
キ接合バラクタ・ダイオードの各特性を第３図乃至第５
図に対比して〆示す。

即ち、外観選別後ランダムに各５０個の素子を選び同一
のマウント、ボンデング工程を経て製作されたダイオー
ドの降伏電圧と（Ｋ数の関係を第３図に示す。図中（３
１）は本発明、（３２）は従来の製造方法によるもので
あり、降伏電圧はダイオードの逆方向・電流１０μＡに
おける値を示した。との図かられかるように本発明のも
のは従来のものに比較し、ばらつきが少なく、仮に良品
を降伏電圧２５〜２７Ｖと限定すると、本発明のものは
８４％が良品であるのに対し、従来のものは４６チしか
良品とはなら々い。これは本発明のものが特性に安定性
のあることを示している。

第４図は第３図のダイオードの券バイアスでの直列抵抗
と個数との関係を示す図であり、（３３）は本発明、（
３４）は従来の製造方法によるものであるが、（３３）
　（３４）間での個数分布の有意差は認められ彦い。即
ち本発明の製造方法でも直列抵抗については従来の製造
方法となんら劣ることがないダイオードを得ることがで
きることを示している。

次に第５図は本発明及び従来の製造方法により製作され
たダイオード各１０ケのＢＴ試験の試験経過時間と生き
族９１同数の関係を示すものであシ、試験条件は、温度
］５０°Ｑ逆方向印加電圧１５Ｖで初期降伏電圧の１０
％変動を劣化とした。その結果は本発明の製造方法によ
るものがグラフ（３５）であるのに対し、従来の製造方
法によるものがグラフ（３６）となシ本発明の製造方法
によるダイオードが熱的安定性が良好なことを示してい
る。

前述した実施例においては、ショットキ接合形成金属と
してＴａを列に説明したが、これはＷ　、　Ｎｂその他
の高融点遷移金属を使用しても同様の効果が期待できる
ことは勿論である。

〔発明の効果〕

上述のように本発明の半４本装置の製造方法によれば、
降伏電圧のばらつき、ボンデング時の特性劣ｆヒが極め
て少く、且つ熱的に特性の安定なプレーナ型ショットキ
接合電極を具備する半導体装置を得ることがｏｒ能であ
り、その工業的価値は極めて大である、

【図面の簡単な説明】

第１図は従来の半導体装置の製造方法を工程順に示す図
であり、第１図（ａ）はＧａＡ　ｓ基体の表面にＳｉＯ
２膜を堆積した状態を示す断面図、第１図（ｂ）は５ｉ
０２膜に孔部を穿設すると共にＧａＡｓ基体に凹部を形
成した状態を示す断面図、第１図（ｃ）は孔部を介して
ショットキ接合形収用の金属層を被着した状態を示す断
面図、第１図（ｄ）は金属層を電極部を残して蝕刻除去
すると共にＧａＡｓ基本の裏面にオーム性コンタクト形
成金属膜を被着した状態を示す断面図、第２図は本発明
の半導体装置の製造方法の一実施例を示す図であり、第
２図（ａ）はＧａＡｓ５体の表面にＳｉＯ，Ｉ［を堆積
した状態を示す断面図、第２図（ｂ）はＳｉｎ、膜に第
１の孔部を穿設すると共にＧａＡ　ｓ＆体に四部を形成
した状態を示す断面図、第２図（ｃ）は第１の孔部を同
心的に拡大させて第２の孔部を形成した状態を示す断面
図、第２図（ｄ）は第２の孔部を介してショットキ接合
形成用の金属層とＡｕ層を設けた状態を示す断面図、第
２図（ｅ）に金ＰＡ層とＡｕＩ＠を電極部を残して蝕刻
除去した状態を示す断面図、第２図（ｒ）はＧａＡｓ基
体と金属ｊ煙量に金属間化合物層を形成すると共に０ａ
ｋｓ基本の裏面にオーム性コンタクト形成金属膜を被着
した状態を示す断面図、第３図乃至第５図は本発明と従
来の半導体装置の製造方法によるダイオードの特性を対
比して示す図であり、第３図は降伏電圧の分布を示すグ
ラフ、第４図は直列抵抗の分布を示すグラフ、第５図は
ＢＴ試験の試験経過時間に対する生き残り個数を示すグ
ラフである。 １　、１１・＝　ＧａＡｓ基体　　　２　、１２−　Ｓ
　ｉｏ、膜３．１３．２３・・・孔部　　　　４．１４
．１５・・・金繞ｊ醤６．１６・・・電極部７　、１７
・・−オーム性コンタクト形成金ＩｆＪＪ漢Ｊ８・・・
反応層 代理人　弁理士　　井　上　−男 ＠　　１　　図　　　　　　　　第　　２　　図ｔｚ　
　　１７ 第　　３　　図 Ｍ　　イ丈゛　乙４〆　ノ’ｔ、（Ｖ）　　　　　−第
　　４　　図 １７．２５１．０１．１　　θδ／、ｒ）　１．ｔ：１
列抵抗（Ω）−

Claims (1)

【特許請求の範囲】
1. ＧａＡ　ｓ基板の表面に堆積したＳｉＯ！膜に所定の形
   状・寸法を有する第１の孔部を穿設し、露出させた前記
   ＧａＡ　ｓ基本の表面近傍の高抵抗層を蝕刻除去する凹
   部を形成させる工程と、前記第１の孔部を同心的に拡大
   させて第２の孔部を形成し、前記凹部を環状に取り巻く
   ように前記ＧａＡｓ基板の表面を露出させる工程と、前
   記第２の孔部を介して前記凹部を含む前記ＧａＡｓ基体
   の表面に高融点遷移金属を主成分とする金属層からなる
   ショットキ電極部を形成させる工程と、熱処理によりシ
   ョットキ接合を安定化させる工程とを具備す′ることを
   特徴とする半導体装置の製造方法。