JPS63128768A - 半導体装置の保護ダイオ−ド - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、半導体装置の耐サージを高めるために、半導
体装置と一緒に形成する保護ダイオードに関する。

（ロ）従来の技術 例えば化合物半導体装置に於いて、ガリウムーヒ素電界
効果トランジスタ（以下Ｇ　ａ　Ａ　ｓ　Ｍ　Ｅ　５Ｆ
ＥＴという、）は、低雑音、高利得など優れた特性をも
つマイクロ波帯増幅素子として実用化が盛んにすすめら
れている。

しかしながらＧ　ａ　Ａ　ｓ　Ｍ　Ｅ　Ｓ　Ｆ　Ｅ　Ｔ
はゲートがショットキ接合のためゲート・ソース間、ゲ
ート・ドレイン間にサージエネルギーが加わった場合に
、ショットキ接合部が破壊されやすい性質を有していた
。

従って最近ではＧａＡｓを用いてＧ　ａ　Ａ　ｓ　Ｍ　
ＥＳＦＥＴと保護ダイオードをモノリシック集積化する
などの対策がなされている（信学技報５ＳＤ８２−１３
２．７５頁乃至７９頁が詳しい、）。

ところで前述した保護ダイオード（３１）としては第３
図に示すものがあり、ＧａＡｓ基板（３２）にイオン注
入等で形成されたＮ型の拡散領域（３３〉と、前記Ｎ型
の拡散領域（３３）の一部と接合するように形成された
Ｐ′″型の拡散領域（３４）とにより構成され、ＧａＡ
ｓＭＥＳＦＥＴのゲート・ソース間に接続された形でモ
ノリシック集積化されていた。

（ハ）発明が解決しようとする問題点 衛士の如き構成の保護ダイオード（３１）に於いて、Ｐ
”Ｎ接合のうちＰ′″の拡散領域（３４）の底面の一部
とＮ型の拡散領域（３３）で形成されている部分の面積
が大きいために寄生容量が増加し雑音指数（ＮＦ）を大
幅に劣化させる原因となっていた。

そのために保護ダイオード（３１）が動作時にピンチオ
フすれば発生する容量は殆どゼロとなる点に着目し、保
護ダイオード（３１）を動作時にピンチオフさせた。

ここで半導体装置の動作時のバイアス電圧でピンチオフ
するためには空乏層の広がる拡散領域の濃度を薄くする
か、拡散の深さを浅くしなければならない。

しかし濃度を薄くすると容量が少なくなってしまうため
、サージ吸収に必要なだけの容量を確保するにはダイオ
ードのパターン面積を大きくする必要があった。また濃
度を薄くしないで拡散深さを浅くした場合、たとえばイ
オン注入した後活性化アニールで拡散領域を形成すると
注入イオンの活性化が非常に困難である。

（ニ）問題点を解決するための手段 本発明は上述した問題点に鑑みてなされ、半導体基板〈
１）に形成きれる半導体装置（６）の保護ダイオード（
７）に於いて、前記半導体基板（１）に形成される蝕刻
部（２）と、該蝕刻部（２）に形成される一導電型の第
１の拡散領域（３）と、該第１の拡散領域（３）上に形
成される第１のショットキ電極（４）とを備え、前記第
１の拡散領域（３）と第１のショットキ電極（４）で形
成されるダイオード（７）は前記半導体装置（６）の動
作時にピンチオフすることで解決するものである。

（ネ）作用 第１の拡散領域（３）の形成工程に於いて、半導体基板
（１）にイオン注入し、活性化アニールをした後に第１
の拡散領域（３）を蝕刻することで蝕刻部（２）を形成
し、最終的に得られる第１の拡散領域（３）を第５図に
示す如く濃度が濃く深さの浅いプロファイルとすること
で、半導体装置（６）が動作している際にピンチオフす
る保護ダイオード（７）は良好にピンチオフし、濃度が
濃いためパターン面積を小さくすることができる。

（へ）実施例 以下本発明の実施例を図面を参照しながら説明し、ここ
では化合物半導体装置を例として説明する。

先ず第１図・第２図に示す如く、前記半導体基板（１）
に形成される蝕刻部（２）と、該蝕刻部（２）（第２図
では一点鎖線で示す。）に形成される一導電型の第１の
拡散領域（３）（第２図では点線で示す。）がある。

ここでは例えばＧａＡｓ基板（１）上にＣＶＤ法等を用
いてシリコン酸化膜を約５０００人の厚さに被覆し、前
記Ｎ型の第１の拡散領域（３）に対応するシリコン酸化
膜を蝕刻して開口し、シリコンイオン（Ｓｉ”）をドー
ズ量５　Ｘ　１０　”ｃｍ−”、加速電圧１００ＫｅＶ
の条件で注入した後、シリコン酸化膜を除去して活性化
アニールをおこなう。従って拡散の深さは約２５００人
となる。その後にフォトリソグラフィー技術によりＮ型
の第１の拡散領域（３）に対応するＧａＡｓ基板（１）
の部分を約１８００人蝕刻することにより、Ｎ型の第１
の拡散領域（３）を形成する。

第１図では第１の拡散領域（３）よりも蝕刻部（２）を
大きく蝕刻しているが、少なくとも空乏層の広がる部分
を蝕刻すれば良い。

次に前記第１の拡散領域（３）上に形成されるショット
キ電極（４）がある。

ここでは前記ＧａＡｓ基板（１）上の前記ショットキ電
極（４）に対応する領域のシリコン酸化膜を除去し、開
口部にチタン、白金、および金等の中の１つまたはその
いくつかを組合せて蒸着しショットキ接合部（４）を形
成する。

最後に前記第１の拡散領域（３〉の周辺部にオーミック
コンタクトする第１の電極（５）がある。

ここでは第４図に示す等価回路図の如く、前記第１の電
極（５）は前記ＧａＡｓＭＥＳＦＥＴ（６）のソース電
極と電気的に接続され、前記ショットキ電極（４）はゲ
ート電極と電気的に接続きれている。

−１半導体装置であるＧ　ａ　Ａ　ｓ　Ｍ　Ｅ　Ｓ　Ｆ
　Ｅ　Ｔ（６）のチャンネルはシリコンイオン（Ｓｉ２
）で３×１０１１０、−１．１５０　ＫｅＶの条件でイ
オン注入きれている。またゲート電極はチャンネル領域
とショットキ接合されソースおよびドレイン電極はチャ
ンネル領域にオーミック接続されている。そしてこの場
合ドレイン電流工。が１０ｍＡの時、ゲート電圧、Ｖ　
ａ　ｓは−１，５Ｖである。

本発明の特徴とするところは前記蝕刻部（２）内に形成
された第１の拡散領域（３）とショットキ電極（４）で
形成されるダイオード（７）にあり、半導体装置（６）
の動作時・にピンチオフすることにある。

つまり半導体装置（６）の動作の際は前記ダイオード（
７）がピンチオフしているためのダイオード（７）の発
生する容量は殆どゼロ（ここでは数＋ｆＦ）となり雑音
指数（ＮＦ）を改善できる。

−１半導体装置（６）が停止している時にサージが入る
と、前記ダイオード（７）に添え持つコンデンサ（ここ
では数ＰＦ）によってサージを吸収することができる。

サージは電圧としては非常に高い値を示すが、パルス幅
が非常に短いためエネルギーとしては非常に少ない。従
って良好にサージを前記コンデンサによって吸収させる
ことができる。

又本発明のダイオード（７）の第１の拡散領域（３）は
、その形成過程においてイオン注入をした後アニールを
おこないそして表面蝕刻の工程を含んでいる。そのため
第１の拡散領域（３）の濃度プロファイルは第５図に示
す如く濃くして浅いものとなっているため、サージ吸収
に必要な容量を確保するためにもそれほど大きなパター
ン面積を必要としない。

（ト）発明の効果 以上の説明からも明らかな如く、半導体装置（６）を保
護するために形成された前記ダイオード（７）を前記半
導体装置（６）の動作時にピンチオフしておく、従って
ダイオード（７）に発生する容量は殆どゼロとなり雑音
指数を低減できる。

一方前記半導体装置（６）が動作してない時のサージに
対してはダイオード（７）に添え持つコンデンサにより
良好にサージを吸収することができる。

又ダイオード（７）の形成過程においてイオン注入をし
た後アニールをおこないそして表面蝕刻を導入したため
濃くて浅い濃度プロファイルが可能となりダイオード（
７）のパターン面積を小さくすることができる。さらに
従来のサージ保護ダイオードに比べＰ′″拡散工程がな
いため工程が一つ短かいものとなっている。

【図面の簡単な説明】

第１図は本発明の実施例であり半導体装置の保護ダイオ
ードの断面図、第２図は第１図の半導体装置の保護ダイ
オードの平面図、第３図は従来の半導体装置の保護ダイ
オードの断面図、第４図は半導体装置と保護ダイオード
が接続された時の等価回路図、第５図は保護ダイオード
の深き方向の理論上のキャリア濃度特性図である。 （１）は半導体基板、　（２）は蝕刻部、　（３）は第
１の拡散領域、　（４）はショットキ電極、　（５）は
第１の電極、　（６）は半導体装置、　〈７）は保護ダ
イオードである。 出願人　三洋電機株式会社外１名 代理人　弁理士　西野卓嗣　外１名 第１図 第２図 ？ 第３図 第４図

Claims (1)

【特許請求の範囲】
1. （１）半導体基板に形成される半導体装置の保護ダイオ
   ードに於いて、前記半導体基板に形成される蝕刻部と、
   該蝕刻部に形成される一導電型の第１の拡散領域と、該
   第１の拡散領域上に形成される第１のショットキ電極と
   を備え、前記第１の拡散領域と第１のショットキ電極で
   形成されるダイオードは前記半導体装置の動作時にピン
   チオフすることを特徴とした半導体装置の保護ダイオー
   ド。