JPS62298185A

JPS62298185A - 半導体装置の保護ダイオ−ド

Info

Publication number: JPS62298185A
Application number: JP14241486A
Authority: JP
Inventors: Tetsuo Asano; 哲郎浅野
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1986-06-17
Filing date: 1986-06-17
Publication date: 1987-12-25

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】３、発明の詳細な説明（イ）産業上の利用分野本発明は、半導体装置の耐サージ性を高めるために、半
導体装置と一緒に形成する保護ダイオードに関するもの
である。

（ロ）従来の技術半導体装置、例えば化合物半導体におけるガリウムーヒ
素電界効果トランジスタ（以下ＧａＡｓＭ　ＥＳＦＥＴ
という。）は、低雑音、高利得など優れた特性をもつマ
イクロ波帯増幅素子として実用化が盛んにすすめられて
いる。しかしながら、ＧａＡｓＭＥＳＦＥＴはゲートが
ショットキ接合のためゲート・ソース間、ゲート・ドレ
イン間にサージエネルギが加わった場合に、ショットキ
接合が破壊されやすい。従って最近ではＧａＡｓを用い
てＧａＡｓＭＥＳＦＥＴと保護ダイオードをモノリシッ
ク集積化するなどの対策がなされている。（例えば信学
技報５ＳＤ８２−１３２．７５頁乃至７９頁が詳しい。

）。

ところで前述した保護ダイオード（３１）としては一般
に第４図に示す如く、ＧａＡｓ基板（３２）にイオン注
入等で形成きれたＮ型の拡散領域（３３）と、前記Ｎ型
の拡散領域（３３）の一部と接合するように形成された
Ｐ＋型の拡散領域（３４）とにより構成され、ＧａＡｓ
Ｍ　Ｅ　Ｓ　Ｆ　Ｅ　Ｔのゲート・ソース間に接続きれ
た形でモノリシック集積化されていた。

（ハ）発明が解決しようとする問題点所出の如き構成の保護ダイオード（３１）に於いて、Ｐ
”Ｎ接合のうちＰ“の拡散領域（３４）の底面の一部と
Ｎ型の拡散領域（３３）で形成きれている部分の面積が
大きいために寄生容量が増加し雑音指数（ＮＦ）を大幅
に劣化きせる原因となっていた。

また所出の如き構成の保護ダイオード（３１）に於いて
、サージを良好に吸収するためには、第３図（イ）・第
３図（ロ）に示す如く、Ｐ″ＮＮ接合く広くとり、ダイ
オードを多数並列に接続する必要が生じる。従って、こ
の保護ダイオード（２１）のチップに占める割合が大き
くなり、チップ面積を増大きせる問題点を有していた。

（二〉問題点を解決するための手段本発明は上述した問題点に鑑みてなきれ、半導体基板（
２）に形成きれる半導体装置の保護ダイオード（１）に
於いて、前記保護ダイオード（１）は前記半導体基板（
２）に形成きれる円状の一導電型の拡散領域（３）と、
該拡散領域（３）の中心部および周辺部に夫々ショット
キ接合する第１の電極（４）および第２の電極（５）と
を具備することで解決するものである。

（＊）作用第１図（イ）に示す如く、前記拡散領域（３）を円状に
形成し、この円状に形成された拡散領域（３）の中心部
および周辺部に夫々ショットキ接合する第１の電極（４
）および第２の電極（５）が形成されであるため、限ら
れた面積で有効にショットキ接合きれた保護ダイオード
（１）を形成できる。

またショットキ接合を形成することで、立上がり電圧や
スイッチング動作等が良好となるためサージを非常に良
く吸収できる。従ってゲート電極（６）のショットキ接
合部の破壊を防止できる。

（へ）実施例以下に本発明の実施例を図面を参照しながら説明する。

ここでは化合物半導体装置を例として説明する。第１図
（イ）・第１図（ロ）は本発明による保護ダイオード（
１）の一実施例であり、第２図は例えばＧａＡｓＭ　Ｅ
　Ｓ　Ｆ　Ｅ　Ｔに前記保護ダイオード（１）を使用し
た時の半導体装置の概略図である。

第１図（イ）・第１図（ロ）に示す如く、少なくとも化
合物半導体基板（２）、例えば半絶縁性のＧａＡｓ基板
（２）に形成きれる円状のＮ型の拡散領域（３）がある
。

ここではＧａＡｓ基板（２）上に例えばＣＶＤ法等を用
いてシリコン酸化膜を約５０００人被覆し、Ｎ型の拡散
領域（３）に対応するシリコン酸化膜を開口し、シリコ
ンイオン（Ｓｉ“）をドーズ量５Ｘ１０”ＣＩｌ＋−”
、加速電圧３６０ＫｅＶの条件で注入し、例えば円状の
Ｎ型の拡散領域（３）を形成する。

次に前記円状のＮ型の拡散領域（３）の中心部および周
辺部に夫々ショットキ接合する第１の電極（４）および
第２の電極（５）とがある。

ここで前記Ｎ型の拡散領域（３）と、このＮ型の拡散領
域（３）の中心部および周辺部に夫々ショットキ接合す
る第１の電極（４〉および第２の電極（５）とによりシ
ョットキ・バリア・ダイオードが形成され、前記ＧａＡ
ｓＭ　Ｅ　Ｓ　Ｆ　Ｅ　Ｔのゲート電極り６）の保護ダ
イオード（１）として構成きれ、前記第１の電極り４）
および第２の電極（５）は、前記ＧａＡｓ基板（２）上
にシリコン酸化膜を被覆し直し、前記ショットキ接合部
に対応する領域のシリコン酸化膜を除去し、開口部にチ
タン、白金および金等の中の一つまたはそのいくつかを
組合せて蒸着しショットキ接合部を形成する。

また第２図に示す如く、前記第１の電極（４）はゲート
（６）に、前記第２の電極（５）はソース（７）に接続
きれている。

本発明の第１の特徴とするところは前記ショットキ・バ
リア・ダイオードを円形にすることにある。つまり第３
図（イ）乃至第３図（ハ）で示されているように、ＦＥ
Ｔのゲート（Ｇ）・ソース（Ｓ）間に形成されるダイオ
ードを並列の如く接続することでサージを良好に吸収で
きるが、第３図（イ）や第３図（ロ）の如き構造ではチ
ップ面積の占める割合が大きくなる。従って第３図（ハ
）に示す概略図でも判るように、円状にダイオード（２
１）を形成することでダイオード（２１）の面積を小き
くすることができる。

更に本発明の第２の特徴とするところは、前記ショット
キ・バリア・ダイオードが保護ダイオードとして使用さ
れることにある。例えば前記ＧａＡｓＭＥ　Ｓ　Ｆ　Ｅ
Ｔのゲート電極り６）と同一材料でショットキ電極を形
成するのが好ましいが（サージエネルギをほぼ半分ずつ
に分担できる　）、前記ゲート電極（６）と保護ダイオ
ード（１）とを夫々ショットキ接合することでゲート電
極（６）に加わるサージエネルギの負担を減少できる。

また拡散領域（３）表面近くの不純物濃度を、例えば逆
導電型のイオン注入で調整することにより下げることで
動作時の空乏層による容量を小さくすることができる。

またイオン注入の加速Ｔ圧を上げることにより不純物濃
度のピーク領域を深くすることで、ダイオード耐圧、サ
ージ耐圧を下げずに動作時の寄生容量を減らしＮＦ特性
を良くすることができる。

（ト）発明の効果本発明は以上の説明からも明らかな如く、円状にダイオ
ード（１）を形成することでダイオードの面積を小さく
することができるため、チップ面積を小悴くすることが
でき、サージの流込み経路を多数形成できるためサージ
吸収のチャンスの多いダイオードを形成できる。

また保護ダイオード（１）をショットキ・バリア・ダイ
オードで形成することでゲート電極（６）に加わるサー
ジエネルギの負担を減少できる。またゲート電極と同一
材料で形成すれば更に効果は上がる。

更には従来の保護ダイオ、−ドにくらべＰ型の拡散工程
が無い分、構造的に簡単で製造工程数も少なくてすむ。

【図面の簡単な説明】

第１図（りは本発明の一実施例であり保護ダイオードの
平面図、第１図（ロ）は第１図（りにおけるｘ−ｘ’線
の断面図、第２図は本発明の一実施例である保護ダイオ
ードをＧａＡｓＭ　Ｅ　Ｓ　Ｆ　Ｅ　Ｔに使用した時の
概略図、第３図（イ）・第３図（ロ）はＧａＡｓ　ＭＥ
ＳＦＥＴに使用した時の従来の保護ダイオードの接続図
、第３図（ハ）は本発明の保護ダイオードを使用した時
の接続図、第４図は従来の保護ダイオードの断面図であ
る。（１）は保護ダイオード、　（２）は半導体基板、（３
）は拡散領域、　（４）は第１の電極、　（５）は第２
の電極、　　（６）はゲート、　　（７）はソースであ
る。出願人　三洋電機株式会社外１名代理人　弁理士　西野卓嗣　外１名筆　１　　図　（イノ第　１　　図　　（Ｏ〕第２図第　３　図　　（イフ第　３　図　（口２第　３　図　（ｌり第４図

Claims

【特許請求の範囲】

（１）半導体基板に形成される半導体装置の保護ダイオ
ードに於いて、前記保護ダイオードは前記半導体基板に
形成される円状の一導電型の拡散領域と、該拡散領域の
中心部および周辺部に夫々ショットキ接合する第１の電
極および第２の電極とを具備することを特徴とする半導
体装置の保護ダイオード。