JPS63155679A

JPS63155679A - 半導体装置の保護ダイオ−ド

Info

Publication number: JPS63155679A
Application number: JP30230786A
Authority: JP
Inventors: Tetsuo Asano; 哲郎浅野
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1986-12-18
Filing date: 1986-12-18
Publication date: 1988-06-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は、半導体装置の耐サージ性を高めるために、半
導体装置と一緒に形成する保護ダイオードに関するもの
である。

（ロ）従来の技術半導体装置、例えば化合物半導体におけるガリウムーヒ
素電界効果トランジスタ（以下ＧａＡｓＭＥＳＦＥＴと
いう。）は、低雑音、高利得など優れた特性をもつマイ
クロ波帯増幅素子として実用化が盛んにすすめられてい
る。しかしながら、ＧａＡｓＭＥ　Ｓ　Ｆ　ＥＴはゲー
トがショットキ接合のためゲート・ソース間、ゲート・
ドレイン間にサージエネルギが加わった場合に、ショッ
トキ接合部が破壊きれやすい。従って最近ではＧａＡｓ
を用いてＧａＡｓＭＥＳＦＥＴと保護ダイオードをモノ
リシック集積化するなどの対策がなされている。（例え
ば信学技報５ＳＤ８２−１３２．７５頁乃至７９頁が詳
しい。）ところで前述した保護ダイオード（３１）としては一般
に第５図に示す如く、ＧａＡｓ基板（３２）にイオン注
入等で形成されたＮ型の拡散領域（３３）と、前記Ｎ型
の拡散領域（３３）の一部と接合するように形成きれた
Ｐ＋型の拡散領域（３４）とにより構成され、ＧａＡｓ
ＭＥＳＦＥＴのゲート・ソース間に接続された形でモノ
リシック集積化されていた。

（ハ）発明が解決しようとする問題点所出の如き構成の保護ダイオード（３１）に於いて、Ｐ
”Ｎ接合のうちＰ＋の拡散領域（３４）の底面の一部と
Ｎ型の拡散領域（３３）で形成きれている部分の面積が
大きいために寄生容量が増加し雑音指数（ＮＦ）を大幅
に劣化きせる原因となっていた。

またサージを良好に吸収するためには、第４図（イ）・
第４図（ロ）に示す如く、Ｐ”Ｎ接合を長く広くとり、
ダイオードを多数並列に接続する必要が生じる。従って
、この保護ダイオード（２１）のチップに占める割合が
大きくなり、チップ面積を増大させる問題点を有してい
た。

（ニ）問題点を解決するための手段本発明は上述した問題点に鑑みてなきれ、半導体基板（
２）の電流通路（９）（８）に挿入される半導体装置の
保護ダイオード（１）に於いて、前記保護ダイオード（
１〉は前記半導体基板（２）に形成される一導電型の第
１の拡散領域（３）と、該第１の拡散領域（３〉を重畳
するように通過し、前記第１の拡散領域（３）より高不
純物濃度に形成される逆導電型の第２の拡散領域（４〉
と、該第２の拡散領域（４）の両側に位置する前記第１
の拡散領域（３〉と夫々オーミンク接合する第１の電極
（５）と、前記第２の拡散領域（４）の両端に形成され
る第２の電極（６）とにより構成され、前記第２の拡散
領域（４）を前記電流通路（９＞（８）に挿入すること
で解決するものである。

（ホ）作用第１図（イ〉に示す如く前記第１の拡散領域（３）の中
央部を横ぎって重畳し直線状に前記第２の拡散領域（４
）を形成し、前記第２の拡散領域（４）の両側に２つの
前記第１電極（５）（５）が形成しであるため、寄生容
量の発生する前記第２の拡散領域（４）の両側でサージ
吸収することができ、サージ吸収能力を約２倍にするこ
とができる。つまり寄生容量を増すことなくサージ吸収
能力を約２倍にできる。更に電流通路（９）（８）間に
保護ダイオードが配置きれているためサージの流込み経
路が多数形成できるためサージ吸収のチャンスが多くで
きる。

（へ）実施例以下に本発明の実施例を図面を参照しながら説明する。

ここでは化合物半導体装置を例として説明する。第１図
（イ）・第１図（ロ）は本発明による保護ダイオード（
１）の一実施例であり、第２図は例えばＧａＡｓＭ　Ｅ
　Ｓ　Ｆ　Ｅ　Ｔに前記保護ダイオード（１）を使用し
た時の半導体装置の概略図である。

第１図（イ）・第１図く口）に示す如く、少なくとも化
合物半導体基板（２）、例えば半絶縁性のＧａＡｓ基板
（２〉に形成きれるＮ型の第１の拡散領域（３）がある
。

ここではＧａＡｓ基板り２）上に例えばＣＶＤ法等を用
いてシリコン酸化膜を約５０００人被覆し、Ｎ型の第１
の拡散領域〈３〉に対応するシリコン酸化膜を開口し、
シリコンイオン（Ｓｉ＋）をドーズ量５Ｘ　Ｉ　Ｑ　１
３ｃｍ−”、加速電圧３６０ＫｅＶの条件で注入し、Ｎ
型の第１の拡散領域（３）を形成する。

次に前記Ｎ型の第１の拡散領域（３）の中央部を横ぎっ
て重畳し、前記第１の拡散領域（３）より浅く濃く形成
きれたＰ＋型の第２の拡散領域（４）とがある。

ここでは前記ＧａＡＳ基板（２）上に前述と同様にシリ
コン酸化膜を被覆し直し、前記Ｐ型の第２の拡散領域、
（４）に対応する領域のシリコン酸化膜を除去し、開口
部に亜鉛イオン（Ｚｎ”）をドーズ量１×１０″ｃＴＴ
ｌ−２、加速電圧１２０ＫｅＶの条件で注入する。

最後に前記第１の拡散領域（３）上で前記第２の拡散領
域（４）の両側にオーミックコンタクトして形成きれる
第１電極（５）と、ここで前記第１電極（５）は２つと
もソース（７）に接続きれている。第２の拡散領域（４
）上の両端にオーミックコンタクトして形成きれる第２
電極（６）とで前記保護ダイオード（１）は構成されて
いる。ここで第２電極（６）はゲート（８）とゲートパ
ッド（９）間に形成されている。本構成は本発明の第１
の特徴とするところであり、前記第２の拡散領域（４）
の両側の第１の拡散領域（３）に２つの第１電極（５）
（５）を形成する点にある。この構成により寄生容量の
発生する第２の拡散領域（４）の面積を増すことなくサ
ージ吸収能力を約２倍にすることができる。

また第２の特徴としては第２図・第３図に示す如く、前
記ダイオード（１）を電流通路間に設けることにある。

第２電極（６）は第２の拡散領域（４）とオーミンクコ
ンタクトしてあり、かつゲート（８）とゲートパッド（
９）間に接続しである。従ってゲートパッド（９）から
サージ電流がゲート（８）に向かって流れてゆく時に第
２電極（６）の一部より前記ダイオード（１〉内に流れ
こみ、第１電極（５）を介してソース（７）に流れる。

また第４図（イ）に於いて、ダイオード（２１）がサー
ジを吸収できない時はゲート電極を破壊してしまうが、
第３図に示す如く、多数のダイオード（２１）・・・（
２１）を並列に接続しであるために前段のダイオード（
２１）がサージを吸収しなくても、次段のダイオード（
２１）がサージを吸収できるように形成しである。従っ
て、ダイオード（２１）へ流れる経路が多くなりサージ
吸収のチャンスが多くある。

（ト）発明の効果木、発明は以上の説明からも明らかな如く、保護ダイオ
ード（１〉において直線状の第２の拡散領域（４）の両
側に２つの第１電極（５）＜５）が形成されているため
寄生容量を増すことなくサージ吸収能力を約２倍にでき
る。更には電流通路（９）（８）間に形成されるためサ
ージの流込み経路が多数形成できるためにサージ吸収の
チャスンが多い保護ダイオードが形成できる。

【図面の簡単な説明】

第１図（イ）は本発明の一実施例で使用する保護ダイオ
ードの平面図、第１図（ロ）は第１図（イ）におけるｘ
−ｘ’線の断面図、第２図は本発明の一実施例である保
護ダイオードをＧａＡｓＭ　Ｅ　Ｓ　Ｆ　Ｅ　Ｔに使用
した時の概略図、第３図は本発明の保護ダイオードを使
用した時の接続概略図、第４図（イ）・第４図（ロ）は
ＧａＡｓＭ　Ｅ　Ｓ　Ｆ　Ｅ　Ｔに使用した時の従来の
保護ダイオードの接続概略図、第５図は従来の保護ダイ
オードの断面図である。（１）は保護ダイオード、　（２）は半導体基板、（３
）は第１の拡散領域、　（４）は第２の拡散領域、（５
〉は第１電極、　（６）は第２電極、　（７）はソース
、　　（８）はゲート、　　（９）はゲートパッドであ
る。

Claims

【特許請求の範囲】

（１）半導体基板の電流通路に挿入される半導体装置の
保護ダイオードに於いて、前記保護ダイオードは前記半
導体基板内に形成される一導電型の第１の拡散領域と、
該第１の拡散領域を重畳するように通過し前記第１の拡
散領域より高不純物濃度に形成される逆導電型の第２の
拡散領域と、該第２の拡散領域の両側に位置する前記第
１の拡散領域と夫々オーミック接合する第１の電極と、
前記第２の拡散領域の両端に形成される第２の電極とに
より構成され、前記第２の拡散領域を前記電流通路に挿
入することを特徴とした半導体装置の保護ダイオード。