JPS62145877A - 化合物半導体装置の保護ダイオ−ド - Google Patents
化合物半導体装置の保護ダイオ−ドInfo
- Publication number
- JPS62145877A JPS62145877A JP28832685A JP28832685A JPS62145877A JP S62145877 A JPS62145877 A JP S62145877A JP 28832685 A JP28832685 A JP 28832685A JP 28832685 A JP28832685 A JP 28832685A JP S62145877 A JPS62145877 A JP S62145877A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- impurity concentration
- compound semiconductor
- region
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は、化合物半導体装置の耐サージ性を高めるため
に、化合物半導体装置と一緒に形成する保護ダイオード
に関するものである。
に、化合物半導体装置と一緒に形成する保護ダイオード
に関するものである。
（ロ）従来の技術
化合物半導体装置、例えばガリウムーヒ素電界効果トラ
ンジスタ（以下ＧａＡｓＭ Ｅ Ｓ Ｆ Ｅ Ｔという
。）は、低雑音、高利得など優れた特性をもつマイクロ
波帯増幅素子として実用化が盛んにすずめられている。
ンジスタ（以下ＧａＡｓＭ Ｅ Ｓ Ｆ Ｅ Ｔという
。）は、低雑音、高利得など優れた特性をもつマイクロ
波帯増幅素子として実用化が盛んにすずめられている。
しかしながら、ＧａＡｓＭＥＳＦＥＴはゲートがショッ
トキ接合のためゲート・ソース間、ゲート・ドレイン間
にサージエネルギが加わった場合に、ショットキ接合が
破壊されやすい。従って最近ではＧａＡｓを用いてＧａ
ＡｓＭＥＳＦＥＴと保護ダイオードをモノリシック集積
化するなどの対策がなされている。（例えば信学技報５
ＳＤ８２−１３２．７５頁乃至７９頁が詳しい、）。
トキ接合のためゲート・ソース間、ゲート・ドレイン間
にサージエネルギが加わった場合に、ショットキ接合が
破壊されやすい。従って最近ではＧａＡｓを用いてＧａ
ＡｓＭＥＳＦＥＴと保護ダイオードをモノリシック集積
化するなどの対策がなされている。（例えば信学技報５
ＳＤ８２−１３２．７５頁乃至７９頁が詳しい、）。
ところで前述した保護ダイオード（３１）としては一般
に第３図に示す如く、ＧａＡｓ基板（３２）にイオン注
入等で形成されたＮ型の拡散領域（３３）と、前記Ｎ型
の拡散領域（３３）の一部と接合するように形成された
Ｐ＋型の拡散領域（３４）とにより構成され、ＧａＡｓ
ＭＥＳ、ＦＥＴのゲート・ソース間に接続された形でモ
ノリシック集積化されていた。
に第３図に示す如く、ＧａＡｓ基板（３２）にイオン注
入等で形成されたＮ型の拡散領域（３３）と、前記Ｎ型
の拡散領域（３３）の一部と接合するように形成された
Ｐ＋型の拡散領域（３４）とにより構成され、ＧａＡｓ
ＭＥＳ、ＦＥＴのゲート・ソース間に接続された形でモ
ノリシック集積化されていた。
（ハ）発明が解決しようとする問題点
衛士の如き構成の保護ダイオード（３１）に於いて、Ｐ
”Ｎ接合のうちＰ”の拡散領域（３４）の底面の一部と
Ｎ型の拡散領域（３３）で形成されている部分の面積が
大きいために寄生容量が増加し雑音指数（ＮＦ）を大巾
に劣化させる原因となっていた。
”Ｎ接合のうちＰ”の拡散領域（３４）の底面の一部と
Ｎ型の拡散領域（３３）で形成されている部分の面積が
大きいために寄生容量が増加し雑音指数（ＮＦ）を大巾
に劣化させる原因となっていた。
（ニ）問題点を解決するための手段
本発明は上述した問題点に鑑みてなされ、化合物半導体
基板（２）に形成される化合物半導体装置の保護ダイオ
ード（１）に於いて、前記半導体基板（２）に形成され
る一導電型の第１の拡散領域（３）と、前記第１の拡散
領域（３）とプレーナ型接合する逆導電型の第２の拡散
領域（４）とを備え、前記第２の拡散領域（４）を前記
第１の拡散領域（３）より薄い不純物濃度で浅くイオン
注入することによって形成されることで解決するもので
ある。
基板（２）に形成される化合物半導体装置の保護ダイオ
ード（１）に於いて、前記半導体基板（２）に形成され
る一導電型の第１の拡散領域（３）と、前記第１の拡散
領域（３）とプレーナ型接合する逆導電型の第２の拡散
領域（４）とを備え、前記第２の拡散領域（４）を前記
第１の拡散領域（３）より薄い不純物濃度で浅くイオン
注入することによって形成されることで解決するもので
ある。
（＊）作用
前記第２の拡散領域（４）に前記第１の拡散領域（３）
より薄い不純物濃度で浅くイオン注入すると、前記第１
の拡散領域（３）と重畳する第２の拡散領域（４）は不
純物濃度が低いため、重畳部（５）は第１の拡散領域（
３）と不純物濃度がほぼ同じでかつ同導電型となる。
より薄い不純物濃度で浅くイオン注入すると、前記第１
の拡散領域（３）と重畳する第２の拡散領域（４）は不
純物濃度が低いため、重畳部（５）は第１の拡散領域（
３）と不純物濃度がほぼ同じでかつ同導電型となる。
従って容量の発生する接合部（６）は第１図に示す如く
縦の接合部（６）であ、す、従来例（第３図）で示した
Ｐ＋型の拡散領域（３４）の底面の一部とＮ型の拡散領
域（３３）で形成される容量は全く発生せず、縦の接合
部（６）だけで発生するので、容量は小さくなる。
縦の接合部（６）であ、す、従来例（第３図）で示した
Ｐ＋型の拡散領域（３４）の底面の一部とＮ型の拡散領
域（３３）で形成される容量は全く発生せず、縦の接合
部（６）だけで発生するので、容量は小さくなる。
（へ）実施例
以下に本発明の実施例を図面を参照しながら説明する。
第１図は本発明による保護ダイオード（１）の一実施例
であり、第２図に示した如＜ＧａＡｓデュアルゲートＭ
ＥＳＦＥＴのゲート１ （Ｇｌ）に接続された保護ダイ
オード（２１）の断面図を示すものである。
であり、第２図に示した如＜ＧａＡｓデュアルゲートＭ
ＥＳＦＥＴのゲート１ （Ｇｌ）に接続された保護ダイ
オード（２１）の断面図を示すものである。
第１図に示す如く、少なくとも化合物半導体基板（２）
例えば半絶縁性ＧａＡｓ基板に形成される２つの一導電
型（Ｐ型）の第１の拡散領域（３）がある。
例えば半絶縁性ＧａＡｓ基板に形成される２つの一導電
型（Ｐ型）の第１の拡散領域（３）がある。
ここではＧａＡｓ基板（２）上に例えばＣＶＤ法等を用
いてシリコン酸化膜（７）を約５０００人被覆し、Ｐ型
の第１の拡散領域（３）に対応するシリコン酸化膜（７
）を開口し、亜鉛イオン（Ｚ、”）をイオン注入し、２
つのＰ型の第１の拡散領域（３）（３）となる。次に前
記−導電型の第１の拡散領域（３）（３）の一部と接合
する逆導電型の第２の拡散領域（４）（Ｎ型の拡散領域
）がある。
いてシリコン酸化膜（７）を約５０００人被覆し、Ｐ型
の第１の拡散領域（３）に対応するシリコン酸化膜（７
）を開口し、亜鉛イオン（Ｚ、”）をイオン注入し、２
つのＰ型の第１の拡散領域（３）（３）となる。次に前
記−導電型の第１の拡散領域（３）（３）の一部と接合
する逆導電型の第２の拡散領域（４）（Ｎ型の拡散領域
）がある。
従って２つの前記Ｐ型の第１の拡散領域（３）（３）と
前記Ｎ型の第２の拡散領域（４）とで第２図におけるゲ
ート１（Ｇ、）に接続された２つのダイオード（２１）
がＰＮＰ型で形成されゲートの保護ダイオード（１）と
して構成される。
前記Ｎ型の第２の拡散領域（４）とで第２図におけるゲ
ート１（Ｇ、）に接続された２つのダイオード（２１）
がＰＮＰ型で形成されゲートの保護ダイオード（１）と
して構成される。
ここで本発明の特徴とするところは、前記第１の拡散領
域（３）を濃い不純物濃度で深くイオン注入し、前記第
２の拡散領域（４）を薄い不純物濃度で浅くイオン注入
することによって形成されていることにある。
域（３）を濃い不純物濃度で深くイオン注入し、前記第
２の拡散領域（４）を薄い不純物濃度で浅くイオン注入
することによって形成されていることにある。
つまり前述の如＜、Ｐ型の第１の拡散領域（３）を形成
する際、亜鉛イオン（Ｚａ＋）をドーズ量１×１０”ｅ
ｒｌｌ−”、加速電圧３６０ＫｅＶの条件で注入し、濃
い不純物濃度で深く拡散形成する。またＮ型の第２の拡
散領域（４）を形成する際、シリコンイオン（Ｓｉ”）
をドーズ量５ Ｘ １０ ”ａｍ−”、加速電圧１００
ＫｅＶの条件で注入し、薄い不純物濃度で浅く拡散形成
する。
する際、亜鉛イオン（Ｚａ＋）をドーズ量１×１０”ｅ
ｒｌｌ−”、加速電圧３６０ＫｅＶの条件で注入し、濃
い不純物濃度で深く拡散形成する。またＮ型の第２の拡
散領域（４）を形成する際、シリコンイオン（Ｓｉ”）
をドーズ量５ Ｘ １０ ”ａｍ−”、加速電圧１００
ＫｅＶの条件で注入し、薄い不純物濃度で浅く拡散形成
する。
すると前記第１の拡散領域（３）と重畳する第２の拡散
領域（４）は不純物濃度が低いため、重畳部（５）は第
１の拡散領域（３）と不純物濃度がほぼ同じでかつ同導
電型となる。
領域（４）は不純物濃度が低いため、重畳部（５）は第
１の拡散領域（３）と不純物濃度がほぼ同じでかつ同導
電型となる。
従って容量の発生する接合部（６）は第１図に示す如く
縦の接合部（６）であり、従来例（第３図）で示したＰ
＋型の拡散領域（３４）の底面の一部とＮ型の拡散領域
（３３）で形成される容量は全く発生せず、縦の接合部
（６）だけで発生するので、容量は小さくなる。
縦の接合部（６）であり、従来例（第３図）で示したＰ
＋型の拡散領域（３４）の底面の一部とＮ型の拡散領域
（３３）で形成される容量は全く発生せず、縦の接合部
（６）だけで発生するので、容量は小さくなる。
（ト）発明の効果
本発明は以上の説明からも明らかな如く、前記第１の拡
散領域（３）を濃い不純物濃度で深く注入し、かつ前記
第２の拡散領域（４）を薄い不純物濃度で浅くすると、
前記縦の接合部（６）だけで容量が発生するので、容量
値は非常に小さくなる。
散領域（３）を濃い不純物濃度で深く注入し、かつ前記
第２の拡散領域（４）を薄い不純物濃度で浅くすると、
前記縦の接合部（６）だけで容量が発生するので、容量
値は非常に小さくなる。
従って寄生容量は低下し雑音指数（ＮＦ）を大幅に改善
することができる。
することができる。
また特に工程を増やすことなくプレーナ型の接合がたや
すく形成できる。
すく形成できる。
第１図は本発明の一実施例であり化合物半導体装置の保
護ダイオードを示す断面図、第２図はデュアル・ゲート
ＭＥＳＦＥＴに保護ダイオードを設けた時の接続図、第
３図は従来の保護ダイオードである。 （１）は化合物半導体装置の保護ダイオード、（２）は
基板、（３）は第１の拡散領域、（４）は第２の拡散領
域、（５〉は重畳部、（６）は接合部である。 出願人 三洋電機株式会社 外１名 代理人 弁理士 佐 野 静 夫 第１図 第２図
護ダイオードを示す断面図、第２図はデュアル・ゲート
ＭＥＳＦＥＴに保護ダイオードを設けた時の接続図、第
３図は従来の保護ダイオードである。 （１）は化合物半導体装置の保護ダイオード、（２）は
基板、（３）は第１の拡散領域、（４）は第２の拡散領
域、（５〉は重畳部、（６）は接合部である。 出願人 三洋電機株式会社 外１名 代理人 弁理士 佐 野 静 夫 第１図 第２図
Claims (1)
- （１）化合物半導体基板に形成される化合物半導体装置
の保護ダイオードに於いて、前記半導体基板に形成され
る一導電型の第１の拡散領域と、前記第１の拡散領域と
プレーナ型接合する逆導電型の第２の拡散領域とを備え
、前記第２の拡散領域を前記第１の拡散領域より薄い不
純物濃度で浅くイオン注入すること、により形成される
こと特徴とした化合物半導体装置の保護ダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28832685A JPS62145877A (ja) | 1985-12-20 | 1985-12-20 | 化合物半導体装置の保護ダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28832685A JPS62145877A (ja) | 1985-12-20 | 1985-12-20 | 化合物半導体装置の保護ダイオ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62145877A true JPS62145877A (ja) | 1987-06-29 |
Family
ID=17728731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28832685A Pending JPS62145877A (ja) | 1985-12-20 | 1985-12-20 | 化合物半導体装置の保護ダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62145877A (ja) |
-
1985
- 1985-12-20 JP JP28832685A patent/JPS62145877A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5014108A (en) | MESFET for dielectrically isolated integrated circuits | |
| US4456918A (en) | Isolated gate JFET structure | |
| JP2926969B2 (ja) | Ｍｉｓ型電界効果トランジスタを有する半導体装置 | |
| JPS62145877A (ja) | 化合物半導体装置の保護ダイオ−ド | |
| US4683485A (en) | Technique for increasing gate-drain breakdown voltage of ion-implanted JFET | |
| JPS62145875A (ja) | 化合物半導体装置の保護ダイオ−ド | |
| JPS62145873A (ja) | 化合物半導体装置の保護ダイオ−ド | |
| JPH01132167A (ja) | 半導体装置 | |
| JPS62242370A (ja) | 半導体装置の保護ダイオ−ド | |
| JPS62145876A (ja) | 化合物半導体装置の保護ダイオ−ド | |
| JPS62298184A (ja) | 半導体装置の保護ダイオ−ド | |
| KR970053039A (ko) | 반도체 소자와 그의 제조방법 | |
| JPS63128764A (ja) | 半導体装置 | |
| JPS62145874A (ja) | 化合物半導体装置の保護ダイオ−ド | |
| JPS63128765A (ja) | 半導体装置 | |
| JPS62120083A (ja) | 化合物半導体装置の保護ダイオ−ド | |
| JPH0648837Y2 (ja) | 半導体装置 | |
| JPS62299087A (ja) | 半導体装置の保護ダイオ−ド | |
| JP3256643B2 (ja) | 半導体装置 | |
| JPS62165977A (ja) | 化合物半導体装置 | |
| JPS6347986A (ja) | 半導体装置 | |
| JPH0472771A (ja) | Ｍｏｓｆｅｔ | |
| JPS62244178A (ja) | 半導体装置の保護ダイオ−ド | |
| JPS62298185A (ja) | 半導体装置の保護ダイオ−ド | |
| JPS62145878A (ja) | 化合物半導体装置 |