JPS62244178A

JPS62244178A - 半導体装置の保護ダイオ−ド

Info

Publication number: JPS62244178A
Application number: JP8891286A
Authority: JP
Inventors: Tetsuo Asano; 哲郎浅野
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1986-04-17
Filing date: 1986-04-17
Publication date: 1987-10-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（イ）産業上の利用分野本発明は、半導体装置の耐サージ性を高めるために、半
導体装置と一緒に形成する保護ダイオードに関するもの
である。

（ロ）従来の技術半導体装置、例えば化合物半導体におけるガリウムーヒ
素電界効果トランジスタ（以下ＧａＡｓＭ　ＥＳＦＥＴ
という。）は、低雑音、高利得など優れた特性をもつマ
イクロ波帯増幅素子として実用化が盛んにすすめられて
いる。しかしながら、ＧａＡｓＭＥＳＦＥＴはゲートが
ショットキ接合のためゲート・ソース間、ゲート・ドレ
イン間にサージエネルギが加わった場合に、ショットキ
接合が破壊されやすい、従って最近ではＧａＡＳを用い
てＧａＡｓＭＥＳＦＥＴと保護ダイオードをモノリシッ
ク集積化するなどの対策がなされている。（例えば信学
技報５ＳＤ８２−１３２．７５頁乃至７９頁が詳しい。

）。

ところで前述した保護ダイオード（３１）としては一般
に第５図に示す如く、ＧａＡｓ基板（３２）にイオン注
入等で形成されたＮ型の拡散領域（３３）と、前記Ｎ型
の拡散領域（３３）の一部と接合するように形成された
Ｐ′″型の拡散領域（３４）とにより構成され、ＧａＡ
ｓＭ　Ｅ　Ｓ　Ｆ　Ｅ　Ｔのゲート・ソース間に接続さ
れた形でモノリシック集積化きれていた。

（ハ）発明が解決しようとする問題点層上の如き構成の保護ダイオード（３１）に於いて、Ｐ
”Ｎ接合のうちＰ″″の拡散領域（３４）の底面の一部
とＮ型の拡散領域（３３）で形成されている部分の面積
が大きいために寄生容量が増加し雑音指数（ＮＦ）を大
幅に劣化させる原因となっていた。

またサージを良好に吸収するためには、第４図（イ）・
第４図（ロ）に示す如く、Ｐ”Ｎ接合を長く広くとり、
ダイオードを多数並列に接続する必要が生じる。従って
、この保護ダイオード（２１）のチップに占める割合が
大きくなり、チップ面積を増大させる問題点を有してい
た。

（ニ）問題点を解決するための手段本発明は上述した問題点に鑑みてなされ、半導体基板（
１）に形成される半導体装置の保護ダイオードに於いて
、前記保護ダイオードは半導体基板（１）に形成される
高不純物濃度の一導電型の第１の拡散領域（２）と、該
第１の拡散領域（２）の周辺部と重畳し、前記第１の拡
散領域（２）より低不純物濃度でかつ深く形成される逆
導電型の第２の拡散領域（３）と、前記第１の拡散領域
（２）に形成される第１電極（４）と、前記第２の拡散
領域（３）の周辺に形成される第２電極（６）とにより
構成することで解決するものである。

（＊）作用第１図（ロ）に示す如く、前記第１の拡散領域（２）・
の一部に第１の拡散領域（２）より深くかつ低不純物濃
度でイオン注入をすると、従来例（第５図）で示したＰ
１型の拡散領域（３４〉の底面の一部とＮ型の拡散領域
（３３）で形成される容量と対応する本構成の容量は、
形状を円としであるために縦の接合面積を従来の接合面
積と等しくすると、底面で形成される接合面積が小さく
なり、減少することになる。

また例えば第１図（イ）に示す如く、前記第１の拡散領
域（２）を円状に形成し、この円状に形成きれた第１の
拡散領域（２）の外側周辺部と重畳するように前記第２
の拡散領域（３）をドーナツ状に形成しであるために、
限られた面積でＰ”Ｎ接合を広くかつ長く形成できる。

従ってサージを良好に吸収でき、またチップ面積を減少
させることができる。

（へ）実施例以下に本発明の実施例を図面を参照しながら説明する。

ここでは化合物半導体装置を例として説明する。第１図
（イ）・第１図（ロ）は本発明による保護ダイオード（
１）の一実施例であり、第２図・第３図は例えばＧａＡ
ｓＭ　Ｅ　Ｓ　Ｆ　Ｅ　Ｔに前記保護ダイオード（１）
を使用した時の半導体装置の概略図である。

第１図（イ）・第１図（ロ）に示す如く、少なくとも化
合物半導体基板（１）、例えば半絶縁性のＧａＡｓ基板
（１）に形成される円状のＰ型の第１の拡散領域（２）
がある。

ここではＧａＡｓ基板（１）上に例えばＣＶＤ法等を用
いてシリコン酸化膜を約５０００人被覆し、Ｐ型の第１
の拡散領域（２）に対応するシリコン酸化膜を開口し、
亜鉛イオン（Ｚｎ”）をドーズ量１×ＩＱ”ａｍ−”、
加速電圧１００）ＣｅＶの条件で注入し、例えば円状の
Ｐ型の第１の拡散領域（２）を形成する。

次に前記円状のＰ型の第１の拡散領域（２）の外側周辺
部と重畳し、前記第１の拡散領域（２）より低不純物濃
度でかつ深く形成される逆導電型の第２の拡散領域（３
）がある。

ここでは前記ＧａＡｓ基板（１〉上に前述と同様にシリ
コン酸化膜を被覆し直し、前記Ｎ型の第２の拡散領域（
３〉に対応する領域のシリコン酸化膜を除去し、開口部
にシリコンイオン（Ｓｉ”）をドーズ量５　Ｘ　１０　
”ａｍ−”、加速電圧３６０ＫｅＶ（７）条件で注入す
る。

本構成は本発明の第１の特徴とするところである。つま
り従来例（第５図）で示したＰ＋の拡散領域（３４）の
底面の一部とＮ型の拡散領域（３３）で形成される容量
と対応する本構成の容量は、形状を円としであるために
縦の接合面積を従来の接合面積と等しくすると、底面で
形成される接合面積が小さくなり、減少することになる
。

最後に前記円状の第１の拡散領域（２）の中心領域にオ
ーミンクコンタクトして形成される第１電極（４）と、
ここで前記第１電極（４）はゲートパッド（５）と接続
きれている、前記第１の拡散領域（２）の周辺部に形成
されたドーナツ状の第２の拡散領域（３）の表面外周部
にオーミックコンタクトして形成される第２を極（６）
とで本発明の保護ダイオードは構成されており、前記第
２電極（６）はソース（７）と接続されている。

本構成は本発明の第２の特徴とするところである。つま
り第４図（イ）乃至第４図（ハ）で示されているように
、ＦＥＴのゲート（Ｇ）・ソース（Ｓ）間に形成される
ダイオード（２１）を並列接続することでサージを良好
に吸収できるが、チップ面積の占める割合が大きくなる
ために、第４図（ハ）に示す概略図でも判るように円状
にダイオード（２１〉を形成することでダイオード（２
１）の面積を小さくシ、かつ良好にサージを吸収すると
ころに特徴がある。

ここで前記第１電極（２）と重畳する第２の拡散領域（
３〉を形成しない構成にしである。これは例えば化合物
半導体の場合、絶縁層を介して第１電極（４）と接触す
る第２の拡散領域（３）表面は反転層を形成しやすいた
めである。従って第１電極（４）直下の第２拡散領域り
３）を形成せず、第１図（イ）の第２の拡散領域（３）
で図示する如く、Ｃの文字形状に形成しである。

（ト）発明の効果本発明は以上の説明からも明らかな如く、容量値を非常
に小さくできるため雑音指数（ＮＦ）を大幅に向上させ
ることができる。

また第１図（りに示す如く、円形のパターンで形成され
るためにチップ面積を小さくでき、更には電流通路間に
形成されるためサージの流込み経路が多数形成できるた
めにサージ吸収のチャンスが多い保護ダイオードを形成
できる。

【図面の簡単な説明】

第１図（イ）は本発明の一実施例で使用する保護ダイオ
ードの平面図、第１図（ロ）は第１図（イ）におけるｘ
−ｘ’線の断面図、第２図・第３図は本発明の一実施例
である保護ダイオードをＧａＡｓＭ　Ｅ　５ＦＥＴに使
用した時の概略図、第４図（イ）・第４図（ロ）はＧａ
ＡｓＭ　Ｅ　Ｓ　Ｆ　Ｅ　Ｔに使用した時の従来の保護
ダイオードの接続図、第４図（八）は本発明の保護ダイ
オードを使用した時の接続概略図、第５図は従来の保護
ダイオードの断面図である。（１〉は半導体基板、（２）は第１の拡散領域、（３）
は第２の拡散領域、（４）は第１電極、（５）はゲート
パッド、（６）は第２電極、（７）はソースである。出願人　三洋電機株式会社外１名代理人　弁理士　西野卓嗣　外１名第　１　図（イ）第　１　図　（ロ）第２図ち第３図第４図（イ）第４図（ロ）第４図（ハ）

Claims

【特許請求の範囲】

（１）半導体基板に形成される半導体装置の保護ダイオ
ードに於いて、前記保護ダイオードは半導体基板に形成
される高不純物濃度の一導電型の第１の拡散領域と、該
第１の拡散領域の周辺部と重畳し、前記第１の拡散領域
より低不純物濃度でかつ深く形成される逆導電型の第２
の拡散領域と、前記第１の拡散領域に形成される第１電
極と、前記第２の拡散領域の周辺に形成される第２電極
とにより構成されることを特徴とした半導体装置の保護
ダイオード。