JPS62242370A - 半導体装置の保護ダイオ−ド - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、半導体装置の耐サージ性を高めるために、半
導体装置と一緒に形成する保護ダイオードに関するもの
である。

（ロ）従来の技術 半導体装置、例えば化合物半導体におけるガリウムーヒ
素電界効果トランジスタ（以下ＧａＡｓＭＥＳＦＥＴと
いう。）は、低雑音、高利得など優れた特性をもつマイ
クロ波帯増幅素子として実用化が盛んにすすめられてい
る。しかしながら、ＧａＡｓＭＥＳＦＥＴはゲートがシ
ョットキ接合のためゲート・ソース間、ゲート・ドレイ
ン間にサージエネルギが加わった場合に、ショットキ接
合が破壊されやすい。従って最近ではＧａＡｓを用いて
ＧａＡｓＭ　Ｅ　Ｓ　Ｆ　Ｅ　Ｔと保護ダイオードをモ
ノリシック集積化するなどの対策がなされている。

（例えば信学技報５ＳＤ８２−１３２．７５頁乃至７９
頁が詳しい。）。

ところで前述した保護ダイオード（３１）としては一般
に第５図に示す如く、ＧａＡｓ基板（３２〉にイオン注
入等で形成されたＮ型の拡散領域（３３）と、前記Ｎ型
の拡散領域（３３）の一部と接合するように形成された
Ｐ＋型の拡散領域（３４）とにより構成きれ、ＧａＡｓ
ＭＥＳＦＥＴ（７）ゲート・ソース間に接続された形で
モノリシック集積化されていた。

（ハ）発明が解決しようとする問題点 斯上の如き構成の保護ダイオード（３１）に於いて、Ｐ
”Ｎ接合のうちＰｌの拡散領域（３４）の底面の一部と
Ｎ型の拡散領域（３３）で形成きれている部分の面積が
大きいために寄生容量が増加し雑音指数（ＮＦ）を大幅
に劣化させる原因となっていた。

またサージを良好に吸収するためには、第４図（イ）・
第４図（ロ）に示す如く、Ｐ”Ｎ接合を長く広くとり、
ダイオードを多数並列に接続する必要が生じる。従って
、この保護ダイオード（２１）のチップに占める割合が
大きくなり、チップ面積を増大させる問題点を有してい
た。

（ニ）問題点を解決するための手段 本発明は上述した問題点に鑑みてなされ、半導体基板〈
２〉に形成される電流通路間に挿入される半導体装置の
保護ダイオードに於いて、前記保護ダイオードは半導体
基板（２）に形成される一導電型の第１の拡散領域（３
）と、該第１の拡散領域（３）の周辺部と重畳し、前記
第１の拡散領域（３）より高不純物濃度に形成された逆
導電型の第２の拡散領域（４）と、前記第１の拡散領域
（３）に形成される第１電極（６）と、前記第２の拡散
領域（４）の周辺に形成される第２電極（７）とより構
成され、前記第２電極（７）を前記電流通路間に挿入す
ることで解決するものである。

（ホ）作用 第３図（ロ）に図示する如く、前記第１の拡散領域（３
）の一部に第１の拡散領域（３〉より深く濃くイオン注
入すると、従来例（第５図）で示したＰ＋の拡散領域（
３４）の底面の一部とＮ型の拡散領域（３３〉で形成さ
れる容量は全く発生せず、第１図（ロ）に示す縦の接合
部（５）のみで容量が発生するので容量値を非常に小さ
くすることができる。

また例えば第１図（イ）に示す如く、前記第１の拡散領
域（３）を円状に形成し、この円状に形成きれた第１の
拡散領域（３）の外側周辺部と重畳するように前記第２
の拡散領域（３〉をドーナツ状に形成しであるため、限
られた面積でＰ”Ｎ接合を広くかつ長く形成できる。従
ってサージを良好に吸収でき、またチップ面積を減少さ
せることができる。

（へ）実施例 以下に本発明の実施例を図面を参照しながら説明する。

ここでは化合物半導体装置を例として説明する。第１図
（イ）・第１図（ロ）は本発明による保護ダイオード（
１）の一実施例であり、第２図・第３図は例えばＧａＡ
ｓＭＥＳＦＥＴに前記保護ダイオード（１）を使用した
時の半導体装置の概略図である。

第１図（イ）・第１図（ロ）に示す如く、少なくとも化
合物半導体装置（２）、例えば半絶縁性のＧａＡｓ基板
（２）に形成される円状のＮ型の第１の拡散領域（３）
がある。

ここではＧａＡｓ基板（２）上に例えばＣＶＤ法等を用
いてシリコン酸化膜を約５０００人被覆し、Ｎ型の第１
の拡散領域（３）に対応するシリコン酸化膜を開口し、
シリコンイオン（Ｓｉ”）をドーズ量５　Ｘ　Ｉ　Ｑ　
”ｃｍ−”、加速電圧１００ＫｅＶの条件で注入し、例
えば円状のＮ型の第１の拡散領域（３）を形成する。

次に前記円状のＮ型の第１の拡散領域（３）の外側周辺
部と重畳し、前記第１の拡散領域（３）より深く濃く形
成されたＰ＋型の第２の拡散領域（４）とがある。

ここでは前記ＧａＡｓ基板（２）上に前述と同様にシリ
コン酸化膜を被覆し直し、前記Ｐ型の第２の拡散領域（
４）に対応する領域のシリコン酸化膜を除去し、開口部
に亜鉛イオン（Ｚｎ”）をドーズ量Ｉ　Ｘ　１０　”ｃ
ｍ−”、加速電圧３６０　ＫｅＶの条件で注入する。

本構成は本発明の第１の特徴とするところである。つま
り従来例（第５図）で示したＰ″の拡散領域（３４）の
底面の一部とＮ型の拡散領域（３３）で形成される容量
は発生ぜず、第１図（ロ）に示す縦の接合部（５）のみ
で容量を形成する。従ってＮ型の拡散領域（３）の底面
の一部で容量形成されない分容量値を小さくできる。

最後に前記円状の第１の拡散領域（３）の中心部にオー
ミックコンタクトして形成される第１電極（６）と、こ
こで前記第１電極（６）はソース（８）に接続されてい
る、前記第１の拡散領域（３）の周辺部に形成されたド
ーナツ状の第２の拡散領域（４）の表面外周部にオーミ
ックコンタクトして形成される第２電極（７）とで前記
保護ダイオード（１）は構成されている。ここで第２電
極（７）はゲート（９）とゲートパッド（１０）間に形
成されている。

本構成は本発明の第２の特徴とするところである。つま
り第４図（イ）乃至第４図（１））で示されているよう
に、ＦＥＴのゲート（Ｇ）・ソース（Ｓ）間に形成され
るダイオード（２１）を並列接続することでサージを良
好に吸収できるが、チップ面積の占める割合が大きくな
るために、第４図（Ｉ））に示す概略図でも判るように
円状にダイオード（２１）を形成することでダイオード
（２１）の面積を小さくし、かつ良好にサージを吸収す
るところに特徴がある。

また第３図の特徴としては第２図・第３図に示す如く、
前記ダイオード（１）を電流通路間に設けることにある
。第２電極（７〉は第２の拡散領域（４〉とオーミンク
コンタクトしてあり、かつゲート（１０〉とゲートパッ
ド（９）間に接続しである。従ってゲートパッド（９）
からサージ電流がゲート（１０）に向かって流れてゆく
時に第２電極（７）の一部より前記ダイオード（１）内
に流れこみ、第１電極（６）を介してソース（８）に流
れる。また第４図（イ）に於いて、ダイオード（２１）
がサージを吸収できない時はゲート電極を破壊してしま
うが、第４図（ハ）に示す如く、多数のダイオード（２
１）・・・（２１）を並列に接続しであるために前段の
ダイオード（２１）がサージを吸収しなくても、次段の
ダイオード（２１）がサージを吸収できるように形成し
である。従って、ダイオード（２１）へ流れる経路が多
くなりサージ吸収のチャンスが多くある。また第２図・
第３図に示す如く円形のダイオード（１）を数段に形成
することで更にサージを吸収するチャンスの多い保護ダ
イオード（１）を形成することができる。

また第４の特徴としては第２図に示す如く、前記第２電
極（７）を細くすることにある。また細くすることによ
りサージ電流のキャリアである電子の通り道が全体とし
てダイオード（２１）のＮ型の第１の拡散領域（４）に
非常に近くなるのでサージ吸収のチャンスが多くなる。

前記第２電極（７）を細く形成することでＮＦは劣化す
るが抵抗を生じるために、等測的に第４図（ニ）に示す
回路となり抵抗なしに比ベサージ吸収のチャンスはずっ
と増える。

また第３図の第１電極（６）のように第１の拡散領域（
３）全体に形成し、更に第１の拡散領域（３）の端部に
扇状に形成しても良く、また図示はしないがその他色々
と考えられる。またＮＦの劣化を防止するために逆に第
２電極（７）を第３図に示す如く太く形成しても良い。

第１電極（６）と重畳する第２の拡散領域（４）を除去
してもよい。例えば化合物半導体の場合、第１電極（６
〉と絶縁物を介して接触する第２の拡散領域（４〉表面
は反転層を形成しやすいために、第１電極（６）直下の
第２拡散領域（７）を形成せず、第１図（イ）の第２の
拡散領域（４）で示すようにＣの文字形状に形する。

次に第６図（イ）・第６図（ロ）に別の実施例を示す。

つまりＧａＡｓ基板（２）に形成される円状のＮ型の第
１の拡散領域（３）があり、前記第１の拡散領域（３）
の外側周辺部と重畳し、前記第１の拡散領域（３）より
浅く濃く形成されたＰ＋型の第２の拡散領域（４）があ
り、更に他の構成は第１の実施例と同様である。

ここでは二つの実施例の電流通路としては金属電極を考
えていたが拡散等で形成した拡散領域等も考えられる。

（ト）発明の効果 本発明は以上の説明からも明らかな如く、容量値を非常
に小さくできるため雑音指数（ＮＦ）を大幅に向上させ
ることができる。

また第１図（イ）に示す如く、円形のパターンで形成さ
れるためにチップ面積を小さくでき、更には電流通路間
に形成されるためサージの流込み経路が多数形成できる
ためにサージ吸収のチＡ・ンスが多い保護ダイオードを
形成できる。

更には第２電極（７）を細くすることで、直接サージ電
圧がゲートに印加されず、小さくなった電圧を印加する
ことができる。

【図面の簡単な説明】

第１図（イ）は本発明の一実施例で使用する保護ダイオ
ードの平面図、第１図（ロ）は第１図（イ）におけるｘ
−ｘ’線の断面図、第２図・第３図は本発明の一実施例
である保護ダイオードをＧａＡｓＭＥＳＦＥＴに使用し
た時の概略図、第４図（す・第４図（ロ）はＧａＡｓＭ
ＥＳＦＥＴに使用した時の従来の保護ダイオードの接続
図、第４図（ハ）・第４図（ニ）は本発明の保護ダイオ
ードを使用した時の接続概略図、第５図は従来の保護ダ
イオードの断面図、第６図（イ）は本発明の一実施例で
使用する他の保護ダイオードの平面図、第６図（ロ）は
第６図（イ）におけるｘ−ｘ’線の断面図である。 （１）は保護ダイオード、（２）は半導体基板、（３）
は第１の拡散領域、　（４）は第２の拡散領域、（５）
は接合部、　（６）は第１電極、　（７）は第２電極、
　　（８）はソース、　（９）はゲート、　（１０）は
ゲートパッドである。 第　１　図　（イ１ 第　１　図　　（ロノ 第４図（イＪ 第　４　図　　（ロノ 第４　図　い〕 第４図（ニ） 第５図

Claims (1)

【特許請求の範囲】
1. （１）半導体基板に形成される電流通路間に挿入される
   半導体装置の保護ダイオードに於いて、前記保護ダイオ
   ードは前記半導体基板に形成される一導電型の第１の拡
   散領域と、該第１の拡散領域の周辺部と重畳し、前記第
   １の拡散領域より高不純物濃度に形成される逆導電型の
   第２の拡散領域と、前記第１の拡散領域に形成される第
   １電極と、前記第２の拡散領域の周辺に形成される第２
   電極とより構成され、前記第２電極を前記電流通路間に
   挿入することを特徴とした半導体装置の保護ダイオード
   。