JPS62244177A - 半導体装置の保護ダイオ−ド - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、半導体装置の耐サージ性を高めるために、半
導体装置と一緒に形成する保護ダイオードに関するもの
である。

（ロ）従来の技術 半導体装置、例えば化合物半導体におけるガリウムーヒ
素電界効果トランジスタ（以下ＧａＡｓＭＥＳＦＥＴと
いう。）は、低雑音、高利得など優れた特性をもつマイ
クロ波帯増幅素子とし工実用化が盛んにすすめられてい
る。しかしながら、ＧａＡｓＭＥＳＦＥＴはゲートがシ
ョットキ接合のためゲート・ソース間、ゲート・ドレイ
ン間にサージエネルギが加わった場合に、ショットキ接
合が破壊されやすい。従って最近ではＧａＡｓを用いて
ＧａＡｓＭＥＳＦＥＴと保護ダイオードをモノリシック
集積化するなどの対策がなされている。（例えば儒学技
報５ＳＤ８２−１３２．７５頁乃至７９頁が詳しい。）
。

ところで前述した保護ダイオード（３１）としては一般
に第５図に示す如く、ＧａＡｓ基板（３２）にイオン注
入等で形成されたＮ型の拡散領域（３３）と、前記Ｎ型
の拡散領域（３３）の一部と接合するように形成された
Ｐ１型の拡散領域（３４）とにより構成され、ＧａＡｓ
ＭＥＳＦＥＴのゲート・ソース間に接続された形でモノ
リシック集積化されていた。

（ハ）発明が解決しようとする問題点 層上の如き構成の保護ダイオード（３１）に於いて、Ｐ
”Ｎ接合のうちＰ＋の拡散領域（３４）の底面の一部と
Ｎ型の拡散領域り３３）で形成されている部分の面積が
大きいために寄生容量が増加し雑音指数（ＮＦ）を大幅
に劣化させる原因となっていた。

また層上の如き構成の保護ダイオード（３１）に於いて
、サージを良好に吸収するためには、第４図（イ〉・第
４図（ロ）に示す如く、Ｐ”Ｎ接合を長く広くとり、ダ
イオードを多数並列に接続する必要が生じる。従って、
この保護ダイオード（２１）のチップに占める割合が大
きくなり、チップ面積を増大させる問題点を有していた
。

（ニ）問題点を解決するための手段 本発明は上述した問題点に鑑みてなされ、半導体基板（
２）に形成される電流通路間に挿入される半導体装置の
保護ダイオードに於いて、前記保護ダイオードは半導体
基板（２）に形成される一導電型の第１の拡散領域（３
）と、該第１の拡散領域（３）の周辺部とショットキ接
合する第１の電極（４）と、前記第１の拡散領域（３）
とオーミック接合する第２の電極（５）とより構成きれ
、前記第１の電極（４）を前記Ｔ流通路間に挿入するこ
とで解決するものである。

（＊）作用 第１図（イ）に示す如く、前記第１の拡散領域（３）を
円状に形成し、この円状に形成された第１の拡散領域（
３）の周辺部とショットキ接合する円状の第１のｔ極（
４）と、前記第１の拡散領域（３）とオーミック接合す
る第２の電極（５）が形成しであるため、限られた面積
で有効にショットキ接合を形成できる。従ってサージを
良好に吸収でき、またチップ面積を減少させることがで
きる。

（へ）実施例 以下に、本発明の実施例を図面を参照しながら説明する
。ここでは化合物半導体装置を例として説明する。第１
図（イ）・第１図（ロ）は本発明による保護ダイオード
（１）の一実施例であり、第２図・第３図は例えばＧａ
ＡｓＭ　Ｅ　Ｓ　Ｆ　Ｅ　Ｔに前記保護ダイオード（１
）を使用した時の半導体装置の概略図である。

第１図（イ）・第１図（ロ）に示す如く、少なくとも化
合物半導体基板（２）、例えば半絶縁性のＧａＡｓ基板
（２）に形成される円状のＮ型の第１の拡散領域（３）
がある。

ここではＧａＡｓ基板（２）上に例えばＣＶＤ法等を用
いてシリコン酸化膜を約５０００人被覆し、Ｎ型の第１
の拡散領域（３）に対応するシリコン酸化膜を開口し、
シリコンイオン（Ｓｉ”）をドーズ量５Ｘ　１０　”ｃ
ｍ−”、加速電圧３６０　Ｋｅｖ（７）条件で注入し、
例えば円状のＮ型の第１の拡散領域（３）を形成する。

次に前記円状のＮ型の第１の拡散領域（３）の周辺部と
ショットキ接合する第１の電極（４）と、前記第１の拡
散領域（３）の中央部とオーミック接合する第２の電極
（５）とがある。

ここで前記Ｎ型の第１の拡散領域（３）と、このＮ型の
第１の拡散領域（３）の周辺部とショットキ接合する第
１の電極（４）と、前記第１の拡散領域（３）とオーミ
ック接合する第２の電極（５）とによりショットキ・バ
リア・ダイオードが形成され、前記ＧａＡｓＭ　Ｅ　Ｓ
　Ｆ　Ｅ　Ｔのゲート電極の保護ダイオード（１）とし
て構成され、前記ＧａＡｓ基板（２）上にシリコン酸化
膜を被覆し直し、前記ショットキ接合部に対応する領域
のシリコン酸化膜を除去し、開口部にチタン、白金およ
び金等の中の−っまたはそのいくつかを組合せて蒸着し
ショットキ接合部を形成する。

また前記第１の電極（４）はゲート（８）とゲートバッ
ド（６）間に接続され、前記第２の電極〈５）はソース
（７）に接続されている。

本発明の第１の特徴とするところは前記円形のダイオー
ド（１）を前記電流通路間に挿入することにある。前記
第１の電極（４）は第１の拡散領域（３）とショットキ
接合きれており、かつゲート（８）とゲートバッド（６
〉間に接続しである。従ってゲートバッド（６）からサ
ージ電流がゲート（８）に向かって流れてゆく時に第１
電極（４）の一部より前記ダイオード（１）内に流れこ
み、前記第２の電極（５）を介してソース（７）に流れ
る。一方第４図（イ）に於いて、ダイオード（２１）が
サージを吸収できない時はゲート電極を破壊してしまう
が、第４図（ハ〉に示す如く多数のダイオード（２１）
・・・（２１）が並列に接続するために前段のダイオー
ド（２１）がサージを吸収しなくても、次段のダイオー
ド（２１）がサージを吸収するように形成されている。

従って電流が流れる経路が長くなりサージの吸収のチャ
ンスが多くなる。

また第２図・第３図に示す如く円形のダイオード（１）
を数段に形成することで更にサージを吸収するチャンス
が多い保護ダイオードを形成することができる。

従って円形のダイオード（１）であるために限られた面
積で有効にショットキ接合を形成できるためチップ面積
を減少でき、更にサージ電流を良好に吸収できる。

次に第２の特徴としては第２図に示す如く前記第１電極
（４〉を細くすることにある。また細くすることにより
サージ電流のキャリアである電子の通り道が全体として
ダイオード（１）のＮ型の第１の拡散領域（３）の電極
に非常に近くなるのでサージ吸収のチャンスが多くなる
。また前記第１の電極（４）を細く形成することでＮＦ
は劣化するが抵抗を生じるために、等価的に第４図（ニ
）に示す回路となり抵抗なしに比ベサージ吸収のチャン
スはずっと増える。

また他の実施例として第３図の第１の電極（４）のよう
に第１の拡散領域（３）上に太く形成し、更に第１の拡
散領域（３）とソース電極とを接続されるように第２の
電極（５）の端部を扇状に形成しても良い。

ここで示した実施例では電流通路としては金属電極を考
えていたが、他の方法として拡散等で形成した拡散領域
等も考えられる。

（ト）発明の効果 本発明は以上の説明からも明らかな如く、円形のパター
ンで形成されるためにチップ面積を小さくでき、更には
電流通路間に形成されるためサージの流込み経路が多数
形成できるために、サージ吸収のチャンスが多い保護ダ
イオードを形成できる。

また第２の電極（４）を細くすることで、直接サージ電
圧がゲートに印加されず、小さくなった電圧を印加する
ことができる。

【図面の簡単な説明】

第１図（イ）は本発明の一実施例で使用する保護ダイオ
ードの平面図、第１図（ロ）は第１図（イ）におけるｘ
−ｘ’線の断面図、第２図・第３図は本発明の一実施例
である保護ダイオードをＧａＡｓＭ　Ｅ　５ＦＥＴに使
用した時の概略図、第４図（す・第４図（ロ）はＧａＡ
ｓＭ　Ｅ　Ｓ　Ｆ　Ｅ　Ｔ’に使用した時の従来の保護
ダイオードの接続図、第４図（ハ）・第４図く二）は本
発明の保護ダイオードを使用した時の接続概略図、第５
図は従来の保護ダイオードの断面図である。 （１）は保護ダイオード、（２）は半導体基板、（３）
は第１の拡散領域、（４）は第１の電極、（５）は第２
の電極、（６）はゲートパッド、（７）はソース、（８
）はゲートである。 出願人　三洋電機株式会社外１名 代理人　弁理士　西野卓嗣　外１名 第１図（イ） ・第１図（咀 第２図 第３図 ！′）ｂ 第４図（イ） 第４　図Ｃ口） 第４ＶＡ（ハ）

Claims (1)

【特許請求の範囲】
1. （１）半導体基板に形成される電流通路間に挿入される
   半導体装置の保護ダイオードに於いて、前記保護ダイオ
   ードは前記半導体基板に形成される一導電型の第１の拡
   散領域と、該第１の拡散領域の周辺部とショットキ接合
   する第１の電極と、前記第１の拡散領域とオーミック接
   合する第２の電極とより構成され、前記第１の電極を前
   記電流通路間に挿入することを特徴とした半導体装置の
   保護ダイオード。