JPS62145874A - 化合物半導体装置の保護ダイオ−ド - Google Patents
化合物半導体装置の保護ダイオ−ドInfo
- Publication number
- JPS62145874A JPS62145874A JP28832185A JP28832185A JPS62145874A JP S62145874 A JPS62145874 A JP S62145874A JP 28832185 A JP28832185 A JP 28832185A JP 28832185 A JP28832185 A JP 28832185A JP S62145874 A JPS62145874 A JP S62145874A
- Authority
- JP
- Japan
- Prior art keywords
- region
- diffusion region
- impurity concentration
- compound semiconductor
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は、化合物半導体装置の耐サージ性を高めるため
に、化合物半導体装置と一緒に形成する保護ダイオード
に関するものである。
に、化合物半導体装置と一緒に形成する保護ダイオード
に関するものである。
(ロ)従来の技術
化合物半導体装置、例えばガリウムーヒ素電界効果トラ
ンジスタ(以下GaAsMESFETという。)は低雑
音、高利得など優れた特性をもつマイクロ波帯増幅素子
として実用化が盛んにずずめられている。しかしながら
、GaAsMESFETはゲートがショットキー接合の
ためゲート・ソース間、ゲート・ドレイン間にサージエ
ネルギーが加わった場合に、ショットキ接合が破壊され
やすい。従って最近ではGaAsM E S F E
Tと保護ダイオードをモノリシック集積化するなどの対
策がな許れている。例えば信学技報5SD82−132
.75頁乃至79頁が詳しい。
ンジスタ(以下GaAsMESFETという。)は低雑
音、高利得など優れた特性をもつマイクロ波帯増幅素子
として実用化が盛んにずずめられている。しかしながら
、GaAsMESFETはゲートがショットキー接合の
ためゲート・ソース間、ゲート・ドレイン間にサージエ
ネルギーが加わった場合に、ショットキ接合が破壊され
やすい。従って最近ではGaAsM E S F E
Tと保護ダイオードをモノリシック集積化するなどの対
策がな許れている。例えば信学技報5SD82−132
.75頁乃至79頁が詳しい。
ところで前述した保護ダイオードとしては一般に第4図
に示す如<、GaAs基板(22)にイオン注入等で形
成されたN型の拡散領域(33)と、前記N型の拡散領
域(33)の一部と接合するように形成きれたP”型の
拡散領域(34)とにより構成され、GaAsMESF
ETのゲート・ソース間に接続しモノリシック集積化し
ていた。
に示す如<、GaAs基板(22)にイオン注入等で形
成されたN型の拡散領域(33)と、前記N型の拡散領
域(33)の一部と接合するように形成きれたP”型の
拡散領域(34)とにより構成され、GaAsMESF
ETのゲート・ソース間に接続しモノリシック集積化し
ていた。
(八)発明が解決しようとする問題点
指上の如き構成の保護ダイオード(31)に於いて、P
+N接合のうちP′″の拡散領域(34)の底面の一部
とN型の拡散領域(33)で形成されている部分の面積
が大きいために寄生容量が増加し雑音指数(NF)を大
幅に劣化させる原因となっていた。
+N接合のうちP′″の拡散領域(34)の底面の一部
とN型の拡散領域(33)で形成されている部分の面積
が大きいために寄生容量が増加し雑音指数(NF)を大
幅に劣化させる原因となっていた。
(ニ)問題点を解決するための手段
本発明は上述した問題点に鑑みてなされ、化合物半導体
基板(2)に形成される化合物半導体装置の保護ダイオ
ード(1)に於いて、前記半導体基板(2)に形成され
る一導電型の第1の拡散領域(3)と、該第1の拡散領
域(3)より浅くかつ一部と接合する逆導電型の第2の
拡散領域(4)とを備え、前記第1と第2の拡散領域(
4)との接合部(5)(5)を前記第1の拡散領域(3
)の不純物濃度のピーク領域よりも0.2μm以上浅く
形成し、前記接合部(5)(5)の下に設けた第3の拡
散領域(6)(6)を前記第1の拡散領域(3)(3)
と同じ導電型で不純物濃度をより低く形成することで解
決するものである。
基板(2)に形成される化合物半導体装置の保護ダイオ
ード(1)に於いて、前記半導体基板(2)に形成され
る一導電型の第1の拡散領域(3)と、該第1の拡散領
域(3)より浅くかつ一部と接合する逆導電型の第2の
拡散領域(4)とを備え、前記第1と第2の拡散領域(
4)との接合部(5)(5)を前記第1の拡散領域(3
)の不純物濃度のピーク領域よりも0.2μm以上浅く
形成し、前記接合部(5)(5)の下に設けた第3の拡
散領域(6)(6)を前記第1の拡散領域(3)(3)
と同じ導電型で不純物濃度をより低く形成することで解
決するものである。
(*)作用
先ず前記第1の拡散領域(3〉における不純物濃度のピ
ーク領域よりも浅く形成された第1の拡散領域(3)と
第2の拡散領域(4)との接合部(5)(5)を設ける
と、動作時において空乏層領域は不純物濃度が低い領域
と対応する。従って不純物濃度は低いため容量は小さく
なる。
ーク領域よりも浅く形成された第1の拡散領域(3)と
第2の拡散領域(4)との接合部(5)(5)を設ける
と、動作時において空乏層領域は不純物濃度が低い領域
と対応する。従って不純物濃度は低いため容量は小さく
なる。
一部プレーク・ダウン時において空乏層領域は不純物濃
度のピーク領域あるいは近傍まで到達し、全体としては
不純物濃度が高くなるため耐圧を下げることができる。
度のピーク領域あるいは近傍まで到達し、全体としては
不純物濃度が高くなるため耐圧を下げることができる。
更には前記接合部(5)(5)の下に前記−導電型の第
1の拡散領域(3)(3)と同じ導電型で不純物濃度が
より低く形成された第3の拡散領域(6)(6)を設け
ると、前記第3の拡散領域(6)(6)は動作時におけ
る空乏層領域と対応し、不純物濃度が低いために容量は
ノ」1さくなる。
1の拡散領域(3)(3)と同じ導電型で不純物濃度が
より低く形成された第3の拡散領域(6)(6)を設け
ると、前記第3の拡散領域(6)(6)は動作時におけ
る空乏層領域と対応し、不純物濃度が低いために容量は
ノ」1さくなる。
一方前記第3の拡散領域(6)(6)より下層の第1の
拡散領域(3)はブレーク・ダウン時の空乏層領域の一
部と対応し、全体としては不純物濃度が高くなるため耐
圧を下げることができる。
拡散領域(3)はブレーク・ダウン時の空乏層領域の一
部と対応し、全体としては不純物濃度が高くなるため耐
圧を下げることができる。
(へ)実施例
以下に本発明の実施例を曲面を参照しながら説明する。
第1図は本発明による化合物半導体装置の保護ダイオー
ド(1)の一実施例であり、第3図に示す如< GaA
sデュアルゲートME S F ETのゲート1(Gl
)に接続された保護ダイオード(21)の断面図を示す
ものである。
ド(1)の一実施例であり、第3図に示す如< GaA
sデュアルゲートME S F ETのゲート1(Gl
)に接続された保護ダイオード(21)の断面図を示す
ものである。
第1図に示す如く、少なくとも化合物半導体基板(2)
、例えば半絶縁性GaAs基板に形成される2つの一導
電型(N型)の第1の拡散領域(3)(3)がある。
、例えば半絶縁性GaAs基板に形成される2つの一導
電型(N型)の第1の拡散領域(3)(3)がある。
ここではGaAs基板(2)上に例えばCVD法等を用
いてシリコン酸化膜(7)を約5000人被覆し、N型
の第1の拡散領域(3)(3)に対応するシリコン酸化
膜(7)を開口しシリコンイオン(Si”)ヲ5X 1
0 ”cm−’、400Keyの条件でイオン注入し、
2つのN型の第1の拡散領域(3)(3)となる。
いてシリコン酸化膜(7)を約5000人被覆し、N型
の第1の拡散領域(3)(3)に対応するシリコン酸化
膜(7)を開口しシリコンイオン(Si”)ヲ5X 1
0 ”cm−’、400Keyの条件でイオン注入し、
2つのN型の第1の拡散領域(3)(3)となる。
次に前記第1の拡散領域(3)の一部と接合する逆導電
型の第2の拡散領域(4)(P型)がある。
型の第2の拡散領域(4)(P型)がある。
従って前記2つのN型の第1の拡散領域(3)(3)と
前記P型の第2の拡散領域(4)とで第3図におけるゲ
ート1 (Gl)に接続された2つのダイオードがNP
N型で形成されゲート保護ダイオード(1)として構成
される。
前記P型の第2の拡散領域(4)とで第3図におけるゲ
ート1 (Gl)に接続された2つのダイオードがNP
N型で形成されゲート保護ダイオード(1)として構成
される。
本発明の第1の特徴とするところは、前記半導体基板(
2)に形成される一導電型の第1の拡散領域(3)と、
前記第1の拡散領域(3)の一部と接合する逆導電型の
第2の拡散領域(4)と、前記第1の拡散領域(3)に
おける不純物濃度のピーク領域よりも0.2μm以上浅
く形成された接合部(5)を具備することにある。
2)に形成される一導電型の第1の拡散領域(3)と、
前記第1の拡散領域(3)の一部と接合する逆導電型の
第2の拡散領域(4)と、前記第1の拡散領域(3)に
おける不純物濃度のピーク領域よりも0.2μm以上浅
く形成された接合部(5)を具備することにある。
つまり前記第2の拡散領域(4)に対応する領域に亜鉛
イオン(Zfl+)をイオン注入する時、注入エネルギ
ーを極力小キくシて、第2図の如く例えば100 Ke
V、 I X 10 ”cm−”の条件で前記第2の
拡散領域(4)を浅く形成する。従って前記第1の拡散
領域(3)における不純物濃度のピーク領域よりも接合
部(5)を浅く形成することが可能となる。
イオン(Zfl+)をイオン注入する時、注入エネルギ
ーを極力小キくシて、第2図の如く例えば100 Ke
V、 I X 10 ”cm−”の条件で前記第2の
拡散領域(4)を浅く形成する。従って前記第1の拡散
領域(3)における不純物濃度のピーク領域よりも接合
部(5)を浅く形成することが可能となる。
従って前記第1の拡散領域(3)における不純物濃度の
ピーク領域よりも浅く形成された第1の拡散領域(3)
と第2の拡散領域(4)との接合部(5)を設けること
で、動作時において空乏層領域は不純物濃度が低い領域
と対応する。従って不純物濃度は低いため容量は小さく
なる。
ピーク領域よりも浅く形成された第1の拡散領域(3)
と第2の拡散領域(4)との接合部(5)を設けること
で、動作時において空乏層領域は不純物濃度が低い領域
と対応する。従って不純物濃度は低いため容量は小さく
なる。
一部ブレーク・ダウン時において空乏層領域は不純物濃
度のピーク領域あるいは近傍まで到達し、全体としては
不純物濃度が高くなるため耐圧を下げることができる。
度のピーク領域あるいは近傍まで到達し、全体としては
不純物濃度が高くなるため耐圧を下げることができる。
また本発明の第2の特徴とするところは、前記接合部(
5)の下に設けた第3の拡散領域(6)を前記第1の拡
散領域(3)の不純物濃度より低くすることにある。
5)の下に設けた第3の拡散領域(6)を前記第1の拡
散領域(3)の不純物濃度より低くすることにある。
つまりここでは前記GaAs基板(2)にP1型の第2
の拡散領域(4)を形成する時に、前記第2の拡散領域
(4)に対応する領域に亜鉛イオン(Z、”)を第2図
の如く2回に分けてイオン注入する。
の拡散領域(4)を形成する時に、前記第2の拡散領域
(4)に対応する領域に亜鉛イオン(Z、”)を第2図
の如く2回に分けてイオン注入する。
先ずは亜鉛イオン(Z、”)を2 X I Q ”cm
−”、360KeVの条件でイオン注入をし、ブレーク
・ダウン時の空乏層領域全体の不純物濃度を亜鉛イオン
(Z、”)で等測的にシリコンイオン(Si” )濃度
をうすめるように形成する。つまり前記N+型の第1の
拡散領域(3)(3)の一部に前記P+型の第2の拡散
領域(4)より深く亜鉛イオンを注入すると等測的にP
1型の拡散領域(4)の底面に対応する領域にN+型の
第1の拡散領域(3)より薄いN型の第3の拡散領域(
6)ができ、N+型の濃い部分とN型の薄い部分ができ
る。この濃い部分の一部はブレーク・ダウン時の空乏層
領域が広がる領域となるように設定する。また前記P1
型の第2の拡散領域(4)と前記N1型の濃い領域の間
の領域はN型の薄い領域(5)(6)となり、等測的に
動作時の空乏層領域全体の不純物濃度が低くなるように
設定する。更に前記P1型の第2の拡散領域(4)に対
応する領域にI X 1014cm−”、100Key
の条件で亜鉛イオン(Zfi+)を注入しP+型の第2
拡散領域(4)を形成する。従って本実施例においては
N+型の第1の領域(3)、(3)とP+型の第2の拡
散領域(4)の底面との間にN型の第3の拡散領域(6
)、(6)ができ、更に前記N型の第3の拡散領域(6
)、(6)との間にはP型の拡散領域(8)ができる。
−”、360KeVの条件でイオン注入をし、ブレーク
・ダウン時の空乏層領域全体の不純物濃度を亜鉛イオン
(Z、”)で等測的にシリコンイオン(Si” )濃度
をうすめるように形成する。つまり前記N+型の第1の
拡散領域(3)(3)の一部に前記P+型の第2の拡散
領域(4)より深く亜鉛イオンを注入すると等測的にP
1型の拡散領域(4)の底面に対応する領域にN+型の
第1の拡散領域(3)より薄いN型の第3の拡散領域(
6)ができ、N+型の濃い部分とN型の薄い部分ができ
る。この濃い部分の一部はブレーク・ダウン時の空乏層
領域が広がる領域となるように設定する。また前記P1
型の第2の拡散領域(4)と前記N1型の濃い領域の間
の領域はN型の薄い領域(5)(6)となり、等測的に
動作時の空乏層領域全体の不純物濃度が低くなるように
設定する。更に前記P1型の第2の拡散領域(4)に対
応する領域にI X 1014cm−”、100Key
の条件で亜鉛イオン(Zfi+)を注入しP+型の第2
拡散領域(4)を形成する。従って本実施例においては
N+型の第1の領域(3)、(3)とP+型の第2の拡
散領域(4)の底面との間にN型の第3の拡散領域(6
)、(6)ができ、更に前記N型の第3の拡散領域(6
)、(6)との間にはP型の拡散領域(8)ができる。
従って動作時の空乏層領域の不純物濃度を低くすると空
乏層は広がりやすくなり、動作時に発生する保護ダイオ
ードの容量は小さくなり、雑音指数(NF)を下げるこ
とができる。またブレーク・ダウン時の空乏層領域全体
の不純物濃度としては高いため耐圧を下げることができ
、通常印加するゲートバイアスに近い値まで耐圧を下げ
ることができる。
乏層は広がりやすくなり、動作時に発生する保護ダイオ
ードの容量は小さくなり、雑音指数(NF)を下げるこ
とができる。またブレーク・ダウン時の空乏層領域全体
の不純物濃度としては高いため耐圧を下げることができ
、通常印加するゲートバイアスに近い値まで耐圧を下げ
ることができる。
(ト)発明の効果
本発明は以上の説明からも明らかな如く、前記接合部(
5)を前記第1の拡散領域(3)の不純物濃度のピーク
領域より0.2μm以上浅く形成することで、動作時の
空乏層領域の不純物濃度を低くでき、またブレーク・ダ
ウン時の空乏層領域全体の不純物濃度を高く形成できる
。
5)を前記第1の拡散領域(3)の不純物濃度のピーク
領域より0.2μm以上浅く形成することで、動作時の
空乏層領域の不純物濃度を低くでき、またブレーク・ダ
ウン時の空乏層領域全体の不純物濃度を高く形成できる
。
更には前記接合部(5)の下に前記−導電型の第1の拡
散領域(3)(3)と同じ導電型で不純物濃度がより低
く形成された第3の領域(6)(6)を形成することで
、より一層に動作時の空乏層領域の不純物濃度を低くで
き、またブレーク・ダウン時の空乏層領域全体の不純物
濃度を高く形成できる。
散領域(3)(3)と同じ導電型で不純物濃度がより低
く形成された第3の領域(6)(6)を形成することで
、より一層に動作時の空乏層領域の不純物濃度を低くで
き、またブレーク・ダウン時の空乏層領域全体の不純物
濃度を高く形成できる。
従って雑音指数の劣化を非常に少なくすることができ、
耐圧を十分下げることができる。
耐圧を十分下げることができる。
第1図は本発明の一実施例である保護ダイオードの断面
図、第2図は理論上の不純物濃度プロファイルを示す図
、第3図はデュアル・ゲートMESFETに保護ダイオ
ードを設けた時の接続図、第4図は従来の化合物半導体
装置の保護ダイオードの断面図である。 (1)は化合物半導体装置の保護ダイオード、(2)は
化合物半導体基板、(3)は第1の拡散領域、(4〉は
第2の拡散領域、(5)は接合部、(6)は第3の拡散
領域、(7)はシリコン酸化膜である。 出願人 三洋電機株式会社 外1名 代理人 弁理士 佐 野 静 夫 第1図 b bb 第2図 Q20,40.60R 斥ご(JJm〕
図、第2図は理論上の不純物濃度プロファイルを示す図
、第3図はデュアル・ゲートMESFETに保護ダイオ
ードを設けた時の接続図、第4図は従来の化合物半導体
装置の保護ダイオードの断面図である。 (1)は化合物半導体装置の保護ダイオード、(2)は
化合物半導体基板、(3)は第1の拡散領域、(4〉は
第2の拡散領域、(5)は接合部、(6)は第3の拡散
領域、(7)はシリコン酸化膜である。 出願人 三洋電機株式会社 外1名 代理人 弁理士 佐 野 静 夫 第1図 b bb 第2図 Q20,40.60R 斥ご(JJm〕
Claims (1)
- (1)化合物半導体基板に形成される化合物半導体装置
の保護ダイオードに於いて、前記半導体基板に形成され
る一導電型の第1の拡散領域と、該第1の拡散領域より
浅くかつ一部と接合する逆導電型の第2の拡散領域とを
備え、前記第1と第2の拡散領域との接合部を前記第1
の拡散領域の不純物濃度のピーク領域よりも0.2μm
以上浅く形成し、前記接合部の下に設けた第3の拡散領
域を前記第1の拡散領域と同じ導電型で不純物濃度をよ
り低く形成することを特徴とした化合物半導体装置の保
護ダイオード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28832185A JPS62145874A (ja) | 1985-12-20 | 1985-12-20 | 化合物半導体装置の保護ダイオ−ド |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28832185A JPS62145874A (ja) | 1985-12-20 | 1985-12-20 | 化合物半導体装置の保護ダイオ−ド |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62145874A true JPS62145874A (ja) | 1987-06-29 |
Family
ID=17728664
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28832185A Pending JPS62145874A (ja) | 1985-12-20 | 1985-12-20 | 化合物半導体装置の保護ダイオ−ド |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62145874A (ja) |
-
1985
- 1985-12-20 JP JP28832185A patent/JPS62145874A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6307223B1 (en) | Complementary junction field effect transistors | |
US7759759B2 (en) | Integrated circuit including a high voltage bipolar device and low voltage devices | |
US5016066A (en) | Vertical power MOSFET having high withstand voltage and high switching speed | |
US4636823A (en) | Vertical Schottky barrier gate field-effect transistor in GaAs/GaAlAs | |
US5296409A (en) | Method of making n-channel and p-channel junction field-effect transistors and CMOS transistors using a CMOS or bipolar/CMOS process | |
US5014108A (en) | MESFET for dielectrically isolated integrated circuits | |
JPS62145874A (ja) | 化合物半導体装置の保護ダイオ−ド | |
JP2926969B2 (ja) | Mis型電界効果トランジスタを有する半導体装置 | |
US4673965A (en) | Uses for buried contacts in integrated circuits | |
US5389807A (en) | Field effect transistor | |
JPS62145873A (ja) | 化合物半導体装置の保護ダイオ−ド | |
JPS62145877A (ja) | 化合物半導体装置の保護ダイオ−ド | |
JPS63128764A (ja) | 半導体装置 | |
KR970053039A (ko) | 반도체 소자와 그의 제조방법 | |
JPS63128765A (ja) | 半導体装置 | |
JPS62145875A (ja) | 化合物半導体装置の保護ダイオ−ド | |
JPS62120083A (ja) | 化合物半導体装置の保護ダイオ−ド | |
US5942772A (en) | Semiconductor device and method of manufacturing the same | |
JPS63128766A (ja) | 半導体装置の製造方法 | |
JPS62242370A (ja) | 半導体装置の保護ダイオ−ド | |
JPS62165977A (ja) | 化合物半導体装置 | |
US20020149038A1 (en) | Semiconductor device | |
JPS62145876A (ja) | 化合物半導体装置の保護ダイオ−ド | |
JPS62299087A (ja) | 半導体装置の保護ダイオ−ド | |
JPS62298184A (ja) | 半導体装置の保護ダイオ−ド |