JPH0719782B2 - 半導体装置の保護ダイオ−ド - Google Patents

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、半導体装置の耐サージ性を高めるために、半
導体装置と一緒に形成する保護ダイオードに関するもの
である。

（ロ）従来の技術 半導体装置、例えば化合物半導体におけるガリウム−ヒ
素電界効果トランジスタ（以下GaAsMESFETという。）
は、低雑音、高利得など優れた特性をもつマイクロ波帯
増幅素子として実用化が盛んにすすめられている。しか
しながら、GaAsMESFETはゲートがショットキ接合のため
ゲート・ソース間、ゲート・ドレイン間にサージエネル
ギが加わった場合に、ショットキ接合部が破壊されやす
い。従って最近ではGaAsを用いてGaAsMESFETと保護ダイ
オードをモノリシック集積化するなどの対策がなされて
いる。（例えば信学技報SSD82-132.75頁乃至79頁が詳し
い。） ところで前述した保護ダイオード（31）としては一般に
第５図に示す如く、GaAs基板（32）にイオン注入等で形
成されたＮ型の拡散領域（33）と、前記Ｎ型の拡散領域
（33）の一部と接合するように形成されたP⁺型の拡散領
域（34）とにより構成され、GaAsMESFETのゲート・ソー
ス間に接続された形でモノリシック集積化されていた。

（ハ）発明が解決しようとする問題点 斯上の如き構成の保護ダイオード（31）に於いて、P⁺Ｎ
接合のうちP⁺の拡散領域（34）の底面の一部をＮ型の拡
散領域（33）で形成されている部分の面積が大きいため
に寄生容量が増加し雑音指数（NF）を大幅に劣化させる
原因となっていた。

また斯上の如き構成の保護ダイオード（31）に於いて、
サージを良好に吸収するためには、第４図（ロ）に示す
如く、P⁺Ｎ接合を長く広くとり、ダイオードを多数並列
に接続する必要が生じる。従って、この保護ダイオード
（21）のチップに占める割合が大きくなり、チップ面積
を増大させる問題点を有していた。

（ニ）問題点を解決するための手段 本発明は上述した問題点に鑑みてなされ、半導体基板
（２）の電流通路（６）（８）に挿入される半導体装置
の保護ダイオード（１）に於いて、前記保護ダイオード
（１）は前記半導体基板（２）内に形成される一導電型
の第１の拡散領域（３）と、該第１の拡散領域（３）上
を通過しショットキ接合される第１の電極（４）と、該
第１の電極（４）の両側に位置する前記第１の拡散領域
（３）（３）と夫々オーミック接合する第２の電極
（５）（５）とにより構成され、前記第１の電極（４）
を前記電流通路（６）（８）に挿入することで解決する
ものである。

（ホ）作用 第１図（イ）・第１図（ロ）に示す如く、前記第１の拡
散領域（３）上を通過しショットキ接合される第１の電
極（４）と、該第１の電極（４）の両側に位置する前記
第１の拡散領域（３）（３）と夫々オーミック接合する
第２の電極（５）（５）を形成すると、第１の電極
（４）の両側の第２の電極（５）（５）でサージを吸収
することができるため、サージ吸収能力を約２倍にでき
る。

更に電流通路（６）（８）間に保護ダイオード（１）が
配置されているため、サージの流込み経路が多数形成配
置でき、サージ吸収のチャンスが多くできる。

（ヘ）実施例 以下に本発明の実施例を図面を参照しながら説明する。
ここでは化合物半導体装置を例として説明する。第１図
（イ）・第１図（ロ）は本発明による保護ダイオード
（１）の一実施例であり、第２図は例えばGaAsMESFETに
前記保護ダイオード（１）を使用した時の半導体装置の
概略図である。

第１図（イ）・第１図（ロ）に示す如く、少なくとも化
合物半導体基板（２）、例えば半絶縁性のGaAs基板
（２）に形成されるＮ型の第１の拡散領域（３）があ
る。

ここではGaAs基板（２）上に例えばCVD法等を用いてシ
リコン酸化膜を約5000Å被覆し、Ｎ型の第１の拡散領域
（３）に対応するシリコン酸化膜を開口し、シリコンイ
オン（Si⁺）をドーズ量５×10¹³cm^-2、加速電圧360KeV
の条件で注入し、Ｎ型の第１の拡散領域（３）を形成す
る。

次に前記Ｎ型の第１の拡散領域（３）の中央を横ぎって
ショットキ接合する第１の電極（４）と、第１の電極
（４）の両側で前記第１の拡散領域（３）の両側でオー
ミック接合する第２の電極（５）（５）とがある。

ここで前記Ｎ型の第１の拡散領域（３）と、このＮ型の
第１の拡散領域（３）の中央でショットキ接合する第１
の電極（４）と、前記第１の拡散領域（３）とオーミッ
ク接合する第２の電極（５）（５）とによりショットキ
・バリア・ダイオードが形成され、前記GaAsMESFETのゲ
ート電極の保護ダイオード（１）として第３図（イ）の
如く構成され、前記GaAs基板（２）上にシリコン酸化膜
を被覆し直し、前記ショットキ接合部に対応する領域の
シリコン酸化膜を除去し、開口部にチタン、白金および
金等の中の１つまたはそのいくつかを組合せて蒸着しシ
ョットキ接合部を形成する。

また前記第１の電極（４）はゲート（８）とゲートパッ
ド（６）間に接続され、前記第２の電極（５）（５）は
２つともソース（７）に接続されている。

本発明の第１の特徴とするところは前記第１の電極の両
側に２つの第２の電極を形成する点にある。この構成に
より寄生容量の発生する第１の電極面積を増すことなく
サージ吸収能力を約２倍にすることができる。

第２の特徴とするところは前記ダイオード（１）を前記
電流通路間に挿入することにある。前記第１の電極
（４）は第１の拡散領域（３）とショットキ接合されて
おり、かつゲート（８）とゲートパッド（６）間に接続
してある。従ってゲートパッド（６）からサージ電流が
ゲート（８）に向かって流れてゆく時に第１電極（４）
の一部より前記ダイオード（１）内に流れこみ、前記第
２の電極（５）を介してソース（７）に流れる。一方第
４図（イ）に於いて、ダイオード（21）がサージを吸収
できない時はゲート電極を破壊してしまうが、第３図に
示す如く多数のダイオード（21）…（21）が並列に接続
されているために前段のダイオード（21）がサージを吸
収しなくても、次段のダイオード（21）がサージを吸収
するように形成されている。従って電流が流れる経路が
長くなりサージの吸収のチャンスが多くなる。

（ト）発明の効果 本発明は以上の説明からも明らかな如く、保護ダイオー
ド（１）において直線状のショットキ電極（４）の両側
にオーミック電極（５）（５）が形成されているため寄
生容量を増すことなくサージ吸収能力を約２倍にでき
る。更には電流通路（６）（８）間に形成されるためサ
ージの流れ込み経路が多数形成できるために、サージ吸
収のチャスンが多い保護ダイオードを形成できる。

【図面の簡単な説明】

第１図（イ）は本発明の一実施例である保護ダイオード
の平面図、第１図（ロ）は第１図（イ）におけるX-X′
線の断面図、第２図は本発明の一実施例である保護ダイ
オードをGaAsMESFETに使用した時の概略図、第３図は本
発明の保護ダイオードを使用した時の接続概略図、第４
図はGaAsMESFETに使用した時の従来の保護ダイオードの
接続概略図、第５図は従来の保護ダイオードの断面図で
ある。 （１）は保護ダイオード、（２）は半導体基板、（３）
は第１の拡散領域、（４）は第１の電極、（５）は第２
の電極、（６）はゲートパッド、（７）はソース、
（８）はゲートである。

Claims (1)

【特許請求の範囲】
1. 【請求項１】半絶縁性の半導体基板と、前記基板の表面
   に形成したゲート電極と、前記基板の表面に形成した拡
   散領域と、前記拡散領域の表面をショットキー接触しな
   がら横断し前記ゲート電極とゲートパッドとの間を連結
   する第１の電極と、前記第１の電極を挟むようにその両
   側に位置し、前記拡散領域とオーミックコンタクトする
   第２の電極とを具備し、且つ前記第２の電極は互いに電
   気的に接続されていることを特徴とする半導体装置の保
   護ダイオード。