JPH0648839Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0648839Y2 JPH0648839Y2 JP19474886U JP19474886U JPH0648839Y2 JP H0648839 Y2 JPH0648839 Y2 JP H0648839Y2 JP 19474886 U JP19474886 U JP 19474886U JP 19474886 U JP19474886 U JP 19474886U JP H0648839 Y2 JPH0648839 Y2 JP H0648839Y2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion region
- region
- diode
- shallow
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【考案の詳細な説明】 （イ）産業上の利用分野 本考案はトランジスタの耐サージを高めるために、トラ
ンジスタと保護ダイオードとを備えた半導体装置に関す
るものである。
ンジスタと保護ダイオードとを備えた半導体装置に関す
るものである。
（ロ）従来の技術 例えば化合物半導体装置に於いて、ガリウム−ヒ素電界
効果トランジスタ（以下GaAs MESFETという。）は、低
雑音・高利得など優れた特性をもつマイクロ波帯増幅素
子として実用化が盛んにすすめられている。しかしなが
ら、GaAs MESFETはゲートがショットキ接合のためゲー
ト・ソース間、ゲート・ドレイン間にサージエネルギが
加わった場合に、ショットキ接合部が破壊されやすい性
質を有していた。従って最近ではGaAsを用いてGaAs MES
FETと保護ダイオードをモノリシック集積化するなどの
対策がなされている（例えば信学技報SSD82−132.75頁
乃至79頁が詳しい。） ところで前述した保護ダイオード（31）としては第２図
に示すものがあり、GaAs基板（32）にイオン注入等で形
成されたＮ型の拡散領域（33）と、前記Ｎ型の拡散領域
（33）の一部と接合するように形成されたP+型の拡散領
域（34）とにより構成され、GaAs MESFETのゲート・ソ
ース間に接続された形でモノリシック集積化されてい
た。
効果トランジスタ（以下GaAs MESFETという。）は、低
雑音・高利得など優れた特性をもつマイクロ波帯増幅素
子として実用化が盛んにすすめられている。しかしなが
ら、GaAs MESFETはゲートがショットキ接合のためゲー
ト・ソース間、ゲート・ドレイン間にサージエネルギが
加わった場合に、ショットキ接合部が破壊されやすい性
質を有していた。従って最近ではGaAsを用いてGaAs MES
FETと保護ダイオードをモノリシック集積化するなどの
対策がなされている（例えば信学技報SSD82−132.75頁
乃至79頁が詳しい。） ところで前述した保護ダイオード（31）としては第２図
に示すものがあり、GaAs基板（32）にイオン注入等で形
成されたＮ型の拡散領域（33）と、前記Ｎ型の拡散領域
（33）の一部と接合するように形成されたP+型の拡散領
域（34）とにより構成され、GaAs MESFETのゲート・ソ
ース間に接続された形でモノリシック集積化されてい
た。
（ハ）考案が解決しようとする問題点 斯上の如き構成の保護ダイオード（31）に於いて、P+N
接合のうちP+の拡散領域（34）の底面の一部とＮ型の拡
散領域（33）で形成されている部分の面積が大きいため
に寄生容量が増加し雑音指数（NF）を大幅に劣化させる
原因となっていた。
接合のうちP+の拡散領域（34）の底面の一部とＮ型の拡
散領域（33）で形成されている部分の面積が大きいため
に寄生容量が増加し雑音指数（NF）を大幅に劣化させる
原因となっていた。
そのために保護ダイオード（31）が動作時にピンチオフ
すれば発生する容量は殆どゼロとなる点に着目し、保護
ダイオード（31）をトランジスタの動作時にピンチオフ
させた。
すれば発生する容量は殆どゼロとなる点に着目し、保護
ダイオード（31）をトランジスタの動作時にピンチオフ
させた。
ここでトランジスタの動作時のバイアス電圧でピンチオ
フするためには空乏層の広がる拡散領域の濃度を薄くす
るか、拡散の深さを浅くしなければならない。
フするためには空乏層の広がる拡散領域の濃度を薄くす
るか、拡散の深さを浅くしなければならない。
しかし濃度を薄くすると容量が少なくなってしまうた
め、サージ吸収に必要なだけの容量を確保するにはダイ
オードのパターン面積を大きくする必要があった。また
濃度を薄くしないで拡散深さを浅くした場合、たとえば
イオン注入した後活性化アニールで拡散領域を形成する
と注入イオンの活性化が非常に困難である。
め、サージ吸収に必要なだけの容量を確保するにはダイ
オードのパターン面積を大きくする必要があった。また
濃度を薄くしないで拡散深さを浅くした場合、たとえば
イオン注入した後活性化アニールで拡散領域を形成する
と注入イオンの活性化が非常に困難である。
またGaAs MESFETのチャンネル領域形成と、保護ダイオ
ードの拡散領域とは別々に形成してあるため工程が長く
歩留り等が悪い欠点を有していた。
ードの拡散領域とは別々に形成してあるため工程が長く
歩留り等が悪い欠点を有していた。
（ニ）問題点を解決するための手段 本考案は上述した問題点に鑑みてなされ、半導体基板
（１）に形成される一導電型で底部に段差を有する第１
の拡散領域（２）と、前記第１の拡散領域（２）の浅い
領域（３）上に設けられたショットキ電極（５）と、前
記第１の拡散領域（２）の深い領域（４）に設けられた
トランジスタ（９）とを備え、前記トランジスタ（９）
の動作時に於いて前記ショットキ電極（５）と前記第１
の拡散領域（３）で形成される保護ダイオード（10）が
ピンチオフすることで解決するものである。
（１）に形成される一導電型で底部に段差を有する第１
の拡散領域（２）と、前記第１の拡散領域（２）の浅い
領域（３）上に設けられたショットキ電極（５）と、前
記第１の拡散領域（２）の深い領域（４）に設けられた
トランジスタ（９）とを備え、前記トランジスタ（９）
の動作時に於いて前記ショットキ電極（５）と前記第１
の拡散領域（３）で形成される保護ダイオード（10）が
ピンチオフすることで解決するものである。
（ホ）作用 本考案は底部に段差を有する第１の拡散領域（２）を形
成する際に、少なくとも浅い領域（３）に所定の厚さの
絶縁膜を介してイオン注入を行うことで形成される。
成する際に、少なくとも浅い領域（３）に所定の厚さの
絶縁膜を介してイオン注入を行うことで形成される。
従って第４図に示す如く濃度が濃く深さの浅いプロファ
イルとし、良好にピンチオフすることができる。一方深
い領域（４）は通常のトランジスタが形成する際の深さ
であるため従来通り良好にトランジスタを動作させるこ
とができる。
イルとし、良好にピンチオフすることができる。一方深
い領域（４）は通常のトランジスタが形成する際の深さ
であるため従来通り良好にトランジスタを動作させるこ
とができる。
また空乏層の広がる領域の濃度が濃いためにサージ吸収
に必要な容量を確保するためにもそれほど大きなパター
ン面積を必要としない。
に必要な容量を確保するためにもそれほど大きなパター
ン面積を必要としない。
（ヘ）実施例 以下に本考案の実施例を図面を参照しながら化合物半導
体装置を例として説明する。
体装置を例として説明する。
先ず第１図に示す如く、少なくとも化合物半導体基板
（１）、例えば半絶縁性のGaAs基板（１）に形成される
Ｎ型の底部に段差を有する第１の拡散領域（２）があ
る。
（１）、例えば半絶縁性のGaAs基板（１）に形成される
Ｎ型の底部に段差を有する第１の拡散領域（２）があ
る。
ここではGaAs基板（１）上に例えばCVD法等を用いてシ
リコン酸化膜を約5000Åの厚さに被覆し、Ｎ型の第１の
拡散領域（２）の浅い領域（３）以外に対応するシリコ
ン酸化膜を蝕刻して開口し、また浅い領域（３）上に29
00Åに蝕刻しシリコンイオン（Si+）をドース量３×10
12cm-2、加速電圧150KeVの条件で注入し底部に段差を有
するＮ型の第１の拡散領域（２）を形成する。また基板
（１）の露出している領域はイオン注入で深い領域
（４）が形成される。
リコン酸化膜を約5000Åの厚さに被覆し、Ｎ型の第１の
拡散領域（２）の浅い領域（３）以外に対応するシリコ
ン酸化膜を蝕刻して開口し、また浅い領域（３）上に29
00Åに蝕刻しシリコンイオン（Si+）をドース量３×10
12cm-2、加速電圧150KeVの条件で注入し底部に段差を有
するＮ型の第１の拡散領域（２）を形成する。また基板
（１）の露出している領域はイオン注入で深い領域
（４）が形成される。
次に前記Ｎ型の第１の拡散領域（２）上に形成されるシ
ョットキ電極（５）、ゲート・ソース、ドレイン電極
（６）（７）（８）がある。
ョットキ電極（５）、ゲート・ソース、ドレイン電極
（６）（７）（８）がある。
ここでは前記GaAs基板（１）上の前記ショットキ電極
（５）に対応する領域のシリコン酸化膜を除去し、開口
部にチタン、白金、および金等の中の１つまたはそのい
くつかを組合せて蒸着しショットキ接合部（５）を形成
する。
（５）に対応する領域のシリコン酸化膜を除去し、開口
部にチタン、白金、および金等の中の１つまたはそのい
くつかを組合せて蒸着しショットキ接合部（５）を形成
する。
また第３図に示す等価回路図の如く前記ソース電極
（７）はGaAs FET（９）のソース電極および浅い領域
（３）と電気的に接続され、前記ショットキ電極（５）
はゲート電極（６）と電気的に接続されている。一方ゲ
ート電極（６）はチャンネル領域（４）とショットキ接
合されソースおよびドレイン電極（７）（８）はチャン
ネル領域（４）にオーミック接続されている。そしてこ
の場合ドレイン電流IDが10mAの時ゲート電圧VGSは−1.5
Vである。
（７）はGaAs FET（９）のソース電極および浅い領域
（３）と電気的に接続され、前記ショットキ電極（５）
はゲート電極（６）と電気的に接続されている。一方ゲ
ート電極（６）はチャンネル領域（４）とショットキ接
合されソースおよびドレイン電極（７）（８）はチャン
ネル領域（４）にオーミック接続されている。そしてこ
の場合ドレイン電流IDが10mAの時ゲート電圧VGSは−1.5
Vである。
本構成は本考案の特徴とするところであり底部に段差を
有する第１の拡散領域（２）の浅い領域（３）に形成さ
れるダイオード（10）と、深い領域（４）に形成さける
電界効果トランジスタ（９）にある。
有する第１の拡散領域（２）の浅い領域（３）に形成さ
れるダイオード（10）と、深い領域（４）に形成さける
電界効果トランジスタ（９）にある。
つまり第１の拡散領域（２）の浅い領域（３）に形成さ
れたダイオード（10）は濃度が濃く、深さの浅いプロフ
ァイルであるために良好にピンチオフをすることができ
る。
れたダイオード（10）は濃度が濃く、深さの浅いプロフ
ァイルであるために良好にピンチオフをすることができ
る。
つまり電界効果トランジスタ（９）の動作の際は前記ダ
イオード（10）がピンチオフしているためにダイオード
（10）の発生する容量は殆どゼロ（ここでは数十fF）と
なり雑音指数（NF）を改善できる。
イオード（10）がピンチオフしているためにダイオード
（10）の発生する容量は殆どゼロ（ここでは数十fF）と
なり雑音指数（NF）を改善できる。
一方電界効果トランジスタ（９）が停止している時サー
ジが入ると前記ダイオード（10）に内在するコンデンサ
（ここでは数pF）によってサージを吸収することができ
る。サージは電圧の値は非常に高い値を示すがパルス幅
が非常に短いためエネルギーとしては非常に少ない。従
って良好にサージを前記コンデンサによって吸収させる
ことができる。
ジが入ると前記ダイオード（10）に内在するコンデンサ
（ここでは数pF）によってサージを吸収することができ
る。サージは電圧の値は非常に高い値を示すがパルス幅
が非常に短いためエネルギーとしては非常に少ない。従
って良好にサージを前記コンデンサによって吸収させる
ことができる。
また本考案のダイオード（10）の形成される第１の拡散
領域（３）は、その形成過程において絶縁膜を介してイ
オン注入を行うことにより最終的に得られるプロファイ
ルは第４図に示す如く濃度が濃く浅いものとなっている
ため、サージ吸収に必要な容量を確保するためにそれほ
ど大きなパターン面積を必要とせず、更には浅い領域
（３）と深い領域（４）は夫々の絶縁膜の厚さの制御に
よって一度に形成できるので製造工程を簡略化できる。
領域（３）は、その形成過程において絶縁膜を介してイ
オン注入を行うことにより最終的に得られるプロファイ
ルは第４図に示す如く濃度が濃く浅いものとなっている
ため、サージ吸収に必要な容量を確保するためにそれほ
ど大きなパターン面積を必要とせず、更には浅い領域
（３）と深い領域（４）は夫々の絶縁膜の厚さの制御に
よって一度に形成できるので製造工程を簡略化できる。
またダイオードと電界効果トランジスタの拡散行程が同
一であるため行程変動による濃度バラツキが同じように
ばらつく。そのため例えば濃度が行程変動により高くな
った時電界効果トランジスタのサージ耐量が小さくなっ
た分ダイオードのサージ吸収能力が大きくなりトータル
としてはサージ耐量に変化はなく、逆に濃度が低くなっ
た時電界効果トランジスタのgmが減るがダイオードの容
量が減るため、PG、NFの特性に影響はなくなり行程変動
によるサージ耐量、PG、NFの特性の変動がない構造とな
っている。
一であるため行程変動による濃度バラツキが同じように
ばらつく。そのため例えば濃度が行程変動により高くな
った時電界効果トランジスタのサージ耐量が小さくなっ
た分ダイオードのサージ吸収能力が大きくなりトータル
としてはサージ耐量に変化はなく、逆に濃度が低くなっ
た時電界効果トランジスタのgmが減るがダイオードの容
量が減るため、PG、NFの特性に影響はなくなり行程変動
によるサージ耐量、PG、NFの特性の変動がない構造とな
っている。
（ト）考案の効果 以上の説明からも明らかな如く電界効果トランジスタ
（９）の動作時はダイオード（10）をピンチオフしてお
く。従ってダイオード（10）の発生する容量は殆どゼロ
となり雑音指数（NF）を低減できる。
（９）の動作時はダイオード（10）をピンチオフしてお
く。従ってダイオード（10）の発生する容量は殆どゼロ
となり雑音指数（NF）を低減できる。
一方前記電界効果トランジスタ（９）が動作してない時
のサージはダイオード（10）に内在するコンデンサによ
り良好にサージを吸収することができる。
のサージはダイオード（10）に内在するコンデンサによ
り良好にサージを吸収することができる。
またダイオード（10）の形成される第１の拡散領域
（３）上には絶縁膜が形成され、この絶縁膜を通したイ
オン注入により形成できるため、不純物濃度が濃く拡散
深さの浅いプロファイルとなりダイオード（10）のパタ
ーン面積を小さくできる。
（３）上には絶縁膜が形成され、この絶縁膜を通したイ
オン注入により形成できるため、不純物濃度が濃く拡散
深さの浅いプロファイルとなりダイオード（10）のパタ
ーン面積を小さくできる。
更には第１の拡散領域（２）の浅い領域、深い領域
（３）（４）を同一の工程で形成できるため、製造工程
を簡略化できる。
（３）（４）を同一の工程で形成できるため、製造工程
を簡略化できる。
第１図は本考案の実施例であり半導体装置の断面図、第
２図は従来の半導体装置の断面図、第３図は第１図の半
導体装置の等価回路図、第４図は保護ダイオードの深さ
方向の理論上のキャリア濃度プロファイルである。 （１）は基板、（２）は第１の拡散領域、（３）は浅い
領域、（４）は深い領域、（５）はショットキ電極、
（６）はゲート電極、（７）はソース電極、（８）はド
レイン電極、（９）はGaAs FET、（10）はダイオードで
ある。
２図は従来の半導体装置の断面図、第３図は第１図の半
導体装置の等価回路図、第４図は保護ダイオードの深さ
方向の理論上のキャリア濃度プロファイルである。 （１）は基板、（２）は第１の拡散領域、（３）は浅い
領域、（４）は深い領域、（５）はショットキ電極、
（６）はゲート電極、（７）はソース電極、（８）はド
レイン電極、（９）はGaAs FET、（10）はダイオードで
ある。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/812
Claims (1)
- 【請求項１】半絶縁性の半導体基板と、前記半導体基板
の表面に形成した、拡散深さが浅い領域と深い領域とを
有する一導電型の第１の拡散領域と、前記第１の拡散領
域の浅い領域の表面にショットキー接触して保護ダイオ
ードを構成するショットキー電極と、前記第１の拡散領
域の深い領域の表面にショットキー接触し前記保護ダイ
オードのショットキー電極と電気的に接続される、MESF
ETを構成するゲート電極とを備え、前記ショットキー電
極から前記第１の拡散領域の底面までの距離が前記ゲー
ト電極から前記第１の拡散領域の底面までの距離に比べ
て小さいことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19474886U JPH0648839Y2 (ja) | 1986-12-18 | 1986-12-18 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19474886U JPH0648839Y2 (ja) | 1986-12-18 | 1986-12-18 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6398664U JPS6398664U (ja) | 1988-06-25 |
| JPH0648839Y2 true JPH0648839Y2 (ja) | 1994-12-12 |
Family
ID=31152007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19474886U Expired - Lifetime JPH0648839Y2 (ja) | 1986-12-18 | 1986-12-18 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0648839Y2 (ja) |
-
1986
- 1986-12-18 JP JP19474886U patent/JPH0648839Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6398664U (ja) | 1988-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5250826A (en) | Planar HBT-FET Device | |
| US4636822A (en) | GaAs short channel lightly doped drain MESFET structure and fabrication | |
| US6507051B1 (en) | Semiconductor integrated circuit device | |
| US5162877A (en) | Semiconductor integrated circuit device and method of producing same | |
| EP0305975B1 (en) | Compound semiconductor mesfet | |
| US4783688A (en) | Schottky barrier field effect transistors | |
| JP4194778B2 (ja) | 半導体デバイス、及びエンハンスメントモード半導体デバイスを製造する方法 | |
| US4771324A (en) | Heterojunction field effect device having an implanted region within a device channel | |
| US4675713A (en) | MOS transistor | |
| JP3075831B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JPH0648839Y2 (ja) | 半導体装置 | |
| US5670804A (en) | PN-junction gate FET | |
| JPH0648838Y2 (ja) | 半導体装置 | |
| JPH0213927B2 (ja) | ||
| JP2762919B2 (ja) | 半導体素子 | |
| JP2763025B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2679077B2 (ja) | 半導体装置およびその製造方法 | |
| JP3653652B2 (ja) | 半導体装置 | |
| JP3038720B2 (ja) | 電界効果トランジスタの製造方法 | |
| EP0276981A2 (en) | Semiconductor integrated circuit device and method of producing same | |
| JP2663480B2 (ja) | 半導体装置の製造方法 | |
| JPH05343435A (ja) | 半導体装置 | |
| JPH0648837Y2 (ja) | 半導体装置 | |
| EP0744774A2 (en) | Field effect transistor and method for producing same | |
| JPH07135219A (ja) | 電界効果トランジスタ |