JPS6245158A - シヨツトキ形半導体素子 - Google Patents

シヨツトキ形半導体素子

Info

Publication number
JPS6245158A
JPS6245158A JP60184106A JP18410685A JPS6245158A JP S6245158 A JPS6245158 A JP S6245158A JP 60184106 A JP60184106 A JP 60184106A JP 18410685 A JP18410685 A JP 18410685A JP S6245158 A JPS6245158 A JP S6245158A
Authority
JP
Japan
Prior art keywords
schottky
semi
insulating layer
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60184106A
Other languages
English (en)
Inventor
Hideaki Nakagome
英明 中込
Hideo Tanbara
丹原　日出夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60184106A priority Critical patent/JPS6245158A/ja
Publication of JPS6245158A publication Critical patent/JPS6245158A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05073—Single internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明はショットキ形半導体素子、特に、ガリウムーヒ
素半導体基板を用いたショットキ形ダ・イオードに適用
して効果のある技術に関するものである。
〔背景技術〕
化合物半導体、特にいわゆるＩｎ　−Ｖ族化合物半導体
のうち、ガリウムーヒ素（ＧａＡｓ）半導体は高速度化
が可能である等の特性により、たとえばマイク０波用半
導体素子として用いられている。
その中で、Ｇａ八へ半導体はマイクロ波用ショットキ形
ダイオードとして使用されることがｍｍ的に行われてい
る。
ところで、マイクロ波用ショノトギ形ダイオードはセラ
ミックパッケージ内に収容した半導体ベレットのショッ
トキ接合領域上に金（Ａｕ）綿をボンディングするため
、ショットキ接合領域」―にＴ−Ｊ、化ケイ素（ＳｉＯ
，）のパッシベーション層をＣＶＤ　（化学的気相成長
）法により形成し、そのパッシベーション層で囲まれた
ンヨノトキ接合部上にチタン／パラジウム／金（”ｌ”
　ｉ　／　Ｐ　ｄ　／　ＡＵ）またはチタン／白金／金
（Ｔｉ／Ｐｔ／Ａｕ）等のシシノトキ電極を形成するこ
とが行われる。
しかしながら、このようなショットキ電極構造では、シ
ョットキ接合上の電極に直接ワイヤボンディングするの
で、ボンディング時にショットキ接合部へのボンディン
グ応力の集中が生じ、特性の変動を起こしたり、ＧａＡ
ｓ基板面とＳｉ○。
バノシヘーション層面との段差に起因するＡｕａれを起
こしたりすることがあることを本発明者は見い出した。
また、ショットキ電極の径が小さいので、ワイヤボンデ
ィングの位置合わせが困難で、組立の歩留りが悪く、単
純に電極径を大きくしようとすれば浮遊容量の増加によ
る高周波特性の劣化をもたらすことも本発明者によって
見い出された。
なお、ＧａＡｓショットキ形ダイオードについては、電
波新聞社、昭和５５年７月３０日発行の［総合電子部品
ハンドブックＪＰ１８０−Ｐ］、８１に記載されている
。
〔発明の目的〕
本発明の目的は、特性変動を抑制し、（８軸性を向上さ
せることのできるショットキ形半導体素子技術を提供す
ることにある。
本発明の他の目的はワイヤボンディングの位置合わせが
容易で、組立歩留りを向上させることのできるショット
キ形半導体素子技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
〔発明の概要〕
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、次の通りである。
すなわち、半導体基板内の前記ショットキ接合部とは平
面方向に異なる位置に半絶縁層を形成し、この半絶縁層
の上には、前記ショットキ接合部に導通した電極を延在
させてボンディング部としてなることにより、ワイヤボ
ンディング時のボンディング応力のショットキ接合部へ
の集中による特性変動、信頼性の低下を起こすことを防
止でき、さらにはワイヤボンディング位置に余裕がある
ことによりボンディングが容易となり、組立歩留りが向
上する等の効果が得られるものである。
〔実施例〕
第１図は本発明の一実施例であるノヨ７）キ形半導体素
子の要部の断面図、第２図はその図式的平面図、第３図
はベレット全体の平面図、第４図はそのベレ／トを組み
込んだシジノトキ形ダイオードの断面図である。
本実施例のシ３ノトキ形ダイオードの半導体基板１はガ
リウムーヒ素（ＧａＡｓ）で作られた化合物半導体より
なる。この半導体基板１は一ト側からＮ’ｌの基板１ａ
およびＮ形の１ビタギシヤルｊ巧１ｂよりなる。
第１図に示すように、前記半導体基板ｌのエピタキシャ
ル層１ｂの上には、たとえばＳｉｎｇ等のＣＶＤ膜２が
形成され、また咳ＣｖＤ膜２のショットキ接合上域には
孔あけをした後に、たとえばチタン／パラジウム／金（
Ｔｉ／Ｐｄ／Ａｕ）またはチタン／白金／金（Ｔｉ／Ｐ
ｔ／Ａｕ）あるいはチタン／モリブデン／金（Ｔｉ／Ｐ
ｄ／Ａｕ）の如き材料よりなる電極３が蒸着等で形成さ
れている。
この電極３はショットキ接合部４からＣＶ　Ｄ　ＩＩＧ
Ｉ２に沿って水平方向に異なる位置すなわちワイヤ６の
ボンディングのためのボンディング部５まで延在してい
る。第２図に示すように、電極３におけるショットキ接
合部４は浮遊容量の増大を１ｒｌｌ制するためできるだ
け小さい面積に作られているが、ボンディング部５はワ
イヤ６のボンディングの位置合わせを容易にするよう比
較的大きい面積を有している。
一方、前記電極３のボンディング部５の下方における半
導体基板１のエピタキシャル層ｌｂ内には、該ボンディ
ング部５の寸法よりもやや大きい面積を持つ半絶縁Ｎ７
が四角形状に形成されている。この半絶縁層７はたとえ
ば水素（Ｈｏ）またはボロン（Ｂ゛）もしくは酸素（Ｏ
゛）等の選択的イオン打込みを行うことにより形成する
。すなわち、半導体基板１のエピタキシャルＩ’Ｗ１ｂ
はＧａＡＳで作られているので、このエピタキシャル層
１ｂのＧａＡｓ中に水素またはボロンもしくは酸素の如
き選択的イオン打込みを行うことにより、ＧａＡｓは容
易に半絶縁性となり、所定の半絶縁層７を形成できるも
のである。半絶縁層７はワイヤボンディング部５の下方
の浮遊容量を小さく！用制できる。
前記したような電極３および半絶縁層７は第３図に示す
ように１個のペレット８上に通常は複数個たとえば４個
形成され、これらのうちのいずれか１つのボンディング
部５にワイヤ６をボンディングするよう構成されている
。なお、ペレット８の周囲には、半導体基板ｌ上にＣＶ
Ｄ膜２を形成していないスクライブグリッド領域９が設
けられている。
このようなペレット８を半導体素子の一例であるショッ
トキ形ダイオードとして組み立てる場合について第４図
に関して説明すると、まず半導体基板ｌよりなるペレッ
ト８は、たとえばセラミックの如き材料の筒体ｌＯ内に
おいて、コバールで作られた底板１１上に銅（Ｃｕ）の
如きベース１２を介して接合される。
次いで、たとえば金で作られたワイヤ６を電極３のボン
ディング部５上に熱圧着等でボンディングし、また該ワ
イヤ６の両端は筒体ｌＯの上端面に位置させ、これらの
両端はたとえばコバールのキヤ・ノブ１３と筒体ｌＯの
上端面との間に金／錫（Ａｕ／Ｓｎ）の如き接合材１４
で固着する。それにより、半導体素子の組立、パッケー
ジ封止が完了する。
次に、本実施例の半導体素子の製造過程について順次説
明する。
まず、ウェハとして形成された単結晶ＧａＡｓの半導体
基ｖｉ１のＮ゛形基板ｌａ上にＧａＡ、ｓのＮ形エピタ
キシャル層１ｂを気相成長させる。
その後、前記エピタキシャル層１ｂ上に第１回目のＣＶ
Ｄ膜２を形成し、その上にフォトレジスト処理を行う。
次いで、ワイヤボンディング位置に相当する部位におけ
るエピタキシャル層ｌｂ中に、たとえばＨｏまたはＢ゛
もしくは０゛の選択的イオン打込みを行って半絶縁層７
を形成する。この時、第１回目のＣＶＤ膜２をマスクと
して使用することにより、半絶縁層７を容易に形成でき
る。
さらに、アニール処理を施した後、あるいはアニール処
理を行うことなく、第２回目のＣＶＤ膜２を形成し、ま
た第２回目のフォトレジスト処理を行いショットキ接合
部４を形成する。
続いて、たとえばＴ　ｉ　／　ｐ　ｄ　／　Ａ　ｕを蒸
着した後、第３回目のフォトレジスト処理を行い電極３
をンヨノ［・キ接合部４からボンディング部５にかけて
形成する。
次に、ウェハに真空シンター処理を施した後、該ウェハ
の裏面研削、さらにはウェハ裏面への電橿層の蒸着を行
う。この裏面電極材料としては、たとえばＡ　ｕ　／　
Ｐ　ｂ　／　Ａ　ｕ　Ｇ　ｅ　Ｎ　ｉまたはＡｕ／Ｍ　
ｏ　／　Ａ　ｕ　／　Ｎ　ｉ　／　Ａ　ｕ　Ｇ　ｅを用
いることができス その後、ウェハをスクライブしてペレット８に分割し、
前記の如くボンディング部５へのワイヤ６のボンディン
グおよびパッケージ封止を行うことにより、半導体素子
の製造が完了する。
〔効果〕
（１）、半導体基板内の前記ショットキ接合部とは平面
方向に異なる位置に半絶縁層を形成し、この半絶縁層の
上には、前記ショットキ接合部に導通した電極を延在さ
せてボンディング部としてなることにより、ワイヤボン
ディングをショットキ接合部とは異なる位置における電
極上にボンディングできるので、ショットキ接合部への
ボンディング応力の集中がなく、特性変動や特性不良を
防止し、信転性を向上させることができる。
（２）、前記（１１により、電極のワイヤボンディング
部を大きくとることができるので、ボンディング時の位
置合わせが容易で、歩留りを向上させることができる。
（３）、前記＋１１．　＋２１により、ショットキ接合
部は小さくできるので浮遊容量が減少する上に、ボンデ
ィング部の下方における基板材料中に半絶縁層が形成さ
れることにより、ボンディング部を大きくとっても該ボ
ンディング部における浮遊容量の増大も防止できる。
（４）、前記＋１１．　＋２１により、ショットキ形半
導体素子の製造を短時間で効率良く行うことができ、組
立歩留りも向上する。
（５）、半導体基板がＧａＡｓであることにより、半絶
縁層の形成を容易に行うことができ、高信顛度の半導体
素子を得ることができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
たとえば、基板材料としてＧ　ａ　Ａ　ｓ以外に、イ；
Ｉジウム／リン（Ｉｎ／Ｐ）の如き他のｍ−ｖ化合物半
導体材料を使用することもできる。
〔利用分野〕
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるマイクロ波形ＧａＡ
ｓショットキダイオードに適用した場合について説明し
たが、それに限定されるものではなく、たとえば、ダイ
オード以外によるショットキ接合を用いる半導体素子に
広く適用できる。
【図面の簡単な説明】
第１図は本発明の一実施例であるショットキ形半導体素
子の要部の断面図、 第２図はその図式的平面図、 第３図はペレット全体の平面図、 第４図はそのペレットを組み込んだショットキ形ダイオ
ードの断面図である。 １・・・半導体基板、ｌａ・・・Ｎ゛形のＧａＡｓ１板
、ｌｂ・・・エピタキシャル層、２・・・ＣＶＤ膜、３
・・・電極、４・・・ショットキ接合部、５・・・ボン
ディング部、６・・・ワイヤ、７・・・半絶縁層、８・
・・ペレット、９・・・スクライブグリッド領域、４１
０・・・筒体、１１・・・［４Ｌ　１．２・・・ベース
、１３・・・キャップ、１４・・・接合材。 第　　１　　　図 第　　２　　図

Claims (1)

  1. 【特許請求の範囲】 １、ショットキ接合部を形成した半導体基板よりなるシ
    ョットキ形半導体素子であって、半導体基板内の前記シ
    ョットキ接合部とは平面方向に異なる位置に半絶縁層を
    形成し、この半絶縁層の上には、前記ショットキ接合部
    に導通した電極を延在させてボンディング部としてなる
    ショットキ形半導体素子。 ２、前記半絶縁層が水素またはボロンもしくは酸素の選
    択的イオン打込みにより形成されることを特徴とする特
    許請求の範囲第１項記載のショットキ形半導体素子。 ３、前記半導体基板がIII−Ｖ族化合物半導体基板であ
    ることを特徴とする特許請求の範囲第１項記載のショッ
    トキ形半導体素子。 ４、前記半導体基板がガリウム−ヒ素半導体基板である
    ことを特徴とする特許請求の範囲第３項記載のショット
    キ形半導体素子。
JP60184106A 1985-08-23 1985-08-23 シヨツトキ形半導体素子 Pending JPS6245158A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60184106A JPS6245158A (ja) 1985-08-23 1985-08-23 シヨツトキ形半導体素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60184106A JPS6245158A (ja) 1985-08-23 1985-08-23 シヨツトキ形半導体素子

Publications (1)

Publication Number Publication Date
JPS6245158A true JPS6245158A (ja) 1987-02-27

Family

ID=16147495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60184106A Pending JPS6245158A (ja) 1985-08-23 1985-08-23 シヨツトキ形半導体素子

Country Status (1)

Country Link
JP (1) JPS6245158A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0494753U (ja) * 1991-01-16 1992-08-17

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0494753U (ja) * 1991-01-16 1992-08-17

Similar Documents

Publication Publication Date Title
US6794685B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
TW201539579A (zh) 半導體裝置
JPH07193070A (ja) 化合物半導体装置
JP2003077930A (ja) 半導体装置及びその製造方法
JPS6245158A (ja) シヨツトキ形半導体素子
US4238763A (en) Solid state microwave devices with small active contact and large passive contact
US8013452B2 (en) Wire-bonded semiconductor component with reinforced inner connection metallization
TWI284419B (en) Schottky barrier diode and process
KR100612186B1 (ko) 쇼트키 배리어 다이오드 및 그 제조 방법
KR0169471B1 (ko) 바이폴라 범프 트랜지스터 및 그 제조 방법
KR100612187B1 (ko) 쇼트키 배리어 다이오드의 제조 방법
JP2003046094A (ja) ショットキーバリアダイオードおよびその製造方法
CN100470845C (zh) 肖特基势垒二极管及其制造方法
JPS6412105B2 (ja)
JPS6245172A (ja) シヨツトキ形半導体素子
JPH036817A (ja) 半導体素子の多層電極の製造方法
JPH03253084A (ja) ガンダイオード
JPS6394639A (ja) 半導体装置の製造方法
JPS59204271A (ja) 半導体装置の製造方法
JPS6252962A (ja) 半導体装置
JPS60177672A (ja) ヘテロ接合バイポ−ラ半導体装置
JPS60200570A (ja) 電子装置
JPS6173385A (ja) 半導体素子の製造方法
JPS63314873A (ja) ＧａＡｓバラクタダイオ−ド
JPS60134427A (ja) 半導体装置