WO1986003364A1 - Multi-layer substrate for printed circuit - Google Patents
Multi-layer substrate for printed circuit Download PDFInfo
- Publication number
- WO1986003364A1 WO1986003364A1 PCT/JP1985/000660 JP8500660W WO8603364A1 WO 1986003364 A1 WO1986003364 A1 WO 1986003364A1 JP 8500660 W JP8500660 W JP 8500660W WO 8603364 A1 WO8603364 A1 WO 8603364A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- pattern
- remodeling
- printed circuit
- circuit board
- bonding pad
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
- H05K1/0292—Programmable, customizable or modifiable circuits having a modifiable lay-out, i.e. adapted for engineering changes or repair
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09627—Special connections between adjacent vias, not for grounding vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
Definitions
- the present invention relates to a multilayer printed circuit board on which a plurality of integrated circuits and the like are mounted, and particularly to a multilayer printed circuit board that can easily be modified when a pattern defect occurs in an inner layer portion of the substrate or when a circuit change occurs. Related to printed circuit boards.
- the above-described processing method is not only unsightly, but also causes a secondary obstacle such as a decrease in work reliability due to an increase in the number of wirings and mutual interference of signals between wires.
- An object of the present invention is to provide a multilayer printed circuit board capable of suppressing the above-mentioned conventional problems when the printed circuit board is remodeled, that is, various obstacles caused by an increase in the number of remodeling wires.
- FIG. 1 is a side cross-sectional perspective view for explaining a multilayer printed circuit board according to the present investigation
- FIG. 2A is a plan view showing an example of an image forming method
- FIG. 2B is a drawing shown in FIG. 2A
- FIG. 3 is a side sectional view of an example of a circuit configuration
- FIG. 3 is a plan view showing another example of the circuit configuration
- FIG. 4A is a perspective view of an essential part for explaining a modification of a conventional multilayer printed circuit board.
- FIG. 4B is a perspective view of an essential part for explaining the modification of the conventional multilayer printed circuit board, and is a diagram showing the modification on the back side.
- the amount of the remodeled wire 10 increases, it covers the surface of the printed circuit board, thereby impairing the reliability of the operation and adversely affecting the subsequent inspection and testing process.
- Fig. 4B shows no remodeling space on the front side 20 of the printed circuit board 8. Therefore, the case where the above modification is performed using the back side 21 of the substrate 8 is shown.
- the lead patterns 4d and 4e are cut in the direction of the arrow X, and the bonding wires 3c and 3d are connected to each other by the modified wire 10.
- Fig. 4B The modification shown in Fig. 4B is basically the same as Fig. 4A, but requires another through-hole.
- the printed circuit board of the present invention has a structure in which a remodeling pattern 6 is incorporated in the printed circuit board 8 in addition to the original image configuration pattern 9, if any. Therefore, when it is necessary to form a new circuit replacing the original circuit configuration pattern 9, the circuit of the original circuit configuration pattern 9 is cut and switched to the remodeling pattern 6. .
- the board structure of the present study includes an independent remodeling pattern 6, remodeling through holes 5e and 5f connected to the pattern 6, and remodeling bonding pads 3g and 3h. I have.
- LSIla, lb, and 1c are mounted on the printed board 8, and the remodeling patterns 6a and 6b are provided on the L2 layer, which is the closest layer to the board surface L1 of the printed board 8.
- the pattern 9a is provided in the LX1 layer
- the pattern 9b is provided in the LX2 layer.
- LSI la and lb are connected by pattern 9b
- LSI la and lc are connected by pattern 9a.
- the remodeling patterns 6a and 6b are connected to a plurality of remodeling bonding pads 3 on the substrate surface L1 by a plurality of blind through holes 7.
- the remodeling pattern 6b is pressed in the directions of the arrows Xc and Xd on the substrate surface L1, and the drawing wires lie and llf are soldered to the bonding pad 3.
- FIG. 3 is a diagram for explaining another embodiment of the present invention, and shows an example in which a pattern is modified by a design change.
- the pattern for connecting LSI la and lc is obtained by pulling the draw-out pattern on the substrate surface of the remodeling pattern 6c in the directions of arrows Xg and Xh.
- the multilayer printed board according to the present invention can be obtained by adding a remodeling pattern in a layer of the printed board in the step of manufacturing the printed board. This is an effective dog that can perform the remodeling work of the board safely and efficiently.
- the multilayer printed board according to the present invention can be used for electronic devices in general, but is particularly useful when used for a board with a high-density pattern on which an LSI is mounted. .
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
明 細 書
多層プリ ン ト基板
〔技術分野〕
本発明は複数の集積回路等が搭載された多層プリ ン ト基板 に係り、 特に該基板の内層部にパターン不良が生じたとき、 あるいは回路変更が生じたときにおける改造を容易に達成し 得る多層プリ ン ト基板に関する。
〔背景技術〕
最近のプリ ン ト基板は多数の集積回路等が搭載されている ためその基板構造も多層化され且つ各層に形成される回路パ タ一ンも複雑化しつつある。
従って該ブリ ン ト基板の事故対策, 設計変更等による改造 の度数は增加の一途を迪つている。
ところが上記プリ ン ト基板の改造には従来から適切な方法 が無く 、 専ら被改造パター ンの切断および改造用ワイャ配線 の追加という方法によってこれを処理していた。
しかし上記の処理方法は単に結果が見苦しいのみでな く、 ヮィャ配線数の増加による作業信頼性の低下とワイヤ間の信 号の相互干渉という二次障害を惹起することになる。
このため多層プリ ン ト基板の改造を大掛かりな外部配線に 依存せず簡単且つ的確に行い得る多層プリ ン ト基板の改造方 法の開発が強く要望されている。
〔発明の開示〕
本発明の目的は、 プリ ン ト基板改造時における上記従来の 問題点即ち改造ヮィャ量の増加によって惹起される諸障害を 抑制し得る多層プリ ン ト基板を提供することにある。
上記目的は、 集積回路等を搭載した多層プリ ン ト基板であ つて、 内層に改造用パターンを有すると共に、 基板表面に該 改造用パタ一ンと接続されるスルーホールを介して接続され るボンディ ングパッ ドを備えてなる多層プリ ン ト基板によつ て達成される。
即ち本発明の多層プリ ン ト基板は、 プリ ン ト基板の內層部 に信号層のパター ン と電気的特性を等し く した改造用のバタ ーンを用意しておき、 改造が生じた場合は該改造用のパター ンが使用され.るように構成したもので、 元のバターンが損傷 等によつて使用不能となつた時は該改造用バターンによる新 回路を構成できるようにしたものである。
〔図面の簡単な説明〕
第 1図は本究明による多層プリ ン ト基板を説明するための 側断面斜視図、 第 2図 Aは画路搆成の 1例を示す平面図、 第 2図 Bは第 2図 Aに示す回路構成例の側断面図、 第 3図は回 路構成の他の 1例を示す平面図、 第 4図 Aは従来の多層プリ ン ト基板の改造を説明するための要部斜視図であって表面側 における改造を示す図、 第 4図 Bは従来の多層プリ ン ト基板 の改造を説明するための要部斜視図であつて裏面 ίΜにおける 改造を示す図である。
〔発明を実施するための最良の形態〕
まず初めに本発明の基礎となった多層プリ ン ト基板につい て第 4図を参照して説明する。
第 4図は従来の多層プリ ン ト基板の改造を説明するための 要部斜視図であって、 第 4図 Aは表面側における改造方法を 、 第 4図 Bは裏面側における改造方法をそれぞれ示している。
第 4図 Aの構成においては、 プリ ン ト基板 8 の表面側 20に LS I l a , l b が搭載され、 これらの LS Iは、 リ ー ド 2a , ボンデ イ ングパッ ド 3a , 引出しパター ン 4a , スルーホール 5a , 内層 ノ、 ·ター ン 9 , スルーホール 5b , 引出しパター ン 4b , ボンディ ングパッ ド 3 bおよびリ ー ド 2bによって接続されている。
いま、 何等かの理由で内層パター ン 9 に障害が発生し、 該 パター ン 9をプリ ン ト基板 8 の回路構 から削除したい場合 は、 スルーホール 5a , 5 b とボンディ ングパ フ ド 3 a , 3 b とを接 続している引出しパター ン 4a , 4b を矢印 X方向にカ ツ トする とともに、 当該ボンディ ングパッ ド 3a, 3 b 相互間を改造ワイ ャ 10によつて基板の外部で配線するという方法が従来の一 般的な基板改造として実行されていた。
しかし上述の方法は前記改造ワイヤ 10の量が增加するにつ れて寸法の县ぃ該ワイヤ 10が基板 8 の表裏面を覆う ことにな るので、 改造作業が困難となり作業能率も大幅に低下する。
しかも改造ワイヤ 10はその量が増加するにつれてプリ ン ト 基板の面を覆うため作業の信頼性を阻害し、 且つ爾後の検査 試験工程にも悪影響を与えることになる。
第 4図 B はプリ ン ト基板 8 の表面側 20に改造スペースが無
いため基板 8 の裏面側 21を用いて上記改造を行っている場合 を示す。
第 4図 Bの構成においては LSI la, lb はリ ー ド 2a, ボンデ イ ングパ ッ ド 3a, 引出しパタ ー ン 4a, スルーホール 5a, 引出 しパター ン 4c, ボンデ ィ ングパッ ド 3c, 引出しパター ン 4d, スルーホール 5c, 内層パター ン 9 , スルーホール 5d, 引出し ノ、。ター ン 4e, ボンディ ングパッ ト 3d, 引出しパター ン 4f, ス ルーホール 5b , 引出しパタ ー ン 4b , ボ ンデ ィ ングパ ッ ド 3bお よびリ一ド 2bによって接続されている。
内層パター ン 9を削除する場合は、 引出しパターン 4d,4e を矢印 X方向にカ ツ トするとともに、 ボンディ ングパ フ ド 3c ,3d 相互間を改造ワ イ ヤ 10によ って配線する。
第 4図 Bの改造方法は第 4図 Aと基本的相違は無いが、 さ らに別のスルーホールを必要とするものである。
上記したように第 4図の構成のものにあってはワイヤ 10が 基板 8 の表裏面を覆う こ とになるので、 改造作業が困難とな り、 作業効率も大幅に低下するという問題があった。
本発明に係るプリ ン ト基板によれば、 上述の如き問題は解 消される。
以下、 第 1図〜第 3図に示す本発明の好ましい実施例につ き詳細に説明する。
第 1図は本発明による多層プリ ン ト基板を説明するための 側断面斜視図である。 第 1図の構成においては LSIla, lb は 、 ボンデ ィ ングパッ ド 3a, 3e 、 引出しパタ ー ン 4g, スルーホ ール 5a, 内層パター ン 9 , スルーホール 5b, 引出しパター ン
4hおよびボンデ ィ ングバッ ド 3f , 3b によって接続される。 そ してさらに改造パター ン 6および該改造パターン 6を基板 8 の表面に導き出すためのスルーホール 5e , 5f , ボンディ ング ノ、'ッ ド 3g , 3h が設けられている。
第 1図に示す如く 本発明のプリ ン ト基板は本来の画路構成 パター ン 9以外に改造用バター ン 6をプリ ン ト基板 8 に内臓 させた構造になっており、 もしも何等かの理由で前記本来の 回路構成パター ン 9 に替わる新回路を形成する必要が生じた 時は前記本来の回路構成バタ— ン 9 の回路をカ ツ ト して改造 用パターン 6に切り換える構成になっている。
従って本究明の基板構造は独立した改造用パター ン 6 と、 該パター ン 6 に接続された改造用スルーホール 5e,5f と、 改 造用ボ ンデ ィ ングパッ ド 3g , 3h とを具備している。
そして要改造パターン 9をオフ ( OFF) にして改造用バタ ー ン 6 に切り換える時は、 以下の作業が実行される。
①パター ン 9側の引出しパター ン 4g , 4h を矢印 X方向に切断 する。
②引出しワ イ ヤ 11a, libで改造用スルーホ ール 5e, 5f のボン デ ィ ングノ、 ' ッ ド 3g , 3h と LS Iリ ー ド側のボ ンデ ィ ングパ フ ド 3e,3f とを接続する。
①の操作によってパターン 9がオフ状態となり、 ②の操作に よって改造用パター ン 6を使用した新回路がオ ン伏態となる 回路構成が得られる。
こ のことは改造を必要とするパター ン 9 の代替回路が、 寸 法的には相当县尺であつた従来の改造ワ イ ヤ 10より も格段に
短い引出しワイヤ 11a , libの配線という操作によって得られ るという こ とである。
第 2図は本発明の 1実施例を説明するための図であって、 第 2図 Aは回路構成の 1例を示す平面図、 第 2図 Bは第 2図 Aに示す回路構成例の側断面図である。
第 2図の構成においてはプリ ン ト基板 8 に LSIla,lb ,1c が搭載され、 プリ ン ト基板 8 の基板表面 L1に最も近い內層で ある L2層に改造用パターン 6a, 6b が設けられ、 LX1 層にバタ ー ン 9aが設けられ、 LX2 層にパター ン 9bが設けられている。 LSIlaと lbはパター ン 9bで接続され、 LS I laと lcはパターン 9aで接続されている。 また、 改造用パターン 6a,6b は複数の ブライ ン ドスルーホール 7 により基板表面 L1上の複数の改造 用ボンディ グパッ ド 3に接続されている。
従って LX1 層のパターン 9aが改造される場合は、 基板表面 L1で改造用パター ン 6aを矢印 Xa,Xb 方向にカ ツ 卜 し、 ボンデ ィ ングパッ ド 3 に引出しワイヤ 11c , lidをハンダ付けする。 LX2 層のパターン 9aでも上述の方法と同等の手段によって改 造が行われる。
すなわち、 パターン 9bが改造される場合は、 基板表面 L1で 改造用パタ一ン 6bを矢印 Xc,Xd 方向に力 ッ ト し、 ボンディ ン グパッ ド 3 に引出しワイヤ lie , llfをハンダ付けする。
第 3図は本発明の他の実施例を説明するための図であり、 設計変更によりパターンを改造する例を示している。
第 3図の構成においては、 LSIlaと lbが内層パターン 9cに よって接続されている。 こ こで、 設計変更が生じ、 LSIlaと
lbの接続を断とし、 LSI laと lcを接続することが必要となつ たとき、 以下の作業が実行される。
① LSI la, lb の引出しバターンを矢印 Xe,Xf 方向にカ ツ 卜 し 、 内層バタ一ン 9cを切離す。
②改造用バタ一ン 6cの基板表面の引出しバタ -ンを矢印 Xg,Xh 方向に力 ッ ト し、 LSI laと lcを接続するためのパターンを得 る。
③引出しワイ ヤ llg ,llhで、 改造用スルーホールのボンディ ングパッ ドと LS Iリ ー ド側のボンディ ングバッ ドとを接続す る。
以上詳細に説明したように、 本発明による多層プリ ン ト基 板は、 該プリ ン ト基扳を製作する工程で該基板の層内に改造 用パター ンを付設させるこ とによって、 プリ ン ト基板の改造 作業を安全且つ高能率に行い得るといった効果犬なるもので ある。
〔産業上の利用可能性〕 - 本発明による多層プリ ン ト基板は電子機器全般に利用でき るものであるが、 特に、 LSIを搭載した高密度パターンを有 する基板に利用すれば有用である。
Claims
1.内層に改造用パター ンを有するとともに、 基板表面に、 ス ルーホールを介して上記改造用バタ一ンと接続される改造用 ボンディ ングパッ ドを備えてなることを特徴とする多層プリ ン ト基板。
2.上記改造用パターンは、 基板表面に最も近い内層に設けら れることを特徵とする請求の範囲第 1項に記載の多層プリ ン ト基板。
3.上記改造用バター ンと改造用ボンディ ングパッ ドを接続す るスルーホーノレはブライ ン ドスル一ホールであるこ とを特徴 とする請求の範囲第 2項に記載の多層プリ ン ト基板。
4.上記改造用ボンディ ングパッ ドは、 回路部品リ一 ド端子が 接続されるボンディ ングパッ ドの近傍に設けられることを特 徵とする請求の範囲第 3項に記載の多層プリ ン ト基板。
5.上記改造用パター ンは、 複数のブライ ン ドスルーホールお よび改造用ボンディ ングパッ ドを介して、 直列に接続される ことを特徴とする請求の範囲第 3項に記載の多層プリ ン ト基 板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019860700464A KR880700616A (ko) | 1984-11-29 | 1985-11-28 | 다층 프린트 기판 |
BR8507079A BR8507079A (pt) | 1984-11-29 | 1985-11-28 | Painel de circuito impresso em multi-camadas |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59253561A JPS61131497A (ja) | 1984-11-29 | 1984-11-29 | 多層プリント基板 |
JP59/253561 | 1984-11-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO1986003364A1 true WO1986003364A1 (en) | 1986-06-05 |
Family
ID=17253076
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP1985/000660 WO1986003364A1 (en) | 1984-11-29 | 1985-11-28 | Multi-layer substrate for printed circuit |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP0203203A4 (ja) |
JP (1) | JPS61131497A (ja) |
KR (1) | KR880700616A (ja) |
AU (2) | AU5193786A (ja) |
BR (1) | BR8507079A (ja) |
WO (1) | WO1986003364A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61131498A (ja) * | 1984-11-29 | 1986-06-19 | 富士通株式会社 | 終端回路配線構造 |
JPS62239596A (ja) * | 1986-04-11 | 1987-10-20 | 株式会社日立製作所 | 配線基板 |
JPS6310591A (ja) * | 1986-07-02 | 1988-01-18 | 株式会社日立製作所 | 論理配線基板 |
JPH0648906Y2 (ja) * | 1988-08-04 | 1994-12-12 | 富士通株式会社 | 多層基板のパターン構造 |
JP4063796B2 (ja) | 2004-06-30 | 2008-03-19 | 日本電気株式会社 | 積層型半導体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS552913B2 (ja) * | 1976-10-26 | 1980-01-22 | ||
JPS59769Y2 (ja) * | 1979-12-21 | 1984-01-10 | 富士通株式会社 | 多層プリント基板 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2404990A1 (fr) * | 1977-10-03 | 1979-04-27 | Cii Honeywell Bull | Substrat d'interconnexion de composants electroniques a circuits integres, muni d'un dispositif de reparation |
US4245273A (en) * | 1979-06-29 | 1981-01-13 | International Business Machines Corporation | Package for mounting and interconnecting a plurality of large scale integrated semiconductor devices |
JPS59198747A (ja) * | 1983-04-26 | 1984-11-10 | Nec Corp | 高密度多層配線基板 |
-
1984
- 1984-11-29 JP JP59253561A patent/JPS61131497A/ja active Granted
-
1985
- 1985-11-28 AU AU51937/86A patent/AU5193786A/en not_active Abandoned
- 1985-11-28 EP EP19850906086 patent/EP0203203A4/en not_active Withdrawn
- 1985-11-28 BR BR8507079A patent/BR8507079A/pt unknown
- 1985-11-28 WO PCT/JP1985/000660 patent/WO1986003364A1/ja not_active Application Discontinuation
- 1985-11-28 KR KR1019860700464A patent/KR880700616A/ko not_active Application Discontinuation
-
1988
- 1988-11-16 AU AU25626/88A patent/AU2562688A/en not_active Abandoned
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS552913B2 (ja) * | 1976-10-26 | 1980-01-22 | ||
JPS59769Y2 (ja) * | 1979-12-21 | 1984-01-10 | 富士通株式会社 | 多層プリント基板 |
Non-Patent Citations (1)
Title |
---|
See also references of EP0203203A4 * |
Also Published As
Publication number | Publication date |
---|---|
EP0203203A4 (en) | 1987-08-03 |
BR8507079A (pt) | 1987-03-31 |
AU2562688A (en) | 1989-02-23 |
KR880700616A (ko) | 1988-03-15 |
JPH0226398B2 (ja) | 1990-06-08 |
EP0203203A1 (en) | 1986-12-03 |
JPS61131497A (ja) | 1986-06-19 |
AU5193786A (en) | 1986-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4404252B2 (ja) | 高速性能を有する印刷回路基板とその製造方法 | |
JP3199592B2 (ja) | 多層印刷回路基板 | |
EP1127387B1 (en) | Non-circular micro-via | |
JP2001053447A (ja) | 部品内蔵型多層配線基板およびその製造方法 | |
JP6169894B2 (ja) | 配線回路基板 | |
WO1986003364A1 (en) | Multi-layer substrate for printed circuit | |
EP0574207A2 (en) | Multilayer printed circuit board and method for manufacturing the same | |
JP2005322861A (ja) | 回路基板及び該回路基板におけるノイズの低減方法 | |
JP4398626B2 (ja) | 積層回路 | |
WO1986003365A1 (en) | Wiring structure of a terminal circuit | |
JP2758816B2 (ja) | 多層プリント基板のemi対策法 | |
JPH06152137A (ja) | 多層プリント板構造 | |
JPS60160641A (ja) | リ−ドレスパツケ−ジicの基板実装方法 | |
JPH09312478A (ja) | 多層配線基板 | |
JP2753767B2 (ja) | 電子部品搭載用基板 | |
JPS5987896A (ja) | 多層プリント基板 | |
CN112566390B (zh) | 多层柔性线路板及其制备方法 | |
JPH0231800Y2 (ja) | ||
US6633487B1 (en) | Method for manufacturing hybrid circuit board | |
JPH06196832A (ja) | スルホール付き絶縁基板 | |
JPH0669660A (ja) | プリント配線板およびその製造方法 | |
JP2006156512A (ja) | プリント配線基板 | |
JPH01120891A (ja) | 多層プリント配線板 | |
JP2003168852A (ja) | 電子部品の実装方法 | |
JP2000031652A (ja) | 多層プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
AK | Designated states |
Kind code of ref document: A1 Designated state(s): AU BR KR US |
|
AL | Designated countries for regional patents |
Kind code of ref document: A1 Designated state(s): CH DE FR GB IT NL SE |
|
WWE | Wipo information: entry into national phase |
Ref document number: 1985906086 Country of ref document: EP |
|
WWP | Wipo information: published in national office |
Ref document number: 1985906086 Country of ref document: EP |
|
WWW | Wipo information: withdrawn in national office |
Ref document number: 1985906086 Country of ref document: EP |