JPS59769Y2 - 多層プリント基板 - Google Patents

多層プリント基板

Info

Publication number
JPS59769Y2
JPS59769Y2 JP17734079U JP17734079U JPS59769Y2 JP S59769 Y2 JPS59769 Y2 JP S59769Y2 JP 17734079 U JP17734079 U JP 17734079U JP 17734079 U JP17734079 U JP 17734079U JP S59769 Y2 JPS59769 Y2 JP S59769Y2
Authority
JP
Japan
Prior art keywords
modified
printed circuit
circuit board
hole
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP17734079U
Other languages
English (en)
Other versions
JPS5696669U (ja
Inventor
優 松本
幹雄 西原
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to JP17734079U priority Critical patent/JPS59769Y2/ja
Publication of JPS5696669U publication Critical patent/JPS5696669U/ja
Application granted granted Critical
Publication of JPS59769Y2 publication Critical patent/JPS59769Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)

Description

【考案の詳細な説明】 本考案は、電子機器に用いられる多層プリント基板に関
し、改造を有効に行うことができる多層プリント基板を
実現するものである。
第1図は、従来の改造用パターンを備えた多層プリント
基板の要部平面図である。
1は内層に配線層を有する多層のプリント基板であり、
その部品面に、IC(集積回路)素子が封止されたIC
パッケージ等の回路部品2が搭載されている。
回路部品2の端子3・・・・・・は、フラットリード形
式に戊っていて、プリント基板1の部品搭載面1aに形
成されたりフローパッド4・・・・・・に半田づけされ
ている。
5・・・・・・は、必要に応じて内層信号線6と接続さ
れているスルーホールであり、その部品面側のランド5
a・・・・・・と前記リフローパッド4・・・・・・と
は、改造パッド7・・・・・・を介して接続されている
この構成において、改造即ち配線変更を行うには、図の
右下の端子3′側のように、スルーホールランド5a’
と改造パッド7′間を刃物で切断して、改造パッド7′
を内層信号線6′から分離し、この改造パッド7′に改
造ワイヤ8を半田づけし、その他端を目的の個所へ接続
する。
ところがこの場合は、多数の部品間を縫って改造ワイヤ
8を張りめぐらさなければならないので、改造が多くな
ると、改造ワイヤが密集する。
そのため、改造が量的に制限され、また作業性も悪い。
しかも、部品の角で改造ワイヤが切断されることがあり
、信頼性が不充分である。
これに対し第2図は、改造は、専ら部品搭載面と反対側
の面で行われるようになっている。
第2図は、プリント基板の絶縁基材を無視し、配線部だ
けを立体的に示したものであり、上側が部品(搭載)面
、下側が改造面となっている。
この場合も、部品面側のパターンは、第1図と同じであ
るが、その裏面にも改造パッド9を設け、スルーホール
ランド5bと接続しである。
そして改造に当たっては、鎖線で示すように部品面の改
造パッド7とスルーホールランド5a間、および裏面の
改造パッド9とスルーホールランド5b間を、刃物で切
断して、内層信号線6から分離する。
次にワイヤ10をスルーホール5に挿通して、その一端
を部品面の改造パッド7に接続し、他端を裏面の改造パ
ッド9に接続すると共に、別のワイヤ12を裏面の改造
パッド9に接続し、新たな配線を行う。
この場合は、改造ワイヤ12は、部品の無い方の面で張
りめぐらされるので、非常に好都合であるが、細いスル
ーホールにワイヤ10を通す作業が面倒であり、またパ
ターンカットを上下両面で行わなければならず、作業性
に問題がある。
第3図はこの作業性を改善するために特願昭50−17
1835号として提案されたものであり、2つのスルー
ホールを用いている。
即ち、部品端子3に接続された第1のスルーホール13
は、内層信号線6から独立しており、第2のスルーホー
ル14が内層信号線6に接続されている。
そして、両スルーホール13.14が非部品側面におい
て、改造パッド15を介して接続されている。
改造に当たっては、改造パッド15と第2のスルーホー
ル14間を鎖線位置で切断して内層信号線6から分離す
ると共に、改造パッド15に改造ワイヤ16を半田づけ
するだけでよい。
従って、作業性が向上し、しかも第1図の場合と違って
、専ら部品の無い裏面において改造できるが、部品の総
ての端子3・・・・・・に対してスルーホールが2つず
つ必要であり、それだけ所要面積が増えるので、DA
(Design Automation)上必要なフリ
ービア(自由に使用できる空きスルーホール)の個数が
制限される。
そのため、パターン化できない配線が多数発生する恐れ
がある。
また総ての信号が、リフローパッド4→第1のスルーホ
ール13→改造ハツト15→第2のスルーホール14、
というように迂回して流れるので、高速の集積回路部品
を搭載した場合には、配線長および静電容量による信号
伝送の時間遅れが問題となって来る。
本考案は、このような問題も有効に解消された理想的な
多層プリント基板を提供することを目的とするものであ
り、次に本考案の詳細を図示実施例に基づいて説明する
第4図はプリント基板における部品実装エリアを示す平
面図、第5図は第4図のS部拡大図、第6図は改造例を
示す要部斜視図である。
第4図には、4個の回路部品P1・・・・・・P4が示
されているが、端子が4辺から出ている部品の場合は、
各辺ごとにA 1. A 2 、 A 3 、 A 4
というように4辺形の端子接続エノアが必要であり、結
局部品1個につきal、第2゜第3.第4の4点で囲ま
れたスペースを必要とする。
ところが、al・・・・・・第4の4点で囲まれたスペ
ースのうち、角部のスペースF1.F2.F3.F4は
、従来は積極的に利用されていなかったが、本考案はこ
のフリースペースF1・・・・・・F4を有効に利用し
て改造手段を設けである。
第5図に示すように、各部品端子3・・・・・・ごとに
、ノフローパツド4とスルーホールランド5a間が、改
造パッド7を介して接続されたパターンを備えている点
は、第1図と同じである。
そして、内層信号線6も、スルーホール5に接続されて
いる。
従って、改造前の構成は、第1図と全く同じである。
そして本考案は、前記のフリースペースF1・・・・・
・F4に、内層と独立したスルーホール17、並びに該
スルーホール17の部品側面および非部品側面のランド
17 a 、17 bに接続された改造パッド18 a
、18 bを複数組備えている。
改造を行う場合は、第6図のように、まず部品端子側改
造パッド7とスルーホール5間をパターンカットして内
層信号線6から分離する。
そして、該改造パッド7を、最寄りの独立した改造パッ
ド18aに、改造ワイヤ19で接続すると共に、該改造
パッド18aと接続している非部品側面の改造パッド1
8 bに、改造ワイヤ20を接続し、非部品側面におい
て改造ワイヤ20を張りめぐらして配線を行う。
従って本考案の場合は、部品側面においても、改造ワイ
ヤ19による接続が行われるが、それは、極めて短かい
距離であって、第1図の場合のように部品間を縫って配
線する必要は無く、長いワイヤ20を張りめぐらす配線
は専ら非部品側面で行われる。
特に本考案の場合は、改造用のスルーホール17・・・
・・・は、総ての部品端子に対応して設けるのでなく、
シかも従来使用されていなかったフリーのスペースを利
用して設けるので、DA上必要なフリービアの個数を犠
牲にする必要が無い。
また、改造前の信号回路が第3図のように迂回する構成
と違って、配線長や静電容量による信号伝送時間の遅れ
が小さく、高速動作する電子機器に有効である。
改造の作業性や信頼性も第1図や第2図に比べて大幅に
改善される。
第5図のように、改造用スルーホール17・・・・・・
は、他のスルーホールと同様に基本格子上に設け、該ス
ルーホール17と接続される改造パッド18 a・・・
・・・18 b・・・・・・は、基本格子で囲まれた正
方形の中央に設けるのがよい。
フリースペースF1・・・・・・F4中に改造用スルー
ホール17・・・・・・を設けてもなお余った基本格子
上には、フリービア21・・・・・・を設けてもよい。
また、改造用スルーホール17・・・・・・は、リフロ
ーパッドに接続されたスルーホール5・・・・・・の列
のすぐ外側の列(第5図の矢印22で示す列)を潰して
設けることも可能であるが、DA上は、部品の信号端子
3・・・・・・の近傍にはできるだけフリービア21′
・・・・・・を設けるのが望ましいため、実施例におい
ては、部品実装エリアの角部のフリースペースF1・・
・・・・F4を利用して、改造用スルーホールおよび改
造パッドを設けである。
総ての部品端子について改造が行われるとは限らず、各
端子ごとに改造用スルーホールを設けても、使用されな
いものも出て来るので、矢印22で示す列に、改造用ス
ルーホール17とDA用のフリービア21′とを混在さ
せることもできる。
なお、部品実装エリアの角部のフリースペースF1・・
・・・・F4以外にも、部品端子の近くにフリースペー
スの有るプリント基板においては、それらのスペースも
改造用スルーホールおよびパッドの配設に利用できるこ
とは言うまでもない。
【図面の簡単な説明】
第1図から第3図は従来のプリント基板における配線変
更部を例示する図、第4図以下は本考案の実施例を示す
もので、第4図はプリント基板に部品が搭載された状態
を示す平面図、第5図は第4図のS部拡大図、第6図は
改造状態を示す要部斜視図である。 図において、Pl・・・・・・P4は回路部品、A1・
・・・・・A4は部品の端子接続エリア、Fl・・・・
・・F4はフリースペース、5はスルーホール、6は内
層信号線、7は改造パッド、17は改造用スルーホール
、18 a 、18 bは改造パッド、19.20は改
造ワイヤである。

Claims (1)

    【実用新案登録請求の範囲】
  1. 部品端子がボンディングされるパッドと、内層パターン
    に接続されたスルーホールとが、表面層のパターンを介
    して接続されているプリント基板において、内層パター
    ンと接続されていないスルーホールに、プリント基板の
    表裏両面において、改造パッドが接続されて成る改造専
    用スルーホールを備えていることを特徴とする多層プリ
    ント基板。
JP17734079U 1979-12-21 1979-12-21 多層プリント基板 Expired JPS59769Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17734079U JPS59769Y2 (ja) 1979-12-21 1979-12-21 多層プリント基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17734079U JPS59769Y2 (ja) 1979-12-21 1979-12-21 多層プリント基板

Publications (2)

Publication Number Publication Date
JPS5696669U JPS5696669U (ja) 1981-07-31
JPS59769Y2 true JPS59769Y2 (ja) 1984-01-10

Family

ID=29687923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17734079U Expired JPS59769Y2 (ja) 1979-12-21 1979-12-21 多層プリント基板

Country Status (1)

Country Link
JP (1) JPS59769Y2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1986003364A1 (en) * 1984-11-29 1986-06-05 Fujitsu Limited Multi-layer substrate for printed circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1986003364A1 (en) * 1984-11-29 1986-06-05 Fujitsu Limited Multi-layer substrate for printed circuit

Also Published As

Publication number Publication date
JPS5696669U (ja) 1981-07-31

Similar Documents

Publication Publication Date Title
KR100281813B1 (ko) 열및전기적으로개선된볼그리드패키지
US4912603A (en) High density printed wiring board
KR960005968A (ko) 집적회로용 볼 그리드 어레이 패키지
KR950034727A (ko) 전자부품, 전자부품조립체 및 전자부품유닛
JPS594873B2 (ja) 印刷配線板
US4016463A (en) High density multilayer printed circuit card assembly and method
US6657133B1 (en) Ball grid array chip capacitor structure
JPS59769Y2 (ja) 多層プリント基板
KR910019222A (ko) 고집적 반도체 장치 및 이를 사용한 반도체 모듈
TW201822327A (zh) 薄膜覆晶封裝結構
JPH06310827A (ja) 表面実装部品配置構造
CN217643830U (zh) 一种印制电路板
JPH05102621A (ja) 導電パターン
JPS61189695A (ja) 多層プリント板の配線パタ−ン構造
JPH07176684A (ja) 半導体装置
JPH0410710Y2 (ja)
CN114222417A (zh) 一种印制电路板及其走线布设方法
JPH04181748A (ja) Tabテープ
JPH04105390A (ja) 基板機構
JPH05218218A (ja) 電子部品パッケージおよびその実装方法
JPS5926620Y2 (ja) 印刷配線板
JPH03265191A (ja) 多層配線基板
KR19980030136A (ko) 시간대 배선율을 높일 수 있는 인쇄 회로 기판
JPH1012660A (ja) 表面実装用集積回路
JPS62230084A (ja) プリント配線板