JPH03265191A - 多層配線基板 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 基板に表面層パターン、内層パターンおよびビアを備え
ることで形成された多層配線基板に関し、信号の伝播時
間を遅延させることをビアの接続によって行い、基板の
表面層に於ける実装効率の向上を図ることを目的とし、 基準グリントピッチより小さい間隔で隣接される複数の
ビアを設けると共に、該ビアの互いを表面層パターンと
内層パターンとによって接続し、必要に応じて、該表面
層パターンを切断することにより、該内層パターンを介
在する該ビア間の互いの接続によって該表面層パターン
に流通される信号の伝播時間を遅延させるディレーライ
ンを形成するように構成する。

〔産業上の利用分野〕

本発明は基板に表面層パターン、内層パターンおよびビ
アを備えることで形成された多層配線基板に関する。

最近では、半導体素子の高密度実装化、高速化が推進さ
れるようになり、これらの半導体素子などの電子部品が
実装される基板は多層配線基板が使用されるようになっ
た。

このような多層配線基板では、信号の伝播速度が高速化
されるにしたがって、所定のパターンに流通される信号
の伝播時間を他の信号と整合を図る必要が生じる。

したがって、伝播時間の整合が図れるように形成される
ことが望まれている。

〔従来の技術〕

従来は第４図の従来の説明図に示すように構成されてい
た。第４図の（ａ）　（ｂ）は斜視図である。

第４図（ａ）に示すように、基板１の表面層１Ａに張架
された表面層パターン２Ａと２Ｂとには、それぞれパッ
ドＩ１ＡとＩＩＢとを接続することで設けられ、パッド
Ｉ１Ａ　とＩＩＢとに固体部品１０のリード端子１０Ａ
を半田付けするように形成されていた。

また、固体部品１０には導電体による所定の長さの信号
を伝播する流通路が形成されている。

そこで、表面層パターン２Ａと２Ｂとの間に信号が流通
される時、固体部品１０を挿入することで、信号伝播時
間を遅延させることが行われていた。

また、（ｂ）の場合は、表面層パターン４Ａと４Ｂとに
パッドｌｌＣと１１０とを設け、それぞれのパッド１１
Ｃと１１０との間に配線材１２よる接続を行うことで、
配線材１２によって信号を伝播するディレーラインを形
成し、前述と同様に、信号伝播時間を遅延させることが
行われていた。

したがって、表面層パターン４Ａと４Ｂとの間に流通さ
れる信号の伝播時間を他の信号の伝播時間との整合を図
るために、その伝播時間を遅らす必要が生じた場合は、
基板ｌの表面層１Ａに固体部品１０を実装したり、また
は、配線材１２による配線によって信号の伝播時間を遅
らすことが行われる。

〔発明が解決しようとする課題］ しかし、このような固体部品１０を実装したり、または
、配線材１２による配線によって信号の伝播速度を遅ら
す構成では、実装するための実装スペースおよび配線す
るための配線スペースが基板ｌの表面層１Ａに必要とな
る。

したがって、固体部品１ｏの実装スペースおよび配線材
１２の配線スペースによって表面層１Ａに於けるパター
ンの配線スペース、または、他の電子部品の実装スペー
スが占有され、実装効率が低下する問題を有していた。

そこで、本発明では、信号の伝播時間を遅延させること
をビアの接続によって行い、基板の表面層に於ける実装
効率の向上を図ることを目的とする。

〔課題を解決するための手段〕

第１図は本発明の原理説明図である。

第１図に示すように、基準グリットピッチＰより小さい
間隔で隣接される複数のビア４を設けると共に、該ビア
４の互いを表面層パターン２と内層パターン３とによっ
て接続し、必要に応じて、該表面層パターン２を切断す
ることにより、該内層パターン３を介在する該ビア４間
の互いの接続によって該表面層パターン２に流通される
信号の伝播時間を遅延させるディレーライン５を形成す
るように構成する。

このように構成することによって前述の課題は解決され
る。

〔作用〕

即ち、基準グリットピッチＰより小さい間隔で隣接させ
ることで複数のビア４を設け、ビア４の互いを表面層パ
ターン２と内層パターン３とによって接続し、表面層パ
ターン２に流通される信号の伝播時間を遅延させること
が必要になった場合は、表面層パターン２を切断するこ
とで、内層パターン３に接続されたビア４によって形成
されたディレーライン５に信号の流通を行うようにした
ものである。

したがって、ビア４の接続によるディレーライン５によ
り信号の流通が行われることで信号の伝播時間の遅延を
図るようにしたものである。

〔実施例〕

以下本発明を第２図および第３図を参考に詳細に説明す
る。第２図は本発明の一実施例の説明図で、（ａ）は斜
視図、（ｂ）は側面断面図、第３図は本発明の他の実施
例の側面断面図である。全図を通して、同一符号は同一
対象物を示す。

第２図の（ａ）に示すように、複数の回路基板６を積層
されることで形成された基板ｌのビア４−１と４−２と
間にビア４−３と４−４　とを設けるように構成したも
のである。

また、ビア４−３と４−４　とには内層１Ｂに於いて、
内層パターン３−２が、表面層ＬＡに於いて表面Ｎ２３
がそれぞれ接続され、内層パターン３−２と表面層パタ
ーン２−３とによってビア４−３と４−４と間が電気導
通を有するように形成されている。

このような基板ｌでは、内層ＩＢに張架されたそれぞれ
の内層パターン３−１および表面層パターン２−１がビ
ア４−１と４−２とによって接続され、通常、ビア４−
１と４−２との間隔は最低０．４５ｍｍの基準グリント
ビッチＰによって形成されている。

そこで、ビア４−３と４−４とは基準グリットピッチＰ
より小さい間隔で設けられており、このように構成する
ことで、表面層パターン２−１と２−２との間に流通さ
れる信号は、通常では表面層パターン２−３を介して行
われることになるが、信号の伝播速度を遅くしたい場合
が生じた時は、（ｂ）に示すように、表面層パターン２
−３のＡ部を切断することで信号はビア４−３．４−４
と内層パターン３−２とによって形成されたディレーラ
イン５によって流通されることになり、表面層パターン
２−３を介して行われる信号の伝播時間に比較して伝播
時間を遅くすることが行える。

また、第３図の場合は、基準グリットピッチ１間にビア
４−３．４−４．４−５を設け、ビア４−３と４−４と
の間を内層パターン３−３ムこよって、ビア４−４と４
５との間を内層パターン３−４によってれぞれ接続を行
うようにｌｌＦ＃ニジたものである。

このように構成すると、表面層パターン２−３のＢの個
所を切断することでディレーライン５−２が、Ｃの個所
を切断することでディレーライン５−１が形成され、例
えば、基板Ｉが４層に形成されている場合はディレーラ
イン５−１によって信号の伝播時間の遅れを２００　ｐ
ｓに設定することが行われるため、ディレーライン５−
１か、５−２を選択することおよび５−１　と、５−２
との両者を用いることで信号の伝播時間の遅れを１００
〜３００　ｐｓの範囲で遅延させることが行える。

［発明の効果〕 以上説明したように、本発明によれば、基準グリットピ
ッチより小さい間隔で表面層パターンと内層パターンに
接続されたビアを設け、必要に応じて表面層パターンを
切断し、ビアによるディレーラインの形成により信号の
伝播時間の遅延を行うようにしたものである。

したがって、従来のような、基板に固体部品１０を実装
したり、配線材１２を布設する必要がなく、基板の実装
スペースを占有することなくディレーラインを形成する
ことが行え、基板に於ける実装密度の効率化が図れ、実
用的効果は大である。

【図面の簡単な説明】

第１図は本発明の原理説明図。 第２図は本発明による一実施例の説明図で、（ａ）は斜
視図、（ｂ）は側面断面図 第３図は本発明の他の実施例の側面断面図。 第４図は従来の説明図で、（ａ）（ｂ）は斜視図を示す
。 図において、 １は基板、　　　　　　２は表面層パターン３は内層パ
ターン、　　４はビア。 ５はディレーライン、　　　ＬＡは表面層１Ｂは内層を
示す。 本発明の原理説明図 夷 図 （ｂ） 、ｔ−発明り二よる一実方桓イ１１］の説旦月図第　２
　図

Claims (1)

1. 【特許請求の範囲】 表面層（１Ａ）に形成された表面層パターン（２）と、
   内層（１Ｂ）に形成された内層パターン（３）と、所定
   の基準グリットピッチ（Ｐ）によって厚み方向に配設さ
   れたビア（４）とを有する基板（１）より成る多層配線
   基板において、 前記基準グリットピッチ（Ｐ）より小さい間隔で隣接さ
   れる複数の前記ビア（４）を設けると共に、該ビア（４
   ）の互いを前記表面層パターン（２）と前記内層パター
   ン（３）とによって接続し、必要に応じて、該表面層パ
   ターン（２）を切断することにより、該内層パターン（
   ３）を介在する該ビア（４）間の互いの接続によって該
   表面層パターン（２）に流通される信号の伝播時間を遅
   延させるディレーライン（５）を形成することを特徴と
   する多層配線基板。