TWI740553B - 在具有寬系統介面之記憶體中之多位階發信 - Google Patents

在具有寬系統介面之記憶體中之多位階發信 Download PDF

Info

Publication number
TWI740553B
TWI740553B TW109121433A TW109121433A TWI740553B TW I740553 B TWI740553 B TW I740553B TW 109121433 A TW109121433 A TW 109121433A TW 109121433 A TW109121433 A TW 109121433A TW I740553 B TWI740553 B TW I740553B
Authority
TW
Taiwan
Prior art keywords
memory
signal
memory cell
level
controller
Prior art date
Application number
TW109121433A
Other languages
English (en)
Other versions
TW202115731A (zh
Inventor
提摩西 M 荷利斯
馬克思 巴布
拉夫 艾爾伯
Original Assignee
美商美光科技公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商美光科技公司 filed Critical 美商美光科技公司
Publication of TW202115731A publication Critical patent/TW202115731A/zh
Application granted granted Critical
Publication of TWI740553B publication Critical patent/TWI740553B/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H04L25/4919—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using balanced multilevel codes
    • H04L25/4921—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using balanced multilevel codes using quadrature encoding, e.g. carrierless amplitude-phase coding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Electrotherapy Devices (AREA)
  • Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)

Abstract

本文中提供使用多位階發信以增加跨一記憶體裝置中之較大數目個通道之一資料傳送速率之技術。此多位階發信可經組態以增加一資料傳送速率而不增加資料傳送頻率及/或所傳達資料之一傳輸功率。多位階發信方案之一實例可為脈衝振幅調變(PAM)。多位階信號之各獨有符號可經組態以表示複數個資料位元。

Description

在具有寬系統介面之記憶體中之多位階發信
下文大體上係關於使用一記憶體裝置之多位階發信且更特定言之係關於在包含一寬系統介面之一記憶體裝置中之多位階發信。
記憶體裝置廣泛用於將資訊儲存於各種電子裝置中，諸如電腦、無線通信裝置、相機、數位顯示器及類似物。藉由程式化一記憶體裝置之不同狀態來儲存資訊。例如，二進位裝置具有兩個狀態，其等通常由一邏輯「1」或一邏輯「0」表示。在其他系統中，可儲存兩個以上狀態。為存取所儲存之資訊，電子裝置之一組件可讀取或感測記憶體裝置中之經儲存狀態。為儲存資訊，電子裝置之一組件可將狀態寫入或程式化於記憶體裝置中。
存在多種類型之記憶體裝置，包含磁性硬碟、隨機存取記憶體(RAM)、唯讀記憶體(ROM)、動態RAM(DRAM)、同步動態RAM(SDRAM)、鐵電RAM(FeRAM)、磁性RAM(MRAM)、電阻式RAM(RRAM)、快閃記憶體、相變記憶體(PCM)等。記憶體裝置可為揮發性或非揮發性。非揮發性記憶體(例如，FeRAM)可甚至在無一外部電源的情況下維持其等所儲存邏輯狀態達延長時段。揮發性記憶體裝置(例如， DRAM)可隨時間丟失其等所儲存狀態，除非其等由一外部電源週期性再新。FeRAM可使用類似於揮發性記憶體之裝置架構，但可歸因於使用一鐵電電容器作為一儲存裝置而具有非揮發性質。因此，相較於其他非揮發性及揮發性記憶體裝置，FeRAM裝置可具有改良效能。
一般言之，改良記憶體裝置可包含增加記憶體胞元密度、增加讀取/寫入速度、增加可靠性、增加資料保持、減小功率消耗或減小製造成本以及其他度量。
在一些實施例中，根據所請揭示內容之一態樣，一種電子記憶體設備包括：一記憶體胞元陣列、經組態以控制對該記憶體胞元陣列之存取之一控制器、可操作地耦合該記憶體胞元陣列與該控制器之一內插器、及一接收器。該內插器包含該記憶體胞元陣列與該控制器之間的複數個高電阻通道。該複數個高電阻通道包括複數個單向通道及複數個雙向通道。該接收器經組態以解碼跨該內插器之至少一個通道傳達之使用具有至少三個位階之一第一調變方案調變之一多位階信號。
100:記憶體裝置
105:記憶體胞元陣列
110:控制器
115:通道
120:發信介面
125:驅動器
130:接收器
200:眼圖
205-a至205-d:振幅
210:取樣週期
215:跡線
220:寬度
225:取樣時間
230:上升時間
235:下降時間
240:抖動
245:眼開口
250:失真
300:傳輸電路
305:上拉電路
310:下拉電路
315:驅動器
320:輸出
325:記憶體核心
330:先進先出(FIFO)組件
335:多工器
340:預驅動器
400:接收器
405-a至405-c:比較器
410:解碼器
415-a至415-c:參考電壓
500:記憶體裝置
505:記憶體胞元陣列
510:處理器
515:內插器
520:記憶體胞元層疊
525:基底
530:通道
535:封裝基板
540:微柱
545:焊球
550:焊球
600:方塊圖
615:發信組件
620:偏壓組件
625:時序組件
630:資訊管理器
635:多位階信號產生器
640:胞元管理器
645:二進位信號產生器
700:系統
705:裝置
710:匯流排
715:發信組件
720:記憶體胞元
725:基本輸入/輸出系統(BIOS)組件
730:處理器
735:輸入/輸出(I/O)控制器
740:周邊組件
745:輸入
750:輸出
800:方法
805:方塊
810:方塊
815:方塊
圖1繪示根據本發明之實施例之支援具有寬系統介面之記憶體中之多位階發信之一記憶體裝置之一實例。
圖2繪示根據本發明之實施例之支援具有寬系統介面之記憶體中之多位階發信之一眼圖之一實例。
圖3繪示根據本發明之實施例之支援具有寬系統介面之記憶體中之多位階發信之一傳輸電路之一實例。
圖4繪示根據本發明之實施例之支援具有寬系統介面之記 憶體中之多位階發信之一接收器之一實例。
圖5繪示根據本發明之實施例之支援具有寬系統介面之記憶體中之多位階發信之一記憶體裝置之一實例。
圖6展示根據本發明之實施例之支援具有寬系統介面之記憶體中之多位階發信之一裝置之一方塊圖。
圖7繪示根據本發明之實施例之包含支援具有寬系統介面之記憶體中之多位階發信之一記憶體控制器之一系統之一方塊圖。
圖8繪示根據本發明之實施例之用於具有寬系統介面之記憶體中之多位階發信之一方法。
本專利申請案主張由Hollis等人於2017年12月26日申請之標題為「Multi-Level Signaling in Memory with Wide System Interface」之美國專利申請案第15/854,600號之優先權，該案主張由Hollis等人於2017年8月7日申請之標題為「Multi-Level Signaling in Memory with Wide System Interface」之權利且讓渡給其受讓人，該兩案之各者以引用的方式明確併入本文中。
一些記憶體裝置可在所連接裝置(例如，一記憶體胞元陣列與一處理器)之間使用寬通信信道以傳達資料(例如，高頻寬記憶體(HBM))。在一些情況中，此等寬通信信道包含較大數目個電阻式通道。由於各通道係電阻式的，所以隨著資料傳送頻率增加，傳送資料所需之功率相對於頻率以一非線性方式增加。此等特性可帶來一實際頻率上限，其可用於透過一電阻式通道在給定傳輸功率量之情況下傳輸資料。
本文中提供使用多位階發信增加跨一記憶體裝置中之較大 數目個通道之一資料傳送速率之技術。此多位階發信可經組態以增加一資料傳送速率而不增加資料傳送頻率及/或所傳達資料之一傳輸功率。多位階發信方案之一實例可為脈衝振幅調變(PAM)，諸如PAM4或PAM8。多位階信號之各獨有符號可經組態以表示複數個資料位元。
下文在一記憶體裝置之內容背景中進一步描述上文介紹之本發明之特徵。接著，針對支援具有寬系統介面之記憶體中之多位階發信之一記憶體裝置描述特定實例。本發明之此等及其他特徵進一步藉由與多位階發信相關之設備圖、系統圖及流程圖繪示且參考其等加以描述。
圖1繪示根據本發明之各種實例之一例示性記憶體裝置100。記憶體裝置100亦可稱為一電子記憶體設備。記憶體裝置100可經組態以利用多位階發信以在記憶體裝置100之各種組件之間傳達資料。多位階發信之一些實例可包含PAM發信，諸如PAM4發信、PAM8發信等。記憶體裝置100可包含一記憶體胞元陣列105、一控制器110、複數個通道115、發信介面120、其他組件或其等之一組合。
一記憶體裝置100可使用多位階發信以增加使用頻率資源之一給定頻寬傳輸之一資訊量。在二進位發信中，一信號之兩個符號(例如，兩個電壓位準)用於表示至多兩個邏輯狀態(例如，邏輯狀態「0」或邏輯狀態「1」)。在多位階發信中，一較大符號庫可用於表示資料。各符號可表示兩個以上邏輯狀態(例如，具有多個位元之邏輯狀態)。例如，若信號能夠具有四個獨有符號，則信號可用於表示至多四個邏輯狀態(例如，「00」、「01」、「10」及「11」)。因此，可將多個資料位元壓縮成一單一符號，藉此增加使用一給定頻寬傳達之資料量。
在多位階發信之一些情況中，信號之振幅可用於產生不同 符號。例如，一第一振幅位準可表示「00」，一第二振幅位準可表示「01」，一第三振幅位準可表示「10」，且一第四振幅位準可表示「11」。一些多位階發信方案之一個缺點係符號可由小於二進位發信方案中之符號的一電壓分離。較小電壓分離可使多位階發信方案更易具有由雜訊或其他態樣引起之錯誤。然而，可藉由增加一所傳輸信號之一峰值對峰值傳輸功率而擴展多位階發信方案中之符號之電壓分離。然而，在一些狀況中，峰值對峰值傳輸功率之此一增加可歸因於固定電力供應電壓、固定信號功率要求或其他因素而係不可行或困難的。因此，為實施多位階發信，在與二進位發信方案相比時，一傳輸器可利用更多電力及/或易受一增加錯誤率影響(susceptible)的一接收器。
一多位階信號(有時稱為一多符號信號)可為使用包含三個或三個以上獨有符號以表示資料(例如，兩個或兩個以上資料位元)之一調變方案調變之一信號。多位階信號可為使用一調變方案調變之一M進位信號之一實例，其中M大於或等於3，其中M表示調變方案中可行之獨有符號、位階或條件之數目。在一些例項中，一多位階信號或一多位階調變方案可稱為一非二進位信號或非二進位調變方案。與一多位階信號相關之多位階(或M進位)調變方案之實例可包含(但不限於)脈衝振幅調變(例如，PAM4、PAM8)、正交振幅調變(QAM)、正交相移鍵控(QPSK)及/或其他。
二進位位階信號(有時稱為二進位符號信號)可為使用一調變方案調變之一信號，其包含兩個獨有符號以表示一個資料位元。二進位位階信號可為一M進位調變方案之一實例，其中M小於或等於2。與二進位位階信號相關之二進位位階調變方案之實例包含(但不限於)不歸零 (NRZ)、單極編碼、雙極編碼、曼徹斯特編碼、PAM2及/或其他。
記憶體胞元陣列105之各記憶體胞元可程式化以儲存不同狀態。例如，各記憶體胞元可程式化以儲存兩個或兩個以上邏輯狀態(例如，一邏輯「0」、一邏輯「1」、一邏輯「00」、一邏輯「01」、一邏輯「10」、一邏輯「11」等)。一記憶體胞元可將表示可程式化狀態之一電荷儲存於一電容器中；例如，一帶電及不帶電電容器可分別表示兩個邏輯狀態。記憶體胞元陣列105之記憶體胞元可使用任何數目個儲存媒體，包含DRAM、FeRAM、PCM或其他類型之記憶體胞元。一DRAM記憶體胞元可包含具有作為絕緣材料之一介電材料之一電容器。例如，介電材料可具有線性或順電電極化性質且一鐵電記憶體胞元可包含具有作為絕緣材料之一鐵電材料之一電容器。在其中儲存媒體包含FeRAM之例項中，一鐵電電容器之不同電荷位準可表示不同邏輯狀態。
記憶體胞元陣列105可為或包含三維(3D)陣列，其中多個二維(2D)陣列或多個記憶體胞元彼此疊置。與2D陣列相比，此一組態可增加可形成於一單一晶粒或基板上之記憶體胞元之數目。繼而，此可減小生產成本或增加記憶體陣列之效能或兩者。陣列之各位階可經對準或定位，使得記憶體胞元可跨各位階近似彼此對準，從而形成一記憶體胞元堆疊。
在一些實例中，記憶體胞元陣列105可包含一記憶體胞元、一字線、一數位線及一感測組件。在一些實例中，記憶體胞元陣列105可包含一板極線(例如，在FeRAM之情況中)。記憶體胞元陣列105之一記憶體胞元可包含一選擇組件及一邏輯儲存組件，諸如包含一第一板極、一胞元板極、一第二板極及一胞元底部之電容器。胞元板極及胞元底 部可透過定位於其等之間的一絕緣材料(例如，介電、鐵電或PCM材料)電容性地耦合。
可使用字線、數位線及/或板極線之各種組合(例如，在一讀取操作、寫入操作或其他操作期間)存取記憶體胞元陣列105之記憶體胞元。在一些情況中，一些記憶體胞元可與其他記憶體胞元共用存取線(例如，數位線、字線、板極線)。例如，一相同行中之記憶體胞元可共用一數位線，一相同列中之記憶體胞元可共用一字線，且一相同區段、塊、層疊或多個層疊中之記憶體胞元可共用一板極線。如上文描述，可藉由使記憶體胞元之電容器充電或放電而儲存各種狀態。
可藉由操作各種元件而讀取或感測記憶體胞元之電容器之所儲存狀態。電容器可與一數位線電子通信。電容器可在撤銷啟動選擇組件時與數位線隔離，且電容器可在(例如，藉由字線)啟動選擇組件時連接至數位線。啟動選擇組件可稱為選擇一記憶體胞元。在一些情況中，選擇組件可為一電晶體且其操作可藉由施加一電壓至電晶體閘極而加以控制，其中電壓量值大於電晶體之臨限量值。字線可啟動選擇組件；例如，施加至一字線之一電晶體閘極之一電壓可連接一記憶體胞元之一電容器與一數位線。
在一些實例中，一數位線之電壓改變可取決於其本質電容。即，隨著電荷流動通過數位線，某有限電荷可儲存於數位線中且所得電壓取決於本質電容。本質電容可取決於實體特性，包含數位線之尺寸。數位線可連接記憶體胞元陣列105之許多記憶體胞元，故數位線可具有導致一不可忽略電容(例如，約幾皮法拉(pF))之一長度。接著，可由一感測組件比較數位線之所得電壓與一參考電壓(例如，一參考線之一電壓)，以 便判定記憶體胞元中之所儲存邏輯狀態。可使用其他感測程序。
感測組件可包含各種電晶體或放大器以偵測及放大信號之一差異，此可稱為鎖存。感測組件可包含一感測放大器，其接收及比較數位線之電壓與一參考線(其可為一參考電壓)。可基於比較將感測放大器輸出驅動至更高(例如，正)或更低(例如，負或接地)供應電壓。例如，若數位線具有高於參考線之一電壓，則可將感測放大器輸出驅動至一正供應電壓。
在一些情況中，感測放大器可將數位線驅動至供應電壓。感測組件接著可鎖存感測放大器之輸出及/或數位線之電壓，其可用於判定記憶體胞元中之所儲存狀態(例如，邏輯「1」)。替代地，例如，若數位線具有高於參考線之一電壓，則可將感測放大器輸出驅動至一負或接地電壓。感測組件可類似地鎖存感測放大器輸出以判定記憶體胞元中之所儲存狀態(例如，邏輯「0」)。可接著例如透過一行解碼器輸出記憶體胞元之鎖存邏輯狀態。
為寫入一記憶體胞元，可跨記憶體胞元之電容器施加一電壓。可使用各種方法寫入一記憶體胞元。在一個實例中，可透過一字線啟動選擇組件，以便將電容器電連接至數位線。可藉由控制胞元板極(例如，透過一板極線)及胞元底部(例如，透過一數位線)之電壓而跨電容器施加一電壓。為寫入一邏輯「0」，胞元板極可為高(例如，一電壓位準可增加而高於一預定電壓(其係一「高」電壓))。即，可將一正電壓施加至板極線，且胞元底部可為低(例如，虛擬接地或施加一負電壓至數位線)。可執行相反程序以寫入一邏輯「1」，其中胞元板極可為低且胞元底部可為高。
控制器110可透過各種組件(例如，列解碼器、行解碼器及感測組件)控制記憶體胞元陣列105中之記憶體胞元之操作(例如，讀取、寫入、重寫、再新、放電等)。在一些情況中，列解碼器、行解碼器及感測組件之一或多者可與控制器110共置。控制器110可產生列及行位址信號，以便啟動所要字線及數位線。在其他實例中，控制器110可產生及控制在記憶體裝置100之操作期間使用之各種電壓或電流。例如，控制器110可在存取一或多個記憶體胞元之後將放電電壓施加至一字線或數位線。一般言之，本文中論述之一經施加電壓或電流之振幅、形狀或持續時間可經調整或變化且可針對操作記憶體裝置100時論述之各種操作而不同。此外，可同時存取記憶體胞元陣列105內之一個、多個或全部記憶體胞元。例如，可在一重設操作期間同時存取記憶體胞元陣列105之多個記憶體胞元或全部記憶體胞元，其中多個記憶體胞元或全部記憶體胞元可設定為一單一邏輯狀態(例如，邏輯「0」)。
複數個通道115之各者可經組態以耦合記憶體胞元陣列105與控制器110。在一些實例中，複數個通道115之各者可稱為複數個支路。在一些記憶體裝置中，記憶體裝置與一主機裝置(例如，一個人電腦或其他計算裝置)之間的資料傳送速率可被跨複數個通道115傳送之資料速率所限制。在一些實例中，記憶體裝置100可包含較大數目個高電阻通道。藉由增加通道數目，可增加記憶體裝置100中傳送之資料量而不增加資料傳送速率。在一些實例中，複數個通道115可稱為一寬系統介面。複數個通道115之各者可為定位於記憶體胞元陣列105與控制器110之間的一內插器之部分。在一些實例中，通道115之一或多者可為單向的，且在其他實例中，通道115之一或多者可為雙向的。
在一些實例中，至少一些(且在一些情況中，各)發信介面120可產生及/或解碼使用複數個通道115傳達之信號。一發信介面120可相關聯於與複數個通道115耦合之各組件。發信介面120可經組態以產生及/或解碼多位階信號、二進位信號或兩者(例如，同時)。各發信介面120可包含一驅動器125及一接收器130。在一些實例中，各驅動器125可稱為一多支路驅動器。
各驅動器125可經組態以基於包含多個位元之一邏輯狀態產生一多位階信號。例如，驅動器125可使用PAM4發信技術(或其他類型之多位階發信技術)以產生具有對應於該邏輯狀態之一振幅之一信號。驅動器125可經組態以使用一單一輸入線接收資料。在一些情況中，驅動器125可包含用於一第一資料位元(例如，最高有效位元)之一第一輸入線、用於一第二資料位元(例如，最低有效位元)之一第二輸入線。在一些境況中，驅動器125可經組態以產生二進位位階信號(例如，一NRZ信號)。在一些情況中，驅動器125可使用單端發信以產生多位階信號。在此等情況中，可在不具有差動的情況下傳輸多位階信號。
各接收器130可經組態以判定由使用複數個通道115接收之多位階信號之一符號表示之一邏輯狀態。在一些情況中，接收器130可判定所接收多位階信號之一振幅。基於所判定振幅，接收器130可判定由多位階信號表示之邏輯狀態。接收器130可經組態以使用一單一輸出線輸出資料。在一些情況中，接收器130可包含用於一第一資料位元(例如，最高有效位元)之一第一輸出線、用於一第二資料位元(例如，最低有效位元)之一第二輸出線。在一些境況中，接收器130可經組態以解碼二進位位階信號(例如，一NRZ信號)。例如，接收器130之各者可經由複數個通道115 與一傳輸器(未繪示)耦合。通道115之各者可經組態以輸出包含多個位元之資料，且控制器110可經組態以判定資料輸出之間的一輸出阻抗偏移。一或多個電晶體(例如，未單獨繪示)可經組態以調整複數個通道115之一或多者之一電阻位準。此調整可至少部分基於所判定輸出阻抗偏移。
在一些情況中，發信介面120之各者可經組態以選擇性地產生及/或解碼不同類型之信號(例如，NRZ信號、PAM4信號、PAM8信號等)。可基於記憶體裝置100之操作環境使用不同類型之信號。例如，二進位發信可使用少於多位階發信之功率且可在功率消耗為驅動效能考量時所使用。可用於判定應使用哪種類型之發信之其他效能因素可包含時脈考量、資料選通(DQS)考量、電路能力、頻寬考量、抖動考量或其組合。在一些情況中，控制器110可經組態以選擇信號類型，且發信介面120可經組態以基於自控制器110接收之指令實施選擇。在一些情況中，發信介面120之各者可經組態以實施編碼功能，諸如錯誤偵測程序、錯誤校正程序、資料匯流排反轉程序或其組合。
在一些情況中，發信介面120可經組態以同時傳達多位階信號及二進位信號。在此等情況中，一發信介面120可包含一組以上驅動器125及接收器130。例如，一發信介面120可經組態以使用一第一組通道115使用二進位位階信號傳達一第一組資料(例如，一控制信號)，同時使用一第二組通道115使用一多位階信號傳達一第二組資料(例如，使用者資訊)。
圖2繪示根據本發明之各種實施例之表示一多位階信號之一眼圖200之一實例。眼圖200可用於指示高速傳輸中之信號品質且可表示一信號之四個符號(例如，「00」、「01」、「10」或「11」)。在一些實例 中，四個符號之各者可由不同電壓振幅(例如，振幅205-a、205-b、205-c、205-d)表示。在其他實例中，眼圖200可表示一PAM4信號，其可用於在一記憶體裝置(例如，如參考圖1描述之記憶體裝置100)中傳達資料。眼圖200可用於提供信號完整性之健康狀況之一視覺指示且可指示資料信號之雜訊容限。雜訊容限可例如係指信號超過振幅205之理想邊界之量。
為產生眼圖200，一示波器或其他計算裝置可根據一取樣週期210(例如，一單位時間間隔或一位元週期)對一數位信號取樣。取樣週期210可由與所量測信號之傳輸相關聯之一時脈定義。在一些實例中，示波器或其他計算裝置可在取樣週期210期間量測信號之電壓位準以形成一跡線215。雜訊及其他因素可導致從信號所量測之跡線215偏離一組理想階梯函數。藉由疊對複數個跡線215，可判定關於所量測信號之各種特性。例如，眼圖200可用於識別一通信信號之數個特性，諸如抖動、串擾、電磁干擾(EMI)、信號損耗、信雜比(SNR)、其他特性或其等之組合。閉眼可指示一雜訊及/或不可預測信號或其他問題。
在一些實例中，眼圖200可指示一寬度220。眼圖200中之一眼之寬度220可用於指示所量測信號之一時序同步或所量測信號之抖動效應。在一些實例中，比較寬度220與取樣週期210可提供所量測信號之一SNR量測。一眼圖中之各眼可基於所量測信號之特性而具有一獨有寬度。各種編碼及解碼技術可用於修改所量測信號之寬度220。
在其他實例中，眼圖200可指示用於判定由所量測信號之一符號表示之一邏輯狀態之值的一取樣時間225(例如，一理想取樣時間)。例如，判定所量測信號之取樣資料之一正確時間(例如，時序同步)對於最小化信號偵測中之錯誤率可為重要的。例如，若一計算裝置在一轉 變時間(例如，一上升時間230或一下降時間235)期間對一信號取樣，則可由解碼器將錯誤引入至由信號之一符號表示之資料中。各種編碼及解碼技術可用於修改所量測信號之理想取樣時間225。
眼圖200可用於識別自一第一振幅205轉變至一第二振幅205之一上升時間230及/或一下降時間235。跡線215在上升時間230或下降時間235期間的斜率可指示信號對時序錯誤之敏感度及其他態樣。例如，跡線215之斜率愈陡(例如，上升時間230及/或下降時間235愈小)，振幅205之間的轉變愈理想。各種編碼及解碼技術可用於修改所量測信號之上升時間230及/或下降時間235。
在一些實例中，眼圖200可用於識別所量測信號中之抖動240之一量。抖動240可係指由上升及下降時間之一錯位導致之一時序錯誤。當一上升邊緣或下降邊緣在與由資料時脈定義之一理想時間不同之一時間發生時發生抖動240。抖動240可由信號反射、符號間干擾、串擾、程序-電壓-溫度(PVT)變化、隨機抖動、加成性雜訊或其等之組合引起。各種編碼及解碼技術可用於修改所量測信號之抖動240。在一些情況中，各信號位準或各眼之抖動240可不同。
在其他實例中，眼圖200可指示一眼開口(eye opening)245，其可表示各種振幅205之間的一峰值對峰值電壓差。眼開口245可與用於區分所量測信號之不同振幅205之一電壓容限相關。容限愈小，可能愈難以區分鄰近振幅，且可歸因於雜訊而引入更多錯誤。在一些情況中，信號之一接收器(例如，如參考圖1描述之接收器130)可比較信號與定位於各種振幅205之間的一或多個臨限值電壓。在其他情況中，眼開口245愈大，雜訊將導致錯誤地滿足一或多個電壓臨限值之可能性愈小。眼開口 245可用於指示所量測信號中之加成性雜訊之一量，且可用於判定所量測信號之一SNR。各種編碼及解碼技術可用於修改所量測信號之眼開口245。在一些情況中，各眼之眼開口245可係不同。在此等情況中，多位階信號之眼可不相同。
在其他實例中，眼圖200可指示失真250。失真250可表示歸因於信號路徑中之雜訊或中斷的所量測信號之過衝及/或下衝。隨著一信號自一舊振幅(例如，一振幅205-c)安定至一新振幅(例如，振幅205-b)中，信號可超越及/或低於新振幅位準。在一些實例中，失真250可由此過衝及/或下衝引起，且可由信號中之加成性雜訊或信號路徑中之中斷引起。一眼圖中之各眼可基於所量測信號之特性而具有一獨有開口。各種編碼及解碼技術可用於修改所量測信號之失真250。在一些情況中，各信號位準或各眼之失真250可不同。
圖2中展示之眼圖200之特性之位置僅為闡釋性目的。諸如寬度220、取樣時間225、上升時間230、下降時間235、抖動240、眼開口245及/或失真250之特性可在圖2中未明確指示之眼圖200之其他部分中出現。
圖3繪示根據本發明之各種實施例之一傳輸電路300之一實例。傳輸電路300可經組態以基於一或多個資料位元產生一多位階信號或二進位位階信號。傳輸電路300可為如參考圖1描述之驅動器125之一實例。傳輸電路300可包含一驅動器315、一先進先出(FIFO)組件330、一多工器335及一預驅動器340。
驅動器315可包含一上拉電路305及一下拉電路310。傳輸電路300可經組態以基於自記憶體核心325接收之一邏輯狀態將一信號輸 出至複數個通道(例如，參考圖1描述之通道115)。在一些實例中，傳輸電路300可與記憶體核心325耦合，其可為如參考圖1描述之一控制器110或記憶體胞元之一記憶體胞元陣列105之一實例。
在一些實例中，傳輸電路300可基於自記憶體核心325接收之資料而操作。在一些實例中，經識別資料可包含一或多個資訊位元。在其他實例中，傳輸電路300或記憶體控制器可基於經識別資料識別一所要振幅位準。傳輸電路300或記憶體控制器可識別傳輸電路300之輸出信號之一當前振幅位準，且在一些實例中，傳輸電路300或記憶體控制器可判定用於使上拉電路305及/或下拉電路310自輸出信號之當前振幅位準轉變至所要振幅位準之一組指令。另外或替代地，例如，指令可包含閘極電壓之特性(例如，閘極電壓之振幅、閘極電壓之時序及/或閘極電壓啟動之型樣)以應用至將驅動器315之一輸出320耦合至兩個或兩個以上電壓源之一或多個切換組件。指令可經組態以導致輸出信號「上拉」或「下拉」至所要振幅位準。
在一些實例中，記憶體核心325可與FIFO組件330耦合。例如，自記憶體核心325傳輸之資料可透過FIFO組件330路由。FIFO組件330可例如組織及/或操縱自記憶體核心325傳輸之資料。在一些實例中，FIFO組件330可根據時間及優先順序操縱及/或組織資料。因此，FIFO組件330可在一先到先服務基礎上處理資料。在一些實例中，FIFO組件330可利用與一記憶體控制器(例如，如參考圖1描述之控制器110)相同之一時脈。在其他實例中，FIFO組件330可利用單獨時脈進行讀取及寫入操作。
在其他實例中，自記憶體核心325傳輸且通過FIFO組件330之資料可經由一多工器335進行多工。多工器335可與記憶體核心325 及FIFO組件330兩者耦合。在一些實例中，多工器335可選擇自FIFO組件330接收之若干輸入信號之一者。在選擇一輸入信號之後，多工器335可將信號轉遞至預驅動器340。例如，預驅動器340可與多工器335耦合且可利用一偏壓電路以產生一低功率信號。在一些實例中，經由預驅動器340產生之信號可傳輸至上拉電路305及/或下拉電路310。在一些情況中，預驅動器340可包含一或多個反相器，其等連結至多工器335之輸出以產生用於驅動器315之切換組件之閘極信號。
上拉電路305可經組態以將驅動器315之一輸出信號自一第一振幅偏壓至大於第一振幅之一第二振幅。例如，若輸出信號處於如參考圖2描述之一第一振幅205-b，則上拉電路305可用於將輸出信號轉變至振幅205-c或205-d之任一者。可使用一或多個切換組件(例如，一電晶體)將上拉電路305耦合至一第一電壓源。第一電壓源可具有大於與下拉電路310相關聯之一第二電壓源之一電壓。
下拉電路310可經組態以將驅動器315之一輸出信號自一第一振幅偏壓至小於第一振幅之一第二振幅。例如，若輸出信號具有如參考圖2描述之一第一振幅205-b，則下拉電路310可用於將輸出信號轉變至振幅205-a。可使用一或多個切換組件(例如，一電晶體)將下拉電路310耦合至一第二電壓源。第二電壓源可具有小於與上拉電路305相關聯之第一電壓源之一電壓。在一些情況中，下拉電路310選擇性地耦合驅動器315之輸出與一接地或虛擬接地。
在一些情況中，上拉電路305及/或下拉電路310之設計可影響如由一眼圖(例如，如參考圖2描述之眼圖200)表示之輸出信號之各種特性。例如，上拉電路305及/或下拉電路310之設計可影響眼寬(例如，如 參考圖2描述之寬度220)、眼開口(例如，如參考圖2描述之眼開口245)、失真(例如，如參考圖2描述之失真250)、抖動(例如，如參考圖2描述之抖動240)、(若干)振幅之位置、其他特性或其等之組合。
在一些情況中，傳輸電路300可經組態以選擇性地產生二進位信號(例如，NRZ發信)或多位階信號(例如，PAM4或PAM8)。在其他實例中，傳輸電路300可經組態以調整驅動器315之輸出信號之一傳輸功率。另外或替代地，例如，傳輸電路300或一記憶體控制器(例如，如參考圖1描述之控制器110)可經組態以選擇一或多個通道或一或多個通道群組以將輸出信號傳達至記憶體裝置之另一組件。
圖4繪示根據本發明之各種實施例之一接收器400之一實例。接收器400可經組態以接收及/或解碼一多位階信號或二進位位階信號。例如，一所連接組件(例如，一記憶體裝置100之一記憶體胞元陣列105或一控制器110)之接收器400可使用一或多個複數個通道(例如，通道115)接收一信號。接收器400可經組態以基於一所接收信號輸出一或多個資料位元。接收器400可包含一或多個比較器405及一解碼器410。接收器400可為參考圖1描述之接收器130之一實例。
一或多個比較器405可經組態以比較所接收信號與一或多個參考電壓415。比較器405之數目可與所接收信號中可表示之符號(例如，振幅位準)之一數目相關。例如，若所接收信號係經組態以具有四個符號之一多位階信號(例如，一PAM4信號)，則接收器400可包含三個比較器405-a、405-b、405-c及三個參考電壓415-a、415-b、415-c。
各比較器405可基於所接收信號是否大於或小於參考電壓415而輸出一信號。換言之，比較器405可判定所接收信號是否滿足由比 較器405定義之一電壓臨限值及其相關聯參考電壓415。例如，比較器405可在所接收信號大於相關聯參考電壓415之情況下輸出一高電壓且比較器405可在所接收信號小於相關聯參考電壓415之情況下輸出一低電壓(或反之亦然)。解碼器410可接收比較器405之輸出。參考電壓415可經選擇以區分所接收信號之預期振幅位準。例如，參考電壓415可經選擇為在一眼圖中之一眼之一眼開口245內兩個振幅位準(例如，振幅205-a及205-b)之間。
解碼器410可經組態以基於比較器405之輸出判定由所接收信號之一符號表示之一邏輯狀態。比較器405之輸出之組合可用於判定所接收信號之一振幅。在一些情況中，解碼器410可為將比較器405之輸出編入索引至所接收信號之邏輯狀態的一查找表之一實例。
在一些實例中，若所接收信號小於全部參考電壓415，則解碼器410可判定由所接收信號之一符號表示一邏輯狀態「00」。若所接收信號大於一個參考電壓415但小於參考電壓415之兩者，則解碼器410可判定由所接收信號之一符號表示一邏輯狀態「01」。若所接收信號大於參考電壓415之兩者但小於參考電壓415之一者，則解碼器410可判定由所接收信號之一符號表示一邏輯狀態「10」。若所接收信號大於全部參考電壓415，則解碼器410可判定由所接收信號之一符號表示一邏輯狀態「11」。應瞭解，可基於設計選擇修改邏輯狀態至振幅之映射。
在一些情況中，接收器400可經組態以選擇性地解碼二進位信號(例如，NRZ發信)或多位階信號(例如，PAM4或PAM8)。在一些情況中，接收器400或一所連接組件可經組態以選擇一或多個通道或一或多個通道群組以監聽來自記憶體裝置之另一組件之所接收信號。
圖5繪示根據本發明之各種實施例之一記憶體裝置500之一實例。記憶體裝置500可為一高頻寬記憶體(HBM)裝置之一實例。記憶體裝置500可經組態以針對記憶體裝置500中使用之每功率單位提供更多資料傳送頻寬。記憶體裝置500可包含一記憶體胞元陣列505、一處理器510及一內插器515。記憶體裝置500可為參考圖1描述之記憶體裝置100之一實例。
記憶體胞元陣列505可為一3D記憶體陣列之一實例。陣列505可包含複數個記憶體胞元層疊520，各層疊520係一2D記憶體陣列之一實例。記憶體胞元陣列505亦可包含耦合陣列505與內插器515之一基底525。可使用一或多個矽穿孔(TSV)(未展示)耦合記憶體胞元層疊520與基底525。記憶體胞元陣列505可為參考圖1描述之記憶體胞元陣列105之一實例。記憶體胞元陣列505可為DRAM技術、FeRAM技術或PCM技術之一實例。
基底525可經組態為記憶體胞元陣列505之一輸入/輸出(I/O)裝置。在一些情況中，基底525可經組態為記憶體胞元陣列505之一記憶體控制器，其使用列解碼器、行解碼器、字線、數位線、其他組件或其等之組合存取各種記憶體胞元。在一些情況中，基底525可經組態以緩衝傳達至記憶體胞元陣列505及自記憶體胞元陣列505傳達之資料。基底525可包含一發信介面(諸如參考圖1描述之發信介面120)以使用二進位發信及/或多位階發信跨內插器515傳達資料。
處理器510可經組態以執行一主機裝置所要求之任何功能。在一些情況中，處理器510可為一圖形裝置中之一圖形處理單元(GPU)之一實例。在一些情況中，處理器510可為一中央處理單元(CPU) 之一實例。在一些情況中，處理器510可包含一記憶體控制器(諸如參考圖1描述之控制器110)之功能性。處理器510可包含一發信介面(諸如參考圖1描述之發信介面120)以使用二進位發信及/或多位階發信跨內插器515傳達資料。處理器510及陣列505可使用微柱540與內插器耦合。
內插器515經組態以提供所連接組件(例如，陣列505、處理器510及/或封裝基板535)之間的寬通信信道。內插器515可包含用於在裝置之間通信之複數個高電阻通道530。在一些情況中，通道530可完全彼此獨立。一些通道530可為單向的且一些通道530可為雙向的。陣列505及/或處理器510可選擇通道之不同組合或群組以傳達資料。
內插器515可藉由提供大量通道530以連接組件而提供寬通信信道。在一些情況中，通道530可為連接器之薄跡線，從而(thereby)使各個別通道有損耗。由於各通道530係電阻式的，所以隨著傳送資料之頻率增加，傳送資料所需之功率相對於頻率以一非線性方式增加。此等特性可帶來一實際頻率上限，其可用於透過通道530在給定傳輸功率量之情況下傳輸資料。為增加在一給定時間量中傳送之資料量，內插器515可包含非常高數目個通道530。因而，記憶體裝置500之一匯流排可寬於其他DRAM記憶體，諸如DDR4(雙倍資料速率第四代同步動態隨機存取記憶體)或GDDR5(雙倍資料速率型第五代同步圖形隨機存取記憶體)。在一些情況中，記憶體胞元陣列505可具有每層疊520兩個128位元通道。因此，若陣列505具有四個層疊520，則處理器510將具有擁有4096個位元之一寬度之一記憶體匯流排。相比而言，一些GDDR記憶體可僅具有擁有512個位元之一總寬度之一記憶體匯流排之十六個32位元通道。內插器515可由與形成封裝基板535之一第二材料不同之一第一材料(例如，矽)形成。內 插器515及封裝基板可使用一或多個焊料球545、550與其他組件耦合。
多位階發信(例如，PAM4)可與記憶體裝置500(例如，一HBM裝置)結合使用以增加一資料傳送速率而不增加資料傳送頻率。隨著跨內插器515傳達之資料頻率增加，傳輸資料所需之功率增加。此係歸因於通道530之損耗性質。多位階發信可經組態以增加跨內插器515傳達之資料之一資料速率而不增加資料之頻率及/或傳輸功率。
記憶體裝置500可經組態以選擇可基於一情境使用之各種類型之發信。例如，在一些情境(例如，控制發信)中，記憶體裝置500可希望使用二進位發信(例如，NRZ發信)，且在其他情境(例如，使用者資料)中，記憶體裝置可希望使用多位階發信(例如，PAM4、PAM8等)。
記憶體裝置500之各種組件可包含能夠使用二進位發信及/或多位階發信進行通信之發信介面。例如，處理器510及/或基底525可包含一發信介面，諸如參考圖1描述之發信介面120。
記憶體裝置500可經組態以對陣列505執行數個存取操作(例如，讀取操作或寫入操作)。針對一寫入操作，處理器510可識別待寫入至記憶體胞元陣列505之資訊。處理器510可基於經識別資訊使用一發信介面(或一發信介面之一驅動器)產生使用具有至少三個位階之一第一調變方案調變之一多位階信號。多位階信號可表示經識別資訊之一個以上位元。處理器510可使用內插器515之複數個通道530將多位階信號傳輸至記憶體胞元陣列505。
基底525可使用一發信介面(或一發信介面之一接收器)接收及解碼多位階信號。基底525可判定所接收多位階信號之一振幅。例如，基底525可使用一或多個比較器以比較所接收多位階信號與一或多個電壓 臨限值。基於是否滿足電壓臨限值，比較器可輸出特定信號。基底525可(例如，使用一解碼器)基於比較器之輸出判定由多位階信號之振幅表示之複數個位元。基底525可識別一或多個記憶體胞元以儲存複數個位元。基底525可將複數個位元寫入至陣列505之一或多個記憶體胞元。
針對一讀取操作，處理器510可識別其希望用於其操作之一者的儲存於陣列505上之一些資訊。處理器510可將一信號(例如，二進位位階信號或一多位階信號)傳輸至陣列505以請求經識別資訊。基底525可識別當前儲存經識別資訊之一或多個記憶體胞元。基底525可使用參考圖1描述之程序自經識別之一或多個胞元讀出一或多個資料位元。
基底525可基於自記憶體胞元讀取之一或多個資料位元使用一發信介面(或一發信介面之一驅動器)產生使用具有至少三個位階之一第一調變方案調變之一多位階信號。基底525可使用內插器515之複數個通道530將多位階信號傳輸至處理器510。
處理器510可使用一發信介面(或一發信介面之一接收器)接收及解碼多位階信號。處理器510可判定所接收多位階信號之一振幅。例如，處理器510可使用一或多個比較器以比較所接收多位階信號與一或多個電壓臨限值。基於是否滿足電壓臨限值，比較器可輸出特定信號。處理器510可(例如，使用一解碼器)基於比較器之輸出判定由多位階信號之振幅表示之複數個位元。
圖6展示根據本發明之實施例之支援具有寬系統介面之記憶體中之多位階發信之一發信組件615之一方塊圖600。發信組件615可為參考圖1描述之一發信介面120之一組件。
發信組件615及/或其各種子組件之至少一些可在硬體、由 一處理器執行之軟體、韌體或其等之任何組合中實施。若在由一處理器執行之軟體中實施，則發信組件615及/或其各種子組件之至少一些之功能可由以下者執行：一通用處理器、一數位信號處理器(DSP)、一特定應用積體電路(ASIC)、一場可程式化閘陣列(FPGA)或其他可程式化邏輯裝置、離散閘或電晶體邏輯、離散硬體組件或經設計以執行本發明中描述之功能之其等之任何組合。發信組件615及/或其各種子組件之至少一些可實體地定位於各種位置處，包含經分佈使得由一或多個實體裝置在不同實體位置處實施功能之部分。在一些實例中，發信組件615及/或其各種子組件之至少一些可為根據本發明之各種實施例之一單獨且相異組件。在其他實例中，發信組件615及/或其各種子組件之至少一些可與一或多個其他硬體組件組合，包含(但不限於)一I/O組件、一收發器、一網路伺服器、另一計算裝置、本發明中描述之一或多個其他組件或根據本發明之各種實施例之其等之一組合。
發信組件615可包含偏壓組件620、時序組件625、資訊管理器630、多位階信號產生器635、胞元管理器640及二進位信號產生器645。此等組件之各者可彼此直接通信或(例如，經由一或多個匯流排)間接通信。
資訊管理器630可藉由一記憶體裝置之一控制器識別待寫入至一記憶體胞元陣列之資訊。
多位階信號產生器635可：藉由控制器產生使用具有表示經識別資訊之一組位元之至少三個位階之一第一調變方案調變之一多位階信號；藉由控制器跨包含一組通道之一內插器將多位階信號傳輸至記憶體胞元陣列；及藉由記憶體胞元陣列判定多位階信號之一振幅是否滿足一或 多個臨限值。
胞元管理器640可藉由記憶體胞元陣列基於多位階信號所滿足之一或多個臨限值之一臨限值數目識別由多位階信號表示之該組位元且藉由記憶體胞元陣列將由多位階信號表示之該組位元寫入至記憶體胞元陣列之一或多個記憶體胞元。
二進位信號產生器645可藉由控制器跨內插器將二進位位階信號與多位階信號同時傳輸至記憶體胞元陣列。
圖7展示根據本發明之實施例之包含支援具有寬系統介面之記憶體中之多位階發信之一裝置705之一系統700之一圖。裝置705可為如上文(例如，參考圖1)描述之控制器110之組件之一實例或包含控制器110之組件。裝置705可包含用於雙向語音及資料通信之組件，包含用於傳輸及接收通信之組件，包含發信組件715、記憶體胞元720、基本輸入/輸出系統(BIOS)組件725、處理器730、I/O控制器735及周邊組件740。此等組件可經由一或多個匯流排(例如，匯流排710)電子通信。
記憶體胞元720可儲存如本文中描述之資訊(即，呈一邏輯狀態之形式)。
BIOS組件725係包含操作為韌體之BIOS之一軟體組件，其可初始化及運行各種硬體組件。BIOS組件725亦可管理一處理器與各種其他組件(例如，周邊組件、輸入/輸控制組件等)之間的資料流。BIOS組件725可包含儲存於唯讀記憶體(ROM)、快閃記憶體或任何其他非揮發性記憶體中之一程式或軟體。
處理器730可包含一智慧硬體裝置(例如，一通用處理器、一DSP、一中央處理單元(CPU)、一微控制器、一ASIC、一FPGA、一可 程式化邏輯裝置、一離散閘或電晶體邏輯組件、一離散硬體組件或其等之任何組合)。在一些情況中，處理器730可經組態以使用一記憶體控制器操作一記憶體陣列。在其他情況中，一記憶體控制器可整合至處理器730中。處理器730可經組態以執行儲存於一記憶體中之電腦可讀指令以執行各種功能(例如，支援具有寬系統介面之記憶體中之多位階發信之功能或任務)。
I/O控制器735可管理裝置705之輸入信號及輸出信號。I/O控制器735亦可管理未整合至裝置705中之周邊設備。在一些情況中，I/O控制器735可表示至一外部周邊設備之一實體連接或埠。在一些情況中，I/O控制器735可利用一作業系統，諸如iOS®、ANDROID®、MS-DOS®、MS-WINDOWS®、OS/2®、UNIX®、LINUX®或另一已知作業系統。在其他情況中，I/O控制器735可表示一數據機、一鍵盤、一滑鼠、一觸控螢幕或一類似裝置或與其等互動。在一些情況中，I/O控制器735可實施為一處理器之部分。在一些情況中，一使用者可經由I/O控制器735或經由藉由I/O控制器735控制之硬體組件與裝置705互動。
周邊組件740可包含任何輸入或輸出裝置或此等裝置之一介面。實例可包含磁碟控制器、聲音控制器、圖形控制器、乙太網路控制器、數據機、通用串列匯流排(USB)控制器、一串列或並列埠或周邊卡槽(諸如周邊組件互連(PCI)或加速圖形埠(AGP)槽)。
輸入745可表示裝置705外部之一裝置或信號，其提供輸入至裝置705或裝置705之組件。此可包含一使用者介面或與其他裝置或其他裝置之間的一介面。在一些情況中，輸入745可由I/O控制器735管理，且可經由一周邊組件740與裝置705互動。
輸出750亦可表示裝置705外部之一裝置或信號，其經組態以自裝置705或裝置705之組件之任一者接收輸出。輸出750之實例可包含一顯示器、音訊揚聲器、一印刷裝置、另一處理器或印刷電路板等。在一些情況中，輸出750可為經由(若干)周邊組件740與裝置705介接之一周邊元件。在一些情況中，輸出750可由I/O控制器735管理。
裝置705之組件可包含經設計以實行其等功能之電路。此可包含經組態以實行本文中描述之功能之各種電路元件，例如，導電線、電晶體、電容器、電感器、電阻器、放大器或其他作用或非作用元件。裝置705可為一電腦、一伺服器、一膝上型電腦、一筆記型電腦、一平板電腦、一行動電話、一穿戴式電子裝置、一個人電子裝置或類似物。或裝置705可為此一裝置之一部分或態樣。
在一項實施例中，一裝置705或系統700可包含：一記憶體胞元陣列；一控制器，其經組態以控制對記憶體胞元陣列之存取；一內插器，其可操作地耦合記憶體胞元陣列與控制器，內插器包含記憶體胞元陣列與控制器之間的複數個通道；及一接收器，其經組態以解碼跨內插器之至少一個通道傳達之使用具有至少三個位階之一第一調變方案調變之一多位階信號。
上文描述之裝置705或系統700之一些實例亦可包含一驅動器，其經組態以至少部分基於複數個資訊位元產生跨內插器之至少一個通道傳輸之多位階信號。
在上文描述之裝置705或系統700之一些實例中，驅動器可經組態以使用格雷編碼或資料匯流排反轉或兩者編碼資料。
在上文描述之裝置705或系統700之一些實例中，接收器進 一步包括複數個比較器，各比較器經組態以比較多位階信號與一電壓臨限值。
在上文描述之裝置705或系統700之一些實例中，接收器進一步包括一解碼器，其經組態以至少部分基於自複數個比較器之一組比較器接收之資訊判定由多位階信號表示之複數個位元。
上文描述之裝置705或系統700之一些實例亦可包含可由多位階信號之一振幅表示之複數個資訊位元。
在上文描述之裝置705或系統700之一些實例中，可使用一PAM方案用資訊編碼多位階信號。
在上文描述之裝置705或系統700之一些實例中，控制器跨內插器之複數個通道之一子集將多位階信號傳輸至記憶體胞元陣列。
在上文描述之裝置705或系統700之一些實例中，控制器使用內插器之一單向通道傳輸多位階信號。
在上文描述之裝置705或系統700之一些實例中，記憶體胞元陣列跨內插器之複數個通道之一子集將多位階信號傳輸至控制器。
上文描述之裝置705或系統700之一些實例亦可包含由一第一材料形成之一基板，其中內插器可由不同於第一材料之一第二材料形成。在上文描述之裝置705或系統700之一些實例中，第二材料可為矽。
上文描述之裝置705或系統700之一些實例亦可包含堆疊於記憶體胞元陣列之頂部上之一第二記憶體胞元陣列，其中第二記憶體胞元陣列可藉由內插器與控制器可操作地耦合。
上文描述之裝置705或系統700之一些實例亦可包含與記憶體胞元陣列及內插器耦合之一輸入/輸出裝置，其中輸入/輸出裝置可經組 態以緩衝與記憶體胞元陣列通信之資訊。
圖8展示繪示根據本發明之實施例之用於具有寬系統介面之記憶體中之多位階發信之一方法800之一流程圖。可藉由如本文中描述之一控制器110或其組件實施方法800之操作。例如，可藉由如參考圖7描述之一發信組件執行方法800之操作。在一些實例中，一控制器110可執行一組碼來控制裝置之功能元件以執行下文描述之功能。另外或替代地，控制器110可使用專用硬體來執行下文描述之功能之態樣。
在一些情況中，該方法亦可包含藉由一記憶體裝置之一控制器識別待寫入至一記憶體胞元陣列之資訊。在一些情況中，該方法亦可包含藉由控制器產生使用具有表示經識別資訊之複數個位元之至少三個位階之一第一調變方案調變之一多位階信號。在一些情況中，該方法亦可包含藉由控制器跨包含複數個通道之一內插器將多位階信號傳輸至記憶體胞元陣列。在一些情況中，該方法亦可包含藉由記憶體胞元陣列判定多位階信號之一振幅是否滿足一或多個臨限值。在一些情況中，該方法亦可包含藉由記憶體胞元陣列至少部分基於多位階信號所滿足之一或多個臨限值之一臨限值數目識別由多位階信號表示之複數個位元。在一些情況中，該方法亦可包含藉由記憶體胞元陣列將由多位階信號表示之複數個位元寫入至記憶體胞元陣列之一或多個記憶體胞元。在一些情況中，該方法亦可包含藉由控制器跨內插器將二進位位階信號與多位階信號同時傳輸至記憶體胞元陣列。
在方塊805，控制器110可藉由一記憶體裝置之一控制器識別待寫入至一記憶體胞元陣列之資訊。可根據本文中描述之方法執行方塊805之操作。在特定實例中，可由如參考圖7描述之一資訊管理器執行方 塊805之操作之態樣。
在方塊810，控制器110可藉由控制器產生使用具有表示經識別資訊之複數個位元之至少三個位階之一第一調變方案調變之一多位階信號。可根據本文中描述之方法執行方塊810之操作。在特定實例中，可由如參考圖7描述之一多位階信號產生器執行方塊810之操作之態樣。
在方塊815，控制器110可藉由控制器將多位階信號跨包含複數個通道之一內插器傳輸至記憶體胞元陣列。可根據本文中描述之方法執行方塊815之操作。在特定實例中，可由如參考圖7描述之一多位階信號產生器執行方塊815之操作之態樣。
描述一種方法。該方法可包含：藉由一記憶體裝置之一控制器識別待寫入至一記憶體胞元陣列之資訊；藉由控制器產生使用具有表示經識別資訊之複數個位元之至少三個位階之一第一調變方案調變之一多位階信號；及藉由控制器跨包含複數個通道之一內插器將多位階信號傳輸至記憶體胞元陣列。
方法800可由一設備實施，該設備可包含：用於藉由一記憶體裝置之一控制器識別待寫入至一記憶體胞元陣列之資訊之構件；用於藉由控制器產生使用具有表示經識別資訊之複數個位元之至少三個位階之一第一調變方案調變之一多位階信號之構件；及用於藉由控制器跨包含複數個通道之一內插器將多位階信號傳輸至記憶體胞元陣列之構件。
方法800可由另一設備實施，該另一設備可包含：一處理器；記憶體，其與處理器電子通信；及指令，其等儲存於記憶體中。指令可操作以導致處理器：藉由一記憶體裝置之一控制器識別待寫入至一記憶體胞元陣列之資訊；藉由控制器產生使用具有表示經識別資訊之複數個位 元之至少三個位階之一第一調變方案調變之一多位階信號；及藉由控制器跨包含複數個通道之一內插器將多位階信號傳輸至記憶體胞元陣列。
方法800可由可包含指令之一非暫時性電腦可讀媒體實施，該等指令可操作以導致一處理器：藉由一記憶體裝置之一控制器識別待寫入至一記憶體胞元陣列之資訊；藉由控制器產生使用具有表示經識別資訊之複數個位元之至少三個位階之一第一調變方案調變之一多位階信號；及藉由控制器跨包含複數個通道之一內插器將多位階信號傳輸至記憶體胞元陣列。
上文描述之方法800、設備及非暫時性電腦可讀媒體之一些實例可進一步包含用於藉由記憶體胞元陣列判定多位階信號之一振幅是否滿足一或多個臨限值之程序、特徵、構件或指令。
上文描述之方法800、設備及非暫時性電腦可讀媒體之一些實例可進一步包含用於藉由記憶體胞元陣列至少部分基於多位階信號可滿足之一或多個臨限值之一臨限值數目識別由多位階信號表示之複數個位元之程序、特徵、構件或指令。
上文描述之方法800、設備及非暫時性電腦可讀媒體之一些實例可進一步包含用於藉由記憶體胞元陣列將由多位階信號表示之複數個位元寫入至記憶體胞元陣列之一或多個記憶體胞元之程序、特徵、構件或指令。
上文描述之方法800、設備及非暫時性電腦可讀媒體之一些實例可進一步包含用於藉由控制器跨內插器將二進位位階信號與多位階信號同時傳輸至記憶體胞元陣列之程序、特徵、構件或指令。
在一項實施例中，一裝置或系統可包含：一記憶體胞元陣 列；一內插器，其與記憶體胞元陣列可操作地耦合，該內插器包含複數個通道；一控制器，其與內插器可操作地耦合，該控制器經組態以：識別待寫入至記憶體胞元陣列之資訊；產生使用具有表示經識別資訊之複數個位元之至少三個位階之一第一調變方案調變之一多位階信號；及跨內插器將多位階信號傳輸至記憶體胞元陣列。
應注意，上文描述之方法描述可能實施方案，且操作及步驟可經重新配置或以其他方式修改使得其他實施方案係可行的。此外，可組合來自該等方法之兩者或兩者以上之實施例。
可使用各種不同科技及技術之任一者來表示本文中描述之資訊及信號。例如，可藉由電壓、電流、電磁波、磁場或磁性粒子、光場或光學粒子或其等之任何組合表示可貫穿上文描述參考之資料、指令、命令、資訊、信號、位元、符號及晶片。一些圖式可將信號繪示為一單一信號；然而，一般技術者將理解，信號可表示一信號匯流排，其中匯流排可具有各種位元寬度。
如本文中使用，術語「虛擬接地」係指保持在約零伏特(0V)之一電壓但不與接地直接連接之一電路之一節點。因此，一虛擬接地之電壓可暫時波動且在穩定狀態下返回至約0V。可使用各種電子電路元件(諸如由運算放大器及電阻器構成之一分壓器)來實施一虛擬接地。其他實施方案亦係可行的。「虛擬接地」或「經虛擬接地」意謂連接至約0V。
術語「電子通信」及「耦合」係指組件之間的一關係，其支援組件之間的電子流。此可包含組件之間的一直接連接或可包含中間組件。電子通信中之組件可為主動交換之電子或信號(例如，在一通電電路中)或可並非主動交換之電子或信號(例如，在一斷電電路中)，但可經組 態且可操作以在使一電路通電之後交換電子或信號。藉由實例，經由一開關(例如，一電晶體)實體連接之兩個組件電子通信，而不管開關之狀態(即，斷開或閉合)為何。
如本文中使用，術語「實質上」意謂所修飾特性(例如，由術語實質上修飾之一動詞或形容詞)無需係絕對的，但足夠接近以便達成特性之優點。
如本文中使用，術語「電極」可係指一導電體，且在一些情況中可採用為至一記憶體陣列之一記憶體胞元或其他組件之一電接觸。一電極可包含提供記憶體裝置100之元件或組件之間的一導電路徑之一跡線、線、導電線、導電層或類似物。
如本文中使用，術語「光微影術」可係指使用光阻劑材料進行圖案化且使用電磁輻射曝露此等材料之程序。例如，可藉由例如將一光阻劑旋塗於一基底材料上而將光阻劑材料形成於基底材料上。可藉由將光阻劑曝露至輻射而在光阻劑中產生一圖案。例如，可藉由在空間上描繪輻射曝露光阻劑之位置之一光罩界定圖案。例如，接著可藉由化學處理移除所曝露光阻劑區域，從而留下所要圖案。在一些情況中，可保持曝露區且可移除未曝露區。
硫屬化物材料可為包含元素S、Se及Te之至少一者之材料或合金。本文中論述之相變材料可為硫屬化物材料。硫屬化物材料可包含S、Se、Te、Ge、As、Al、Sb、Au、銦(In)、鎵(Ga)、錫(Sn)、鉍(Bi)、鈀(Pd)、鈷(Co)、氧(O)、銀(Ag)、鎳(Ni)、鉑(Pt)之合金。例示性硫屬化物材料及合金可包含但不限於Ge-Te、In-Se、Sb-Te、Ga-Sb、In-Sb、As-Te、Al-Te、Ge-Sb-Te、Te-Ge-As、In-Sb-Te、Te-Sn-Se、Ge-Se- Ga、Bi-Se-Sb、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、Te-Ge-Sb-S、Te-Ge-Sn-O、Te-Ge-Sn-Au、Pd-Te-Ge-Sn、In-Se-Ti-Co、Ge-Sb-Te-Pd、Ge-Sb-Te-Co、Sb-Te-Bi-Se、Ag-In-Sb-Te、Ge-Sb-Se-Te、Ge-Sn-Sb-Te、Ge-Te-Sn-Ni、Ge-Te-Sn-Pd或Ge-Te-Sn-Pt。如本文中使用，用連字符連接之化學組合物標記指示包含於一特定化合物或合金中之元素且旨在表示涉及所指示元素之所有理想配比。例如，Ge-Te可包含GexTey，其中x及y可為任何正整數。可變電阻材料之其他實例可包含二元金屬氧化物材料或包含兩種或兩種以上金屬(例如，轉變金屬、鹼土金屬及/或稀土金屬)之混價氧化物。實施例不限於與記憶體胞元之記憶體元件相關聯之一或若干特定可變電阻材料。例如，可變電阻材料之其他實例可用於形成記憶體元件且可包含硫屬化物材料、巨磁阻材料或基於聚合物之材料等。
術語「隔離」係指組件之間的一關係，其中電子當前無法在其等之間流動；若組件之間存在一開路，則其等彼此隔離。例如，藉由一開關實體連接之兩個組件可在開關斷開時彼此隔離。
如本文使用，術語「短接」係指組件之間的一關係，其中經由所述兩個組件之間的一單一中間組件之啟動而在組件之間建立一導電路徑。例如，短接至一第二組件之一第一組件可在兩個組件之間的一開關閉合時與第二組件交換電子。因此，短接可為一動態操作，其實現電子通信之組件(或線)之間的電荷之流動。
本文中論述之裝置(包含記憶體裝置100)可形成於一半導體基板(諸如矽、鍺、矽鍺合金、砷化鎵、氮化鎵等)上。在一些情況中，基板係一半導體晶圓。在其他情況中，基板可為一絕緣體上矽(SOI)基板(諸如玻璃上矽(SOG)或藍寶石上矽(SOP))或另一基板上之半導體材料之磊晶 層。可透過使用各種化學物種(包含但不限於磷、硼或砷)摻雜來控制基板或基板之子區之導電率。可藉由離子植入或藉由任何其他摻雜方法在基板之初始形成或生長期間執行摻雜。
本文中論述之一或若干電晶體可表示一場效電晶體(FET)且包括包含一源極、汲極及閘極之三終端裝置。該等終端可透過導電材料(例如，金屬)連接至其他電子元件。源極及汲極可為導電的且可包括一重度摻雜(例如，簡併)半導體區。可藉由一輕度摻雜半導體區或通道分離源極及汲極。若通道係n型(即，多數載子係電子)，則FET可稱為一n型FET。若通道係p型(即，多數載子係電洞)，則FET可稱為一p型FET。通道可藉由一絕緣閘極氧化物封端。可藉由施加一電壓至閘極而控制通道導電率。例如，分別施加一正電壓或一負電壓至一n型FET或一p型FET可導致通道變成導電的。當施加大於或等於一電晶體之臨限值電壓之一電壓至電晶體閘極時，可「開啟」或「啟動」該電晶體。當施加小於電晶體之臨限值電壓之一電壓至電晶體閘極時，可「關閉」或「撤銷啟動」該電晶體。
本文中陳述之描述以及隨附圖式描述例示性組態且不表示可實施或在發明申請專利範圍之範疇內之所有實例。本文中使用之術語「例示性」意謂「充當一實例、例項或圖解」且非「較佳」或「優於其他實例」。實施方式出於提供對所描述技術之理解之目的而包含具體細節。然而，可在不無此等具體細節的情況下實踐此等技術。在一些例項中，以方塊圖形式展示熟知結構及裝置以避免模糊所描述實例之概念。
在附圖中，類似組件或特徵可具有相同參考標籤。此外，可藉由在參考標籤後加一破折號及區分類似組件之一第二標籤來區分相同 類型之各種組件。當僅在說明書中使用第一參考標籤時，描述可適用於具有相同第一參考標籤之類似組件之任一者，而無關於第二參考標籤。
可使用各種不同科技及技術之任一者來表示本文描述之資訊及信號。例如，可藉由電壓、電流、電磁波、磁場或磁性粒子、光場或光學粒子或其等之任何組合表示可貫穿上文描述引用之資料、指令、命令、資訊、信號、位元、符號及晶片。
可使用經設計以執行本文中描述之功能之一通用處理器、一DSP、一ASIC、一FPGA或其他可程式化邏輯裝置、離散閘或電晶體邏輯、離散硬體組件或其等之任何組合而實施或執行結合本文之揭示內容描述之各種闡釋性方塊及組件。一通用處理器可為一微處理器，但在替代例中，處理器可為任何習知處理器、控制器、微控制器或狀態機。一處理器亦可實施為計算裝置之一組合(例如，一數位信號處理器(DSP)及一微處理器之一組合、多個微處理器、結合一DSP核心之一或多個微處理器或任何其他此組態)。
可在硬體、由一處理器執行之軟體、韌體或其任何組合中實施本文中描述之功能。若在由一處理器執行之軟體中實施，則可將功能作為一或多個指令或碼儲存於一電腦可讀媒體上或經由一電腦可讀媒體傳輸。其他實例及實施方案係在本發明及隨附發明申請專利範圍之範疇內。例如，歸因於軟體之性質，可使用由一處理器執行之軟體、硬體、韌體、硬接線或此等之任意者之組合來實施上文描述之功能。實施功能之特徵亦可實體上定位在各種位置處，包含經分佈使得在不同實體位置處實施功能之部分。而且，如本文中所使用，包含在發明申請專利範圍中，如一物項清單(例如，以諸如「至少一者」或「一或多者」之一片語開始之一物項 清單)中使用之「或」指示一包含清單，使得(例如)A、B或C之至少一者之一清單意指A或B或C或AB或AC或BC或ABC(即，A及B及C)。而且，如本文中使用，片語「基於」不應解釋為對一條件閉集之一參考。例如，在不脫離本發明之範疇的情況下，描述為「基於條件A」之一例示性步驟可基於條件A及條件B兩者。換言之，如本文中使用，片語「基於」應按相同於片語「至少部分基於」之方式來解釋。
電腦可讀媒體包含非暫時性電腦儲存媒體及通信媒體兩者，包含促進一電腦程式自一個位置傳送至另一位置之任何媒體。一非暫時性儲存媒體可為可藉由一通用或專用電腦存取之任何可用媒體。藉由實例但非限制，非暫時性電腦可讀媒體可包括RAM、ROM、電可抹除可程式化唯讀記憶體(EEPROM)、光碟(CD)ROM或其他光碟儲存器、磁碟儲存器或其他磁性儲存裝置或可用於攜載或儲存呈指令或資料結構形式之所要程式碼構件且可藉由一通用或專用電腦或一通用或專用處理器存取之任何其他非暫時性媒體。而且，任何連接適當地稱為一電腦可讀媒體。例如，若使用一同軸電纜、光纖電纜、雙絞線、數位用戶線(DSL)或諸如紅外線、無線電及微波之無線科技自一網站、伺服器或其他遠端源傳輸軟體，則同軸電纜、光纖電纜、雙絞線、數位用戶線(DSL)或諸如紅外線、無線電及微波之無線科技包含於媒體之定義中。如本文中使用，磁碟及光碟包含CD、雷射光碟、光碟、數位多功能光碟(DVD)、軟磁碟及藍光光碟，其中磁碟通常磁性地重現資料，而光碟使用雷射光學地重現資料。上文之組合亦包含於電腦可讀媒體之範疇內。
提供本文中之描述以使熟習此項技術者能夠製成或使用本發明。熟習此項技術者將容易明白本發明之各種修改，且本文中定義之通 用原理可應用於其他變動而不背離本發明之範疇。因此，本發明不限於本文中描述之實例及設計，而應符合與本文中揭示之原則及新穎特徵一致之最廣範疇。
500:記憶體裝置
505:記憶體胞元陣列
510:處理器
515:內插器
520:記憶體胞元層疊
525:基底
530:通道
535:封裝基板
540:微柱
545:焊球
550:焊球

Claims (1)

  1. 一種電子記憶體設備，其包括： 一記憶體胞元陣列； 一控制器，其經組態以控制對該記憶體胞元陣列之存取； 一內插器，其可操作地耦合該記憶體胞元陣列與該控制器，該內插器包含該記憶體胞元陣列與該控制器之間的複數個高電阻通道，其中該複數個高電阻通道包括複數個單向通道及複數個雙向通道；及 一接收器，其經組態以解碼跨該內插器之至少一個通道傳達之使用具有至少三個位階之一第一調變方案調變之一多位階信號。
TW109121433A 2017-08-07 2018-08-06 在具有寬系統介面之記憶體中之多位階發信 TWI740553B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201762542160P 2017-08-07 2017-08-07
US62/542,160 2017-08-07
US15/854,600 2017-12-26
US15/854,600 US10425260B2 (en) 2017-08-07 2017-12-26 Multi-level signaling in memory with wide system interface

Publications (2)

Publication Number Publication Date
TW202115731A TW202115731A (zh) 2021-04-16
TWI740553B true TWI740553B (zh) 2021-09-21

Family

ID=65231167

Family Applications (4)

Application Number Title Priority Date Filing Date
TW107127204A TWI736789B (zh) 2017-08-07 2018-08-06 在具有寬系統介面之記憶體中之多位階發信
TW110130610A TWI815167B (zh) 2017-08-07 2018-08-06 記憶體設備及其操作方法
TW110127855A TW202143233A (zh) 2017-08-07 2018-08-06 在具有寬系統介面之記憶體中之多位階發信
TW109121433A TWI740553B (zh) 2017-08-07 2018-08-06 在具有寬系統介面之記憶體中之多位階發信

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW107127204A TWI736789B (zh) 2017-08-07 2018-08-06 在具有寬系統介面之記憶體中之多位階發信
TW110130610A TWI815167B (zh) 2017-08-07 2018-08-06 記憶體設備及其操作方法
TW110127855A TW202143233A (zh) 2017-08-07 2018-08-06 在具有寬系統介面之記憶體中之多位階發信

Country Status (6)

Country Link
US (4) US10425260B2 (zh)
EP (1) EP3665684A4 (zh)
KR (2) KR20200016399A (zh)
CN (1) CN110870013A (zh)
TW (4) TWI736789B (zh)
WO (1) WO2019032271A1 (zh)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10365833B2 (en) 2016-01-22 2019-07-30 Micron Technology, Inc. Apparatuses and methods for encoding and decoding of signal lines for multi-level communication architectures
US10283187B2 (en) 2017-07-19 2019-05-07 Micron Technology, Inc. Apparatuses and methods for providing additional drive to multilevel signals representing data
US10403337B2 (en) 2017-08-07 2019-09-03 Micron Technology, Inc. Output driver for multi-level signaling
US10277441B2 (en) 2017-08-07 2019-04-30 Micron Technology, Inc. Uniformity between levels of a multi-level signal
US10277435B2 (en) 2017-08-07 2019-04-30 Micron Technology, Inc. Method to vertically align multi-level cells
US10425260B2 (en) 2017-08-07 2019-09-24 Micron Technology, Inc. Multi-level signaling in memory with wide system interface
US10447512B2 (en) 2017-08-07 2019-10-15 Micron Technology, Inc. Channel equalization for multi-level signaling
US10530617B2 (en) 2017-08-07 2020-01-07 Micron Technology, Inc. Programmable channel equalization for multi-level signaling
US10128842B1 (en) * 2018-03-23 2018-11-13 Micron Technology, Inc. Output impedance calibration for signaling
KR102401996B1 (ko) * 2018-05-28 2022-05-24 삼성전자주식회사 타이밍 조절이 가능한 고속 멀티 레벨 신호 수신기를 포함하는 반도체 장치 및 상기 수신기를 포함하는 반도체 테스트 장치
US11152333B2 (en) * 2018-10-19 2021-10-19 Micron Technology, Inc. Semiconductor device packages with enhanced heat management and related systems
US11672111B2 (en) 2018-12-26 2023-06-06 Ap Memory Technology Corporation Semiconductor structure and method for manufacturing a plurality thereof
US11158552B2 (en) 2018-12-26 2021-10-26 AP Memory Technology Corp. Semiconductor device and method to manufacture the same
US11417628B2 (en) 2018-12-26 2022-08-16 Ap Memory Technology Corporation Method for manufacturing semiconductor structure
US10811402B2 (en) * 2018-12-26 2020-10-20 AP Memory Technology Corp. Memory device and microelectronic package having the same
US11380614B2 (en) 2018-12-26 2022-07-05 AP Memory Technology Corp. Circuit assembly
US11855056B1 (en) * 2019-03-15 2023-12-26 Eliyan Corporation Low cost solution for 2.5D and 3D packaging using USR chiplets
EP3977454A4 (en) 2019-05-30 2023-06-28 Micron Technology, Inc. Apparatuses and methods including multilevel command and address signals
CN112712832A (zh) * 2019-10-25 2021-04-27 长鑫存储技术(上海)有限公司 写操作电路、半导体存储器和写操作方法
US11392299B2 (en) 2019-12-20 2022-07-19 Micron Technology, Inc. Multi-purpose signaling for a memory system
US11870616B2 (en) * 2020-01-27 2024-01-09 Micron Technology, Inc. Postamble for multi-level signal modulation
CN111459864B (zh) * 2020-04-02 2021-11-30 深圳朗田亩半导体科技有限公司 一种存储器件及其制造方法
US11527279B2 (en) * 2020-06-22 2022-12-13 Micron Technology, Inc. Read algorithm for memory device
KR102266069B1 (ko) * 2020-07-09 2021-06-18 고려대학교 산학협력단 Pam-4 기반의 유선 트랜시버
US11239169B1 (en) * 2020-07-24 2022-02-01 Micron Technology, Inc. Semiconductor memory stacks connected to processing units and associated systems and methods
KR20220031791A (ko) 2020-09-03 2022-03-14 삼성전자주식회사 메모리 장치와 그 동작 방법, 및 메모리 시스템
KR20220050683A (ko) 2020-10-16 2022-04-25 삼성전자주식회사 고효율 입출력 인터페이스를 지원하는 메모리 장치 및 그것을 포함하는 메모리 시스템
KR20220050316A (ko) 2020-10-16 2022-04-25 삼성전자주식회사 테스트용 멀티 레벨 신호 생성 장치 및 이를 포함하는 메모리 장치
US20220209998A1 (en) * 2020-12-28 2022-06-30 Micron Technology, Inc. Equalization for Pulse-Amplitude Modulation
KR20220108265A (ko) 2021-01-26 2022-08-03 삼성전자주식회사 멀티 레벨 시그널링을 이용하는 고대역폭 메모리 시스템
US11551730B2 (en) * 2021-01-26 2023-01-10 Qualcomm Incorporated Low power memory system using dual input-output voltage supplies
JP7200273B2 (ja) * 2021-01-28 2023-01-06 アンリツ株式会社 誤り検出装置および誤り検出方法
US20220350522A1 (en) * 2021-04-29 2022-11-03 Micron Technology, Inc. Multi-driver signaling
US11855043B1 (en) 2021-05-06 2023-12-26 Eliyan Corporation Complex system-in-package architectures leveraging high-bandwidth long-reach die-to-die connectivity over package substrates
US20230146703A1 (en) * 2021-11-11 2023-05-11 Advanced Micro Devices, Inc. Error pin training with graphics ddr memory
US11842986B1 (en) 2021-11-25 2023-12-12 Eliyan Corporation Multi-chip module (MCM) with interface adapter circuitry
US20230178138A1 (en) 2021-12-08 2023-06-08 Advanced Micro Devices, Inc. Read clock start and stop for synchronous memories
US20230178126A1 (en) * 2021-12-08 2023-06-08 Advanced Micro Devices, Inc. Read clock toggle at configurable pam levels
US11841815B1 (en) 2021-12-31 2023-12-12 Eliyan Corporation Chiplet gearbox for low-cost multi-chip module applications
TWI815777B (zh) * 2022-12-12 2023-09-11 創意電子股份有限公司 Dbi編碼裝置與dbi編碼方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201611031A (zh) * 2014-09-05 2016-03-16 愛思開海力士有限公司 阻抗校正電路以及使用該電路的半導體記憶體和記憶體系統
TWI530167B (zh) * 2013-03-01 2016-04-11 友達光電股份有限公司 用於多位準資料傳輸的方法

Family Cites Families (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8604828B1 (en) 1996-05-31 2013-12-10 International Business Machines Corporation Variable voltage CMOS off-chip driver and receiver circuits
US5757242A (en) 1996-12-09 1998-05-26 Industrial Technology Research Institute Low power consumption oscillators with output level shifters
US6294937B1 (en) 1999-05-25 2001-09-25 Lsi Logic Corporation Method and apparatus for self correcting parallel I/O circuitry
JP2001024495A (ja) 1999-07-05 2001-01-26 Mitsubishi Electric Corp 出力バッファ回路
US7124221B1 (en) * 1999-10-19 2006-10-17 Rambus Inc. Low latency multi-level communication interface
US7269212B1 (en) 2000-09-05 2007-09-11 Rambus Inc. Low-latency equalization in multi-level, multi-line communication systems
US6574758B1 (en) 2000-03-10 2003-06-03 Cisco Technology, Inc. Testing a bus coupled between two electronic devices
KR100381962B1 (ko) 2000-08-07 2003-05-01 삼성전자주식회사 비휘발성 메모리 장치의 로우 디코더
US6993107B2 (en) 2001-01-16 2006-01-31 International Business Machines Corporation Analog unidirectional serial link architecture
US6507225B2 (en) 2001-04-16 2003-01-14 Intel Corporation Current mode driver with variable equalization
KR100866867B1 (ko) 2002-02-27 2008-11-04 주식회사 엘지이아이 타이밍 복원 장치
US7167527B1 (en) * 2002-05-02 2007-01-23 Integrated Memory Logic, Inc. System and method for multi-symbol interfacing
KR100482405B1 (ko) * 2002-11-01 2005-04-14 삼성전자주식회사 계층구조의 데이터 입출력 라인을 갖는 반도체 메모리장치및 그 프리차지방법
US7126378B2 (en) 2003-12-17 2006-10-24 Rambus, Inc. High speed signaling system with adaptive transmit pre-emphasis
DE10319271A1 (de) * 2003-04-29 2004-11-25 Infineon Technologies Ag Speicher-Schaltungsanordnung und Verfahren zur Herstellung
US6894529B1 (en) 2003-07-09 2005-05-17 Integrated Device Technology, Inc. Impedance-matched output driver circuits having linear characteristics and enhanced coarse and fine tuning control
US6975132B2 (en) 2003-09-11 2005-12-13 Xilinx, Inc. DAC based driver with selectable pre-emphasis signal levels
US7308044B2 (en) 2003-09-30 2007-12-11 Rambus Inc Technique for receiving differential multi-PAM signals
US7308058B2 (en) 2003-10-27 2007-12-11 Rambus Inc. Transparent multi-mode PAM interface
DE09165754T1 (de) 2003-12-17 2014-07-03 Rambus Inc. Schnelles Signalisierungssystem mit adaptiver Vorverzerrung, Auslöschung von Reflexionen und Unterdrückung von Gleichspannungsversätzen
US7215144B2 (en) 2004-05-20 2007-05-08 International Business Machines Corporation Pre-emphasis driver with constant impedance
KR100670699B1 (ko) 2004-11-01 2007-01-17 주식회사 하이닉스반도체 온 다이 터미네이션 회로를 갖는 반도체메모리소자
KR100670672B1 (ko) 2004-11-02 2007-01-17 주식회사 하이닉스반도체 반도체메모리소자
KR100621770B1 (ko) 2004-12-14 2006-09-19 삼성전자주식회사 반도체 메모리 장치 및 그의 구동 및 테스팅 방법
US9137063B2 (en) 2005-01-20 2015-09-15 Rambus Inc. High-speed signaling systems with adaptable pre-emphasis and equalization
US20080129348A1 (en) 2005-04-05 2008-06-05 Uniram Technology Inc. High performance low power multiple-level-switching output drivers
US7509368B2 (en) 2005-05-09 2009-03-24 Intel Corporation Sparse tree adder circuit
US7315186B2 (en) 2005-06-06 2008-01-01 Intel Corporation Voltage mode driver with current mode equalization
JP4832020B2 (ja) 2005-07-28 2011-12-07 ルネサスエレクトロニクス株式会社 プリエンファシス回路
US7535250B2 (en) 2005-08-22 2009-05-19 Micron Technology, Inc. Output impedance calibration circuit with multiple output driver models
US7464225B2 (en) 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
US7650526B2 (en) 2005-12-09 2010-01-19 Rambus Inc. Transmitter with skew reduction
CN101405811B (zh) * 2006-01-20 2012-01-04 马维尔国际贸易有限公司 具有编码和信号处理的闪存
KR100738961B1 (ko) 2006-02-22 2007-07-12 주식회사 하이닉스반도체 반도체 메모리의 출력 드라이빙 장치
US7499366B2 (en) * 2006-07-31 2009-03-03 Sandisk 3D Llc Method for using dual data-dependent busses for coupling read/write circuits to a memory array
JP4205744B2 (ja) 2006-08-29 2009-01-07 エルピーダメモリ株式会社 キャリブレーション回路及びこれを備える半導体装置、並びに、半導体装置の出力特性調整方法
JPWO2008032701A1 (ja) 2006-09-13 2010-01-28 日本電気株式会社 クロック調整回路と半導体集積回路装置
JP2010516104A (ja) 2007-01-09 2010-05-13 ラムバス・インコーポレーテッド 等化送信機および動作方法
US7692447B2 (en) 2007-05-18 2010-04-06 International Business Machines Corporation Driver circuit
KR100892337B1 (ko) 2007-08-29 2009-04-08 주식회사 하이닉스반도체 출력드라이버
US7538572B2 (en) 2007-09-13 2009-05-26 Micron Technology, Inc. Off-chip driver apparatus, systems, and methods
US7679979B1 (en) * 2008-08-30 2010-03-16 Fronteon Inc High speed SRAM
US7853846B2 (en) 2007-10-31 2010-12-14 Verigy (Singapore) Pte. Ltd. Locating hold time violations in scan chains by generating patterns on ATE
US7714615B2 (en) 2007-12-28 2010-05-11 Advanced Micro Devices, Inc. De-emphasis circuit for a voltage mode driver used to communicate via a differential communication link
US8816738B2 (en) 2008-03-18 2014-08-26 Micron Technology, Inc. Controlling slew rate performance across different output driver impedances
US8026740B2 (en) 2008-03-21 2011-09-27 Micron Technology, Inc. Multi-level signaling for low power, short channel applications
US20090298457A1 (en) 2008-06-02 2009-12-03 Andreas Jakobs Output driver calibration
US9116828B2 (en) * 2008-06-11 2015-08-25 Micron Technology, Inc. Data bus inversion usable in a memory system
US7710144B2 (en) 2008-07-01 2010-05-04 International Business Machines Corporation Controlling for variable impedance and voltage in a memory system
JP5282817B2 (ja) 2009-04-21 2013-09-04 富士通株式会社 集積回路の出力ドライバ装置
US8208578B2 (en) 2010-06-21 2012-06-26 North Carolina State University Systems, methods, and computer readable media for fractional pre-emphasis of multi-mode interconnect
US8686781B2 (en) 2010-10-19 2014-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Voltage-mode driver with controllable output swing
US8669792B2 (en) 2011-09-02 2014-03-11 Kool Chip, Inc. Voltage mode driver using pre-emphasis and de-emphasis signals
US8576903B2 (en) 2011-10-18 2013-11-05 Transwitch Corporation Techniques for adaptively adjusting decision levels of a PAM-N decision feedback equalizer
KR20130042780A (ko) * 2011-10-19 2013-04-29 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 동작 방법
KR101839884B1 (ko) 2011-11-08 2018-03-20 에스케이하이닉스 주식회사 반도체 장치
US8837573B2 (en) 2011-11-17 2014-09-16 Transwitch Corporation Apparatus and method thereof for compensating for gain changes of N-PAM modulate signals
CN103946980B (zh) * 2011-12-02 2017-06-20 英特尔公司 允许装置互连中的变化的堆栈式存储器
US8570789B2 (en) 2011-12-22 2013-10-29 Taiwan Semiconductor Manufacturing Co., Ltd. SRAM timing tracking circuit
JP2013197396A (ja) * 2012-03-21 2013-09-30 Toshiba Corp 半導体記憶装置及びその製造方法
US8854236B2 (en) 2012-05-18 2014-10-07 Micron Technology, Inc. Methods and apparatuses for low-power multi-level encoded signals
US9008215B2 (en) 2012-06-29 2015-04-14 North Carolina State University Methods, systems, and computer program products for asymmetric multimode interconnect
KR101939234B1 (ko) * 2012-07-23 2019-01-16 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 상기 메모리 장치의 독출 전압의 제어 방법
KR20140028618A (ko) * 2012-08-29 2014-03-10 삼성전자주식회사 쓰기 페일을 줄이는 메모리 장치, 이를 포함하는 메모리 시스템 및 그 쓰기 방법
US9048824B2 (en) 2012-12-12 2015-06-02 Intel Corporation Programmable equalization with compensated impedance
US9195254B2 (en) 2012-12-21 2015-11-24 Qualcomm, Incorporated Method and apparatus for multi-level de-emphasis
CN105122758B (zh) 2013-02-11 2018-07-10 康杜实验室公司 高带宽芯片间通信接口方法和系统
KR102453193B1 (ko) 2013-05-16 2022-10-11 어드밴스드 마이크로 디바이시즈, 인코포레이티드 영역-특정 메모리 액세스 스케줄링을 가진 메모리 시스템
JP5942934B2 (ja) 2013-07-09 2016-06-29 富士ゼロックス株式会社 画像処理装置及びプログラム
CN105431906B (zh) * 2013-07-31 2018-06-05 慧与发展有限责任合伙企业 存储器单元、数据存储装置以及形成存储器单元的方法
US8989300B1 (en) 2013-09-06 2015-03-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Multi-level coding and distortion compensation
US9166698B2 (en) 2013-10-14 2015-10-20 Korea Advanced Institute Of Science And Technology Electronic dispersion compensation for low-cost distributed feedback-directly modulated laser
KR102083005B1 (ko) 2013-10-31 2020-02-28 삼성전자주식회사 종단 저항을 보정하는 반도체 메모리 장치 및 그것의 종단 저항 보정 방법
US9444455B2 (en) 2013-12-10 2016-09-13 Sandisk Technologies Llc Load impedance adjustment for an interface of a data storage device
US9537479B2 (en) 2013-12-16 2017-01-03 Intel Corporation Programmable impedance transmitter for serial communication
US9324454B2 (en) 2013-12-30 2016-04-26 Qualcomm Incorporated Data pattern generation for I/O testing of multilevel interfaces
KR102143490B1 (ko) * 2014-01-20 2020-08-12 에스케이하이닉스 주식회사 패드 및 범프를 포함하는 반도체 장치
US9252802B2 (en) 2014-02-07 2016-02-02 Qualcomm Incorporated Encoding for partitioned data bus
KR102126716B1 (ko) 2014-03-21 2020-06-25 삼성전자주식회사 비휘발성 메모리 장치의 구동 방법 및 이를 이용하는 비휘발성 메모리 장치
TWI752898B (zh) 2014-03-25 2022-01-21 日商新力股份有限公司 發訊裝置及通訊系統
US9318974B2 (en) 2014-03-26 2016-04-19 Solaredge Technologies Ltd. Multi-level inverter with flying capacitor topology
US9722582B2 (en) 2014-05-21 2017-08-01 SK Hynix Inc. Semiconductor device with output driver pre-emphasis scheme
KR102280573B1 (ko) 2014-06-09 2021-07-22 삼성전자주식회사 적응적 데드 타임 제어 기능을 갖는 구동 회로, 전압 컨버터 및 데드 타임 제어 방법
US9112550B1 (en) 2014-06-25 2015-08-18 Kandou Labs, SA Multilevel driver for high speed chip-to-chip communications
US9490805B2 (en) 2014-09-02 2016-11-08 Integrated Device Technology, Inc. Low power driver with programmable output impedance
US9337807B2 (en) 2014-09-30 2016-05-10 Qualcomm Incorporated Output driver circuit with auto-equalization based on drive strength calibration
US10015027B2 (en) 2014-10-22 2018-07-03 Micron Technology, Inc. Apparatuses and methods for adding offset delays to signal lines of multi-level communication architectures
US9653129B2 (en) 2014-12-17 2017-05-16 Sk Hynix Memory Solutions Inc. Driver structure for chip-to-chip communications
US9525573B2 (en) 2015-01-23 2016-12-20 Microsoft Technology Licensing, Llc Serializing transmitter
US9621160B2 (en) 2015-03-05 2017-04-11 Micron Technology, Inc. Circuits for impedance adjustment having multiple termination devices with switchable resistances and methods of adjusting impedance
US9912498B2 (en) 2015-03-05 2018-03-06 Micron Technology, Inc. Testing impedance adjustment
KR102324769B1 (ko) * 2015-06-29 2021-11-10 삼성전자주식회사 반도체 메모리 장치의 에러 정정 회로, 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US10397142B2 (en) 2015-08-17 2019-08-27 Mediatek Inc. Multi-chip structure having flexible input/output chips
US9577854B1 (en) 2015-08-20 2017-02-21 Micron Technology, Inc. Apparatuses and methods for asymmetric bi-directional signaling incorporating multi-level encoding
KR20170025868A (ko) 2015-08-31 2017-03-08 에스케이하이닉스 주식회사 고속 통신을 위한 전송 장치, 이를 포함하는 인터페이스 회로 및 시스템
KR102275812B1 (ko) * 2015-09-04 2021-07-14 삼성전자주식회사 센터 패드 타입의 스택드 칩 구조에서 신호 완결성 이슈를 개선할 수 있는 온다이 터미네이션 스키마를 갖는 반도체 메모리 장치
US10067825B2 (en) * 2015-09-14 2018-09-04 Samsung Electronics Co., Ltd. Memory device and method of controlling ECC operation in the same
EP3357064B1 (en) 2015-09-29 2022-03-16 Rambus Inc. Transmitter with self-triggered transition equalizer
KR102449022B1 (ko) * 2015-11-05 2022-09-29 에스케이하이닉스 주식회사 적층형 반도체 메모리 및 이를 포함하는 반도체 시스템
KR20170056774A (ko) 2015-11-13 2017-05-24 에스케이하이닉스 주식회사 반도체 장치 및 반도체 패키지
US10146451B2 (en) * 2015-12-10 2018-12-04 SK Hynix Inc. Reducing read disturb in data storage
US10365833B2 (en) * 2016-01-22 2019-07-30 Micron Technology, Inc. Apparatuses and methods for encoding and decoding of signal lines for multi-level communication architectures
TWI586107B (zh) 2016-05-09 2017-06-01 Timing Error Detection and Correction Device and Its Normal Timing Design Method
KR102644275B1 (ko) * 2016-05-19 2024-03-06 삼성전자주식회사 리프레쉬 리드 동작을 수행하는 불휘발성 메모리 장치를 제어하는 메모리 콘트롤러의 동작 방법
JP6625942B2 (ja) * 2016-07-29 2019-12-25 株式会社東芝 半導体記憶装置
US9712257B1 (en) 2016-08-12 2017-07-18 Xilinx, Inc. Digitally-controlled impedance control for dynamically generating drive strength for a transmitter
KR102558947B1 (ko) * 2016-08-25 2023-07-25 에스케이하이닉스 주식회사 데이터 저장 장치
US10193634B2 (en) 2016-09-19 2019-01-29 Hewlett Packard Enterprise Development Lp Optical driver circuits
US9831874B1 (en) 2016-09-26 2017-11-28 Cadence Design Systems, Inc. Tunable impedance circuit for a transmitter output stage
KR101870840B1 (ko) 2016-11-02 2018-06-26 삼성전자주식회사 출력 버퍼 회로 및 그것을 포함하는 메모리 장치
US9948300B1 (en) 2017-03-20 2018-04-17 Micron Technology, Inc. Apparatuses and methods for partial bit de-emphasis
US10637509B2 (en) 2017-06-30 2020-04-28 Silicon Motion, Inc. Methods for reducing data errors in transceiving of a flash storage interface and apparatuses using the same
US10530617B2 (en) 2017-08-07 2020-01-07 Micron Technology, Inc. Programmable channel equalization for multi-level signaling
US10277435B2 (en) 2017-08-07 2019-04-30 Micron Technology, Inc. Method to vertically align multi-level cells
US10425260B2 (en) 2017-08-07 2019-09-24 Micron Technology, Inc. Multi-level signaling in memory with wide system interface
US10403337B2 (en) 2017-08-07 2019-09-03 Micron Technology, Inc. Output driver for multi-level signaling
US10277441B2 (en) 2017-08-07 2019-04-30 Micron Technology, Inc. Uniformity between levels of a multi-level signal
US10447512B2 (en) 2017-08-07 2019-10-15 Micron Technology, Inc. Channel equalization for multi-level signaling
WO2019066985A1 (en) * 2017-09-30 2019-04-04 Intel Corporation MINIMUM REDUCTION IN INSERTION LOSS VARIATION IN SILICON CONNECTION HOLES (TSV)
US10043557B1 (en) 2017-10-10 2018-08-07 Micron Technology, Inc. Apparatuses and methods for parallel I/O operations in a memory
US10770430B1 (en) * 2019-03-22 2020-09-08 Xilinx, Inc. Package integration for memory devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI530167B (zh) * 2013-03-01 2016-04-11 友達光電股份有限公司 用於多位準資料傳輸的方法
TW201611031A (zh) * 2014-09-05 2016-03-16 愛思開海力士有限公司 阻抗校正電路以及使用該電路的半導體記憶體和記憶體系統

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
NADEESHA AMARASINGHE, "A Single-ended Simultaneously Bidirectional Transceiver for Ultra-short Reach Die to Die Links.", Master of Applied Science Graduate Department of Electrical and Computer Engineering University of Toronto, pp. 1-70, 2016 *
NADEESHA AMARASINGHE, "A Single-ended Simultaneously Bidirectional Transceiver for Ultra-short Reach Die to Die Links.", Master of Applied Science Graduate Department of Electrical and Computer Engineering University of Toronto, pp. 1-70, 2016。

Also Published As

Publication number Publication date
KR20200016399A (ko) 2020-02-14
TWI736789B (zh) 2021-08-21
US20200267032A1 (en) 2020-08-20
US11233681B2 (en) 2022-01-25
TWI815167B (zh) 2023-09-11
KR20210108495A (ko) 2021-09-02
US20220123974A1 (en) 2022-04-21
TW201921359A (zh) 2019-06-01
WO2019032271A1 (en) 2019-02-14
US10686634B2 (en) 2020-06-16
US10425260B2 (en) 2019-09-24
US20190044764A1 (en) 2019-02-07
EP3665684A1 (en) 2020-06-17
EP3665684A4 (en) 2021-04-14
CN110870013A (zh) 2020-03-06
US20200028720A1 (en) 2020-01-23
TW202115731A (zh) 2021-04-16
TW202143233A (zh) 2021-11-16
TW202147327A (zh) 2021-12-16

Similar Documents

Publication Publication Date Title
TWI740553B (zh) 在具有寬系統介面之記憶體中之多位階發信
US10573358B2 (en) Output driver for multi-level signaling
US10715364B2 (en) Uniformity between levels of a multi-level signal
US10411704B1 (en) Output impedance calibration for signaling
US11606229B2 (en) Method to vertically align multi-level cell
US20220172757A1 (en) Offset cancellation