TWI739527B - 半導體封裝 - Google Patents

半導體封裝 Download PDF

Info

Publication number
TWI739527B
TWI739527B TW109125033A TW109125033A TWI739527B TW I739527 B TWI739527 B TW I739527B TW 109125033 A TW109125033 A TW 109125033A TW 109125033 A TW109125033 A TW 109125033A TW I739527 B TWI739527 B TW I739527B
Authority
TW
Taiwan
Prior art keywords
insulating film
wiring
substrate
outer peripheral
center
Prior art date
Application number
TW109125033A
Other languages
English (en)
Other versions
TW202137428A (zh
Inventor
高久悟
Original Assignee
日商鎧俠股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商鎧俠股份有限公司 filed Critical 日商鎧俠股份有限公司
Application granted granted Critical
Publication of TWI739527B publication Critical patent/TWI739527B/zh
Publication of TW202137428A publication Critical patent/TW202137428A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

實施形態之半導體封裝，具有：半導體元件；及基板，在第1面設有半導體元件，在和第1面相反側的第2面具有一部分露出之第1配線；及第1構造體，由包圍第1配線的露出部分之絕緣膜或絕緣膜及金屬部所構成，其高度及角度為非對稱；及第1電極，設於第1配線的露出部分。

Description

半導體封裝
本發明之實施形態有關半導體封裝。 關連申請案之引用 本申請案以依2020年3月19日申請之先行的日本國專利申請案第2020-50227號之優先權利益為基礎，且求取其利益，其內容全體藉由引用而被包含於此。
有一種將層積半導體晶片而成之半導體封裝搭載於基板的半導體裝置。由於半導體裝置的驅動而發生的熱，半導體封裝與基板間之焊料的結晶可能會粗大化變形。
本發明之實施形態，提供一種可靠性高的半導體封裝。
實施形態之半導體封裝，具有：半導體元件；及基板，在第1面設有半導體元件，在和第1面相反側的第2面具有一部分露出之第1配線；及第1構造體，由包圍第1配線的露出部分之絕緣膜或絕緣膜及金屬部所構成，其高度及角度為非對稱；及第1電極，設於第1配線的露出部分。
按照上述的構成，能夠提供可靠性高的半導體封裝。
以下，參照圖面說明實施形態。
本說明書中，對幾個要素附上複數個表現的例子。另，該些表現的例子僅是示例，並非否定上述要素藉由其他表現而被表現。此外，針對未附上複數個表現的要素，亦可藉由不同的表現而被表現。
此外，圖面為模型化之物，其厚度與平面尺寸之關係或各層的厚度的比率等可能和現實之物相異。此外，於圖面相互間亦可能包含彼此的尺寸的關係或比率相異之部分。此外，圖面中，省略一部分符號。
(第1實施形態)　第1實施形態有關半導體裝置。圖1示意半導體裝置100的截面概念圖。實施形態之半導體裝置100，更具體而言，為搭載有NAND快閃記憶體晶片等的半導體元件之半導體封裝被搭載至印刷基板而成者。另，X方向、Y方向及Z方向，較佳是彼此交叉、彼此正交。被搭載於半導體封裝的半導體元件，是任何東西皆無妨，如DRAM等其他的記憶體晶片、CPU等的控制器晶片等。
圖1之半導體裝置100，為記憶裝置的一例。半導體裝置100，具有半導體封裝110、及供半導體封裝110搭載之印刷基板120。半導體封裝110，具有配線基板1、半導體元件(半導體記憶體晶片2、控制器晶片3)、密封材4、在外周側有第1構造體20、在中央側有第2構造體8及電極10(30、40)。印刷基板120，具有基板50、配線層51、構造體52及端子亦即墊(pad)電極53。半導體封裝110，更具體而言，為稱做FOWLP(Fan Out Wafer Level Package；扇出型晶圓級封裝)的封裝。多數個略柱狀的電極與半導體封裝110的底面的電極、及印刷基板120的電極接合。
配線基板1，為半導體元件亦即半導體記憶體晶片2及控制器晶片3的支撐基板。配線基板1更具體而言，為多層的配線基板。在配線基板1的第1面側設有半導體記憶體晶片2及控制器晶片3。配線基板1的和第1面相向的第2面側，設有略柱狀的電極，其與配線基板1的墊連接而用來與半導體封裝110的外部亦即印刷基板120連接。
配線基板1，透過未圖示的打線而與半導體記憶體晶片2及控制器晶片3電性連接。1個以上的半導體記憶體晶片2，設於配線基板1上。半導體記憶體晶片2，為做資料的讀寫的半導體晶片。作為非揮發性記憶體晶片，能夠使用NAND記憶體晶片、相變化記憶體晶片、電阻變化記憶體晶片、鐵電體記憶體晶片、磁氣記憶體晶片等。作為揮發性記憶體晶片，能夠使用DRAM(Dynamic Random Access Memory)等。半導體記憶體晶片2，當包含2個以上的情形下，較佳是除個體差異外為同一電路而同一構造的半導體晶片。此外，本實施形態中，作為半導體記憶體晶片2能夠使用非揮發性記憶體晶片、揮發性記憶體晶片。
如圖1所示，當半導體記憶體晶片2包含2個以上的情形下，半導體記憶體晶片2較佳是一面朝Y方向錯開一面朝Z方向層積。當半導體記憶體晶片2包含複數個的情形下，透過未圖示的打線將半導體記憶體晶片2互相連接。
另，半導體封裝110與印刷基板120之間亦可藉由密封材而被密封。在半導體記憶體晶片2之間或半導體記憶體晶片2與配線基板1之間，較佳是藉由未圖示的黏著性的樹脂膜而被固定。控制器晶片3，為控制半導體記憶體晶片2的讀寫及刪除等之半導體晶片。有在控制器晶片3的上方或下方設有半導體記憶體晶片2之封裝形態。密封材4，將半導體記憶體晶片2及控制器晶片3密封。密封材4，例如為模塑樹脂。
圖2及圖3示意半導體裝置100的部分概念圖。圖2的部分概念圖中，示意半導體封裝110的外周側的第1電極10的部分的擴大概念圖。圖3的部分概念圖中，示意半導體封裝110的中央側的第2電極30的部分的擴大概念圖。圖2的概念圖中，示意包含絕緣層5及第1配線6之配線基板1、及第1構造體21、及半球狀的第1電極10。圖3的概念圖中，示意包含絕緣層5及第2配線7之配線基板1、及第2構造體8、及半球狀的第2電極30。第1構造體20或第2構造體8若藉由阻焊劑(solder resist)形成，則焊料會以不潤濕擴散至第1構造體20或第2構造體8的上面之方式形成。圖2及圖3表示半導體封裝110與印刷基板120接合之前。
圖4中示意和圖2的部分概念圖相對應的位置的半導體封裝110與印刷基板120接合之部分概念圖。圖4所示構件中，第1電極10具有非對稱的截面形狀，第1電極10與印刷基板120的墊電極53連接。圖5中示意和圖3的部分概念圖相對應的位置的半導體封裝110與印刷基板120接合之部分概念圖。圖5所示構件中，第2電極30具有對稱或略對稱的截面形狀，第2電極30與印刷基板120的墊電極53連接。
在配線基板1的和第1面相反側的第2面側，第1配線6與第2配線7露出，分別由第1構造體20與第2構造體8將露出的部分包圍。
第1配線6與第2配線7，為配線基板1的配線或虛設(dummy)配線。當為虛設配線的情形下，雖不與半導體元件電性連接，但第1電極10及第2電極30能夠提高與被組裝的基板之接合強度，因此較佳是在虛設配線的半球狀的電極亦使用實施形態之構造體。第1配線6，朝配線基板1的第2面的外周側露出。第2配線7，朝配線基板1的第2面的中央側露出。
第1配線6，與第1電極10電性連接。第1配線6，較佳是與第1電極10直接地連接。第2配線7，與第2電極30電性連接。第2配線7，較佳是與第2電極30直接地連接。第1配線6及第2配線7，典型上由金屬或合金的導電體所構成。第1配線6及第2配線7，例如為Cu配線而露出的表面亦可被鍍覆。
第1構造體20，由包圍第1配線6的露出部分之絕緣膜、或由絕緣膜及金屬部所構成，其高度及角度為非對稱。第1構造體20的絕緣膜，設於配線基板1的第2面的表面。第1構造體20的絕緣膜，亦可也覆蓋第1配線6的露出部分的外周部分。第1構造體20的金屬部，較佳是設於第1構造體20的絕緣膜上。
第1構造體20的絕緣膜，例如較佳為阻焊劑而包含填料與樹脂。第1構造體20的絕緣膜，可為單層構造亦可為層積構造。第1構造體20的角度及高度，亦可改變絕緣膜的厚度、或將形狀相異的絕緣膜層積，而做成非對稱。
所謂第1構造體20的高度為非對稱，是指通過從第1配線6的中心朝向基板的中央方向之假想線而相對於配線基板1垂直的截面中，比第1配線的中心還靠中央側的第1構造體20的高度H1和外周側的第1構造體20的高度H2相異。
外周側的第1構造體20的高度H2，較佳是中央側的第1構造體2的高度H1的1.1倍以上(H2≧1.1×H1)更佳是1.5倍以上(H2≧1.5×H1)。若外周側的第1構造體2的高度太高則封裝的厚度會變得太厚，因此外周側的第1構造體20的高度H2，較佳是中央側的第1構造體2的高度H1的3倍以下(H2≦3×H1)。另，當在從第1配線6的中心朝向基板的中央方向之假想線上未設有外周側的第1構造體2的情形下，調整假想線的角度使其通過第1配線6上。
所謂第1構造體20的角度為非對稱，是指通過從第1配線6的中心朝向配線基板1的中央方向之假想線而相對於配線基板1垂直的截面中，以配線基板1的絕緣層5與第1配線6的交界作為第1假想線L1，以中央側的第1構造體20的連結朝向外周側的面的上端與下端的線作為第2假想線L2，以外周側的第1構造體20的連結中央側的面的上端與下端的線作為第3假想線L3，而第1假想線L1及第2假想線L2所夾的第1構造體20的中央側的角度θ1會和第1假想線L1及第3假想線L3所夾的第1構造體20的外周側的角度θ2的角度相異。較佳是外周側的第1構造體20的角度θ2和中央側的第1構造體20的角度θ1的差為5°以上，更佳為10°以上。
較佳是外周側的第1構造體20的角度θ2比中央側的第1構造體20的角度θ1還大。具體而言，外周側的第1構造體20的角度θ2，較佳是中央側的第1構造體20的角度θ1的1.1倍以上(H2≧1.1×H1)更佳是1.5倍以上(H2≧1.5×H1)。若外周側的第1構造體20的角度θ太大則製作困難，因此外周側的第1構造體20的角度θ2，較佳是中央側的第1構造體20的角度θ1的3倍以下(H2≦3×H1)。中央側的第1構造體20的角度θ1的角度較佳是未滿90°。外周側的第1構造體20的角度θ2較佳是80°以上，更佳是90°以上，再更佳是100°以上。另，當在從第1配線6的中心朝向基板的中央方向之假想線上未設有外周側的第1構造體20的情形下，調整假想線的角度使其通過第1配線6上。
圖2的截面圖所示第1構造體20，由中央側的絕緣膜21A與外周側的絕緣膜21B所構成。外周側的絕緣膜21B比中央側的絕緣膜21A來得厚，角度變大，第1構造體20其厚度及角度這兩者皆非對稱。
圖3的截面圖所示包圍第2配線7的第2構造體8，較佳是至少厚度及角度的其中一方構成為對稱。包圍第2配線7的第2構造體8，較佳是厚度及角度的雙方構成為對稱。
第2構造體8的絕緣膜，如同第1構造體20的絕緣膜，較佳為阻焊劑而包含填料與樹脂。第2構造體8，能夠藉由和中央側的第1構造體20相同的製程而成膜。在此情形下，第2構造體8的絕緣膜，成為和中央側的第1構造體20相同材料、相同高度、相同角度(相對於絕緣層5的角度)。
當第2配線7配置於配線基板1的中心的情形下，第2構造體8，在通過第2配線7的中心之配線基板1的長邊方向的截面中，如圖3的截面圖所示般，絕緣膜8A成為絕緣膜8B反轉而成之形狀，而至少厚度及角度構成為對稱。當第2配線7配置於配線基板1的中心以外的情形下，第2構造體8的一方的絕緣膜8A成為絕緣膜8B反轉而成之形狀，而至少厚度及角度構成為對稱。
(a)當為具有半導體記憶體晶片2之半導體裝置的情形下，半導體記憶體晶片2大而形成於硬的Si基板上，因此半導體封裝110中央部分不易由於熱所造成的膨脹而變形，但在外周側因密封材4多而半導體封裝110的外側容易由於熱而從配線基板1的第1面側朝半導體記憶體晶片2側的方向翹曲。若半導體封裝110的外周側像這樣翹曲，則在與印刷基板120之間，半導體封裝110的外周側的接合的焊料會朝上下及左右方向拉伸，外周側的焊料會承受膨脹/剪應力的應力。若半導體裝置100的動作時間長則會反覆膨脹與收縮，因此在基板的外周側的焊料部分翹曲的影響會變大。
詳述翹曲的影響。首先，說明半導體封裝110與印刷基板120之接合中，從外周部至中央部採用了第2構造體8之比較例。圖6示例了比較例中的在半導體封裝110與印刷基板120之最外周部的接合部。虛線所示焊料的形狀示意動作時間短而趨近剛接合後，實線所示焊料的形狀示意動作時間變長的情形。像這樣，若由於熱膨脹與收縮而半導體封裝110的變形反覆，則會因為應力而焊料的結晶粗大化同時以朝向中央膨脹之方式變形。若焊料變形則與墊之接合面積會減少。若接合面積減少則變形的應力會更容易局部地集中，而焊料的變形更加進展。若這樣的循環逐漸進行，動作時間再拉長則焊料的變形會如單點鏈線所示般進展，墊與焊料在外周部側也可能一部分剝離。此外，焊料的小的結晶雖易變形，但大的結晶不易變形而容易破裂。若焊料的結晶的粗大化進展，則焊料的強度會降低而焊料本身也可能破裂。鑑此，在焊料的變形顯著之配線基板1的外周側的第1電極10，設置包圍第1電極之第1構造體20以便從外周側也施加應力。藉此，對於焊料從中央側及外周側施加的應力會變得均一而抑制焊料僅往一方向膨脹這樣的變形，半導體裝置100的可靠性會提升。圖7示意其樣子。若熱歷程反覆，則焊料的形狀會從實線變形成如虛線般在第1構造體21B側也有焊料被包夾。像這樣，焊料不會僅朝中央側變形，而也會朝外周側變形，因此能夠防止墊與焊料之剝離。
(b)在中央側基板不易翹曲，故焊料承受的膨脹/剪應力小。因此，在中央側不採用如圖2所示般的第1構造體20，而是採用第2構造體8。藉此，能夠更提升半導體裝置100的可靠性。
(c)配置於外周側與中央側之中間的第3電極40所接觸的配線基板1的配線的周遭的構造體，能夠採用第1構造體20或第2構造體8的任一者的構造。依半導體裝置100的半導體元件或包含密封材之構成不同而翹曲方式會變化，因此因應半導體裝置的構成而在適當的位置採用第1構造體20，藉此能夠使組裝半導體裝置100時的可靠性提升。
(d)在印刷基板120側亦以包圍墊電極53之方式採用如同第1構造體20的構造，藉此能夠抑制焊料的變形及更抑制焊料的結晶的粗大化。
(第2實施形態)　第2實施形態有關半導體裝置。第2實施形態之半導體裝置，為第1實施形態之半導體裝置100的變形例。針對第2實施形態和第1實施形態中共通的內容省略其說明。圖8示意第2實施形態之半導體裝置100的外周側的第1電極10的部分的擴大概念圖。圖8示意半導體封裝110與印刷基板120剛接合後的狀態(實線)、及熱歷程反覆而焊料亦即第1電極10變形之狀態(虛線)。第2實施形態中，亦如同第1實施形態般採用非對稱的第1構造體20，藉此抑制焊料(第1電極10)的變形。
第2實施形態之第1構造體20，包含中央側的絕緣膜22A、及層積的絕緣膜22B及絕緣膜22C。外周側的絕緣膜的層積體和中央側的絕緣膜22A其厚度及角度為非對稱。絕緣膜22B，配置於配線基板1與絕緣膜22C之間。絕緣膜22B和絕緣膜22C，雖為相異厚度，但角度為相同。例如，在較遠離配線基板1的絕緣層5之絕緣膜22C使用硬度高的材料，藉此對於焊料會變得容易從外周側朝中央側施加應力。將外周側的第1構造體20的絕緣膜做成層積體，藉此便能將外周側的配線基板1的絕緣層側的絕緣膜22B及中央側的絕緣膜22A藉由相同製程予以成膜及加工後，再以和絕緣膜22B至少角度相異之方式層積絕緣膜22C，藉此形成非對稱的第1構造體20。
(第3實施形態)　第3實施形態有關半導體裝置。第3實施形態之半導體裝置，為第1實施形態及第2實施形態之半導體裝置100的變形例。針對第3實施形態和第1實施形態或第2實施形態中共通的內容省略其說明。圖9及圖10示意第3實施形態之半導體裝置100的外周側的第1電極10的部分的擴大概念圖。圖10示意從Z方向觀察配線基板1的第2面側的概念圖。圖10的概念圖中未示意第1電極10。圖9示意半導體封裝110與印刷基板120剛接合後的狀態(實線)、及熱歷程反覆而焊料亦即第1電極10變形之狀態(虛線)。第3實施形態中，亦如同第1實施形態般採用非對稱的第1構造體20，藉此抑制焊料(第1電極10)的變形。
第3實施形態之第1構造體20，包含中央側的絕緣膜23A、及絕緣膜23B及金屬部23C。金屬部，和第1配線6的露出部分直接接觸，和絕緣膜23C直接接觸。
如圖10所示，金屬部23C設於外周側，未設於中央側。第1構造體20的外周側的凸部分，如圖10所示般也能夠做成為形成於第1配線6的周遭的一部分之構成，當第1構造體20僅設於最外周的電極的情形下，在外周側能夠全體地設置第1構造體20的凸部分(第2實施形態之絕緣膜22C、第3實施形態之23C)。
第1構造體20的金屬部23C，較佳為楊氏模數比第1配線6還高的構件。若金屬部23C以硬的金屬構成，則焊料承受的應力容易變大，藉此能夠更抑制焊料的劣化。金屬部23C，較佳為Ni-Au，Ni-Pd-Au等的Ni合金。金屬部23C，能夠藉由阻劑覆蓋不形成金屬部23C的部分而做電解鍍覆等來形成。
(第4實施形態)　第4實施形態有關半導體裝置。第4實施形態之半導體裝置，為第1實施形態及第2實施形態之半導體裝置100的變形例。針對第4實施形態和第1實施形態或第2實施形態中共通的內容省略其說明。圖11示意第4實施形態之半導體裝置100的外周側的第1電極10的部分的擴大概念圖。圖11示意半導體封裝110與印刷基板120剛接合後的狀態(實線)、及熱歷程反覆而焊料亦即第1電極10變形之狀態(虛線)。第4實施形態中，亦如同第1實施形態般採用非對稱的第1構造體20，藉此抑制焊料(第1電極10)的變形。
第4實施形態之第1構造體20，包含在中央側的絕緣膜24A、在外周側的絕緣膜24B及絕緣膜24C的層積體。第4實施形態之第1構造體20和第2實施形態之第1構造體20類似，但和第2實施形態相異處在於絕緣膜24C還覆蓋設於配線基板1側的絕緣膜24B的斜面。例如，將絕緣膜24A和絕緣膜24B以同一製程形成後，在外周側形成絕緣膜24C，藉此便能形成圖11的概念圖所示第1構造體20。藉由包含絕緣膜24C的曝光或除去製程之形成條件，能夠調整外周側的第1構造體20的角度或高度。
(第5實施形態)　第5實施形態有關半導體裝置。第5實施形態之半導體裝置，為第1實施形態、第2實施形態及第4實施形態之半導體裝置100的變形例。針對第4實施形態和第1實施形態、第2實施形態或第4實施形態中共通的內容省略其說明。圖12示意第5實施形態之半導體裝置100的外周側的第1電極10的部分的擴大概念圖。圖12示意半導體封裝110與印刷基板120剛接合後的狀態(實線)、及熱歷程反覆而焊料亦即第1電極10變形之狀態(虛線)。第5實施形態中，亦如同第1實施形態般採用非對稱的第1構造體20，藉此抑制焊料(第1電極10)的變形。第5實施形態之第1構造體20，包含在中央側的絕緣膜25A、在外周側的絕緣膜25B及絕緣膜25C的層積體。第5實施形態之第1構造體20和第2實施形態之第1構造體20類似，但和第2實施形態相異處在於在絕緣膜25B上設有和絕緣膜25B至少角度相異的絕緣膜25C。絕緣膜25B及絕緣膜25C的斜面和第1電極10接觸，但兩絕緣膜的角度相異。
(第6實施形態)　第6實施形態有關半導體裝置。第6實施形態之半導體裝置，為第1實施形態、第2實施形態、第4實施形態及第5實施形態之半導體裝置100的變形例。針對第6實施形態和第1實施形態、第2實施形態、第4實施形態或第5實施形態中共通的內容省略其說明。圖13示意第6實施形態之半導體裝置100的外周側的第1電極10的部分的擴大概念圖。圖13示意半導體封裝110與印刷基板120剛接合後的狀態(實線)、及熱歷程反覆而焊料亦即第1電極10變形之狀態(虛線)。第6實施形態中，亦如同第1實施形態般採用非對稱的第1構造體20，藉此抑制焊料(第1電極10)的變形。
第6實施形態之第1構造體20，包含在中央側的絕緣膜26A、在外周側的絕緣膜26B及絕緣膜26C的層積體。第6實施形態之第1構造體20和第5實施形態之第1構造體20類似，但和第5實施形態相異處在於絕緣膜26B上的絕緣膜26C的角度為90°以上。比起第5實施形態之絕緣膜25C，絕緣膜26C對於焊料能夠施加更大的應力。例如，當如第6實施形態之第1構造體20般層積有相異角度的絕緣膜的情形下，就在外周側包含相異角度這點而言角度為非對稱。
(第7實施形態)　第7實施形態有關半導體裝置。第7實施形態之半導體裝置，為第1實施形態、第2實施形態、第4實施形態、第5實施形態及第6實施形態之半導體裝置100的變形例。針對第7實施形態和第1實施形態、第2實施形態、第4實施形態、第5實施形態或第6實施形態中共通的內容省略其說明。圖14示意第7實施形態之半導體裝置100的外周側的第1電極10的部分的擴大概念圖。圖14示意半導體封裝110與印刷基板120剛接合後的狀態(實線)、及熱歷程反覆而焊料亦即第1電極10變形之狀態(虛線)。第7實施形態中，亦如同第1實施形態般採用非對稱的第1構造體20，藉此抑制焊料(第1電極10)的變形。
第7實施形態之第1構造體20，包含在中央側的絕緣膜27A、在外周側的絕緣膜27B及絕緣膜27C的層積體。第7實施形態之第1構造體20和第6實施形態之第1構造體20類似，但和第6實施形態相異處在於絕緣膜27B的下端面的一部分露出，絕緣膜27B的下端面和第1電極10直接接觸。絕緣膜27C的中央側的端部比絕緣膜27B的中央側的端部更位於中央側，因此對於焊料能夠施加大的應力。如圖14所示，絕緣膜27B與絕緣膜27C的在中央側接觸的點，亦可朝Y方向有偏差。此外，亦可絕緣膜27C被截斷，而在被截斷的孔的位置充填有第1電極10的焊料。若在被截斷的孔的位置充填有第1電極10，則應力容易集中於此，因此能夠使來自外周側的應力增加。
(第8實施形態)　第8實施形態有關半導體裝置。第8實施形態之半導體裝置，為第1實施形態、第2實施形態、第4實施形態、第5實施形態、第6實施形態及第7實施形態之半導體裝置100的變形例。針對第8實施形態和第1實施形態、第2實施形態、第4實施形態、第5實施形態、第6實施形態或第7實施形態中共通的內容省略其說明。圖15及圖16示意第8實施形態之半導體裝置100的外周側的第1電極10的部分的擴大概念圖。圖15示意半導體封裝110與印刷基板120剛接合後的狀態(實線)、及熱歷程反覆而焊料亦即第1電極10變形之狀態(虛線)。第8實施形態中，亦如同第1實施形態般採用非對稱的第1構造體20，藉此抑制焊料(第1電極10)的變形。
第8實施形態之第1構造體20，包含在中央側的絕緣膜28A、在外周側的絕緣膜28B及絕緣膜28C的層積體。第8實施形態之第1構造體20和第6實施形態之第1構造體20類似，但和第6實施形態相異處在於下側的絕緣膜28B的面向中央側的面成為曲面。於形成絕緣膜28C時之曝光中，第1配線6容易反射光因此容易硬化，絕緣膜28C的面向中央側的表面會朝第1配線6側膨脹。
此外，如圖16所示般絕緣膜28C亦可不劃出連續的弧而是被截斷。藉由截斷，截斷的絕緣膜28C之間的焊料會流入，應力容易施加於此。調整絕緣膜28C的截斷位置等，便能調整對焊料的應力。
(第9實施形態)　第9實施形態有關半導體裝置。第9實施形態之半導體裝置，為第1實施形態、第2實施形態、第4實施形態、第5實施形態、第6實施形態、第7實施形態及第8實施形態之半導體裝置100的變形例。針對第8實施形態和第1實施形態、第2實施形態、第4實施形態、第5實施形態、第6實施形態、第7實施形態或第8實施形態中共通的內容省略其說明。圖17及圖18示意第9實施形態之半導體裝置100的外周側的第1電極10的部分的擴大概念圖。圖17示意半導體封裝110與印刷基板120剛接合後的狀態(實線)、及熱歷程反覆而焊料亦即第1電極10變形之狀態(虛線)。第9實施形態中，亦如同第1實施形態般採用非對稱的第1構造體20，藉此抑制焊料(第1電極10)的變形。
第9實施形態之第1構造體20，包含在中央側的絕緣膜29A、在外周側的絕緣膜29B及絕緣膜29C的層積體。第9實施形態之第1構造體20和第8實施形態之第1構造體20類似，但和第8實施形態相異處在於上側的絕緣膜29B的面向中央側的面成為曲面。於形成絕緣膜29B時之曝光中，第1配線6容易反射光因此容易硬化，絕緣膜29B的面向中央側的表面會朝第1配線6側膨脹。
此外，如圖18所示般絕緣膜29C亦可劃出中心角為180°以上的甜甜圈狀的圓弧。調整絕緣膜28C的中心角等，便能調整對焊料的應力。另，絕緣膜29C亦可劃出中心角未滿180°的甜甜圈狀的圓弧。
以上已說明本發明的幾個實施形態，但該些實施形態僅是提出作為一例，並非意圖限定發明之範圍。該些新穎的實施形態，可以其他各式各樣的形態來實施，在不脫離發明要旨的範圍內，能夠進行種種的省略、置換、變更。該些實施形態或其變形例，均涵括於發明的範圍或要旨，並且涵括於申請專利範圍記載之發明及其均等範圍。
1:配線基板 2:半導體記憶體晶片 3:控制器晶片 4:密封材 5:絕緣層 6:第1配線 7:第2配線 8:第2構造體 8A,8B:(第2構造體的)絕緣膜 10:第1電極 20:第1構造體 21A,21B,22A,22B,22C,23A,23B,24A,24B,24C,25A,25B,25C,26A,26B,26C,27A,27B,27C,28A,28B,28C,29A,29B,29C:(第1構造體的)絕緣膜 23C:金屬部 30:第2電極 40:第3電極 50:基板 51:配線層 52:構造體 53:墊電體 100:半導體裝置 110:半導體封裝 120:印刷基板
[圖1]實施形態之半導體裝置的截面概念圖。 [圖2]實施形態之半導體裝置的部分概念圖。 [圖3]實施形態之半導體裝置的部分概念圖。 [圖4]實施形態之半導體裝置的部分概念圖。 [圖5]實施形態之半導體裝置的部分概念圖。 [圖6]實施形態之半導體裝置的部分概念圖。 [圖7]實施形態之半導體裝置的部分概念圖。 [圖8]實施形態之半導體裝置的部分概念圖。 [圖9]實施形態之半導體裝置的部分概念圖。 [圖10]實施形態之半導體裝置的部分概念圖。 [圖11]實施形態之半導體裝置的部分概念圖。 [圖12]實施形態之半導體裝置的部分概念圖。 [圖13]實施形態之半導體裝置的部分概念圖。 [圖14]實施形態之半導體裝置的部分概念圖。 [圖15]實施形態之半導體裝置的部分概念圖。 [圖16]實施形態之半導體裝置的部分概念圖。 [圖17]實施形態之半導體裝置的部分概念圖。 [圖18]實施形態之半導體裝置的部分概念圖。
1:配線基板
2:半導體記憶體晶片
3:控制器晶片
4:密封材
8:第2構造體
8A,8B:(第2構造體的)絕緣膜
10:第1電極
20:第1構造體
30:第2電極
40:第3電極
50:基板
51:配線層
52:構造體
53:墊電體
100:半導體裝置
110:半導體封裝
120:印刷基板

Claims (9)

  1. 一種半導體封裝，具有：半導體元件；及基板，形成有設有前述半導體元件的第1面及和前述第1面相反側的第2面，具有設於前述第2面之絕緣膜、及於前述基板的外周部形成有從前述絕緣膜一部分露出的第1露出部之第1配線；及第1構造體，包圍前述第1露出部；及第1電極，設於前述第1露出部；前述第1構造體，於通過從前述第1配線的中心朝向前述基板的中央方向之假想線而相對於前述基板垂直的截面中，前述基板的中央側的高度和前述基板的外周側的高度相異，前述第1構造體，以前述絕緣膜與前述第1配線的交界作為第1假想線L1，以連結朝向外周側的中央側的面的上端與下端的線作為第2假想線L2，以連結朝向中央側的外周側的面的上端與下端的線作為第3假想線L3，則前述第1假想線L1及前述第2假想線L2所夾的中央側的角度θ1會和前述第1假想線L1及前述第3假想線L3所夾的外周側的角度θ2的角度相異。
  2. 如請求項1記載之半導體封裝，其中，前述第1構造體包含前述絕緣膜。
  3. 如請求項1記載之半導體封裝，其中，前述第1構造體包含第1金屬部。
  4. 如請求項3記載之半導體封裝，其中，前述第1金屬部，為比前述第1配線的楊氏模數還高的金屬或合金。
  5. 如請求項1記載之半導體封裝，其中，前述第1構造體，其前述基板的外周側比前述基板的中央側還高。
  6. 如請求項5記載之半導體封裝，其中，前述第1構造體的前述基板的外周側的高度，為前述第1構造體的中央側的高度的1.5倍以上3倍以下，前述角度θ2和前述角度θ1的差為10°以上。
  7. 如請求項1至6中任一項記載之半導體封裝，其中，前述基板，具有於前述基板的中央部形成有從前述絕緣膜一部分露出的第2露出部之第2配線，具有：第2構造體，包圍前述第2露出部，於通過從前述第2配線的中心朝向前述基板的中央方向之假想線而相對於前述基板垂直的截面中，相對於前述第2配線的中心其高度及角度為對稱；及第2電極，設於前述第2露出部。
  8. 如請求項7記載之半導體封裝，其中，前述第2構造體包含前述絕緣膜。
  9. 如請求項7記載之半導體封裝，其中，前述第2構造體包含第2金屬部。
TW109125033A 2020-03-19 2020-07-24 半導體封裝 TWI739527B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-050227 2020-03-19
JP2020050227A JP2021150541A (ja) 2020-03-19 2020-03-19 半導体パッケージ

Publications (2)

Publication Number Publication Date
TWI739527B true TWI739527B (zh) 2021-09-11
TW202137428A TW202137428A (zh) 2021-10-01

Family

ID=77746755

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109125033A TWI739527B (zh) 2020-03-19 2020-07-24 半導體封裝

Country Status (4)

Country Link
US (1) US11315897B2 (zh)
JP (1) JP2021150541A (zh)
CN (1) CN113496980B (zh)
TW (1) TWI739527B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120112329A1 (en) * 2010-02-26 2012-05-10 Yu-Lin Yen Chip package
US20140065769A1 (en) * 2010-02-26 2014-03-06 Xintec Inc. Chip package and fabrication method thereof
TW201803046A (zh) * 2016-03-25 2018-01-16 三星電機股份有限公司 扇出型半導體封裝體
US20180122749A1 (en) * 2016-11-01 2018-05-03 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor package and method for manufacturing the same
TW201838126A (zh) * 2016-12-22 2018-10-16 三星電機股份有限公司 扇出型半導體封裝
TW201911506A (zh) * 2017-08-10 2019-03-16 南韓商三星電機股份有限公司 扇出型半導體封裝
TW201917856A (zh) * 2017-10-27 2019-05-01 南韓商三星電機股份有限公司 扇出型半導體封裝
TW201926604A (zh) * 2017-11-30 2019-07-01 南韓商三星電機股份有限公司 扇出型半導體封裝
TW201926594A (zh) * 2017-11-29 2019-07-01 南韓商三星電子股份有限公司 扇出型半導體封裝
TW201933563A (zh) * 2018-01-22 2019-08-16 矽品精密工業股份有限公司 電子封裝件及其製法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815324B2 (en) * 2001-02-15 2004-11-09 Megic Corporation Reliable metal bumps on top of I/O pads after removal of test probe marks
US7015590B2 (en) * 2003-01-10 2006-03-21 Samsung Electronics Co., Ltd. Reinforced solder bump structure and method for forming a reinforced solder bump
TWI235470B (en) 2004-05-26 2005-07-01 Advanced Semiconductor Eng Asymmetric bump structure
TWI258176B (en) * 2005-05-12 2006-07-11 Siliconware Precision Industries Co Ltd Semiconductor device and fabrication method thereof
JP2008218759A (ja) * 2007-03-06 2008-09-18 Matsushita Electric Ind Co Ltd 半導体チップの電極構造、並びにその半導体チップがフリップチップ実装された半導体装置及びその製造方法
JP2010157544A (ja) * 2008-12-26 2010-07-15 Fujikura Ltd 半導体装置及びその製造方法、並びに電子機器
JP5143211B2 (ja) * 2009-12-28 2013-02-13 パナソニック株式会社 半導体モジュール
US20110266670A1 (en) * 2010-04-30 2011-11-03 Luke England Wafer level chip scale package with annular reinforcement structure
US8513814B2 (en) 2011-05-02 2013-08-20 International Business Machines Corporation Buffer pad in solder bump connections and methods of manufacture
JP6247032B2 (ja) * 2013-07-01 2017-12-13 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
US10497660B2 (en) * 2015-02-26 2019-12-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures, packaged semiconductor devices, and methods of packaging semiconductor devices
JP2017069380A (ja) * 2015-09-30 2017-04-06 ルネサスエレクトロニクス株式会社 半導体装置
JP6955864B2 (ja) * 2016-12-26 2021-10-27 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
JP2018116974A (ja) * 2017-01-16 2018-07-26 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120112329A1 (en) * 2010-02-26 2012-05-10 Yu-Lin Yen Chip package
US20140065769A1 (en) * 2010-02-26 2014-03-06 Xintec Inc. Chip package and fabrication method thereof
TW201803046A (zh) * 2016-03-25 2018-01-16 三星電機股份有限公司 扇出型半導體封裝體
US20180122749A1 (en) * 2016-11-01 2018-05-03 Advanced Semiconductor Engineering, Inc. Semiconductor wafer, semiconductor package and method for manufacturing the same
TW201838126A (zh) * 2016-12-22 2018-10-16 三星電機股份有限公司 扇出型半導體封裝
TW201911506A (zh) * 2017-08-10 2019-03-16 南韓商三星電機股份有限公司 扇出型半導體封裝
TW201917856A (zh) * 2017-10-27 2019-05-01 南韓商三星電機股份有限公司 扇出型半導體封裝
TW201926594A (zh) * 2017-11-29 2019-07-01 南韓商三星電子股份有限公司 扇出型半導體封裝
TW201926604A (zh) * 2017-11-30 2019-07-01 南韓商三星電機股份有限公司 扇出型半導體封裝
TW201933563A (zh) * 2018-01-22 2019-08-16 矽品精密工業股份有限公司 電子封裝件及其製法

Also Published As

Publication number Publication date
US11315897B2 (en) 2022-04-26
TW202137428A (zh) 2021-10-01
CN113496980A (zh) 2021-10-12
CN113496980B (zh) 2023-11-28
US20210296273A1 (en) 2021-09-23
JP2021150541A (ja) 2021-09-27

Similar Documents

Publication Publication Date Title
JP4751351B2 (ja) 半導体装置とそれを用いた半導体モジュール
JP4703980B2 (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
JP4441328B2 (ja) 半導体装置及びその製造方法
JP5387685B2 (ja) 半導体装置の製造方法
JP2006210745A5 (zh)
TWI511249B (zh) Semiconductor device and manufacturing method thereof
JP2008071953A (ja) 半導体装置
JP2007073803A (ja) 半導体装置及びその製造方法
JP2008078367A (ja) 半導体装置
JP6680705B2 (ja) 半導体装置及びその製造方法
JP2010140981A (ja) チップ構造、チップ積層構造、半導体パッケージ構造、およびメモリ。
JP6301763B2 (ja) 半導体装置、および半導体装置の製造方法
JP5358089B2 (ja) 半導体装置
JP4434778B2 (ja) 半導体装置
JP5671681B2 (ja) 積層型半導体装置
TWI739527B (zh) 半導體封裝
JP2005011978A (ja) 半導体装置
TWI677945B (zh) 半導體裝置
JP4602223B2 (ja) 半導体装置とそれを用いた半導体パッケージ
JP4361828B2 (ja) 樹脂封止型半導体装置
JP4654971B2 (ja) 積層型半導体装置
TWI728438B (zh) 半導體裝置
JP3957694B2 (ja) 半導体パッケージ及びシステムモジュール
TWI837750B (zh) 半導體裝置、基板及半導體裝置之製造方法
TWI832703B (zh) 半導體裝置以及半導體裝置的製造方法