TWI700835B - 半導體元件製造方法 - Google Patents

半導體元件製造方法 Download PDF

Info

Publication number
TWI700835B
TWI700835B TW108129587A TW108129587A TWI700835B TW I700835 B TWI700835 B TW I700835B TW 108129587 A TW108129587 A TW 108129587A TW 108129587 A TW108129587 A TW 108129587A TW I700835 B TWI700835 B TW I700835B
Authority
TW
Taiwan
Prior art keywords
hole
insulating layer
layer
gate
transistor
Prior art date
Application number
TW108129587A
Other languages
English (en)
Other versions
TW202101770A (zh
Inventor
王啟光
吳功蓮
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Application granted granted Critical
Publication of TWI700835B publication Critical patent/TWI700835B/zh
Publication of TW202101770A publication Critical patent/TW202101770A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Element Separation (AREA)
  • Drying Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

本案的各個方面提供了一種半導體元件以及一種製造半導體元件的方法。所述半導體元件包括在所述半導體元件的基底之上沿著垂直方向堆疊的電晶體串，所述半導體元件具有沿著所述垂直方向延伸的通道結構。所述電晶體串包括分別沿著通道結構的第一部分、第二部分和第三部分設置的第一電晶體子串、第二電晶體子串和第三電晶體子串。所述第一子串、所述第二子串和所述第三子串當中的電晶體的閘極結構通過相應的第一絕緣層、第二絕緣層和第三絕緣層隔開，並且所述第二絕緣層具有比所述第三絕緣層的蝕刻速率高的蝕刻速率。

Description

半導體元件製造方法
本發明大體上與一種半導體元件製造方法有關，更具體言之，其係關於一種具有多個電晶體子串與多個通道結構部分的半導體元件及其製造方法。
隨著積體電路當中元件的臨界尺寸縮小到普通儲存單元技術的極限，開發出了實現更大儲存容量的技術。與平面電晶體結構相比，3D NAND記憶體的垂直結構涉及更複雜的製程。隨著3D NAND記憶體向具有更多的儲存單元層發展，從而以更低的每位元成本實現更高密度的設置變遷，對結構及其製造方法的改進變得越來越面臨挑戰。
根據本案的各個方面，一種半導體元件包括在所述半導體元件的基底之上沿著垂直方向堆疊的電晶體串，所述半導體元件具有沿著所述垂直方向延伸的通道結構。所述電晶體串包括分別沿著所述通道結構的第一部分、第二部分和第三部分設置的第一電晶體子串、第二電晶體子串和第三電晶體子串。所述第一電晶體子串、所述第二電晶體子串和所述第三電晶體子串中的電晶體的閘極結構通過相應的第一絕緣層、第二絕緣層和第三絕緣層隔開，並且所述 第二絕緣層具有比所述第三絕緣層的蝕刻速率高的蝕刻速率。
在實施例中，所述通道結構的第二部分的底側的臨界尺寸(CD)與所述通道結構的第一部分的頂側的CD之間的不連續性小於一閾值。所述通道結構的第三部分的底側的CD與所述通道結構的第二部分的頂側的CD之間的不連續性小於所述閾值。所述閾值可以介於0.05和0.15之間。
在實施例中，所述第二絕緣層的質量密度低於所述第三絕緣層的質量密度。在示例中，所述第二絕緣層是通過高密度電漿化學氣相沉積形成的氧化矽，並且所述第三絕緣層是基於四乙氧基矽烷(TEOS)形成的氧化矽。
在實施例中，所述第二絕緣層的材料成分不同於所述第三絕緣層的材料成分。
在示例中，所述第二電晶體子串中的電晶體的數量與所述第二電晶體子串中的電晶體的數量加上所述第三電晶體子串內的電晶體的數量之和的比值介於10%和30%之間。所述第一絕緣層和所述第三絕緣層可以具有基本上等同的蝕刻速率。
根據本案的各個方面，一種用於製造半導體元件的方法包括：在包括交替的第一絕緣層和第一閘極層的第一堆疊體的第一通孔中填充犧牲層，其中所述第一堆疊體位於所述半導體元件的基底之上，所述第一通孔的初始頂部CD(CD2init)大於初始底部CD(CD1init)。所述方法包括在所述第一堆疊體之上沿著垂直方向形成包括交替的第二絕緣層和第二閘極層的第二堆疊體以及在第二堆疊體之上沿著所述垂直方向形成包括交替的第三絕緣層和第三閘極層的第三堆疊體。所述第二絕緣層以比所述第三絕緣層快的速率受到蝕刻，所述第二閘極層以比所述第三閘極層快的速率受到蝕刻。所述方法進一步包括在所述第一堆疊體、第二堆疊體和第三堆疊體中形成通孔，所述通孔包括位於相應的第一堆疊體、第二堆疊體和第三堆疊體中的第一通孔、第二通孔和第三通孔。
在實施例中，形成所述通孔進一步包括去除所述第二堆疊體和所述第三堆疊體的部分，以形成包括所述第二通孔和所述第三通孔的組合通孔，其中所述組合通孔位於所述第一通孔以上，所述組合通孔的初始底部CD(CD3init)小於CD2init，並且初始不連續性介於CD2init和CD3init之間。形成所述通孔進一步包括蝕刻所述第二堆疊體的額外部分，以擴大所述第二通孔，從而將所述初始不連續性降低為所述組合通孔的最終底部CD和所述第一通孔的最終頂部CD之間的最終不連續性，其中所述第二絕緣層以比所述第三絕緣層快的速率受到蝕刻，並且所述第二閘極層以比所述第三閘極層快的速率受到蝕刻。形成所述通孔進一步包括從所述第一通孔去除所述犧牲層。
在示例中，形成所述通孔進一步包括在蝕刻所述第二堆疊體的額外部分的同時，去除所述第三堆疊體的額外部分，其中所述第三通孔的底側的CD與所述第二通孔的頂側的CD之間的不連續性小於CD2init和CD3init之間的初始不連續性。
在實施例中，所述第二閘極層的質量密度低於所述第三閘極層的質量密度。在示例中，形成所述第二堆疊體包括通過高密度電漿化學氣相沉積來沉積氧化矽作為所述第二絕緣層以及沉積多晶矽作為所述第二閘極層，形成所述第三堆疊體包括由TEOS形成氧化矽作為所述第三絕緣層以及形成氮化矽作為所述第三閘極層。
在實施例中，所述第二閘極層的材料成分不同於所述第三閘極層的材料成分。
在實施例中，所述方法進一步包括在所述通孔中形成包括通道層和閘極介電結構的通道結構，其中所述通道結構包括分別位於所述第一通孔、所述第二通孔和所述第三通孔中的第一部分、第二部分和第三部分。所述方法包括通過分別採用閘極金屬材料代替所述第一閘極層、所述第二閘極層和所述第 三閘極層而形成第一閘極結構、第二閘極結構和第三閘極結構，其中所述通道結構的第一部分、第二部分和第三部分以及對應的第一閘極結構、第二閘極結構和第三閘極結構分別形成了電晶體串的第一電晶體子串、第二電晶體子串和第三電晶體子串。
在示例中，所述第一閘極層和所述第三閘極層可以具有基本上等同的蝕刻速率。
根據本案的各個方面，一種用於製造半導體元件的方法包括：在第一堆疊體之上沿著垂直方向形成第二堆疊體，其中所述第二堆疊體包括交替的第二絕緣層和第二閘極層。所述方法進一步包括：在所述第二堆疊體之上沿著所述垂直方向形成第三堆疊體，所述第三堆疊體包括交替的第三絕緣層和第三閘極層，其中所述第二絕緣層以比所述第三絕緣層快的速率受到蝕刻，並且所述第二閘極層以比所述第三閘極層快的速率受到蝕刻；以及在所述第一、所述第二堆疊體和所述第三堆疊體中形成通孔。所述通孔包括位於相應的所述第一堆疊體、所述第二堆疊體和所述第三堆疊體中的第一通孔、第二通孔和第三通孔。在示例中，所述第二通孔的底側的CD與所述第一通孔的頂側的CD之間的不連續性小於一閾值。在示例中，所述第三通孔的底側的CD與所述第二通孔的頂側的CD之間的不連續性小於所述閾值。
100:半導體元件
101:基底
102:(電晶體)串
102(1):第一(電晶體)串
102(2):第二(電晶體)串
102(3):第三(電晶體)串
103:垂直方向
110:第一堆疊體
111:絕緣層
116:絕緣層
120:第二堆疊體
121a:第一選擇結構
121b~121q:儲存單元
121r:第一選擇電晶體
122:第一閘極層
122(1):最下閘極層
122(2):最頂第一閘極層
123:層
124:第一絕緣層
130:第三堆疊體
131:第一接觸部
132:氧化物層
133:通道層
134:穿隧絕緣層
135:電荷儲存層
136:阻擋絕緣層
137:閘極介電結構
138:絕緣層
139:第二接觸部
153a~153r:閘極結構
160:側壁
165:通道結構
165(1):第一部分
165(2):第二部分
165(3):第三部分
171~173:邊界
222:第二閘極層
224:第二絕緣層
230:第一通恐
250:遮罩層
251-253:子層
280:開口
310:犧牲層
310a:第一部分
310b:第二部分(犧牲層)
320:頂表面
322:第三閘極層
324:第三絕緣層
420,421:頂表面
550:遮罩層(犧牲層)
551~553:絕緣層
630:組合通孔
631:第二通孔
632:第三通孔
830:通孔
900:製程
S901,S910,S920,S930,S940,S950,S960,S970,S980,S990:步驟
CD2~CD6:臨界尺寸
CD2init~CD4init:初始臨界尺寸
通過結合附圖閱讀下述詳細描述，本發明的各個面向將得到最佳的理解。應當指出，根據本業界慣例，各種特徵並非是按比例繪製的。實際上，為了討論的清楚起見，可以任意增大或者縮小各種特徵的尺寸。
第1圖示出了根據本案示例性實施例的半導體元件100部分的截面圖； 第2-8圖是處於根據本案示例性實施例之製程的各步驟處的半導體元件100部分的截面圖；以及第9圖示出了概括根據本案實施例的半導體製造中示例性製程的流程圖。
下文的公開內容提供了用於實施所提供的主題的不同特徵的很多不同實施例或示例。下文描述了部件和設置的具體示例以簡化本案。當然，這些只是示例，並非意在構成限制。例如，下文的描述當中的在第二特徵上或之上形成第一特徵可以包括將該第一特徵和第二特徵形成為直接接觸的實施例，還可以包括在該第一特徵和第二特徵之間形成額外的特徵從而使得該第一特徵和第二特徵可以不直接接觸的實施例。此外，本案可以在各個示例中重複附圖標記和/或字母。這種重複的目的是為了簡化和清楚之目的，其本身並不指示所討論的各種實施例和/或配置之間的關係。
此外，文中為了便於說明可以採用空間相對術語，例如，「下面」、「之下」、「下方」、「之上」、「上方」等，以描述一個元件或特徵與其他元件或特徵的如圖所示的關係。空間相對術語意在包含除了附圖所示的位向之外的處於使用或操作中的裝置的不同位向。該設備可以具有其他位向(旋轉90度或者處於其他位向上)，並照樣相應地解釋文中採用的空間相對描述詞。
可以通過形成包括交替的絕緣層和閘極層的堆疊體，在該堆疊體中形成通孔以及沿該通孔的側壁形成沿垂直方向延伸的通道結構而在半導體元件中形成電晶體串。隨著電晶體密度(即單位面積的電晶體數量)的增大以及通孔變得更深，可能採用多個蝕刻製程形成該通孔，從而(例如)形成該通孔的下部和上部。然而，寬度的不連續性(又稱為不連續性)可能出現在分隔通孔的下部和上部的邊界處，從而在通孔的側壁輪廓上產生銳利邊緣或階梯。相應 地，隨後形成的通道結構中的層可能在該邊界附近具有非均勻厚度，因而可能對半導體元件的元件性能造成不利影響。
為了優化元件性能，可以執行額外的蝕刻製程，以降低該不連續性，並得到更加平滑的邊緣。為了實現這一結果，該堆疊體接近該邊界的部分可以由具有與該堆疊體的其他部分不同的蝕刻速率的一或多種材料來製成。
第1圖示出了根據本案的示例性實施例的半導體元件100的部分截面圖。半導體元件100包括位於基底101上方的多個電晶體串102。每一串102包括在基底101之上沿垂直方向103堆疊的多個電晶體(例如，電晶體121b-121q)，以提高電晶體密度。串102具有沿側壁160形成的通道結構165，該側壁160沿串102中的通孔(未示出)。通道結構165沿垂直方向103延伸。如圖所示，垂直方向103可以垂直於基底101的工作表面或工作面。
串102包括第一子串102(1)、第二子串102(2)和第三子串102(3)，它們分別沿通道結構165的第一部分165(1)、第二部分165(2)和第三部分165(3)設置。第一子串102(1)、第二子串102(2)和第三子串102(3)中的電晶體121b-121q的閘極結構153b-153q通過相應的第一絕緣層124、第二絕緣層224和第三絕緣層324隔開。第一絕緣層124、第二絕緣層224和第三絕緣層324可以使閘極結構153b-153q相互電性隔離以及使閘極結構153b-153q與半導體元件100中的其他結構電性隔離。第一絕緣層124、第二絕緣層224和第三絕緣層324可以包括任何適當的絕緣材料，例如氧化矽、碳氧化矽(SiCO)、氧化鍺矽(SiGeO2)。
根據本案的各個方面，在蝕刻製程期間，第二絕緣層224的蝕刻速率高於第三絕緣層324的蝕刻速率。第二絕緣層224的體積品質密度(又稱為密度或者膜密度)可以低於第三絕緣層324的密度，因而第二絕緣層224的蝕刻速率可以高於第三絕緣層324的蝕刻速率。例如，第二絕緣層224是通過高密度電漿化學氣相沉積(CVD)形成的氧化矽，因而不如第三絕緣層324(例如，基於四乙氧基 矽烷(TEOS)形成的氧化矽)緻密。或者或此外，第二絕緣層224的材料成分與第三絕緣層324的材料成分不同，並且以比第三絕緣層324快的速率蝕刻。第二絕緣層224可以是由諸如SiCO、SiGeO2等材料形成的，其不同於第三絕緣層324的材料(例如，氧化矽)，其中，SiCO和SiGeO2具有比氧化矽高的蝕刻速率。
在實施例中，第二絕緣層224的密度也可以低於第一絕緣層124的密度，並且/或者第二絕緣層224的材料成分也可以不同於第一絕緣層124的材料成分，因而第二絕緣層224的蝕刻速率高於第一絕緣層124的蝕刻速率。
在示例中，第一絕緣層124和第三絕緣層324具有基本上等同的厚度和材料成分，因而具有基本上等同的蝕刻速率。因此第二絕緣層224的蝕刻速率高於第一絕緣層124和第三絕緣層324的蝕刻速率。
根據半導體元件100的預期特徵，第一絕緣層124、第二絕緣層224和第三絕緣層324可以具有任何適當厚度，例如，介於20nm和40nm之間。在示例中，第一絕緣層124、第二絕緣層224和第三絕緣層324可以具有基本上等同的厚度，例如25nm。
根據本案的各個方面，串102中的不連續性，例如，第一和第二子串102(1)-(2)之間的邊界171處的不連續性△d1以及第二和第三子串102(2)-(3)之間的邊界172處的不連續性△d2小於閾值。在示例中，邊界處的不連續性△d可以被表示為△d=|(W'-W)|/W，其中，W'和W分別表示該邊界以上和以下的臨界尺寸(CD)。在實施例中，CD可以指側壁160的相對兩面之間的距離。相應地，不連續性△d1可以被標示為△d1=|(CD3-CD2)|/CD2，其中，CD3和CD2分別表示第一邊界171以上和以下的臨界尺寸。CD3可以表示第二部分165(2)的底側的臨界尺寸，CD2可以表示第一部分165(1)的頂側的臨界尺寸。類似地，不連續性△d2可以被表示為△d2=|(CD6-CD5)|/CD5，其中，CD6和CD5分別表示第二邊界172以上和以下的臨界尺寸。CD6可以表示第三部分165(3)的底側的臨界尺寸，CD5可以表示第二部分 165(2)的頂側的臨界尺寸。該閾值可以介於0.05和0.15之間。在示例中，該閾值為0.1。根據製造串102的製程，可能出現額外的不連續性。根據本案的各個方面，該額外的不連續性也小於該閾值，因而側壁160相對平滑，並且通道結構165中的各層在邊界171-172附近處的厚度相對均勻。
參考第1圖，包括電晶體121b-121i的第一子串102(1)形成於基底101之上，並且是沿通道結構165的第一部分165(1)(又稱為第一部分165(1))設置的。電晶體121b-121i進一步包括與第一部分165(1)相鄰的相應閘極結構153b-153i。包括電晶體121j-121l的第二子串102(2)堆疊於第一子串102(1)之上，並且是沿通道結構165的第二部分165(2)(又稱為第二部分165(2))設置的。電晶體121j-121l進一步包括與第二部分165(2)相鄰的相應閘極結構153j-153l。包括電晶體121m-121q的第三子串102(3)堆疊於第二子串102(2)之上，並且是沿通道結構165的第三部分165(3)(又稱為第三部分165(3))設置的。電晶體121m-121q進一步包括與第三部分165(3)相鄰的相應閘極結構153m-153q。
在實施例中，半導體元件100是非易失性記憶體元件，例如，三維(3D)NAND閃速記憶體元件，其中，電晶體121b-121q沿垂直方向103堆疊，以提高儲存密度。
在一些示例中，電晶體121b-121q被用作儲存單元121b-121q，以儲存資料。串102還可以包括與儲存單元121b-121q串聯連接的第一選擇結構121a和第二選擇電晶體121r。一般而言，為了對在記憶體元件中儲存資料的各個電晶體進行存取，可以如下文該形成額外的電路。位元線(未示出)可以連接至串102的一側，例如，經由與第二選擇電晶體121r相關聯的第二接觸部139。源極線(未示出)可以連接至串102的另一側，例如，經由與第一選擇結構121a相關聯的第一接觸部131。第二選擇電晶體121r可以設置在位元線和最上儲存單元121q之間。第一選擇結構121a可以設置在最下儲存單元121b和源極線之間。在一些示例 中，可以通過連接至相應閘極結構的字元線(未示出)控制同一層內的多個儲存單元。例如，可以通過連接至閘極結構153q的字元線控制儲存單元121q，可以通過另一條字元線控制儲存單元121p，等等。
在一些實施例(第1圖中未示出)中，第一選擇結構121a具有與儲存單元121b-121q類似或等同的結構、尺寸和材料，然而，第一選擇結構121a可以作為第一選擇電晶體而非儲存單元工作。在一些實施例中，例如，如第1圖所示，第一選擇結構121a具有與儲存單元121b-121q不同的結構和材料。第二選擇電晶體121r可以具有與儲存單元121b-121q類似或等同的結構、尺寸和材料，然而，第二選擇電晶體121r也可以作為第二選擇電晶體而非儲存單元工作。
除了第二選擇電晶體121r之外，一或多個額外的電晶體可以設置在電晶體121r以上，並且被用作串102中的第二選擇電晶體。類似地，除了第一選擇結構121a之外，一或多個額外的選擇結構可以設置在電晶體153b以下，並且被用作串102中的第一選擇結構。在一些實施例中，第一選擇結構和第二選擇電晶體可以具有與儲存單元類似或等同的結構。在一些實施例中，第一選擇結構和第二選擇電晶體可以具有與儲存單元不同的結構。例如，閘極介電結構137的對應於第二選擇電晶體121r的部分包括阻擋絕緣層，而閘極介電結構137的對應於電晶體121b-121q的部分則包括多個介電層，例如，穿隧絕緣層134、電荷儲存層135和阻擋絕緣層136。
在一些實施例中，例如，如第1圖所示，閘極結構153a是底部選擇閘極。在一些示例中，第一接觸部131通過介電層(第1圖中未示出)與閘極結構153a隔開。第一接觸部131可以進一步延伸到基底101中。在一些實施例中，第一接觸部131的頂表面位於閘極結構153a的頂表面以上並且位於閘極結構153b的底表面以下。例如，第一接觸部131的頂表面位於閘極結構153a的頂表面和閘極結構153b的底表面之間的中間位置上。第二選擇電晶體121r包括閘極結構153r。接下來可 以通過氧化製程形成第一接觸部131上方的氧化物層132。
通道結構165可以具有任何適當形狀、尺寸和材料。多個通道結構165可以相互分隔地設置在基底101之上，以形成多個串102。在示例中，通道結構165具有沿垂直方向103延伸的各種形狀之一或形狀組合，例如，該形狀為柱狀、圓柱狀、圓錐狀等。參考第1圖，通道結構165包括用於第一到第三部分165(1)-(3)的多個形狀。第一部分165(1)和第三部分165(3)具有圓錐狀，第二部分165(2)具有圓柱狀。
通道結構165可以包括沿著通孔的側壁160依次形成的閘極介電結構137、通道層133和絕緣層138。閘極介電結構137設置在通道層133和閘極結構153a-153r之間。閘極介電結構137可以沿垂直方向103延伸。閘極介電結構137可以具有任何適當形狀、尺寸和材料。在示例中，閘極介電結構137具有各種形狀之一或形狀組合，例如，該形狀為中空圓柱狀、中空圓錐狀等。
在一些實施例中，閘極介電結構137包括多個介電層，例如，在通道層133上方依次堆疊的穿隧絕緣層134、電荷儲存層135以及阻擋絕緣層136。儲存單元121b-121q可以是浮閘電晶體，其中，來自通道層133的電荷可以被通過量子穿隧過程經由穿隧絕緣層134傳送到電荷儲存層135中。電荷儲存層135(又稱為浮閘)可以儲存資料，例如電荷。
通道層133可以具有任何適當形狀、尺寸和材料。在示例中，通道層133具有沿垂直方向103延伸的各種形狀之一或形狀組合，例如，該形狀為中空圓柱狀、中空圓錐狀等。通道層133可以包括一或多種半導體材料。該一或多種半導體材料可以是本徵的、p型摻雜的、n型摻雜的等等。在示例中，通道層133包括多晶矽。參考第1圖，絕緣層138填充通道層133圍繞的空間。
閘極結構153a-153r可以包括導電材料，例如金屬。在一些示例中，閘極結構153a-153r包括具有高介電常數(高K)材料的層(又稱為高K層)以及 金屬層，例如鎢(W)。閘極結構153a-153r的厚度可以處於20nm到50nm的範圍內，例如35nm。在示例中，下絕緣層111形成於閘極結構153a和基底101之間，絕緣層116形成於閘極結構153a和153b之間。根據半導體元件100的預期特徵，閘極結構153a-153r可以具有任何適當厚度。例如，閘極結構153a-153r的厚度可以彼此相等或者可以互不相同。
通道層133、閘極介電結構137和閘極結構153b-153q形成了相應的電晶體121b-121q。一般而言，通過向相應的閘極結構153b-153q施加適當電壓來控制電晶體121b-121q的操作，例如，在該操作中將進行針對儲存單元121b-121q的資料寫入、抹除和讀取。
一般而言，通道層133可以電連接至第一接觸部131，第一接觸部131可以電耦合至基底101。第一接觸部131可以包括矽(Si)，例如，單晶Si。通道層133可以經由第二接觸部139電連接至位元線，例如，該第二接觸部由多晶矽製成。
當然，可以在串102中和/或在每個子串102(1)-(3)中形成任何適當數量的儲存單元，具體取決於半導體元件100的容量。在示例中，第一子串102(1)中的儲存單元的第一數量等於第二子串102(2)中的儲存單元的第二數量和第三子串102(3)中的儲存單元的第三數量之和。串102中的儲存單元的數量可以是64或者128等等，因而該第一數量以及第二和第三數量之和為32或者64等等。第二數量可以小於第三數量，並且第二數量與該和之比可以介於10%和30%之間。
在一些實施例中，串102可以包括在第三子串102(3)之上堆疊的額外子串。例如，第四子串和第五子串可以依次堆疊在第三子串102(3)之上。第四子串可以具有與第二子串102(2)等同或類似的結構、尺寸和材料，第五子串可以具有與第三子串102(3)等同或類似的結構、尺寸和材料。
第2-8圖是處於根據本案示例性實施例的製程的各步驟處的半導體元件100部分的截面圖。第9圖示出了概括根據本案實施例的半導體製造的製程900 的流程圖。製程900可以用於製造第1圖所示的半導體元件100當中的串102。如本文所用，半導體元件可以包括電晶體(例如，場效電晶體和浮閘電晶體)、積體電路、半導體晶片(例如，包括3D NAND記憶體的儲存晶片、半導體裸晶上的邏輯晶片)、半導體晶片的堆疊體、半導體封裝和半導體晶圓等。
參考第2圖和第9圖，製程900開始於步驟S901，並且進行至步驟S910。在步驟S910中，可以在基底之上形成第一堆疊體。如第2圖所示，第一堆疊體110包括交替的第一閘極層122和第一絕緣層124。可以在第一堆疊體110中形成多個第一電晶體子串，例如，第一子串102(1)。基底101可以是任何適當的基底，並且可以被處理為具有各種適當特徵。基底101可以是由任何適當半導體材料形成的，例如，矽(Si)、鍺(Ge)、矽鍺(SiGe)、化合物半導體、合金半導體等。此外，基底101可以包括各種層，包括形成於半導體基底上的導電層或絕緣層。基底101可以是覆矽絕緣體(SOI)基底。此外，基底101可以包括形成於絕緣體上的磊晶層。基底101可以包括各種摻雜設置，具體取決於設計要求。
第一堆疊體110可以是採用各種各樣的半導體加工技術製造的，例如，光刻、包括爐式CVD，低壓CVD等在內的CVD、物理氣相沉積(PVD)、原子層沉積(ALD)、乾蝕刻、濕蝕刻、化學機械拋光(CMP)以及離子佈植等。
第一堆疊體110可以進一步包括位於基底101和最下閘極層122(1)之間的一或多個額外層，例如絕緣層111和116以及層123。在一些示例中，絕緣層111包括具有大約18nm的厚度的SiO2，層123包括具有10nm到100nm的厚度的氮化矽，絕緣層116包括具有130-180nm的厚度的SiO2。
第一閘極層122和第一絕緣層124交替地形成於絕緣層116之上，並且可以包括(例如)具有不同蝕刻速率的任何適當介電材料。例如，第一閘極層122可以是採用氮化矽形成的，第一絕緣層124可以是通過使用具有與第一閘極層122的蝕刻速率不同的蝕刻速率的介電材料(例如，SiO2)形成的。在各實施例 中，在後續步驟中去除層123和第一閘極層122並且以相應的閘極結構153a-153i予以替代。
如上文該，在一些示例中，閘極結構153b-153i對應於儲存單元121b-121i中的字元線。第一閘極層122的厚度可以彼此不同或等同。在示例中，第一閘極層122的厚度處於20nm到50nm的範圍內，例如，第一閘極層122的厚度可以約為35nm。可以應用諸如CVD、PVD、ALD或其任何組合的任何適當沉積製程來形成第一閘極層122。
第一絕緣層124可以具有任何適當厚度，例如，處於20nm和40nm之間，並且可以是通過執行CVD、PVD、ALD或其任何組合來形成的。在示例中，第一絕緣層124的厚度為25nm。
在示例中，第一堆疊體110的厚度可以約為1-10微米，更具體而言4-6微米。可以在第一堆疊體110中形成任何適當數量的電晶體或儲存單元，例如，16個、32個、64個、96個等等。相應地，第一閘極層122的數量可以根據第一堆疊體110中的儲存單元121b-121i的數量而變。
可以在第一堆疊體110的最頂層(例如，第2圖2所示的最頂第一閘極層122(2))之上形成遮罩層或犧牲層250並對其圖案化，從而在接下來的加工製程中保護半導體元件100。遮罩層250可以包括一或多個硬遮罩子層，例如，氮化矽或氧化矽。參考第2圖，遮罩層250包括子層251-253，其中，子層251是氧化矽，子層252是氮化矽，子層253是氧化矽。在各種實施例中，可以根據任何適當技術對該遮罩層250進行圖案化，例如，該技術可以是照射曝光製程(例如，光刻或者電子束曝光)，其可以進一步包括光致抗蝕劑塗覆(例如，旋塗)、軟烘、遮罩對準、曝光、曝光後烘焙、光致抗蝕劑顯影、清洗、乾燥(例如，離心甩乾和/或硬烘)等。
可以使用任何適當製程根據遮罩層250形成延伸到基底101中的開口 280。在示例中，去除通過圖案化遮罩層250露出的基底101的上部以及絕緣層111、116、層123、第一閘極層122和第一絕緣層124的部分，以形成開口280。開口280是採用蝕刻製程形成的，例如，濕蝕刻、乾蝕刻(例如，被稱為電漿沖孔的電漿蝕刻)或其組合。
開口280可以具有任何適當形狀，例如，圓柱狀、方柱狀、橢圓柱狀等。開口280可以具有錐形輪廓，其中，頂部開口大於底部開口，如第2圖所示。可以通過使圖案化遮罩層250的遮罩輪廓錐形化以及通過調整蝕刻製程的參數等等來獲得該錐形輪廓。該錐形輪廓可以有助於後續的沉積步驟，以及提高側壁覆蓋率。在一些示例中，可以應用後續電漿灰化和濕法清潔製程來去除剩餘的遮罩層250。在第2圖中，遮罩層250保留在第一堆疊體110之上。
在各種實施例中，第一接觸部131是在開口280中從基底101形成的。第一接觸部131可以是採用通過選擇性磊晶生長技術沉積的矽形成的。第一接觸部131可以包括單晶Si。在示例中，第一接觸部131具有190nm的厚度。一般而言，接下來可以通過氧化製程在第一接觸部131之上形成氧化物層132。例如，氧化物層132包括具有2-5nm的厚度的氧化矽。第一通孔230形成於開口280中，並且位於第一接觸部131和氧化物層132以上。在示例中，第一通孔230的頂部CD，即CD2init可以處於90到160nm的範圍內，例如120nm；並且底部CD，即CD1init可以處於50nm到110nm的範圍內，例如95nm；並且第一通孔230可以具有錐形輪廓，其中，CD1init小於CD2init。
參考第3圖和第9圖，在製程900的步驟S920中，採用犧牲層310填充第一通孔230。在示例中，犧牲層310包括位於第一堆疊體110之上的第一部分310a以及填充第一通孔230的第二部分310b。在一些示例中，第一通孔230被完全覆蓋，然而只是部分地被第二部分310b填充。在第3圖所示的示例中，第一通孔230完全被第二部分310b填充。
一般而言，犧牲層310可以是通過在氧化物層132的頂表面之上沉積一或多種犧牲材料而共形形成的。在各種實施例中，還在遮罩層250的頂表面320以及第一通孔230的側壁160之上形成的犧牲層310。犧牲層310可以是採用任何適當製程形成的，例如，ALD製程、CVD製程、PVD製程或其組合。例如，犧牲層310可以是由多晶矽、鎢等形成的。在示例中，犧牲層310由多晶矽形成。
參考第4圖和第9圖，在製程900的步驟S930中，可以採用諸如CMP的平面化製程去除沉積在第一堆疊體110的頂表面420之上多餘的半導體材料。在各種示例中，該表面平面化製程去除第一部分310a。相應地，第一堆疊體110的頂表面420和第二部分310b的頂表面421共平面，從而有助於接下來在第一堆疊體110之上形成第二堆疊體120。
參考第5圖和第9圖，在製程900的步驟S940中，在第一堆疊體110之上沿垂直方向103形成第二堆疊體120和第三堆疊體130。第二堆疊體120包括在第一堆疊體110之上交替形成的第二絕緣層224和第二閘極層222。第三堆疊體130包括在第二堆疊體120之上交替形成的第三絕緣層324和第三閘極層322。可以在第二堆疊體120中形成多個第二子串，例如，第二子串102(2)，並且可以在第三堆疊體130中形成多個第三子串，例如，第三子串102(3)。在示例中，相應的第一、第二和第三子串102(1)-(3)沿垂直方向103對準，從而在包括半導體元件100的第一堆疊體110、第二堆疊體120和第三堆疊體130的組合堆疊體中形成多個串102。可以應用諸如CVD、PVD、ALD或其任何組合的任何適當沉積製程來形成第二堆疊體120和第三堆疊體130。在實施例中，絕緣層551-553在第三堆疊體130以上形成遮罩、硬遮罩或犧牲層550。絕緣層551-553可以包括氧化矽、氮化矽等。
在實施例中，第三絕緣層324可以具有與第一絕緣層124類似或等同的材料、厚度和功能，第三閘極層322可以具有與第一閘極層122類似或等同的材料、厚度和功能。因此，出於簡明的目的，省略了對第三絕緣層324和第三閘極 層322的材料、厚度和功能的詳細描述。在示例中，第三絕緣層324和第三閘極層322是分別採用與第一絕緣層124和第一閘極層122所用的製程等同的製程形成的。在示例中，第二閘極層222和第三閘極層322可以處於20nm到50nm的範圍內，例如35nm。
根據本案的各個方面，在第二絕緣層224的蝕刻速率高於第三絕緣層324的蝕刻速率的某些蝕刻製程當中，第二堆疊體120具有高於第三堆疊體130的蝕刻速率。第二閘極層222的蝕刻速率可以高於第三閘極層322的蝕刻速率。在實施例中，第二絕緣層224和第二閘極層222分別是氧化矽和多晶矽，第三絕緣層324和第三閘極層322是氧化矽和氮化矽。在示例中，第二絕緣層224中的氧化矽是通過高密度電漿CVD形成的，第三絕緣層324中的氧化矽是基於四乙氧基矽烷(TEOS)形成的，因而第三絕緣層324比第二絕緣層224緻密。第二閘極層222中的多晶矽可以是通過低壓CVD(LPCVD)由矽烷(SiH4)或乙矽烷(Si2H6)等形成的。第三閘極層322中的氮化矽可以是通過LPCVD由矽烷或鹵代矽烷等形成的。改變形成氮化矽時的沉積溫度能夠調節第三閘極層322的膜密度和蝕刻速率。在示例中，選擇氮化矽的沉積溫度，從而使第三閘極層322的蝕刻速率小於第二閘極層222的蝕刻速率。結果，第三堆疊體130比第二堆疊體120緻密。第二堆疊體120的材料成分可以不同於第三堆疊體130的材料成分，並且第二堆疊體120的蝕刻比第三堆疊體130的快。第三絕緣層324和第三閘極層322可以分別是氧化矽和氮化矽。第二絕緣層224和第二閘極層222可以分別是SiCO和多晶矽。第二絕緣層224和第二閘極層222還可以分別是SiGeO2和氮氧化矽。
在第二絕緣層224的蝕刻速率高於第一絕緣層124的蝕刻速率的某些蝕刻製程當中，第二堆疊體120還可以具有高於第一堆疊體110的蝕刻速率。第二閘極層222的蝕刻速率還可以高於第一閘極層122的蝕刻速率。
在各實施例中，在後續步驟中，去除第二閘極層222和第三閘極層 322，並用電晶體121j-121r的閘極結構153j-153r對其予以替代。接下來，可以分別基於第一堆疊體110、第二堆疊體120和第三堆疊體130形成第一、第二和第三子串102(1)-(3)。可以在包括第一堆疊體110、第二堆疊體120和第三堆疊體130的組合堆疊體中形成多個串102。
在示例中，第二堆疊體120的第二厚度和第三堆疊體130的第三厚度之和約為1-10微米，例如4-6微米。形成於第二堆疊體120中的電晶體的第二數量和形成於第三堆疊體130中的電晶體的第三數量之和可以是32、64、96等。第二數量與該和之比可以處於10%和30%之間。在示例中，第二絕緣層224的數量可以處於10到20的範圍內。
參考第6圖和第9圖，在製程900的步驟S950中，通過去除第二堆疊體120和第三堆疊體130經由遮罩層550圖案露出的部分而在第一堆疊體110之上形成組合通孔630。如圖所示，組合通孔630包括分別形成於第二堆疊體120和第三堆疊體130中的第二通孔631和第三通孔632。組合通孔630可以是採用蝕刻製程形成的。在第6圖所示的示例中，組合通孔630是採用乾蝕刻形成的。
組合通孔630可以具有任何適當形狀和尺寸，例如，該形狀和尺寸與第一通孔230類似或等同。在第6圖所示的示例中，組合通孔630可以具有錐形輪廓，其中，組合通孔630的底部CD(即，CD3init)比組合通孔630的頂部CD(即，CD4init)小。例如，CD4init可以處於90nm到160nm的範圍內，例如120nm，並且CD3init可以處於50到110nm的範圍內，例如95nm。CD4init還是第三通孔632(即，組合通孔630的上部)的頂部CD，CD3init還是第二通孔631(即，組合通孔630的下部)的底部CD。相應地，邊界171處的初始不連續性△dinit為△dinit=|(CD3init-CD2init)|/CD2init，其中，CD3init和CD2init分別是邊界171以上和以下的臨界尺寸。如上文該，在步驟S910和S960中執行的多個蝕刻製程可以導致第一通孔230和組合通孔630的錐形輪廓，並且相應地獲得第一通孔230和第二通孔631之間的邊界 171處的初始不連續性△dinit。在示例中，初始不連續性△dinit可以處於0.15和0.35之間的範圍內，例如0.2，從而產生了銳利的邊緣。因此，在後續製程中形成的通道結構165中的層可能在邊界171附近具有非均勻厚度，因而可能對元件性能造成負面影響。
為了降低邊界171處的初始不連續性△dinit並且優化元件性能，邊界171附近的第二堆疊體120可以由一或多種具有與第三堆疊體130的蝕刻速率不同的蝕刻速率的材料，如上文該。參考第6圖，CD3init小於CD2init，相應地能夠在邊界171附近執行額外的蝕刻製程，從而從第二堆疊體120去除額外的部分，從而在擴大CD3init的同時使CD2init受到的影響降至最低。因此，降低了初始不連續性△dinit，從而得到了更加平滑的邊緣，如第7圖所示。
參考第7圖和第9圖，在製程900的步驟S960處，執行在邊界171處的額外蝕刻製程，從而從第二堆疊體120去除額外的部分。結果，放大了第二通孔631(包括CD3init)，並且降低了邊界171處的初始不連續性△dinit，使之變為不連續性△d1。在該額外蝕刻製程之後，CD2init和CD3init分別變為CD2和CD3，其中，CD2和CD3分別表示邊界171以上和以下的臨界尺寸。CD2可以處於90nm到160nm的範圍內，例如120nm。CD3可以處於70nm到140nm的範圍內，例如110nm。CD4init變為CD4。在示例中，CD4與CD4init類似或等同。
該額外蝕刻製程還可以形成其他一或多處的不連續性，例如，位於第二通孔631和第三通孔632之間的邊界172處的CD5和CD6之間的不連續性△d2，例如，因為第二堆疊體120具有不同於第三堆疊體130的蝕刻速率。CD5可以處於70nm到140nm的範圍內，例如115nm。CD6可以處於70nm到140nm的範圍內，例如105nm。該額外蝕刻製程還可以蝕刻犧牲層310b的部分和/或第一堆疊體110的部分，從而在第一通孔230的不同部分之間的邊界173處產生不連續性。
在實施例中，該額外蝕刻製程可以是濕蝕刻製程，例如，其以包含 氫氟酸和四乙基氫氧化銨(TMAH)的溶液為基礎。通過調整該溶液，例如，氫氟酸與TMAH之比或者蝕刻時間等，該額外蝕刻製程對第二堆疊體120的蝕刻可以比對相鄰結構的蝕刻更快，例如，該相鄰結構為第三堆疊體130、犧牲層310b和第一堆疊體110。在示例中，第一堆疊體受到最低的影響。根據本案的各個方面，由於該額外蝕刻製程的原因，不連續性△d1小於初始不連續性△dinit。不連續性△d1可以小於該閾值。其他一或多處不連續性(如果形成了的話)也小於初始不連續性△dinit。該其他一或多處不連續性也可以小於該閾值。因此，組合通孔630的輪廓可以具有不連續性，然而該不連續性相對平滑，因而接下來在通道結構165中形成的層可以具有相對均勻的厚度。
參考第8圖和第9圖，在製程900的步驟S970中，從第一通孔230去除犧牲層310b，以形成延伸通孔830(又稱為通孔830)。通孔830包括第一通孔230、第二通孔631和第三通孔632。在各種實施例中，採用諸如濕蝕刻、乾蝕刻或其組合的蝕刻製程去除犧牲層310b。在示例中，該蝕刻製程是濕蝕刻。該蝕刻製程可以是選擇性的，從而去除犧牲層310b中的一或多種材料，並且對通孔830周圍的第一堆疊體110、第二堆疊體120和第三堆疊體130產生最低影響。通孔830的輪廓可以包括相對較小的不連續性，例如，小於初始不連續性△dinit和/或該閾值的不連續性△d1和△d2。
參考第1圖和第9圖，在製程900的步驟S980中，串102是通過在通孔830中形成通道結構165，形成第二接觸部139，以及去除(例如，通過CMP)最頂上第三絕緣層324以上的額外材料而形成的。第1圖所示的串102可以是採用各種各樣的半導體加工技術製造的，例如，該技術為光刻、CVD、PVD、ALD、乾蝕刻、濕蝕刻、CMP、離子佈植等。在一些實施例中，去除第一閘極層122、第二閘極層222和第三閘極層322以及層123，並用相應的閘極結構153a-153r對其予以替代，該閘極結構包括(例如)高K層和金屬層，例如W。之後，製程900進行至 步驟S999並結束。
當然，可以在半導體元件100中堆疊任何適當數量的電晶體，具體取決於半導體元件100的容量。作為示例，串102中的儲存單元的數量為64、128等，串102的厚度處於8微米到12微米的範圍內。
在製程900之前、期間和之後還可以提供額外步驟，並且對於製程900的其他實施例而言，可以對上文描述的步驟中的一或多者予以替換、去除、調整和/或按不同循序執行。在示例中，可以在去除犧牲層310b的步驟S970之後形成第一接觸部131，而不是在第2圖所示的步驟S910中形成。可以在半導體元件100之上形成各種額外的互連結構(例如，具有導電線和/通孔的金屬化層)。這樣的互連結構使半導體元件100與其他接觸結構和/或主動元件電連接，以形成功能電路。還可以形成諸如鈍化層、輸入/輸出結構等的額外元件特徵。
可以使製程900與其他製程相結合，從而在半導體元件100上製造出其他適當的半導體部件(未示出)，例如其他類型的電晶體、雙極性電晶體、電阻器、電容器、電感器、二極體、熔絲等。在各種實施例中，製程900還可以與額外的製程相結合，以製造出其他適當電路，例如用於驅動儲存單元的週邊電路、用於讀取儲存在儲存單元中的資料的感測放大器和/或解碼電路等。製程900的步驟(包括參考第2-9圖給出的任何描述)只是示例性的，而並非意在構成限制。
前文概述了幾個實施例的特徵，從而使本領域技術人員可以更好地理解本案的各個方面。本領域技術人員應當認識到他們可以容易地使用本案公開內容作為基礎來設計或者修改其他的製程和結構，以達到與文中介紹的實施例相同的目的和/或實現與之相同的優點。本領域技術人員還應當認識到這樣的等價設計不脫離本案的實質和範圍，而且他們可以在其中做出各種變化、替換和更改，而不脫離本案的實質範圍。
以上該僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:半導體元件
101:基底
102:(電晶體)串
102(1):第一(電晶體)串
102(2):第二(電晶體)串
102(3):第三(電晶體)串
103:垂直方向
111:絕緣層
116:絕緣層
121a:第一選擇結構
121b~121q:儲存單元
121r:第一選擇電晶體
124:第一絕緣層
131:第一接觸部
132:氧化物層
133:通道層
134:穿隧絕緣層
135:電荷儲存層
136:阻擋絕緣層
137:閘極介電結構
138:絕緣層
139:第二接觸部
153a~153r:閘極結構
160:側壁
165:通道結構
165(1):第一部分
165(2):第二部分
165(3):第三部分
171~172:邊界
224:第二絕緣層
324:第三絕緣層
CD2,CD3,CD5,CD6:臨界尺寸

Claims (19)

  1. 一種半導體元件，包括：在該半導體元件的基底之上沿著垂直方向堆疊的電晶體串，該半導體元件具有沿著該垂直方向延伸的通道結構，該電晶體串包括分別沿著該通道結構的第一部分、第二部分和第三部分設置的第一電晶體子串、第二電晶體子串和第三電晶體子串；其中該第一電晶體子串、該第二電晶體子串和該第三電晶體子串中的電晶體的閘極結構通過相應的第一絕緣層、第二絕緣層和第三絕緣層隔開，並且該第二絕緣層具有比該第三絕緣層的蝕刻速率更高的蝕刻速率，且該第二絕緣層的質量密度低於該第三絕緣層的質量密度。
  2. 根據申請專利範圍第1項所述之半導體元件，其中該通道結構的該第二部分的底側處的臨界尺寸與該通道結構的該第一部分的頂側處的臨界尺寸之間的不連續性小於一閾值。
  3. 根據申請專利範圍第2項所述之半導體元件，其中該通道結構的該第三部分的底側處的臨界尺寸與該通道結構的該第二部分的頂側處的臨界尺寸之間的不連續性小於該閾值。
  4. 根據申請專利範圍第3項所述之半導體元件，其中該閾值介於0.05和0.15之間。
  5. 根據申請專利範圍第1項所述之半導體元件，其中該第二絕緣層是通過高密度電漿化學氣相沉積形成的氧化矽層，該第三絕緣層是基於四乙氧基矽 烷(TEOS)形成的氧化矽層。
  6. 根據申請專利範圍第1項所述之半導體元件，其中該第二絕緣層的材料成分不同於該第三絕緣層的材料成分。
  7. 根據申請專利範圍第1項所述之半導體元件，其中該第二電晶體子串中的電晶體的數量與該第二電晶體子串中的電晶體的數量加上該第三電晶體子串中的電晶體的數量之和的比值介於10%和30%之間。
  8. 根據申請專利範圍第1項所述之半導體元件，其中該第一絕緣層和該第三絕緣層具有等同的蝕刻速率。
  9. 一種用於製造半導體元件的方法，包括：在包括交替的第一絕緣層和第一閘極層的第一堆疊體的第一通孔中填充犧牲層，該第一堆疊體位於該半導體元件的基底之上，該第一通孔的初始頂部臨界尺寸(CD2init)大於初始底部臨界尺寸(CD1init)；在該第一堆疊體之上沿著垂直方向形成包括交替的第二絕緣層和第二閘極層的第二堆疊體；在該第二堆疊體之上沿著該垂直方向形成包括交替的第三絕緣層和第三閘極層的第三堆疊體，其中該第二絕緣層以比該第三絕緣層快的速率受到蝕刻，並且該第二閘極層以比該第三閘極層快的速率受到蝕刻，且該第二絕緣層的質量密度低於該第三絕緣層的質量密度，該第二閘極層的質量密度低於該第三閘極層的質量密度；以及在該第一堆疊體、該第二堆疊體和該第三堆疊體中形成通孔，該通孔包括 位於相應的第一堆疊體、該第二堆疊體和該第三堆疊體中的該第一通孔、第二通孔和第三通孔。
  10. 根據申請專利範圍第9項所述之用於製造半導體元件的方法，其中形成該通孔進一步包括：去除該第二堆疊體和該第三堆疊體的部分，以形成包括該第二通孔和該第三通孔的組合通孔，該組合通孔位於該第一通孔之上，其中該組合通孔的初始底部臨界尺寸(CD3init)小於該第一通孔的該初始頂部臨界尺寸(CD2init)，並且初始不連續性是該第一通孔的該初始頂部臨界尺寸(CD2init)和該組合通孔的該初始底部臨界尺寸(CD3init)之間的不連續性；蝕刻該第二堆疊體的額外部分，以擴大該第二通孔並且將該初始不連續性降低為該組合通孔的最終底部臨界尺寸和該第一通孔的最終頂部臨界尺寸之間的最終不連續性，其中該第二絕緣層以比該第三絕緣層快的速率受到蝕刻，並且該第二閘極層以比該第三閘極層快的速率受到蝕刻；以及從該第一通孔去除該犧牲層。
  11. 根據申請專利範圍第10項所述之用於製造半導體元件的方法，其中形成該通孔進一步包括：在蝕刻該第二堆疊體的額外部分的同時，去除該第三堆疊體的額外部分，該第三通孔的底側處的臨界尺寸與該第二通孔的頂側處的臨界尺寸之間的不連續性小於該第一通孔的該初始頂部臨界尺寸(CD2init)和該組合通孔的該初始底部臨界尺寸(CD3init)之間的該初始不連續性。
  12. 根據申請專利範圍第9項所述之用於製造半導體元件的方法，其中： 形成該第二堆疊體包括通過高密度電漿化學氣相沉積來沉積氧化矽作為該第二絕緣層以及沉積多晶矽作為該第二閘極層；以及形成該第三堆疊體包括以四乙氧基矽烷(TEOS)形成氧化矽作為該第三絕緣層以及形成氮化矽作為該第三閘極層。
  13. 根據申請專利範圍第9項所述之用於製造半導體元件的方法，其中該第二絕緣層的材料成分不同於該第三絕緣層的材料成分，並且/或者該第二閘極層的材料成分不同於該第三閘極層的材料成分。
  14. 根據申請專利範圍第9項所述之用於製造半導體元件的方法，進一步包括：在該通孔中形成包括通道層和閘極介電結構的通道結構，該通道結構包括分別位於該第一通孔、該第二通孔和該第三通孔中的第一部分、第二部分和第三部分；以及通過分別採用閘極金屬材料來替代該第一閘極層、該第二閘極層和該第三閘極層而形成第一閘極結構、第二閘極結構和第三閘極結構，該通道結構的該第一部分、該第二部分和該第三部分以及對應的該第一閘極結構、該第二閘極結構和該第三閘極結構分別形成了電晶體串的第一電晶體子串、第二電晶體子串和第三電晶體子串。
  15. 根據申請專利範圍第14項所述之用於製造半導體元件的方法，其中該第二電晶體子串中的電晶體的數量與該第二電晶體子串中的電晶體的數量加上該第三電晶體子串中的電晶體的數量之和的比值介於10%和30%之間。
  16. 根據申請專利範圍第9項所述之用於製造半導體元件的方法，其中該第一絕緣層和該第三絕緣層具有等同的蝕刻速率，並且該第一閘極層和該第三閘極層具有等同的蝕刻速率。
  17. 一種用於製造半導體元件的方法，包括：在第一堆疊體之上沿著垂直方向形成第二堆疊體，該第二堆疊體包括交替的第二絕緣層和第二閘極層；在該第二堆疊體之上沿著該垂直方向形成第三堆疊體，該第三堆疊體包括交替的第三絕緣層和第三閘極層，其中該第二絕緣層以比該第三絕緣層快的速率受到蝕刻，並且該第二閘極層以比該第三閘極層快的速率受到蝕刻，且該第二絕緣層的質量密度低於該第三絕緣層的質量密度，該第二閘極層的質量密度低於該第三閘極層的質量密度；以及在該第一堆疊體、該第二堆疊體和第三堆疊體中形成通孔，該通孔包括位於相應的該第一堆疊體、該第二堆疊體和該第三堆疊體中的第一通孔、第二通孔和第三通孔。
  18. 根據申請專利範圍第17項所述之用於製造半導體元件的方法，其中該第二通孔的底側處的臨界尺寸與該第一通孔的頂側處的臨界尺寸之間的不連續性小於一閾值。
  19. 根據申請專利範圍第18項所述之用於製造半導體元件的方法，其中該第三通孔的底側處的臨界尺寸與該第二通孔的頂側處的臨界尺寸之間的不連續性小於該閾值。
TW108129587A 2019-06-28 2019-08-20 半導體元件製造方法 TWI700835B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2019/093603 WO2020258224A1 (en) 2019-06-28 2019-06-28 Methods of semiconductor device fabrication
WOPCT/CN2019/093603 2019-06-28

Publications (2)

Publication Number Publication Date
TWI700835B true TWI700835B (zh) 2020-08-01
TW202101770A TW202101770A (zh) 2021-01-01

Family

ID=72007155

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108129587A TWI700835B (zh) 2019-06-28 2019-08-20 半導體元件製造方法

Country Status (10)

Country Link
US (3) US11183508B2 (zh)
EP (1) EP3909069A4 (zh)
JP (1) JP7422168B2 (zh)
KR (1) KR102611810B1 (zh)
CN (1) CN111557047B (zh)
AU (1) AU2019455154B2 (zh)
BR (1) BR112021021424A2 (zh)
SG (1) SG11202111703YA (zh)
TW (1) TWI700835B (zh)
WO (1) WO2020258224A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10923492B2 (en) * 2017-04-24 2021-02-16 Micron Technology, Inc. Elevationally-extending string of memory cells and methods of forming an elevationally-extending string of memory cells
WO2020113578A1 (en) 2018-12-07 2020-06-11 Yangtze Memory Technologies Co., Ltd. Novel 3d nand memory device and method of forming the same
US11462282B2 (en) 2020-04-01 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure
CN112582422B (zh) * 2020-11-30 2022-02-11 长江存储科技有限责任公司 三维存储器的制备方法及三维存储器
CN112840454A (zh) 2021-01-15 2021-05-25 长江存储科技有限责任公司 垂直存储器件
KR102578437B1 (ko) * 2021-02-17 2023-09-14 한양대학교 산학협력단 개선된 스택 연결 부위를 갖는 3차원 플래시 메모리 및 그 제조 방법
KR20240111594A (ko) * 2023-01-10 2024-07-17 삼성전자주식회사 비휘발성 메모리 장치, 이의 제조 방법 및 이를 포함하는 전자 시스템
CN118660459A (zh) * 2024-08-20 2024-09-17 合肥康芯威存储技术有限公司 一种存储器件的制造方法及存储器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106887435A (zh) * 2015-12-15 2017-06-23 北京兆易创新科技股份有限公司 一种3DNand闪存设备及其制作方法
CN106920798A (zh) * 2017-03-07 2017-07-04 长江存储科技有限责任公司 一种三维存储器堆栈结构及其堆叠方法及三维存储器
CN108987272A (zh) * 2017-05-31 2018-12-11 三星电子株式会社 包括绝缘层的半导体器件及其形成方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008041895A (ja) * 2006-08-04 2008-02-21 Renesas Technology Corp 半導体装置およびその製造方法
JP4675996B2 (ja) * 2008-09-10 2011-04-27 株式会社東芝 不揮発性半導体記憶装置
KR101539699B1 (ko) * 2009-03-19 2015-07-27 삼성전자주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조방법
KR101698193B1 (ko) * 2009-09-15 2017-01-19 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR101710089B1 (ko) 2010-08-26 2017-02-24 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
KR101699515B1 (ko) * 2010-09-01 2017-02-14 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
CN102543877B (zh) * 2010-12-29 2014-03-12 中国科学院微电子研究所 制备三维半导体存储器件的方法
US9379126B2 (en) * 2013-03-14 2016-06-28 Macronix International Co., Ltd. Damascene conductor for a 3D device
US8946076B2 (en) * 2013-03-15 2015-02-03 Micron Technology, Inc. Methods of fabricating integrated structures, and methods of forming vertically-stacked memory cells
US11018149B2 (en) * 2014-03-27 2021-05-25 Intel Corporation Building stacked hollow channels for a three dimensional circuit device
US9299450B1 (en) 2015-02-03 2016-03-29 Sandisk Technologies Inc. Adaptive increase in control gate voltage of a dummy memory cell to compensate for inadvertent programming
US10246772B2 (en) * 2015-04-01 2019-04-02 Applied Materials, Inc. Plasma enhanced chemical vapor deposition of films for improved vertical etch performance in 3D NAND memory devices
JP6498022B2 (ja) * 2015-04-22 2019-04-10 東京エレクトロン株式会社 エッチング処理方法
US9570463B1 (en) * 2015-10-15 2017-02-14 Sandisk Technologies Llc Multilevel memory stack structure with joint electrode having a collar portion and methods for manufacturing the same
KR102424368B1 (ko) * 2015-10-15 2022-07-25 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR102499564B1 (ko) * 2015-11-30 2023-02-15 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9818693B2 (en) * 2015-12-22 2017-11-14 Sandisk Technologies Llc Through-memory-level via structures for a three-dimensional memory device
CN107316807B (zh) * 2016-04-22 2020-06-26 中芯国际集成电路制造(上海)有限公司 半导体器件的制备方法
KR20170131121A (ko) 2016-05-20 2017-11-29 삼성전자주식회사 반도체 소자
TWI652802B (zh) * 2016-08-18 2019-03-01 日商東芝記憶體股份有限公司 Semiconductor device
KR102630925B1 (ko) * 2016-09-09 2024-01-30 삼성전자주식회사 적층 구조체를 포함하는 반도체 소자
JP6716402B2 (ja) 2016-09-09 2020-07-01 株式会社ディスコ ウェーハの加工方法
JP2018049935A (ja) * 2016-09-21 2018-03-29 東芝メモリ株式会社 半導体装置およびその製造方法
CN109920790B (zh) * 2017-03-08 2022-04-12 长江存储科技有限责任公司 一种三维存储器及其通道孔结构的形成方法
CN106987272A (zh) 2017-04-04 2017-07-28 林群祥 加压光氯化鼓泡鼓动气冷热法生产改性氯化石蜡‑70方法
KR102576211B1 (ko) * 2018-01-31 2023-09-07 삼성전자주식회사 반도체 장치
KR102620598B1 (ko) * 2018-06-05 2024-01-04 삼성전자주식회사 3차원 반도체 소자
KR102608833B1 (ko) * 2018-06-07 2023-12-04 에스케이하이닉스 주식회사 반도체 장치의 제조방법
CN109300906B (zh) * 2018-10-15 2020-12-04 长江存储科技有限责任公司 一种3d nand存储器及其制造方法
CN109256384B (zh) * 2018-10-26 2021-02-26 长江存储科技有限责任公司 一种通孔结构及其制备方法、三维存储器
WO2020082358A1 (en) * 2018-10-26 2020-04-30 Yangtze Memory Technologies Co., Ltd. Structure of 3d nand memory device and method of forming the same
CN109712987A (zh) * 2018-11-29 2019-05-03 长江存储科技有限责任公司 3d存储器件的制造方法及3d存储器件
KR20200070610A (ko) * 2018-12-10 2020-06-18 삼성전자주식회사 수직형 메모리 장치
US10930669B2 (en) * 2019-02-12 2021-02-23 Macronix International Co., Ltd. Three dimensional memory device and method for fabricating the same
KR102650424B1 (ko) * 2019-02-25 2024-03-25 에스케이하이닉스 주식회사 반도체 메모리 장치
CN109887918B (zh) * 2019-03-05 2020-04-10 长江存储科技有限责任公司 形成三维存储器的方法以及三维存储器
JP7353374B2 (ja) * 2019-03-18 2023-09-29 長江存儲科技有限責任公司 三次元メモリデバイスにおける高κ誘電体層およびこれを形成するための方法
KR20210103255A (ko) * 2020-02-13 2021-08-23 삼성전자주식회사 3차원 비휘발성 메모리 소자 및 그 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106887435A (zh) * 2015-12-15 2017-06-23 北京兆易创新科技股份有限公司 一种3DNand闪存设备及其制作方法
CN106920798A (zh) * 2017-03-07 2017-07-04 长江存储科技有限责任公司 一种三维存储器堆栈结构及其堆叠方法及三维存储器
CN108987272A (zh) * 2017-05-31 2018-12-11 三星电子株式会社 包括绝缘层的半导体器件及其形成方法

Also Published As

Publication number Publication date
US11672115B2 (en) 2023-06-06
EP3909069A1 (en) 2021-11-17
KR20210121142A (ko) 2021-10-07
JP7422168B2 (ja) 2024-01-25
TW202101770A (zh) 2021-01-01
JP2022534200A (ja) 2022-07-28
US11871565B2 (en) 2024-01-09
KR102611810B1 (ko) 2023-12-07
US20210399000A1 (en) 2021-12-23
US20200411535A1 (en) 2020-12-31
US20220020760A1 (en) 2022-01-20
EP3909069A4 (en) 2022-06-01
BR112021021424A2 (pt) 2022-01-04
AU2019455154A1 (en) 2021-11-18
CN111557047B (zh) 2021-07-09
SG11202111703YA (en) 2021-11-29
US11183508B2 (en) 2021-11-23
CN111557047A (zh) 2020-08-18
AU2019455154B2 (en) 2022-11-17
WO2020258224A1 (en) 2020-12-30

Similar Documents

Publication Publication Date Title
TWI700835B (zh) 半導體元件製造方法
CN111211133B (zh) 使用梳状路由结构以减少金属线装载的存储器件
TWI770897B (zh) 記憶體陣列及其製造方法以及半導體裝置
CN113517301B (zh) 存储器阵列器件及其形成方法
TW202205623A (zh) 三維記憶體裝置及其形成方法
TWI768572B (zh) 記憶陣列及其製造方法
JP7194813B2 (ja) 三次元メモリデバイス、三次元メモリデバイスを作製するための方法及びメモリセルストリング
US11805643B2 (en) Method of fabrication thereof a multi-level vertical memory device including inter-level channel connector
CN113437079A (zh) 存储器器件及其制造方法
TWI814065B (zh) 記憶體元件
TWI723652B (zh) 半導體裝置及其製作方法
CN115528034A (zh) 记忆体单元、记忆体装置和其形成方法
TW202310343A (zh) 記憶體陣列
TW202425756A (zh) 記憶體裝置
TW202218110A (zh) 帶有具有梅花形狀的通道結構的立體記憶體元件及用於形成其的方法