CN112840454A - 垂直存储器件 - Google Patents
垂直存储器件 Download PDFInfo
- Publication number
- CN112840454A CN112840454A CN202180000268.3A CN202180000268A CN112840454A CN 112840454 A CN112840454 A CN 112840454A CN 202180000268 A CN202180000268 A CN 202180000268A CN 112840454 A CN112840454 A CN 112840454A
- Authority
- CN
- China
- Prior art keywords
- layers
- insulating
- region
- layer
- stack
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 191
- 239000000758 substrate Substances 0.000 claims abstract description 59
- 239000010410 layer Substances 0.000 claims description 1402
- 238000000034 method Methods 0.000 claims description 261
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 114
- 239000011810 insulating material Substances 0.000 claims description 85
- 238000005530 etching Methods 0.000 claims description 71
- 239000000377 silicon dioxide Substances 0.000 claims description 56
- 235000012239 silicon dioxide Nutrition 0.000 claims description 56
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 46
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 46
- 238000000151 deposition Methods 0.000 claims description 35
- 239000011241 protective layer Substances 0.000 claims description 17
- 238000005498 polishing Methods 0.000 claims description 11
- 238000005304 joining Methods 0.000 claims description 9
- 239000002346 layers by function Substances 0.000 claims description 7
- 238000005389 semiconductor device fabrication Methods 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 7
- 238000001459 lithography Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 description 38
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 20
- 238000001020 plasma etching Methods 0.000 description 19
- 238000004519 manufacturing process Methods 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 16
- 229920005591 polysilicon Polymers 0.000 description 16
- 238000003860 storage Methods 0.000 description 16
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 15
- 230000000903 blocking effect Effects 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 238000000206 photolithography Methods 0.000 description 13
- 230000005641 tunneling Effects 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 239000012212 insulator Substances 0.000 description 8
- 230000008021 deposition Effects 0.000 description 7
- 239000000203 mixture Substances 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 6
- 239000002210 silicon-based material Substances 0.000 description 6
- 229910015844 BCl3 Inorganic materials 0.000 description 5
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- 229910052731 fluorine Inorganic materials 0.000 description 5
- 239000011737 fluorine Substances 0.000 description 5
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 5
- WMIYKQLTONQJES-UHFFFAOYSA-N hexafluoroethane Chemical compound FC(F)(F)C(F)(F)F WMIYKQLTONQJES-UHFFFAOYSA-N 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 238000007704 wet chemistry method Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000003292 glue Substances 0.000 description 4
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 4
- 230000000873 masking effect Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000009966 trimming Methods 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 239000012467 final product Substances 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910004129 HfSiO Inorganic materials 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 2
- 229910004200 TaSiN Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910008482 TiSiN Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- -1 W)2N Chemical compound 0.000 description 2
- 229910006501 ZrSiO Inorganic materials 0.000 description 2
- NRVQHRXZCZWHMD-UHFFFAOYSA-N [Si](=O)=O.[Hf] Chemical compound [Si](=O)=O.[Hf] NRVQHRXZCZWHMD-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- CEPICIBPGDWCRU-UHFFFAOYSA-N [Si].[Hf] Chemical compound [Si].[Hf] CEPICIBPGDWCRU-UHFFFAOYSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- ZKRXZOLGLXXMEA-UHFFFAOYSA-N dioxosilane zirconium Chemical compound [Zr].[Si](=O)=O ZKRXZOLGLXXMEA-UHFFFAOYSA-N 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- KQHQLIAOAVMAOW-UHFFFAOYSA-N hafnium(4+) oxygen(2-) zirconium(4+) Chemical compound [O--].[O--].[O--].[O--].[Zr+4].[Hf+4] KQHQLIAOAVMAOW-UHFFFAOYSA-N 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本公开的方面提供了半导体器件。例如，半导体器件包括衬底，该衬底具有沿平行于衬底的主表面的第一方向的第一区域和第二区域。然后，半导体器件包括存储堆叠层，该存储堆叠层包括沿垂直于衬底的主表面的第二方向的交替的栅极层和绝缘层的第一堆叠层以及交替的栅极层和绝缘层的第二堆叠层。此外，半导体器件包括第二区域中的接合绝缘层以及在第一区域中在交替的栅极层和绝缘层的第一堆叠层与交替的栅极层和绝缘体的第二堆叠层之间的交替的栅极层和绝缘层的第三堆叠层。
Description
技术领域
本申请描述了总体上与半导体存储器件和用于形成半导体存储器件的制造工艺有关的实施例。
背景技术
半导体制造商开发了垂直器件技术，例如三维(3D)NAND闪存存储技术等，以实现较高的数据储存密度而不需要较小的存储单元。在一些示例中，3D NAND存储器件包括阵列区域和阶梯区域。阵列区域包括交替的栅极层和绝缘层的堆叠层。交替的栅极层和绝缘层的堆叠层用于形成垂直堆叠成存储单元串的存储单元。阶梯区域包括台阶形式的相应的栅极层，以有助于形成通往相应的栅极层的触点。触点用于将驱动电路连接到相应的栅极层以用于控制堆叠存储单元。
发明内容
本公开的方面提供了半导体器件。例如，半导体器件包括衬底，该衬底具有沿平行于衬底的主表面的第一方向的第一区域和第二区域。然后，半导体器件包括存储堆叠层，该存储堆叠层包括沿垂直于衬底的主表面的第二方向的交替的栅极层和绝缘层的第一堆叠层以及交替的栅极层和绝缘层的第二堆叠层。此外，半导体器件包括在第二区域中的接合绝缘层以及在第一区域中在交替的栅极层和绝缘层的第一堆叠层与交替的栅极层和绝缘层的第二堆叠层之间的交替的栅极层和绝缘层的第三堆叠层。
在一些实施例中，接合绝缘层沿第一方向与交替的栅极层和绝缘层的第三堆叠层相邻。在一些示例中，交替的栅极层和绝缘层的第三堆叠层具有与接合绝缘层大致相同的总厚度。
在一些实施例中，交替的栅极层和绝缘层的第三堆叠层延伸到第二区域中，并且接合绝缘层在第二区域中在交替的栅极层和绝缘层的第三堆叠层与交替的栅极层和绝缘层的第一堆叠层之间。
在一些示例中，接合绝缘层的厚度至少是交替的栅极层和绝缘层的第一堆叠层以及交替的栅极层和绝缘层的第二堆叠层中的栅极层和绝缘层的总厚度。
根据本公开的方面，在第一区域中，交替的栅极层和绝缘层的第一堆叠层中的绝缘层以及交替的栅极层和绝缘层的第二堆叠层中的绝缘层具有相同的绝缘层厚度。
在一些示例中，第二区域包括：沟道结构的在交替的栅极层和绝缘层的第一堆叠层中的第一部分；沟道结构的在交替的栅极层和绝缘层的第二堆叠层中的第二部分；以及接合绝缘层中的接合结构，接合结构连接沟道结构的第一部分与沟道结构的第二部分。
本公开的方面提供了用于半导体器件制造的方法。在一些实施例中，用于半导体器件制造的方法包括：形成衬底，该衬底具有沿平行于衬底的主表面的第一方向的第一区域和第二区域；以及在第一区域和第二区域中形成存储堆叠层，该存储堆叠层包括沿垂直于衬底的主表面的第二方向的交替的栅极层和绝缘层的第一堆叠层以及交替的栅极层和绝缘层的第二堆叠层。此外，该方法包括：在第二区域中在交替的栅极层和绝缘层的第一堆叠层与交替的栅极层和绝缘层的第二堆叠层之间形成接合绝缘层；以及在第一区域中在交替的栅极层和绝缘层的第一堆叠层与交替的栅极层和绝缘层的第二堆叠层之间形成交替的栅极层和绝缘层的第三堆叠层。
在一些实施例中，为了在第二区域中在交替的栅极层和绝缘层的第一堆叠层与交替的栅极层和绝缘层的第二堆叠层之间形成接合绝缘层，该方法包括：交替地沉积牺牲层和绝缘层，以用于在第一区域和第二区域中形成交替的栅极层和绝缘层的第一堆叠层和第三堆叠层；从第二区域去除一个或多个由牺牲层和绝缘层构成的对；以及在第二区域中形成接合绝缘层。
为了在第二区域中形成接合绝缘层，该方法包括：沉积绝缘材料以用于在第二区域和第一区域中形成接合绝缘层；以及从第一区域去除绝缘材料。
在一些实施例中，绝缘材料的厚度大于接合绝缘层的厚度。在示例中，为了从第一区域去除绝缘材料，该方法包括对绝缘材料进行抛光以停止在第一区域中的牺牲层上。在另一个示例中，为了从第一区域去除绝缘材料，该方法包括：执行基于光刻的蚀刻工艺以减薄第一区域中的绝缘材料；以及执行使第一区域和第二区域中的绝缘材料齐平的化学机械抛光(CMP)工艺。
在一些实施例中，绝缘材料的厚度与接合绝缘层大致相同。在示例中，为了从第一区域去除绝缘材料，该方法包括：在第一区域和第二区域中的绝缘材料上沉积保护层；以及对绝缘材料进行抛光以停止在第二区域中的保护层上。在另一个示例中，为了从第一区域去除绝缘材料，该方法包括：形成蚀刻保护掩模，该蚀刻保护掩模保护第二区域中的绝缘材料，并暴露第一区域中的绝缘材料；以及基于蚀刻保护掩模蚀刻第一区域中的绝缘材料。
在一些示例中，绝缘材料包括二氧化硅，并且保护层包括氮化硅。
在一些示例中，为了交替地沉积牺牲层和绝缘层以用于在第一区域和第二区域中形成交替的栅极层和绝缘层的第一堆叠层和第三堆叠层，该方法包括以比牺牲层中的其他牺牲层更大的厚度来沉积牺牲层中的最后一个牺牲层。
根据本公开的方面，该方法还包括：在第二区域中形成沟道结构的在交替的栅极层和绝缘层的第一堆叠层中的第一部分；在第二区域中形成沟道结构的在交替的栅极层和绝缘层的第二堆叠层中的第二部分；以及在第二区域中在接合绝缘层中形成接合结构，该接合结构连接沟道结构的第一部分与沟道结构的第二部分。
在一些实施例中，用于半导体器件制造的方法可以包括：形成衬底，该沉底具有沿平行于衬底的主表面的第一方向的第一区域和第二区域；在第一区域和第二区域中形成存储堆叠层，该存储堆叠层包括沿垂直于衬底的主表面的第二方向的交替的栅极层和绝缘层的第一堆叠层以及交替的栅极层和绝缘层的第二堆叠层。第二堆叠层沿第一区域中的第二方向直接堆叠在第一堆叠层上。然后，该方法包括在第二区域中在交替的栅极层和绝缘层的第一堆叠层与交替的栅极层和绝缘层的第二堆叠层之间形成接合绝缘层。
在实施例中，为了在第二区域中在交替的栅极层和绝缘层的第一堆叠层与交替的栅极层和绝缘层的第二堆叠层之间形成接合绝缘层，该方法包括：在第一区域和第二区域中沉积交替的牺牲层和绝缘层的第一堆叠层，以用于形成交替的栅极层和绝缘层的第一堆叠层；在第一区域和第二区域中沉积接合绝缘层；从第一区域去除接合绝缘层；以及在第一区域和第二区域中沉积交替的牺牲层和绝缘层的第二堆叠层以用于形成交替的栅极层和绝缘层的第二堆叠层。
本公开的方面提供了另一种半导体器件。该半导体器件包括堆叠在半导体器件的第一区域和第二区域中的功能层和绝缘层。第一区域包括交替的栅极层和第一绝缘层的堆叠层。交替的栅极层和第一绝缘层的堆叠层中的第一绝缘层具有第一厚度。交替的栅极层和第一绝缘层的堆叠层包括交替的栅极层和第一绝缘层的第一子堆叠层以及交替的栅极层和第一绝缘层的第二子堆叠层。第二区域包括交替的栅极层和第一绝缘层的第一子堆叠层、交替的栅极层和第一绝缘层的第二子堆叠层、以及在交替的栅极层和第一绝缘层的第一子堆叠层与交替的栅极层和第一绝缘层的第二子堆叠层之间的第二绝缘层。第二绝缘层具有大于第一厚度的第二厚度。
在一些实施例中，第一区域中的交替的栅极层和第一绝缘层的堆叠层包括交替的栅极层和第一绝缘层的第三子堆叠层，该交替的栅极层和第一绝缘层的第三子堆叠层在第一区域中形成在交替的栅极层和第一绝缘层的第一子堆叠层和交替的栅极层和第一绝缘层的第二子堆叠层之间。
在实施例中，交替的栅极层和第一绝缘层的第三子堆叠层的总厚度与第二厚度大致相同。
在一些实施例中，交替的栅极层和第一绝缘层的第二子堆叠层在第一区域中相邻地堆叠到交替的栅极层和第一绝缘层的第一子堆叠层上。
在一些示例中，第二绝缘层的第二厚度至少是交替的栅极层和第一绝缘层的堆叠层中的栅极层和第一绝缘层的总厚度。
根据本公开的方面，交替的栅极层和第一绝缘层的堆叠层被配置为在第一区域中具有阶梯形式。在示例中，第二绝缘层至少被排除在第一区域的一部分之外。
在一些示例中，半导体器件包括：沟道结构的在第二区域中的交替的栅极层和第一绝缘层的第一子堆叠层中的第一部分；沟道结构的在第二区域中的交替的栅极层和第一绝缘层的第二子堆叠层中的第二部分；以及第二绝缘层中的接合结构，该接合结构连接沟道结构的第一部分与沟道结构的第二部分。
本公开的方面提供了用于半导体器件制造的另一种方法。该方法包括在半导体器件的第一区域中形成交替的栅极层和第一绝缘层的堆叠层。交替的栅极层和第一绝缘层的堆叠层中的第一绝缘层在第一区域中具有第一厚度。交替的栅极层和第一绝缘层的堆叠层包括交替的栅极层和第一绝缘层的第一子堆叠层以及交替的栅极层和第一绝缘层的第二子堆叠层。该方法包括在半导体器件的第二区域中在交替的栅极层和第一绝缘层的第一子堆叠层与交替的栅极层和第一绝缘层的第二子堆叠层之间形成第二绝缘层。第二绝缘层具有大于第一厚度的第二厚度。
在一些实施例中，该方法包括在第一区域中在交替的栅极层和第一绝缘层的第一子堆叠层与交替的栅极层和第一绝缘层的第二子堆叠层之间形成交替的栅极层和第一绝缘层的第三子堆叠层。
在一些实施例中，为了在半导体器件的第二区域中在交替的栅极层和第一绝缘层的第一子堆叠层与交替的栅极层和第一绝缘层的第二子堆叠层之间形成第二绝缘层，该方法包括：交替地沉积牺牲层和绝缘层以用于在半导体器件的衬底上形成交替的栅极层和第一绝缘层的第一子堆叠层和第三子堆叠层；从第二区域去除一个或多个由牺牲层和绝缘层构成的对；以及在第二区域中形成第二绝缘层。
在一些实施例中，为了在第二区域中形成第二绝缘层，该方法包括：沉积绝缘材料以用于在第一区域和第二区域中形成第二绝缘层；以及从第一区域去除绝缘材料。
在一些实施例中，绝缘材料的厚度大于第二绝缘层的第二厚度。在示例中，为了从第一区域去除绝缘材料，该方法包括对绝缘材料进行抛光以停止在第一区域中的牺牲层上。在另一个示例中，该方法包括：执行基于光刻的蚀刻工艺以从第一区域去除绝缘材料；以及执行使第一区域中的绝缘材料与第二区域的顶表面齐平的化学机械抛光(CMP)工艺。
在一些实施例中，绝缘材料的厚度与第二绝缘层的第二厚度大致相同。在示例中，为了从第一区域去除绝缘材料，该方法包括：在第一区域和第二区域中的绝缘材料上沉积保护层；以及对第一区域中的绝缘材料进行抛光以停止在第二区域中的保护层上。
附图说明
当与附图阅读时，根据以下具体实施方式可以理解本公开的方面。注意，根据行业中的标准实践，各种特征未按比例绘制。实际上，为了讨论的清楚，各种特征的尺寸可以任意增加或减小。
图1A-图1B示出了根据本公开的一些实施例的半导体器件的透视图和半导体器件的部分的放大截面图。
图1C示出了概述根据本公开的一些实施例的形成半导体器件的工艺的流程图。
图2A示出了概述根据本公开的一些实施例的形成半导体器件的工艺的流程图。
图2B示出了概述根据本公开的一些实施例的形成半导体器件的工艺的另一个流程图。
图3A-图3D示出了根据本公开的实施例的在制造期间的半导体器件的截面图。
图4A-图4D示出了根据本公开的另一个实施例的在制造期间的半导体器件的截面图。
图5A-图5D示出了根据本公开的另一个实施例的在制造期间的半导体器件的截面图。
图6A-图6E示出了根据本公开的另一个实施例的在制造期间的半导体器件的截面图。
图7示出了概述根据本公开的一些实施例的形成半导体器件的另一种工艺的流程图。
图8A-图8C示出了根据本公开的另一个实施例的在制造期间的半导体器件的截面图。
具体实施方式
以下公开提供了用于实施所提供的主题的不同特征的许多不同的实施例或示例。以下描述了部件和布置的特定示例以简化本公开。当然，这些仅是示例，并不旨在是限制性的。例如，在下面的描述中，在第二特征之上或上形成第一特征可以包括第一和第二特征形成为直接接触的实施例，并且还可以包括在第一和第二特征之间形成附加特征使得第一和第二特征不直接接触的实施例。另外，本公开可以在各个示例中重复附图标记和/或字母。该重复是出于简单和清楚的目的，并且其本身并不指示所讨论的各种实施例和/或构造之间的关系。
此外，为了便于描述，本文中可以使用空间相对术语，例如“之下”、“下方”、“下部”、“上方”、“上部”等来描述一个元件或特征相对于另一个(或多个)元件或(或多个)特征的如附图所示的关系。除了在附图中描述的取向之外，空间相对术语还旨在涵盖器件在使用或操作中的不同取向。该装置可以以其他方式定向(旋转90度或以其他取向)，并且本文使用的空间相对描述语可以以类似方式被相应地解释。
通常，对于诸如3D NAND存储器件的三维(3D)存储器件，增加每个存储单元串中的存储单元的数量可以增加存储密度。为了增加存储单元串中的存储单元的数量，增加了交替的栅极层和绝缘层的数量。在后栅极工艺中，通过在形成沟道结构之后用栅极层替换牺牲层来形成栅极层。在相关示例中，为了形成沟道结构，在交替的牺牲层和绝缘层的堆叠层中形成沟道孔，并且然后在沟道孔中形成沟道结构。当交替的牺牲层和绝缘层的数量增加时，变得难以使用单一蚀刻工艺来在具有实质深度的交替的牺牲层和绝缘层的堆叠层中形成沟道孔。
开发了多堆栈技术以通过将沟道结构的下部部分与沟道结构的上部部分接合来形成沟道结构。沟道结构的下部部分形成在下部部分沟道孔中，并且沟道结构的上部部分形成在上部部分沟道孔中。下部部分沟道孔和上部部分沟道孔可以使用单独的蚀刻工艺形成。
在使用多堆栈技术形成的半导体器件中，沟道结构包括栅极层和绝缘层的下部堆叠层中的下部部分、栅极层和绝缘层的上部堆叠层中的上部部分、以及接合结构，该接合结构用于连接沟道结构的下部部分中的下部沟道层与沟道结构的上部部分中的上部沟道层。在一些示例中，接合结构形成在绝缘层中，并且在本公开中绝缘层被称为接合绝缘层。接合绝缘层设置在栅极层和绝缘层的下部堆叠层和上部堆叠层之间。
根据本公开的一些方面，在阶梯区域中，通过对交替的牺牲层和绝缘层进行图案化的合适的蚀刻工艺来形成台阶。通常，接合绝缘层具有的厚度远大于交替的牺牲层和绝缘层中的绝缘层的厚度。在形成阶梯期间，蚀刻工艺可能需要在不同的台阶处蚀刻绝缘层或接合绝缘层。接合绝缘层和绝缘层之间的显著的厚度差可能引起各种负面影响，例如蚀刻负载效应等。在示例中，深蚀刻工艺(也称为刻蚀(chop)工艺)用于在阶梯区域中形成台阶。深蚀刻工艺可以从不同的台阶蚀刻多个由牺牲层和绝缘层构成的对，并改善工艺效率。然而，在台阶处存在接合绝缘层可能引起深蚀刻工艺在台阶处不能蚀刻多个由牺牲层和绝缘层构成的对。因此，在一些示例中，当在阶梯区域中存在接合绝缘层时，无法施加深蚀刻工艺。在另一个示例中，触点技术依赖于在不同的台阶上去除绝缘层或接合绝缘层。为了形成更好的触点，在去除台阶部分上的绝缘层或接合绝缘层之后，触点技术增加了台阶部分处的牺牲层的厚度。接合绝缘层的存在可能引起无法去除台阶部分上的接合绝缘层，并且然后对触点形成造成影响。
本公开提供了用于将接合绝缘层从阶梯区域排除的技术，使得阶梯区域中的交替的牺牲层(最终产品中的栅极层)和绝缘层可以具有一致的厚度。这样，在阶梯区域中，交替的牺牲层和绝缘层中的牺牲层(最终产品中的栅极层)在工艺变化内具有相同的厚度，并且交替的牺牲层和绝缘层中的绝缘层在工艺变化内具有相同的厚度。在阶梯区域中没有接合绝缘层的情况下，可以基本维持阶梯区域中的牺牲层(最终产品中的栅极层)和绝缘层的厚度一致性，以促进阶梯区域中的阶梯形成和触点形成。
图1A示出了根据本公开的一些实施例的半导体器件100的透视图和半导体器件100的部分的放大截面图。半导体器件100包括用于形成存储单元阵列的阵列区域101和用于形成通往存储单元阵列的栅极层的触点的阶梯区域102。在图1A的示例中，基于中心阶梯架构来配置半导体器件100。如图1所示，半导体存储器件100包括设置在两个阵列区域101(在一些示例中被称为第二区域)之间的阶梯区域102(在一些示例中被称为第一区域)，并且包括将两个阵列区域101中的对应的栅极层互连的桥部分108。阶梯区域102可以提供通往两个阵列区域101中的存储单元阵列的栅极层的触点。
注意，半导体器件100可以是合适的器件，例如，存储电路、具有形成在半导体管芯上的存储电路的半导体管芯、具有形成在半导体晶圆上的多个半导体管芯的半导体晶圆、具有键合在一起的半导体管芯的堆叠层的半导体芯片、包括组装在封装衬底上的一个或多个半导体管芯或芯片的半导体封装等。
还应注意，半导体器件100可以包括其他合适的电路(未示出)，例如形成在同一衬底或其他合适的衬底上并且适当地与存储单元阵列耦合的逻辑电路、电源电路等。
通常，半导体器件100包括衬底(例如，晶圆衬底)以及形成在衬底上的各种不同的材料层(例如功能层(例如，栅极层、金属层、多晶硅层、布线层等))和绝缘层。存储单元阵列由衬底上的各种材料层形成。为了简单起见，衬底的主表面被称为X-Y平面，并且垂直于主表面的方向被称为Z方向。
根据本公开的一些方面，基于使用接合结构来互连沟道结构的多个部分的多堆栈技术来形成半导体器件100。图1A还示出了半导体器件100的包括接合结构140的部分110A的截面图(例如，在Z-X平面中)。半导体器件100的部分110A位于阵列区域101中。
如部分110A所示，在栅极层和绝缘层的堆叠层120中形成沟道结构111。栅极层和绝缘层的堆叠层120包括栅极层和绝缘层的下部堆叠层121(在一些示例中被称为第一子堆叠层或第一堆叠层)、接合绝缘层125、以及栅极层和绝缘层的上部堆叠层126(在一些示例中被称为第二子堆叠层或第二堆叠层)。沟道结构111包括形成在栅极层和绝缘层的下部堆叠层121中的下部部分130、形成在接合绝缘层125中的接合结构140、以及形成在栅极层和绝缘层的上部堆叠层126中的上部部分150。
在一些实施例中，栅极层和绝缘层的下部堆叠层121包括交替堆叠的栅极层122和绝缘层123。栅极层122和绝缘层123被配置为形成垂直堆叠的第一晶体管。在一些示例中，形成在下部堆叠层121中的第一晶体管包括存储单元和一个或多个底部选择晶体管。在一些示例中，第一晶体管可以包括一个或多个虚设选择晶体管。栅极层122对应于晶体管的栅极。栅极层122由栅极堆叠材料制成，栅极堆叠材料例如高介电常数(高k)栅极绝缘体层、金属栅(MG)电极等。绝缘层123由(一种或多种)绝缘材料制成，绝缘材料例如氮化硅、二氧化硅等。在一些示例中，栅极层122在工艺变化内具有相同的厚度，例如约
并且绝缘层123在工艺变化内具有相同的厚度，例如约
因此，一个由栅极层和绝缘层构成的对具有约
的厚度。
此外，沟道结构111的下部部分130形成在栅极层和绝缘层的下部堆叠层121中，并且垂直地(Z方向)延伸到下部堆叠层121中。在一些实施例中，下部部分130具有在垂直于衬底(未示出)的主表面的方向的Z方向上延伸的柱状形状。在实施例中，沟道结构111的下部部分130由在X-Y平面中为圆形形状且在Z方向上延伸的材料形成。例如，沟道结构111的下部部分130包括在X-Y平面中具有圆形形状且在Z方向上延伸的功能层，例如阻隔绝缘层131(例如，二氧化硅)、电荷储存层(例如，氮化硅)132、隧穿绝缘层133(例如，二氧化硅)、半导体层134、和绝缘层135。在示例中，用于沟道结构111的下部部分130的开口可以形成到栅极层和绝缘层的下部堆叠层121中，并且该开口被称为下部沟道孔。在下部沟道孔的侧壁上形成阻隔绝缘层131(例如，二氧化硅)，并且然后从侧壁顺序地堆叠电荷储存层(例如，氮化硅)132、隧穿绝缘层133、半导体层134、和绝缘层135。半导体层134可以是任何合适的半导体材料，例如多晶硅或单晶硅，并且半导体材料可以是未掺杂的或者可以包括p型或n型掺杂剂。在一些示例中，半导体材料是未掺杂的本征硅材料。然而，由于缺陷，在一些示例中，本征硅材料可以具有约1010cm–3的载流子密度。绝缘层135由诸如二氧化硅和/或氮化硅的绝缘材料形成，和/或可以形成为气隙。
类似地，在一些实施例中，栅极层和绝缘层的上部堆叠层126包括交替堆叠的栅极层127和绝缘层128。栅极层127和绝缘层128被配置为形成垂直堆叠的第二晶体管。在一些示例中，形成在上部堆叠层126中的第二晶体管包括存储单元和一个或多个顶部选择晶体管。在一些示例中，第二晶体管可以包括一个或多个虚设选择晶体管。栅极层127对应于晶体管的栅极。栅极层127由栅极堆叠材料制成，栅极堆叠材料例如高介电常数(高k)栅极绝缘体层、金属栅(MG)电极等。绝缘层128由(一种或多种)绝缘材料制成，绝缘材料例如氮化硅、二氧化硅等。在一些示例中，栅极层127在工艺变化内具有相同的厚度，例如约
并且绝缘层128在工艺变化内具有相同的厚度，例如约
因此，一个由栅极层和绝缘层构成的对具有约
的厚度。
此外，沟道结构111的上部部分150形成在栅极层和绝缘层的上部堆叠层126中，并且垂直地(Z方向)在上部堆叠层126中延伸。在一些实施例中，上部部分150具有在垂直于衬底(未示出)的主表面的方向的Z方向上延伸的柱状形状。在实施例中，沟道结构111的上部部分150由在X-Y平面中为圆形形状且在Z方向上延伸的材料形成。例如，沟道结构111的上部部分150包括在XY平面中具有圆形形状且在Z方向上延伸的功能层，例如阻隔绝缘层151(例如，二氧化硅)、电荷储存层(例如，氮化硅)152、隧穿绝缘层153(例如，二氧化硅)、半导体层154、和绝缘层155。在示例中，用于沟道结构111的上部部分150的开口可以形成到栅极层和绝缘层的上部堆叠层126中，并且该开口被称为上部沟道孔。在示例中，在上部沟道孔的侧壁上形成阻隔绝缘层151(例如，二氧化硅)，并且然后从侧壁顺序地堆叠电荷储存层(例如，氮化硅)152、隧穿绝缘层153、半导体层154、和绝缘层155。半导体层154可以是任何合适的半导体材料，例如多晶硅或单晶硅，并且半导体材料可以是未掺杂的或者可以包括p型或n型掺杂剂。在一些示例中，半导体材料是未掺杂的本征硅材料。但是，由于缺陷，在一些示例中，本征硅材料可以具有约1010cm–3的载流子密度。绝缘层155由诸如二氧化硅和/或氮化硅的绝缘材料形成，和/或可以形成为气隙。
此外，在一些实施例中，接合结构140形成在接合绝缘层125中。在实施例中，接合绝缘层125是二氧化硅。接合结构140形成在接合绝缘层125中的开口中，并且包括半导体层141，半导体层141被配置为接合沟道结构111的下部部分130中的半导体层134与沟道结构111的上部部分150中的半导体层154。半导体层141可以是任何合适的半导体材料，例如多晶硅或单晶硅，并且半导体材料可以是未掺杂的或可以包括p型或n型掺杂剂。在一些实施例中，接合绝缘层125的厚度约为一个或多个由栅极层和绝缘层构成的对。在示例中，一个由栅极层和绝缘层构成的对具有约
的厚度，并且接合绝缘层125具有约
的厚度。
注意，接合结构140可以具有其他合适的结构。图1B示出了包括接合结构140的部分110B的另一个截面图(例如，在Z-X平面中)。为了便于说明，部分110B的缩放不同于部分110A。部分110B可以被适当地缩放，并且可以替换半导体器件100中的部分110A。一些半导体器件可以具有如部分110A所示的接合结构，并且一些半导体器件可以具有如部分110B所示的接合结构。
如部分110B所示，在栅极层和绝缘层的堆叠层120中形成沟道结构111。栅极层和绝缘层的堆叠层120包括栅极层和绝缘层的下部堆叠层121(也被称为第一子堆叠层)、接合绝缘层125、和栅极层和绝缘层的上部堆叠层126(也被称为第二子堆叠层)。沟道结构111包括形成在栅极层和绝缘层的下部堆叠层121中的下部部分130、形成在接合绝缘层125中的接合结构140、以及形成在栅极层和绝缘层的上部堆叠层126中的上部部分150。
在一些实施例中，栅极层和绝缘层的下部堆叠层121包括交替堆叠的栅极层122和绝缘层123。栅极层122和绝缘层123被配置为形成垂直堆叠的第一晶体管。在一些示例中，形成在下部堆叠层121中的第一晶体管包括存储单元和一个或多个底部选择晶体管。在一些示例中，第一晶体管可以包括一个或多个虚设选择晶体管。栅极层122对应于晶体管的栅极。栅极层122由栅极堆叠材料制成，栅极堆叠材料例如高介电常数(高k)栅极绝缘体层、金属栅(MG)电极等。绝缘层123由(一种或多种)绝缘材料制成，绝缘材料例如氮化硅、二氧化硅等。在一些示例中，栅极层122在工艺变化内具有相同的厚度，例如约
并且绝缘层123在工艺变化内具有相同的厚度，例如约
因此，一个由栅极层和绝缘层构成的对具有约
的厚度。
此外，沟道结构111的下部部分130形成在栅极层和绝缘层的下部堆叠层121中，并且垂直地(Z方向)延伸到下部堆叠层121中。在一些实施例中，下部部分130具有在垂直于衬底(未示出)的主表面的方向的Z方向上延伸的柱状形状。在实施例中，沟道结构111的下部部分130由在X-Y平面中为圆形形状且在Z方向上延伸的材料形成。例如，沟道结构111的下部部分130包括在X-Y平面中具有圆形形状且在Z方向上延伸的功能层，例如阻隔绝缘层131(例如，二氧化硅)、电荷储存层(例如，氮化硅)132、隧穿绝缘层133(例如，二氧化硅)、半导体层134、和绝缘层135。
类似地，在一些实施例中，栅极层和绝缘层的上部堆叠层126包括交替堆叠的栅极层127和绝缘层128。栅极层127和绝缘层128被配置为形成垂直堆叠的第二晶体管。在一些示例中，形成在上部堆叠层126中的第二晶体管包括存储单元和一个或多个顶部选择晶体管。在一些示例中，第二晶体管可以包括一个或多个虚设选择晶体管。栅极层127对应于晶体管的栅极。栅极层127由栅极堆叠材料制成，栅极堆叠材料例如高介电常数(高k)栅极绝缘体层、金属栅(MG)电极等。绝缘层128由(一种或多种)绝缘材料制成，绝缘材料例如氮化硅、二氧化硅等。在一些示例中，栅极层127在工艺变化内具有相同的厚度，例如约
并且绝缘层128在工艺变化内具有相同的厚度，例如约
因此，一个由栅极层和绝缘层构成的对具有约
的厚度。
此外，沟道结构111的上部部分150形成在栅极层和绝缘层的上部堆叠层126中，并且垂直地(Z方向)在上部堆叠层126中延伸。在一些实施例中，上部部分150具有在垂直于衬底(未示出)的主表面的方向的Z方向上延伸的柱状形状。在实施例中，沟道结构111的上部部分150由在X-Y平面中为圆形形状且在Z方向上延伸的材料形成。例如，沟道结构111的上部部分150包括在XY平面中具有圆形形状且在Z方向上延伸的功能层，例如阻隔绝缘层151(例如，二氧化硅)、电荷储存层(例如，氮化硅)152、隧穿绝缘层153(例如，二氧化硅)、半导体层154、和绝缘层155。
此外，在一些实施例中，接合结构140形成在接合绝缘层125中。在实施例中，接合绝缘层125是二氧化硅。接合结构140形成在接合绝缘层125中的开口中，并且包括半导体层141，半导体层141被配置为接合沟道结构111的下部部分130中的半导体层134与沟道结构111的上部部分150中的半导体层154。半导体层141可以是任何合适的半导体材料，例如多晶硅或单晶硅，并且半导体材料可以是未掺杂的或可以包括p型或n型掺杂剂。
在图1B的示例中，在一些实施例中，阻隔绝缘层151和阻隔绝缘层131使用相同的处理步骤同时形成；电荷储存层152和电荷储存层132使用相同的处理步骤同时形成；隧穿绝缘层153和隧穿绝缘层133使用相同的处理步骤同时形成；半导体层154、半导体层141和半导体层134使用相同的处理步骤同时形成；并且绝缘层155和绝缘层135使用相同的处理步骤同时形成。
在一些示例中，用于部分130的下部沟道孔最初填充有牺牲沟道结构，例如牺牲多晶硅。在形成用于沟道结构111的上部部分150的开口(上部沟道孔)之后，牺牲沟道结构被暴露并从下部沟道孔去除，因此下部沟道孔与上部沟道孔结合成沟道孔。在示例中，在沟道孔的侧壁上形成阻隔绝缘层151/131(例如，二氧化硅)，并且然后从侧壁顺序地堆叠电荷储存层(例如，氮化硅)152/132、隧穿绝缘层153/133、半导体层154/141/134、和绝缘层155/135。半导体层154/141/134可以是任何合适的半导体材料，例如多晶硅或单晶硅，并且半导体材料可以是未掺杂的或者可以包括p型或n型掺杂剂。在一些示例中，半导体材料是未掺杂的本征硅材料。但是，由于缺陷，在一些示例中，本征硅材料可以具有约1010cm–3的载流子密度。绝缘层155由诸如二氧化硅和/或氮化硅的绝缘材料形成，和/或可以形成为气隙。
在一些实施例中，接合绝缘层125的厚度约为一个或多个由栅极层和绝缘层构成的对。在示例中，一个由栅极层和绝缘层构成的对具有约
的厚度，并且接合绝缘层125具有约
的厚度。
根据本公开的一些方面，栅极层和绝缘层的下部堆叠层121以及栅极层和绝缘层的上部堆叠层126可以延伸到阶梯区域102中。在一些实施例中，在阶梯区域102中，形成一个或多个附加的由栅极层和绝缘层构成的对来代替在栅极层和绝缘层的下部堆叠层121与栅极层和绝缘层的上部堆叠层126之间的接合绝缘层125。在一些实施例中，在阶梯区域102中，栅极层和绝缘层的上部堆叠层126直接堆叠在栅极层和绝缘层的下部堆叠层121上。
图1A还示出了半导体器件100的部分115的截面图(例如，在Z-X平面中)。半导体器件100的部分115位于阶梯区域102中并且在Z方向上具有与部分110A相同的范围。部分115包括具有一致的栅极层厚度和一致的绝缘层厚度的栅极层和绝缘层的堆叠层160。部分115包括从阵列区域101延伸到阶梯区域102中的栅极层和绝缘层的下部堆叠层121，并且包括还从阵列区域101延伸到阶梯区域102中的栅极层和绝缘层的上部堆叠层126。在一些实施例中，栅极层和绝缘层的堆叠层160包括在下部堆叠层121和上部堆叠层126之间的交替的栅极层和绝缘层的中部堆叠层165(在一些示例中也被称为第三堆叠层)来代替接合绝缘层125。在示例中，交替的栅极层和绝缘层的中部堆叠层165具有与接合绝缘层125大致相同的总厚度。在示例中，交替的栅极层和绝缘层的中部堆叠层165中的栅极层分别与下部堆叠层121和上部堆叠层126中的栅极层的厚度大致相同，交替的栅极层和绝缘层的中部堆叠层165中的绝缘层具有的厚度分别与下部堆叠层121和上部堆叠层126中的绝缘层大致相同。
在一些实施例中，在阶梯区域102中，栅极层和绝缘层的堆叠层160包括从阵列区域101延伸到阶梯区域102中的栅极层和绝缘层的下部堆叠层121，并且包括也从阵列区域101延伸到阶梯区域102中的栅极层和绝缘层的上部堆叠层126。栅极层和绝缘层的上部堆叠层126(如虚线框所示)直接堆叠在栅极层和绝缘层的下部堆叠层121上。
根据本公开的方面，阶梯区域102包括使用深蚀刻工艺(也称为刻蚀工艺)形成的阶梯。在一些示例中，阶梯通过蚀刻修整工艺和刻蚀工艺形成，例如在2019年11月15日提交的申请人的共同未决申请16/684,844中所公开的，该申请通过引用其全部内容并入本文。
例如，阶梯区域102包括区段，并且区段中的台阶可以同时(例如，在相同的修整蚀刻循环中)由相同的台阶图案形成，并且然后使用深蚀刻工艺来去除层并将不同区段的台阶移动到适当的层。因此，可以减小修整蚀刻循环的总数。例如，当使用两个区段时，修整蚀刻循环的总数可以减小一半，并且例如在修整蚀刻工艺中，上部台阶相对于下部台阶的高度差可以减小一半。
具体地，在示例中，阶梯区域102包括区段103-107。在一些实施例中，例如，在形成沟道结构之后，使用随后用真实的栅极层来替换牺牲层的后栅极工艺。在后栅极工艺中，首先在牺牲层和绝缘层中形成台阶，并且然后随后将牺牲层替换为真实的栅极层。在示例中，为了通过相同的修整蚀刻循环在150个由牺牲层和绝缘层构成的对中形成台阶，在顶部30个由牺牲层和绝缘层构成的对中的区段103-107中形成相同的台阶图案。使用深蚀刻工艺，将区段104中的台阶图案向下移动例如30个由牺牲层和绝缘层构成的对，并且将区段105中的台阶图案向下移动例如60个由牺牲层和绝缘层构成的对；将区段107中的台阶图案向下移动例如90个由牺牲层和绝缘层构成的对；并且将区段106中的台阶图案向下移动例如120个由牺牲层和绝缘层构成的对。因此，在串中的存储单元从下到上编号为1到150的示例中，区段103中的台阶可以用来形成通往存储单元121-150的栅极层的连接部；区段104中的台阶可以用来形成通往存储单元91-120的栅极层的连接部；区段105中的台阶可以用来形成通往存储单元61-90的栅极层的连接部；区段107中的台阶可以用来形成通往存储单元31-60的栅极层的连接部；区段106中的台阶可以用来形成通往存储单元1-30的栅极层的连接部。
注意，以上示例是用于说明的，可以使用任何合适数量的区段以及任何合适数量的由牺牲层和绝缘层构成的对。而且，阶梯区域102可以包括台阶以形成通往顶部选择晶体管和底部选择晶体管的栅极层的连接部。
在一些示例中，为了执行深蚀刻工艺，设置掩模层，并且适当地暴露阶梯区域102的一部分。然后，执行深蚀刻工艺以去除阶梯区域102的暴露部分中的多个(例如30个、60个等)由牺牲层和绝缘层构成的对。
在一些示例中，一个由绝缘层和牺牲层构成的对的蚀刻通过各向异性蚀刻(例如，反应离子蚀刻(RIE)或其他干法蚀刻工艺)来执行。在实施例中，绝缘层是二氧化硅。在该示例中，二氧化硅的蚀刻可以包括使用基于氟的气体(例如，碳氟(CF4)、六氟乙烷(C2F6)、CHF3、或C3F6)和/或任何其他合适的气体的RIE。在一些实施例中，二氧化硅层可以通过湿法化学成分(例如，氢氟酸或氢氟酸与乙二醇的混合物)来去除。在一些实施例中，可以使用定时蚀刻方式。在一些实施例中，牺牲层是氮化硅。在该示例中，氮化硅的蚀刻可以包括使用O2、N2、CF4、NF3、Cl2、HBr、BCl3、和/或其组合的RIE。去除单层堆叠层的方法和蚀刻剂不应当受到本公开的实施例的限制。
根据本公开的方面，当牺牲层和绝缘层在阶梯区域中分别具有大致相同的厚度时，可以减轻深蚀刻工艺中的负载效应以改善台阶轮廓并避免阶梯损坏。
图1C示出了概述根据本公开的一些实施例的用于形成半导体器件(例如半导体器件100)的工艺100C的流程图。工艺100C开始于S101C并且进行到S110C。
在S110C处，在半导体器件的第一区域中，形成交替的栅极层和第一绝缘层的堆叠层。交替的栅极层和第一绝缘层的堆叠层中的第一绝缘层在第一区域中具有第一厚度。交替的栅极层和第一绝缘层的堆叠层包括交替的栅极层和绝缘层的第一子堆叠层以及交替的栅极层和绝缘层的第二子堆叠层。在图1A的示例中，交替的栅极层和绝缘层的堆叠层160形成在阶梯区域102(在一些示例中被称为第一区域)中。堆叠层160中的绝缘层(也被称为第一绝缘层)具有被称为第一厚度的大致相同的厚度。堆叠层160包括下部堆叠层121和上部堆叠层126。下部堆叠层121可以被称为第一子堆叠层，并且上部堆叠层126可以被称为第二子堆叠层。在一些示例中，堆叠层160还包括中部堆叠层165。中部堆叠层165可以被称为第三子堆叠层。在一些其他示例中，堆叠层160不包括中部堆叠层165。在示例中，堆叠层160中的每个绝缘层(第一绝缘层)具有约
在S120C处，在半导体器件的第二区域中，在交替的栅极层和绝缘层的第一子堆叠层与交替的栅极层和绝缘层的第二子堆叠层之间形成接合绝缘层(也被称为第二绝缘层)。接合绝缘层具有的第二厚度大于交替的栅极层和绝缘层的堆叠层中的绝缘层的第一厚度。在图1A的示例中，在阵列区域101(在一些示例中被称为第二区域)中的下部堆叠层121和上部堆叠层126之间形成接合绝缘层125。接合绝缘层125比堆叠层160中的绝缘层厚。在示例中，接合绝缘层125可以为约
然后，工艺进行到S199C并终止。
注意，工艺100C是简化的工艺。将参考图2A、图2B和图7描述详细的制造工艺的示例。
图2A示出了概述根据本公开的一些实施例的用于形成半导体器件(例如，具有部分110A的半导体器件100)的工艺200A的流程图。工艺开始于S201A并且进行到S210A。
在S210A处，在阵列区域和阶梯区域中形成牺牲层和绝缘层的下部堆叠层。在一些示例中，用于下部堆叠层的牺牲层和绝缘层交替地堆叠在衬底上。衬底可以是任何合适的衬底，例如硅(Si)衬底、锗(Ge)衬底、硅锗(SiGe)衬底、和/或绝缘体上硅(SOI)衬底。衬底可以是体晶圆或外延层。在一些示例中，绝缘层由诸如二氧化硅等的(一种或多种)绝缘材料制成，并且牺牲层由氮化硅制成。
在S220A处，在阵列区域中形成接合绝缘层，并且在阶梯区域中形成具有对应于接合绝缘层的总厚度的牺牲层和绝缘层的中部堆叠层。在一些实施例中，牺牲层和绝缘层的中部堆叠层沉积在牺牲层和绝缘层的下部堆叠层上。然后，从阵列区域去除一个或多个由牺牲层和绝缘层构成的对。另外，在阵列区域中形成接合绝缘层。为了在阵列区域中形成接合绝缘层，在一些示例中，沉积对应于接合绝缘层的绝缘材料，并且适当地对表面进行平坦化以从阶梯区域去除绝缘材料。
将参考图3A-图3D、图4A-图4D、图5A-图5D详细描述用于形成接合绝缘层以及牺牲层和绝缘层的中部堆叠层的详细工艺步骤。
在S230A处，在阵列区域中形成沟道结构的下部部分和接合结构。
在示例中，适当地执行平坦化工艺以获得相对平坦的表面。然后，使用光刻技术在光刻胶和/或硬掩模层中定义沟道孔的图案，并且使用蚀刻技术将图案转移到接合绝缘层以及牺牲层和绝缘层的下部堆叠层中。因此，在阵列区域中的牺牲层和绝缘层的下部堆叠层和接合绝缘层中形成下部沟道孔。
然后，在下部沟道孔中形成沟道结构的下部部分。在示例中，在用于沟道结构的下部部分的下部沟道孔的侧壁上形成阻隔绝缘层(例如，二氧化硅)，并且然后从侧壁顺序地堆叠电荷储存层(例如，氮化硅)、隧穿绝缘层、半导体层、和绝缘层。
此外，在示例中，对于每个沟道结构，接合绝缘层中的开口扩大为大于下部沟道孔，并且该开口可以暴露半导体层(也被称为下部沟道层)的在沟道结构的下部部分中的顶部部分。然后，在接合绝缘层的开口中设置诸如半导体层的接合材料以形成接合结构，该接合结构与沟道结构的下部部分中的下部沟道层连接。
在S240A处，在阵列区域和阶梯区域中形成牺牲层和绝缘层的上部堆叠层。在一些示例中，执行合适的平坦化工艺，并且然后交替地堆叠用于上部堆叠层的牺牲层和绝缘层。
在S250A处，在阵列区域中形成沟道结构的上部部分。在示例中，使用光刻技术来定义光刻胶和/或硬掩模层中的沟道孔的图案，并且使用蚀刻技术来将图案转移到牺牲层和绝缘层的上部堆叠层中。因此，在阵列区域中的牺牲层和绝缘层的上部堆叠层中形成上部沟道孔。在一些示例中，上部沟道孔暴露接合结构。
然后，在上部沟道孔中形成沟道结构的上部部分。在示例中，在用于沟道结构的上部部分的上部沟道孔的侧壁上形成阻隔绝缘层(例如，二氧化硅)，并且然后从侧壁顺序地堆叠电荷储存层(例如，氮化硅)、和隧穿绝缘层。
在堆叠半导体层之前，可以蚀刻沟道孔的底部以暴露接合结构。然后，设置半导体层(也被称为上部沟道层)，并且半导体层连接到接合结构。因此，接合结构连接沟道结构的上部部分中的上部沟道层与沟道结构的下部部分中的下部沟道层。
在S260A处，在阶梯区域中形成台阶。在一些实施例中，使用蚀刻修整工艺和刻蚀工艺来形成台阶。
在示例中，掩模层用于在多个区段(例如，区段105、106和107)中形成类似的台阶。掩模层覆盖阶梯区域的一些部分和阵列区域。在一些实施例中，掩模层可以包括光刻胶或基于碳的聚合物材料，并且可以使用诸如光刻的图案化工艺来形成。在一些实施例中，掩模层还可以包括硬掩模，例如二氧化硅、氮化硅、TEOS、含硅抗反射涂层(SiARC)、非晶硅、或多晶硅。可以使用诸如使用O2或CF4化学成分的反应离子蚀刻(RIE)的蚀刻工艺对硬掩模进行图案化。此外，掩模层可以包括光刻胶和硬掩模的任何组合。
在一些实施例中，可以通过使用掩模层施加重复的蚀刻修整工艺来形成台阶。重复的蚀刻修整工艺包括蚀刻工艺和修整工艺的多个循环。在蚀刻工艺期间，可以去除堆叠层的具有暴露表面的一部分。在示例中，蚀刻深度等于一个由牺牲层和绝缘层构成的对。在示例中，用于绝缘层的蚀刻工艺可以对牺牲层具有高选择性，和/或反之亦然。
在一些实施例中，堆叠层的蚀刻通过各向异性蚀刻(例如，反应离子蚀刻(RIE)或其他干法蚀刻工艺)来执行。在一些实施例中，绝缘层是二氧化硅。在该示例中，二氧化硅的蚀刻可以包括使用基于氟的气体(例如，碳氟(CF4)、六氟乙烷(C2F6)、CHF3、或C3F6)和/或任何其他合适的气体的RIE。在一些实施例中，二氧化硅层可以通过湿法化学成分(例如，氢氟酸或氢氟酸与乙二醇的混合物)来去除。在一些实施例中，可以使用定时蚀刻方式。在一些实施例中，牺牲层是氮化硅。在该示例中，氮化硅的蚀刻可以包括使用O2、N2、CF4、NF3、Cl2、HBr、BCl3、和/或其组合的RIE。去除单层堆叠层的方法和蚀刻剂不应当受到本公开的实施例的限制。
修整工艺包括在掩模层上施加合适的蚀刻工艺(例如，各向同性干法蚀刻或湿法蚀刻)，使得掩模层可以在x-y平面中从边缘被横向拉回(例如，向内收缩)。在一些实施例中，修整工艺可以包括干法刻蚀，例如使用O2、Ar、N2等的RIE。
在修整掩模层之后，初始堆叠层的最上层的对应于例如台阶的一个部分被暴露，并且初始堆叠层的最上层的其它部分保持被掩模层覆盖。蚀刻修整工艺的下一个循环随蚀刻工艺而继续。在形成台阶之后，可以去除掩模层。
在示例中，通过蚀刻修整工艺，在区段105-107中的上部36个由牺牲层和绝缘层构成的对中形成36个台阶。此外，在不同的阶梯区段处执行刻蚀工艺以将阶梯区段移动到适当的层。在示例中，区段106和区段107被适当地暴露，并且执行刻蚀工艺以将区段106和区段107移动到中部36个由牺牲层和绝缘层构成的对。例如，设置掩模层以覆盖半导体器件100，并且然后适当地去除掩模层的覆盖区段106和区段107的部分，以暴露区段106和区段107。然后，执行蚀刻工艺以去除区段106和区段107处的36个层对。
在一些实施例中，通过各向异性蚀刻(例如，反应离子蚀刻(RIE)或其他干法蚀刻工艺)来执行对区段106和区段107处的层对(包括绝缘层和牺牲层)的蚀刻。在一些实施例中，绝缘层是二氧化硅。在该示例中，二氧化硅的蚀刻可以包括使用基于氟的气体(例如，碳氟(CF4)、六氟乙烷(C2F6)、CHF3、或C3F6)和/或任何其他合适的气体的RIE。在一些实施例中，二氧化硅层可以通过湿法化学成分(例如，氢氟酸或氢氟酸与乙二醇的混合物)来去除。在一些实施例中，可以使用定时蚀刻方式。在一些实施例中，牺牲层是氮化硅。在该示例中，氮化硅的蚀刻可以包括使用O2、N2、CF4、NF3、Cl2、HBr、BCl3、和/或其组合的RIE。去除单层堆叠层的方法和蚀刻剂不应当受到本公开的实施例的限制。
此外，在区段107处执行类似的刻蚀工艺，以将区段107中的台阶移动到底部36个由牺牲层和绝缘层构成的对。
根据本公开的一些方面，阶梯区域中的牺牲层的厚度和绝缘层的厚度在阶梯区域中相对一致，因此可以以减小的蚀刻负载效应来执行刻蚀工艺，并且可以在一些示例中实现更好的台阶轮廓以促进另外的触点工艺。
在S270A处，可以对半导体器件执行(一个或多个)另外的工艺。例如，在后栅极工艺中，形成栅极线缝隙(在一些示例中也被称为缝隙结构)。在一些实施例中，栅极线缝隙被蚀刻为诸如堆叠层120、堆叠层160等的堆叠层中的沟槽。
此外，形成真实的栅极。在一些实施例中，使用栅极线缝隙，可以将牺牲层替换为栅极层。在示例中，经由栅极线缝隙将蚀刻剂施加到牺牲层以去除牺牲层。在示例中，牺牲层由氮化硅制成，并且经由栅极线缝隙施加热硫酸(H2SO4)以去除牺牲层。此外，经由栅极线缝隙，形成通往阵列区域中的晶体管的栅极堆叠层。在示例中，栅极堆叠层由高k电介质层、胶层和金属层形成。高k电介质层可以包括提供相对较大的介电常数的任何合适的材料，例如氧化铪(HfO2)、二氧化硅铪(HfSiO4)、氮氧化硅铪(HfSiON)、氧化铝(Al2O3)、氧化镧(La2O3)、氧化钽(Ta2O5)、氧化钇(Y2O3)、氧化锆(ZrO2)、氧化钛酸锶(SrTiO3)、二氧化硅锆(ZrSiO4)、氧化铪锆(HfZrO4)等。胶层可以包括诸如钛(Ti)、钽(Ta)及其氮化物(例如，TiN、TaN、W2N、TiSiN、TaSiN等)的难熔金属。金属层包括诸如钨(W)、铜(Cu)等的具有高导电性的金属。
此外，例如，后栅极工艺继续用间隔物材料(例如，二氧化硅)和公共源极材料(例如，钨)来填充栅极线缝隙以形成缝隙结构。此外，可以形成触点结构并且可以形成金属迹线。
图2B示出了概述根据本公开的一些实施例的用于形成半导体器件(例如，具有部分110B的半导体器件100)的工艺200B的流程图。工艺开始于S201B并且进行到S210B。
在S210B处，在阵列区域和阶梯区域中形成牺牲层和绝缘层的下部堆叠层。在一些示例中，用于下部堆叠层的牺牲层和绝缘层交替地堆叠在衬底上。衬底可以是任何合适的衬底，例如硅(Si)衬底、锗(Ge)衬底、硅锗(SiGe)衬底、和/或绝缘体上硅(SOI)衬底。衬底可以是体晶圆或外延层。在一些示例中，绝缘层由诸如二氧化硅等的(一种或多种)绝缘材料制成，并且牺牲层由氮化硅制成。
在S220B处，在阵列区域中形成接合绝缘层，并且在阶梯区域中形成具有对应于接合绝缘层的总厚度的牺牲层和绝缘层的中部堆叠层。在一些实施例中，牺牲层和绝缘层的中部堆叠层沉积在牺牲层和绝缘层的下部堆叠层上。然后，从阵列区域去除一个或多个由牺牲层和绝缘层构成的对。另外，在阵列区域中形成接合绝缘层。为了在阵列区域中形成接合绝缘层，在一些示例中，沉积对应于接合绝缘层的绝缘材料，并且适当地对表面进行平坦化以从阶梯区域去除绝缘材料。
将参考图3A-图3D、图4A-图4D、图5A-图5D详细描述用于形成接合绝缘层以及牺牲层和绝缘层的中部堆叠层的详细工艺步骤。
在S230B处，在阵列区域中形成牺牲沟道结构。
在示例中，适当地执行平坦化工艺以获得相对平坦的表面。然后，使用光刻技术在光刻胶和/或硬掩模层中定义沟道孔的图案，并且使用蚀刻技术将图案转移到接合绝缘层以及牺牲层和绝缘层的下部堆叠层中。因此，在阵列区域中的牺牲层和绝缘层的下部堆叠层和接合绝缘层中形成下部沟道孔。
然后，在下部沟道孔中形成牺牲沟道结构。在一些示例中，多晶硅材料可以沉积在下部沟道孔中以及阵列区域和阶梯区域的表面上。然后，可以执行(一个或多个)平坦化工艺(例如，CMP工艺、干法蚀刻工艺、干法蚀刻与CMP工艺的组合等)以去除下部沟道孔之外的多余的多晶硅材料。在示例中，在沉积多晶硅材料以在下部沟道孔的底部处形成单晶硅插塞之前执行选择性外延生长(SEG)，然后将多晶硅材料沉积在下部沟道孔中。下部沟道孔中的多晶硅结构将在随后的工艺步骤中被下部沟道结构替换，并且因此被称为牺牲沟道结构。
在S240B处，在阵列区域和阶梯区域中形成牺牲层和绝缘层的上部堆叠层。在一些示例中，执行合适的平坦化工艺，然后交替地堆叠用于上部堆叠层的牺牲层和绝缘层。
在S250B处，沟道孔形成在牺牲层和绝缘层的上部堆叠层、接合绝缘层、以及牺牲层和绝缘层的下部堆叠层的组合中。在一些示例中，使用光刻技术来定义光刻胶和/或硬掩模层中的沟道孔的图案，并且使用蚀刻技术来将图案转移到牺牲层和绝缘层的上部堆叠层中。因此，在阵列区域中的牺牲层和绝缘层的上部堆叠层中形成上部沟道孔。在一些示例中，牺牲沟道结构可以用作用于上部沟道孔的蚀刻停止部，并且上部沟道孔暴露接合绝缘层以及牺牲层和绝缘层的下部堆叠层中的牺牲沟道结构。然后，去除牺牲沟道结构。可以使用任何合适的蚀刻工艺(例如，干法蚀刻工艺、湿法蚀刻工艺等)来去除牺牲沟道结构。因此，上部沟道孔与下部沟道孔组合成形成在牺牲层和绝缘层的上部堆叠层、接合绝缘层、以及牺牲层和绝缘层的下部堆叠层的组合中的沟道孔。
在S260B处，在沟道孔中形成沟道结构。在示例中，在沟道孔的侧壁上形成阻隔绝缘层(例如，二氧化硅)，并且然后从侧壁顺序地堆叠电荷储存层(例如，氮化硅)和隧穿绝缘层。此外，设置半导体层(也被称为沟道层)。半导体层从较高的沟道孔延伸到下部沟道孔中，并且包括形成在接合绝缘层的开口中的一部分，并且半导体层的在接合绝缘层的开口中的部分可以被称为接合结构，该接合结构连接沟道结构的上部部分中的上部沟道层(例如，半导体层的上部部分)与沟道结构的下部部分中的下部沟道层(例如，半导体层的下部部分)。
在S270B处，在阶梯区域中形成台阶。在一些实施例中，使用蚀刻修整工艺和刻蚀工艺形成台阶。
在示例中，掩模层用于在多个区段(例如，区段105、106和107)中形成类似的台阶。掩模层覆盖阶梯区域的一些部分和阵列区域。在一些实施例中，掩模层可以包括光刻胶或基于碳的聚合物材料，并且可以使用诸如光刻的图案化工艺来形成。在一些实施例中，掩模层还可以包括硬掩模，例如二氧化硅、氮化硅、TEOS、含硅抗反射涂层(SiARC)、非晶硅、或多晶硅。可以使用诸如使用O2或CF4化学成分的反应离子蚀刻(RIE)的蚀刻工艺对硬掩模进行图案化。此外，掩模层可以包括光刻胶和硬掩模的任何组合。
在一些实施例中，可以通过使用掩模层施加重复的蚀刻修整工艺来形成台阶。重复的蚀刻修整工艺包括蚀刻工艺和修整工艺的多个循环。在蚀刻工艺期间，可以去除堆叠层的具有暴露表面的一部分。在示例中，蚀刻深度等于一个由牺牲层和绝缘层构成的对。在示例中，用于绝缘层的蚀刻工艺可以对牺牲层具有高选择性，和/或反之亦然。
在一些实施例中，堆叠层的蚀刻通过各向异性蚀刻(例如，反应离子蚀刻(RIE)或其他干法蚀刻工艺)来执行。在一些实施例中，绝缘层是二氧化硅。在该示例中，二氧化硅的蚀刻可以包括使用基于氟的气体(例如，碳氟(CF4)、六氟乙烷(C2F6)、CHF3、或C3F6)和/或任何其他合适的气体的RIE。在一些实施例中，二氧化硅层可以通过湿法化学成分(例如，氢氟酸或氢氟酸与乙二醇的混合物)来去除。在一些实施例中，可以使用定时蚀刻方式。在一些实施例中，牺牲层是氮化硅。在该示例中，氮化硅的蚀刻可以包括使用O2、N2、CF4、NF3、Cl2、HBr、BCl3、和/或其组合的RIE。去除单层堆叠层的方法和蚀刻剂不应当受到本公开的实施例的限制。
修整工艺包括在掩模层上施加合适的蚀刻工艺(例如，各向同性干法蚀刻或湿法蚀刻)，使得掩模层可以在x-y平面中从边缘被横向拉回(例如，向内收缩)。在一些实施例中，修整工艺可以包括干法刻蚀，例如使用O2、Ar、N2等的RIE。
在修整掩模层之后，初始堆叠层的最上层的对应于例如台阶的一个部分被暴露，并且初始堆叠层的最上层的其它部分保持被掩模层覆盖。蚀刻修整工艺的下一个循环随蚀刻工艺而继续。在形成台阶之后，可以去除掩模层。
在示例中，通过蚀刻修整工艺，在区段105-107中的上部36个由牺牲层和绝缘层构成的对中形成36个台阶。此外，在不同的阶梯区段处执行刻蚀工艺以将阶梯区段移动到适当的层。在示例中，区段106和区段107被适当地暴露，并且执行刻蚀工艺以将区段106和区段107移动到中部36个由牺牲层和绝缘层构成的对。例如，设置掩模层以覆盖半导体器件100，并且然后适当地去除掩模层的覆盖区段106和区段107的部分，以暴露区段106和区段107。然后，执行蚀刻工艺以去除区段106和区段107处的36个层对。
在一些实施例中，通过各向异性蚀刻(例如，反应离子蚀刻(RIE)或其他干法蚀刻工艺)来执行对区段106和区段107处的层对(包括绝缘层和牺牲层)的蚀刻。在一些实施例中，绝缘层是二氧化硅。在该示例中，二氧化硅的蚀刻可以包括使用基于氟的气体(例如，碳氟(CF4)、六氟乙烷(C2F6)、CHF3、或C3F6)和/或任何其他合适的气体的RIE。在一些实施例中，二氧化硅层可以通过湿法化学成分(例如，氢氟酸或氢氟酸与乙二醇的混合物)来去除。在一些实施例中，可以使用定时蚀刻方式。在一些实施例中，牺牲层是氮化硅。在该示例中，氮化硅的蚀刻可以包括使用O2、N2、CF4、NF3、Cl2、HBr、BCl3、和/或其组合的RIE。去除单层堆叠层的方法和蚀刻剂不应当受到本公开的实施例的限制。
此外，在区段107处执行类似的刻蚀工艺，以将区段107中的台阶移动到底部36个由牺牲层和绝缘层构成的对。
根据本公开的一些方面，阶梯区域中的牺牲层的厚度和绝缘层的厚度在阶梯区域中相对一致，因此可以以减小的蚀刻负载效应来执行刻蚀工艺，并且可以在一些示例中实现更好的台阶轮廓以促进另外的触点工艺。
在S280B处，可以对半导体器件执行(一个或多个)另外的工艺。例如，在后栅极工艺中，形成栅极线缝隙(在一些示例中也被称为缝隙结构)。在一些实施例中，栅极线缝隙被蚀刻为诸如堆叠层120、堆叠层160等的堆叠层中的沟槽。
此外，形成真实的栅极。在一些实施例中，使用栅极线缝隙，可以将牺牲层替换为栅极层。在示例中，经由栅极线缝隙将蚀刻剂施加到牺牲层以去除牺牲层。在示例中，牺牲层由氮化硅制成，并且经由栅极线缝隙施加热硫酸(H2SO4)以去除牺牲层。此外，经由栅极线缝隙，形成通往阵列区域中的晶体管的栅极堆叠层。在示例中，栅极堆叠层由高k电介质层、胶层和金属层形成。高k电介质层可以包括提供相对较大的介电常数的任何合适的材料，例如氧化铪(HfO2)、二氧化硅铪(HfSiO4)、氮氧化硅铪(HfSiON)、氧化铝(Al2O3)、氧化镧(La2O3)、氧化钽(Ta2O5)、氧化钇(Y2O3)、氧化锆(ZrO2)、氧化钛酸锶(SrTiO3)、二氧化硅锆(ZrSiO4)、氧化铪锆(HfZrO4)等。胶层可以包括诸如钛(Ti)、钽(Ta)及其氮化物(例如，TiN、TaN、W2N、TiSiN、TaSiN等)的难熔金属。金属层包括诸如钨(W)、铜(Cu)等的具有高导电性的金属。
此外，例如，后栅极工艺继续用间隔物材料(例如，二氧化硅)和公共源极材料(例如，多晶硅、钨等)来填充栅极线缝隙以形成缝隙结构。此外，可以形成触点结构并且可以形成金属迹线。
根据本公开的一些方面，可以使用各种技术在阶梯区域中形成具有对应于阵列区域中的接合绝缘层的总厚度的牺牲层和绝缘层的中部堆叠层。在一些示例中，牺牲层中的每个具有约
的厚度，并且绝缘层中的每个具有约
的厚度。接合绝缘层为约
因此，两个由牺牲层和绝缘层构成的对具有与接合绝缘层大致相同的厚度。
图3A-图3D示出了根据本公开的实施例的在制造期间的半导体器件300的截面图。半导体器件300包括阵列区域301和阶梯区域302。图3A-图3D示出了S220的详细示例，制造步骤用于在阵列区域301中形成接合绝缘层，并且在阶梯区域302中形成与接合绝缘层大致相同的厚度的牺牲层和绝缘层的中部堆叠层。可以进一步处理半导体器件300以形成半导体器件100。在一些示例中，绝缘层由诸如二氧化硅等的(一种或多种)绝缘材料制成，并且牺牲层由氮化硅制成。
图3A示出了在沉积牺牲层和绝缘层的下部堆叠层321以及牺牲层和绝缘层的附加堆叠层364之后的半导体器件300的截面图。
在一些示例中，用于下部堆叠层的牺牲层和绝缘层交替地堆叠在衬底303上。然后，附加的(例如，三个)由牺牲层和绝缘层构成的对交替地堆叠在下部堆叠层321上。
然后，从阵列区域301去除牺牲层和绝缘层的附加堆叠层364。在示例中，可以使用光刻技术来覆盖阶梯区域302并暴露阵列区域301，并且然后可以使用适当的蚀刻工艺来从暴露的阵列区域301去除三个由绝缘层和牺牲层构成的对。
图3B示出了在从阵列区域301去除三个由绝缘层和牺牲层构成的对之后的半导体器件300的截面图。
此外，可以在阶梯区域302和阵列区域301两者上沉积用于形成接合绝缘层的在本公开中被称为帽盖层324的绝缘材料324(例如，二氧化硅)。在示例中，帽盖层324可以具有超过
的厚度，例如
等。
图3C示出了在沉积帽盖层324之后的半导体器件300的截面图。
然后，施加化学机械抛光(CMP)工艺以去除帽盖层324的在阶梯区域302和阵列区域301两者中的顶部牺牲层上方的一部分。顶部牺牲层用作用于CMP工艺的停止层。
图3D示出了在CMP工艺之后的半导体器件300的截面图。在图3D的示例中，在CMP之后，剩余的帽盖层325具有约
至
的厚度。例如，可以根据S230进一步处理半导体器件300以形成沟道结构的下部部分和接合结构。
在一些示例中，顶部牺牲层将在随后的工艺中被去除，所述工艺例如在形成沟道结构的下部部分之后的平坦化工艺期间的硬掩模(例如，氮化硅)去除工艺，并且帽盖层325可以在平坦化工艺期间被进一步抛光。因此，附加堆叠层364中的两个由牺牲层和绝缘层构成的对保留在阶梯区域302中，并且剩余的帽盖层325具有与两个由牺牲层和绝缘层构成的对大致相同的厚度，例如
阵列区域中的剩余帽盖层325形成接合绝缘层。
图4A-图4D示出了根据本公开的另一个实施例的在制造期间的半导体器件400的截面图。半导体器件400包括阵列区域401和阶梯区域402。图4A-4D示出了S220的详细示例，制造步骤用于在阵列区域401中形成接合绝缘层，并且在阶梯区域402中形成具有与接合绝缘层相同的厚度的牺牲层和绝缘层的中部堆叠层。可以进一步处理半导体器件400以形成半导体器件100。在一些示例中，绝缘层由诸如二氧化硅等的(一种或多种)绝缘材料制成，并且牺牲层由氮化硅制成。
图4A示出了在沉积牺牲层和绝缘层的下部堆叠层421以及牺牲层和绝缘层的附加堆叠层464之后的半导体器件400的截面图。
在一些示例中，用于下部堆叠层421的牺牲层和绝缘层交替地堆叠在衬底403上。然后，附加的(例如，三个)由牺牲层和绝缘层构成的对交替地堆叠在下部堆叠层421上。在示例中，顶部牺牲层比其他牺牲层厚。例如，其他牺牲层分别具有约
的厚度，并且顶部牺牲层具有约
的厚度。
然后，从阵列区域401去除牺牲层和绝缘层的附加堆叠层464。在示例中，可以使用光刻技术来覆盖阶梯区域402并暴露阵列区域401，并且然后可以使用适当的蚀刻工艺来从暴露的阵列区域401去除三个由绝缘层和牺牲层构成的对。
图4B示出了在从阵列区域401去除三个由绝缘层和牺牲层构成的对之后的半导体器件400的截面图。
此外，可以在阶梯区域402和阵列区域401两者上沉积接合绝缘层424(例如，二氧化硅)。在一些示例中，接合绝缘层424具有约
的厚度。此外，可以在阶梯区域402和阵列区域401两者上沉积保护层427(例如，氮化硅)。在示例中，保护层427具有约
的厚度。
图4C示出了在沉积接合绝缘层424和保护层427之后的半导体器件400的截面图。
然后，施加CMP工艺以去除阶梯区域402中的接合绝缘层424。在示例中，阶梯区域402中的中部堆叠层464的顶部牺牲层和阵列区域401中的保护层427可以用作用于CMP工艺的抛光停止部。
图4D示出了CMP工艺之后的半导体器件400的截面图。例如，可以根据S230进一步处理半导体器件400来形成沟道结构的下部部分和接合结构。
在一些示例中，顶部牺牲层和停止层的剩余部分将在随后的工艺中被去除，所述工艺例如在形成沟道结构的下部部分之后的平坦化工艺期间的硬掩模(例如，氮化硅)去除工艺。因此，附加堆叠层464中的两个由牺牲层和绝缘层构成的对保留在阶梯区域402中，并且在阵列区域401中形成的接合绝缘层具有大致相同的厚度，例如
注意，在图4A-图4D的示例中，阶梯区域401中的顶部牺牲层和阵列区域402中的保护层427用作CMP工艺的CMP停止层。保护层427可以保护接合绝缘层免受CMP工艺，因此接合绝缘层在阵列区域401中可以具有相对均匀的厚度。
图5A-图5D示出了根据本公开的实施例的在制造期间的半导体器件500的截面图。半导体器件500包括阵列区域501和阶梯区域502。图5A-图5D示出了S220的详细示例，制造步骤用于在阵列区域501中形成接合绝缘层，并且在阶梯区域502中形成与接合绝缘层大致相同的厚度的牺牲层和绝缘层的中部堆叠层。可以进一步处理半导体器件500以形成半导体器件100。在一些示例中，绝缘层由诸如二氧化硅等的(一种或多种)绝缘材料制成，并且牺牲层由氮化硅制成。
图5A示出了在沉积牺牲层和绝缘层的下部堆叠层521以及牺牲层和绝缘层的附加堆叠层564之后的半导体器件500的截面图。
在一些示例中，用于下部堆叠层521的牺牲层和绝缘层交替地堆叠在衬底503上。然后，附加的(例如，两个)由牺牲层和绝缘层构成的对交替地堆叠在下部堆叠层521上。
此外，从阵列区域501去除附加的由牺牲层和绝缘层构成的对。在示例中，可以使用光刻技术来覆盖阶梯区域并暴露阵列区域，并且然后可以使用合适的蚀刻工艺从暴露的阵列区域501去除两个由绝缘层和牺牲层构成的对。
图5B示出了在从阵列区域501去除两个由绝缘层和牺牲层构成的对之后的半导体器件500的截面图。
此外，可以在阶梯区域和阵列区域两者上沉积接合绝缘层524(例如，二氧化硅)。在示例中，接合绝缘层524可以具有约
的厚度。
图5C示出了在沉积接合绝缘层524之后的半导体器件500的截面图。
然后，施加回蚀刻工艺以去除接合绝缘层524的在阶梯区域中的顶部牺牲层上方的一部分。在示例中，施加光刻技术以覆盖阵列区域501并暴露阶梯区域502，并且施加蚀刻工艺以去除接合绝缘层524的在阶梯区域502中的一部分。在示例中，蚀刻工艺被适当地控制，因此阶梯区域502中的剩余接合绝缘层524与阵列区域501中的接合绝缘层524齐平。
图5D示出了在回蚀刻之后的半导体器件500的截面图。在图5D的示例中，在回蚀刻之后，阵列区域501中的接合绝缘层524具有约
的厚度。在阶梯区域502中，阶梯区域502中的剩余接合绝缘层具有约
的厚度，并且两个由绝缘层和牺牲层构成的对具有约
的厚度。因此，阵列区域501的表面与阶梯区域502的表面齐平。例如可以根据S230进一步处理半导体器件500以形成沟道结构的下部部分和接合结构。
在图5A-图5D的示例中，使用了回蚀刻工艺，并且不需要CMP。
图6A-图6E示出了根据本公开的实施例的在制造期间的半导体器件600的截面图。半导体器件600包括阵列区域601和阶梯区域602。图6A-图6E示出了S220的详细示例，制造步骤用于在阵列区域601中形成接合绝缘层，并且在阶梯区域602中形成与接合绝缘层大致相同的厚度的牺牲层和绝缘层的中部堆叠层。可以进一步处理半导体器件600以形成半导体器件100。在一些示例中，绝缘层由诸如二氧化硅等的(一种或多种)绝缘材料制成，并且牺牲层由氮化硅制成。
图6A示出了在沉积牺牲层和绝缘层的下部堆叠层621以及牺牲层和绝缘层的附加堆叠层664之后的半导体器件600的截面图。
在一些示例中，用于下部堆叠层621的牺牲层和绝缘层交替地堆叠在衬底603上。然后，附加的(例如，两个)由牺牲层和绝缘层构成的对交替地堆叠在下部堆叠层621上。
此外，从阵列区域601去除附加的由牺牲层和绝缘层构成的对。在示例中，可以使用光刻技术来覆盖阶梯区域并暴露阵列区域，并且然后可以使用合适的蚀刻工艺从暴露的阵列区域601去除两个由绝缘层和牺牲层构成的对。
图6B示出了在从阵列区域601去除两个由绝缘层和牺牲层构成的对之后的半导体器件600的截面图。注意，牺牲层和绝缘层的附加堆叠层664(例如，两个由绝缘层和牺牲层构成的对)仍然在阶梯区域602中。
此外，可以在阶梯区域和阵列区域两者上沉积接合绝缘层624(例如，二氧化硅)。在示例中，接合绝缘层624可以具有比最终厚度更高的厚度。例如，优选的最终厚度为约
并且在该阶段处沉积的接合绝缘层624具有约
的厚度。
图6C示出了在沉积接合绝缘层624之后的半导体器件600的截面图。
然后，施加蚀刻工艺以去除接合绝缘层624的在阶梯区域602中的顶部牺牲层上方的一部分。在示例中，施加光刻技术来覆盖阵列区域601并暴露阶梯区域602，并且施加蚀刻工艺以去除接合绝缘层624的在阶梯区域602中的一部分。
图6D示出了在蚀刻工艺之后的半导体器件600的截面图。在图6D的示例中，在蚀刻工艺之后，阵列区域601中的接合绝缘层624具有约
的厚度。在阶梯区域602中，阶梯区域602中的剩余接合绝缘层可以具有约
的厚度，并且两个由绝缘层和牺牲层构成的对具有约
的厚度。
此外，可以执行合适的CMP工艺以使阵列区域601中的接合绝缘层624与阶梯区域602中的接合绝缘层624齐平。例如，在CMP工艺之后，阵列区域601中的接合绝缘层624为约
图6E示出了在CMP工艺之后的半导体器件600的截面图。在图6E的示例中，在CMP工艺之后，阵列区域601中的接合绝缘层624具有约
的厚度。在阶梯区域602中，阶梯区域602中的剩余接合绝缘层具有约
的厚度，并且两个由绝缘层和牺牲层构成的对具有约
的厚度。因此，阵列区域601的表面与阶梯区域602的表面齐平。例如可以根据S230进一步处理半导体器件600以形成沟道结构的下部部分和接合结构。
注意，在一些实施例中，在阶梯区域中，牺牲层和绝缘层的上部堆叠层直接堆叠在牺牲层和绝缘层的下部堆叠层上。
图7示出了概述根据本公开的一些实施例的用于形成半导体器件(例如，半导体器件100)的工艺700的另一流程图。图8A-图8C示出了根据本公开的一些实施例的在制造期间的半导体器件800的截面图。工艺开始于S701，并且进行到S710。
在S710处，在阵列区域和阶梯区域中形成牺牲层和绝缘层的下部堆叠层。类似于S210，用于下部堆叠层的牺牲层和绝缘层交替地堆叠在衬底上。在一些示例中，绝缘层由诸如二氧化硅等的(一种或多种)绝缘材料制成，并且牺牲层由氮化硅制成。
在S720处，在阵列区域和阶梯区域中形成接合绝缘层。
在S730处，在阵列区域中形成沟道结构的下部部分和接合结构。
在示例中，适当地执行平坦化工艺以获得相对平坦的表面。然后，使用光刻技术在光刻胶和/或硬掩模层中定义沟道孔的图案，并且使用蚀刻技术将图案转移到接合绝缘层以及牺牲层和绝缘层的下部堆叠层中。因此，在阵列区域中的牺牲层和绝缘层的下部堆叠层和接合绝缘层中形成下部沟道孔。
然后，在下部沟道孔中形成沟道结构的下部部分。注意，可以使用任何合适的沟道结构技术。在一些实施例中，可以使用选择性外延生长(SEG)技术形成沟道结构的源极端子，因此沟道结构的下部部分相应地形成为与SEG技术兼容。在一些实施例中，可以使用侧壁SEG(SWS)技术形成沟道结构的源极端子，并且沟道结构的下部部分可以被形成为与SWS技术兼容。在与SWS技术兼容的示例中，在用于沟道结构的下部部分的下部沟道孔的侧壁上形成阻隔绝缘层(例如，二氧化硅)，并且然后从侧壁顺序地堆叠电荷储存层(例如，氮化硅)、隧穿绝缘层、半导体层、和绝缘层。
此外，在示例中，对于每个沟道结构，接合绝缘层中的开口扩大为大于下部沟道孔，并且该开口可以暴露半导体层(也被称为下部沟道层)的在沟道结构的下部部分中的顶部部分。然后，在接合绝缘层的开口中设置诸如半导体层的接合材料以形成接合结构，该接合结构与沟道结构的下部部分中的下部沟道层连接。
注意，在一些实施例中，下部沟道孔最初填充有牺牲沟道结构。牺牲沟道结构将同时被真实的沟道结构替换以形成沟道结构的上部部分。
图8A示出了在阵列区域中形成沟道结构的下部部分和接合结构之后的半导体器件800的截面图。
如图8A所示，牺牲层和绝缘层的下部堆叠层821交替地堆叠在衬底803上。然后，接合绝缘层825堆叠在下部堆叠层821上。
然后，在阵列区域801中的下部堆叠层821中形成沟道结构的下部部分。在示例中，在接合绝缘层825和下部堆叠层821中形成用于下部沟道孔的开口。然后，在下部沟道孔中形成沟道结构的下部部分830。沟道结构的下部部分830包括阻隔绝缘层831、电荷储存层832、隧穿绝缘层833、半导体层834、和绝缘层835。注意，尽管在图8A所示的示例中，下部部分830与SWS技术兼容，但是图8A可以被修改为与其他技术(例如SEG技术)兼容。
还应注意，在一些示例中，下部部分830包括牺牲沟道结构(例如，牺牲多晶硅结构)，并且可以通过随后的工艺(例如，用于形成沟道结构的上部部分的工艺)将牺牲沟道结构替换为真实的沟道结构。
此外，在示例中，接合绝缘层中的开口被扩大，并且半导体层834(也被称为下部沟道层)的顶部部分被暴露。然后，在接合绝缘层的开口中设置诸如半导体层的接合材料以形成接合结构840，接合结构840与沟道结构的下部部分830中的下部沟道层834连接。
在S735处，从阶梯区域去除接合绝缘层。
在示例中，可以使用光刻技术来覆盖阵列区域801并暴露阶梯区域802，并且然后可以使用合适的蚀刻工艺从暴露的阶梯区域802去除接合绝缘层。
图8B示出了在从阶梯区域802去除接合绝缘层825之后的半导体器件的截面图。
在S740处，在阵列区域和阶梯区域中形成牺牲层和绝缘层的上部堆叠层。在一些示例中，执行合适的平坦化工艺，并且然后交替地堆叠用于上部堆叠层的牺牲层和绝缘层。
图8C示出了具有用于沉积上部堆叠层826的牺牲层和绝缘层的半导体器件的截面图。注意，为了便于说明，示出了用于上部堆叠层826的四个由牺牲层和绝缘层构成的对。然而，上部堆叠层826可以包括任何合适的由牺牲层和绝缘层构成的对。注意，在阶梯区域802中，牺牲层(在下部堆叠层821和上部堆叠层826两者中)的厚度和绝缘层(在下部堆叠层821和上部堆叠层826两者中)的厚度相对一致。例如，在阶梯区域802中，牺牲层(在下部堆叠层821和上部堆叠层826两者中)在工艺变化内具有相同的厚度，并且绝缘层(在下部堆叠层821和上部堆叠层826两者中)在工艺变化内具有相同的厚度。
在S750处，在阵列区域中形成沟道结构的上部部分。在示例中，光刻技术用于定义光刻胶和/或硬掩模层中的沟道孔的图案，并且蚀刻技术用于将图案转移到牺牲层和绝缘层的上部堆叠层中。因此，在阵列区域中的牺牲层和绝缘层的上部堆叠层中形成沟道孔。沟道孔暴露接合结构，例如840。
然后，在沟道孔中形成沟道结构的上部部分。在示例中，在用于沟道结构的上部部分的沟道孔的侧壁上形成阻隔绝缘层(例如，二氧化硅)，并且然后从侧壁顺序地堆叠电荷储存层(例如，氮化硅)和隧穿绝缘层。
在堆叠半导体层之前，可以蚀刻沟道孔的底部以暴露接合结构840。然后，设置半导体层，并且半导体层可以连接到接合层。然后，接合层连接沟道结构的上部部分中的半导体层与沟道结构的下部部分中的半导体层。
在S760处，在阶梯区域中形成台阶。在一些实施例中，使用蚀刻修整工艺和刻蚀工艺形成台阶。S760中的蚀刻修整工艺和刻蚀工艺可以与S260中的蚀刻修整工艺和刻蚀工艺相同。上面已经提供了描述，并且为了清楚的目的，这里将省略该描述。
根据本公开的一些方面，阶梯区域中的牺牲层的厚度和绝缘层的厚度相对一致，因此可以以减小的蚀刻负载效应执行刻蚀工艺，并且可以实现更好的台阶轮廓以在一些示例中促进另外的触点工艺。
在S770处，可以对半导体器件执行(一个或多个)另外的工艺。S770中的另外的工艺可以与S270中的另外的工艺相同。上面已经提供了描述，并且为了清楚的目的，这里将省略该描述。
前述内容概述了几个实施例的特征，使得本领域中的技术人员可以更好地理解本公开的方面。本领域中的技术人员应该理解，他们可以容易地将本公开用作设计或修改其他工艺和结构的基础，以用于执行与本文介绍的实施例相同的目的和/或实现相同的优点。本领域中的技术人员还应该认识到，这样的等同构造不脱离本公开的精神和范围，并且在不脱离本公开的精神和范围的情况下，本文中可以对它们进行各种改变、替换和变更。
Claims (40)
1.一种半导体器件，包括：
衬底，所述衬底具有沿平行于所述衬底的主表面的第一方向的第一区域和第二区域；
存储堆叠层，所述存储堆叠层包括沿垂直于所述衬底的所述主表面的第二方向的交替的栅极层和绝缘层的第一堆叠层以及交替的栅极层和绝缘层的第二堆叠层；以及
接合绝缘层以及交替的栅极层和绝缘层的第三堆叠层，所述接合绝缘层在所述第二区域中，所述交替的栅极层和绝缘层的第三堆叠层在所述第一区域中在所述交替的栅极层和绝缘层的第一堆叠层与所述交替的栅极层和绝缘层的第二堆叠层之间。
2.根据权利要求1所述的半导体器件，其中：
所述接合绝缘层沿所述第一方向与所述交替的栅极层和绝缘层的第三堆叠层相邻。
3.根据权利要求1所述的半导体器件，其中：
所述交替的栅极层和绝缘层的第三堆叠层具有与所述接合绝缘层大致相同的总厚度。
4.根据权利要求1所述的半导体器件，其中：
所述交替的栅极层和绝缘层的第三堆叠层延伸到所述第二区域中；并且
所述接合绝缘层在所述第二区域中在所述交替的栅极层和绝缘层的第三堆叠层与所述交替的栅极层和绝缘层的第一堆叠层之间。
5.根据权利要求1所述的半导体器件，其中：
所述接合绝缘层的厚度至少是所述交替的栅极层和绝缘层的第一堆叠层以及所述交替的栅极层和绝缘层的第二堆叠层中的栅极层和绝缘层的总厚度。
6.根据权利要求1所述的半导体器件，其中：
在所述第一区域中，所述交替的栅极层和绝缘层的第一堆叠层以及所述交替的栅极层和绝缘层的第二堆叠层中的相应的绝缘层具有相同的绝缘层厚度。
7.根据权利要求1所述的半导体器件，其中，所述第二区域包括：
沟道结构的在所述交替的栅极层和绝缘层的第一堆叠层中的第一部分；
所述沟道结构的在所述交替的栅极层和绝缘层的第二堆叠层中的第二部分；以及
所述接合绝缘层中的接合结构，所述接合结构连接所述沟道结构的所述第一部分与所述沟道结构的所述第二部分。
8.一种用于半导体器件制造的方法，包括：
形成衬底，所述衬底具有沿平行于所述衬底的主表面的第一方向的第一区域和第二区域；
在所述第一区域和所述第二区域中形成存储堆叠层，所述存储堆叠层包括沿垂直于所述衬底的所述主表面的第二方向的交替的栅极层和绝缘层的第一堆叠层以及交替的栅极层和绝缘层的第二堆叠层；
在所述第二区域中在所述交替的栅极层和绝缘层的第一堆叠层与所述交替的栅极层和绝缘层的第二堆叠层之间形成接合绝缘层；以及
在所述第一区域中在所述交替的栅极层和绝缘层的第一堆叠层与所述交替的栅极层和绝缘层的第二堆叠层之间形成交替的栅极层和绝缘层的第三堆叠层。
9.根据权利要求8所述的方法，其中，在所述第二区域中在所述交替的栅极层和绝缘层的第一堆叠层与所述交替的栅极层和绝缘层的第二堆叠层之间形成所述接合绝缘层还包括：
交替地沉积牺牲层和绝缘层，以用于在所述第一区域和所述第二区域中形成所述交替的栅极层和绝缘层的第一堆叠层以及所述交替的栅极层和绝缘层的第三堆叠层；
从所述第二区域去除一个或多个由牺牲层和绝缘层构成的对；以及
在所述第二区域中形成所述接合绝缘层。
10.根据权利要求9所述的方法，其中，在所述第二区域中形成所述接合绝缘层还包括：
沉积绝缘材料以用于在所述第二区域和所述第一区域中形成所述接合绝缘层；以及
从所述第一区域去除所述绝缘材料。
11.根据权利要求10所述的方法，其中，所述绝缘材料的厚度大于所述接合绝缘层的厚度，并且从所述第一区域去除所述绝缘材料还包括：
对所述绝缘材料进行抛光，以停止在所述第一区域中的牺牲层上。
12.根据权利要求10所述的方法，其中，所述绝缘材料的厚度大于所述接合绝缘层的厚度，并且从所述第一区域去除所述绝缘材料还包括：
执行蚀刻工艺以减薄所述第一区域中的所述绝缘材料；以及
执行化学机械抛光(CMP)工艺，所述化学机械抛光(CMP)工艺使所述第一区域和所述第二区域中的所述绝缘材料齐平。
13.根据权利要求10所述的方法，其中，所述绝缘材料的厚度与所述接合绝缘层的厚度大致相同，并且从所述第一区域去除所述绝缘材料还包括：
在所述第一区域和所述第二区域中的所述绝缘材料上沉积保护层；以及
对所述绝缘材料进行抛光，以停止在所述第二区域中的所述保护层上。
14.根据权利要求13所述的方法，其中，所述绝缘材料包括二氧化硅，并且所述保护层包括氮化硅。
15.根据权利要求13所述的方法，其中，交替地沉积所述牺牲层和所述绝缘层以用于在所述第一区域和所述第二区域中形成所述交替的栅极层和绝缘层的第一堆叠层以及所述交替的栅极层和绝缘层的第三堆叠层还包括：
以比所述牺牲层中的其他牺牲层更大的厚度来沉积所述牺牲层中的最后一个牺牲层。
16.根据权利要求10所述的方法，其中，所述绝缘材料的厚度与所述接合绝缘层的厚度大致相同，并且从所述第一区域去除所述绝缘材料还包括：
形成蚀刻保护掩模，所述蚀刻保护掩模保护所述第二区域中的所述绝缘材料，并暴露所述第一区域中的所述绝缘材料；以及
基于所述蚀刻保护掩模蚀刻所述第一区域中的所述绝缘材料。
17.根据权利要求8所述的方法，还包括：
在所述第二区域中在所述交替的栅极层和绝缘层的第一堆叠层中形成沟道结构的第一部分；
在所述第二区域中在所述交替的栅极层和绝缘层的第二堆叠层中形成所述沟道结构的第二部分；以及
在所述第二区域中在所述接合绝缘层中形成接合结构，所述接合结构连接所述沟道结构的所述第一部分与所述沟道结构的所述第二部分。
18.一种用于半导体器件制造的方法，包括：
形成衬底，所述衬底具有沿平行于所述衬底的主表面的第一方向的第一区域和第二区域；
在所述第一区域和所述第二区域中形成存储堆叠层，所述存储堆叠层包括沿垂直于所述衬底的所述主表面的第二方向的交替的栅极层和绝缘层的第一堆叠层以及交替的栅极层和绝缘层的第二堆叠层，所述第二堆叠层沿所述第二方向在所述第一区域中直接堆叠在所述第一堆叠层上；以及
在所述第二区域中在所述交替的栅极层和绝缘层的第一堆叠层与所述交替的栅极层和绝缘层的第二堆叠层之间形成接合绝缘层。
19.根据权利要求18所述的方法，其中，在所述第二区域中在所述交替的栅极层和绝缘层的第一堆叠层与所述交替的栅极层和绝缘层的第二堆叠层之间形成所述接合绝缘层还包括：
在所述第一区域和所述第二区域中沉积交替的牺牲层和绝缘层的第一堆叠层，以用于形成所述交替的栅极层和绝缘层的第一堆叠层；
在所述第一区域和所述第二区域中沉积所述接合绝缘层；
从所述第一区域去除所述接合绝缘层；以及
在所述第一区域和所述第二区域中沉积交替的牺牲层和绝缘层的第二堆叠层，以用于形成所述交替的栅极层和绝缘层的第二堆叠层。
20.根据权利要求18所述的方法，还包括：
在所述第二区域中在所述交替的栅极层和绝缘层的第一堆叠层中形成沟道结构的第一部分；
在所述第二区域中在所述交替的栅极层和绝缘层的第二堆叠层中形成所述沟道结构的第二部分；以及
在所述第二区域中在所述接合绝缘层中形成接合结构，所述接合结构连接所述沟道结构的所述第一部分与所述沟道结构的所述第二部分。
21.一种半导体器件，包括：
功能层和绝缘层，所述功能层和所述绝缘层堆叠在所述半导体器件的第一区域和第二区域中；
所述第一区域，所述第一区域包括交替的栅极层和第一绝缘层的堆叠层，所述交替的栅极层和第一绝缘层的堆叠层中的所述第一绝缘层具有第一厚度，所述交替的栅极层和第一绝缘层的堆叠层包括交替的栅极层和第一绝缘层的第一子堆叠层以及交替的栅极层和第一绝缘层的第二子堆叠层；以及
所述第二区域，所述第二区域包括所述交替的栅极层和第一绝缘层的第一子堆叠层、所述交替的栅极层和第一绝缘层的第二子堆叠层、以及在所述交替的栅极层和第一绝缘层的第一子堆叠层与所述交替的栅极层和第一绝缘层的第二子堆叠层之间的第二绝缘层，所述第二绝缘层具有大于所述第一厚度的第二厚度。
22.根据权利要求21所述的半导体器件，其中，所述第一区域中的所述交替的栅极层和第一绝缘层的堆叠层包括：
交替的栅极层和第一绝缘层的第三子堆叠层，所述交替的栅极层和第一绝缘层的第三子堆叠层在第一区域中形成在所述交替的栅极层和第一绝缘层的第一子堆叠层与所述交替的栅极层和第一绝缘层的第二子堆叠层之间。
23.根据权利要求22所述的半导体器件，其中：
所述交替的栅极层和第一绝缘层的第三子堆叠层的总厚度与所述第二厚度大致相同。
24.根据权利要求21所述的半导体器件，其中：
所述交替的栅极层和第一绝缘层的第二子堆叠层在所述第一区域中直接堆叠在所述交替的栅极层和第一绝缘层的第一子堆叠层上。
25.根据权利要求21所述的半导体器件，其中：
所述第二绝缘层的所述第二厚度至少是所述交替的栅极层和第一绝缘层的堆叠层中的栅极层和第一绝缘层的总厚度。
26.根据权利要求21所述的半导体器件，其中，所述交替的栅极层和第一绝缘层的堆叠层被配置为在所述第一区域中具有阶梯形式。
27.根据权利要求21所述的半导体器件，其中，所述第二绝缘层至少被排除在所述第一区域的一部分之外。
28.根据权利要求21所述的半导体器件，还包括：
沟道结构的在所述第二区域中的所述交替的栅极层和第一绝缘层的第一子堆叠层中的第一部分；
所述沟道结构的在所述第二区域中的所述交替的栅极层和第一绝缘层的第二子堆叠层中的第二部分；以及
所述第二绝缘层中的接合结构，所述接合结构连接所述沟道结构的所述第一部分与所述沟道结构的所述第二部分。
29.一种用于半导体器件制造的方法，包括：
在半导体器件的第一区域中形成交替的栅极层和第一绝缘层的堆叠层，所述交替的栅极层和第一绝缘层的堆叠层中的所述第一绝缘层在所述第一区域中具有第一厚度，所述交替的栅极层和第一绝缘层的堆叠层包括交替的栅极层和第一绝缘层的第一子堆叠层以及交替的栅极层和第一绝缘层的第二子堆叠层；以及
在所述半导体器件的第二区域中在所述交替的栅极层和第一绝缘层的第一子堆叠层与所述交替的栅极层和第一绝缘层的第二子堆叠层之间形成第二绝缘层，所述第二绝缘层具有大于所述第一厚度的第二厚度。
30.根据权利要求29所述的方法，还包括：
在所述第一区域中在所述交替的栅极层和第一绝缘层的第一子堆叠层与所述交替的栅极层和第一绝缘层的第二子堆叠层之间形成交替的栅极层和第一绝缘层的第三子堆叠层。
31.根据权利要求30所述的方法，其中，在所述半导体器件的所述第二区域中在所述交替的栅极层和第一绝缘层的第一子堆叠层与所述交替的栅极层和第一绝缘层的第二子堆叠层之间形成所述第二绝缘层还包括：
交替地沉积牺牲层和绝缘层以用于在所述半导体器件的衬底上形成所述交替的栅极层和第一绝缘层的第一子堆叠层和所述交替的栅极层和第一绝缘层的第三子堆叠层；
从所述第二区域去除一个或多个由牺牲层和绝缘层构成的对；以及
在所述第二区域中形成所述第二绝缘层。
32.根据权利要求31所述的方法，其中，在所述第二区域中形成所述第二绝缘层还包括：
沉积绝缘材料以用于在所述第一区域和所述第二区域中形成所述第二绝缘层；以及
从所述第一区域去除所述绝缘材料。
33.根据权利要求32所述的方法，其中，所述绝缘材料的厚度大于所述第二绝缘层的所述第二厚度，并且从所述第一区域去除所述绝缘材料还包括：
对所述绝缘材料进行抛光，以停止在所述第一区域中的牺牲层上。
34.根据权利要求32所述的方法，其中，所述绝缘材料的厚度大于所述第二绝缘层的所述第二厚度，并且从所述第一区域去除所述绝缘材料还包括：
执行基于光刻的蚀刻工艺以从所述第一区域去除所述绝缘材料；以及
执行化学机械抛光(CMP)工艺，所述化学机械抛光(CMP)工艺使所述第一区域中的所述绝缘材料与所述第二区域的顶表面齐平。
35.根据权利要求32所述的方法，其中，所述绝缘材料的厚度与所述第二绝缘层的所述第二厚度大致相同，并且从所述第一区域去除所述绝缘材料还包括：
在所述第一区域和所述第二区域中的所述绝缘材料上沉积保护层；以及
对所述第一区域中的所述绝缘材料进行抛光，以停止在所述第二区域中的所述保护层上。
36.根据权利要求35所述的方法，其中，所述绝缘材料包括二氧化硅，并且所述保护层包括氮化硅。
37.根据权利要求35所述的方法，其中，交替地沉积所述牺牲层和所述第一绝缘层以用于在所述半导体器件的所述衬底上形成所述交替的栅极层和第一绝缘层的第一子堆叠层以及所述交替的栅极层和第一绝缘层的第三子堆叠层还包括：
以比所述牺牲层中的其他牺牲层更大的厚度来沉积所述牺牲层中的最后一个牺牲层。
38.根据权利要求32所述的方法，其中，所述绝缘材料的厚度是所述第二厚度，并且从所述第一区域去除所述绝缘材料还包括：
形成蚀刻保护掩模，所述蚀刻保护掩模保护所述第二区域中的所述绝缘材料，并暴露所述第一区域中的所述绝缘材料；以及
基于所述蚀刻保护掩模蚀刻所述第一区域中的所述绝缘材料。
39.根据权利要求29所述的方法，其中，在所述半导体器件的所述第一区域中形成所述交替的栅极层和第一绝缘层的堆叠层还包括：
在所述第一区域中形成相邻地堆叠到所述交替的栅极层和第一绝缘层的第一子堆叠层上的所述交替的栅极层和第一绝缘层的第二子堆叠层。
40.根据权利要求39所述的方法，其中，在所述半导体器件的所述第二区域中在所述交替的栅极层和第一绝缘层的第一子堆叠层与所述交替的栅极层和第一绝缘层的第二子堆叠层之间形成所述第二绝缘层还包括：
在所述第一区域和所述第二区域中沉积交替的牺牲层和第一绝缘层的第一子堆叠层，以用于形成所述交替的栅极层和第一绝缘层的第一子堆叠层；
在所述第一区域和所述第二区域中沉积所述第二绝缘层；
从所述第一区域去除所述第二绝缘层；以及
在所述第一区域和所述第二区域中沉积交替的牺牲层和第一绝缘层的第二子堆叠层，以用于形成所述交替的栅极层和第一绝缘层的第二子堆叠层。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2021/072100 WO2022151338A1 (en) | 2021-01-15 | 2021-01-15 | Vertical memory devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112840454A true CN112840454A (zh) | 2021-05-25 |
Family
ID=75929852
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202180000268.3A Pending CN112840454A (zh) | 2021-01-15 | 2021-01-15 | 垂直存储器件 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US12048153B2 (zh) |
| CN (1) | CN112840454A (zh) |
| TW (1) | TWI773160B (zh) |
| WO (1) | WO2022151338A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI830427B (zh) * | 2022-10-11 | 2024-01-21 | 旺宏電子股份有限公司 | 記憶體元件及其製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180145029A1 (en) * | 2016-04-11 | 2018-05-24 | Micron Technology, Inc. | Methods of forming semiconductor device structures including staircase structures |
| CN110088906A (zh) * | 2019-03-18 | 2019-08-02 | 长江存储科技有限责任公司 | 三维存储器件中的高k电介质层及其形成方法 |
| CN110931457A (zh) * | 2018-09-19 | 2020-03-27 | 三星电子株式会社 | 包括多堆叠结构的半导体器件 |
| US20200235090A1 (en) * | 2019-01-18 | 2020-07-23 | Sandisk Technologies Llc | Three-dimensional memory device containing bond pad-based power supply network for a source line and methods of making the same |
| CN112086464A (zh) * | 2019-06-14 | 2020-12-15 | 三星电子株式会社 | 半导体装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101807250B1 (ko) * | 2011-07-11 | 2017-12-11 | 삼성전자주식회사 | 3차원 반도체 장치의 제조 방법 |
| KR102650539B1 (ko) * | 2016-09-23 | 2024-03-27 | 삼성전자주식회사 | 3차원 반도체 장치의 제조 방법 |
| JP2021192396A (ja) * | 2018-09-14 | 2021-12-16 | キオクシア株式会社 | 集積回路装置及び集積回路装置の製造方法 |
| KR102638740B1 (ko) * | 2018-12-12 | 2024-02-22 | 삼성전자주식회사 | 3차원 반도체 메모리 소자 |
| CN109768050B (zh) * | 2018-12-18 | 2020-11-17 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
| JP2020126943A (ja) * | 2019-02-05 | 2020-08-20 | キオクシア株式会社 | 半導体記憶装置 |
| EP3909069A4 (en) * | 2019-06-28 | 2022-06-01 | Yangtze Memory Technologies Co., Ltd. | METHOD OF SEMICONDUCTOR DEVICE MANUFACTURE |
| CN111244095B (zh) * | 2020-03-25 | 2023-06-30 | 长江存储科技有限责任公司 | 三维存储器及其制备方法 |
-
2021
- 2021-01-15 WO PCT/CN2021/072100 patent/WO2022151338A1/en active Application Filing
- 2021-01-15 CN CN202180000268.3A patent/CN112840454A/zh active Pending
- 2021-03-02 TW TW110107245A patent/TWI773160B/zh active
- 2021-03-26 US US17/213,448 patent/US12048153B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20180145029A1 (en) * | 2016-04-11 | 2018-05-24 | Micron Technology, Inc. | Methods of forming semiconductor device structures including staircase structures |
| CN110931457A (zh) * | 2018-09-19 | 2020-03-27 | 三星电子株式会社 | 包括多堆叠结构的半导体器件 |
| US20200235090A1 (en) * | 2019-01-18 | 2020-07-23 | Sandisk Technologies Llc | Three-dimensional memory device containing bond pad-based power supply network for a source line and methods of making the same |
| CN110088906A (zh) * | 2019-03-18 | 2019-08-02 | 长江存储科技有限责任公司 | 三维存储器件中的高k电介质层及其形成方法 |
| CN112086464A (zh) * | 2019-06-14 | 2020-12-15 | 三星电子株式会社 | 半导体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20220231043A1 (en) | 2022-07-21 |
| US12048153B2 (en) | 2024-07-23 |
| WO2022151338A1 (en) | 2022-07-21 |
| TW202230724A (zh) | 2022-08-01 |
| TWI773160B (zh) | 2022-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102593797B1 (ko) | 접합된 3차원 메모리 디바이스 및 캐리어 기판을 소스 층으로 대체함으로써 이를 제조하는 방법 | |
| CN107771356B (zh) | 具有外围晶体管的外延半导体基座的三维存储器器件 | |
| EP3963631B1 (en) | Vertical memory devices | |
| US11672115B2 (en) | Methods of semiconductor device fabrication | |
| US11864388B2 (en) | Vertical memory devices | |
| US11133324B2 (en) | Vertical memory devices | |
| US11081408B2 (en) | Methods for wafer warpage control | |
| US11696444B2 (en) | Semiconductor device and method of fabrication thereof | |
| WO2022151338A1 (en) | Vertical memory devices | |
| WO2022116149A1 (en) | Semiconductor device fabrication | |
| KR20230142802A (ko) | 반도체 디바이스를 형성하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |