TWI773160B - 半導體元件及用於半導體元件製造的方法 - Google Patents

半導體元件及用於半導體元件製造的方法 Download PDF

Info

Publication number
TWI773160B
TWI773160B TW110107245A TW110107245A TWI773160B TW I773160 B TWI773160 B TW I773160B TW 110107245 A TW110107245 A TW 110107245A TW 110107245 A TW110107245 A TW 110107245A TW I773160 B TWI773160 B TW I773160B
Authority
TW
Taiwan
Prior art keywords
layers
insulating
layer
region
stack
Prior art date
Application number
TW110107245A
Other languages
English (en)
Other versions
TW202230724A (zh
Inventor
張強威
耿靜靜
袁彬
王香凝
左晨
楊竹
程黎明
郭振
Original Assignee
大陸商長江存儲科技有限責任公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商長江存儲科技有限責任公司 filed Critical 大陸商長江存儲科技有限責任公司
Application granted granted Critical
Publication of TWI773160B publication Critical patent/TWI773160B/zh
Publication of TW202230724A publication Critical patent/TW202230724A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本公開提供了半導體元件。半導體元件包括基底，基底具有沿平行於基底的主表面的第一方向的第一區域和第二區域。然後，半導體元件包括存儲堆疊層，存儲堆疊層包括沿垂直於基底的主表面的第二方向的交替的閘極層和絕緣層的第一堆疊層以及交替的閘極層和絕緣層的第二堆疊層。此外，半導體元件包括第二區域中的接合絕緣層，以及包括在第一區域中在交替的閘極層和絕緣層的第一堆疊層與交替的閘極層和絕緣體的第二堆疊層之間的交替的閘極層和絕緣層的第三堆疊層。

Description

半導體元件及用於半導體元件製造的方法
本申請描述了與半導體記憶體元件和用於形成半導體記憶體元件的製造製程有關的實施例。
半導體製造商開發了垂直元件技術，例如三維(3D)NAND快閃記憶體存儲技術等，以實現較高的資料儲存密度而不需要較小的儲存單元。在一些示例中，3D NAND記憶體元件包括陣列區域和階梯區域。陣列區域包括交替的閘極層和絕緣層的堆疊層。交替的閘極層和絕緣層的堆疊層用於形成垂直堆疊成儲存單元串的儲存單元。階梯區域包括臺階形式的相應的閘極層，以有助於形成通往相應的閘極層的觸點。觸點用於將驅動電路連接到相應的閘極層以用於控制堆疊儲存單元。
本公開的方面提供了半導體元件。例如，半導體元件包括基底，該基底具有沿平行於基底的主表面的第一方向的第一區域和第二區域。然後，半導體元件包括存儲堆疊層，該存儲堆疊層包括沿垂直於基底的主表面的第二方向的交替的閘極層和絕緣層的第一堆疊層以及交替的閘極層和絕緣層的第二堆 疊層。此外，半導體元件包括在第二區域中的接合絕緣層以及在第一區域中在交替的閘極層和絕緣層的第一堆疊層與交替的閘極層和絕緣層的第二堆疊層之間的交替的閘極層和絕緣層的第三堆疊層。
在一些實施例中，接合絕緣層沿第一方向與交替的閘極層和絕緣層的第三堆疊層相鄰。在一些示例中，交替的閘極層和絕緣層的第三堆疊層具有與接合絕緣層大致相同的總厚度。
在一些實施例中，交替的閘極層和絕緣層的第三堆疊層延伸到第二區域中，並且接合絕緣層在第二區域中在交替的閘極層和絕緣層的第三堆疊層與交替的閘極層和絕緣層的第一堆疊層之間。
在一些示例中，接合絕緣層的厚度約為一個或複數個由閘極層和絕緣層構成的配對的總厚度。
根據本公開的方面，在第一區域中，交替的閘極層和絕緣層的第一堆疊層中的絕緣層以及交替的閘極層和絕緣層的第二堆疊層中的絕緣層具有相同的絕緣層厚度。
在一些示例中，第二區域包括：通道結構的在交替的閘極層和絕緣層的第一堆疊層中的第一部分；通道結構的在交替的閘極層和絕緣層的第二堆疊層中的第二部分；以及接合絕緣層中的接合結構，接合結構連接通道結構的第一部分與通道結構的第二部分。
本公開的方面提供了用於半導體元件製造的方法。在一些實施例中，用於半導體元件製造的方法包括：形成基底，該基底具有沿平行於基底的主表面的第一方向的第一區域和第二區域；以及在第一區域和第二區域中形成存儲堆疊層，該存儲堆疊層包括沿垂直於基底的主表面的第二方向的交替的閘極層和絕緣層的第一堆疊層以及交替的閘極層和絕緣層的第二堆疊層。此外，該方法包括：在第二區域中在交替的閘極層和絕緣層的第一堆疊層與交替的閘 極層和絕緣層的第二堆疊層之間形成接合絕緣層；以及在第一區域中在交替的閘極層和絕緣層的第一堆疊層與交替的閘極層和絕緣層的第二堆疊層之間形成交替的閘極層和絕緣層的第三堆疊層。
在一些實施例中，為了在第二區域中在交替的閘極層和絕緣層的第一堆疊層與交替的閘極層和絕緣層的第二堆疊層之間形成接合絕緣層，該方法包括：交替地沉積犧牲層和絕緣層，以用於在第一區域和第二區域中形成交替的閘極層和絕緣層的第一堆疊層和第三堆疊層；從第二區域去除一個或複數個由犧牲層和絕緣層構成的配對；以及在第二區域中形成接合絕緣層。
為了在第二區域中形成接合絕緣層，該方法包括：沉積絕緣材料以用於在第二區域和第一區域中形成接合絕緣層；以及從第一區域去除絕緣材料。
在一些實施例中，絕緣材料的厚度大於接合絕緣層的厚度。在示例中，為了從第一區域去除絕緣材料，該方法包括對絕緣材料進行研磨以停止在第一區域中的犧牲層上。在另一個示例中，為了從第一區域去除絕緣材料，該方法包括：執行基於微影的蝕刻製程以減薄第一區域中的絕緣材料；以及執行使第一區域和第二區域中的絕緣材料齊平的化學機械研磨(CMP)製程。
在一些實施例中，絕緣材料的厚度與接合絕緣層大致相同。在示例中，為了從第一區域去除絕緣材料，該方法包括：在第一區域和第二區域中的絕緣材料上沉積保護層；以及對絕緣材料進行研磨以停止在第二區域中的保護層上。在另一個示例中，為了從第一區域去除絕緣材料，該方法包括：形成蝕刻保護遮罩，該蝕刻保護遮罩保護第二區域中的絕緣材料，並暴露第一區域中的絕緣材料；以及基於蝕刻保護遮罩蝕刻第一區域中的絕緣材料。
在一些示例中，絕緣材料包括二氧化矽，並且保護層包括氮化矽。
在一些示例中，為了交替地沉積犧牲層和絕緣層以用於在第一區域和第二區域中形成交替的閘極層和絕緣層的第一堆疊層和第三堆疊層，該方法 包括以比犧牲層中的其他犧牲層更大的厚度來沉積犧牲層中的最後一個犧牲層。
根據本公開的方面，該方法還包括：在第二區域中形成通道結構的在交替的閘極層和絕緣層的第一堆疊層中的第一部分；在第二區域中形成通道結構的在交替的閘極層和絕緣層的第二堆疊層中的第二部分；以及在第二區域中在接合絕緣層中形成接合結構，該接合結構連接通道結構的第一部分與通道結構的第二部分。
在一些實施例中，用於半導體元件製造的方法可以包括：形成基底，該沉底具有沿平行於基底的主表面的第一方向的第一區域和第二區域；在第一區域和第二區域中形成存儲堆疊層，該存儲堆疊層包括沿垂直於基底的主表面的第二方向的交替的閘極層和絕緣層的第一堆疊層以及交替的閘極層和絕緣層的第二堆疊層。第二堆疊層沿第一區域中的第二方向直接堆疊在第一堆疊層上。然後，該方法包括在第二區域中在交替的閘極層和絕緣層的第一堆疊層與交替的閘極層和絕緣層的第二堆疊層之間形成接合絕緣層。
在實施例中，為了在第二區域中在交替的閘極層和絕緣層的第一堆疊層與交替的閘極層和絕緣層的第二堆疊層之間形成接合絕緣層，該方法包括：在第一區域和第二區域中沉積交替的犧牲層和絕緣層的第一堆疊層，以用於形成交替的閘極層和絕緣層的第一堆疊層；在第一區域和第二區域中沉積接合絕緣層；從第一區域去除接合絕緣層；以及在第一區域和第二區域中沉積交替的犧牲層和絕緣層的第二堆疊層以用於形成交替的閘極層和絕緣層的第二堆疊層。
本公開的方面提供了另一種半導體元件。該半導體元件包括堆疊在半導體元件的第一區域和第二區域中的功能層和絕緣層。第一區域包括交替的閘極層和第一絕緣層的堆疊層。交替的閘極層和第一絕緣層的堆疊層中的第一 絕緣層具有第一厚度。交替的閘極層和第一絕緣層的堆疊層包括交替的閘極層和第一絕緣層的第一子堆疊層以及交替的閘極層和第一絕緣層的第二子堆疊層。第二區域包括交替的閘極層和第一絕緣層的第一子堆疊層、交替的閘極層和第一絕緣層的第二子堆疊層、以及在交替的閘極層和第一絕緣層的第一子堆疊層與交替的閘極層和第一絕緣層的第二子堆疊層之間的第二絕緣層。第二絕緣層具有大於第一厚度的第二厚度。
在一些實施例中，第一區域中的交替的閘極層和第一絕緣層的堆疊層包括交替的閘極層和第一絕緣層的第三子堆疊層，該交替的閘極層和第一絕緣層的第三子堆疊層在第一區域中形成在交替的閘極層和第一絕緣層的第一子堆疊層和交替的閘極層和第一絕緣層的第二子堆疊層之間。
在實施例中，交替的閘極層和第一絕緣層的第三子堆疊層的總厚度與第二厚度大致相同。
在一些實施例中，交替的閘極層和第一絕緣層的第二子堆疊層在第一區域中相鄰地堆疊到交替的閘極層和第一絕緣層的第一子堆疊層上。
在一些示例中，第二絕緣層的第二厚度至少是交替的閘極層和第一絕緣層的堆疊層中的閘極層和第一絕緣層的總厚度。
根據本公開的方面，交替的閘極層和第一絕緣層的堆疊層被配置為在第一區域中具有階梯形式。在示例中，第二絕緣層至少被排除在第一區域的一部分之外。
在一些示例中，半導體元件包括：通道結構的在第二區域中的交替的閘極層和第一絕緣層的第一子堆疊層中的第一部分；通道結構的在第二區域中的交替的閘極層和第一絕緣層的第二子堆疊層中的第二部分；以及第二絕緣層中的接合結構，該接合結構連接通道結構的第一部分與通道結構的第二部分。
本公開的方面提供了用於半導體元件製造的另一種方法。該方法包 括在半導體元件的第一區域中形成交替的閘極層和第一絕緣層的堆疊層。交替的閘極層和第一絕緣層的堆疊層中的第一絕緣層在第一區域中具有第一厚度。交替的閘極層和第一絕緣層的堆疊層包括交替的閘極層和第一絕緣層的第一子堆疊層以及交替的閘極層和第一絕緣層的第二子堆疊層。該方法包括在半導體元件的第二區域中在交替的閘極層和第一絕緣層的第一子堆疊層與交替的閘極層和第一絕緣層的第二子堆疊層之間形成第二絕緣層。第二絕緣層具有大於第一厚度的第二厚度。
在一些實施例中，該方法包括在第一區域中在交替的閘極層和第一絕緣層的第一子堆疊層與交替的閘極層和第一絕緣層的第二子堆疊層之間形成交替的閘極層和第一絕緣層的第三子堆疊層。
在一些實施例中，為了在半導體元件的第二區域中在交替的閘極層和第一絕緣層的第一子堆疊層與交替的閘極層和第一絕緣層的第二子堆疊層之間形成第二絕緣層，該方法包括：交替地沉積犧牲層和絕緣層以用於在半導體元件的基底上形成交替的閘極層和第一絕緣層的第一子堆疊層和第三子堆疊層；從第二區域去除一個或複數個由犧牲層和絕緣層構成的配對；以及在第二區域中形成第二絕緣層。
在一些實施例中，為了在第二區域中形成第二絕緣層，該方法包括：沉積絕緣材料以用於在第一區域和第二區域中形成第二絕緣層；以及從第一區域去除絕緣材料。
在一些實施例中，絕緣材料的厚度大於第二絕緣層的第二厚度。在示例中，為了從第一區域去除絕緣材料，該方法包括對絕緣材料進行研磨以停止在第一區域中的犧牲層上。在另一個示例中，該方法包括：執行基於微影的蝕刻製程以從第一區域去除絕緣材料；以及執行使第一區域中的絕緣材料與第二區域的頂表面齊平的化學機械研磨(CMP)製程。
在一些實施例中，絕緣材料的厚度與第二絕緣層的第二厚度大致相同。在示例中，為了從第一區域去除絕緣材料，該方法包括：在第一區域和第二區域中的絕緣材料上沉積保護層；以及對第一區域中的絕緣材料進行研磨以停止在第二區域中的保護層上。
100:半導體元件
100C:製程
101:陣列區域
102:階梯區域
103:區段
104:區段
105:區段
106:區段
107:區段
108:橋部分
110A:部分
111:通道結構
115:部分
120:堆疊層
121:下部堆疊層
122:閘極層
123:絕緣層
125:接合絕緣層
126:上部堆疊層
127:閘極層
128:絕緣層
130:下部部分
131:阻隔絕緣層
132:電荷儲存層
133:穿隧絕緣層
134:半導體層
135:絕緣層
140:接合結構
141:半導體層
150:上部部分
151:阻隔絕緣層
152:電荷儲存層
153:穿隧絕緣層
154:半導體層
155:絕緣層
160:堆疊層
165:中部堆疊層
200A:製程
300:半導體元件
301:陣列區域
302:階梯區域
303:基底
321:下部堆疊層
324:蓋層
325:蓋層
364:附加堆疊層
400:半導體元件
401:陣列區域
402:階梯區域
403:基底
421:下部堆疊層
424:接合絕緣層
427:保護層
464:附加堆疊層
500:半導體元件
501:陣列區域
502:階梯區域
503:基底
521:下部堆疊層
524:接合絕緣層
600:半導體元件
601:陣列區域
602:階梯區域
603:基底
621:下部堆疊層
624:接合絕緣層
664:附加堆疊層
700:製程
800:半導體元件
801:陣列區域
802:階梯區域
803:基底
821:下部堆疊層
825:接合絕緣層
826:上部堆疊層
830:下部部分
831:阻隔絕緣層
832:電荷儲存層
833:穿隧絕緣層
834:半導體層
835:絕緣層
840:接合結構
S101C:步驟
S110C:步驟
S120C:步驟
S199C:步驟
S201A:步驟
S210A:步驟
S220A:步驟
S230A:步驟
S240A:步驟
S250A:步驟
S260A:步驟
S270A:步驟
200B:製程
S201B:步驟
S210B:步驟
S220B:步驟
S230B:步驟
S240B:步驟
S250B:步驟
S260B:步驟
S270B:步驟
S280B:步驟
S210:步驟
S220:步驟
S230:步驟
S240:步驟
S250:步驟
S260:步驟
S270:步驟
S701:步驟
S720:步驟
S730:步驟
S735:步驟
S740:步驟
S750:步驟
S760:步驟
S770:步驟
當與圖式閱讀時，根據以下具體實施方式可以理解本公開的方面。注意，根據行業中的標準實踐，各種特徵未按比例繪製。實際上，為了討論的清楚，各種特徵的尺寸可以任意增加或減小。
圖1A至圖1B示出了根據本公開的一些實施例的半導體元件的透視圖和半導體元件的部分的放大截面圖。
圖1C示出了根據本公開的一些實施例的形成半導體元件的製程的流程圖。
圖2A示出了根據本公開的一些實施例的形成半導體元件的製程的流程圖。
圖2B示出了根據本公開的一些實施例的形成半導體元件的製程的另一個流程圖。
圖3A至圖3D示出了根據本公開的實施例的在製造期間的半導體元件的截面圖。
圖4A至圖4D示出了根據本公開的另一個實施例的在製造期間的半導體元件的截面圖。
圖5A至圖5D示出了根據本公開的另一個實施例的在製造期間的半導體元件的截面圖。
圖6A至圖6E示出了根據本公開的另一個實施例的在製造期間的半導體元件的截面圖。
圖7示出了根據本公開的一些實施例的形成半導體元件的另一種製程的流程圖。
圖8A至圖8C示出了根據本公開的另一個實施例的在製造期間的半導體元件的截面圖。
以下公開提供了用於實施所提供的主題的不同特徵的許多不同的實施例或示例。以下描述了部件和佈置的特定示例以簡化本公開。當然，這些僅是示例，並不旨在是限制性的。例如，在下面的描述中，在第二特徵之上或上形成第一特徵可以包括第一和第二特徵形成為直接接觸的實施例，並且還可以包括在第一和第二特徵之間形成附加特徵使得第一和第二特徵不直接接觸的實施例。另外，本公開可以在各個示例中重複圖式標記和/或字母。該重複是出於簡單和清楚的目的，並且其本身並不指示所討論的各種實施例和/或構造之間的關係。
此外，為了便於描述，本文中可以使用空間相對術語，例如「之下」、「下方」、「下部」、「上方」、「上部」等來描述一個元件或特徵相對於另一個(或複數個)元件或(或複數個)特徵的如圖式所示的關係。除了在圖式中描述的取向之外，空間相對術語還旨在涵蓋元件在使用或操作中的不同取向。該裝置可以以其他方式定向(旋轉90度或以其他取向)，並且本文使用的空間相對描述語可以以類似方式被相應地解釋。
通常，對於諸如3D NAND記憶體元件的三維(3D)記憶體元件，增加每個儲存單元串中的儲存單元的數量可以增加存儲密度。為了增加儲存單元串中的儲存單元的數量，增加了交替的閘極層和絕緣層的數量。在後閘極製程中，通過在形成通道結構之後用閘極層替換犧牲層來形成閘極層。在相關示例 中，為了形成通道結構，在交替的犧牲層和絕緣層的堆疊層中形成通道孔，並且然後在通道孔中形成通道結構。當交替的犧牲層和絕緣層的數量增加時，變得難以使用單一蝕刻製程來在具有實質深度的交替的犧牲層和絕緣層的堆疊層中形成通道孔。
開發了多堆疊技術以通過將通道結構的下部部分與通道結構的上部部分接合來形成通道結構。通道結構的下部部分形成在下部部分通道孔中，並且通道結構的上部部分形成在上部部分通道孔中。下部部分通道孔和上部部分通道孔可以使用單獨的蝕刻製程形成。
在使用多堆疊技術形成的半導體元件中，通道結構包括閘極層和絕緣層的下部堆疊層中的下部部分、閘極層和絕緣層的上部堆疊層中的上部部分、以及接合結構，該接合結構用於連接通道結構的下部部分中的下部通道層與通道結構的上部部分中的上部通道層。在一些示例中，接合結構形成在絕緣層中，並且在本公開中絕緣層被稱為接合絕緣層。接合絕緣層設置在閘極層和絕緣層的下部堆疊層和上部堆疊層之間。
根據本公開的一些方面，在階梯區域中，通過對交替的犧牲層和絕緣層進行圖案化的合適的蝕刻製程來形成臺階。通常，接合絕緣層具有的厚度遠大於交替的犧牲層和絕緣層中的絕緣層的厚度。在形成階梯期間，蝕刻製程可能需要在不同的臺階處蝕刻絕緣層或接合絕緣層。接合絕緣層和絕緣層之間的顯著的厚度差可能引起各種負面影響，例如蝕刻負載效應等。在示例中，深蝕刻製程(也稱為蝕刻(chop)製程)用於在階梯區域中形成臺階。深蝕刻製程可以從不同的臺階蝕刻複數個由犧牲層和絕緣層構成的配對，並改善製程效率。然而，在臺階處存在接合絕緣層可能引起深蝕刻製程在臺階處不能蝕刻複數個由犧牲層和絕緣層構成的配對。因此，在一些示例中，當在階梯區域中存在接合絕緣層時，無法施加深蝕刻製程。在另一個示例中，觸點技術依賴於在 不同的臺階上去除絕緣層或接合絕緣層。為了形成更好的觸點，在去除臺階部分上的絕緣層或接合絕緣層之後，觸點技術增加了臺階部分處的犧牲層的厚度。接合絕緣層的存在可能引起無法去除臺階部分上的接合絕緣層，並且然後對觸點形成造成影響。
本公開提供了用於將接合絕緣層從階梯區域排除的技術，使得階梯區域中的交替的犧牲層(最終產品中的閘極層)和絕緣層可以具有一致的厚度。這樣，在階梯區域中，交替的犧牲層和絕緣層中的犧牲層(最終產品中的閘極層)在製程變化內具有相同的厚度，並且交替的犧牲層和絕緣層中的絕緣層在製程變化內具有相同的厚度。在階梯區域中沒有接合絕緣層的情況下，可以基本維持階梯區域中的犧牲層(最終產品中的閘極層)和絕緣層的厚度一致性，以促進階梯區域中的階梯形成和觸點形成。
圖1A示出了根據本公開的一些實施例的半導體元件100的透視圖和半導體元件100的部分的放大截面圖。半導體元件100包括用於形成儲存單元陣列的陣列區域101和用於形成通往儲存單元陣列的閘極層的觸點的階梯區域102。在圖1A的示例中，基於中心階梯架構來配置半導體元件100。如圖1所示，半導體記憶體元件100包括設置在兩個陣列區域101(在一些示例中被稱為第二區域)之間的階梯區域102(在一些示例中被稱為第一區域)，並且包括將兩個陣列區域101中的對應的閘極層互連的橋部分108。階梯區域102可以提供通往兩個陣列區域101中的儲存單元陣列的閘極層的觸點。
注意，半導體元件100可以是合適的元件，例如，存儲電路、具有形成在半導體晶片上的存儲電路的半導體晶片、具有形成在半導體晶圓上的複數個半導體晶片的半導體晶圓、具有鍵合在一起的半導體晶片的堆疊層的半導體晶片、包括組裝在封裝基底上的一個或複數個半導體晶片或晶片的半導體封裝等。
還應注意，半導體元件100可以包括其他合適的電路(未示出)，例如形成在同一基底或其他合適的基底上並且適當地與儲存單元陣列耦合的邏輯電路、電源電路等。
通常，半導體元件100包括基底(例如，晶圓基底)以及形成在基底上的各種不同的材料層(例如功能層(例如，閘極層、金屬層、多晶矽層、佈線層等))和絕緣層。儲存單元陣列由基底上的各種材料層形成。為了簡單起見，基底的主表面被稱為X-Y平面，並且垂直於主表面的方向被稱為Z方向。
根據本公開的一些方面，基於使用接合結構來互連通道結構的複數個部分的多堆疊技術來形成半導體元件100。圖1A還示出了半導體元件100的包括接合結構140的部分110A的截面圖(例如，在Z-X平面中)。半導體元件100的部分110A位於陣列區域101中。
如部分110A所示，在閘極層和絕緣層的堆疊層120中形成通道結構111。閘極層和絕緣層的堆疊層120包括閘極層和絕緣層的下部堆疊層121(在一些示例中被稱為第一子堆疊層或第一堆疊層)、接合絕緣層125、以及閘極層和絕緣層的上部堆疊層126(在一些示例中被稱為第二子堆疊層或第二堆疊層)。通道結構111包括形成在閘極層和絕緣層的下部堆疊層121中的下部部分130、形成在接合絕緣層125中的接合結構140、以及形成在閘極層和絕緣層的上部堆疊層126中的上部部分150。
在一些實施例中，閘極層和絕緣層的下部堆疊層121包括交替堆疊的閘極層122和絕緣層123。閘極層122和絕緣層123被配置為形成垂直堆疊的第一電晶體。在一些示例中，形成在下部堆疊層121中的第一電晶體包括儲存單元和一個或複數個底部選擇電晶體。在一些示例中，第一電晶體可以包括一個或複數個虛置選擇電晶體。閘極層122對應於電晶體的閘極。閘極層122由閘極堆疊材料製成，閘極堆疊材料例如高介電常數(高k)閘極絕緣體層、金屬閘(MG) 電極等。絕緣層123由(一種或多種)絕緣材料製成，絕緣材料例如氮化矽、二氧化矽等。在一些示例中，閘極層122在製程變化內具有相同的厚度，例如約300Å，並且絕緣層123在製程變化內具有相同的厚度，例如約200Å。因此，一個由閘極層和絕緣層構成的配對具有約500Å的厚度。
此外，通道結構111的下部部分130形成在閘極層和絕緣層的下部堆疊層121中，並且垂直地(Z方向)延伸到下部堆疊層121中。在一些實施例中，下部部分130具有在垂直於基底(未示出)的主表面的方向的Z方向上延伸的柱狀形狀。在實施例中，通道結構111的下部部分130由在X-Y平面中為圓形形狀且在Z方向上延伸的材料形成。例如，通道結構111的下部部分130包括在X-Y平面中具有圓形形狀且在Z方向上延伸的功能層，例如阻隔絕緣層131(例如，二氧化矽)、電荷儲存層132(例如，氮化矽)、穿隧絕緣層133(例如，二氧化矽)、半導體層134、和絕緣層135。在示例中，用於通道結構111的下部部分130的開口可以形成到閘極層和絕緣層的下部堆疊層121中，並且該開口被稱為下部通道孔。在下部通道孔的側壁上形成阻隔絕緣層131(例如，二氧化矽)，並且然後從側壁順序地堆疊電荷儲存層(例如，氮化矽)132、穿隧絕緣層133、半導體層134、和絕緣層135。半導體層134可以是任何合適的半導體材料，例如多晶矽或單晶矽，並且半導體材料可以是未摻雜的或者可以包括p型或n型摻質。在一些示例中，半導體材料是未摻雜的本質矽材料。然而，由於缺陷，在一些示例中，本質矽材料可以具有約1010cm-3的載子密度。絕緣層135由諸如二氧化矽和/或氮化矽的絕緣材料形成，和/或可以形成為氣隙。
類似地，在一些實施例中，閘極層和絕緣層的上部堆疊層126包括交替堆疊的閘極層127和絕緣層128。閘極層127和絕緣層128被配置為形成垂直堆疊的第二電晶體。在一些示例中，形成在上部堆疊層126中的第二電晶體包括儲存單元和一個或複數個頂部選擇電晶體。在一些示例中，第二電晶體可以包括 一個或複數個虛置選擇電晶體。閘極層127對應於電晶體的閘極。閘極層127由閘極堆疊材料製成，閘極堆疊材料例如高介電常數(高k)閘極絕緣體層、金屬閘(MG)電極等。絕緣層128由(一種或多種)絕緣材料製成，絕緣材料例如氮化矽、二氧化矽等。在一些示例中，閘極層127在製程變化內具有相同的厚度，例如約300Å，並且絕緣層128在製程變化內具有相同的厚度，例如約200Å。因此，一個由閘極層和絕緣層構成的配對具有約500Å的厚度。
此外，通道結構111的上部部分150形成在閘極層和絕緣層的上部堆疊層126中，並且垂直地(Z方向)在上部堆疊層126中延伸。在一些實施例中，上部部分150具有在垂直於基底(未示出)的主表面的方向的Z方向上延伸的柱狀形狀。在實施例中，通道結構111的上部部分150由在X-Y平面中為圓形形狀且在Z方向上延伸的材料形成。例如，通道結構111的上部部分150包括在XY平面中具有圓形形狀且在Z方向上延伸的功能層，例如阻隔絕緣層151(例如，二氧化矽)、電荷儲存層(例如，氮化矽)152、穿隧絕緣層153(例如，二氧化矽)、半導體層154、和絕緣層155。在示例中，用於通道結構111的上部部分150的開口可以形成到閘極層和絕緣層的上部堆疊層126中，並且該開口被稱為上部通道孔。在示例中，在上部通道孔的側壁上形成阻隔絕緣層151(例如，二氧化矽)，並且然後從側壁順序地堆疊電荷儲存層(例如，氮化矽)152、穿隧絕緣層153、半導體層154、和絕緣層155。半導體層154可以是任何合適的半導體材料，例如多晶矽或單晶矽，並且半導體材料可以是未摻雜的或者可以包括p型或n型摻質。在一些示例中，半導體材料是未摻雜的本質矽材料。但是，由於缺陷，在一些示例中，本質矽材料可以具有約1010cm-3的載子密度。絕緣層155由諸如二氧化矽和/或氮化矽的絕緣材料形成，和/或可以形成為氣隙。
此外，在一些實施例中，接合結構140形成在接合絕緣層125中。在實施例中，接合絕緣層125是二氧化矽。接合結構140形成在接合絕緣層125中的 開口中，並且包括半導體層141，半導體層141被配置為接合通道結構111的下部部分130中的半導體層134與通道結構111的上部部分150中的半導體層154。半導體層141可以是任何合適的半導體材料，例如多晶矽或單晶矽，並且半導體材料可以是未摻雜的或可以包括p型或n型摻質。在一些實施例中，接合絕緣層125的厚度約為一個或複數個由閘極層和絕緣層構成的配對。在示例中，一個由閘極層和絕緣層構成的配對具有約500Å的厚度，並且接合絕緣層125具有約1000Å的厚度。
注意，接合結構140可以具有其他合適的結構。圖1B示出了包括接合結構140的部分110B的另一個截面圖(例如，在Z-X平面中)。為了便於說明，部分110B的縮放不同於部分110A。部分110B可以被適當地縮放，並且可以替換半導體元件100中的部分110A。一些半導體元件可以具有如部分110A所示的接合結構，並且一些半導體元件可以具有如部分110B所示的接合結構。
如部分110B所示，在閘極層和絕緣層的堆疊層120中形成通道結構111。閘極層和絕緣層的堆疊層120包括閘極層和絕緣層的下部堆疊層121(也被稱為第一子堆疊層)、接合絕緣層125、和閘極層和絕緣層的上部堆疊層126(也被稱為第二子堆疊層)。通道結構111包括形成在閘極層和絕緣層的下部堆疊層121中的下部部分130、形成在接合絕緣層125中的接合結構140、以及形成在閘極層和絕緣層的上部堆疊層126中的上部部分150。
在一些實施例中，閘極層和絕緣層的下部堆疊層121包括交替堆疊的閘極層122和絕緣層123。閘極層122和絕緣層123被配置為形成垂直堆疊的第一電晶體。在一些示例中，形成在下部堆疊層121中的第一電晶體包括儲存單元和一個或複數個底部選擇電晶體。在一些示例中，第一電晶體可以包括一個或複數個虛置選擇電晶體。閘極層122對應於電晶體的閘極。閘極層122由閘極堆疊材料製成，閘極堆疊材料例如高介電常數(高k)閘極絕緣體層、金屬閘(MG) 電極等。絕緣層123由(一種或多種)絕緣材料製成，絕緣材料例如氮化矽、二氧化矽等。在一些示例中，閘極層122在製程變化內具有相同的厚度，例如約300Å，並且絕緣層123在製程變化內具有相同的厚度，例如約200Å。因此，一個由閘極層和絕緣層構成的配對具有約500Å的厚度。
此外，通道結構111的下部部分130形成在閘極層和絕緣層的下部堆疊層121中，並且垂直地(Z方向)延伸到下部堆疊層121中。在一些實施例中，下部部分130具有在垂直於基底(未示出)的主表面的方向的Z方向上延伸的柱狀形狀。在實施例中，通道結構111的下部部分130由在X-Y平面中為圓形形狀且在Z方向上延伸的材料形成。例如，通道結構111的下部部分130包括在X-Y平面中具有圓形形狀且在Z方向上延伸的功能層，例如阻隔絕緣層131(例如，二氧化矽)、電荷儲存層(例如，氮化矽)132、穿隧絕緣層133(例如，二氧化矽)、半導體層134、和絕緣層135。
類似地，在一些實施例中，閘極層和絕緣層的上部堆疊層126包括交替堆疊的閘極層127和絕緣層128。閘極層127和絕緣層128被配置為形成垂直堆疊的第二電晶體。在一些示例中，形成在上部堆疊層126中的第二電晶體包括儲存單元和一個或複數個頂部選擇電晶體。在一些示例中，第二電晶體可以包括一個或複數個虛置選擇電晶體。閘極層127對應於電晶體的閘極。閘極層127由閘極堆疊材料製成，閘極堆疊材料例如高介電常數(高k)閘極絕緣體層、金屬閘(MG)電極等。絕緣層128由(一種或多種)絕緣材料製成，絕緣材料例如氮化矽、二氧化矽等。在一些示例中，閘極層127在製程變化內具有相同的厚度，例如約300Å，並且絕緣層128在製程變化內具有相同的厚度，例如約200Å。因此，一個由閘極層和絕緣層構成的配對具有約500Å的厚度。
此外，通道結構111的上部部分150形成在閘極層和絕緣層的上部堆疊層126中，並且垂直地(Z方向)在上部堆疊層126中延伸。在一些實施例中， 上部部分150具有在垂直於基底(未示出)的主表面的方向的Z方向上延伸的柱狀形狀。在實施例中，通道結構111的上部部分150由在X-Y平面中為圓形形狀且在Z方向上延伸的材料形成。例如，通道結構111的上部部分150包括在XY平面中具有圓形形狀且在Z方向上延伸的功能層，例如阻隔絕緣層151(例如，二氧化矽)、電荷儲存層(例如，氮化矽)152、穿隧絕緣層153(例如，二氧化矽)、半導體層154、和絕緣層155。
此外，在一些實施例中，接合結構140形成在接合絕緣層125中。在實施例中，接合絕緣層125是二氧化矽。接合結構140形成在接合絕緣層125中的開口中，並且包括半導體層141，半導體層141被配置為接合通道結構111的下部部分130中的半導體層134與通道結構111的上部部分150中的半導體層154。半導體層141可以是任何合適的半導體材料，例如多晶矽或單晶矽，並且半導體材料可以是未摻雜的或可以包括p型或n型摻質。
在圖1B的示例中，在一些實施例中，阻隔絕緣層151和阻隔絕緣層131使用相同的處理步驟同時形成；電荷儲存層152和電荷儲存層132使用相同的處理步驟同時形成；穿隧絕緣層153和穿隧絕緣層133使用相同的處理步驟同時形成；半導體層154、半導體層141和半導體層134使用相同的處理步驟同時形成；並且絕緣層155和絕緣層135使用相同的處理步驟同時形成。
在一些示例中，用於部分130的下部通道孔最初填充有犧牲通道結構，例如犧牲多晶矽。在形成用於通道結構111的上部部分150的開口(上部通道孔)之後，犧牲通道結構會被暴露並從下部通道孔去除，因此下部通道孔與上部通道孔結合成通道孔。在示例中，在通道孔的側壁上形成阻隔絕緣層151、131(例如，二氧化矽)，並且然後從側壁順序地堆疊電荷儲存層152(例如，氮化矽)、132、穿隧絕緣層153、133、半導體層154、141、134、和絕緣層155、135。半導體層154、141、134可以是任何合適的半導體材料，例如多晶矽或單 晶矽，並且半導體材料可以是未摻雜的或者可以包括p型或n型摻質。在一些示例中，半導體材料是未摻雜的本質矽材料。但是，由於缺陷，在一些示例中，本質矽材料可以具有約1010cm-3的載子密度。絕緣層155由諸如二氧化矽和/或氮化矽的絕緣材料形成，和/或可以形成為氣隙。
在一些實施例中，接合絕緣層125的厚度約為一個或複數個由閘極層和絕緣層構成的配對。在示例中，一個由閘極層和絕緣層構成的配對具有約500Å的厚度，並且接合絕緣層125具有約1000Å的厚度。
根據本公開的一些方面，閘極層和絕緣層的下部堆疊層121以及閘極層和絕緣層的上部堆疊層126可以延伸到階梯區域102中。在一些實施例中，在階梯區域102中，形成一個或複數個附加的由閘極層和絕緣層構成的配對來代替在閘極層和絕緣層的下部堆疊層121與閘極層和絕緣層的上部堆疊層126之間的接合絕緣層125。在一些實施例中，在階梯區域102中，閘極層和絕緣層的上部堆疊層126直接堆疊在閘極層和絕緣層的下部堆疊層121上。
圖1A還示出了半導體元件100的部分115的截面圖(例如，在Z-X平面中)。半導體元件100的部分115位於階梯區域102中並且在Z方向上具有與部分110A相同的範圍。部分115包括具有一致的閘極層厚度和一致的絕緣層厚度的閘極層和絕緣層的堆疊層160。部分115包括從陣列區域101延伸到階梯區域102中的閘極層和絕緣層的下部堆疊層121，並且包括還從陣列區域101延伸到階梯區域102中的閘極層和絕緣層的上部堆疊層126。在一些實施例中，閘極層和絕緣層的堆疊層160包括在下部堆疊層121和上部堆疊層126之間的交替的閘極層和絕緣層的中部堆疊層165(在一些示例中也被稱為第三堆疊層)來代替接合絕緣層125。在示例中，交替的閘極層和絕緣層的中部堆疊層165具有與接合絕緣層125大致相同的總厚度。在示例中，交替的閘極層和絕緣層的中部堆疊層165中的閘極層分別與下部堆疊層121和上部堆疊層126中的閘極層的厚度大致相同， 交替的閘極層和絕緣層的中部堆疊層165中的絕緣層具有的厚度分別與下部堆疊層121和上部堆疊層126中的絕緣層大致相同。
在一些實施例中，在階梯區域102中，閘極層和絕緣層的堆疊層160包括從陣列區域101延伸到階梯區域102中的閘極層和絕緣層的下部堆疊層121，並且包括也從陣列區域101延伸到階梯區域102中的閘極層和絕緣層的上部堆疊層126。閘極層和絕緣層的上部堆疊層126(如虛線框所示)直接堆疊在閘極層和絕緣層的下部堆疊層121上。
根據本公開的方面，階梯區域102包括使用深蝕刻製程(也稱為蝕刻製程)形成的階梯。在一些示例中，階梯通過蝕刻修整製程和蝕刻製程形成，例如在2019年11月15日提交的美國專利申請16/684,844中所公開的，該申請通過引用其全部內容併入本文。
例如，階梯區域102包括區段，並且區段中的臺階可以同時(例如，在相同的修整蝕刻迴圈中)由相同的臺階圖案形成，並且然後使用深蝕刻製程來去除層並將不同區段的臺階移動到適當的層。因此，可以減小修整蝕刻迴圈的總數。例如，當使用兩個區段時，修整蝕刻迴圈的總數可以減小一半，並且例如在修整蝕刻製程中，上部臺階相對於下部臺階的高度差可以減小一半。
具體地，在示例中，階梯區域102包括區段103-107。在一些實施例中，例如，在形成通道結構之後，使用隨後用真實的閘極層來替換犧牲層的後閘極製程。在後閘極(gate-last)製程中，首先在犧牲層和絕緣層中形成臺階，並且然後隨後將犧牲層替換為真實的閘極層。在示例中，為了通過相同的修整蝕刻迴圈在150個由犧牲層和絕緣層構成的配對中形成臺階，在頂部30個由犧牲層和絕緣層構成的配對中的區段103-107中形成相同的臺階圖案。使用深蝕刻製程，將區段104中的臺階圖案向下移動例如30個由犧牲層和絕緣層構成的配對，並且將區段105中的臺階圖案向下移動例如60個由犧牲層和絕緣層構成的配 對；將區段107中的臺階圖案向下移動例如90個由犧牲層和絕緣層構成的配對；並且將區段106中的臺階圖案向下移動例如120個由犧牲層和絕緣層構成的配對。因此，在串中的儲存單元從下到上編號為1到150的示例中，區段103中的臺階可以用來形成通往儲存單元121-150的閘極層的連接部；區段104中的臺階可以用來形成通往儲存單元91-120的閘極層的連接部；區段105中的臺階可以用來形成通往儲存單元61-90的閘極層的連接部；區段107中的臺階可以用來形成通往儲存單元31-60的閘極層的連接部；區段106中的臺階可以用來形成通往儲存單元1-30的閘極層的連接部。
注意，以上示例是用於說明的，可以使用任何合適數量的區段以及任何合適數量的由犧牲層和絕緣層構成的配對。而且，階梯區域102可以包括臺階以形成通往頂部選擇電晶體和底部選擇電晶體的閘極層的連接部。
在一些示例中，為了執行深蝕刻製程，設置遮罩層，並且適當地暴露階梯區域102的一部分。然後，執行深蝕刻製程以去除階梯區域102的暴露部分中的複數個(例如30個、60個等)由犧牲層和絕緣層構成的配對。
在一些示例中，一個由絕緣層和犧牲層構成的配對的蝕刻通過非等向性蝕刻(例如，反應離子蝕刻(RIE)或其他乾式蝕刻製程)來執行。在實施例中，絕緣層是二氧化矽。在該示例中，二氧化矽的蝕刻可以包括使用基於氟的氣體(例如，碳氟(CF4)、六氟乙烷(C2F6)、CHF3、或C3F6)和/或任何其他合適的氣體的RIE。在一些實施例中，二氧化矽層可以通過濕式化學成分(例如，氫氟酸或氫氟酸與乙二醇的混合物)來去除。在一些實施例中，可以使用定時蝕刻方式。在一些實施例中，犧牲層是氮化矽。在該示例中，氮化矽的蝕刻可以包括使用O2、N2、CF4、NF3、Cl2、HBr、BCl3、和/或其組合的RIE。去除單層堆疊層的方法和蝕刻劑不應當受到本公開的實施例的限制。
根據本公開的方面，當犧牲層和絕緣層在階梯區域中分別具有大致 相同的厚度時，可以減輕深蝕刻製程中的負載效應以改善臺階輪廓並避免階梯損壞。
圖1C示出了根據本公開的一些實施例的用於形成半導體元件(例如半導體元件100)的製程100C的流程圖。製程100C開始於步驟S101C並且進行到步驟S110C。
在步驟S110C處，在半導體元件的第一區域中，形成交替的閘極層和第一絕緣層的堆疊層。交替的閘極層和第一絕緣層的堆疊層中的第一絕緣層在第一區域中具有第一厚度。交替的閘極層和第一絕緣層的堆疊層包括交替的閘極層和絕緣層的第一子堆疊層以及交替的閘極層和絕緣層的第二子堆疊層。在圖1A的示例中，交替的閘極層和絕緣層的堆疊層160形成在階梯區域102(在一些示例中被稱為第一區域)中。堆疊層160中的絕緣層(也被稱為第一絕緣層)具有被稱為第一厚度的大致相同的厚度。堆疊層160包括下部堆疊層121和上部堆疊層126。下部堆疊層121可以被稱為第一子堆疊層，並且上部堆疊層126可以被稱為第二子堆疊層。在一些示例中，堆疊層160還包括中部堆疊層165。中部堆疊層165可以被稱為第三子堆疊層。在一些其他示例中，堆疊層160不包括中部堆疊層165。在示例中，堆疊層160中的每個絕緣層(第一絕緣層)具有約200Å。
在步驟S120C處，在半導體元件的第二區域中，在交替的閘極層和絕緣層的第一子堆疊層與交替的閘極層和絕緣層的第二子堆疊層之間形成接合絕緣層(也被稱為第二絕緣層)。接合絕緣層具有的第二厚度大於交替的閘極層和絕緣層的堆疊層中的絕緣層的第一厚度。在圖1A的示例中，在陣列區域101(在一些示例中被稱為第二區域)中的下部堆疊層121和上部堆疊層126之間形成接合絕緣層125。接合絕緣層125比堆疊層160中的絕緣層厚。在示例中，接合絕緣層125可以為約1000Å。然後，製程進行到步驟S199C並終止。
注意，製程100C是簡化的製程。將參考圖2A、圖2B和圖7描述詳細的製造製程的示例。
圖2A示出了根據本公開的一些實施例的用於形成半導體元件(例如，具有部分110A的半導體元件100)的製程200A的流程圖。製程開始於步驟S201A並且進行到步驟S210A。
在步驟S210A處，在陣列區域和階梯區域中形成犧牲層和絕緣層的下部堆疊層。在一些示例中，用於下部堆疊層的犧牲層和絕緣層交替地堆疊在基底上。基底可以是任何合適的基底，例如矽(Si)基底、鍺(Ge)基底、矽鍺(SiGe)基底、和/或矽覆絕緣層(SOI)基底。基底可以是體晶圓或磊晶層。在一些示例中，絕緣層由諸如二氧化矽等的(一種或多種)絕緣材料製成，並且犧牲層由氮化矽製成。
在步驟S220A處，在陣列區域中形成接合絕緣層，並且在階梯區域中形成具有對應於接合絕緣層的總厚度的犧牲層和絕緣層的中部堆疊層。在一些實施例中，犧牲層和絕緣層的中部堆疊層沉積在犧牲層和絕緣層的下部堆疊層上。然後，從陣列區域去除一個或複數個由犧牲層和絕緣層構成的配對。另外，在陣列區域中形成接合絕緣層。為了在陣列區域中形成接合絕緣層，在一些示例中，沉積對應於接合絕緣層的絕緣材料，並且適當地對表面進行平坦化以從階梯區域去除絕緣材料。
將參考圖3A至圖3D、圖4A至圖4D、圖5A至圖5D詳細描述用於形成接合絕緣層以及犧牲層和絕緣層的中部堆疊層的詳細製程步驟。
在步驟S230A處，在陣列區域中形成通道結構的下部部分和接合結構。
在示例中，適當地執行平坦化製程以獲得相對平坦的表面。然後，使用微影技術在光阻和/或硬遮罩層中定義出通道孔的圖案，並且使用蝕刻技術 將圖案轉移到接合絕緣層以及犧牲層和絕緣層的下部堆疊層中。因此，在陣列區域中的犧牲層和絕緣層的下部堆疊層和接合絕緣層中形成下部通道孔。
然後，在下部通道孔中形成通道結構的下部部分。在示例中，在用於通道結構的下部部分的下部通道孔的側壁上形成阻隔絕緣層(例如，二氧化矽)，並且然後從側壁順序地堆疊電荷儲存層(例如，氮化矽)、穿隧絕緣層、半導體層、和絕緣層。
此外，在示例中，對於每個通道結構，接合絕緣層中的開口擴大為大於下部通道孔，並且該開口可以暴露半導體層(也被稱為下部通道層)的在通道結構的下部部分中的頂部部分。然後，在接合絕緣層的開口中設置諸如半導體層的接合材料以形成接合結構，該接合結構與通道結構的下部部分中的下部通道層連接。
在步驟S240A處，在陣列區域和階梯區域中形成犧牲層和絕緣層的上部堆疊層。在一些示例中，執行合適的平坦化製程，並且然後交替地堆疊用於上部堆疊層的犧牲層和絕緣層。
在步驟S250A處，在陣列區域中形成通道結構的上部部分。在示例中，使用微影技術來定義光阻和/或硬遮罩層中的通道孔的圖案，並且使用蝕刻技術來將圖案轉移到犧牲層和絕緣層的上部堆疊層中。因此，在陣列區域中的犧牲層和絕緣層的上部堆疊層中形成上部通道孔。在一些示例中，上部通道孔暴露接合結構。
然後，在上部通道孔中形成通道結構的上部部分。在示例中，在用於通道結構的上部部分的上部通道孔的側壁上形成阻隔絕緣層(例如，二氧化矽)，並且然後從側壁順序地堆疊電荷儲存層(例如，氮化矽)、和穿隧絕緣層。
在堆疊半導體層之前，可以蝕刻通道孔的底部以暴露接合結構。然後，設置半導體層(也被稱為上部通道層)，並且半導體層連接到接合結構。因 此，接合結構連接通道結構的上部部分中的上部通道層與通道結構的下部部分中的下部通道層。
在步驟S260A處，在階梯區域中形成臺階。在一些實施例中，使用蝕刻修整製程和蝕刻製程來形成臺階。
在示例中，遮罩層用於在複數個區段(例如，區段105、106和107)中形成類似的臺階。遮罩層覆蓋階梯區域的一些部分和陣列區域。在一些實施例中，遮罩層可以包括光阻或基於碳的聚合物材料，並且可以使用諸如微影的圖案化製程來形成。在一些實施例中，遮罩層還可以包括硬遮罩，例如二氧化矽、氮化矽、TEOS、含矽抗反射塗層(SiARC)、非晶矽、或多晶矽。可以使用諸如使用O2或CF4化學成分的反應離子蝕刻(RIE)的蝕刻製程對硬遮罩進行圖案化。此外，遮罩層可以包括光阻和硬遮罩的任何組合。
在一些實施例中，可以通過使用遮罩層施加重複的蝕刻修整製程來形成臺階。重複的蝕刻修整製程包括蝕刻製程和修整製程的複數個迴圈。在蝕刻製程期間，可以去除堆疊層的具有暴露表面的一部分。在示例中，蝕刻深度等於一個由犧牲層和絕緣層構成的配對。在示例中，用於絕緣層的蝕刻製程可以對犧牲層具有高選擇性，和/或反之亦然。
在一些實施例中，堆疊層的蝕刻通過非等向性蝕刻(例如，反應離子蝕刻(RIE)或其他乾式蝕刻製程)來執行。在一些實施例中，絕緣層是二氧化矽。在該示例中，二氧化矽的蝕刻可以包括使用基於氟的氣體(例如，碳氟(CF4)、六氟乙烷(C2F6)、CHF3、或C3F6)和/或任何其他合適的氣體的RIE。在一些實施例中，二氧化矽層可以通過濕式化學成分(例如，氫氟酸或氫氟酸與乙二醇的混合物)來去除。在一些實施例中，可以使用定時蝕刻方式。在一些實施例中，犧牲層是氮化矽。在該示例中，氮化矽的蝕刻可以包括使用O2、N2、CF4、NF3、Cl2、HBr、BCl3、和/或其組合的RIE。去除單層堆疊層的方法和蝕刻劑 不應當受到本公開的實施例的限制。
修整製程包括在遮罩層上施加合適的蝕刻製程(例如，等向性乾式蝕刻或濕式蝕刻)，使得遮罩層可以在x-y平面中從邊緣被橫向拉回(例如，向內收縮)。在一些實施例中，修整製程可以包括乾式蝕刻，例如使用O2、Ar、N2等的RIE。
在修整遮罩層之後，初始堆疊層的最上層的對應於例如臺階的一個部分被暴露，並且初始堆疊層的最上層的其它部分保持被遮罩層覆蓋。蝕刻修整製程的下一個迴圈隨蝕刻製程而繼續。在形成臺階之後，可以去除遮罩層。
在示例中，通過蝕刻修整製程，在區段105-107中的上部36個由犧牲層和絕緣層構成的配對中形成36個臺階。此外，在不同的階梯區段處執行蝕刻製程以將階梯區段移動到適當的層。在示例中，區段106和區段107被適當地暴露，並且執行蝕刻製程以將區段106和區段107移動到中部36個由犧牲層和絕緣層構成的配對。例如，設置遮罩層以覆蓋半導體元件100，並且然後適當地去除遮罩層的覆蓋區段106和區段107的部分，以暴露區段106和區段107。然後，執行蝕刻製程以去除區段106和區段107處的36個層對。
在一些實施例中，通過非等向性蝕刻(例如，反應離子蝕刻(RIE)或其他乾式蝕刻製程)來執行對區段106和區段107處的成對層(包括絕緣層和犧牲層)的蝕刻。在一些實施例中，絕緣層是二氧化矽。在該示例中，二氧化矽的蝕刻可以包括使用基於氟的氣體(例如，碳氟(CF4)、六氟乙烷(C2F6)、CHF3、或C3F6)和/或任何其他合適的氣體的RIE。在一些實施例中，二氧化矽層可以通過濕式化學成分(例如，氫氟酸或氫氟酸與乙二醇的混合物)來去除。在一些實施例中，可以使用定時蝕刻方式。在一些實施例中，犧牲層是氮化矽。在該示例中，氮化矽的蝕刻可以包括使用O2、N2、CF4、NF3、Cl2、HBr、BCl3、和/或其組合的RIE。去除單層堆疊層的方法和蝕刻劑不應當受到本公開的實施例 的限制。
此外，在區段107處執行類似的蝕刻製程，以將區段107中的臺階移動到底部36個由犧牲層和絕緣層構成的配對。
根據本公開的一些方面，階梯區域中的犧牲層的厚度和絕緣層的厚度在階梯區域中相對一致，因此可以以減小的蝕刻負載效應來執行蝕刻製程，並且可以在一些示例中實現更好的臺階輪廓以促進另外的觸點製程。
在步驟S270A處，可以對半導體元件執行(一個或複數個)另外的製程。例如，在後閘極製程中，形成閘極線縫隙(在一些示例中也被稱為縫隙結構)。在一些實施例中，閘極線縫隙被蝕刻為諸如堆疊層120、堆疊層160等的堆疊層中的溝槽。
此外，形成真實的閘極。在一些實施例中，使用閘極線縫隙，可以將犧牲層替換為閘極層。在示例中，經由閘極線縫隙將蝕刻劑施加到犧牲層以去除犧牲層。在示例中，犧牲層由氮化矽製成，並且經由閘極線縫隙施加熱硫酸(H2SO4)以去除犧牲層。此外，經由閘極線縫隙，形成通往陣列區域中的電晶體的閘極堆疊層。在示例中，閘極堆疊層由高介電常數介電層、黏著層和金屬層形成。高介電常數介電層可以包括提供相對較大的介電常數的任何合適的材料，例如氧化鉿(HfO2)、二氧化矽鉿(HfSiO4)、氮氧化矽鉿(HfSiON)、氧化鋁(Al2O3)、氧化鑭(La2O3)、氧化鉭(Ta2O5)、氧化釔(Y2O3)、氧化鋯(ZrO2)、氧化鈦酸鍶(SrTiO3)、二氧化矽鋯(ZrSiO4)、氧化鉿鋯(HfZrO4)等。黏著層可以包括諸如鈦(Ti)、鉭(Ta)及其氮化物(例如，TiN、TaN、W2N、TiSiN、TaSiN等)的難熔金屬。金屬層包括諸如鎢(W)、銅(Cu)等的具有高導電性的金屬。
此外，例如，後閘極製程繼續用間隔物材料(例如，二氧化矽)和公共源極材料(例如，鎢)來填充閘極線縫隙以形成縫隙結構。此外，可以形成觸點結構並且可以形成金屬跡線。
圖2B示出了根據本公開的一些實施例的用於形成半導體元件(例如，具有部分110B的半導體元件100)的製程200B的流程圖。製程開始於步驟S201B並且進行到步驟S210B。
在步驟S210B處，在陣列區域和階梯區域中形成犧牲層和絕緣層的下部堆疊層。在一些示例中，用於下部堆疊層的犧牲層和絕緣層交替地堆疊在基底上。基底可以是任何合適的基底，例如矽(Si)基底、鍺(Ge)基底、矽鍺(SiGe)基底、和/或矽覆絕緣層(SOI)基底。基底可以是體晶圓或磊晶層。在一些示例中，絕緣層由諸如二氧化矽等的(一種或多種)絕緣材料製成，並且犧牲層由氮化矽製成。
在步驟S220B處，在陣列區域中形成接合絕緣層，並且在階梯區域中形成具有對應於接合絕緣層的總厚度的犧牲層和絕緣層的中部堆疊層。在一些實施例中，犧牲層和絕緣層的中部堆疊層沉積在犧牲層和絕緣層的下部堆疊層上。然後，從陣列區域去除一個或複數個由犧牲層和絕緣層構成的配對。另外，在陣列區域中形成接合絕緣層。為了在陣列區域中形成接合絕緣層，在一些示例中，沉積對應於接合絕緣層的絕緣材料，並且適當地對表面進行平坦化以從階梯區域去除絕緣材料。
將參考圖3A至圖3D、圖4A至圖4D、圖5A至圖5D詳細描述用於形成接合絕緣層以及犧牲層和絕緣層的中部堆疊層的詳細製程步驟。
在步驟S230B處，在陣列區域中形成犧牲通道結構。
在示例中，適當地執行平坦化製程以獲得相對平坦的表面。然後，使用微影技術在光阻和/或硬遮罩層中定義通道孔的圖案，並且使用蝕刻技術將圖案轉移到接合絕緣層以及犧牲層和絕緣層的下部堆疊層中。因此，在陣列區域中的犧牲層和絕緣層的下部堆疊層和接合絕緣層中形成下部通道孔。
然後，在下部通道孔中形成犧牲通道結構。在一些示例中，多晶矽 材料可以沉積在下部通道孔中以及陣列區域和階梯區域的表面上。然後，可以執行(一個或複數個)平坦化製程(例如，CMP製程、乾式蝕刻製程、乾式蝕刻與CMP製程的組合等)以去除下部通道孔之外的多餘的多晶矽材料。在示例中，在沉積多晶矽材料以在下部通道孔的底部處形成單晶矽插塞之前執行選擇性磊晶生長(SEG)，然後將多晶矽材料沉積在下部通道孔中。下部通道孔中的多晶矽結構將在隨後的製程步驟中被下部通道結構替換，並且因此被稱為犧牲通道結構。
在步驟S240B處，在陣列區域和階梯區域中形成犧牲層和絕緣層的上部堆疊層。在一些示例中，執行合適的平坦化製程，然後交替地堆疊用於上部堆疊層的犧牲層和絕緣層。
在步驟S250B處，通道孔形成在犧牲層和絕緣層的上部堆疊層、接合絕緣層、以及犧牲層和絕緣層的下部堆疊層的組合中。在一些示例中，使用微影技術來定義光阻和/或硬遮罩層中的通道孔的圖案，並且使用蝕刻技術來將圖案轉移到犧牲層和絕緣層的上部堆疊層中。因此，在陣列區域中的犧牲層和絕緣層的上部堆疊層中形成上部通道孔。在一些示例中，犧牲通道結構可以用作用於上部通道孔的蝕刻停止部，並且上部通道孔暴露接合絕緣層以及犧牲層和絕緣層的下部堆疊層中的犧牲通道結構。然後，去除犧牲通道結構。可以使用任何合適的蝕刻製程(例如，乾式蝕刻製程、濕式蝕刻製程等)來去除犧牲通道結構。因此，上部通道孔與下部通道孔組合成形成在犧牲層和絕緣層的上部堆疊層、接合絕緣層、以及犧牲層和絕緣層的下部堆疊層的組合中的通道孔。
在步驟S260B處，在通道孔中形成通道結構。在示例中，在通道孔的側壁上形成阻隔絕緣層(例如，二氧化矽)，並且然後從側壁順序地堆疊電荷儲存層(例如，氮化矽)和穿隧絕緣層。此外，設置半導體層(也被稱為通道層)。半導體層從較高的通道孔延伸到下部通道孔中，並且包括形成在接合絕緣層的 開口中的一部分，並且半導體層的在接合絕緣層的開口中的部分可以被稱為接合結構，該接合結構連接通道結構的上部部分中的上部通道層(例如，半導體層的上部部分)與通道結構的下部部分中的下部通道層(例如，半導體層的下部部分)。
在步驟S270B處，在階梯區域中形成臺階。在一些實施例中，使用蝕刻修整製程和蝕刻製程形成臺階。
在示例中，遮罩層用於在複數個區段(例如，區段105、106和107)中形成類似的臺階。遮罩層覆蓋階梯區域的一些部分和陣列區域。在一些實施例中，遮罩層可以包括光阻或基於碳的聚合物材料，並且可以使用諸如微影的圖案化製程來形成。在一些實施例中，遮罩層還可以包括硬遮罩，例如二氧化矽、氮化矽、TEOS、含矽抗反射塗層(SiARC)、非晶矽、或多晶矽。可以使用諸如使用O2或CF4化學成分的反應離子蝕刻(RIE)的蝕刻製程對硬遮罩進行圖案化。此外，遮罩層可以包括光阻和硬遮罩的任何組合。
在一些實施例中，可以通過使用遮罩層施加重複的蝕刻修整製程來形成臺階。重複的蝕刻修整製程包括蝕刻製程和修整製程的複數個迴圈。在蝕刻製程期間，可以去除堆疊層的具有暴露表面的一部分。在示例中，蝕刻深度等於一個由犧牲層和絕緣層構成的配對。在示例中，用於絕緣層的蝕刻製程可以對犧牲層具有高選擇性，和/或反之亦然。
在一些實施例中，堆疊層的蝕刻通過非等向性蝕刻(例如，反應離子蝕刻(RIE)或其他乾式蝕刻製程)來執行。在一些實施例中，絕緣層是二氧化矽。在該示例中，二氧化矽的蝕刻可以包括使用基於氟的氣體(例如，碳氟(CF4)、六氟乙烷(C2F6)、CHF3、或C3F6)和/或任何其他合適的氣體的RIE。在一些實施例中，二氧化矽層可以通過濕式化學成分(例如，氫氟酸或氫氟酸與乙二醇的混合物)來去除。在一些實施例中，可以使用定時蝕刻方式。在一些 實施例中，犧牲層是氮化矽。在該示例中，氮化矽的蝕刻可以包括使用O2、N2、CF4、NF3、Cl2、HBr、BCl3、和/或其組合的RIE。去除單層堆疊層的方法和蝕刻劑不應當受到本公開的實施例的限制。
修整製程包括在遮罩層上施加合適的蝕刻製程(例如，等向性乾式蝕刻或濕式蝕刻)，使得遮罩層可以在x-y平面中從邊緣被橫向拉回(例如，向內收縮)。在一些實施例中，修整製程可以包括乾式蝕刻，例如使用O2、Ar、N2等的RIE。
在修整遮罩層之後，初始堆疊層的最上層的對應於例如臺階的一個部分被暴露，並且初始堆疊層的最上層的其它部分保持被遮罩層覆蓋。蝕刻修整製程的下一個迴圈隨蝕刻製程而繼續。在形成臺階之後，可以去除遮罩層。
在示例中，通過蝕刻修整製程，在區段105-107中的上部36個由犧牲層和絕緣層構成的配對中形成36個臺階。此外，在不同的階梯區段處執行蝕刻製程以將階梯區段移動到適當的層。在示例中，區段106和區段107被適當地暴露，並且執行蝕刻製程以將區段106和區段107移動到中部36個由犧牲層和絕緣層構成的配對。例如，設置遮罩層以覆蓋半導體元件100，並且然後適當地去除遮罩層的覆蓋區段106和區段107的部分，以暴露區段106和區段107。然後，執行蝕刻製程以去除區段106和區段107處的36對的成對層。
在一些實施例中，通過非等向性蝕刻(例如，反應離子蝕刻(RIE)或其他乾式蝕刻製程)來執行對區段106和區段107處的成對層(包括絕緣層和犧牲層)的蝕刻。在一些實施例中，絕緣層是二氧化矽。在該示例中，二氧化矽的蝕刻可以包括使用基於氟的氣體(例如，碳氟(CF4)、六氟乙烷(C2F6)、CHF3、或C3F6)和/或任何其他合適的氣體的RIE。在一些實施例中，二氧化矽層可以通過濕式化學成分(例如，氫氟酸或氫氟酸與乙二醇的混合物)來去除。在一些實施例中，可以使用定時蝕刻方式。在一些實施例中，犧牲層是氮化矽。 在該示例中，氮化矽的蝕刻可以包括使用O2、N2、CF4、NF3、Cl2、HBr、BCl3、和/或其組合的RIE。去除單層堆疊層的方法和蝕刻劑不應當受到本公開的實施例的限制。
此外，在區段107處執行類似的蝕刻製程，以將區段107中的臺階移動到底部36個由犧牲層和絕緣層構成的配對。
根據本公開的一些方面，階梯區域中的犧牲層的厚度和絕緣層的厚度在階梯區域中相對一致，因此可以以減小的蝕刻負載效應來執行蝕刻製程，並且可以在一些示例中實現更好的臺階輪廓以促進另外的觸點製程。
在步驟S280B處，可以對半導體元件執行(一個或複數個)另外的製程。例如，在後閘極製程中，形成閘極線縫隙(在一些示例中也被稱為縫隙結構)。在一些實施例中，閘極線縫隙被蝕刻為諸如堆疊層120、堆疊層160等的堆疊層中的溝槽。
此外，形成真實的閘極。在一些實施例中，使用閘極線縫隙，可以將犧牲層替換為閘極層。在示例中，經由閘極線縫隙將蝕刻劑施加到犧牲層以去除犧牲層。在示例中，犧牲層由氮化矽製成，並且經由閘極線縫隙施加熱硫酸(H2SO4)以去除犧牲層。此外，經由閘極線縫隙，形成通往陣列區域中的電晶體的閘極堆疊層。在示例中，閘極堆疊層由高介電常數介電層、黏著層和金屬層形成。高介電常數介電層可以包括提供相對較大的介電常數的任何合適的材料，例如氧化鉿(HfO2)、二氧化矽鉿(HfSiO4)、氮氧化矽鉿(HfSiON)、氧化鋁(Al2O3)、氧化鑭(La2O3)、氧化鉭(Ta2O5)、氧化釔(Y2O3)、氧化鋯(ZrO2)、氧化鈦酸鍶(SrTiO3)、二氧化矽鋯(ZrSiO4)、氧化鉿鋯(HfZrO4)等。膠層可以包括諸如鈦(Ti)、鉭(Ta)及其氮化物(例如，TiN、TaN、W2N、TiSiN、TaSiN等)的難熔金屬。金屬層包括諸如鎢(W)、銅(Cu)等的具有高導電性的金屬。
此外，例如，後閘極製程繼續用間隔物材料(例如，二氧化矽)和 公共源極材料(例如，多晶矽、鎢等)來填充閘極線縫隙以形成縫隙結構。此外，可以形成觸點結構並且可以形成金屬跡線。
根據本公開的一些方面，可以使用各種技術在階梯區域中形成具有對應於陣列區域中的接合絕緣層的總厚度的犧牲層和絕緣層的中部堆疊層。在一些示例中，犧牲層中的每個具有約300Å的厚度，並且絕緣層中的每個具有約200Å的厚度。接合絕緣層為約1000Å，因此，兩個由犧牲層和絕緣層構成的配對具有與接合絕緣層大致相同的厚度。
圖3A至圖3D示出了根據本公開的實施例的在製造期間的半導體元件300的截面圖。半導體元件300包括陣列區域301和階梯區域302。圖3A至圖3D示出了步驟S220的詳細示例，製造步驟用於在陣列區域301中形成接合絕緣層，並且在階梯區域302中形成與接合絕緣層大致相同的厚度的犧牲層和絕緣層的中部堆疊層。可以進一步處理半導體元件300以形成半導體元件100。在一些示例中，絕緣層由諸如二氧化矽等的(一種或多種)絕緣材料製成，並且犧牲層由氮化矽製成。
圖3A示出了在沉積犧牲層和絕緣層的下部堆疊層321以及犧牲層和絕緣層的附加堆疊層364之後的半導體元件300的截面圖。
在一些示例中，用於下部堆疊層的犧牲層和絕緣層交替地堆疊在基底303上。然後，附加的(例如，三個)由犧牲層和絕緣層構成的配對交替地堆疊在下部堆疊層321上。
然後，從陣列區域301去除犧牲層和絕緣層的附加堆疊層364。在示例中，可以使用微影技術來覆蓋階梯區域302並暴露陣列區域301，並且然後可以使用適當的蝕刻製程來從暴露的陣列區域301去除三個由絕緣層和犧牲層構成的配對。
圖3B示出了在從陣列區域301去除三個由絕緣層和犧牲層構成的配 對之後的半導體元件300的截面圖。
此外，可以在階梯區域302和陣列區域301兩者上沉積用於形成接合絕緣層的在本公開中被稱為蓋層324的絕緣材料(例如，二氧化矽)。在示例中，蓋層324可以具有超過1200Å的厚度，例如1500Å等。
圖3C示出了在沉積蓋層324之後的半導體元件300的截面圖。
然後，施加化學機械研磨(CMP)製程以去除蓋層324的在階梯區域302和陣列區域301兩者中的頂部犧牲層上方的一部分。頂部犧牲層用作用於CMP製程的停止層。
圖3D示出了在CMP製程之後的半導體元件300的截面圖。在圖3D的示例中，在CMP之後，剩餘的蓋層325具有約1200Å至1300Å的厚度。例如，可以根據步驟S230進一步處理半導體元件300以形成通道結構的下部部分和接合結構。
在一些示例中，頂部犧牲層將在隨後的製程中被去除，所述製程例如在形成通道結構的下部部分之後的平坦化製程期間的硬遮罩(例如，氮化矽)去除製程，並且蓋層325可以在平坦化製程期間被進一步研磨。因此，附加堆疊層364中的兩個由犧牲層和絕緣層構成的配對保留在階梯區域302中，並且剩餘的蓋層325具有與兩個由犧牲層和絕緣層構成的配對大致相同的厚度，例如1000Å。陣列區域中的剩餘蓋層325形成接合絕緣層。
圖4A至圖4D示出了根據本公開的另一個實施例的在製造期間的半導體元件400的截面圖。半導體元件400包括陣列區域401和階梯區域402。圖4A-4D示出了步驟S220的詳細示例，製造步驟用於在陣列區域401中形成接合絕緣層，並且在階梯區域402中形成具有與接合絕緣層相同的厚度的犧牲層和絕緣層的中部堆疊層。可以進一步處理半導體元件400以形成半導體元件100。在一些示例中，絕緣層由諸如二氧化矽等的(一種或多種)絕緣材料製成，並且犧牲層 由氮化矽製成。
圖4A示出了在沉積犧牲層和絕緣層的下部堆疊層421以及犧牲層和絕緣層的附加堆疊層464之後的半導體元件400的截面圖。
在一些示例中，用於下部堆疊層421的犧牲層和絕緣層交替地堆疊在基底403上。然後，附加的(例如，三個)由犧牲層和絕緣層構成的配對交替地堆疊在下部堆疊層421上。在示例中，頂部犧牲層比其他犧牲層厚。例如，其他犧牲層分別具有約300Å的厚度，並且頂部犧牲層具有約400Å的厚度。
然後，從陣列區域401去除犧牲層和絕緣層的附加堆疊層464。在示例中，可以使用微影技術來覆蓋階梯區域402並暴露陣列區域401，並且然後可以使用適當的蝕刻製程來從暴露的陣列區域401去除三個由絕緣層和犧牲層構成的配對。
圖4B示出了在從陣列區域401去除三個由絕緣層和犧牲層構成的配對之後的半導體元件400的截面圖。
此外，可以在階梯區域402和陣列區域401兩者上沉積接合絕緣層424(例如，二氧化矽)。在一些示例中，接合絕緣層424具有約1000Å的厚度。此外，可以在階梯區域402和陣列區域401兩者上沉積保護層427(例如，氮化矽)。在示例中，保護層427具有約390Å的厚度。
圖4C示出了在沉積接合絕緣層424和保護層427之後的半導體元件400的截面圖。
然後，施加CMP製程以去除階梯區域402中的接合絕緣層424。在示例中，階梯區域402中的中部堆疊層464的頂部犧牲層和陣列區域401中的保護層427可以用作用於CMP製程的研磨停止部。
圖4D示出了CMP製程之後的半導體元件400的截面圖。例如，可以根據步驟S230進一步處理半導體元件400來形成通道結構的下部部分和接合結構。
在一些示例中，頂部犧牲層和停止層的剩餘部分將在隨後的製程中被去除，所述製程例如在形成通道結構的下部部分之後的平坦化製程期間的硬遮罩(例如，氮化矽)去除製程。因此，附加堆疊層464中的兩個由犧牲層和絕緣層構成的配對保留在階梯區域402中，並且在陣列區域401中形成的接合絕緣層具有大致相同的厚度，例如1000Å。
注意，在圖4A至圖4D的示例中，階梯區域401中的頂部犧牲層和陣列區域402中的保護層427用作CMP製程的CMP停止層。保護層427可以保護接合絕緣層免受CMP製程，因此接合絕緣層在陣列區域401中可以具有相對均勻的厚度。
圖5A至圖5D示出了根據本公開的實施例的在製造期間的半導體元件500的截面圖。半導體元件500包括陣列區域501和階梯區域502。圖5A至圖5D示出了步驟S220的詳細示例，製造步驟用於在陣列區域501中形成接合絕緣層，並且在階梯區域502中形成與接合絕緣層大致相同的厚度的犧牲層和絕緣層的中部堆疊層。可以進一步處理半導體元件500以形成半導體元件100。在一些示例中，絕緣層由諸如二氧化矽等的(一種或多種)絕緣材料製成，並且犧牲層由氮化矽製成。
圖5A示出了在沉積犧牲層和絕緣層的下部堆疊層521以及犧牲層和絕緣層的附加堆疊層564之後的半導體元件500的截面圖。
在一些示例中，用於下部堆疊層521的犧牲層和絕緣層交替地堆疊在基底503上。然後，附加的(例如，兩個)由犧牲層和絕緣層構成的配對交替地堆疊在下部堆疊層521上。
此外，從陣列區域501去除附加的由犧牲層和絕緣層構成的配對。在示例中，可以使用微影技術來覆蓋階梯區域並暴露陣列區域，並且然後可以使用合適的蝕刻製程從暴露的陣列區域501去除兩個由絕緣層和犧牲層構成的配 對。
圖5B示出了在從陣列區域501去除兩個由絕緣層和犧牲層構成的配對之後的半導體元件500的截面圖。
此外，可以在階梯區域和陣列區域兩者上沉積接合絕緣層524(例如，二氧化矽)。在示例中，接合絕緣層524可以具有約1200Å的厚度。
圖5C示出了在沉積接合絕緣層524之後的半導體元件500的截面圖。
然後，施加回蝕刻製程以去除接合絕緣層524的在階梯區域中的頂部犧牲層上方的一部分。在示例中，施加微影技術以覆蓋陣列區域501並暴露階梯區域502，並且施加蝕刻製程以去除接合絕緣層524的在階梯區域502中的一部分。在示例中，蝕刻製程被適當地控制，因此階梯區域502中的剩餘接合絕緣層524與陣列區域501中的接合絕緣層524齊平。
圖5D示出了在回蝕刻之後的半導體元件500的截面圖。在圖5D的示例中，在回蝕刻之後，陣列區域501中的接合絕緣層524具有約1200Å的厚度。在階梯區域502中，階梯區域502中的剩餘接合絕緣層具有約200Å的厚度，並且兩個由絕緣層和犧牲層構成的配對具有約1000Å的厚度。因此，陣列區域501的表面與階梯區域502的表面齊平。例如可以根據步驟S230進一步處理半導體元件500以形成通道結構的下部部分和接合結構。
在圖5A至圖5D的示例中，使用了回蝕刻製程，並且不需要CMP。
圖6A至圖6E示出了根據本公開的實施例的在製造期間的半導體元件600的截面圖。半導體元件600包括陣列區域601和階梯區域602。圖6A至圖6E示出了步驟S220的詳細示例，製造步驟用於在陣列區域601中形成接合絕緣層，並且在階梯區域602中形成與接合絕緣層大致相同的厚度的犧牲層和絕緣層的中部堆疊層。可以進一步處理半導體元件600以形成半導體元件100。在一些示例中，絕緣層由諸如二氧化矽等的(一種或多種)絕緣材料製成，並且犧牲層由 氮化矽製成。
圖6A示出了在沉積犧牲層和絕緣層的下部堆疊層621以及犧牲層和絕緣層的附加堆疊層664之後的半導體元件600的截面圖。
在一些示例中，用於下部堆疊層621的犧牲層和絕緣層交替地堆疊在基底603上。然後，附加的(例如，兩個)由犧牲層和絕緣層構成的配對交替地堆疊在下部堆疊層621上。
此外，從陣列區域601去除附加的由犧牲層和絕緣層構成的配對。在示例中，可以使用微影技術來覆蓋階梯區域並暴露陣列區域，並且然後可以使用合適的蝕刻製程從暴露的陣列區域601去除兩個由絕緣層和犧牲層構成的配對。
圖6B示出了在從陣列區域601去除兩個由絕緣層和犧牲層構成的配對之後的半導體元件600的截面圖。注意，犧牲層和絕緣層的附加堆疊層664(例如，兩個由絕緣層和犧牲層構成的配對)仍然在階梯區域602中。
此外，可以在階梯區域和陣列區域兩者上沉積接合絕緣層624(例如，二氧化矽)。在示例中，接合絕緣層624可以具有比最終厚度更高的厚度。例如，優選的最終厚度為約1200Å，並且在該階段處沉積的接合絕緣層624具有約1800Å的厚度。
圖6C示出了在沉積接合絕緣層624之後的半導體元件600的截面圖。
然後，施加蝕刻製程以去除接合絕緣層624的在階梯區域602中的頂部犧牲層上方的一部分。在示例中，施加微影技術來覆蓋陣列區域601並暴露階梯區域602，並且施加蝕刻製程以去除接合絕緣層624的在階梯區域602中的一部分。
圖6D示出了在蝕刻製程之後的半導體元件600的截面圖。在圖6D的示例中，在蝕刻製程之後，陣列區域601中的接合絕緣層624具有約1800Å的厚度。 在階梯區域602中，階梯區域602中的剩餘接合絕緣層可以具有約200Å的厚度，並且兩個由絕緣層和犧牲層構成的配對具有約1000Å的厚度。
此外，可以執行合適的CMP製程以使陣列區域601中的接合絕緣層624與階梯區域602中的接合絕緣層624齊平。例如，在CMP製程之後，陣列區域601中的接合絕緣層624為約1200Å。
圖6E示出了在CMP製程之後的半導體元件600的截面圖。在圖6E的示例中，在CMP製程之後，陣列區域601中的接合絕緣層624具有約1200Å的厚度。在階梯區域602中，階梯區域602中的剩餘接合絕緣層具有約200Å的厚度，並且兩個由絕緣層和犧牲層構成的配對具有約1000Å的厚度。因此，陣列區域601的表面與階梯區域602的表面齊平。例如可以根據步驟S230進一步處理半導體元件600以形成通道結構的下部部分和接合結構。
注意，在一些實施例中，在階梯區域中，犧牲層和絕緣層的上部堆疊層直接堆疊在犧牲層和絕緣層的下部堆疊層上。
圖7示出了根據本公開的一些實施例的用於形成半導體元件(例如，半導體元件100)的製程700的另一流程圖。圖8A至圖8C示出了根據本公開的一些實施例的在製造期間的半導體元件800的截面圖。製程開始於步驟S701，並且進行到步驟S710。
在步驟S710處，在陣列區域和階梯區域中形成犧牲層和絕緣層的下部堆疊層。類似於步驟S210，用於下部堆疊層的犧牲層和絕緣層交替地堆疊在基底上。在一些示例中，絕緣層由諸如二氧化矽等的(一種或多種)絕緣材料製成，並且犧牲層由氮化矽製成。
在步驟S720處，在陣列區域和階梯區域中形成接合絕緣層。
在步驟S730處，在陣列區域中形成通道結構的下部部分和接合結構。
在示例中，適當地執行平坦化製程以獲得相對平坦的表面。然後， 使用微影技術在光阻和/或硬遮罩層中定義通道孔的圖案，並且使用蝕刻技術將圖案轉移到接合絕緣層以及犧牲層和絕緣層的下部堆疊層中。因此，在陣列區域中的犧牲層和絕緣層的下部堆疊層和接合絕緣層中形成下部通道孔。
然後，在下部通道孔中形成通道結構的下部部分。注意，可以使用任何合適的通道結構技術。在一些實施例中，可以使用選擇性磊晶生長(SEG)技術形成通道結構的源極端子，因此通道結構的下部部分相應地形成為與SEG技術相容。在一些實施例中，可以使用側壁選擇性磊晶生長(SWS)技術形成通道結構的源極端子，並且通道結構的下部部分可以被形成為與SWS技術相容。在與SWS技術相容的示例中，在用於通道結構的下部部分的下部通道孔的側壁上形成阻隔絕緣層(例如，二氧化矽)，並且然後從側壁順序地堆疊電荷儲存層(例如，氮化矽)、穿隧絕緣層、半導體層、和絕緣層。
此外，在示例中，對於每個通道結構，接合絕緣層中的開口擴大為大於下部通道孔，並且該開口可以暴露半導體層(也被稱為下部通道層)的在通道結構的下部部分中的頂部部分。然後，在接合絕緣層的開口中設置諸如半導體層的接合材料以形成接合結構，該接合結構與通道結構的下部部分中的下部通道層連接。
注意，在一些實施例中，下部通道孔最初填充有犧牲通道結構。犧牲通道結構將同時被真實的通道結構替換以形成通道結構的上部部分。
圖8A示出了在陣列區域中形成通道結構的下部部分和接合結構之後的半導體元件800的截面圖。
如圖8A所示，犧牲層和絕緣層的下部堆疊層821交替地堆疊在基底803上。然後，接合絕緣層825堆疊在下部堆疊層821上。
然後，在陣列區域801中的下部堆疊層821中形成通道結構的下部部分。在示例中，在接合絕緣層825和下部堆疊層821中形成用於下部通道孔的開 口。然後，在下部通道孔中形成通道結構的下部部分830。通道結構的下部部分830包括阻隔絕緣層831、電荷儲存層832、穿隧絕緣層833、半導體層834、和絕緣層835。注意，儘管在圖8A所示的示例中，下部部分830與SWS技術相容，但是圖8A可以被修改為與其他技術(例如SEG技術)相容。
還應注意，在一些示例中，下部部分830包括犧牲通道結構(例如，犧牲多晶矽結構)，並且可以通過隨後的製程(例如，用於形成通道結構的上部部分的製程)將犧牲通道結構替換為真實的通道結構。
此外，在示例中，接合絕緣層中的開口被擴大，並且半導體層834(也被稱為下部通道層)的頂部部分被暴露。然後，在接合絕緣層的開口中設置諸如半導體層的接合材料以形成接合結構840，接合結構840與通道結構的下部部分830中的下部通道層834連接。
在步驟S735處，從階梯區域去除接合絕緣層。
在示例中，可以使用微影技術來覆蓋陣列區域801並暴露階梯區域802，並且然後可以使用合適的蝕刻製程從暴露的階梯區域802去除接合絕緣層。
圖8B示出了在從階梯區域802去除接合絕緣層825之後的半導體元件的截面圖。
在步驟S740處，在陣列區域和階梯區域中形成犧牲層和絕緣層的上部堆疊層。在一些示例中，執行合適的平坦化製程，並且然後交替地堆疊用於上部堆疊層的犧牲層和絕緣層。
圖8C示出了具有用於沉積上部堆疊層826的犧牲層和絕緣層的半導體元件的截面圖。注意，為了便於說明，示出了用於上部堆疊層826的四個由犧牲層和絕緣層構成的配對。然而，上部堆疊層826可以包括任何合適的由犧牲層和絕緣層構成的配對。注意，在階梯區域802中，犧牲層(在下部堆疊層821和上部堆疊層826兩者中)的厚度和絕緣層(在下部堆疊層821和上部堆疊層826兩 者中)的厚度相對一致。例如，在階梯區域802中，犧牲層(在下部堆疊層821和上部堆疊層826兩者中)在製程變化內具有相同的厚度，並且絕緣層(在下部堆疊層821和上部堆疊層826兩者中)在製程變化內具有相同的厚度。
在步驟S750處，在陣列區域中形成通道結構的上部部分。在示例中，微影技術用於定義光阻和/或硬遮罩層中的通道孔的圖案，並且蝕刻技術用於將圖案轉移到犧牲層和絕緣層的上部堆疊層中。因此，在陣列區域中的犧牲層和絕緣層的上部堆疊層中形成通道孔。通道孔暴露接合結構，例如840。
然後，在通道孔中形成通道結構的上部部分。在示例中，在用於通道結構的上部部分的通道孔的側壁上形成阻隔絕緣層(例如，二氧化矽)，並且然後從側壁順序地堆疊電荷儲存層(例如，氮化矽)和穿隧絕緣層。
在堆疊半導體層之前，可以蝕刻通道孔的底部以暴露接合結構840。然後，設置半導體層，並且半導體層可以連接到接合層。然後，接合層連接通道結構的上部部分中的半導體層與通道結構的下部部分中的半導體層。
在步驟S760處，在階梯區域中形成臺階。在一些實施例中，使用蝕刻修整製程和蝕刻製程形成臺階。步驟S760中的蝕刻修整製程和蝕刻製程可以與步驟S260中的蝕刻修整製程和蝕刻製程相同。上面已經提供了描述，並且為了清楚的目的，這裡將省略該描述。
根據本公開的一些方面，階梯區域中的犧牲層的厚度和絕緣層的厚度相對一致，因此可以以減小的蝕刻負載效應執行蝕刻製程，並且可以實現更好的臺階輪廓以在一些示例中促進另外的觸點製程。
在步驟S770處，可以對半導體元件執行(一個或複數個)另外的製程。步驟S770中的另外的製程可以與步驟S270中的另外的製程相同。上面已經提供了描述，並且為了清楚的目的，這裡將省略該描述。
前述內容概述了幾個實施例的特徵，使得本領域中的具有通常知識 者可以更好地理解本公開的方面。本領域中的具有通常知識者應該理解，他們可以容易地將本公開用作設計或修改其他製程和結構的基礎，以用於執行與本文介紹的實施例相同的目的和/或實現相同的優點。本領域中的具有通常知識者還應該認識到，這樣的等同構造不脫離本公開的精神和範圍，並且在不脫離本公開的精神和範圍的情況下，本文中可以對它們進行各種改變、替換和變更。以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。
100:半導體元件
101:陣列區域
102:階梯區域
103:區段
104:區段
105:區段
106:區段
107:區段
108:橋部分
110A:部分
111:通道結構
115:部分
120:堆疊層
121:下部堆疊層
122:閘極層
123:絕緣層
125:接合絕緣層
126:上部堆疊層
127:閘極層
128:絕緣層
130:下部部分
131:阻隔絕緣層
132:電荷儲存層
133:穿隧絕緣層
134:半導體層
135:絕緣層
140:接合結構
141:半導體層
150:上部部分
151:阻隔絕緣層
152:電荷儲存層
153:穿隧絕緣層
154:半導體層
155:絕緣層
160:堆疊層
165:中部堆疊層

Claims (17)

  1. 一種半導體元件，包括：基底，所述基底具有沿平行於所述基底的主表面的第一方向的第一區域和第二區域，其中所述第二區域包括：通道結構的第一部分，所述第一部分位在所述交替的閘極層和絕緣層的的一堆疊層中；通道結構的第二部分，所述第二部分位在所述交替的閘極層和絕緣層的第二堆疊層中；以及接合絕緣層及所述接合絕緣層中的接合結構，所述接合結構連接所述通道結構的所述第一部分與所述通道結構的所述第二部分，其中所述接合結構包括在所述第一方向延伸的半導體層，所述半導體層完全覆蓋所述通道結構的所述第一部分的最頂表面與所述通道結構的所述第二部分的最底表面；存儲堆疊層，所述存儲堆疊層包括沿垂直於所述基底的所述主表面的第二方向的交替的閘極層和絕緣層的第一堆疊層以及交替的閘極層和絕緣層的第二堆疊層；以及交替的閘極層和絕緣層的第三堆疊層，所述交替的閘極層和絕緣層的第三堆疊層在所述第一區域中沿著所述第二方向被設置在所述交替的閘極層和絕緣層的所述第一堆疊層與所述交替的閘極層和絕緣層的第二堆疊層之間。
  2. 如請求項1所述的半導體元件，其中：所述接合絕緣層沿所述第一方向與所述交替的閘極層和絕緣層的第三堆疊層相鄰。
  3. 如請求項1所述的半導體元件，其中： 所述交替的閘極層和絕緣層的第三堆疊層具有與所述接合絕緣層大致相同的總厚度。
  4. 如請求項1所述的半導體元件，其中：所述交替的閘極層和絕緣層的第三堆疊層延伸到所述第二區域中；並且所述接合絕緣層在所述第二區域中在所述交替的閘極層和絕緣層的第三堆疊層與所述交替的閘極層和絕緣層的第一堆疊層之間。
  5. 如請求項1所述的半導體元件，其中：所述接合絕緣層的厚度為一個或複數個由閘極層和絕緣層構成的配對的總厚度。
  6. 如請求項1所述的半導體元件，其中：在所述第一區域中，所述交替的閘極層和絕緣層的第一堆疊層以及所述交替的閘極層和絕緣層的第二堆疊層中的相應的絕緣層具有相同的絕緣層厚度。
  7. 一種用於半導體元件製造的方法，包括：形成基底，所述基底具有沿平行於所述基底的主表面的第一方向的第一區域和第二區域；在所述第一區域和所述第二區域中形成存儲堆疊層，所述存儲堆疊層包括沿垂直於所述基底的所述主表面的第二方向的交替的閘極層和絕緣層的第一堆疊層以及交替的閘極層和絕緣層的第二堆疊層；在所述第二區域中在所述交替的閘極層和絕緣層的第一堆疊層與所述交替的閘極層和絕緣層的第二堆疊層之間形成接合絕緣層； 在所述第一區域中在所述交替的閘極層和絕緣層的第一堆疊層與所述交替的閘極層和絕緣層的第二堆疊層之間形成交替的閘極層和絕緣層的第三堆疊層；在所述第二區域中的所述交替的閘極層和絕緣層的第一堆疊層中形成通道結構的第一部分；在所述第二區域中的所述交替的閘極層和絕緣層的第二堆疊層中形成所述通道結構的第二部分；以及在所述第二區域中的所述接合絕緣層中形成接合結構，所述接合結構連接所述通道結構的所述第一部分與所述通道結構的所述第二部分，其中所述接合結構包括在所述第一方向延伸的半導體層，所述半導體層完全覆蓋所述通道結構的所述第一部分的最頂表面與所述通道結構的所述第二部分的最底表面。
  8. 如請求項7所述的用於半導體元件製造的方法，其中，在所述第二區域中在所述交替的閘極層和絕緣層的第一堆疊層與所述交替的閘極層和絕緣層的第二堆疊層之間形成所述接合絕緣層的步驟還包括：交替地沉積犧牲層和絕緣層，以用於在所述第一區域和所述第二區域中形成所述交替的閘極層和絕緣層的第一堆疊層以及所述交替的閘極層和絕緣層的第三堆疊層；從所述第二區域去除一個或複數個由犧牲層和絕緣層構成的配對；以及在所述第二區域中形成所述接合絕緣層。
  9. 如請求項8所述的用於半導體元件製造的方法，其中，在所述第二區域中形成所述接合絕緣層的步驟還包括：沉積絕緣材料以用於在所述第二區域和所述第一區域中形成所述接合絕緣 層；以及從所述第一區域去除所述絕緣材料。
  10. 如請求項9所述的用於半導體元件製造的方法，其中，所述絕緣材料的厚度大於所述接合絕緣層的厚度，並且從所述第一區域去除所述絕緣材料的步驟還包括：對所述絕緣材料進行研磨，以停止在所述第一區域中的犧牲層上。
  11. 如請求項9所述的用於半導體元件製造的方法，其中，所述絕緣材料的厚度大於所述接合絕緣層的厚度，並且從所述第一區域去除所述絕緣材料的步驟還包括：執行蝕刻製程，以減薄所述第一區域中的所述絕緣材料；以及執行化學機械研磨(CMP)製程，所述化學機械研磨(CMP)製程使所述第一區域和所述第二區域中的所述絕緣材料齊平。
  12. 如請求項9所述的用於半導體元件製造的方法，其中，所述絕緣材料的厚度與所述接合絕緣層的厚度大致相同，並且從所述第一區域去除所述絕緣材料的步驟還包括：在所述第一區域和所述第二區域中的所述絕緣材料上沉積保護層；以及對所述絕緣材料進行研磨，以停止在所述第二區域中的所述保護層上。
  13. 如請求項12所述的用於半導體元件製造的方法，其中，所述絕緣材料包括二氧化矽，並且所述保護層包括氮化矽。
  14. 如請求項12所述的用於半導體元件製造的方法，其中，交替地沉積所述犧牲層和所述絕緣層以用於在所述第一區域和所述第二區域中形成所述交替的閘極層和絕緣層的第一堆疊層以及所述交替的閘極層和絕緣層的第三堆疊層還包括：以比所述犧牲層中的其他犧牲層更大的厚度來沉積所述犧牲層中的最後一個犧牲層。
  15. 如請求項9所述的用於半導體元件製造的方法，其中，所述絕緣材料的厚度與所述接合絕緣層的厚度大致相同，並且從所述第一區域去除所述絕緣材料還包括：形成蝕刻保護遮罩，所述蝕刻保護遮罩保護所述第二區域中的所述絕緣材料，並暴露所述第一區域中的所述絕緣材料；以及基於所述蝕刻保護遮罩，蝕刻所述第一區域中的所述絕緣材料。
  16. 一種用於半導體元件製造的方法，包括：形成基底，所述基底具有沿平行於所述基底的主表面的第一方向的第一區域和第二區域；在所述第一區域和所述第二區域中形成存儲堆疊層，所述存儲堆疊層包括沿垂直於所述基底的所述主表面的第二方向的交替的閘極層和絕緣層的第一堆疊層以及交替的閘極層和絕緣層的第二堆疊層，所述第二堆疊層沿所述第二方向在所述第一區域中直接堆疊在所述第一堆疊層上；在所述第二區域中在所述交替的閘極層和絕緣層的第一堆疊層與所述交替的閘極層和絕緣層的第二堆疊層之間形成接合絕緣層；在所述第二區域中的所述交替的閘極層和絕緣層的第一堆疊層中形成通道 結構的第一部分；在所述第二區域中的所述交替的閘極層和絕緣層的第二堆疊層中形成所述通道結構的第二部分；以及在所述第二區域中的所述接合絕緣層中形成接合結構，所述接合結構連接所述通道結構的所述第一部分與所述通道結構的所述第二部分，其中所述接合結構包括在所述第一方向延伸的半導體層，所述半導體層完全覆蓋所述通道結構的所述第一部分的最頂表面與所述通道結構的所述第二部分的最底表面。
  17. 如請求項16所述的用於半導體元件製造的方法，其中，在所述第二區域中在所述交替的閘極層和絕緣層的第一堆疊層與所述交替的閘極層和絕緣層的第二堆疊層之間形成所述接合絕緣層還包括：在所述第一區域和所述第二區域中沉積交替的犧牲層和絕緣層的第一堆疊層，以用於形成所述交替的閘極層和絕緣層的第一堆疊層；在所述第一區域和所述第二區域中沉積所述接合絕緣層；從所述第一區域去除所述接合絕緣層；以及在所述第一區域和所述第二區域中沉積交替的犧牲層和絕緣層的第二堆疊層，以用於形成所述交替的閘極層和絕緣層的第二堆疊層。
TW110107245A 2021-01-15 2021-03-02 半導體元件及用於半導體元件製造的方法 TWI773160B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/CN2021/072100 WO2022151338A1 (en) 2021-01-15 2021-01-15 Vertical memory devices
WOPCT/CN2021/072100 2021-01-15

Publications (2)

Publication Number Publication Date
TWI773160B true TWI773160B (zh) 2022-08-01
TW202230724A TW202230724A (zh) 2022-08-01

Family

ID=75929852

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110107245A TWI773160B (zh) 2021-01-15 2021-03-02 半導體元件及用於半導體元件製造的方法

Country Status (4)

Country Link
US (1) US20220231043A1 (zh)
CN (1) CN112840454A (zh)
TW (1) TWI773160B (zh)
WO (1) WO2022151338A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI830427B (zh) * 2022-10-11 2024-01-21 旺宏電子股份有限公司 記憶體元件及其製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202011573A (zh) * 2018-09-14 2020-03-16 日商東芝記憶體股份有限公司 積體電路裝置及積體電路裝置之製造方法
CN111244095A (zh) * 2020-03-25 2020-06-05 长江存储科技有限责任公司 三维存储器及其制备方法
TW202029480A (zh) * 2018-12-18 2020-08-01 大陸商長江存儲科技有限責任公司 三維記憶體元件及其形成方法
TW202030873A (zh) * 2019-02-05 2020-08-16 日商東芝記憶體股份有限公司 半導體記憶裝置
TW202101770A (zh) * 2019-06-28 2021-01-01 大陸商長江存儲科技有限責任公司 半導體元件製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101807250B1 (ko) * 2011-07-11 2017-12-11 삼성전자주식회사 3차원 반도체 장치의 제조 방법
US9905514B2 (en) * 2016-04-11 2018-02-27 Micron Technology, Inc. Semiconductor device structures including staircase structures, and related methods and electronic systems
KR102650539B1 (ko) * 2016-09-23 2024-03-27 삼성전자주식회사 3차원 반도체 장치의 제조 방법
KR102452828B1 (ko) * 2018-09-19 2022-10-12 삼성전자주식회사 멀티-스택 구조체를 갖는 반도체 소자
KR102638740B1 (ko) * 2018-12-12 2024-02-22 삼성전자주식회사 3차원 반도체 메모리 소자
US10748894B2 (en) * 2019-01-18 2020-08-18 Sandisk Technologies Llc Three-dimensional memory device containing bond pad-based power supply network for a source line and methods of making the same
EP3891810B1 (en) * 2019-03-18 2023-10-04 Yangtze Memory Technologies Co., Ltd. High-k dielectric layer in three-dimensional memory devices and methods for forming the same
KR20200142976A (ko) * 2019-06-14 2020-12-23 삼성전자주식회사 반도체 장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202011573A (zh) * 2018-09-14 2020-03-16 日商東芝記憶體股份有限公司 積體電路裝置及積體電路裝置之製造方法
TW202029480A (zh) * 2018-12-18 2020-08-01 大陸商長江存儲科技有限責任公司 三維記憶體元件及其形成方法
TW202030873A (zh) * 2019-02-05 2020-08-16 日商東芝記憶體股份有限公司 半導體記憶裝置
TW202101770A (zh) * 2019-06-28 2021-01-01 大陸商長江存儲科技有限責任公司 半導體元件製造方法
CN111244095A (zh) * 2020-03-25 2020-06-05 长江存储科技有限责任公司 三维存储器及其制备方法

Also Published As

Publication number Publication date
WO2022151338A1 (en) 2022-07-21
US20220231043A1 (en) 2022-07-21
TW202230724A (zh) 2022-08-01
CN112840454A (zh) 2021-05-25

Similar Documents

Publication Publication Date Title
TWI700783B (zh) 用於形成三維記憶體元件的雙堆疊通道孔結構的方法
TWI693687B (zh) 三維記憶體裝置的字元線接觸結構及其製作方法
US11107834B2 (en) Staircase and contact structures for three-dimensional memory
TW202032762A (zh) 用於立體記憶體的具有多重劃分的階梯結構
US11672115B2 (en) Methods of semiconductor device fabrication
US11948901B2 (en) Vertical memory devices
TW202029301A (zh) 積體電路及其形成方法
US11864388B2 (en) Vertical memory devices
US11133324B2 (en) Vertical memory devices
US20140264546A1 (en) Damascene conductor for 3d array
US11696444B2 (en) Semiconductor device and method of fabrication thereof
TWI773160B (zh) 半導體元件及用於半導體元件製造的方法
US20220181349A1 (en) Semiconductor device fabrication
KR20230142802A (ko) 반도체 디바이스를 형성하는 방법
TW202207426A (zh) 半導體元件及其形成方法