TWI669028B - 電漿處理裝置及使用彼之電漿處理方法 - Google Patents

電漿處理裝置及使用彼之電漿處理方法 Download PDF

Info

Publication number
TWI669028B
TWI669028B TW106123071A TW106123071A TWI669028B TW I669028 B TWI669028 B TW I669028B TW 106123071 A TW106123071 A TW 106123071A TW 106123071 A TW106123071 A TW 106123071A TW I669028 B TWI669028 B TW I669028B
Authority
TW
Taiwan
Prior art keywords
film
sample
plasma
porous plate
plasma processing
Prior art date
Application number
TW106123071A
Other languages
English (en)
Other versions
TW201739323A (zh
Inventor
小藤直行
森政士
西田敏明
濱崎良二
Original Assignee
日商日立全球先端科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日立全球先端科技股份有限公司 filed Critical 日商日立全球先端科技股份有限公司
Publication of TW201739323A publication Critical patent/TW201739323A/zh
Application granted granted Critical
Publication of TWI669028B publication Critical patent/TWI669028B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H01J37/3211—Antennas, e.g. particular shapes of coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32651—Shields, e.g. dark space shields, Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H01J37/32678—Electron cyclotron resonance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

可提供一種能以一台的裝置來實現自由基照射的步驟及離子照射的步驟雙方，且能控制離子照射的能量從數10eV到數KeV之電漿處理裝置。
具有：產生感應耦合電漿的機構(125、126，131、132)；將減壓處理室分成上部領域(106-1)及下部領域(106-2)，且用以遮蔽離子的多孔板(116)；及切換上部領域(106-1)與下部領域(106-2)作為電漿產生領域的開關(133)。

Description

電漿處理裝置及使用彼之電漿處理方法
本發明是有關電漿處理裝置及使用彼之電漿處理方法。
在乾蝕刻裝置中，具有照射離子與自由基(radical)雙方的機能及用以遮蔽離子而只照射自由基的機能雙方之乾蝕刻裝置是例如揭示於專利文獻1(日本特開2015-50362號公報)。揭示於專利文獻1的裝置(ICP+CCP)是可藉由對螺線形線圈供給高頻電力來使感應耦合電漿產生。
而且，藉由在此感應耦合電漿與試料之間插入被接地的金屬製的多孔板，可遮蔽離子而只照射自由基。並且，在此裝置中，藉由對試料施加高頻電力，可在金屬製的多孔板與試料之間產生電容耦合電漿。藉由調整供給至螺線形線圈的電力與供給至試料的電力的比例，可調整自由基與離子的比率。
並且，在專利文獻2(日本特開昭62-14429號公報)所揭示的乾蝕刻裝置中，可利用藉由螺線管所產 生的磁場及2.45GHz的微波的電子迴旋共振(ECR)現象來使電漿產生(ECR電漿)。而且，藉由對試料施加高頻電力，可使DC偏壓電壓產生，以此DC偏壓電壓來加速離子，照射至晶圓。
並且，在專利文獻3(日本特開平4-180621號公報)所記載的中性射束蝕刻裝置中，與專利文獻2同樣可使ECR電漿產生。而且，藉由在電漿產生部與試料之間插入施加電壓的金屬製的多孔板，可遮蔽離子而只照射未帶電荷的自由基等的中性粒子至試料。
並且，在使用專利文獻4(日本特開平5-234947號公報)的微波電漿的乾蝕刻裝置中，可藉由供給的微波的電力，在石英窗附近產生電漿。而且，可藉由在此電漿與試料之間插入多孔板，遮蔽離子來供給自由基。
先行技術文獻 專利文獻
專利文獻1：日本特開2015-50362號公報
專利文獻2：日本特開昭62-14429號公報
專利文獻3：日本特開平4-180621號公報
專利文獻4：日本特開平5-234947號公報
近年來，隨著半導體裝置加工的高精度化，乾蝕刻裝置正需要照射離子與自由基的雙方來進行加工的機能及只照射自由基來進行加工的機能雙方。例如，檢討在高精度控制蝕刻深度的原子層蝕刻中，交替重複只將自由基照射至試料的第一步驟及將離子照射至試料的第二步驟而控制蝕刻深度之方法。此加工是在第一步驟使自由基吸附於試料表面之後，在步驟2照射稀有氣體的離子而使吸附於試料表面的自由基活化，藉此使產生蝕刻反應，高精度控制蝕刻深度。
將此處理以以往的方法來實施此原子層蝕刻時，需要在(1)專利文獻3或專利文獻4等記載之可只將自由基照射於試料的裝置及(2)專利文獻2等記載般可加速電漿中的離子來照射至試料的裝置的兩個裝置之間交替真空搬送而使移動處理，所以此方法之原子層蝕刻會有處理能力大幅度降低的問題。因此，最好以一台的乾蝕刻裝置進行只將自由基照射至試料的第一步驟及將離子照射至試料的第二步驟雙方。
又，例如矽的等向性加工是需要照射離子與自由基的雙方，除去矽表面的自然氧化膜之後，只照射自由基來進行矽的等向性蝕刻。如此的加工是自然氧化膜的除去所要的時間為短短數秒，因此若以各別的裝置來處理自然氧化膜除去及矽的等向性蝕刻，則處理能力會大幅度降低。所以，最好以一台的乾蝕刻裝置來進行照射離子與 自由基的雙方之自然氧化膜除去、及僅自由基之矽的等向性蝕刻雙方。
又，例如少量多品種生產的中規模的製作(fabrication)為了在一台的蝕刻裝置進行複數的工程，藉由具有照射離子與自由基的雙方之各向異性蝕刻及只照射自由基的等向性蝕刻雙方的機能，可大幅度降低裝置成本。
如以上般，在半導體裝置加工所被使用的乾蝕刻裝置會被要求照射離子與自由基的雙方來進行加工的機能、及只照射自由基來進行加工的機能雙方。
專利文獻1的裝置是被想像可應此要求的裝置。亦即，第一步驟的自由基照射是對螺線形線圈供給高頻電力而使感應耦合電漿產生，另一方面，使不會對試料施加高頻電壓。藉此，對試料是僅自由基從感應耦合電漿供給。又，第二步驟的離子照射是對試料施加高頻電壓，而使電容耦合電漿產生於金屬製的多孔板與試料之間，對試料照射離子。但，此方法為了產生電容耦合電漿來對試料照射離子，需要對試料施加數KeV大的高頻電壓。因此，明確會有無法適用在需要數10eV的低能量的離子照射之高選擇加工的問題。
並且，明確不適於可使用的壓力域為數100Pa程度高，需要低壓力的處理之微細加工。
於是，本發明的目的是在於提供一種能以一台的裝置來實現自由基照射的步驟及離子照射的步驟雙 方，且能控制離子照射的能量從數10eV到數KeV之電漿處理裝置及使用彼之電漿處理方法。
作為用以達成上述目的之一實施形態，為一種電漿處理裝置，係具備：電漿處理試料的處理室、及在前述處理室內產生電漿的電漿產生機構、及載置前述試料的試料台，其特徵係更具備：遮蔽板，其係遮蔽前述電漿中的離子往前述試料台射入，被配置在前述試料台的上方；及控制裝置，其係其係進行：一邊切換在前述遮蔽板的上方產生電漿的第一期間及在前述遮蔽板的下方產生電漿的第二期間，一邊進行電漿處理之控制。
又，為一種電漿處理裝置，係具備：電漿處理試料的處理室、及在前述處理室內供給用以產生電漿的高頻電力之高頻電源、及載置前述試料的試料台，其特徵係更具備：遮蔽板，其係遮蔽由前述電漿產生的離子往前述試料台射入，被配置在前述試料台的上方；及控制裝置，其係選擇性地進行使電漿產生於前述遮蔽板的上方的一方的控制或使電漿產生於前述遮蔽板的下方的另一方的控制。
又，為一種電漿處理方法，係利用電漿處理裝置來電漿處理試料之電漿處理方法，該電漿處理裝置係 具備：電漿處理前述試料的處理室、及在前述處理室內產生電漿的電漿產生機構、及載置前述試料的試料台、及遮蔽前述電漿中的離子往前述試料台射入，被配置在前述試料台的上方之遮蔽板，其特徵係具有：利用在前述遮蔽板的下方所產生的電漿來電漿處理前述試料之第一工程；及前述第一工程後，利用在前述遮蔽板的上方所產生的電漿來電漿處理前述第一工程後的試料之第二工程。
又，為一種電漿處理方法，係藉由電漿蝕刻來除去被形成於孔或溝的側壁之圖案中所埋入的膜的前述圖案以外的部分之電漿處理方法，其特徵為：除去前述孔或溝的底面的前述膜之後，除去與前述孔或溝的深度方向垂直的方向的前述膜。
若根據本發明，則可提供一種能以一台的裝置來實現自由基照射的步驟及離子照射的步驟雙方，且能控制離子照射的能量從數10eV到數KeV之電漿處理裝置及使用彼之電漿處理方法。
105‧‧‧氣體導入口
106-1‧‧‧減壓處理室106的上部領域
106-2‧‧‧減壓處理室106的下部領域
113‧‧‧磁控管
114‧‧‧線圈
116‧‧‧多孔板
117‧‧‧介電質製的窗
118‧‧‧第二遮蔽板
119‧‧‧氣流
120‧‧‧試料台
121‧‧‧試料
122‧‧‧匹配器
123‧‧‧高頻電源
124‧‧‧泵
125‧‧‧匹配器
126‧‧‧高頻電源
127‧‧‧離子
131‧‧‧螺線形線圈
132‧‧‧螺線形線圈
133‧‧‧切換開關
134‧‧‧頂板
140‧‧‧磁力線
150‧‧‧孔
151‧‧‧未設有孔的中央領域(自由基遮蔽領域)
200‧‧‧矽
201‧‧‧矽氮化膜
202‧‧‧矽氧化膜
203‧‧‧溝
204‧‧‧鎢
207‧‧‧溝上部
208‧‧‧溝中央部
209‧‧‧溝底部
210‧‧‧溝底鎢表面
301‧‧‧矽基板
302‧‧‧SiO2
303‧‧‧虛擬閘極
304‧‧‧遮罩
305‧‧‧源極
306‧‧‧汲極
307‧‧‧金屬
308‧‧‧金屬閘
圖1是本發明的第1實施例的電漿處理裝置的概略全體構成剖面圖。
圖2是本發明的第2實施例的電漿處理裝置的概略全體構成剖面圖。
圖3是表示STI(Shallow Trench Isolation)回蝕前的試料的剖面形狀的圖。
圖4是表示利用圖1所示的電漿處理裝置來將本發明的第3實施例的電漿處理方法適用在STI回蝕時的試料的剖面形狀的一例圖。
圖5是表示利用以往的裝置來進行STI回蝕時的試料的剖面形狀的一例圖。
圖6是表示利用以往的其他的裝置來進行STI回蝕之後的試料的剖面形狀的一例圖。
圖7是用以說明圖1所示的ECR電漿處理裝置的磁力線的情況的裝置剖面圖。
圖8是表示圖1所示的ECR電漿處理裝置的多孔板的孔配置例的平面圖。
圖9是表示圖1所示的ECR電漿處理裝置的多孔板的孔配置的其他例的平面圖。
圖10A是表示在圖17所示的ECR電漿處理裝置中，用以說明對於碳氟化合物的自由基起因堆積物分布之遮蔽板的有無的效果的圖，堆積物相對於試料半徑位置的堆積速度的關係。
圖10B是表示在圖18所示的ECR電漿處理裝置中，用以說明碳氟化合物的自由基起因堆積物分布的圖，堆積物相對於試料半徑位置的堆積速度的關係。
圖11是表示3次元構造的NAND快閃記憶體的製造工程的一部分的元件剖面圖，(a)是矽氮化膜與矽氧化膜的層疊膜被加工的狀態，(b)是矽氮化膜被除去形成串齒狀的矽氧化膜的狀態，(c)是覆蓋串齒狀的矽氧化膜而形成鎢膜的狀態，(d)是以鎢膜能留在串齒狀的矽膜之間的方式除去鎢膜的狀態。
圖12是表示在圖11(c)所示的構造中，各向同性蝕刻之鎢除去工程後的加工形狀的一例的剖面圖。
圖13是表示在圖11(c)所示的構造中，溝底部的鎢的除去工程之後，進行各向同性蝕刻之鎢除去工程後的加工形狀的一例的剖面圖。
圖14是用以說明在圖12所示的構造中，處理中的溝內的自由基濃度分布的圖，F自由基濃度相對於離溝底面的距離的關係。
圖15是用以說明在圖11(c)所示的構造中，處理中的溝內的自由基濃度分布的圖，F自由基濃度相對於離溝底面的距離的關係。
圖16是表示本發明的第5實施例的遮蔽板的形狀。
圖17是本發明的第5實施例的電漿處理裝置的概略全體構成剖面圖。
圖18是本發明的第6實施例的電漿處理裝置的概略全體構成剖面圖。
圖19是本發明的第6實施例的多孔板的擴大圖。
圖20是本發明的第7實施例的金屬閘形成製程流 程。
以下，根據實施例來說明本發明。
實施例1
在圖1顯示本發明的第1實施例的電漿處理裝置的概略全體構成剖面圖。本實施例的裝置是與專利文獻2同樣，形成可藉由2.45GHz的微波與螺線管114所作的磁場之ECR共鳴來產生電漿之構造，該2.45GHz的微波是從磁控管113經由介電質窗117來供給至減壓處理室106(上部領域106-1、下部領域106-2)。並且，經由匹配器122來連接高頻電源123至載置於試料台120的試料121的情形也是與專利文獻2相同。
又，本電漿處理裝置是介電質製的多孔板116會將減壓處理室106之中分割成減壓處理室上部領域106-1及減壓處理室下部領域106-2的點是與專利文獻2大不同。因為此特徵，所以只要在遮蔽板的多孔板116的介電質窗側的減壓處理室上部領域106-1產生電漿，便可遮蔽離子而只將自由基照射至試料。在本實施例使用的ECR電漿處理裝置是與專利文獻4記載的微波電漿處理裝置不同，具有在被稱為ECR面之磁場強度875Gauss的面附近產生電漿的特徵。
因此，只要以ECR面能夠形成多孔板116與 介電質窗117之間(減壓處理室上部領域106-1)的方式調整磁場，便可在多孔板116的介電質窗側產生電漿，產生的離子是幾乎無法通過多孔板116，因此可只將自由基照射至試料121。並且，本實施例是與專利文獻3所示的裝置不同，多孔板116為介電質形成。由於多孔板116不為金屬，因此微波可傳播至比多孔板116還靠試料側。
因此，只要以ECR面能夠形成多孔板116與試料121之間(減壓處理室下部領域106-2)的方式調整磁場，便會在比多孔板116還靠試料側產生電漿，所以可將離子及自由基的雙方照射至試料。並且，此方式是與專利文獻1的電容耦合電漿不同，只要調整從高頻電源123往試料台供給的電力，便可控制離子照射的能量從數10eV到數KeV。另外，相對於多孔板的高度位置之ECR面的高度位置的調整或切換(上方或下方)、及保持各自的高度位置的期間等是可利用控制裝置(未圖示)來進行。符號124是表示泵。
並且，為了維持此方式下安定的電漿，產生電漿的空間寬需要有為了維持電漿之充分的大小。實驗性地改變多孔板116與介電質窗117之間及多孔板116與試料121之間的距離，調查電漿的產生之結果，可知只要將該等的間隔形成40mm以上，便可形成安定的電漿。
如以上般，在以磁場及微波的ECR共鳴來形成電漿的乾蝕刻裝置等的電漿處理裝置中，在試料與介電質窗之間配置介電質製的多孔板，使ECR面的位置上下 移動，藉此可在一台的裝置實現自由基照射及離子照射的步驟。更藉由調整高頻電源往試料台的電力供給，可控制離子照射的能量從數10eV到數KeV。
藉此，即使是廣蝕刻領域與窄蝕刻領域混在那樣的試料，還是可在1台的裝置抑制微負載效應(loading effect)均一地蝕刻至所望的深度。作為介電質製的多孔板的材質是最好為石英、礬土、氧化釔等的介電損失少的材料。
實施例2
在圖2顯示本發明的第2實施例的電漿處理裝置的概略全體構成剖面圖。本實施例的裝置是與專利文獻1同樣從高頻電源126經由匹配器125來供給高頻電力至螺線形線圈131，藉此可使感應耦合電漿產生。而且，在此感應耦合電漿與試料之間插入被接地的金屬製的多孔板116的點或經由匹配器122來連接高頻電源123至載置於試料台120的試料121的點也與專利文獻1相同。另外，多孔板116是不限於金屬，只要是導體便可使用。
另一方面，在此裝置中，與專利文獻1不同，為了使在比金屬製的多孔板116還靠試料側(減壓處理室下部領域106-2)也可形成感應耦合電漿，而在金屬製的多孔板116與試料121之間的高度具有別的螺線形線圈132。形成可藉由開關133來切換是否供給高頻電力至螺線形線圈131及螺線形線圈132的其中任一。對螺線形 線圈131供給高頻電力時，由於在多孔板116的頂板側(減壓處理室上部領域106-1)產生電漿，因此離子會藉由多孔板116而被遮蔽，僅自由基會被照射至試料121。
又，由於對螺線形線圈132供給高頻電力時是在比多孔板116還靠試料側(減壓處理室下部領域106-2)產生電漿，因此可將離子照射於試料121。另外，開關133之螺線形線圈的切換(比多孔板還上方的螺線形線圈及下方的螺線形線圈的切換)、及至切換的各自的期間等是可利用控制裝置(未圖示)來進行。
又，由於此方式可在比多孔板116還靠試料側產生感應耦合電漿，因此只要調整從高頻電源123供給的電力，便可控制離子照射的能量從數10eV到數KeV。可從低能量控制到高能量的點是與專利文獻1不同。
又，即使為此方式，也只要將多孔板116與頂板134之間及多孔板116與試料121之間的距離形成比德拜(debye)長還大一位數以上例如5mm以上，便可形成安定的電漿。
如以上般，在對螺線形線圈供給高頻電力來產生感應耦合電漿的方式的乾蝕刻裝置中，只要在試料121與頂板134之間配置金屬製的多孔板116，且在金屬製的多孔板116的頂板側(減壓處理室上部領域106-1)及金屬製的多孔板116的試料側(減壓處理室下部領域106-2)具有別的螺線形線圈131、132，且具有切換高頻電力往二個螺線形線圈供給的機構，便可在一台的裝置實 現自由基照射及離子照射的步驟。更藉由調整高頻電源往試料台的電力供給，可控制離子照射的能量從數10eV到數KeV。
藉此，即使是廣蝕刻領域與窄蝕刻領域混在那樣的試料，還是可在1台的裝置抑制微負載效應，均一地蝕刻至所望的深度。作為金屬製的多孔板116的材質，最好是鋁、銅、不鏽鋼等的導電率高的材料。並且，亦可為以礬土等的介電質來被覆金屬製的多孔板者。
實施例3
有關本發明的第3實施例的電漿處理方法，是使用實施例1記載的電漿處理裝置，以STI(Shallow Trench Isolation)的回蝕工程為例進行說明。此工程是例如圖3所示般，加工在深度200nm的矽(Si)200的溝埋入矽氧化膜(SiO2)202之構造的試料，只將SiO2 202蝕刻20nm。為了進行此加工，進行交替執行碳氟化合物氣體的自由基照射(第一步驟)與稀有氣體的離子照射(第二步驟)之原子層蝕刻。
在第一步驟中，一面從氣體導入口105供給碳氟化合物氣體，一面在ECR面進入多孔板116與介電質窗117之間(減壓處理室上部領域106-1)的磁場條件下產生電漿，以多孔板116去除所產生的離子，藉此只使碳氟化合物氣體的自由基吸附於試料。此時，對試料是不施加來自高頻電源123的高頻電力。
其次，在第二步驟中，一面從氣體導入口105供給稀有氣體，一面在ECR面進入多孔板116與試料之間(減壓處理室下部領域106-2)的磁場條件產生電漿。而且，藉由對試料施加30W的高頻電力，只將持30eV的能量之離子照射至試料，對於Si選擇性地蝕刻SiO2。另外，藉由調整施加於試料的高頻電力，可控制離子所持的能量。
藉由交替重複50次第一步驟及第二步驟，可蝕刻20nm。在圖4表示以此方法加工的試料的剖面形狀。可知被埋入Si 200的溝之中的SiO2 202被正確地蝕刻20nm。
為了比較，使用專利文獻1記載的裝置，進行同樣的原子層蝕刻。具體而言，在第一步驟中，一面從氣體導入口供給碳氟化合物氣體，一面對螺線形線圈供給高頻電力而使感應耦合電漿產生。並且，使不會對試料施加高頻電壓。藉此，對試料是僅碳氟化合物氣體的自由基從感應耦合電漿照射。而且，在第二步驟中，一面從氣體導入口供給稀有氣體，一面對試料施加1kW的高頻電力，使電容耦合電漿產生於金屬製的多孔板與試料之間，對試料照射稀有氣體的離子。
在圖5表示重複50次交替第一步驟及第二步驟之後的試料的加工剖面形狀。可知被埋入Si 200的溝中之SiO2 202正確被蝕刻20nm。另一方面，Si 200也大致被蝕刻20nm，可知有選擇性低的問題。亦即，藉由為了 產生電容耦合電漿而施加於試料的1kW的高頻電力，離子會被加速，甚至Si也蝕刻。一旦降低施加於試料的高頻電力，則由於電容耦合電漿不會被產生，因此難以控制離子的加速能量。
而且，使用專利文獻2所示的裝置，進行同樣的原子層蝕刻。具體而言，在第一步驟中，一面使ECR電漿產生，一面從氣體導入口供給碳氟化合物氣體。並且，使不會對試料施加高頻電壓。藉此，對試料是從感應耦合電漿照射碳氟化合物氣體的自由基及離子。並且，在第二步驟中，一面使ECR電漿產生，一面從氣體導入口供給稀有氣體。而且，藉由對試料施加30W的高頻電力，只將持30eV的能量的離子照射至試料，對於Si 200選擇性地蝕刻SiO2 202。
在圖6顯示重複50次交替第一步驟及第二步驟之後的試料的加工剖面形狀。在Si 200的溝寬廣的部分，所被埋入的SiO2 202是被蝕刻50nm程度，可知蝕刻深度的控制精度低。另一方面，在Si 200的溝寬窄的部分，SiO2 202只被蝕刻15nm程度，可知疏密差亦大(微負載效應)。
如以上般，藉由使用實施例1的裝置，交替重複碳氟化合物氣體的自由基照射及稀有氣體的離子的照射，可不搬送試料地在同一裝置內實現兩步驟，因此可以高處理能力實現高選擇且高精度的STI的回蝕。更可藉由調整高頻電源往試料台的電力供給來控制離子照射的能量 從數10eV到數KeV。藉此，即使是廣蝕刻領域與窄蝕刻領域混在那樣的試料，還是可在1台的裝置抑制微負載效應，均一地蝕刻至所望的深度。作為本實施例的碳氟化合物氣體是可使用C4F8、C2F6、C5F8等。又，作為稀有氣體是可使用He、Ar、Kr、Xe等。
實施例4
在本實施例中，有關實施例1的裝置，針對多孔板的孔的配置影響遮蔽離子的性能進行說明。
首先，說明有關離子遮蔽效果。在有磁場的電漿中，離子會沿著磁力線移動為人所知。圖7是用以說明圖1所示的電漿處理裝置的磁力線140的情況的裝置剖面圖。ECR電漿的情況是如圖7所示般，磁力線140會縱走，且隨著接近試料，磁力線的間隔變寬。
因此，如圖8所示般，均等地配置孔150的多孔板116時，通過中央附近的孔之離子是沿著磁力線140，射入試料121。另一方面，如圖9所示般，只要作成在相當於多孔板116的中央部的試料直徑之範圍151無孔的構造者(自由基遮蔽領域)，便可完全遮蔽在多孔板的介電質窗側(減壓處理室上部領域106-1)所產生的離子往試料射入。另外，孔150的直徑是1~2cmΦ為適。
為了確認此效果，針對無多孔板的情況、設置圖8所示的多孔板的情況、設置圖9所示的多孔板的情況等3個的情況，計測以ECR面進入多孔板116與介電 質窗之間的磁場條件，使稀有氣體的電漿產生而射入試料的離子電流密度。其結果，離子電流密度是在無多孔板的情況為2mA/cm2，相對的，圖8的多孔板的情況是0.5mA/cm2，圖9的多孔板的情況是減少至測定極限的0.02mA/cm2以下。亦即，可確認藉由使用在相當於中央部的試料直徑之範圍151無孔的構造的多孔板，可大幅度減少離子往試料射入。
實施例5
本實施例是針對孔板對於自由基分布的影響來說明有關實施例1的裝置。
使用像圖9那樣在中央部附近無孔的多孔板時，由於從多孔板的外周的孔供給，因此在試料近旁會有自由基分布容易形成外周高的傾向。為了解決此問題，檢討在圖9的多孔板的試料側設在像圖16那樣在中央部挖洞的甜甜圈狀的第二遮蔽板118之方法。藉此，如圖17的剖面圖所示般，形成從多孔板116與第二遮蔽板118之間往中心的氣流119，使自由基在試料的中央部附近也供給。
為了驗證此效果，針對僅圖9的多孔板的情況、及組合圖9的多孔板與圖16的第二遮蔽板的情況等二個情況，計測以ECR面進入多孔板116與介電質窗117之間的磁場條件，使碳氟化合物氣體的電漿產生，而起因於碳氟化合物的自由基之堆積膜的膜厚的試料上的分布。將其結果顯示於圖10A。僅圖9的多孔板的情況是外高的 膜厚分布，相對的，組合圖9的多孔板與圖16的第二遮蔽板的情況是可取得均一的膜厚分布。亦即，可確認藉由組合圖9的多孔板與圖16的第二遮蔽板，可取得均一的自由基分布。
本實施例是使用在相當於中央部的試料直徑之範圍無孔的構造的多孔板，但即使是將此領域的孔的密度或孔徑形成比除此以外的領域小的多孔板，也可取得同樣的效果。又，雖也依多孔板與試料之間的距離或磁場條件而定，但孔少的領域的徑是可形成比試料直徑小30%程度。
並且，為了可取得此效果，第二遮蔽板的中央的孔的直徑是需要比多孔板之無孔的領域的直徑更小。第二遮蔽板是除了石英或礬土等的介電質製以外，亦可為金屬製者。又，第二遮蔽板是不必為板，例如亦可為中央部開孔的塊狀者。
實施例6
本實施例是檢討藉由改良實施例1的裝置的多孔板的開孔方式，兼顧離子的遮蔽性及自由基的均一性之方法。為了在中央部也供給自由基，像圖8的多孔板那樣，需要在中央部附近也開孔。另一方面，由於離子是沿著磁力線140來移動，因此通過中央附近的孔之離子會射入試料121。
於是，如圖18的剖面圖般，發明者們檢討在 多孔板中開斜孔的方法。如圖18所示般，在微波ECR電漿中，磁力線會傾斜於越接近試料，磁力線140的間隔越擴大的方向。在圖18的裝置中，將孔傾斜於與磁力線的傾斜相反方向。亦即，將孔傾斜於試料側的孔的間隔變窄的方向為特徵。
此情況，如圖19的擴大圖般，由於孔的方向與磁力線140的方向不同，因此離子127是無法通過多孔板的孔，結果可大幅度減少射入試料121的離子的量。另一方面，由於自由基是與磁力線無關地等向性地擴散，所以可通過多孔板的斜孔而到達試料，因此還是可從中央部附近的孔供給自由基。為了確認此效果，以圖18的構成來計測試料上的離子電流密度。其結果，離子電流密度是從垂直開孔的多孔板的情況的0.5mA/cm2減少至測定極限的0.02mA/cm2以下。
其次，以實施例5的方法來計測堆積膜的試料上的分布。將其結果顯示於圖10B。藉由在中央部附近也開孔，可取得均一的膜厚分布。亦即，可確認藉由在多孔板的中央部附近開斜孔，可兼顧高的離子遮蔽性及均一的自由基分布。
有關多孔板的斜孔的角度，最好是形成從多孔板的垂直方向來看，不能從孔的入口看穿出口的角度。並且，使孔傾斜的方向是不必一定要中心軸方向，亦可傾斜於旋轉方向。又，本實施例是在多孔板的全體開斜孔，但有關比試料直徑大的部分的孔是即使開成垂直也可取得 同樣的效果。
實施例7
本實施例是說明有關利用實施例1的裝置來適用至周知的三次元NAND(3DNAND)記憶體的製造工程的一部分的情況。圖11(a)是表示在交替層疊矽氮化膜201及矽氧化膜202的層疊膜形成複數的孔，將該等的內部充填後，形成有溝203的狀態。從具有此構造的試料除去矽氮化膜201，如圖11(b)所示般，形成梳齒狀的矽氧化膜202。
以能夠填埋此梳齒狀的矽氧化膜202之間覆蓋矽氧化膜的方式，藉由CVD來形成鎢204，作為圖11(c)所示的構造。而且，藉由在橫方向蝕刻鎢204，如圖11(d)所示般作成，矽氧化膜202與鎢204會被交替層疊，且各鎢204的層會被電性分離之構造。其中，在作成圖11(d)所示的構造之工程中，被要求在橫方向均一地蝕刻深溝內的鎢204。
作為用以將如此的深溝之中的鎢204均一地蝕刻於橫方向的方法，例如可思考以混合可等向性地蝕刻鎢之含氟的氣體與碳氟化合物等的堆積性的氣體之氣體的電漿來處理。
於是，在實施例1的裝置，使含氟氣體與碳氟化合物的混合氣體的電漿產生，處理圖11(c)的構造的試料。為了實現各向同性的蝕刻，在ECR面進入多孔 板116與介電質窗之間的磁場條件下產生電漿，只將氟與碳氟化合物氣體的自由基照射至試料。此時，對試料是不施加高頻電力進行處理。將其結果顯示於圖12。在溝上部207、溝中央部208，鎢204會被均一地除去，但在溝底部209是鎢204不會被蝕刻而留下，可知會發生鎢204的各層彼此間電性短路的問題。
其次，說明有關此原因。圖14是表示F自由基濃度相對於離溝底面(溝底鎢表面)的距離的關係。由圖14可知，在溝底部209(離溝底面的距離為0附近)，氟自由基濃度急劇減少。此減少的原因可推定因溝底鎢表面210的蝕刻而氟自由基被消費所致。
為了解決此問題，而檢討以各向異性的蝕刻來一旦除去溝底的鎢之後，等向性地除去側面的鎢204之2步驟的加工方法。有關各向異性蝕刻步驟是以ECR面進入多孔板116與試料121之間的磁場條件來產生電漿，對試料施加高頻電力，藉此使離子垂直射入試料，而除去溝底的鎢204。另外，藉由調整高頻電源之往試料台的電力供給，可控制離子照射的能量從數10eV到數KeV。
其次，有關各向同性的蝕刻是以ECR面進入多孔板116與介電質窗117之間的磁場條件來產生電漿，對試料不施加高頻偏壓地處理。其結果，在各向同性的蝕刻的步驟中，如圖15所示般，在溝底部209的附近，氟自由基濃度急劇地減少的現象變不見。
在圖13顯示進行此2步驟的處理時的加工剖 面形狀。可確認藉由此方法來均一地除去鎢204至底面。
本實施例的含氟氣體是可使用SF6，NF3，XeF2、SiF4等。又，本實施例的碳氟化合物氣體是可使用C4F8、C2F6、C5F8等。又，本實施例是使用溝203，但亦可設為孔。
並且，在本實施例中，雖使用實施例1的裝置，但只要是可在一台的裝置實現自由基照射及離子照射的步驟之裝置，即使是使用實施例2的裝置，也可取得同樣的效果。
實施例8
本實施例是說明藉由實施例1的裝置來進行複數的工程的處理，藉此減少裝置成本之例。在圖20顯示被稱為後閘極(gate-last)之MOS電晶體的金屬閘形成工程的一部分。首先，第1工程是按照遮罩(304)來對被成膜於矽基板(301)及SiO2(302)上的矽膜進行各向異性的乾蝕刻，藉此作成矽的虛擬閘極(303)。
其次，藉由在第2工程注入雜質來形成源極(305)及汲極(306)。在第3工程中以CVD(chemical vapor deposition)來將SiO2(302)成膜後，在第4的工程以CMP(Chemical Mechanical Polishing)來研磨多餘的表面的SiO2(302)。然後，在第5工程藉由矽的各向同性乾蝕刻來除去矽的虛擬閘極(303)。而且，在第6工程將成為實際的閘極之金屬(307)成膜後，在第7工 程藉由CMP來除去多餘的金屬，而形成金屬閘(308)。
此製程是在第1工程存在矽的各向異性乾蝕刻的工程，在第4工程存在矽的各向同性乾蝕刻的工程。因此，通常是矽的各向異性乾蝕刻裝置及各向同性乾蝕刻裝置分別需要1台以上。因此，在生產量少之少量多品種的製作中，需要保有操業率低的2種類的乾蝕刻裝置，裝置成本成問題。
若利用實施例1的裝置來以1台的裝置進行第1工程的各向異性乾蝕刻及第4工程的各向同性乾蝕刻，則裝置操業率會提升，且可將製作內的裝置台數減至一半。
本實施例是說明在MOS電晶體的金屬閘形成工程適用實施例1的裝置之例，但即使是其他的製造工程，只要各向異性乾蝕刻及各向同性乾蝕刻雙方存在，便可藉由在實施例1的裝置處理雙方的工程來取得同樣的效果。

Claims (5)

  1. 一種電漿處理方法，其特徵為：以貫通第一膜與第二膜所交替地層疊的層疊膜之方式，在前述層疊膜形成孔或溝之後，除去前述第二膜，除去前述第二膜後，在前述第二膜被除去之處埋入膜，藉由電漿蝕刻來除去在前述第二膜被除去之處埋入的膜以外的前述膜，將前述孔或溝的底面的前述膜除去至前述底面露出之後，除去前述孔或溝的側壁的前述膜。
  2. 如申請專利範圍第1項之電漿處理方法，其中，利用含氟氣體與氟碳氣體的混合氣體來將前述孔或溝的底面的前述膜除去至前述底面露出之後，除去前述孔或溝的側壁的前述膜。
  3. 如申請專利範圍第1項之電漿處理方法，其中，前述膜為鎢膜。
  4. 如申請專利範圍第3項之電漿處理方法，其中，前述第一膜為矽氧化膜，前述第二膜為矽氮化膜。
  5. 如申請專利範圍第1~4項中的任一項所記載之電漿處理方法，其中，藉由離子輔助蝕刻來將前述孔或前述溝的底面的前述膜除去至前述底面露出，藉由自由基蝕刻來除去前述孔或溝的側壁的前述膜。
TW106123071A 2015-05-22 2016-05-19 電漿處理裝置及使用彼之電漿處理方法 TWI669028B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015104115 2015-05-22
JP2015-104115 2015-05-22
??PCT/JP2016/063129 2016-04-27
PCT/JP2016/063129 WO2016190036A1 (ja) 2015-05-22 2016-04-27 プラズマ処理装置およびそれを用いたプラズマ処理方法

Publications (2)

Publication Number Publication Date
TW201739323A TW201739323A (zh) 2017-11-01
TWI669028B true TWI669028B (zh) 2019-08-11

Family

ID=57392767

Family Applications (6)

Application Number Title Priority Date Filing Date
TW106123071A TWI669028B (zh) 2015-05-22 2016-05-19 電漿處理裝置及使用彼之電漿處理方法
TW112120737A TW202339555A (zh) 2015-05-22 2016-05-19 電漿處理裝置及使用彼之電漿處理方法
TW111107126A TWI818454B (zh) 2015-05-22 2016-05-19 電漿處理裝置及使用彼之電漿處理方法
TW107114742A TWI689227B (zh) 2015-05-22 2016-05-19 電漿處理裝置及使用彼之電漿處理方法
TW105115521A TWI632833B (zh) 2015-05-22 2016-05-19 電漿處理裝置及使用彼之電漿處理方法
TW109105889A TWI798531B (zh) 2015-05-22 2016-05-19 電漿處理裝置及使用彼之電漿處理方法

Family Applications After (5)

Application Number Title Priority Date Filing Date
TW112120737A TW202339555A (zh) 2015-05-22 2016-05-19 電漿處理裝置及使用彼之電漿處理方法
TW111107126A TWI818454B (zh) 2015-05-22 2016-05-19 電漿處理裝置及使用彼之電漿處理方法
TW107114742A TWI689227B (zh) 2015-05-22 2016-05-19 電漿處理裝置及使用彼之電漿處理方法
TW105115521A TWI632833B (zh) 2015-05-22 2016-05-19 電漿處理裝置及使用彼之電漿處理方法
TW109105889A TWI798531B (zh) 2015-05-22 2016-05-19 電漿處理裝置及使用彼之電漿處理方法

Country Status (5)

Country Link
US (2) US20180047595A1 (zh)
JP (3) JP6434617B2 (zh)
KR (3) KR102085044B1 (zh)
TW (6) TWI669028B (zh)
WO (1) WO2016190036A1 (zh)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180047595A1 (en) * 2015-05-22 2018-02-15 Hitachi High-Technologies Corporation Plasma processing device and plasma processing method using same
JP2019102483A (ja) * 2017-11-28 2019-06-24 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JP6987172B2 (ja) * 2017-11-28 2021-12-22 東京エレクトロン株式会社 エッチング方法およびエッチング装置
KR102487054B1 (ko) * 2017-11-28 2023-01-13 삼성전자주식회사 식각 방법 및 반도체 장치의 제조 방법
JP6902991B2 (ja) * 2017-12-19 2021-07-14 株式会社日立ハイテク プラズマ処理装置
US11037765B2 (en) * 2018-07-03 2021-06-15 Tokyo Electron Limited Resonant structure for electron cyclotron resonant (ECR) plasma ionization
US11615946B2 (en) * 2018-07-31 2023-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Baffle plate for controlling wafer uniformity and methods for making the same
US20210335625A1 (en) * 2019-02-08 2021-10-28 Hitachi High-Technologies Corporation Dry etching apparatus and dry etching method
US11217454B2 (en) * 2019-04-22 2022-01-04 Hitachi High-Tech Corporation Plasma processing method and etching apparatus
CN110797245B (zh) * 2019-10-28 2022-11-25 北京北方华创微电子装备有限公司 一种半导体加工设备
KR102498696B1 (ko) * 2019-12-23 2023-02-13 주식회사 히타치하이테크 플라스마 처리 장치
KR20220134577A (ko) 2020-01-31 2022-10-05 스미또모 가가꾸 가부시키가이샤 적층체
JP7244447B2 (ja) * 2020-02-20 2023-03-22 株式会社日立ハイテク プラズマ処理装置
CN113394086A (zh) * 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
WO2021199420A1 (ja) 2020-04-03 2021-10-07 株式会社日立ハイテク プラズマ処理装置およびプラズマ処理方法
KR102521388B1 (ko) * 2020-04-21 2023-04-14 주식회사 히타치하이테크 플라스마 처리 장치
JP7281433B2 (ja) * 2020-06-24 2023-05-25 株式会社日立ハイテク プラズマ処理装置
US11854770B2 (en) 2021-01-14 2023-12-26 Applied Materials, Inc. Plasma processing with independent temperature control
CN115210851A (zh) * 2021-02-08 2022-10-18 株式会社日立高新技术 等离子处理装置
US11328931B1 (en) * 2021-02-12 2022-05-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device
JP7330391B2 (ja) * 2021-06-28 2023-08-21 株式会社日立ハイテク プラズマ処理装置及びプラズマ処理方法
KR20230014339A (ko) * 2021-07-21 2023-01-30 세메스 주식회사 기판 처리 방법 및 기판 처리 장치
US20240304456A1 (en) * 2022-03-07 2024-09-12 Hitachi High-Tech Corporation Plasma processing method
CN117296135A (zh) * 2022-04-26 2023-12-26 株式会社日立高新技术 等离子处理方法
KR20240095152A (ko) * 2022-12-13 2024-06-25 주식회사 히타치하이테크 플라스마 처리 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040129671A1 (en) * 2002-07-18 2004-07-08 Bing Ji Method for etching high dielectric constant materials and for cleaning deposition chambers for high dielectric constant materials
US6867086B1 (en) * 2003-03-13 2005-03-15 Novellus Systems, Inc. Multi-step deposition and etch back gap fill process
US20120001252A1 (en) * 2010-06-30 2012-01-05 Sandisk Corporation Ultrahigh density vertical nand memory device and method of making thereof
US20130270625A1 (en) * 2012-04-16 2013-10-17 Byong-hyun JANG Three-dimensional semiconductor memory devices and methods of fabricating the same
TW201428848A (zh) * 2012-11-09 2014-07-16 Applied Materials Inc 乾蝕刻製程
TW201517162A (zh) * 2013-07-08 2015-05-01 Lam Res Corp 離子束蝕刻系統

Family Cites Families (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2603217B2 (ja) 1985-07-12 1997-04-23 株式会社日立製作所 表面処理方法及び表面処理装置
JPH0642462B2 (ja) * 1988-09-07 1994-06-01 日電アネルバ株式会社 プラズマ処理装置
JPH02230729A (ja) * 1989-03-03 1990-09-13 Fujitsu Ltd 半導体製造装置
JPH03218018A (ja) * 1990-01-23 1991-09-25 Sony Corp バイアスｅｃｒｃｖｄ装置
KR910016054A (ko) 1990-02-23 1991-09-30 미다 가쓰시게 마이크로 전자 장치용 표면 처리 장치 및 그 방법
JPH04225226A (ja) * 1990-12-26 1992-08-14 Fujitsu Ltd プラズマ処理装置
JPH05234947A (ja) 1992-02-26 1993-09-10 Toshiba Corp マイクロ波プラズマエッチング装置
JPH08107101A (ja) * 1994-10-03 1996-04-23 Fujitsu Ltd プラズマ処理装置及びプラズマ処理方法
US6352049B1 (en) * 1998-02-09 2002-03-05 Applied Materials, Inc. Plasma assisted processing chamber with separate control of species density
KR100829288B1 (ko) * 1998-12-11 2008-05-13 서페이스 테크놀로지 시스템스 피엘씨 플라즈마 처리장치
JP3542514B2 (ja) * 1999-01-19 2004-07-14 株式会社日立製作所 ドライエッチング装置
JP2002289588A (ja) * 2001-03-27 2002-10-04 Kawasaki Microelectronics Kk 金属膜のパターンニング方法
TW544805B (en) * 2002-06-27 2003-08-01 Applied Materials Inc High purity radical process system
JP3865692B2 (ja) * 2002-12-16 2007-01-10 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US7500445B2 (en) * 2003-01-27 2009-03-10 Applied Materials, Inc. Method and apparatus for cleaning a CVD chamber
WO2005104203A1 (ja) * 2004-03-31 2005-11-03 Fujitsu Limited 基板処理装置および半導体装置の製造方法
US7767561B2 (en) * 2004-07-20 2010-08-03 Applied Materials, Inc. Plasma immersion ion implantation reactor having an ion shower grid
US7396431B2 (en) * 2004-09-30 2008-07-08 Tokyo Electron Limited Plasma processing system for treating a substrate
KR100610019B1 (ko) * 2005-01-11 2006-08-08 삼성전자주식회사 플라즈마 분배장치 및 이를 구비하는 건식 스트리핑 장치
US7943005B2 (en) * 2006-10-30 2011-05-17 Applied Materials, Inc. Method and apparatus for photomask plasma etching
US7942969B2 (en) * 2007-05-30 2011-05-17 Applied Materials, Inc. Substrate cleaning chamber and components
KR100927375B1 (ko) * 2007-09-04 2009-11-19 주식회사 유진테크 배기 유닛 및 이를 이용하는 배기 조절 방법, 상기 배기 유닛을 포함하는 기판 처리 장치
KR101226685B1 (ko) * 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
TWI424796B (zh) * 2010-02-12 2014-01-21 Advanced Micro Fab Equip Inc Plasma processing device with diffusion dissociation region
US9536970B2 (en) * 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
US9793126B2 (en) 2010-08-04 2017-10-17 Lam Research Corporation Ion to neutral control for wafer processing with dual plasma source reactor
JP5845754B2 (ja) * 2010-09-15 2016-01-20 東京エレクトロン株式会社 プラズマエッチング処理方法
JP5901887B2 (ja) * 2011-04-13 2016-04-13 東京エレクトロン株式会社 プラズマ処理装置のクリーニング方法及びプラズマ処理方法
JP5898882B2 (ja) * 2011-08-15 2016-04-06 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
WO2013051248A1 (ja) * 2011-10-07 2013-04-11 東京エレクトロン株式会社 プラズマ処理装置
KR20130049364A (ko) * 2011-11-04 2013-05-14 피에스케이 주식회사 플라스마 공급 유닛 및 이를 포함하는 기판 처리 장치
US9786471B2 (en) * 2011-12-27 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma etcher design with effective no-damage in-situ ash
KR102046193B1 (ko) * 2012-02-01 2019-11-18 도쿄엘렉트론가부시키가이샤 플라스마 에칭 방법 및 플라스마 에칭 장치
JP5808697B2 (ja) * 2012-03-01 2015-11-10 株式会社日立ハイテクノロジーズ ドライエッチング装置及びドライエッチング方法
JP5959275B2 (ja) * 2012-04-02 2016-08-02 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
KR101495288B1 (ko) 2012-06-04 2015-02-24 피에스케이 주식회사 기판 처리 장치 및 방법
JP5822795B2 (ja) * 2012-07-17 2015-11-24 株式会社日立ハイテクノロジーズ プラズマ処理装置
JP2014042004A (ja) * 2012-07-26 2014-03-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US9373517B2 (en) * 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
JP5996324B2 (ja) * 2012-08-07 2016-09-21 シャープ株式会社 不揮発性半導体記憶装置とその製造方法
US9048190B2 (en) * 2012-10-09 2015-06-02 Applied Materials, Inc. Methods and apparatus for processing substrates using an ion shield
TWI614813B (zh) * 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6045610B2 (ja) * 2013-01-24 2016-12-14 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5887366B2 (ja) * 2013-03-26 2016-03-16 東京エレクトロン株式会社 遷移金属を含む膜をエッチングする方法
US9230819B2 (en) * 2013-04-05 2016-01-05 Lam Research Corporation Internal plasma grid applications for semiconductor fabrication in context of ion-ion plasma processing
JP2014229751A (ja) * 2013-05-22 2014-12-08 株式会社日立ハイテクノロジーズ プラズマ処理装置および処理方法
WO2015016149A1 (ja) * 2013-07-29 2015-02-05 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および記録媒体
JP2015050362A (ja) 2013-09-03 2015-03-16 株式会社日立ハイテクノロジーズ プラズマ処理装置
US10141322B2 (en) * 2013-12-17 2018-11-27 Intel Corporation Metal floating gate composite 3D NAND memory devices and associated methods
US20180047595A1 (en) * 2015-05-22 2018-02-15 Hitachi High-Technologies Corporation Plasma processing device and plasma processing method using same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040129671A1 (en) * 2002-07-18 2004-07-08 Bing Ji Method for etching high dielectric constant materials and for cleaning deposition chambers for high dielectric constant materials
US6867086B1 (en) * 2003-03-13 2005-03-15 Novellus Systems, Inc. Multi-step deposition and etch back gap fill process
US20120001252A1 (en) * 2010-06-30 2012-01-05 Sandisk Corporation Ultrahigh density vertical nand memory device and method of making thereof
US20130270625A1 (en) * 2012-04-16 2013-10-17 Byong-hyun JANG Three-dimensional semiconductor memory devices and methods of fabricating the same
TW201428848A (zh) * 2012-11-09 2014-07-16 Applied Materials Inc 乾蝕刻製程
TW201517162A (zh) * 2013-07-08 2015-05-01 Lam Res Corp 離子束蝕刻系統

Also Published As

Publication number Publication date
KR102085044B1 (ko) 2020-03-05
TW201739323A (zh) 2017-11-01
JP6434617B2 (ja) 2018-12-05
KR102015891B1 (ko) 2019-08-29
KR20200024955A (ko) 2020-03-09
TW201642713A (zh) 2016-12-01
JP6580731B2 (ja) 2019-09-25
TW201832621A (zh) 2018-09-01
KR20190102301A (ko) 2019-09-03
JP6850830B2 (ja) 2021-03-31
TW202339555A (zh) 2023-10-01
TWI818454B (zh) 2023-10-11
US20230282491A1 (en) 2023-09-07
WO2016190036A1 (ja) 2016-12-01
TWI689227B (zh) 2020-03-21
US20180047595A1 (en) 2018-02-15
JPWO2016190036A1 (ja) 2017-12-28
KR102465801B1 (ko) 2022-11-14
KR20170101952A (ko) 2017-09-06
TWI798531B (zh) 2023-04-11
TW202224502A (zh) 2022-06-16
TW202027563A (zh) 2020-07-16
TWI632833B (zh) 2018-08-11
JP2018093226A (ja) 2018-06-14
JP2019176184A (ja) 2019-10-10

Similar Documents

Publication Publication Date Title
TWI669028B (zh) 電漿處理裝置及使用彼之電漿處理方法
US7396431B2 (en) Plasma processing system for treating a substrate
US7268084B2 (en) Method for treating a substrate
US20060071607A1 (en) Surface wave plasma processing system and method of using
JPH08107101A (ja) プラズマ処理装置及びプラズマ処理方法
KR20130114607A (ko) 플라즈마 처리 장치 및 방법
JP2007080982A (ja) エッチング方法、エッチング装置及び半導体装置の製造方法
KR102058592B1 (ko) 에칭 방법
US7584714B2 (en) Method and system for improving coupling between a surface wave plasma source and a plasma space
US9595467B2 (en) Air gap formation in interconnection structure by implantation process
JP3973283B2 (ja) プラズマ処理装置及びプラズマ処理方法
JP5814663B2 (ja) プラズマ処理方法及びゲートラスト方式のメタルゲートの製造方法
KR101310850B1 (ko) 플라즈마 에칭 방법
CN113767453B (zh) 等离子处理装置以及等离子处理方法
JP5918886B2 (ja) プラズマ処理方法
JP2000150491A (ja) ドライエッチング方法