JPWO2016190036A1 - プラズマ処理装置およびそれを用いたプラズマ処理方法 - Google Patents

プラズマ処理装置およびそれを用いたプラズマ処理方法 Download PDF

Info

Publication number
JPWO2016190036A1
JPWO2016190036A1 JP2017520579A JP2017520579A JPWO2016190036A1 JP WO2016190036 A1 JPWO2016190036 A1 JP WO2016190036A1 JP 2017520579 A JP2017520579 A JP 2017520579A JP 2017520579 A JP2017520579 A JP 2017520579A JP WO2016190036 A1 JPWO2016190036 A1 JP WO2016190036A1
Authority
JP
Japan
Prior art keywords
plasma
sample
plasma processing
shielding plate
processing apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017520579A
Other languages
English (en)
Other versions
JP6434617B2 (ja
Inventor
小藤　直行
直行 小藤
森　政士
政士 森
敏明 西田
敏明 西田
濱崎　良二
良二 濱崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Publication of JPWO2016190036A1 publication Critical patent/JPWO2016190036A1/ja
Application granted granted Critical
Publication of JP6434617B2 publication Critical patent/JP6434617B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H01J37/3211—Antennas, e.g. particular shapes of coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32422—Arrangement for selecting ions or species in the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32651—Shields, e.g. dark space shields, Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H01J37/32678—Electron cyclotron resonance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • H10B51/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors characterised by the three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
    • H10B53/20—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the three-dimensional arrangements, e.g. with cells on different height levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

一台の装置でラジカル照射のステップとイオン照射のステップの両方を実現でき、かつ、イオン照射のエネルギーを数１０ｅＶから数ＫｅＶまで制御できるプラズマ処理装置を提供する。誘導結合プラズマを生成する機構（１２５、１２６，１３１、１３２）と、減圧処理室を上部領域１０６−１及び下部領域１０６−２に分け、且つイオンを遮蔽するための多孔板１１６と、プラズマ生成領域として上部領域１０６−１と下部領域１０６−２とを切換えるスイッチ１３３と、を有する。

Description

本発明は、プラズマ処理装置およびそれを用いたプラズマ処理方法に関する。
ドライエッチング装置において、イオンとラジカルの両方を照射する機能とイオンを遮蔽してラジカルのみを照射するための機能の両方を有するドライエッチング装置は、例えば特許文献１（特開２０１５−５０３６２号公報）に開示されている。特許文献１に開示の装置（ＩＣＰ＋ＣＣＰ）では、ヘリカルコイルに高周波電力を供給することで誘導結合プラズマを発生させることができる。
さらに、この誘導結合プラズマと試料の間に接地された金属製の多孔板を挿入することでイオンを遮蔽して、ラジカルのみを照射することができる。また、この装置では、試料に高周波電力を印加することで、金属製の多孔板と試料の間に容量結合プラズマを生成することができる。ヘリカルコイルに供給する電力と試料に供給する電力の割合を調整することで、ラジカルとイオンの比率を調整することができる。
また、特許文献２（特開昭６２−１４４２９号公報）に開示されたドライエッチング装置では、ソレノイドコイルによって発生された磁場と２．４５ＧＨｚのマイクロ波の電子サイクロトロン共鳴（ＥＣＲ）現象を利用して、プラズマを発生させることができる（ＥＣＲプラズマ）。さらに、試料に高周波電力を印加することで、ＤＣバイアス電圧を発生させ、このＤＣバイアス電圧でイオンを加速して、ウエハに照射することができる。
また、特許文献３（特開平４−１８０６２１号公報）に記載された中性ビームエッチング装置では、特許文献２と同様にＥＣＲプラズマを発生させることができる。さらに、プラズマ生成部と試料の間に電圧を印加した金属製の多孔板を挿入することで、イオンを遮蔽して電荷を帯びていないラジカルなどの中性粒子のみを試料に照射することができる。
また、特許文献４（特開平５−２３４９４７号公報）のマイクロ波プラズマを用いたドライエッチング装置では、供給するマイクロ波の電力により、石英窓付近にプラズマを生成することができる。さらに、このプラズマと試料の間に多孔板を挿入することによって、イオンを遮蔽してラジカルを供給することができる。
特開２０１５−５０３６２号公報 特開昭６２−１４４２９号公報 特開平４−１８０６２１号公報 特開平５−２３４９４７号公報
近年、半導体デバイス加工の高精度化に伴って、ドライエッチング装置には、イオンとラジカルの両方を照射して加工を行う機能と、ラジカルのみを照射して加工を行う機能の両方が必要になりつつある。 例えば、エッチング深さを高精度に制御する原子層エッチングでは、ラジカルのみを試料に照射する第一ステップとイオンを試料に照射する第二ステップを交互に繰り返してエッチング深さを制御する方法が検討されている。この加工では、第一ステップで試料表面にラジカルを吸着させた後、ステップ２で希ガスのイオンを照射して試料表面に吸着したラジカルを活性化させることでエッチング反応を生じさせて、エッチング深さを高精度に制御するものである。
この処理を、従来の方法でこの原子層エッチングを実施する場合は、（１）特許文献３や特許文献４などに記載のラジカルのみを試料に照射することのできる装置と、（２）特許文献２などに記載されているようにプラズマ中のイオンを加速して試料に照射することのできる装置の二つの装置の間を交互に真空搬送で移動させて処理することが必要となること、したがって、この方法による原子層エッチングではスループットが大幅に低下することが問題となる。そのため、一台のドライエッチング装置で、ラジカルのみを試料に照射する第一ステップとイオンを試料に照射する第二ステップの両方を行うことが望ましい。
また、例えばシリコンの等方加工では、イオンとラジカルの両方を照射して、シリコン表面の自然酸化膜を除去してから、ラジカルのみを照射してシリコンの等方エッチングを行う必要がある。このような加工では、自然酸化膜の除去に要する時間が数秒と短いため、自然酸化膜除去とシリコンの等方エッチングを別々の装置で処理するとスループットが大幅に低下してしまう。そのため、一台のドライエッチング装置で、イオンとラジカルの両方を照射する自然酸化膜除去と、ラジカルのみによるシリコンの等方エッチングの両方を行うことが望ましい。
また、例えば、少量多品種生産の中規模のファブでは、一台のエッチング装置で複数の工程を行うため、イオンとラジカルの両方を照射する異方性エッチングとラジカルのみを照射する等方エッチングの両方の機能を有することで装置コストを大幅に低減できる。
以上のように半導体デバイス加工で用いられるドライエッチング装置には、イオンとラジカルの両方を照射して加工を行う機能と、ラジカルのみを照射して加工を行う機能の両方が求められるようになっている。
特許文献１の装置は、この要求に答えることができる装置であると思われた。即ち、第一ステップのラジカル照射では、ヘリカルコイルに高周波電力を供給して誘導結合プラズマを発生させ、一方、試料には高周波電圧を印加しないようにする。これにより、試料には、誘導結合プラズマからラジカルのみが供給される。また、第二ステップのイオン照射では、試料に高周波電圧を印加して、金属製の多孔板と試料の間に容量結合プラズマを生成させ、試料にイオンを照射する。 しかし、この方法で容量結合プラズマを生成して試料にイオンを照射するためには、数ＫｅＶオーダの大きな高周波電圧を試料に印加する必要がある。このため、数１０ｅＶの低エネルギーのイオン照射を必要とする高選択加工には適用できないとの問題の有ることが判明した。
また、使用できる圧力域が数100Pa程度と高く、低圧力の処理を必要とする微細加工には適していないことが判明した。
そこで、本発明の目的は、一台の装置でラジカル照射のステップとイオン照射のステップの両方を実現でき、かつ、イオン照射のエネルギーを数１０ｅＶから数ＫｅＶまで制御できるプラズマ処理装置およびそれを用いたプラズマ処理方法を提供することにある。
上記目的を達成するための一実施形態として、試料がプラズマ処理される処理室と、前記処理室内にプラズマを生成するプラズマ生成機構と、前記試料が載置される試料台とを備えるプラズマ処理装置において、前記プラズマ中のイオンの前記試料台への入射を遮蔽し前記試料台の上方に配置された遮蔽板と、前記遮蔽板の上方にプラズマを生成する第一の期間と前記遮蔽板の下方にプラズマを生成する第二の期間が切換えられながらプラズマ処理される制御を行う制御装置とをさらに備えることを特徴とするプラズマ処理装置とする。
また、試料がプラズマ処理される処理室と、前記処理室内にプラズマを生成するための高周波電力を供給する高周波電源と、前記試料が載置される試料台とを備えるプラズマ処理装置において、前記プラズマより生成されたイオンの前記試料台への入射を遮蔽し前記試料台の上方に配置された遮蔽板と、前記遮蔽板の上方にプラズマを生成させる一方の制御または前記遮蔽板の下方にプラズマを生成させる他方の制御が選択的に行われる制御装置と、をさらに備えることを特徴とするプラズマ処理装置とする。
また、試料がプラズマ処理される処理室と、前記処理室内にプラズマを生成するプラズマ生成機構と、前記試料が載置される試料台と、前記プラズマ中のイオンの前記試料台への入射を遮蔽し前記試料台の上方に配置された遮蔽板とを備えるプラズマ処理装置を用いて前記試料をプラズマ処理するプラズマ処理方法において、前記遮蔽板の下方に生成されたプラズマを用いて前記試料をプラズマ処理する第一の工程と、前記第一の工程後、前記遮蔽板の上方に生成されたプラズマを用いて前記第一の工程後の試料をプラズマ処理する第二の工程とを有することを特徴とするプラズマ処理方法とする。
また、孔または溝の側壁に形成されたパターンに埋め込まれた膜の前記パターン以外の部分をプラズマエッチングにより除去するプラズマ処理方法において、前記孔または溝の底面の前記膜を除去した後、前記孔または溝の深さ方向に垂直な方向の前記膜を除去することを特徴とするプラズマ処理方法とする。
本発明によれば、一台の装置でラジカル照射のステップとイオン照射のステップの両方を実現でき、かつ、イオン照射のエネルギーを数１０ｅＶから数ＫｅＶまで制御できるプラズマ処理装置およびそれを用いたプラズマ処理方法を提供することができる。
本発明の第１の実施例に係るプラズマ処理装置の概略全体構成断面図である。 本発明の第２の実施例に係るプラズマ処理装置の概略全体構成断面図である。 ＳＴＩ（Shallow Trench Isolation）エッチバック前の試料の断面形状を示す図である。 本発明の第３の実施例に係るプラズマ処理方法を、図１に示すプラズマ処理装置を用いてＳＴＩエッチバックに適用した場合の試料の断面形状の一例を示す図である。 従来の装置を用いてＳＴＩエッチバックを行った場合の試料の断面形状の一例を示す図である。 従来の他の装置を用いてＳＴＩエッチバックを行った後の試料の断面形状の一例を示す図である。 図１に示すＥＣＲプラズマ処理装置における磁力線の様子を説明するための装置断面図である。 図1に示すＥＣＲプラズマ処理装置における多孔板の孔配置の例を示す平面図である。 図1に示すＥＣＲプラズマ処理装置における多孔板の孔配置の他の例を示す平面図である。 図１７に示すＥＣＲプラズマ処理装置において、フロロカーボンのラジカル起因堆積物分布への遮蔽板の有無の効果を説明するための図で、試料半径位置に対する堆積物のデポ速度の関係を示す。 図１８に示すＥＣＲプラズマ処理装置において、フロロカーボンのラジカル起因堆積物分布を説明するための図で、試料半径位置に対する堆積物のデポ速度の関係を示す。 ３次元構造のＮＡＮＤフラッシュメモリの製造工程の一部を示す素子断面図であり、（ａ）はシリコン窒化膜とシリコン酸化膜との積層膜が加工された状態、（ｂ）はシリコン窒化膜が除去され串歯状のシリコン酸化膜が形成された状態、（ｃ）は串歯状のシリコン酸化膜を覆ってタングステン膜が形成された状態、（ｄ）は串歯状のシリコン膜の間にタングステン膜が残るようにタングステン膜が除去された状態を示す。 図１１（ｃ）に示す構造において、等方性エッチングによるタングステン除去工程後の加工形状の一例を示す断面図である。 図１１（ｃ）に示す構造において、溝底部のタングステンの除去工程の後、等方性エッチングによるタングステン除去工程を行った後の加工形状の一例を示す断面図である。 図１２に示す構造において、処理中の溝内のラジカル濃度分布を説明するための図であり、溝底面からの距離に対するＦラジカル濃度の関係を示す。 図１１（ｃ）に示す構造において、処理中の溝内のラジカル濃度分布を説明するための図であり、溝底面からの距離に対するＦラジカル濃度の関係を示す。 本発明の第５の実施例に係る遮蔽板の形状を示す。 本発明の第５の実施例に係るプラズマ処理装置の概略全体構成断面図である。 本発明の第６の実施例に係るプラズマ処理装置の概略全体構成断面図である。 本発明の第６の実施例の多孔板の拡大図である。 本発明の第７の実施例のメタルゲート形成プロセスフローである。
以下、本発明を実施例により説明する。
本発明の第１の実施例に係るプラズマ処理装置の概略全体構成断面図を図１に示す。本実施例の装置では、特許文献２と同様、マグネトロン１１３から誘電体窓１１７を介して減圧処理室１０６（上部領域１０６−１、下部領域１０６−２）に供給される２．４５ＧＨｚのマイクロ波と、ソレノイドコイル１１４の作る磁場とのＥＣＲ共鳴によって、プラズマを生成できる構造になっている。また、試料台１２０に載置した試料１２１に整合器１２２を介して高周波電源１２３が接続されているのも、特許文献２と同じである。
また、本プラズマ処理装置では、誘電体製の多孔板１１６が減圧処理室１０６の中を、減圧処理室上部領域１０６−１と減圧処理室下部領域１０６−２とに分割していることが特許文献２と大きく異なる点である。この特徴のため、遮蔽版である多孔板１１６の誘電体窓側の減圧処理室上部領域１０６−１でプラズマを生成することができれば、イオンが遮蔽されてラジカルのみを試料に照射することができる。本実施例で用いたＥＣＲプラズマ処理装置では、特許文献４に記載のマイクロ波プラズマ処理装置とは異なり、ＥＣＲ面と呼ばれる磁場強度８７５Ｇａｕｓｓの面付近でプラズマが生成される特徴がある。
このため、ＥＣＲ面が多孔板１１６と誘電体窓１１７の間（減圧処理室上部領域１０６−１）になるように磁場を調整すれば、多孔板１１６の誘電体窓側でプラズマを生成でき、発生したイオンは多孔板１１６をほとんど通過することができないことから、ラジカルのみを試料１２１に照射することができる。また、本実施例では、特許文献３に示された装置とは異なり、多孔板１１６が誘電体でできている。多孔板１１６が金属ではないため、マイクロ波が多孔板１１６より試料側まで伝播することができる。
したがって、ＥＣＲ面が多孔板１１６と試料１２１の間（減圧処理室下部領域１０６−２）になるよう磁場を調整すれば、多孔板１１６より試料側でプラズマが生成されるため、イオンとラジカルの両方を試料に照射できる。また、この方式では、特許文献１の容量結合プラズマと異なり、高周波電源１２３から試料台へ供給する電力を調整すれば、イオン照射のエネルギーを数１０ｅＶから数ＫｅＶまで制御できる。なお、多孔板の高さ位置に対するＥＣＲ面の高さ位置の調整或いは切換え（上方か下方か）、それぞれの高さ位置を保持する期間等は制御装置（図示せず）を用いて行うことができる。符号１２４はポンプを示す。
また、この方式で安定したプラズマを維持するには、プラズマが生成される空間の幅がプラズマを維持するのに十分な大きさを有する必要がある。多孔板１１６と誘電体窓１１７の間および多孔板１１６と試料１２１の間の距離を実験的に変えて、プラズマの生成を調べた結果、これらの間隔を４０ｍｍ以上にしておけば安定なプラズマを形成することができることがわかった。
以上のように、磁場とマイクロ波のＥＣＲ共鳴でプラズマを形成するドライエッチング装置等のプラズマ処理装置において、試料と誘電体窓の間に誘電体製の多孔板を配置して、ＥＣＲ面の位置を上下に移動させることにより、一台の装置でラジカル照射とイオン照射のステップを実現することができる。更に、高周波電源の試料台への供給電力を調整することにより、イオン照射のエネルギーを数１０ｅＶから数ＫｅＶまで制御できる。
これにより、広いエッチング領域と狭いエッチング領域が混在するような試料であっても、１台の装置で、マイクロローディング効果を抑制し所望の深さまで均一にエッチングすることができる。誘電体製の多孔板の材質としては、石英、アルミナ、イットリアなどの誘電損失の少ない材料が望ましい。
本発明の第２の実施例に係るプラズマ処理装置の概略全体構成断面図を図２に示す。本実施例の装置では、特許文献１と同様にヘリカルコイル１３１に整合器１２５を介して高周波電源１２６から高周波電力を供給することで誘導結合プラズマを発生させることができる。さらに、この誘導結合プラズマと試料の間に接地された金属製の多孔板１１６が挿入されている点や試料台１２０に載置した試料１２１に整合器１２２を介して高周波電源１２３が接続されている点も、特許文献１と同じである。なお、多孔板１１６は金属に限定されるものではなく、導体であれば用いることができる。
一方、この装置では、特許文献１と違い、金属製の多孔板１１６より試料側（減圧処理室下部領域１０６−２）でも誘導結合プラズマを形成できるようにするため、金属製の多孔板１１６と試料１２１の間の高さに、別のヘリカルコイル１３２を有している。ヘリカルコイル１３１とヘリカルコイル１３２のいずれに高周波電力を供給するかをスイッチ１３３によって切換ることができるようになっている。ヘリカルコイル１３１に高周波電力を供給した場合は、多孔板１１６の天板側（減圧処理室上部領域１０６−１）でプラズマが生成されるため、イオンが多孔板１１６により遮蔽されてラジカルのみが試料１２１に照射される。
また、ヘリカルコイル１３２に高周波電力を供給した場合は、多孔板１１６より試料側（減圧処理室下部領域１０６−２）でプラズマが生成されるため、イオンを試料１２１に照射できる。なお、スイッチ１３３によるヘリカルコイルの切換え（多孔板より上方のヘリカルコイルと下方のヘリカルコイルの切換え）、切換えまでのそれぞれの期間等は制御装置（図示せず）を用いて行うことができる。
また、この方式では多孔板１１６より試料側に誘導結合プラズマを生成できるため、高周波電源１２３から供給する電力を調整すれば、イオン照射のエネルギーを数１０ｅＶから数ＫｅＶまで制御できる。低エネルギーから高エネルギーまで制御できることが特許文献１と異なっている点である。
また、この方式でも、多孔板１１６と天板１３４の間および多孔板１１６と試料１２１の間の距離をデバイ長より一桁以上大きい例えば５ｍｍ以上にしておけば安定なプラズマを形成することができる。
以上のように、ヘリカルコイルに高周波電力を供給して誘導結合プラズマ生成する方式のドライエッチング装置において、試料１２１と天板１３４の間に金属製の多孔板１１６を配置しており、かつ、金属製の多孔板１１６の天板側（減圧処理室上部領域１０６−１）および金属製の多孔板１１６の試料側（減圧処理室下部領域１０６−２）に別のヘリカルコイル１３１、１３２を有しており、かつ、二つのヘリカルコイルへ高周波電力の供給を切換る機構を有していれば、一台の装置でラジカル照射とイオン照射のステップを実現することができる。更に、高周波電源の試料台への供給電力を調整することにより、イオン照射のエネルギーを数１０ｅＶから数ＫｅＶまで制御できる。
これにより、広いエッチング領域と狭いエッチング領域が混在するような試料であっても、１台の装置で、マイクロローディング効果を抑制し所望の深さまで均一にエッチングすることができる。金属製の多孔板１１６の材質としては、アルミニウム、銅、ステンレスなどの導電率の高い材料が望ましい。また、金属製の多孔板をアルミナなどの誘電体で被服したものでもよい。
本発明の第３の実施例に係るプラズマ処理方法について、実施例１に記載のプラズマ処理装置を用いて、ＳＴＩ（Shallow Trench Isolation）のエッチバック工程を例に説明する。この工程では、例えば図３に示すように深さ２００ｎｍのシリコン（Ｓｉ）２００の溝にシリコン酸化膜（ＳｉＯ２） ２０２が埋め込まれた構造の試料を加工して、ＳｉＯ２ ２０２のみを２０ｎｍだけエッチングする。この加工を行うため、フロロカーボンガスのラジカル照射（第一ステップ）と希ガスのイオン照射（第二ステップ）を交互に行う原子層エッチングを行った。
第一ステップでは、ガス導入口１０５からフロロカーボンガスを供給しつつ、ＥＣＲ面が多孔板１１６と誘電体窓１１７の間（減圧処理室上部領域１０６−１）に入る磁場条件でプラズマを生成し、発生したイオンを多孔板１１６で取り除くことで、フロロカーボンガスのラジカルのみを試料に吸着させる。このとき、試料には高周波電源１２３からの高周波電力を印加しない。
次に、第二ステップでは、ガス導入口１０５から希ガスを供給しつつ、ＥＣＲ面が多孔板１１６と試料の間（減圧処理室下部領域１０６−２）に入る磁場条件でプラズマを生成する。さらに、試料に３０Ｗの高周波電力を印加することで、３０ｅＶのエネルギーを持つイオンのみを試料に照射して、Ｓｉに対してＳｉＯ２を選択的にエッチングする。なお、試料に印加する高周波電力を調整することにより、イオンの持つエネルギーを制御することができる。
第一ステップと第二ステップを交互に５０回繰り返すことで、２０ｎｍエッチングすることができる。この方法で加工された試料の断面形状を図４に示す。Ｓｉ ２００の溝の中に埋め込まれたＳｉＯ２ ２０２が正確に２０ｎｍエッチングされていることがわかる。
比較のため、特許文献１に記載の装置を用いて、同様の原子層エッチングを行った。具体的には、第一ステップでは、ガス導入口からフロロカーボンガスを供給しつつ、ヘリカルコイルに高周波電力を供給して誘導結合プラズマを発生させる。また、試料には高周波電圧を印加しないようにする。これにより、試料には、誘導結合プラズマからフロロカーボンガスのラジカルのみが照射される。また、第二ステップでは、ガス導入口から希ガスを供給しつつ、試料に１ｋＷの高周波電力を印加して、金属製の多孔板と試料の間に容量結合プラズマを生成させ、試料に希ガスのイオンを照射する。
第一ステップと第二ステップを交互に５０回繰り返した後の試料の加工断面形状を図５に示す。Ｓｉ ２００の溝の中に埋め込まれたＳｉＯ２ ２０２は正確に２０ｎｍエッチングされていることがわかる。一方、Ｓｉ ２００もほぼ２０ｎｍエッチングされており、選択性が低い問題があることがわかる。即ち、容量結合プラズマを生成するために試料に印加した１ｋＷの高周波電力により、イオンが加速されＳｉまでもエッチングしてしまう。試料に印加する高周波電力を下げると容量結合プラズマが生成されないため、イオンの加速エネルギーを制御することは困難である。
さらに、特許文献２に示す装置を用いて、同様の原子層エッチングを行った。具体的には、第一ステップでは、ＥＣＲプラズマを生成させつつ、ガス導入口からフロロカーボンガスを供給した。また、試料には高周波電圧を印加しないようにした。これにより、試料には、誘導結合プラズマからフロロカーボンガスのラジカルとイオンが照射される。また、第二ステップでは、ＥＣＲプラズマを生成させつつ、ガス導入口から希ガスを供給した。さらに、試料に３０Ｗの高周波電力を印加することで、３０ｅＶのエネルギーを持つイオンのみを試料に照射して、Ｓｉ ２００に対してＳｉＯ２ ２０２を選択的にエッチングする。
第一ステップと第二ステップを交互に５０回繰り返した後の試料の加工断面形状を図６に示す。Ｓｉ ２００の溝の幅の広い部分では、埋め込まれたＳｉＯ２ ２０２は５０ｎｍ程度エッチングされており、エッチング深さの制御精度が低いことがわかる。一方、Ｓｉ２００の溝の幅の狭い部分では、ＳｉＯ２ ２０２が１５ｎｍ程度しかエッチングされておらず、疎密差も大きい（マイクロローディング効果）ことがわかる。
以上のように、実施例１の装置で用いて、フロロカーボンガスのラジカル照射と希ガスのイオンの照射を交互に繰り返すことにより、試料を搬送せずに両ステップを同一装置内で実現できるため、高選択かつ高精度のＳＴＩのエッチバックを高スループットで実現できる。更に、高周波電源の試料台への供給電力を調整することにより、イオン照射のエネルギーを数１０ｅＶから数ＫｅＶまで制御できる。これにより、広いエッチング領域と狭いエッチング領域が混在するような試料であっても、１台の装置で、マイクロローディング効果を抑制し所望の深さまで均一にエッチングすることができる。本実施例のフロロカーボンガスとしては、Ｃ４Ｆ８、Ｃ２Ｆ６、Ｃ５Ｆ８などを用いることができる。また、希ガスとしては、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどを用いることができる。
本実施例では、実施例１の装置に関して、多孔板の孔の配置が、イオンを遮蔽する性能に与える影響について説明する。
まず、イオン遮蔽効果について説明する。磁場のあるプラズマ中ではイオンが磁力線に沿って移動することが知られている。図７は、図１に示すプラズマ処理装置における磁力線１４０の様子を説明するための装置断面図である。ＥＣＲプラズマの場合は、図７に示すように磁力線１４０が縦に走っており、さらに試料に近づくに従って、磁力線の間隔が広がっている。
したがって、図８に示すように孔１５０を均等に配置した多孔板１１６の場合、中央付近の孔を通過したイオンは磁力線１４０に沿って、試料１２１に入射してしまう。一方、図９に示すように多孔板１１６の中央部の試料直径に相当する範囲１５１に孔のない構造のもの（ラジカル遮蔽領域）を作成すれば、多孔板の誘電体窓側（減圧処理室上部領域１０６−１）で生成されたイオンの試料への入射を完全に遮蔽することができる。なお、孔１５０の直径としては、１〜２ｃｍφが好適である。
この効果を確認するため、多孔板がない場合、図８に示す多孔板を設置した場合、図９に示す多孔板を設置した場合の３つの場合について、ＥＣＲ面が多孔板１１６と誘電体窓の間に入る磁場条件にて、希ガスのプラズマを生成させて試料に入射するイオン電流密度を計測した。その結果、イオン電流密度は、多孔板がない場合に２ｍＡ／ｃｍ２であったのに対して、図８の多孔板の場合は０．５ｍＡ／ｃｍ２、図９の多孔板の場合は測定限界の０．０２ｍＡ／ｃｍ２以下に減少した。すなわち、中央部の試料直径に相当する範囲１５１に孔のない構造の多孔板を用いることで、試料へのイオン入射を大幅に低減できることが確認できた。
本実施例では、実施例１の装置に関して、多孔板がラジカル分布に与える影響について説明する。図９のような中央部付近に孔のない多孔板を用いた場合、多孔板の外周の孔から供給されるため、試料近傍ではラジカル分布が外周高になりやすい傾向がある。この問題を解決するため、図９の多孔板の試料側に図１６のような中央部に穴のあいたドーナッツ状の第二の遮蔽板118を設置する方法を検討した。これにより、図１７の断面図に示すように多孔板116と第二の遮蔽板118の間から中心に向かうガス流119ができ、ラジカルが試料の中央部付近にも供給されるようになる。
この効果を検証するため、図9の多孔板のみの場合と、図９の多孔板と図１６の第二の遮蔽板を組み合わせた場合の二つについて、ＥＣＲ面が多孔板１１６と誘電体窓１１７の間に入る磁場条件にて、フロロカーボンガスのプラズマを生成させて、フロロカーボンのラジカルに起因する堆積膜の膜厚の試料上の分布を計測した。その結果を図１０Ａに示す。図9の多孔板のみの場合は外高な膜厚分布であるのに対して、図９の多孔板と図１６の第二の遮蔽板を組み合わせた場合は、均一な膜厚分布が得られた。すなわち、図９の多孔板と図１６の第二の遮蔽板を組み合わせることで均一なラジカル分布が得られることが確認できた。
本実施例では、中央部の試料直径に相当する範囲に孔のない構造の多孔板を用いたが、この領域の孔の密度や孔径をそれ以外の領域より小さくした多孔板でも同様の効果が得られる。また、多孔板と試料の間の距離や磁場条件にも依存するが、孔の少ない領域の径は試料直径より３０％程度小さくすることができる。
また、この効果が得られるためには、多孔板の孔のない領域の直径よりも第二の遮蔽板の中央の穴の直径は小さい必要がある。第二の遮蔽板は、石英やアルミナなどの誘電体製の他、金属製のものであってもよい。また、第二の遮蔽板は、板である必要はなく、例えば中央部に穴の開いたブロック状のものでもよい。
本実施例では、実施例１の装置の多孔板の孔の開け方を改良することで、イオンの遮蔽性とラジカルの均一性を両立する方法を検討した。中央部にもラジカルを供給するためには、図８の多孔板のように中央部付近にも孔を開ける必要がある。一方で、イオンは磁力線１４０に沿って移動するため、中央付近の孔を通過したイオンは試料１２１に入射してしまう。
そこで、発明者らは、図１８の断面図のように、多孔板に斜めの孔をあけること方法を検討した。図１８に示すようにマイクロ波ECRプラズマでは、試料に近づけば近づくほど磁力線140の間隔が広がる方向に磁力線が傾いている。図１８の装置では、磁力線の傾きとは逆方向に穴を傾けている。すなわち、試料側の孔の間隔が狭くなる方向に孔を傾けていることが特徴となっている。
この場合、図１９の拡大図のように孔の方向と、磁力線140の方向が異なっているため、イオン127は多孔板の孔を通過できず、結果的に試料121に入射するイオンの量を大幅に低減できる。一方で、ラジカルは磁力線とは無関係に等方的に拡散できるため、多孔板の斜めの孔を通過して試料に到達することでできるため、中央部付近の孔からもラジカルが供給できるようになる。この効果を確認するため、図１８の構成で試料上のイオン電流密度を計測した。その結果、イオン電流密度は、垂直な孔を開けた多孔板の場合の０．５ｍＡ／ｃｍ２から、測定限界の０．０２ｍＡ／ｃｍ２以下に減少した。
次に、実施例５の方法で、堆積膜の試料上の分布を計測した。その結果を図１０Ｂに示す。中央部付近にも孔を開けたことによって均一な膜厚分布が得られた。すなわち、多孔板の中央部付近に斜めの孔を開けることによって、高いイオン遮蔽性と均一なラジカル分布を両立できることを確認できた。
多孔板の斜めの孔の角度に関しては、多孔板の垂直方向からみて、孔の入り口から出口が見通せない角度になっていることが望ましい。また、孔を傾ける方向は、必ずしも中心軸方向である必要はなく、回転方向に傾いていてもよい。また、本実施例では、多孔板の全体に斜めの孔を開けたが、試料直径より大きい部分の孔に関しては、垂直に開けても同様の効果が得られる。
本実施例では、実施例１の装置を用いて公知の三次元ＮＡＮＤ（３ＤＮＡＮＤ）メモリの製造工程の一部へ適用する場合について説明する。図１１（ａ）は、シリコン窒化膜２０１とシリコン酸化膜２０２を交互に積層した積層膜に複数のホールを形成しそれらの内部を充填した後、溝２０３が形成された状態を示す。この構造を有する試料からシリコン窒化膜２０１を除去して図１１（ｂ）に示すように櫛歯状のシリコン酸化膜２０２を形成する。
この櫛歯状のシリコン酸化膜２０２の間を埋めシリコン酸化膜を覆うようにＣＶＤでタングステン２０４を形成し、図１１（ｃ）に示す構造とする。さらに、タングステン２０４を横方向にエッチングすることで、図１１（ｄ）に示すようにシリコン酸化膜２０２とタングステン２０４が交互に積層され、かつ、各タングステン２０４の層が電気的に分離された構造を作成する。このうち、図１１（ｄ）に示す構造を作成する工程では、深い溝内のタングステン２０４を横方向に均一にエッチングすることが求められる。
このような深溝の中のタングステン２０４を横方向に均一にエッチングするための方法としては、例えばタングステンを等方的にエッチングすることのできるフッ素を含有ガスとフロロカーボンなどの堆積性のガスを混合したガスのプラズマで処理することが考えられる。
そこで、実施例１の装置で、フッ素含有ガスとフロロカーボンの混合ガスのプラズマを生成させて、図１１（ｃ）の構造の試料を処理した。等方性のエッチングを実現するため、ＥＣＲ面が多孔板１１６と誘電体窓の間に入る磁場条件でプラズマを生成して、フッ素とフロロカーボンガスのラジカルのみを試料に照射した。このとき、試料には高周波電力を印加しないまま処理した。その結果を図１２に示す。溝上部２０７、溝中央部２０８では、均一にタングステン２０４が除去されているが、溝底部２０９ではタングステン２０４がエッチングされないまま残っており、タングステン２０４の各層同士が電気的に短絡される問題が発生することがわかった。
次に、この原因について説明する。図１４は、溝底面（溝底タングステン表面）からの距離に対するＦラジカル濃度の関係を示す。図１４から分かるように、溝底部２０９（溝底面からの距離が０付近）では、フッ素ラジカル濃度が急激に減少することがわかった。この減少の原因は、溝底タングステン表面２１０のエッチングによってフッ素ラジカルが消費されてしまうためと推定された。
この問題を解決するため、異方性のエッチングで溝底のタングステンを一旦除去した後に、等方的に側面のタングステン２０４を除去する２ステップの加工方法を検討した。異方性エッチングステップに関しては、ＥＣＲ面が多孔板１１６と試料１２１の間に入る磁場条件でプラズマを生成して、試料に高周波電力を印加することで、イオンを垂直に試料に入射させて、溝底のタングステン２０４を除去した。なお、高周波電源の試料台への供給電力を調整することにより、イオン照射のエネルギーを数１０ｅＶから数ＫｅＶまで制御できる。
次に、等方性のエッチングに関しては、ＥＣＲ面が多孔板１１６と誘電体窓１１７の間に入る磁場条件でプラズマを生成して、試料に高周波バイアスを印加せずに処理した。その結果、等方性のエッチングのステップにおいては、図１５に示すように溝底部２０９の付近でフッ素ラジカル濃度が急激に減少する現象が見られなくなった。
この２ステップの処理を行った場合の加工断面形状を図１３に示す。この方法によって、底面まで均一にタングステン２０４が除去されることが確認された。
本実施例のフッ素含有ガスとしては、ＳＦ６，ＮＦ３，ＸｅＦ２、ＳｉＦ４などを用いることができる。また、本実施例のフロロカーボンガスとしては、Ｃ４Ｆ８、Ｃ２Ｆ６、Ｃ５Ｆ８などを用いることができる。また、本実施例では溝２０３を用いたが、孔とすることもできる。
また、本実施例では、実施例１の装置を用いたが、一台の装置でラジカル照射とイオン照射のステップを実現できる装置であれば、実施例２の装置を用いても同様の効果が得られる。
本実施例では、実施例１の装置によって複数の工程の処理を行うことで、装置コストを減らした例を説明する。ゲートラストと呼ばれるMOSトランジスターのメタルゲート形成工程の一部を図２０に示す。まず第１の工程では、シリコン基板(301)とSiO2 (302)上に成膜されたシリコン膜をマスク(304)に沿って異方性のドライエッチングすることによって、シリコンのダミーゲート(303)を作成する。
次に、第２の工程で不純物を注入することで、ソース(305)およびドレイン(306)を形成する。第３の工程ではCVD(chemical vapor deposition)でSiO2(302)を成膜した後、第４の工程で、余分な表面のSiO2(302)をCMP(Chemical Mechanical Polishing)で研磨する。その後、第５の工程でシリコンの等方性ドライエッチングによって、シリコンのダミーゲート(303)を除去する。さらに、第６の工程で実際のゲートとなるメタル(307)を成膜した後、第７の工程でCMPによって余分なメタルを除去して、メタルゲート(308)を形成する。
このプロセスでは、第１の工程にシリコンの異方性ドライエッチングの工程が存在し、第４の工程にはシリコンの等方性ドライエッチングの工程が存在する。したがって、通常は、シリコンの異方性ドライエッチング装置と等方性ドライエッチング装置がそれぞれ１台以上必要となる。そのため、生産量の少ない少量多品種のファブでは、稼働率の低い２種類のドライエッチング装置を保有する必要があり、装置コストが問題となる。
実施例１の装置を用いて、第１の工程の異方性ドライエッチングと第４の工程の等方性ドライエッチングを１台の装置で行えば、装置稼働率が向上するとともに、ファブ内の装置台数を半分に減らすことができる。
本実施例では、MOSトランジスターのメタルゲート形成工程に実施例１の装置を適用した例を説明したが、他の製造工程であっても、異方性ドライエッチングと等方性ドライエッチングの両方が存在すれば、実施例１の装置で両方の工程を処理することによって、同様の効果が得られる。
１０５…ガス導入口、１０６−１…減圧処理室１０６の上部領域、１０６−２…減圧処理室１０６の下部領域、１１３…マグネトロン、１１４…コイル、１１６…多孔板、１１７…誘電体製の窓、118…第二の遮蔽版、119…ガス流、１２０…試料台、１２１…試料、１２２…整合器、１２３…高周波電源、１２４…ポンプ、１２５…整合器、１２６…高周波電源、127…イオン、１３１…ヘリカルコイル、１３２…ヘリカルコイル、１３３…切換スイッチ、１３４…天板、１４０…磁力線、１５０…孔、１５１…孔が設けられていない中央領域（ラジカル遮蔽領域）、２００…シリコン、２０１…シリコン窒化膜、２０２…シリコン酸化膜、２０３…溝、２０４…タングステン、２０７…溝上部、２０８…溝中央部、２０９…溝底部、２１０…溝底タングステン表面、３０１…基板シリコン、３０２…SiO2、３０３…ダミーゲート、３０４…マスク、３０５…ソース、３０６…ドレイン、３０７…メタル、３０８…メタルゲート

Claims (14)

  1. 試料がプラズマ処理される処理室と、前記処理室内にプラズマを生成するための高周波電力を供給する高周波電源と、前記試料が載置される試料台とを備えるプラズマ処理装置において、
    前記プラズマより生成されたイオンの前記試料台への入射を遮蔽し前記試料台の上方に配置された遮蔽板と、
    前記遮蔽板の上方にプラズマを生成させる一方の制御または前記遮蔽板の下方にプラズマを生成させる他方の制御が選択的に行われる制御装置と、をさらに備えることを特徴とするプラズマ処理装置。
  2. 請求項１に記載のプラズマ処理装置において、
    前記処理室内に磁場を生成する磁場生成手段をさらに備え、
    前記高周波電源は、マイクロ波の高周波電力を前記処理室内に供給することを特徴とするプラズマ処理装置。
  3. 請求項１に記載のプラズマ処理装置において、
    誘導磁場により前記遮蔽版の上方にプラズマを生成させるための第一の誘導コイルと、
    誘導磁場により前記遮蔽版の下方にプラズマを生成させるための第二の誘導コイルと、をさらに備えることを特徴とするプラズマ処理装置。
  4. 請求項２に記載のプラズマ処理装置において、
    前記遮蔽板の材質は、誘電体であることを特徴とするプラズマ処理装置。
  5. 請求項３に記載のプラズマ処理装置において、
    前記遮蔽板の材質は、導体であることを特徴とするプラズマ処理装置。
  6. 試料がプラズマ処理される処理室と、前記処理室内にプラズマを生成するための高周波電力を供給する高周波電源と、前記試料が載置される試料台とを備えるプラズマ処理装置において、
    前記プラズマより生成されたイオンの前記試料台への入射を遮蔽し前記試料台の上方に配置された遮蔽板と、
    前記遮蔽板の上方にプラズマを生成させる第一の期間と前記遮蔽板の下方にプラズマを生成させる第二の期間が切り替えられながらプラズマ処理される制御が行われる制御装置と、をさらに備えることを特徴とするプラズマ処理装置。
  7. 請求項１または請求項６に記載のプラズマ処理装置において、
    前記遮蔽版は、第一の遮蔽版と、前記第一の遮蔽版と対向する第二の遮蔽版と、を具備し、
    前記第一の遮蔽版の開口部と対向する前記第二の遮蔽版の箇所に開口部が配置されていないことを特徴とするプラズマ処理装置。
  8. 請求項１または請求項６に記載のプラズマ処理装置において、
    前記処理内に磁場を生成する磁場生成手段をさらに備え、
    前記遮蔽版は、ラジカルが前記試料台へ供給されるための孔を具備し、
    前記処理室の垂直方向に対する前記孔の傾き方向は、前記処理室の垂直方向に対する前記磁場の傾き方向と逆であることを特徴とするプラズマ処理装置。
  9. 試料がプラズマ処理される処理室と、前記処理室内にプラズマを生成するための高周波電力を供給する高周波電源と、前記試料が載置される試料台と、前記プラズマより生成されたイオンの前記試料台への入射を遮蔽し前記試料台の上方に配置された遮蔽板とを備えるプラズマ処理装置を用いて前記試料をプラズマ処理するプラズマ処理方法において、
    前記遮蔽板の上方にプラズマを生成する一方の制御または前記遮蔽板の下方にプラズマを生成する他方の制御を選択的に行うことを特徴とするプラズマ処理方法。
  10. 請求項９に記載のプラズマ処理方法において、
    前記プラズマは、マイクロ波電子サイクロトロン共鳴型プラズマであり、
    前記マイクロ波と電子サイクロトロン共鳴するための磁束密度の位置を制御することにより前記遮蔽板の上方にプラズマを生成するまたは前記遮蔽板の下方にプラズマを生成することを特徴とするプラズマ処理方法。
  11. 試料がプラズマ処理される処理室と、前記処理室内にプラズマを生成するための高周波電力を供給する高周波電源と、前記試料が載置される試料台と、前記プラズマより生成されたイオンの前記試料台への入射を遮蔽し前記試料台の上方に配置された遮蔽板とを備えるプラズマ処理装置を用いて前記試料をプラズマ処理するプラズマ処理方法において、
    前記遮蔽板の上方にプラズマを生成する第一の期間と前記遮蔽板の下方にプラズマを生成する第二の期間を切り替えながらプラズマ処理を行うことを特徴とするプラズマ処理方法。
  12. 請求項１１に記載のプラズマ処理方法において、
    前記プラズマは、マイクロ波電子サイクロトロン共鳴型プラズマであり、
    前記マイクロ波と電子サイクロトロン共鳴するための磁束密度の位置を制御することにより前記遮蔽板の上方にプラズマを生成するまたは前記遮蔽板の下方にプラズマを生成することを特徴とするプラズマ処理方法。
  13. 孔または溝の側壁に形成されたパターンに埋め込まれた膜の前記パターン以外の部分をプラズマエッチングにより除去するプラズマ処理方法において、
    前記孔または溝の底面の前記膜を除去した後、前記孔または溝の深さ方向に垂直な方向の前記膜を除去することを特徴とするプラズマ処理方法。
  14. 請求項１３に記載のプラズマ処理方法において、
    イオンアシストエッチングにより前記孔または底面の膜を除去し、
    ラジカルエッチングにより前記孔または溝の深さ方向に垂直な方向の膜を除去することを特徴とするプラズマ処理方法。
JP2017520579A 2015-05-22 2016-04-27 プラズマ処理装置およびそれを用いたプラズマ処理方法 Active JP6434617B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015104115 2015-05-22
JP2015104115 2015-05-22
PCT/JP2016/063129 WO2016190036A1 (ja) 2015-05-22 2016-04-27 プラズマ処理装置およびそれを用いたプラズマ処理方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018037128A Division JP6580731B2 (ja) 2015-05-22 2018-03-02 プラズマ処理装置およびそれを用いたプラズマ処理方法

Publications (2)

Publication Number Publication Date
JPWO2016190036A1 true JPWO2016190036A1 (ja) 2017-12-28
JP6434617B2 JP6434617B2 (ja) 2018-12-05

Family

ID=57392767

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2017520579A Active JP6434617B2 (ja) 2015-05-22 2016-04-27 プラズマ処理装置およびそれを用いたプラズマ処理方法
JP2018037128A Active JP6580731B2 (ja) 2015-05-22 2018-03-02 プラズマ処理装置およびそれを用いたプラズマ処理方法
JP2019124995A Active JP6850830B2 (ja) 2015-05-22 2019-07-04 プラズマ処理装置及びプラズマ処理方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2018037128A Active JP6580731B2 (ja) 2015-05-22 2018-03-02 プラズマ処理装置およびそれを用いたプラズマ処理方法
JP2019124995A Active JP6850830B2 (ja) 2015-05-22 2019-07-04 プラズマ処理装置及びプラズマ処理方法

Country Status (5)

Country Link
US (2) US20180047595A1 (ja)
JP (3) JP6434617B2 (ja)
KR (3) KR102085044B1 (ja)
TW (6) TWI669028B (ja)
WO (1) WO2016190036A1 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20180047595A1 (en) * 2015-05-22 2018-02-15 Hitachi High-Technologies Corporation Plasma processing device and plasma processing method using same
JP2019102483A (ja) * 2017-11-28 2019-06-24 東京エレクトロン株式会社 エッチング方法およびエッチング装置
JP6987172B2 (ja) * 2017-11-28 2021-12-22 東京エレクトロン株式会社 エッチング方法およびエッチング装置
KR102487054B1 (ko) * 2017-11-28 2023-01-13 삼성전자주식회사 식각 방법 및 반도체 장치의 제조 방법
JP6902991B2 (ja) * 2017-12-19 2021-07-14 株式会社日立ハイテク プラズマ処理装置
US11037765B2 (en) * 2018-07-03 2021-06-15 Tokyo Electron Limited Resonant structure for electron cyclotron resonant (ECR) plasma ionization
US11615946B2 (en) * 2018-07-31 2023-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Baffle plate for controlling wafer uniformity and methods for making the same
US20210335625A1 (en) * 2019-02-08 2021-10-28 Hitachi High-Technologies Corporation Dry etching apparatus and dry etching method
US11217454B2 (en) * 2019-04-22 2022-01-04 Hitachi High-Tech Corporation Plasma processing method and etching apparatus
CN110797245B (zh) * 2019-10-28 2022-11-25 北京北方华创微电子装备有限公司 一种半导体加工设备
KR102498696B1 (ko) * 2019-12-23 2023-02-13 주식회사 히타치하이테크 플라스마 처리 장치
KR20220134577A (ko) 2020-01-31 2022-10-05 스미또모 가가꾸 가부시키가이샤 적층체
JP7244447B2 (ja) * 2020-02-20 2023-03-22 株式会社日立ハイテク プラズマ処理装置
CN113394086A (zh) * 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
WO2021199420A1 (ja) 2020-04-03 2021-10-07 株式会社日立ハイテク プラズマ処理装置およびプラズマ処理方法
KR102521388B1 (ko) * 2020-04-21 2023-04-14 주식회사 히타치하이테크 플라스마 처리 장치
JP7281433B2 (ja) * 2020-06-24 2023-05-25 株式会社日立ハイテク プラズマ処理装置
US11854770B2 (en) 2021-01-14 2023-12-26 Applied Materials, Inc. Plasma processing with independent temperature control
CN115210851A (zh) * 2021-02-08 2022-10-18 株式会社日立高新技术 等离子处理装置
US11328931B1 (en) * 2021-02-12 2022-05-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device
JP7330391B2 (ja) * 2021-06-28 2023-08-21 株式会社日立ハイテク プラズマ処理装置及びプラズマ処理方法
KR20230014339A (ko) * 2021-07-21 2023-01-30 세메스 주식회사 기판 처리 방법 및 기판 처리 장치
US20240304456A1 (en) * 2022-03-07 2024-09-12 Hitachi High-Tech Corporation Plasma processing method
CN117296135A (zh) * 2022-04-26 2023-12-26 株式会社日立高新技术 等离子处理方法
KR20240095152A (ko) * 2022-12-13 2024-06-25 주식회사 히타치하이테크 플라스마 처리 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117843A (ja) * 2007-11-08 2009-05-28 Samsung Electronics Co Ltd 垂直型半導体素子及びその製造方法
JP2011211200A (ja) * 2010-03-26 2011-10-20 Samsung Electronics Co Ltd ３次元半導体装置
JP2014036034A (ja) * 2012-08-07 2014-02-24 Sharp Corp 不揮発性半導体記憶装置とその製造方法
JP2016541111A (ja) * 2013-12-17 2016-12-28 インテル・コーポレーション 金属浮遊ゲート複合３次元ｎａｎｄメモリデバイスおよび関連する方法

Family Cites Families (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2603217B2 (ja) 1985-07-12 1997-04-23 株式会社日立製作所 表面処理方法及び表面処理装置
JPH0642462B2 (ja) * 1988-09-07 1994-06-01 日電アネルバ株式会社 プラズマ処理装置
JPH02230729A (ja) * 1989-03-03 1990-09-13 Fujitsu Ltd 半導体製造装置
JPH03218018A (ja) * 1990-01-23 1991-09-25 Sony Corp バイアスｅｃｒｃｖｄ装置
KR910016054A (ko) 1990-02-23 1991-09-30 미다 가쓰시게 마이크로 전자 장치용 표면 처리 장치 및 그 방법
JPH04225226A (ja) * 1990-12-26 1992-08-14 Fujitsu Ltd プラズマ処理装置
JPH05234947A (ja) 1992-02-26 1993-09-10 Toshiba Corp マイクロ波プラズマエッチング装置
JPH08107101A (ja) * 1994-10-03 1996-04-23 Fujitsu Ltd プラズマ処理装置及びプラズマ処理方法
US6352049B1 (en) * 1998-02-09 2002-03-05 Applied Materials, Inc. Plasma assisted processing chamber with separate control of species density
KR100829288B1 (ko) * 1998-12-11 2008-05-13 서페이스 테크놀로지 시스템스 피엘씨 플라즈마 처리장치
JP3542514B2 (ja) * 1999-01-19 2004-07-14 株式会社日立製作所 ドライエッチング装置
JP2002289588A (ja) * 2001-03-27 2002-10-04 Kawasaki Microelectronics Kk 金属膜のパターンニング方法
TW544805B (en) * 2002-06-27 2003-08-01 Applied Materials Inc High purity radical process system
US7357138B2 (en) * 2002-07-18 2008-04-15 Air Products And Chemicals, Inc. Method for etching high dielectric constant materials and for cleaning deposition chambers for high dielectric constant materials
JP3865692B2 (ja) * 2002-12-16 2007-01-10 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US7500445B2 (en) * 2003-01-27 2009-03-10 Applied Materials, Inc. Method and apparatus for cleaning a CVD chamber
US6867086B1 (en) * 2003-03-13 2005-03-15 Novellus Systems, Inc. Multi-step deposition and etch back gap fill process
WO2005104203A1 (ja) * 2004-03-31 2005-11-03 Fujitsu Limited 基板処理装置および半導体装置の製造方法
US7767561B2 (en) * 2004-07-20 2010-08-03 Applied Materials, Inc. Plasma immersion ion implantation reactor having an ion shower grid
US7396431B2 (en) * 2004-09-30 2008-07-08 Tokyo Electron Limited Plasma processing system for treating a substrate
KR100610019B1 (ko) * 2005-01-11 2006-08-08 삼성전자주식회사 플라즈마 분배장치 및 이를 구비하는 건식 스트리핑 장치
US7943005B2 (en) * 2006-10-30 2011-05-17 Applied Materials, Inc. Method and apparatus for photomask plasma etching
US7942969B2 (en) * 2007-05-30 2011-05-17 Applied Materials, Inc. Substrate cleaning chamber and components
KR100927375B1 (ko) * 2007-09-04 2009-11-19 주식회사 유진테크 배기 유닛 및 이를 이용하는 배기 조절 방법, 상기 배기 유닛을 포함하는 기판 처리 장치
TWI424796B (zh) * 2010-02-12 2014-01-21 Advanced Micro Fab Equip Inc Plasma processing device with diffusion dissociation region
US8187936B2 (en) * 2010-06-30 2012-05-29 SanDisk Technologies, Inc. Ultrahigh density vertical NAND memory device and method of making thereof
US9793126B2 (en) 2010-08-04 2017-10-17 Lam Research Corporation Ion to neutral control for wafer processing with dual plasma source reactor
JP5845754B2 (ja) * 2010-09-15 2016-01-20 東京エレクトロン株式会社 プラズマエッチング処理方法
JP5901887B2 (ja) * 2011-04-13 2016-04-13 東京エレクトロン株式会社 プラズマ処理装置のクリーニング方法及びプラズマ処理方法
JP5898882B2 (ja) * 2011-08-15 2016-04-06 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
WO2013051248A1 (ja) * 2011-10-07 2013-04-11 東京エレクトロン株式会社 プラズマ処理装置
KR20130049364A (ko) * 2011-11-04 2013-05-14 피에스케이 주식회사 플라스마 공급 유닛 및 이를 포함하는 기판 처리 장치
US9786471B2 (en) * 2011-12-27 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Plasma etcher design with effective no-damage in-situ ash
KR102046193B1 (ko) * 2012-02-01 2019-11-18 도쿄엘렉트론가부시키가이샤 플라스마 에칭 방법 및 플라스마 에칭 장치
JP5808697B2 (ja) * 2012-03-01 2015-11-10 株式会社日立ハイテクノロジーズ ドライエッチング装置及びドライエッチング方法
JP5959275B2 (ja) * 2012-04-02 2016-08-02 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
KR20130116607A (ko) * 2012-04-16 2013-10-24 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
KR101495288B1 (ko) 2012-06-04 2015-02-24 피에스케이 주식회사 기판 처리 장치 및 방법
JP5822795B2 (ja) * 2012-07-17 2015-11-24 株式会社日立ハイテクノロジーズ プラズマ処理装置
JP2014042004A (ja) * 2012-07-26 2014-03-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US9373517B2 (en) * 2012-08-02 2016-06-21 Applied Materials, Inc. Semiconductor processing with DC assisted RF power for improved control
US9048190B2 (en) * 2012-10-09 2015-06-02 Applied Materials, Inc. Methods and apparatus for processing substrates using an ion shield
US8765574B2 (en) * 2012-11-09 2014-07-01 Applied Materials, Inc. Dry etch process
TWI614813B (zh) * 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6045610B2 (ja) * 2013-01-24 2016-12-14 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP5887366B2 (ja) * 2013-03-26 2016-03-16 東京エレクトロン株式会社 遷移金属を含む膜をエッチングする方法
US9230819B2 (en) * 2013-04-05 2016-01-05 Lam Research Corporation Internal plasma grid applications for semiconductor fabrication in context of ion-ion plasma processing
JP2014229751A (ja) * 2013-05-22 2014-12-08 株式会社日立ハイテクノロジーズ プラズマ処理装置および処理方法
US9017526B2 (en) * 2013-07-08 2015-04-28 Lam Research Corporation Ion beam etching system
WO2015016149A1 (ja) * 2013-07-29 2015-02-05 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および記録媒体
JP2015050362A (ja) 2013-09-03 2015-03-16 株式会社日立ハイテクノロジーズ プラズマ処理装置
US20180047595A1 (en) * 2015-05-22 2018-02-15 Hitachi High-Technologies Corporation Plasma processing device and plasma processing method using same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117843A (ja) * 2007-11-08 2009-05-28 Samsung Electronics Co Ltd 垂直型半導体素子及びその製造方法
JP2011211200A (ja) * 2010-03-26 2011-10-20 Samsung Electronics Co Ltd ３次元半導体装置
JP2014036034A (ja) * 2012-08-07 2014-02-24 Sharp Corp 不揮発性半導体記憶装置とその製造方法
JP2016541111A (ja) * 2013-12-17 2016-12-28 インテル・コーポレーション 金属浮遊ゲート複合３次元ｎａｎｄメモリデバイスおよび関連する方法

Also Published As

Publication number Publication date
KR102085044B1 (ko) 2020-03-05
TW201739323A (zh) 2017-11-01
TWI669028B (zh) 2019-08-11
JP6434617B2 (ja) 2018-12-05
KR102015891B1 (ko) 2019-08-29
KR20200024955A (ko) 2020-03-09
TW201642713A (zh) 2016-12-01
JP6580731B2 (ja) 2019-09-25
TW201832621A (zh) 2018-09-01
KR20190102301A (ko) 2019-09-03
JP6850830B2 (ja) 2021-03-31
TW202339555A (zh) 2023-10-01
TWI818454B (zh) 2023-10-11
US20230282491A1 (en) 2023-09-07
WO2016190036A1 (ja) 2016-12-01
TWI689227B (zh) 2020-03-21
US20180047595A1 (en) 2018-02-15
KR102465801B1 (ko) 2022-11-14
KR20170101952A (ko) 2017-09-06
TWI798531B (zh) 2023-04-11
TW202224502A (zh) 2022-06-16
TW202027563A (zh) 2020-07-16
TWI632833B (zh) 2018-08-11
JP2018093226A (ja) 2018-06-14
JP2019176184A (ja) 2019-10-10

Similar Documents

Publication Publication Date Title
JP6580731B2 (ja) プラズマ処理装置およびそれを用いたプラズマ処理方法
US8956980B1 (en) Selective etch of silicon nitride
JPH08107101A (ja) プラズマ処理装置及びプラズマ処理方法
TW201529898A (zh) 用於高深寬比溝槽的均等鎢蝕刻
JP5819154B2 (ja) プラズマエッチング装置
US10008564B2 (en) Method of corner rounding and trimming of nanowires by microwave plasma
US9595467B2 (en) Air gap formation in interconnection structure by implantation process
TW201535511A (zh) 電漿處理裝置
JP2006253190A (ja) 中性粒子ビーム処理装置および帯電電荷の中和方法
JP4342984B2 (ja) エッチング方法
KR101285749B1 (ko) 드라이 에칭 방법 및 게이트 라스트 방식의 메탈 게이트 제조 방법
JP5774356B2 (ja) プラズマ処理方法
KR20130047537A (ko) 플라즈마 에칭 방법
US20170069497A1 (en) Plasma etching method
JP5918886B2 (ja) プラズマ処理方法
JP2005260195A (ja) エッチング装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170807

AA64 Notification of invalidation of claim of internal priority (with term)

Free format text: JAPANESE INTERMEDIATE CODE: A241764

Effective date: 20171010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171011

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180302

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180824

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181108

R150 Certificate of patent or registration of utility model

Ref document number: 6434617

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350