JP2603217B2 - 表面処理方法及び表面処理装置 - Google Patents

表面処理方法及び表面処理装置

Info

Publication number
JP2603217B2
JP2603217B2 JP60152159A JP15215985A JP2603217B2 JP 2603217 B2 JP2603217 B2 JP 2603217B2 JP 60152159 A JP60152159 A JP 60152159A JP 15215985 A JP15215985 A JP 15215985A JP 2603217 B2 JP2603217 B2 JP 2603217B2
Authority
JP
Japan
Prior art keywords
plasma
etching
surface treatment
sample
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60152159A
Other languages
English (en)
Other versions
JPS6214429A (ja
Inventor
定之 奥平
茂 西松
敬三 鈴木
健 二宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP60152159A priority Critical patent/JP2603217B2/ja
Publication of JPS6214429A publication Critical patent/JPS6214429A/ja
Priority to US07/158,126 priority patent/US4844767A/en
Application granted granted Critical
Publication of JP2603217B2 publication Critical patent/JP2603217B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32009Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192Microwave generated discharge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32697Electrostatic control
    • H01J37/32706Polarising the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32Processing objects by plasma generation
    • H01J2237/33Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334Etching
    • H01J2237/3343Problems associated with etching
    • H01J2237/3346Selectivity

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】 【発明の利用分野】
本発明は、マイクロ波プラズマを用いたドライエッチ
ングにおける試料バイアス印加方法に係り、特にエッチ
ング断面形状および下地材料との選択比向上に好適な、
表面処理方法およびその装置に関するものである。
【発明の背景】
従来のマイクロ波プラズマを用いたエッチング方法の
バイアス印加方法は、試料にバイアスが効果的に印加さ
れる方式を採用していた(特願昭59−234918号)。しか
し、この場合には試料に入射するイオンが常に高いエネ
ルギを保有したままであるから、選択性の低下や素子に
与える損傷を低減するため、バイアス電圧を下げるか、
またはバイアス電圧を印加停止させる必要があった。本
発明は、バイアス電圧を下げることなく、イオンの加速
・減速が自然に行われる方法を見出したことに基づくも
のである。 半導体ゲート電極材料であるポリサイド(タングステ
ンシリサイドと多結晶シリコンの2層膜)をエッチング
する場合に、マスク寸法からの寸法シフトが大きくなら
ないことと、薄い下地酸化膜のエッチング速度が大きく
ならないことが要求されている。従来の反応性スパッタ
エッチングあるいは反応性イオンエッチングでは、上記
の要求を満足するエッチング方法が見出されていなかっ
た。また、従来のマイクロ波プラズマエッチング方法で
も、選択比は大きいが垂直エッチングは満足されず、垂
直エッチングにすると選択比が小さくなるのが特徴であ
った。すなわち、弗素を含む化合物ガスプラズマでは選
択比は大きいが垂直エッチングは不可能に近く、塩素系
ガスプラズマあるいは弗素系ガスにH2やNH3などを添加
した混合ガスプラズマでは、垂直エッチングができても
選択比を大きくすることができなかった。例えば、従来
のバイアス印加方式のマイクロ波プラズマエッチングで
も、常にイオンのエネルギが高いために、下地酸化膜の
エッチング速度が大きいことはもちろん、ガスの種類に
よってはエッチング断面の側壁に薄い膜を形成する、い
わゆるサイドウォール膜が形成できず、垂直エッチング
も不可能になる場合が多かった。
【発明の目的】
本発明は、半導体材料のエッチングにおいて、エッチ
ング断面形状を垂直にすると同時に、下地材料との選択
比を高くできるバイアス印加表面処理方法およびその装
置を得ることを目的とする。
【発明の概要】
マイクロ波プラズマエッチングにおいて微細加工性能
と選択性がよいエッチングを行うには、イオンのエネル
ギ制御が重要な技術であり、上記技術としては自己バイ
アスを常に高くせず、周期的にバイアスを印加する方法
が最も有力である。すなわち、本発明による表面処理法
及び表面処理装置は、表面処理装置内の減圧容器内に設
けられた試料台上に被処理物を載置する工程と、上記減
圧容器内にガスを導入してプラズマを発生させる工程
と、上記試料台に交流電圧を印加する工程と、上記プラ
ズマが発生する領域内に上記試料台の面積よりも小さい
面積を有する固定電位付与電極に一定電位を付与して自
己バイアスを制御する工程と、上記プラズマを用いて上
記被処理物の表面を処理する工程とを有する表面処理方
法を用いる。 また、上記交流電圧の周波数は10MHz以下とする。 また、表面処理装置に、減圧容器と、該減圧容器内に
導入するガスをマイクロ波によりプラズマ化する手段
と、上記減圧容器内に設けられ上記プラズマによって処
理される被処理物を載置する試料台と、上記試料台に交
流電圧を印加する手段と、上記プラズマが発生する領域
内に上記試料台の面積よりも小さい面積を有し、自己バ
イアスを制御する固定電位付与電極とを設ける。また、
上記交流電圧の周波数は10MHz以下とする。 また、表面処理装置に、上記減圧容器と、該減圧容器
内に導入するガスをマイクロ波によりプラズマ化する手
段と、上記減圧容器内に設けられ上記プラズマによって
処理される被処理物を載置する試料台と、高周波印加電
源と該高周波印加電源に接続されたオフ・マッチング状
態のマッチング回路により構成された、上記試料台に高
周波電圧を加える手段とを設ける。
【発明の実施例】
つぎに、本発明の実施例を図面とともに説明する。第
1図は本発明に係る表面処理装置の構成図、第2図およ
び第3図は上記表面処理装置の試料台に印加された高周
波電圧の電位波形をそれぞれ示す図、第4図は下地段差
部を有するタングステン・シリサイドと多結晶シリコン
2層膜のエッチング断面図である。第1図において、マ
イクロ波導入部1とともに放電ガス導入口2および排気
口3を有する真空容器4内に、試料5を保持する試料台
6を設け、上記マイクロ波導入部1にはマイクロ波発生
器7から導波管8によりマイクロ波が導かれ、本実施例
では、上記導波管8のマイクロ波導入部近傍外側に磁場
発生コイル9を設置している。また、上記真空容器4内
の試料台6の軸の外周に沿ってシールドするように取り
付け、上記試料台に沿って拡がった導電材料よりなる固
定電位付与電極10を設け、上記試料台6の軸はマッチン
グ回路21を介して高周波印加電源11に接続されている。
真空容器4内をあらかじめ真空排気し、エッチングに適
合するガスを減圧状態でガス導入口2から導入し、マイ
クロ波発生器7で発生したマイクロ波を導波管8を経て
マイクロ波導入部1から真空容器4内に導入して、放電
によるプラズマを発生させガスを励起させる。磁場発生
コイル9はプラズマ発生効率を向上させるために印加さ
れる場合と、プラズマを効率よく輸送する場合に用いら
れるが、マイクロ波電場と磁場との働きによって、エレ
クトロン・サイクロトロン・レゾナンス(ECR)状態に
することも可能であり、とくに低ガス圧力(例えば10-3
Torrよりも低いガス圧力)での放電励起を可能にさせる
ためには、磁場の印加が有効な手段であるが、原理的に
は磁場がないマイクロ波プラズマエッチング装置であっ
てもよい。試料5はプラズマ中に位置する試料台6と電
気的に接触しているが、上記試料台6は真空容器4およ
び排気系内壁などと電気的に絶縁されている。上記試料
台6に外部から高周波印加電源11によりマッチング回路
21を経て高周波電圧を加えると、試料5の表面に高周波
が発生する。マイクロ波放電は原理的に無極放電である
ため、プラズマと試料との間に電位差を大きく与えるた
めには、上記のように試料台6にだけ高周波電圧を与え
ただけでは、自己バイアス(この場合は浮遊電位だけで
約20V程度)が発生するだけであるため、プラズマ中の
どこかに一定電位を保つ電極を設ける必要がある。本装
置では固定電位付与電極10を使用し、固定電位としてア
ース電位を選んだ。またプラズマが試料台6より下方に
拡散するときには、排気系を構成する装置の金属内壁12
もアース電極の役割をする。真空容器4内でエッチング
が進行する状況は発光モニタ13を用いて観測可能であ
る。 プラズマエッチングでは、プラズマ中の活性イオンお
よび活性中性粒子(以下ラジカルという)が寄与するこ
とが知られている。ただし試料表面が酸化物の膜で覆わ
れているときには、ラジカルだけだとエッチング反応が
非常に遅いため、ある程度以上のエネルギを有するイオ
ンの寄与が必要である。またシリコン(Si),多結晶シ
リコン(Poly−Si),モリブデン(Mo),タンタル(T
a),チタン(Ti)および、それらのシリコン化合物
(シリサイド)等を塩素系(Cl系)ガスでエッチングす
る場合にも、ある程度以上のイオンエネルギが必要であ
る。タングステン(W)のような材料では、エネルギを
有するCl系ガスでもWとClとの化合物の蒸気圧が低いた
め、エッチングされにくい性質を有するものもある。一
方、弗素系(F系)ガスではイオンのエネルギが低くて
も、またはラジカルだけでも実用的なエッチング速度が
得られる。 上記のエッチング反応から、Cl系ガスを用いたエッチ
ングにおいては試料表面に入射するイオンのエネルギを
高くすることが、Si,Poly−Si,Mo,Ta,Ti,シリサイドの
エッチングに有効となる。またF系ガスとCl系ガスとの
混合ガス(例えばSF6とCCl4,C2ClF5,C2Cl2F4,C2Cl3F3,C
2Cl4F2,C2Cl5F)などを用いたときは、WやWシリサイ
ドなどでも有効になる。イオンのエネルギを高くするた
めに印加する高周波電圧は、高周波のピーク電圧(Vp
p)と高周波印加によって新たに発生したプラズマと試
料間の平均的な電位差(自己バイアス:VDC)とがあり、
これらの値でイオンのエネルギが表現できる。すなわ
ち、VDCは試料に入射するイオンの平均的な加速電圧を
意味している。一方、Vppは高周波電圧の周波数とVDC
によって周期的にイオンを与える加速電圧としての効果
が変化するので、この状態を第2図を用いて説明する。
第2図においては、簡単のためにVDCが0Vとなるときの
試料台6の高周波電圧波形を示した。この場合、マイナ
ス電位になる点描部分14の時間帯だけが、イオンが加速
される領域であり、最大加速電圧は1/2Vppである。ただ
し周波数が高すぎると、プラズマ中のイオンがイオンシ
ース幅を通過して試料表面に到達する以前に逆バイアス
がかかることになり、イオンが試料表面に到達できない
ことになる。0.1mm程度のイオンシース幅とF+イオン
を例として近似計算すると、イオンが加速バイアスに追
随して試料表面に入射できる周波数は約10MHz以下の場
合である。本実施例では余裕をみて800KHzの周波数を用
いた。第2図のプラス電位の時間帯ではイオンが加速さ
れず試料に入射できない状態になり、エッチングされに
くくなるか、もしくは、ガス種によっては試料表面にデ
ポジションが起きることも考えられる。例えばプラズマ
中の炭素原子や炭化水素分子、弗化炭素系の分子は、入
射エネルギが低いときにはデポジションをする傾向が強
い。したがって第2図のような高周波電圧が印加されて
いるときは、エッチングとデポジションが周期的に繰り
返される。これは、いわゆる周期的エッチング方式(ガ
スチョッピング方式)に類似したものといえる。 つぎに通常反応性スパッタエッチングなどで印加され
る高周波バイアスと同じように、マイクロ波プラズマエ
ッチング装置でも、試料台面積に較べてある程度以上の
面積を有するアース電極である固定電位付与電極を設け
ると、試料に高周波電圧を印加したとき、第3図に示す
ようにVDCが大きくなる。ここで固定電位を付与する面
積は、実際にプラズマが接触する部分の有効面積で定義
すべきである。すなわち、ガス圧力、パワー、磁場強
度、試料台の高さなどによりプラズマ分布が変化するの
で、有効面積は第1図の構成であっても変化する。例え
ばガス圧力が高く(〜0.01Torr以上)、試料台6の高さ
が高い場合には、第1図のマイクロ波導入部1で覆われ
た部分にだけプラズマが局在しやすいので有効面積は固
定電位付与電極10の試料台6に沿う面積としてよいが、
逆の場合にはプラズマが広範囲に拡散しやすいので、真
空容器4の内壁や、試料台6の軸に沿う部分も有効面積
に含まれる。このように有効面積が大きい場合も第2図
と同じくマイナス電位になる点描領域14′でイオンが加
速されることになるが、第2図のVDC=0の場合よりイ
オンが加速される時間帯が長くなると同時に、同じVpp
の場合には加速電界が強く働くことになる。したがって
デポジションよりもエッチングが支配的になる。 上記理由からエッチング反応を速やかにするために
は、試料の損傷が許される範囲内において、高周波バイ
アスVppが大きく、自己バイアスVDCが大きい程よいこと
になる。しかしこの場合、試料材質に関係なくエッチン
グ速度が大きくなるので、材料間のエッチング速度比を
大きくすることができず、選択性が悪いエッチングにな
ってしまう。本発明によるエッチング方式は、選択性を
低下させないために、特に下地がSiO2のように絶縁物材
料がエッチングされないように、高周波バイアスを印加
する技術を見出したものであり、上記Vppを高く、VDC
比較的低くさせる方法である。すなわち、第2図に示し
た高周波電位波形に近い結果が得られる印加方法であ
る。このような電位波形を得るには、通常の場合とは逆
に、高周波電力のマッチング回路21をオフ・マッチング
状態にしてVDCが下がるようにするか、あるいはマッチ
ング状態であったとしても、プラズマ中に設けた固定電
位付与電極(アース電極)10の面積を小さくすることに
より簡単に実現できる。上記マッチング回路21は、通常
コンデンサCと抵抗Rとの組合せ回路で、プラズマ発生
によって生じた電気的な負荷に合わせるように調整でき
る回路である。したがってCおよびRが可変できる回路
になっているものが多い。オフ・マッチング状態とは、
上記CおよびRの値を変化させ、高周波電力の入力効率
を下げることである。 つぎにエッチングの実施例としてタングステンシリサ
イド(WSi2)と多結晶シリコン(Poly−Si)の2層膜に
ついて説明する。その他ゲート電極材料およびAl合金材
料についても、エッチング条件に多少のずれはあるがほ
ぼ同じ結果が得られる。エッチングガスとしてCCl4とSF
6との混合ガスを用い、ガス圧力10-2Torr,マイクロ波パ
ワー300W,高周波800KHz,30WとしたときVppが約300V,VDC
が約10V程度であった。このとき試料台6の面積は約300
cm2であり、固定電位付与電極10の有効面積は60cm2であ
った。得られた結果はWSi/Poly−Siの2層膜の平均エッ
チング速度が500nm/min下地SiO2のエッチング速度が10n
m/minであり、したがってWSi/Poly−SiとSiO2との選択
比は50倍になる。なお、このときの断面形状は第4図に
示すように垂直エッチング形状であった。第4図におい
て、15がWSi2、16がPoly−Si、17がSiO2であるが、上記
試料には18に示したように下地SiO217に段差があり、段
差部19にWSi2/Poly−Siのエッチング残りが発生しやす
い構造になっている。上記エッチング条件では選択比が
大きいので、オーバエッチング時間を十分にとっても下
地のSiO2膜17が減少しないため、この場合500nmの段差
があっても、約70%のオーバエッチング率のエッチング
をすることによって、エッチング残りを除去することが
できた。下地SiO2膜17は20nmの厚さが8nmだけ減少した
が、ゲート劣化を起こすことなく正常な特性が得られ
た。なおオーバエッチング中に高周波バイアスの印加を
停止させれば、さらに選択比を大きくすることができ
る。つぎに上記実施例において、固定電位付与電極10の
有効面積だけを300cm2と大きくした場合、Vppの300Vは
変わらないが、VDCが150Vと大きくなり、WSi2/Poly−Si
2層膜のエッチング速度が約600nm/min,SiO2のエッチン
グ速度が約60nm/minと両者とも大きくなったが、選択比
は10倍程度に減少してしまうことが確認された。 上記の結果から明らかなように、VDCが高い場合はSiO
2のエッチング速度だけが比較的大きくなるため、SiO2
に対するWSi2/Poly−Si2層膜のエッチング速度比が小さ
くなる。またガス圧力が異なる条件においてもVDCを低
くすることによって選択比が向上する特性は変らず、さ
らに固定電位付与電極の有効面積を変えなくても、マッ
チングをずらしてオフ・マッチング状態にすることによ
って、VDCを低くしても選択比を高くすることができる
ことも確認した。
【発明の効果】
以上説明したように、本発明に係る表面処理方法にお
いては、表面処理装置内の減圧容器内に設けられた試料
台上に被処理物を載置する工程と、上記減圧容器内にガ
スを導入してプラズマを発生させる工程と、上記試料台
に交流電圧を印加する工程と、上記プラズマが発生する
領域内に上記試料台の面積よりも小さい面積を有する固
定電位付与電極に一定電位を付与して自己バイアスを制
御する工程と、上記プラズマを用いて上記被処理物の表
面を処理する工程とを用いることにより、半導体製造に
際し最もエッチング加工が困難であるゲート電極材料の
ような配線材料に対して、寸法精度がよく、下地材料
(SiO2などの酸化膜)と選択比を高くしてエッチングで
きるため、下地材料に段差がある場合でも、電気的ショ
ートの原因になる段差部でのエッチング残りを防ぐオー
バエッチングを十分行うことができる。本発明は、従来
のドライエッチングの主流であった反応性スパッタエッ
チング、あるいは反応性イオンエッチングでは実現困難
であった試料印加高周波バイアス制御を実現することが
でき、半導体製造における歩留り向上や高密度化に対す
る問題点を解決するのに効果がある。 また、減圧容器と、該減圧容器内に導入するガスをマ
イクロ波によりプラズマ化する手段と、上記減圧容器内
に設けられ上記プラズマによって処理される被処理物を
載置する試料台と、上記試料台に交流電圧を印加する手
段と、上記プラズマが発生する領域内に上記試料台の面
積よりも小さい面積を有し、自己バイアスを制御する固
定電位付与電極とを有する表面処理装置を用いることに
より、半導体製造における歩留り向上や高密度化に対す
る問題点を解決することができた。 また、上記交流電圧の周波数を1OMHz以下にすること
により、イオンを加速バイアスに追随して試料表面に入
射することができろので、効率的な表面処理が可能とな
った。 また、オフ・マッチング状態にするマッチング回路に
より、VDCを低くしても選択比を高くすることができ
た。
【図面の簡単な説明】
第1図は本発明に係る表面処理装置の構成図、第2図お
よび第3図は上記表面処理装置の試料台に印加された高
周波電圧の電位波形をそれぞれ示す図、第4図は下地段
差部を有するタングステン・シリサイドと多結晶シリコ
ン2層膜のエッチング断面図である。 1……マイクロ波導入部 2……放電ガス導入口 4……真空容器 5……試料 6……試料台 7……マイクロ波発生器 10……固定電位付与電極 11……高周波印加電源 21……マッチング回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 二宮 健 国分寺市東恋ヶ窪1丁目280番地 株式 会社日立製作所中央研究所内 (56)参考文献 特開 昭57−164986(JP,A) 特開 昭56−158874(JP,A) 特開 昭57−50435(JP,A) 特開 昭58−32417(JP,A) 特開 昭56−81678(JP,A) 特開 昭60−79726(JP,A) 特開 昭61−75526(JP,A)

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】表面処理装置内の減圧容器内に設けられた
    試料台上に被処理物を載置する工程と、上記減圧容器内
    にガスを導入してマイクロ波によりプラズマを発生させ
    る工程と、上記試料台に交流電圧を印加する工程と、上
    記プラズマが発生する領域内に上記試料台の面積よりも
    小さい面積を有する固定電位付与電極に一定電位を付与
    して自己バイアスを制御する工程と、上記プラズマを用
    いて上記被処理物の表面を処理する工程とを有すること
    を特徴とする表面処理方法。
  2. 【請求項2】特許請求の範囲第1項記載の表面処理方法
    において、上記交流電圧の周波数は10MHz以下であるこ
    とを特徴とする表面処理方法。
  3. 【請求項3】減圧容器と、該減圧容器内に導入するガス
    をマイクロ波によりプラズマ化する手段と、上記減圧容
    器内に設けられ上記プラズマによって処理される被処理
    物を載置する試料台と、上記試料台に交流電圧を印加す
    る手段と、上記プラズマが発生する領域内に上記試料台
    の面積よりも小さい面積を有し、自己バイアスを制御す
    る固定電位付与電極とを有することを特徴とする表面処
    理装置。
  4. 【請求項4】特許請求の範囲第3項記載の表面処理装置
    において、上記交流電圧の周波数は10MHz以下であるこ
    とを特徴とする表面処理装置。
  5. 【請求項5】減圧容器と、該減圧容器内に導入するガス
    をマイクロ波によりプラズマ化する手段と、上記減圧容
    器内に設けられ上記プラズマによって処理される被処理
    物を載置する試料台と、高周波印加電源と該高周波印加
    電源に接続されたオフ・マッチング状態のマッチング回
    路により構成された、上記試料台に高周波電圧を加える
    手段とを有することを特徴とする表面処理装置。
JP60152159A 1985-07-12 1985-07-12 表面処理方法及び表面処理装置 Expired - Lifetime JP2603217B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP60152159A JP2603217B2 (ja) 1985-07-12 1985-07-12 表面処理方法及び表面処理装置
US07/158,126 US4844767A (en) 1985-07-12 1988-02-16 Method of and apparatus for etching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60152159A JP2603217B2 (ja) 1985-07-12 1985-07-12 表面処理方法及び表面処理装置

Publications (2)

Publication Number Publication Date
JPS6214429A JPS6214429A (ja) 1987-01-23
JP2603217B2 true JP2603217B2 (ja) 1997-04-23

Family

ID=15534310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60152159A Expired - Lifetime JP2603217B2 (ja) 1985-07-12 1985-07-12 表面処理方法及び表面処理装置

Country Status (2)

Country Link
US (1) US4844767A (ja)
JP (1) JP2603217B2 (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2690900B2 (ja) * 1987-07-10 1997-12-17 株式会社日立製作所 ドライエッチング方法
US5147500A (en) * 1987-07-31 1992-09-15 Hitachi, Ltd. Dry etching method
NL8701867A (nl) * 1987-08-07 1989-03-01 Cobrain Nv Werkwijze voor het behandelen, in het bijzonder droog etsen van een substraat en etsinrichting.
JPH0628253B2 (ja) * 1988-02-17 1994-04-13 工業技術院長 エッチング方法
US5079031A (en) * 1988-03-22 1992-01-07 Semiconductor Energy Laboratory Co., Ltd. Apparatus and method for forming thin films
US5133826A (en) * 1989-03-09 1992-07-28 Applied Microwave Plasma Concepts, Inc. Electron cyclotron resonance plasma source
JPH0362517A (ja) * 1989-03-27 1991-03-18 Anelva Corp マイクロ波プラズマ処理装置
US5078851A (en) * 1989-07-26 1992-01-07 Kouji Nishihata Low-temperature plasma processor
US5292673A (en) * 1989-08-16 1994-03-08 Hitachi, Ltd Method of manufacturing a semiconductor device
JPH0383335A (ja) * 1989-08-28 1991-04-09 Hitachi Ltd エッチング方法
US5242561A (en) * 1989-12-15 1993-09-07 Canon Kabushiki Kaisha Plasma processing method and plasma processing apparatus
US5160407A (en) * 1991-01-02 1992-11-03 Applied Materials, Inc. Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer
US5188980A (en) * 1992-07-06 1993-02-23 United Microelectronics Corporation Inert gas purge for the multilayer poly gate etching improvement
US6328845B1 (en) * 1993-03-18 2001-12-11 Hitachi, Ltd. Plasma-processing method and an apparatus for carrying out the same
DE4317623C2 (de) * 1993-05-27 2003-08-21 Bosch Gmbh Robert Verfahren und Vorrichtung zum anisotropen Plasmaätzen von Substraten und dessen Verwendung
JP2002530844A (ja) * 1998-11-12 2002-09-17 アプライド マテリアルズ インコーポレイテッド 残渣を残さずにアルミニウム及びその合金を異方性エッチングするための方法
US6383938B2 (en) 1999-04-21 2002-05-07 Alcatel Method of anisotropic etching of substrates
US6291357B1 (en) 1999-10-06 2001-09-18 Applied Materials, Inc. Method and apparatus for etching a substrate with reduced microloading
US6538734B2 (en) * 2000-11-29 2003-03-25 Lightwind Corporation Method and device utilizing real-time gas sampling
US20040224524A1 (en) * 2003-05-09 2004-11-11 Applied Materials, Inc. Maintaining the dimensions of features being etched on a lithographic mask
KR100666881B1 (ko) * 2005-06-10 2007-01-10 삼성전자주식회사 포토레지스트 제거 방법 및 이를 이용한 반도체 소자의제조 방법.
KR102085044B1 (ko) 2015-05-22 2020-03-05 가부시키가이샤 히다치 하이테크놀로지즈 플라스마 처리 장치 및 그것을 이용한 플라스마 처리 방법
JP6902991B2 (ja) 2017-12-19 2021-07-14 株式会社日立ハイテク プラズマ処理装置
CN113767453B (zh) 2020-04-03 2023-12-12 株式会社日立高新技术 等离子处理装置以及等离子处理方法
KR102521388B1 (ko) 2020-04-21 2023-04-14 주식회사 히타치하이테크 플라스마 처리 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5613480A (en) * 1979-07-13 1981-02-09 Hitachi Ltd Dry etching apparatus
US4282267A (en) * 1979-09-20 1981-08-04 Western Electric Co., Inc. Methods and apparatus for generating plasmas
JPS5681678A (en) * 1979-12-05 1981-07-03 Toshiba Corp Method and apparatus for plasma etching
JPS56158874A (en) * 1980-05-13 1981-12-07 Fujitsu Ltd Plasma etching method
JPS5750435A (en) * 1980-09-11 1982-03-24 Toshiba Corp Plasma etching device
JPS5832417A (ja) * 1981-08-21 1983-02-25 Matsushita Electric Ind Co Ltd プラズマエツチング装置及びプラズマエツチング方法
JPS5813627B2 (ja) * 1982-02-26 1983-03-15 株式会社日立製作所 マイクロ波プラズマエッチング装置
US4464223A (en) * 1983-10-03 1984-08-07 Tegal Corp. Plasma reactor apparatus and method
JPS60126832A (ja) * 1983-12-14 1985-07-06 Hitachi Ltd ドライエツチング方法および装置
JPH0722151B2 (ja) * 1984-05-23 1995-03-08 株式会社日立製作所 エツチングモニタ−方法
JPS6175526A (ja) * 1984-09-21 1986-04-17 Anelva Corp 複数電極真空処理装置
JPH0824114B2 (ja) * 1984-11-09 1996-03-06 株式会社日立製作所 プラズマエッチング方法

Also Published As

Publication number Publication date
JPS6214429A (ja) 1987-01-23
US4844767A (en) 1989-07-04

Similar Documents

Publication Publication Date Title
JP2603217B2 (ja) 表面処理方法及び表面処理装置
JP6719602B2 (ja) 材料改質とrfパルスを用いた選択的エッチング
US5607542A (en) Inductively enhanced reactive ion etching
US5779926A (en) Plasma process for etching multicomponent alloys
US5597438A (en) Etch chamber having three independently controlled electrodes
KR100274306B1 (ko) 에칭방법
EP1676302B1 (en) Notch-free etching of high aspect soi structures using a time division multiplex process and rf bias modulation
EP0184220B1 (en) Apparatus and method for carrying out dry etching
JPH05308062A (ja) ドライエッチング方法
US5824602A (en) Helicon wave excitation to produce energetic electrons for manufacturing semiconductors
JPH08236513A (ja) プラズマ中で基板をエッチングする方法
JPH09326383A (ja) プラズマ処理装置及びプラズマ処理方法
JP2000156370A (ja) プラズマ処理方法
JPH11195641A (ja) プラズマ処理方法
JP3350973B2 (ja) プラズマ処理方法およびプラズマ処理装置
JP3042208B2 (ja) マイクロ波プラズマ処理装置
JP2000306894A (ja) 基板のプラズマ処理方法
JPH08195379A (ja) プラズマ処理方法及びプラズマ処理装置
JP2851765B2 (ja) プラズマ発生方法およびその装置
JP3278732B2 (ja) エッチング装置及びエッチング方法
JP3940467B2 (ja) 反応性イオンエッチング装置及び方法
JPH031825B2 (ja)
JP3002033B2 (ja) ドライエッチング方法
JP2550368B2 (ja) 有磁場プラズマエッチング装置
JP2650626B2 (ja) プラズマ処理方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term