JPS6175526A - 複数電極真空処理装置 - Google Patents
複数電極真空処理装置Info
- Publication number
- JPS6175526A JPS6175526A JP19800084A JP19800084A JPS6175526A JP S6175526 A JPS6175526 A JP S6175526A JP 19800084 A JP19800084 A JP 19800084A JP 19800084 A JP19800084 A JP 19800084A JP S6175526 A JPS6175526 A JP S6175526A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- supplied
- power
- side electrode
- vacuum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 8
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 2
- 230000008021 deposition Effects 0.000 claims description 2
- 239000012212 insulator Substances 0.000 abstract description 4
- 239000000126 substance Substances 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 235000012431 wafers Nutrition 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 206010007559 Cardiac failure congestive Diseases 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000009563 continuous hemofiltration Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000009489 vacuum treatment Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体集積回路装置の製造等に使用されるドラ
イエツチング装置、プラズマＣＶＤ装置。
イエツチング装置、プラズマＣＶＤ装置。
スパッタリング装置の、放電プラズマを利用して試料上
に膜堆積、エツチングなどの処理を施こすプラズマ表面
処理装置の改良に関する。
に膜堆積、エツチングなどの処理を施こすプラズマ表面
処理装置の改良に関する。
（従来技術とその問題点）
近年半導体集積回路の１μｍ以下の回路は、従来のウェ
ットエツチングではエツチング加工することが出来ず、
ドライエツチングによる異方性エツチングが欠くことの
できない技術となっている。
ットエツチングではエツチング加工することが出来ず、
ドライエツチングによる異方性エツチングが欠くことの
できない技術となっている。
このドライエツチング装置にはいくつかの方式があるが
、平行平板型電極を備えた反応容器内の高周波印加電極
に試料を載置し、ＣＦ４やＣＣＩ ４等のハロゲン化物
を含む反応性ガスの高周波放電プラズマを使う反応性イ
オンエツチング装置は、アルミニウム、シリコン酸化膜
、ポリシリコン膜等をフォトレジストや下地材料との間
にエツチング速度の高い選択性を保持しながら異方性エ
ツチングを行うことが出来るため、最近の超ＬＳＩ製造
のドライエツチング工程でその主流を占めるに至ってい
る。しかし、この反応性イオンエツチング装置において
も、量産規模で微細加工を行なおうとすると種々の問題
を生じることが明らかになった。
、平行平板型電極を備えた反応容器内の高周波印加電極
に試料を載置し、ＣＦ４やＣＣＩ ４等のハロゲン化物
を含む反応性ガスの高周波放電プラズマを使う反応性イ
オンエツチング装置は、アルミニウム、シリコン酸化膜
、ポリシリコン膜等をフォトレジストや下地材料との間
にエツチング速度の高い選択性を保持しながら異方性エ
ツチングを行うことが出来るため、最近の超ＬＳＩ製造
のドライエツチング工程でその主流を占めるに至ってい
る。しかし、この反応性イオンエツチング装置において
も、量産規模で微細加工を行なおうとすると種々の問題
を生じることが明らかになった。
例えばシリコン酸化膜をＣＨＦ５と０２の混合ガスでエ
ツチングする場合、エツチング速度がたかだか５００
ｙＶｍｉ ｎで低いため、５０００人のシリコン酸化膜
をエツチングする場合には、追加エツチング工程を含め
て１２〜１５分のエツチング時間が必要である。エツチ
ング速度を上昇させようとして高周波電力を増加すると
、プラズマ電位が上昇してしまって反応容器壁面のスパ
ッタされる割合が大きくなり、基板表面が反応容器の構
成材料である重金属等で汚染されたり、高エネルギーの
イオン衝撃がデバイス特性に悪影響を与えたりする。
ツチングする場合、エツチング速度がたかだか５００
ｙＶｍｉ ｎで低いため、５０００人のシリコン酸化膜
をエツチングする場合には、追加エツチング工程を含め
て１２〜１５分のエツチング時間が必要である。エツチ
ング速度を上昇させようとして高周波電力を増加すると
、プラズマ電位が上昇してしまって反応容器壁面のスパ
ッタされる割合が大きくなり、基板表面が反応容器の構
成材料である重金属等で汚染されたり、高エネルギーの
イオン衝撃がデバイス特性に悪影響を与えたりする。
一方、アルミエツチングやポリシリコンエツチングの場
合であっても、エツチング速度が実用レベルで高々１０
００′ｌＶ′ｒｎ１ｎでかなり低いため、量産のために
は６〜１０枚程度のウェハーを同時に処理するいわゆる
バッチ処理がコストパーフォーマンス上有利であるが、
最近のように、ウェハーの底径が１２５■とか１５０關
とかいうように大口径化してくると、バッチ処理装置は
その電極面積を大きく取らざるを得す、装置はかなり大
型化する。
合であっても、エツチング速度が実用レベルで高々１０
００′ｌＶ′ｒｎ１ｎでかなり低いため、量産のために
は６〜１０枚程度のウェハーを同時に処理するいわゆる
バッチ処理がコストパーフォーマンス上有利であるが、
最近のように、ウェハーの底径が１２５■とか１５０關
とかいうように大口径化してくると、バッチ処理装置は
その電極面積を大きく取らざるを得す、装置はかなり大
型化する。
また電極面積が広いため、ウェハー面内のエツチング速
度の均一性は悪化の傾向を示し、大口径ウェハーの微細
加工処理は極めて困難なものとなっている。
度の均一性は悪化の傾向を示し、大口径ウェハーの微細
加工処理は極めて困難なものとなっている。
これに対し量産用に、一枚一枚の基板を逐次処理する枚
葉処理装置が開発されて、これには１μｍ／ｍｉｎ程度
のエツチング速度を実現する平行平板高速エツチング装
置が実用されているが、この装置の高速エツチングはエ
ツチング加工特性が悪く、デバイスζこ与えるイオン衝
撃損傷の大きい欠点もあって、微細加工では必ずしも満
足できる特性は得られていない。これらはエツチング装
置以外の、プラズマＣＶＤやスパッタ装置における膜形
成においても同じであり、上記同様従来の装置はすべて
膜質、加工精度などに問題を生じている。
葉処理装置が開発されて、これには１μｍ／ｍｉｎ程度
のエツチング速度を実現する平行平板高速エツチング装
置が実用されているが、この装置の高速エツチングはエ
ツチング加工特性が悪く、デバイスζこ与えるイオン衝
撃損傷の大きい欠点もあって、微細加工では必ずしも満
足できる特性は得られていない。これらはエツチング装
置以外の、プラズマＣＶＤやスパッタ装置における膜形
成においても同じであり、上記同様従来の装置はすべて
膜質、加工精度などに問題を生じている。
上述の４！ｒ種の不具合の原因はガスのイオン化。
分解の制御と、基板に流入する荷電粒子の量、衝撃強度
の制御を互に独立して行なうことができず、試料基板の
膜質、加工精度９表面状態の制御と迅速な処理とを両立
させることが極めて困難なためである。
の制御を互に独立して行なうことができず、試料基板の
膜質、加工精度９表面状態の制御と迅速な処理とを両立
させることが極めて困難なためである。
（発明の目的）
本発明は、上述の諸問題を解決し、高品質、高い加工精
度の処理を迅速に行なうことのできる真空処理装置の提
供を目的とする。
度の処理を迅速に行なうことのできる真空処理装置の提
供を目的とする。
（発明の構成）
本発明は、真空容器内の央部に中央電極を設置し、かつ
、この真空容器の壁面部に少なくとも１個の側面電極を
設置し、前記中央電極と前記側面電極とのそれぞれに、
前記真空容器を接地電位とする高周波電力を供給するこ
とによって、前述の目的を達成したものである。
、この真空容器の壁面部に少なくとも１個の側面電極を
設置し、前記中央電極と前記側面電極とのそれぞれに、
前記真空容器を接地電位とする高周波電力を供給するこ
とによって、前述の目的を達成したものである。
（実施例）
以下、本発明の実施例を、図面に基いて説明する。
第１図は本発明の実施例の断面図でるる。真空容器１内
に中央電極４と側面電極２が設置さ扛、中央電極４の上
下の部分に絶縁物１０．１１を挿入し、さらに側面電極
２にも絶縁物１８を真空容器１の壁との間に設け、側面
電極２上には被処理物３が載置されている。中央電極４
と側面電極２には高周波電源８と９から、真空容器１を
接地電位とする高周波電力が開閉器１２を経由して供給
されている。ガスボンベ１５．バリアプルリーク１４か
らは所定混合比、所定流量のガスが導入口６を経て真空
容器１内へ導入されている。さらに真空容器１円からは
排出口１６．バリアプル・パルプ７を経由して排気ポン
プ５によってガスが排出さね、ている。これらバリアプ
ルリーク１４．バリアプル・パルプ７によって真空容器
１の内部圧力が所定値に調整されている。
に中央電極４と側面電極２が設置さ扛、中央電極４の上
下の部分に絶縁物１０．１１を挿入し、さらに側面電極
２にも絶縁物１８を真空容器１の壁との間に設け、側面
電極２上には被処理物３が載置されている。中央電極４
と側面電極２には高周波電源８と９から、真空容器１を
接地電位とする高周波電力が開閉器１２を経由して供給
されている。ガスボンベ１５．バリアプルリーク１４か
らは所定混合比、所定流量のガスが導入口６を経て真空
容器１内へ導入されている。さらに真空容器１円からは
排出口１６．バリアプル・パルプ７を経由して排気ポン
プ５によってガスが排出さね、ている。これらバリアプ
ルリーク１４．バリアプル・パルプ７によって真空容器
１の内部圧力が所定値に調整されている。
さて、電源８から中央電極４に電力を供給すると高密度
のプラズマが真空容器１内に発生する。
のプラズマが真空容器１内に発生する。
これと同時に側面電極２にも電力を供給し、その供給電
力を中央電極４の供給電力のＶ５以下の適値に制御する
。この制御によって側面電極は自己バイアス電圧を調整
されて被処理物３の処理速度を大にし、同時に表面がう
ける衝撃損傷を抑制することができる。
力を中央電極４の供給電力のＶ５以下の適値に制御する
。この制御によって側面電極は自己バイアス電圧を調整
されて被処理物３の処理速度を大にし、同時に表面がう
ける衝撃損傷を抑制することができる。
例えば反応気体としてＣＨＦｓと５チのＣｏｔの混合ガ
スを真空容器１内に１１０５００Ｍの流量で導入し、側
面電極２上にＳｉＯ□皮膜を有するＳｉ基板３を載置し
て、１００ Ｑ ｍ’ｌ’ｏｒｒの圧力下で中央電極４
に周波数１３．５６ＭＨｚ 、 ２０００Ｗの高周波電
力、側面電極に同じ周波数で位相差１２０°の２５０Ｗ
の高周波電力を供給することで、８ ｔ ０２ の食刻
速度１．２μ”／ｍｉｎを達成し、従来の平行平板型装
置の１０〜２０倍の食刻速度を得た。パターンを形成し
ているフォトレジストの損傷はなく、食刻の均一性を士
数係の範囲に納めることができた。この第１図の装置は
、圧力領域として数ｍ’ｌ’ ｏ ｒｒから１０’ｍＴ
ｏｒｒの範囲で所望の真空処理を行うことができ、両電
極に印加する筒周波電圧の位相差として８０°〜２８０
°の範囲を用いるとき、高速な処理速度を得ることがで
きる。従来のエツチング装置と比べて自己バイアス電圧
がかなり低いため、処理後にデバイスの特性の劣化を生
ずる心配の少女い良質の処理が可能である。
スを真空容器１内に１１０５００Ｍの流量で導入し、側
面電極２上にＳｉＯ□皮膜を有するＳｉ基板３を載置し
て、１００ Ｑ ｍ’ｌ’ｏｒｒの圧力下で中央電極４
に周波数１３．５６ＭＨｚ 、 ２０００Ｗの高周波電
力、側面電極に同じ周波数で位相差１２０°の２５０Ｗ
の高周波電力を供給することで、８ ｔ ０２ の食刻
速度１．２μ”／ｍｉｎを達成し、従来の平行平板型装
置の１０〜２０倍の食刻速度を得た。パターンを形成し
ているフォトレジストの損傷はなく、食刻の均一性を士
数係の範囲に納めることができた。この第１図の装置は
、圧力領域として数ｍ’ｌ’ ｏ ｒｒから１０’ｍＴ
ｏｒｒの範囲で所望の真空処理を行うことができ、両電
極に印加する筒周波電圧の位相差として８０°〜２８０
°の範囲を用いるとき、高速な処理速度を得ることがで
きる。従来のエツチング装置と比べて自己バイアス電圧
がかなり低いため、処理後にデバイスの特性の劣化を生
ずる心配の少女い良質の処理が可能である。
本実施例の装置はこれをスパッタ装置として使用するこ
とも可能′Ｃ１その場合には、中央電極をターゲットと
して使用し、側面電極に基板を載置する。供給電力を調
整することにより成膜速度を制御しステップカバレージ
々どを向上させることができる。さらに両電極に印加す
る一周波電力の位相差を制御することによって一層の成
膜速度及び表面状態の向上が可能である。
とも可能′Ｃ１その場合には、中央電極をターゲットと
して使用し、側面電極に基板を載置する。供給電力を調
整することにより成膜速度を制御しステップカバレージ
々どを向上させることができる。さらに両電極に印加す
る一周波電力の位相差を制御することによって一層の成
膜速度及び表面状態の向上が可能である。
本実施例の装置をプラズマＣＶＤ装置として使用する場
合には、成膜用基板３を、側面電極２の上、あるいは真
空容器１の壁面に置き、あるいはさらにｇ膜用基板ホル
ダーを真空室内部の適宜位置に設備してその上に、載置
することができる。
合には、成膜用基板３を、側面電極２の上、あるいは真
空容器１の壁面に置き、あるいはさらにｇ膜用基板ホル
ダーを真空室内部の適宜位置に設備してその上に、載置
することができる。
基板を側面電極２上に設置するときの側面電極２は、図
示のものよりも上下左右に電極面積を拡大して一時に多
くの被処理物３を載置し処理することができる。必要に
応じ被処理物３の周囲を過轟な材質の絶縁物などで囲み
好成績をうる。なおガスの導入、排出方法は図示のもの
に限定されない。
示のものよりも上下左右に電極面積を拡大して一時に多
くの被処理物３を載置し処理することができる。必要に
応じ被処理物３の周囲を過轟な材質の絶縁物などで囲み
好成績をうる。なおガスの導入、排出方法は図示のもの
に限定されない。
更にまた真空容器１及び中央電極４の形状は、第２図の
よう番こ各種の断面形状を選ぶことができる。例えばＣ
ａ’）は６角形状、（ｂ）は４角形状、（Ｃ）は円形状
、（ｄ）は円形状と６角形状の組合せである。中央電極
は必ずしも真空容器１の中央に正しく位置させる必要は
なく、真空容器１内のはｙ央部であれば事は足りる。
よう番こ各種の断面形状を選ぶことができる。例えばＣ
ａ’）は６角形状、（ｂ）は４角形状、（Ｃ）は円形状
、（ｄ）は円形状と６角形状の組合せである。中央電極
は必ずしも真空容器１の中央に正しく位置させる必要は
なく、真空容器１内のはｙ央部であれば事は足りる。
中央電極の形状も必ずしも対称形状でなくともよい。
第３図は第１図の側面電極２を中央電極４の周囲４箇所
に対称形に取りつけ、これらを高周波的に同電位とした
実施例の平面図である。側面電極２のそれぞれに同等の
小電力を供給し、中央電極４にはその５倍以上の大電力
を供給する。その動作は第１図の処理基板数を拡張した
ものとなる。
に対称形に取りつけ、これらを高周波的に同電位とした
実施例の平面図である。側面電極２のそれぞれに同等の
小電力を供給し、中央電極４にはその５倍以上の大電力
を供給する。その動作は第１図の処理基板数を拡張した
ものとなる。
この場合は、大電力を各側面電極に供給し、そのを力の
１５以下の小電力を中央電力に供給して被処理物３の処
理を行う。
１５以下の小電力を中央電力に供給して被処理物３の処
理を行う。
次に、これら中央電極４と側面電極２に印加する電力に
つき、第４図を用いて述べると、実験によって、ＣＶＤ
装置やスパッタ装置では（ａ）図に示すように、両電極
４，２はともに、交・直の電力を互に独立して選定する
ことが可能であり、エツチング装置では（ｂ）図に示す
ように、側面電極２は交流１ｔｉ、力の印加が直流の使
用よりもすぐれていることが判明した。また、両電極４
．２に印加される電力は、完全に互に独立することを要
するものではなく、一方が他方に対し成程度独立して制
御できるものであれば、充分に本発明の効果をあられす
ことが可能で多ることも判明している。（Ｃ）。
つき、第４図を用いて述べると、実験によって、ＣＶＤ
装置やスパッタ装置では（ａ）図に示すように、両電極
４，２はともに、交・直の電力を互に独立して選定する
ことが可能であり、エツチング装置では（ｂ）図に示す
ように、側面電極２は交流１ｔｉ、力の印加が直流の使
用よりもすぐれていることが判明した。また、両電極４
．２に印加される電力は、完全に互に独立することを要
するものではなく、一方が他方に対し成程度独立して制
御できるものであれば、充分に本発明の効果をあられす
ことが可能で多ることも判明している。（Ｃ）。
（ｄ） 、 （ｅ） 、 （ｆ）図はその実施例を示す
ものである。
ものである。
４１．４２は直流電源、４３．４４はマツチング装置、
４５．４６は電力増幅器、４７は移相器、４８Ｖｉ又流
電源、４９は発振器である。
４５．４６は電力増幅器、４７は移相器、４８Ｖｉ又流
電源、４９は発振器である。
（発明の幼果）
以上計則に説明したように本発明の複数電極真空処浬装
置によれば、プラズマ密度と自己バイアス電圧をほぼ独
立に制御でき、高速度で加工精度のよい、表面損傷の少
々い放電真空処理を行うことができる。
置によれば、プラズマ密度と自己バイアス電圧をほぼ独
立に制御でき、高速度で加工精度のよい、表面損傷の少
々い放電真空処理を行うことができる。
第１図は本発明の実施例の断面図。
第２図は本発明の実施例の真空容器と中央電極の形状を
示す図。 第３図は本発明の別の実施例の平面断面図。 第４図は種々の印加電力の図。
示す図。 第３図は本発明の別の実施例の平面断面図。 第４図は種々の印加電力の図。
Claims (4)
- （１）真空容器内に電極を設けその電極に電力を供給し
て生ずる放電プラズマを用いて、該真空容器内に置かれ
た所定の基板上に膜堆積、食刻、スパッタリング等の処
理を行う真空処理装置において、該真空容器内の央部に
中央電極を設け、さらに該真空容器の壁面部に少なくと
も１個の側面電極を設置し、該中央電極と該側面電極の
それぞれに該真空容器を接地電位とする別個の電力を供
給したことを特徴とする複数電極真空処理装置。 - （２）該中央電極と該側面電極に供給される電力の比が
１／５〜５の範囲外にあることを特徴とする特許請求の
範囲第１項記載の複数電極真空処理装置。 - （３）該中央電極が立体構造をもち、該側面電極の複数
個が、前記立体的中央電極を囲んで配置されることを特
徴とする特許請求の範囲第１項記載の複数電極真空処理
装置。 - （４）該側面電極が複数個あり、それら側面電極が共通
の電源より電力を供給されていることを特徴とする特許
請求の範囲第１項記載の真空処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19800084A JPS6175526A (ja) | 1984-09-21 | 1984-09-21 | 複数電極真空処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19800084A JPS6175526A (ja) | 1984-09-21 | 1984-09-21 | 複数電極真空処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6175526A true JPS6175526A (ja) | 1986-04-17 |
Family
ID=16383843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19800084A Pending JPS6175526A (ja) | 1984-09-21 | 1984-09-21 | 複数電極真空処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6175526A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6214429A (ja) * | 1985-07-12 | 1987-01-23 | Hitachi Ltd | 表面処理方法及び表面処理装置 |
| JPH01137632A (ja) * | 1987-11-25 | 1989-05-30 | Hitachi Ltd | プラズマエッチング装置 |
| JPH01214123A (ja) * | 1988-02-23 | 1989-08-28 | Tel Sagami Ltd | プラズマ処理方法 |
-
1984
- 1984-09-21 JP JP19800084A patent/JPS6175526A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6214429A (ja) * | 1985-07-12 | 1987-01-23 | Hitachi Ltd | 表面処理方法及び表面処理装置 |
| JPH01137632A (ja) * | 1987-11-25 | 1989-05-30 | Hitachi Ltd | プラズマエッチング装置 |
| JPH01214123A (ja) * | 1988-02-23 | 1989-08-28 | Tel Sagami Ltd | プラズマ処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI553729B (zh) | Plasma processing method | |
| US5942075A (en) | Plasma processing apparatus | |
| JP4230029B2 (ja) | プラズマ処理装置およびエッチング方法 | |
| JP5600644B2 (ja) | ワークピース製造装置 | |
| JPH08264515A (ja) | プラズマ処理装置、処理装置及びエッチング処理装置 | |
| JPH08107101A (ja) | プラズマ処理装置及びプラズマ処理方法 | |
| JP2000323460A (ja) | プラズマエッチング装置 | |
| KR20090089265A (ko) | 플라즈마 처리 장치와 플라즈마 처리 방법 및 기억 매체 | |
| KR20070098587A (ko) | 플라즈마 처리 장치 및 플라즈마 처리 방법 | |
| JP3499104B2 (ja) | プラズマ処理装置及びプラズマ処理方法 | |
| US8034213B2 (en) | Plasma processing apparatus and plasma processing method | |
| US5436424A (en) | Plasma generating method and apparatus for generating rotating electrons in the plasma | |
| JP3814176B2 (ja) | プラズマ処理装置 | |
| TW202109603A (zh) | 電漿處理裝置及電漿處理方法 | |
| JPS6136589B2 (ja) | ||
| JP3086362B2 (ja) | プラズマ処理装置 | |
| TW201535511A (zh) | 電漿處理裝置 | |
| JPH07335570A (ja) | プラズマ処理における基板温度制御方法 | |
| JPS6175526A (ja) | 複数電極真空処理装置 | |
| TWI822918B (zh) | 電漿處理方法及電漿處理裝置 | |
| JP2003077904A (ja) | プラズマ処理装置及びプラズマ処理方法 | |
| US10957515B2 (en) | Plasma processing method and plasma processing apparatus | |
| US5110410A (en) | Zinc sulfide planarization | |
| JPH0624186B2 (ja) | ドライエツチング装置 | |
| JP4865951B2 (ja) | プラズマエッチング方法 |