JP2690900B2 - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JP2690900B2
JP2690900B2 JP62170965A JP17096587A JP2690900B2 JP 2690900 B2 JP2690900 B2 JP 2690900B2 JP 62170965 A JP62170965 A JP 62170965A JP 17096587 A JP17096587 A JP 17096587A JP 2690900 B2 JP2690900 B2 JP 2690900B2
Authority
JP
Japan
Prior art keywords
film
etching
tiw
chamber
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62170965A
Other languages
English (en)
Other versions
JPS6415953A (en
Inventor
佳恵 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP62170965A priority Critical patent/JP2690900B2/ja
Publication of JPS6415953A publication Critical patent/JPS6415953A/ja
Application granted granted Critical
Publication of JP2690900B2 publication Critical patent/JP2690900B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子のエッチング加工に係り、特に配
線膜が二層になっている半導体素子に好適なドライッチ
ング方法に関するものである。 〔従来の技術〕 Al−Si−Cu(0.5〜4%),(1μm)/TiW(〜100
0Å)の二層構造のエッチングについては、セミコンダ
クタ・インターナショナル 1987年3月号 第76〜79頁
“金属のプラズマエッチング”(Plasma Etching of Me
tal;Semiconductor International March 1987,PP76−7
9)において論じられている。 〔発明が解決しようとする問題点〕 上記従来技術は、二層になっている金属膜の下の膜
(本発明ではTiW膜)が1000Å以下の薄い膜についてし
か展開されていなかった。従って、従来は上の膜(本発
明ではAl−Si−Cu膜)のオーバエッチング中および防食
処理中にTiW膜のエッチングが終了していよ。しかし、
この方法では、TiW膜が厚く(>2000Å)なり、Al−Si
−Cu膜のオーバーエッチング時間および防食処理時間を
延長すると、TiW膜にサイドエッチが入るという問題が
あった。 本発明の目的は、上記TiW膜を異方性にエッチング
し、二層配線膜のエッチングの形状制御を可能にするこ
とにある。 〔問題点を解決するための手段〕 上記目的は、Al合金膜と2000Å以上の厚さのTiW膜か
らなる積層金属膜を有する試料をエッチングするドライ
エッチング方法であって、 前記Al合金膜を第一のチャンバでエッチング処理し、 前記試料を第二のチャンバに搬送し、 第二のチャンバにおいてフッ素系ガスに塩素系ガスを
50%混入したエッチングガスで、圧力0.03torr〜0.06to
rrの範囲で前記TiW膜をエッチング処理することを特徴
とするドライエッチング方法により、達成される。 〔作用〕 1. TiW膜のエッチングでは、エッチング生成物による
チャンバ内の汚染が著しい。この汚染はTiWの膜厚が厚
くなると激しくなり、2枚目以降の上の膜(Al−Si−Cu
膜)のエッチングに影響する。従って、装置は2チャン
バ方式とし、Al−Si−Cu膜とTiW膜を別のチャンバで加
工すると、TiW膜のエッチング生成物がAl−Si−Cu膜の
エッチングに影響を及ぼさないようになる。 2. 従来のAl−Si−Cu膜の防食処理における条件(ガス
種,圧力等)では、等方的にエッチングが進行する。従
って、ガスに塩素ガスを混入し、圧力を0.2Torr以下に
することにより、TiW膜は垂直にエッチングされる。 3 一定波長の強度をモニタし、TiW膜のエッチング終
了時を正確に判定することにより、下地絶縁膜のエッチ
ング過多を防止できる。 〔実 施 例〕 以下、本発明の一実施例を第1〜3図により説明す
る。 第1図(a)は本発明に用いたウェハの断面図であ
り、1はポジレジスト、2はAl−Si−Cu膜、3はTiW
膜、4はSiO2膜、5はSiである。 第2図は本発明に用いた平行平板型ドライエッチング
装置である。ウェハは、まずチャンバ6で上の膜である
Al−Si−Cu膜2をエッチングする。次に、バッファ室7
を通って真空内に保持したまま、チャンバ8に搬送し、
ここでTiW膜3をエッチングする。TiW膜3を従来技術通
りフッ素系ガスでエッチングすると、第1図(b)のよ
うに等方的な形状になる。しかるに、このTiW膜3のエ
ッチングに塩素系ガスを50%混入することにより、第1
図(c)のような垂直な形状が得られた。この時のエッ
チング圧力は、0.03〜0.06Torrである。 第3図はTiW膜エッチング時の波光強度の時間変化を
示す。波長395nmおよび201nmの発光強度の変化を第3図
(a)に、また、724nmの強度変化を第3図(b)に示
す。どちらも、b点によりエッチング終点を判定でき
る。 〔発明の効果〕 本発明によれば、Al合金膜の下のTiW膜が2000Å以上
でも垂直にエッチングできるので、配線膜が二層になっ
ている半導体素子のエッチング加工に効果がある。
【図面の簡単な説明】 第1図は本発明に用いたウェハの縦断面図で、(a)は
エッチング前,(b)はTiW膜をフッ素系ガスでエッチ
ングした時の形状、(c)は塩素系ガスを混入した時に
得られる形状を示す。第2図は本発明に用いれエッチン
グ装置の真空室略図である。第3図はTiW膜エッチング
時の一定波長の強度変化を示した線図で、(a)は395n
mおよび201nm,(b)は724nmの発光モニタしたものであ
る。 1……ポジレジスト、2……Al−Si−Cu膜、3……TiW
膜,4……SiO2膜、5……Si,6……チャンバ、7……バッ
ファ室、8……チャンバ

Claims (1)

  1. (57)【特許請求の範囲】 1.Al合金膜と2000Å以上の厚さのTiW膜からなる積層
    金属膜を有する試料をエッチングするドライエッチング
    方法であって、 前記Al合金膜を第一のチャンバでエッチング処理し、 前記試料を第二のチャンバに搬送し、 第二のチャンバにおいてフッ素系ガスに塩素系ガスを50
    %混入したエッチングガスで、圧力0.03torr〜0.06torr
    の範囲で前記TiW膜をエッチング処理することを特徴と
    するドライエッチング方法。
JP62170965A 1987-07-10 1987-07-10 ドライエッチング方法 Expired - Lifetime JP2690900B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62170965A JP2690900B2 (ja) 1987-07-10 1987-07-10 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62170965A JP2690900B2 (ja) 1987-07-10 1987-07-10 ドライエッチング方法

Publications (2)

Publication Number Publication Date
JPS6415953A JPS6415953A (en) 1989-01-19
JP2690900B2 true JP2690900B2 (ja) 1997-12-17

Family

ID=15914651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62170965A Expired - Lifetime JP2690900B2 (ja) 1987-07-10 1987-07-10 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JP2690900B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4700554B2 (ja) * 2005-06-30 2011-06-15 パナソニック電工Sunx株式会社 異物検出装置
JP2007010502A (ja) * 2005-06-30 2007-01-18 Sunx Ltd 異物検出装置
JP4700574B2 (ja) * 2006-07-31 2011-06-15 パナソニック電工Sunx株式会社 異物検出装置
US9676202B2 (en) * 2012-05-09 2017-06-13 Xerox Corporation System and method for detecting defects in an inkjet printer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS587829A (ja) * 1981-07-08 1983-01-17 Toshiba Corp ドライエツチング方法
JPS61256726A (ja) * 1985-05-10 1986-11-14 Hitachi Ltd エツチング方法
JP2603217B2 (ja) * 1985-07-12 1997-04-23 株式会社日立製作所 表面処理方法及び表面処理装置
JPH0722153B2 (ja) * 1985-09-09 1995-03-08 日本電信電話株式会社 ドライエツチング方法および装置
JPS62154628A (ja) * 1985-12-26 1987-07-09 Matsushita Electric Ind Co Ltd ドライエツチング方法

Also Published As

Publication number Publication date
JPS6415953A (en) 1989-01-19

Similar Documents

Publication Publication Date Title
US4919748A (en) Method for tapered etching
US4980018A (en) Plasma etching process for refractory metal vias
US5035768A (en) Novel etch back process for tungsten contact/via filling
US5160407A (en) Low pressure anisotropic etch process for tantalum silicide or titanium silicide layer formed over polysilicon layer deposited on silicon oxide layer on semiconductor wafer
US4547260A (en) Process for fabricating a wiring layer of aluminum or aluminum alloy on semiconductor devices
JP3257533B2 (ja) 無機反射防止膜を使った配線形成方法
JPH06140396A (ja) 半導体装置とその製法
JP3088178B2 (ja) ポリシリコン膜のエッチング方法
JP2690900B2 (ja) ドライエッチング方法
EP0661736B1 (en) Method for fabricating multilayer semiconductor device
US5167760A (en) Etchback process for tungsten contact/via filling
JP3067737B2 (ja) 酸化バナジウム膜のプラズマエッチング方法
JP2864967B2 (ja) 高融点金属膜のドライエッチング方法
US5338395A (en) Method for enhancing etch uniformity useful in etching submicron nitride features
JP4193288B2 (ja) エッチング終点検出方法
JP2001267301A (ja) エッチング進行度検出方法、エッチング方法、半導体装置の製造方法、エッチング進行度検出装置およびドライエッチング装置
JPH0669165A (ja) プラズマドライエッチングの終点検知方法
JPS58212136A (ja) 微細パタ−ンの形成方法
JPH08186120A (ja) 半導体装置の製造方法
US20020009889A1 (en) Semiconductor manufacturing process and semiconductor device
JP3291387B2 (ja) 半導体装置の製造方法
JPS5913592B2 (ja) エツチング方法
JPH07201826A (ja) ドライエッチング方法
JPH088231A (ja) 膜の平坦化方法
JPH1041283A (ja) エッチングの終点検出方法およびエッチングの終点検出装置