JPH08236513A - プラズマ中で基板をエッチングする方法 - Google Patents

プラズマ中で基板をエッチングする方法

Info

Publication number
JPH08236513A
JPH08236513A JP7349451A JP34945195A JPH08236513A JP H08236513 A JPH08236513 A JP H08236513A JP 7349451 A JP7349451 A JP 7349451A JP 34945195 A JP34945195 A JP 34945195A JP H08236513 A JPH08236513 A JP H08236513A
Authority
JP
Japan
Prior art keywords
etching
substrate
vacuum chamber
layer
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7349451A
Other languages
English (en)
Inventor
Virinder S Grewal
エス. グリューワル ヴィリンダー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JPH08236513A publication Critical patent/JPH08236513A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

(57)【要約】 【課題】 良好なエッチング速度および良好な選択性を
有し、かつ改善された異方性を有するエッチングゲート
堆積物の改善されたエッチング方法。 【解決手段】 エッチングの間、該平面状コイルに対す
る電力を約0〜200ワットに限定し、かつ該基板支持
体に対する電力を50〜200ワットに限定する。 【効果】 次微細な線および空間を形成させることがで
きる高い均等性および高い選択性で、種々のゲート堆積
物の異方性エッチングを得ることができた。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、改善されたエッチ
ング方法に関する。より詳述すれば、本発明は、高い選
択性を有する異方性エッチングを提供するゲート堆積物
のための改善されたプラズマエッチング法に関する。
【0002】
【従来の技術】半導体基板、例えばシリコンウェファ中
のトランジスタの製造の場合には、トランジスタの形成
のために幾つかの工程が必要とされる。ゲート酸化物、
例えば酸化ケイ素の第1層は、シリコン基板上に沈積さ
れ、シリコン基板を保護する。次に、ドーピングされた
伝導性ポリシリコン層が沈積され、場合によっては引続
き伝導性材料、例えば耐火物金属ケイ化物の層が沈積さ
れる。また、酸化ケイ素または窒化ケイ素、有利にテト
ラエトキシシラン(TEOS)からの化学蒸着によって
生じた酸化ケイ素のキャップ層も沈積される。
【0003】1つの典型的なゲート堆積物は、図1に示
されており、この場合シリコンウェファ12は、その上
にゲート酸化物13の層を有し、引き続いて高度にドー
ピングされた伝導性ポリシリコン14の第1ゲート層を
有している。また、耐火物金属ケイ化物、例えばケイ化
チタンまたはケイ化タングステンの第2ゲート層15も
沈積される。
【0004】ゲート堆積物は、ソースおよびドレインが
形成される基板中で双方の領域間に1つのゲートを形成
させるためにエッチングされなければならない。酸化ケ
イ素硬質マスク層16は、フォトレジストで被覆され、
フォトレジストはパターン化され、酸化ケイ素層は、
“硬質マスク”の形成のために常法でエッチングされ
る。該硬質マスクに適したエッチング剤は、弗素含有ガ
ス、例えばCHF、C、CF等である。
【0005】図2には、エッチングした後のゲート堆積
物が示されており、同じ層については、図1と同じ番号
が使用されている。酸化シリコン硬質マスクおよびゲー
ト酸化物層はそのまま残り、2つの伝導性層はエッチン
グされている。
【0006】デバイスがよりいっそう小型になりかつ互
いに接近して位置している場合には、ゲートは、相応し
て薄くなりかつ細くなる。従って、湿式エッチング技術
は、主として乾式エッチング、特にプラズマエッチング
に代替えされた。それというのも、プラズマエッチング
は、よりいっそう異方的であり、したがって特に基板と
の共通部分でゲートをアンダーカットにしないからであ
る。また、高度に選択的なプラズマエッチング剤を使用
することもでき;即ち、該プラズマエッチング剤は、他
のものよりも早く一定の材料をエッチングする。ゲート
堆積物の場合には、腐食剤は、ケイ化物層およびポリシ
リコン層をエッチングしなければならないが、しかし、
酸化シリコンはエッチングせず;従って、キャップ層お
よび開始ゲート酸化物層は、図2に示されているよう
に、そのまま残る。また、プラズマ処理は有利である。
それというのも、該処理は、基板および予め形成された
デバイスに損傷を与えない比較的に低い温度で実施する
ことができるからである。
【0007】プラズマエッチングを実施するために、種
々の真空室が設計された。1つの特別な設計は、オグル
(Ogle)の米国特許第4948458号明細書によって
開示されたものである。エッチング装置は、基板、例え
ばシリコンウェファの処理のために磁気的に結合した平
面プラズマを形成させる。この装置は、誘電窓を有する
1つの真空室を備えている。平面コイルは、該窓に隣接
して取り付けられており、RF電源は、一般に電力の移
送を最大にするためにインピーダンス整合回路および作
業周波数、典型的に13.56MHzで共鳴を得るため
に調時される回路を介してコイルに結合されている。プ
ロセスガスは、入口ポートを介して真空室に供給され
る。RF電力のスイッチをオンにした場合には、誘電窓
を介して真空室の内部に延在する平面磁場は、誘発され
る。従って、電子の循環流は、平面コイルと平衡の1つ
の平面内で真空室中で誘発され、非平面方向に動的エネ
ルギーの移送を限定する。
【0008】該真空室内の表面支持体は、コイルの平
面、ひいてはプラズマと平行に処理すべき基板を支持す
る。プラズマ種は、非平面方向に僅かな速度を有するの
で、基板上でのイオン種の動的衝撃は少なく、主な反応
は、プラズマ種と基板上の層との間での化学反応であ
る。この反応は、低温および低圧で起こる。
【0009】上記の装置についての詳細な記載は、図3
ないし図5に示されている。図3、図4および図5に関
連して、個々の半導体ウェファ110をエッチングする
のに適したプラズマ処理系100は、上壁116中に形
成されたアクセスポート114を有する真空室112を
備えている。誘電窓118は、上壁116の下方に配置
されており、かつアクセスポート114に亘って延在し
ている。誘電窓118は、壁116に対して封止されて
おり、真空室112の真空封止内部119を定義してい
る。平面コイル120は、誘電窓118に隣接して取り
付けられている。コイル120は、中心タップ122お
よび外側タップ124を有する渦巻き線として形成され
ている。コイル120の平面は、誘電窓118とウェフ
ァ110がエッチングの間に取り付けられる支持表面1
13との双方に対して平行に配向されている。コイル1
20は、ウェファ110と平行である、真空室112の
内部119内で平面プラズマを生じさせることができ
る。コイル120と支持表面113との間の適当な間隔
は、約5〜10cmであることができる。
【0010】高周波(RF)発生器130は、同軸ケー
ブル132を経て整合回路134に導かれている。整合
回路134は、回路の有効な結合を調整するため、およ
び作業周波数で回路を負荷させるために位置することが
できる一次回路136および二次ループ138を備えて
いる。一次コイル136は、結合を調整するために垂直
軸142を中心に回転することができるディスク140
上に取り付けることができる。可変コンデンサ144
は、回路共鳴周波数をRF発生器130の周波数出力で
調整するために二次ループ138と直列結合している。
インピーダンス整合により、平面コイル120に対する
電力移送の効率は最大になる。付加的なコンデンサ14
6は、回路内での一次コイル136の誘導リアクタンス
の一部を無効にするために一次回路内に備えられてい
る。
【0011】電源172からの二次RF電位は、ウェフ
ァ支持体113に印加されている。このRF発生器17
2は、低い周波数(約550kHz以下)でも高い周波
数(13.56MHz)でも作動することができるが、
しかし、一般に低い周波数が使用される。RF発生器1
72の周波数と第1RF発生器130の周波数とは、一
般に異なり、コイル120中に共鳴電流を供給する。従
って、一次RF発生器130が13.56MHzで作動
する場合には、二次RF発生器172は、例えば400
kHzで適当に作動する。この2つのRF電源の配置に
より、一次RF発生器130を介して系100に導入さ
れるエネルギー量が制御され、RF発生器172の電力
の制御により、プラズマ中の反応性種に与えられた速度
は制御することができる。
【0012】プラズマの密度を最大にするため、および
それ故にエッチング工程を実施するのに必要とされる時
間を短縮させるために、300〜600ワットの比較的
に高い電力が平面コイル120に印加される。約75〜
300ワットの低い電力は、基板支持体113に印加さ
れる。
【0013】こうして、高い電力は、真空室中で低い圧
力、即ち1トルまたはそれ以下で早いエッチング速度を
提供する。更に、このようなプラズマ中のイオンの動的
エネルギーは低いので、ウェファに対する損傷はほとん
どない。
【0014】しかし、上記の平面コイル装置中で処理さ
れたウェファが帯電することは問題であることが判明し
た。支持体基板113上の実効電荷は、処理されるウェ
ファ110に移送される。この実効電荷は、プラズマ中
の不均等性によって引き起こされることが考えられる。
更に、ハロゲン含有エッチング剤、例えば塩素の選択性
は、プラズマ中の高いイオン密度によって減少される。
また、高い密度のプラズマは、エッチングすべきウェフ
ァ堆積物のアンダーカットをも生じうる。例えば、高い
密度のプラズマは、必要に応じて、横方向ならびに水平
方向にエッチングし、さらに以下で討論され図6に示さ
れたようなゲートのアンダーカットを生じる高密度のラ
ジカル種を含有している。このアンダーカットを減少さ
せるために、後プラズマ処理の間にゲートの側壁保護を
提供することは、一般的なことであった。また、エッチ
ングの経過中に、横方向でのエッチングおよび特にゲー
ト堆積物のベースでエッチングされたゲート堆積物のア
ンダーカットを阻止するために、ゲート堆積物のエッチ
ング以外に新しくエッチングされた側壁面で保護的被膜
を沈積させるプラズマを発生させることは、公知であ
る。高分子量であることができるこのような層の形成に
より、例えばエッチングの異方性は改善され、かつアン
ダーカットは阻止される。しかし、この側壁の沈積物の
厚さでは、制御するのが困難であり;薄すぎる場合に
は、エッチング側壁は保護されず;厚すぎる場合には、
基板上により広い空間を取り、かつゲートおよびそのデ
バイスの臨界的寸法が損なわれる。このことは、次微細
な設計上の規則にとって受け入れることができないこと
である。
【0015】図3ないし図5の装置中でエッチング工程
を実施するために、プロセスガスは、真空室112の側
方に形成されたポート150を介して真空室112中に
導入される。真空排気系152は、該系中の圧力を維持
し、かつ揮発性副生成物および未反応のガスを排気す
る。
【0016】従って、良好なエッチング速度および良好
な選択性を有し、かつ改善された異方性を有するエッチ
ングゲート堆積物の改善されたエッチング方法が著しく
望まれている。
【0017】
【発明が解決しようとする課題】従って、本発明には、
前記したような課題が課された。
【0018】
【課題を解決するための手段】平面コイル真空室中で低
電力を使用することにより、極めて均等なプラズマが生
じることが見い出された。塩素と塩化水素との前駆物質
のガス混合物を使用することにより、選択的なプラズマ
が生じ、かつエッチングの間にゲート堆積物のアンダー
カットは阻止される。
【0019】次微細な線および空間を形成させることが
できる高い均等性および高い選択性で、種々のゲート堆
積物の異方性エッチングを得ることができる。
【0020】
【実施例】ゲート堆積物は、例えばドーピングされたポ
リシリコンの第1層を基板上に沈積させ、例えばTiS
iまたはWSiの伝導性耐火物金属ケイ化物層をスパッ
タリングによって沈積させ、かつ該ケイ化物上にTEO
S酸化ケイ素キャップまたは硬質マスクを沈積させるこ
とによって、酸化ケイ素によって被覆されたシリコン支
持体上に形成させることができる。図1および図2に関
連する上記の記載を参照のこと。
【0021】上記ゲート堆積物を図3ないし図5の装置
中で、塩素(約50cm)、窒素(約2〜3cm
および酸素(約2〜7cm)の常用のエッチングガス
を使用しかつRF源を用いて平面コイルに対して比較的
に高い電力の300〜600ワットを発生させかつ基板
支持体に対して約75〜300ワットの発生させること
によりエッチングした場合には、基板は、エッチングの
間に帯電され、エッチング輪郭は、アンダーカットを示
した。
【0022】図6には、上記のエッチングしたゲート堆
積物の輪郭が示されており、この場合種々の層の番号
は、図1および図2と同じ材料に対しては同一である。
図6には、不適当な側壁の不動態化が起こることが示さ
れており、この場合には、ケイ化物層15とポリシリコ
ン層14の双方にアンダーカットが生じている。ポリシ
リコン層14のアンダーカットは、最も顕著であり、か
つエッチング過程のほぼ終結時のプラズマラジカルの活
性の増大に帰因する。
【0023】本発明の方法によれば、ゲート堆積物は、
図3ないし図5の装置中で、HCl(20〜100cm
)、塩素(20〜100cm)、窒素(2〜5cm
)およい酸素(2〜5cm)の前駆物質エッチング
ガスを使用することによりエッチングされた。窒素およ
い酸素を輪郭の制御および側壁の不動態化のために添加
する。また、酸素の添加により、ゲート酸化物に対する
プラズマ前駆物質エッチングガス混合物の選択性は、改
善される。平面コイルに対する移送電力は、0〜200
ワットであり、基板支持体に対する電力は、50〜20
0ワットであった。ケイ化物エッチング速度とポリシリ
コンエッチング速度との間の1:1のエッチング比が達
成された。8インチのウェファに亘るエッチング均一性
は、5%よりも良好であった。50〜100のゲート酸
化物に対するエッチング均一性は、上記方法を使用する
ことにより50nmの線および間隔に対して容易に得る
ことができる。
【0024】図7は、n−ドーピングされたポリシリコ
ン上のTEOS酸化ケイ素からなるエッチングされたゲ
ート堆積物の組織断面を示す電子顕微鏡写真である。エ
ッチング個所は、アンダーカットを伴なわずに異方性で
あることは、明らかである。
【0025】図8は、本発明による方法を使用してエッ
チングした別のゲート堆積物の組織断面を示す電子顕微
鏡写真であるが、この場合には、このゲート堆積物は、
ケイ化物層上で第2のスパッタリングされたケイ化タン
グステン層およびTEOS酸化ケイ素キャップ層で被覆
されたポリシリコンの第1層を有している。また、エッ
チング個所は、ポリシリコン層に極めて僅かなアンダー
カットを有しているが、極めて異方性であった。
【0026】図9は、本発明方法によりエッチングし
た、また別のゲート堆積物の組織断面を示す電子顕微鏡
写真であるが、この場合には、このゲート堆積物は、ケ
イ化物層上でスパッタリングされたケイ化チタン層およ
びTEOS酸化ケイ素キャップ層で被覆されたポリシリ
コンの第1層を有している。また、このエッチング個所
は、ポリシリコン層に極めて僅かなアンダーカットを有
しているが、極めて異方性であった。
【0027】本発明は、本明細書中に実施態様で詳細に
記載されているが、当業者であれば、本明細書中での意
味を有する種々の反応条件、ゲート層、変形装置等を容
易に代替することが可能である。本発明は、係属してい
る特許請求の範囲の記載によって限定されるものにのみ
意味を有している。
【0028】
【発明の効果】 【図面の簡単な説明】
【図1】基板上に種々のゲート堆積物層を有する基板の
略示縦断面図。
【図2】図1の基板をゲート堆積物の形成のためにエッ
チングした後の基板の略示断面図。
【図3】平面プラズマを生じさせるための1つの装置を
示す斜視図。
【図4】図3の装置の部分的縦断面図を有する略図。
【図5】共鳴コイルに対して法線の方向に高周波電位を
供給する図3および図4の装置の回路の略図。
【図6】公知技術の方法によって得られたエッチングさ
れたゲート堆積物を有する基板の略示縦断面図。
【図7】本発明方法により形成されたエッチングされた
ゲート堆積物の金属組織を示す電気顕微鏡写真。
【図8】本発明方法により形成されたエッチングされた
ゲート堆積物の金属組織を示す電気顕微鏡写真。
【図9】本発明方法により形成されたエッチングされた
ゲート堆積物の金属断面を示す電気顕微鏡写真。
【符号の説明】
12 シリコンウェファ、13 ゲート酸化物、14
伝導性ポリシリコンの第1ゲート層、15 ケイ化チタ
ンまたはケイ化タングステンの第2ゲート層、16 酸
化ケイ素硬質マスク層、100 プラズマ処理系、11
0 半導体ウェファ、112 真空室、113 支持表
面、114 アクセスポート、116 上壁、118
誘電窓、120 コイル、122 中心タップ、124
外側タップ、130 高周波(RF)発生器、132
同軸ケーブル、134 整合回路、136 一次回
路、138 二次ループ、140 ディスク、142
垂直軸、144 可変コンデンサ、146 付加的なコ
ンデンサ、172 二次RF発生器

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 エッチングすべき1つの基板を真空室中
    に取り付け、予め選択された圧力を真空室中で維持しな
    がら前駆物質のエッチングガスを真空室中に装入し、真
    空室中に取り付けられた誘電窓の外側および該誘電窓に
    隣接して位置した平面コイル中で高周波電流を共振さ
    せ、真空室中で該コイルと実質的に平行に平面プラズマ
    を形成させ、真空室中で平面コイルおよび基板支持体に
    亘るように高周波電位を印加し、それによってプラズマ
    イオンおよびラジカルを平面基板に対して法線の方向に
    加速させることによりプラズマ中で基板をエッチングす
    る方法において、エッチングの間、該平面状コイルに対
    する電力を約0〜200ワットに限定し、かつ該基板支
    持体に対する電力を50〜200ワットに限定すること
    を特徴とする、プラズマ中で基板をエッチングする方
    法。
  2. 【請求項2】 基板がその上にゲート酸化物層を有する
    シリコンであり、伝導性ポリシリコン層がゲート酸化物
    層上に沈積され、かつキャップ酸化ケイ素層がその上に
    沈積される、請求項1記載の方法。
  3. 【請求項3】 エッチング剤ガスが塩素および塩化水素
    を含む混合物である、請求項1記載の方法。
  4. 【請求項4】 エッチング剤ガスが付加的に窒素および
    酸素を含む、請求項3記載の方法。
  5. 【請求項5】 耐火物金属ケイ化物層が伝導性ポリシリ
    コン層上に沈積されている、請求項2記載の方法。
  6. 【請求項6】 耐火物金属ケイ化物がケイ化チタンであ
    る、請求項5記載の方法。
  7. 【請求項7】 耐火物金属ケイ化物がケイ化タングステ
    ンである、請求項5記載の方法。
JP7349451A 1994-12-22 1995-12-22 プラズマ中で基板をエッチングする方法 Pending JPH08236513A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/362,398 US5591301A (en) 1994-12-22 1994-12-22 Plasma etching method
US08/362398 1994-12-22

Publications (1)

Publication Number Publication Date
JPH08236513A true JPH08236513A (ja) 1996-09-13

Family

ID=23425970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7349451A Pending JPH08236513A (ja) 1994-12-22 1995-12-22 プラズマ中で基板をエッチングする方法

Country Status (7)

Country Link
US (1) US5591301A (ja)
EP (1) EP0718876B1 (ja)
JP (1) JPH08236513A (ja)
KR (1) KR100413894B1 (ja)
AT (1) ATE320082T1 (ja)
DE (1) DE69534832T2 (ja)
TW (1) TW410401B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6017825A (en) * 1996-03-29 2000-01-25 Lam Research Corporation Etch rate loading improvement
KR100230981B1 (ko) * 1996-05-08 1999-11-15 김광호 반도체장치 제조공정의 플라즈마 식각 방법
US6008139A (en) * 1996-06-17 1999-12-28 Applied Materials Inc. Method of etching polycide structures
US5880033A (en) * 1996-06-17 1999-03-09 Applied Materials, Inc. Method for etching metal silicide with high selectivity to polysilicon
US6562724B1 (en) * 1997-06-09 2003-05-13 Texas Instruments Incorporated Self-aligned stack formation
WO1999021495A1 (en) * 1997-10-24 1999-05-06 Fugo Richard J Method of plasma incision of matter with a specifically tuned radiofrequency electromagnetic field generator
US6479785B1 (en) 1998-07-09 2002-11-12 Richard J. Fugo Device for plasma incision of mater with a specifically tuned radiofrequencty electromagnetic field generator
US5958266A (en) * 1997-10-24 1999-09-28 Fugo; Richard J. Method of plasma incision of matter with a specifically tuned radiofrequency electromagnetic field generator
JPH11145113A (ja) * 1997-11-13 1999-05-28 Nec Corp エッチング方法
EP0932190A1 (en) * 1997-12-30 1999-07-28 International Business Machines Corporation Method of plasma etching the tungsten silicide layer in the gate conductor stack formation
US6787730B2 (en) 1998-07-09 2004-09-07 Damian Coccio Device for plasma incision of matter with a specifically tuned radiofrequency electromagnetic field generator
US6309926B1 (en) 1998-12-04 2001-10-30 Advanced Micro Devices Thin resist with nitride hard mask for gate etch application
TW501199B (en) 1999-03-05 2002-09-01 Applied Materials Inc Method for enhancing etching of TiSix
US6261967B1 (en) 2000-02-09 2001-07-17 Infineon Technologies North America Corp. Easy to remove hard mask layer for semiconductor device fabrication
EP1156519A1 (en) * 2000-05-16 2001-11-21 Semiconductor 300 GmbH & Co. KG Gate etch process for 12 inch wafers
US6461974B1 (en) 2000-10-06 2002-10-08 Lam Research Corporation High temperature tungsten etching process
US6642584B2 (en) * 2001-01-30 2003-11-04 International Business Machines Corporation Dual work function semiconductor structure with borderless contact and method of fabricating the same
US8088126B2 (en) * 2006-08-17 2012-01-03 Fugo Richard J Method and apparatus for plasma incision of cardiovascular tissue
KR100927398B1 (ko) * 2007-06-26 2009-11-19 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
US20120244693A1 (en) * 2011-03-22 2012-09-27 Tokyo Electron Limited Method for patterning a full metal gate structure
US8946002B2 (en) * 2012-07-24 2015-02-03 Semiconductor Components Industries, Llc Method of forming a semiconductor device having a patterned gate dielectric and structure therefor
KR101582542B1 (ko) * 2014-08-19 2016-01-05 국방과학연구소 대면적 플라즈마를 이용한 전자기파 감쇠 장치

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4030967A (en) * 1976-08-16 1977-06-21 Northern Telecom Limited Gaseous plasma etching of aluminum and aluminum oxide
US4253907A (en) * 1979-03-28 1981-03-03 Western Electric Company, Inc. Anisotropic plasma etching
US4297162A (en) * 1979-10-17 1981-10-27 Texas Instruments Incorporated Plasma etching using improved electrode
US4444618A (en) * 1983-03-03 1984-04-24 General Electric Company Processes and gas mixtures for the reactive ion etching of aluminum and aluminum alloys
US5112435A (en) * 1985-10-11 1992-05-12 Applied Materials, Inc. Materials and methods for etching silicides, polycrystalline silicon and polycides
JPS62162362A (ja) * 1986-01-10 1987-07-18 Mitsubishi Electric Corp Mos型集積回路及びその製造方法
US4789426A (en) * 1987-01-06 1988-12-06 Harris Corp. Process for performing variable selectivity polysilicon etch
JPS63215076A (ja) * 1987-03-04 1988-09-07 Matsushita Electric Ind Co Ltd 半導体集積回路装置
JPS63238288A (ja) * 1987-03-27 1988-10-04 Fujitsu Ltd ドライエツチング方法
US4838992A (en) * 1987-05-27 1989-06-13 Northern Telecom Limited Method of etching aluminum alloys in semi-conductor wafers
US5248636A (en) * 1987-07-16 1993-09-28 Texas Instruments Incorporated Processing method using both a remotely generated plasma and an in-situ plasma with UV irradiation
US4948458A (en) 1989-08-14 1990-08-14 Lam Research Corporation Method and apparatus for producing magnetically-coupled planar plasma
JP2673380B2 (ja) * 1990-02-20 1997-11-05 三菱電機株式会社 プラズマエッチングの方法
KR0176715B1 (ko) * 1990-07-30 1999-04-15 오가 노리오 드라이에칭방법
US5259922A (en) * 1990-08-14 1993-11-09 Matsushita Electric Industrial Co., Ltd. Drying etching method
JPH04196529A (ja) * 1990-11-28 1992-07-16 Toshiba Corp プラズマ処理装置
JP2519364B2 (ja) * 1990-12-03 1996-07-31 アプライド マテリアルズ インコーポレイテッド Uhf/vhf共振アンテナ供給源を用いたプラズマリアクタ
DE4107006A1 (de) * 1991-03-05 1992-09-10 Siemens Ag Verfahren zum anisotropen trockenaetzen von aluminium bzw. aluminiumlegierungen enthaltenden leiterbahnebenen in integrierten halbleiterschaltungen
US5201990A (en) * 1991-05-23 1993-04-13 Applied Materials, Inc. Process for treating aluminum surfaces in a vacuum apparatus
JPH0582481A (ja) * 1991-09-18 1993-04-02 Nippon Telegr & Teleph Corp <Ntt> ガーネツト膜加工方法
US5323053A (en) * 1992-05-28 1994-06-21 At&T Bell Laboratories Semiconductor devices using epitaxial silicides on (111) surfaces etched in (100) silicon substrates
US5346578A (en) * 1992-11-04 1994-09-13 Novellus Systems, Inc. Induction plasma source
US5401350A (en) * 1993-03-08 1995-03-28 Lsi Logic Corporation Coil configurations for improved uniformity in inductively coupled plasma systems
US5449433A (en) * 1994-02-14 1995-09-12 Micron Semiconductor, Inc. Use of a high density plasma source having an electrostatic shield for anisotropic polysilicon etching over topography

Also Published As

Publication number Publication date
DE69534832T2 (de) 2006-09-28
TW410401B (en) 2000-11-01
US5591301A (en) 1997-01-07
KR100413894B1 (ko) 2004-04-21
DE69534832D1 (de) 2006-05-04
EP0718876B1 (en) 2006-03-08
KR960026340A (ko) 1996-07-22
EP0718876A2 (en) 1996-06-26
EP0718876A3 (en) 1998-05-20
ATE320082T1 (de) 2006-03-15

Similar Documents

Publication Publication Date Title
JPH08236513A (ja) プラズマ中で基板をエッチングする方法
EP0179665B1 (en) Apparatus and method for magnetron-enhanced plasma-assisted chemical vapor deposition
US6489248B2 (en) Method and apparatus for etch passivating and etching a substrate
KR100530246B1 (ko) 자체 세정가능한 에칭 공정
US6583065B1 (en) Sidewall polymer forming gas additives for etching processes
KR100738850B1 (ko) 플라즈마 에칭 챔버에 대한 다단계 세정
JPH09106899A (ja) プラズマcvd装置及び方法並びにドライエッチング装置及び方法
JP2002543613A (ja) 低容量の誘電体層をエッチングするための技術
JP4451934B2 (ja) 導電層をエッチングする方法及び集積回路
US6642143B2 (en) Method of producing semiconductor device
US20040048487A1 (en) Method and apparatus for etching Si
US6090303A (en) Process for etching oxides in an electromagnetically coupled planar plasma apparatus
JP2004363558A (ja) 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法
JPH06338479A (ja) エッチング方法
JPH11186229A (ja) ドライエッチング方法及び半導体装置の製造方法
US6812154B2 (en) Plasma etching methods
JP3362093B2 (ja) エッチングダメージの除去方法
JP2001250817A (ja) ドライエッチング方法及び半導体装置の製造方法
JP3357737B2 (ja) 放電プラズマ処理装置
JPH07273089A (ja) プラズマ処理装置及びプラズマ処理方法
JP3123203B2 (ja) プラズマ装置および該装置の使用方法
JP3365142B2 (ja) プラズマ装置及びこれを用いたプラズマ処理方法
JPH0758087A (ja) プラズマ処理装置
JPH0892768A (ja) プラズマエッチング方法
JPH07221068A (ja) プラズマ装置およびこれを用いたドライエッチング方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051222

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060310

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060622

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060719