JPH11145113A - エッチング方法 - Google Patents

エッチング方法

Info

Publication number
JPH11145113A
JPH11145113A JP9312183A JP31218397A JPH11145113A JP H11145113 A JPH11145113 A JP H11145113A JP 9312183 A JP9312183 A JP 9312183A JP 31218397 A JP31218397 A JP 31218397A JP H11145113 A JPH11145113 A JP H11145113A
Authority
JP
Japan
Prior art keywords
etching
silicon nitride
nitride film
substrate
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9312183A
Other languages
English (en)
Inventor
Hideyuki Shoji
秀行 庄司
Mitsunari Sukegawa
光成 祐川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP9312183A priority Critical patent/JPH11145113A/ja
Priority to CN98124902A priority patent/CN1218279A/zh
Priority to TW087118904A priority patent/TW389967B/zh
Priority to KR1019980048700A priority patent/KR19990045272A/ko
Priority to GB9824981A priority patent/GB2331624A/en
Publication of JPH11145113A publication Critical patent/JPH11145113A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 シリコン酸化膜に対しシリコン窒化膜を高い
選択比でエッチングするエッチング方法を提供する。 【解決手段】 エッチング装置36は、チャンバ37
と、チャンバ内に互いに対向して設けられた上部電極3
8A及び下部電極38Bと、上部電極38A及び下部電
極38Bとにそれぞれ接続された第1及び第2のRF電
源42A、Bとを備えた装置である。シリコン窒化膜及
びシリコン酸化膜が被エッチング面に露出している基板
43を下部電極38Bの上面に保持し、基板表面の電力
密度が0.20〜0.35W/cm2の範囲内で、か
つ、上部電極38Aの表面の電力密度が1.13W/c
2以上であるように第1及び第2のRF電源42A、
Bの供給する高周波電力を調整し、塩素ガス雰囲気内で
エッチングする。これにより、シリコン酸化膜に対しシ
リコン窒化膜を高い選択比、例えば10以上でエッチン
グすることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、エッチング方法に
関し、更に詳しくは、シリコン酸化膜及びシリコン窒化
膜を積層して備える基板の前記シリコン窒化膜を高い選
択比でエッチングするエッチング方法に関する。
【0002】
【従来の技術】半導体デバイスの製造工程では、シリコ
ン酸化膜の素子分離領域の形成や、自己整合用コンタク
トホールの側壁面にストッパー膜を形成するためなど種
々の目的のために、シリコン酸化膜及びシリコン窒化膜
を積層して備える基板のシリコン窒化膜をエッチングし
ている。本明細書では、エッチングとはドライエッチン
グを意味する。
【0003】以下、エッチング方法の従来例として、シ
リコン酸化膜の素子分離領域の形成のためにシリコン窒
化膜をエッチングする例(以下、第1従来例と言う)を
説明する。図7(a)から(c)は、それぞれ、従来の
一般的なドライエッチング装置(以下、簡単にエッチン
グ装置と言う)でシリコン窒化膜をエッチングする工程
毎の基板断面図である。先ず、シリコン基板12上に、
シリコン酸化膜14、及びシリコン窒化膜16を順次成
膜した後、フォトレジスト膜を塗布し、フォトリソグラ
フィによりパターンニングし、図7(a)に示す基板を
得る。
【0004】次いで、平行平板型RIE(Reactive Ion
Etching)装置等の一般的なエッチング装置及びマスク
を用いてシリコン窒化膜16をエッチングし、図7
(b)に示す基板を得る。この段階では、シリコン酸化
膜14もエッチングされていることが多い。次いで、パ
ターン付きのフォトレジスト膜18を除去し、熱酸化処
理を行い、更に、シリコン窒化膜16及びシリコン酸化
膜14を除去することにより、図7(c)に示すよう
に、素子分離領域20が形成される。
【0005】また、シリコン窒化膜をエッチングする従
来例として、自己整合用コンタクトホールの側壁面にス
トッパー膜を形成するためにシリコン窒化膜をエッチン
グする例(以下、第2従来例と言う)を説明する。図8
(a)から(c)は、それぞれ、従来の一般的なエッチ
ング装置でシリコン窒化膜をエッチングする工程毎の基
板断面図である。
【0006】先ず、シリコン基板12上に、第1のシリ
コン酸化膜22、多結晶シリコン膜24、第1のシリコ
ン窒化膜26を順次成膜した後、フォトレジスト膜を塗
布し、フォトリソグラフィによりパターンニングし、図
8(a)に示す基板を得る。次いで、平行平板型RIE
等の一般的なエッチング装置及びマスクを用い、エッチ
ングガス雰囲気内で第1のシリコン窒化膜26及び多結
晶シリコン膜24をエッチングし、しかも、第1のシリ
コン酸化膜をエッチングしないようにして、図8(b)
に示すような基板を得る。
【0007】次いで、パターン付きのフォトレジスト膜
28を除去し、更に、第2のシリコン酸化膜30、第2
のシリコン窒化膜32を順次成膜し、第2のシリコン窒
化膜32をエッチングして、図8(c)に示すように、
第2のシリコン窒化膜32が成形されてなるサイドウォ
ール34をストッパ膜として形成する。この段階では、
第1、第2のシリコン酸化膜22、30もエッチングさ
れていることが多い。基板上に成形された多結晶シリコ
ンは、ゲート電極として作用するように形成される。こ
の後、絶縁膜(図示せず)を成膜し、更に、コンタクト
ホールを形成する。
【0008】シリコン窒化膜16のエッチングに用いら
れるガスは、一般に、フルオロカーボンを含むガス系、
例えばCF4ガス、CF4/CHF3の混合ガス、CHF3
/O 2の混合ガス、CF4/O2の混合ガス、特開平05
−251339号公報に開示されているSF6/CHF3
の混合ガス、特開平56−122129号公報に開示さ
れているCF4/H2の混合ガス、特開平01−2140
25号公報に開示されているCF4/N2の混合ガスなど
である。
【0009】
【発明が解決しようとする課題】しかし、従来、シリコ
ン窒化膜をエッチングする際、マスクのパターンとエッ
チングにより形成されるパターンとの寸法の相違を許容
範囲内に抑えようとすると、シリコン酸化膜に対するシ
リコン窒化膜の選択比を1〜3程度よりも上げることが
できないという問題があった。この問題は、種々の問題
を引き起こしていた。
【0010】例えば、第1従来例では、シリコン窒化膜
の下地膜であるシリコン酸化膜の膜厚が10nm以下で
あると、素子分離領域を形成するためにシリコン窒化膜
をエッチングする際、シリコン酸化膜もエッチングされ
てシリコン基板表面の一部が露出する。このため、露出
したシリコン基板表面がエッチングされて損傷し、ま
た、素子分離領域と隣り合う素子分離領域との間の耐圧
が低く、電流がリークする。
【0011】また、図9は、第2従来例で生じる問題を
示す図であり、素子分離領域とサイドウォールとの間の
シリコン基板表面が損傷を受けた基板断面図である。第
2従来例では、第2のシリコン窒化膜32をエッチング
する際、第1、第2のシリコン酸化膜22、30もエッ
チングされてシリコン基板の表面の少なくとも一部が露
出し、露出したシリコン基板表面部35がエッチングさ
れて損傷する。図9で「×」のマークを付した領域は、
損傷を受けている領域を示す。また、第2のシリコン窒
化膜32をエッチングする際、第1、第2のシリコン酸
化膜22、30及び素子分離領域周縁20もエッチング
され、素子分離領域20の周縁下側のシリコン基板表面
部35Aが露出した状態、すなわち結晶欠陥が露出した
状態になる。この後、シリコン基板表面部35の上にコ
ンタクトホールを形成すると、素子分離領域と隣り合う
素子分離領域との間の耐圧が低く、電流がリークする。
【0012】シリコン酸化膜に対するシリコン窒化膜の
選択比を高めてエッチングする方法として、特開平2−
66943号にClF3ガスで、特開平6−18119
0号にNF3/Cl2の混合ガスで行う方法が開示されて
いる。しかし、これらのガスによるエッチングではフッ
素ラジカルが発生し、この結果、基板に平行な方向にエ
ッチングされる。従って、エッチング寸法の制御が困難
で、すなわち寸法制御性が悪く、このため、微細なエッ
チングパターンを形成するのが困難であるという別の問
題が生じる。また、特開平5−198538号にNF3
/Cl2の混合ガスでエッチングを行う方法が開示され
ているが、シリコン酸化膜に対するシリコン窒化膜の選
択比が最大で4程度であり、あまり有効でない。
【0013】以上のような事情に照らして、本発明の目
的は、シリコン酸化膜及びシリコン窒化膜を積層して備
える基板のシリコン窒化膜を高い選択比で、しかも寸法
制御性の優れたエッチングを行うエッチング方法を提供
することを目的とする。
【0014】
【課題を解決するための手段】本発明者は、種々の実験
を重ねた。その結果、互いに対向する第1、第2電極に
印加する高周波電力をそれぞれ調整した上で、被エッチ
ング面にシリコン窒化膜及びシリコン酸化膜を露出した
基板を何れか一方の電極に保持し、塩素ガス雰囲気内で
エッチングすることにより、シリコン酸化膜に対しシリ
コン窒化膜を高い選択比で、しかも寸法制御性を悪化さ
せることなくエッチングを行うことが可能なことを見い
出し、本発明を完成するに至った。
【0015】上記目的を達成するために、本発明のエッ
チング方法は、シリコン酸化膜及びシリコン窒化膜を積
層して備える基板の前記シリコン窒化膜を選択的にエッ
チングする方法において、周波数が相互に異なる第1及
び第2の高周波電源を重畳して印加することを特徴とす
る。
【0016】本発明のエッチング方法は、好適には、第
1の高周波電源の周波数が13.56MHz〜60MH
zであり、かつ、第2の高周波電源の周波数が0.8M
Hz〜13.56MHzである。
【0017】また、本発明のエッチング方法は、好適に
は、基板表面の電力密度が0.20W/cm2〜0.3
5W/cm2で、基板に対向する電極の表面の電力密度
が1.13W/cm2以上であり、塩素ガス雰囲気内で
エッチングする。この場合、前記エッチングに後続し
て、塩素ガス及び酸素ガスの混合ガス雰囲気内で更にエ
ッチングすると、シリコン酸化膜に対してシリコン窒化
膜を更に高い選択比でエッチングできる。
【0018】また、シリコン窒化膜がエッチングされる
時の発光波長はおおよそ580nmである。従って、本
発明のエッチング方法では、エッチング中に発光する波
長580±10nmの範囲内の光強度が所定以下になる
とエッチングを停止してもよい。
【0019】
【発明の実施の形態】以下に、実施形態例を挙げ、添付
図面を参照して、本発明を更に詳しく説明する。実施形態例1 図1は、本実施形態例で用いるエッチング装置の構成図
である。本実施形態例で用いるエッチング装置36は、
チャンバ37と、チャンバ37内に互いに対向して設け
られた上部電極38A及び下部電極38Bと、各電極に
それぞれマッチングボックス40A、Bを介して一方の
端部が接続された第1及び第2の高周波電源(以下、R
F電源と言う)42A、Bとを備える。第1及び第2の
RF電源42A、Bの供給する高周波電力の周波数は、
相互に異なり、第1のRF電源42Aでは13.56〜
60MHzの範囲内、第2のRF電源42Bでは0.8
〜13.56MHzの範囲内である。また、第1及び第
2のRF電源42A、Bの他方の端部は、図1に示すよ
うに何れもアース接続されており、第1及び第2のRF
電源42A、Bは、上部電極38A及び下部電極38B
に重畳して高周波電力を印加するように接続されてい
る。
【0020】また、エッチング装置36は、エッチング
時に発光される波長580±10nmの範囲内の光の強
度をモニタするモニタ装置46Aと、モニタ装置46A
から送信される光の強度信号が一定値以下になると、エ
ッチングの終了時点であると判断してその旨を出力し、
エッチングを終了させる判断装置46Bとを有する終点
検出機構46をチャンバ壁に備える。更に、エッチング
装置36は、下部電極38Bの上面に基板43を吸着、
保持する静電吸着機構44と、上部にガス供給機構(図
示せず)と、下部にガス排気口(図示せず)とを有す
る。
【0021】本発明者は、以下の実験を行った。図2
は、シリコン窒化膜及びシリコン酸化膜を被エッチング
面に露出している基板を、被エッチング面を上向けにし
て下部電極上面に載置し、下部電極38Bに接続された
第2のRF電源42Bの出力を変化させて、基板上面の
電力密度を変化させたときのシリコン窒化膜及びシリコ
ン酸化膜のエッチングレート(以下、簡単にエッチレー
トと言う)の変化を示す図である。本実験例では、シリ
コン酸化膜はSiO2膜であり、エッチングガスは塩素
ガスである。基板上面の電力密度を0W/cm2から
0.56W/cm2にまで段階的に変化させた場合、シ
リコン窒化膜のエッチレートは電力密度の上昇に比例し
て上昇するのに対し、シリコン酸化膜のエッチレートは
0W/cm2〜0.35W/cm2の範囲内では殆ど変化
しなかった。この結果、基板上面の電力密度を上記範囲
内の高い値、例えば0.20〜0.35W/cm2の範
囲内の値に設定することにより、シリコン酸化膜に対し
10以上の高い選択比でシリコン窒化膜をエッチングす
ることが判った。
【0022】また、図3は、基板上面の電力密度を0.
28W/cm2に固定し、上部電極下面の電力密度を
0.5W/cm2から3.39W/cm2にまで段階的に
変化させたときの被エッチング面のシリコン窒化膜及び
シリコン酸化膜のエッチレートの変化を示す図である。
シリコン酸化膜のエッチレートは殆ど変化しなかったが
シリコン窒化膜のエッチレートは、上部電極下面の電力
密度が1.13W/cm 2に上昇させたときから急激に
増加し、10を超える選択比が得られた。
【0023】図2及び図3より、上部電極下面及び基板
上面の電力密度を所定範囲内の値にして塩素ガス雰囲気
内でエッチングすることにより、シリコン酸化膜に対し
シリコン窒化膜を10以上の高い選択比でエッチングで
きることが確認された。
【0024】以上の実験結果を踏まえ、本実施形態例で
は本発明のエッチング方法を以下に説明する方法で実施
する。図4(a)から(c)は、それぞれ、本実施形態
例の工程毎の基板断面図であり、図4(a)は図7
(a)と同じ図である。本実施形態例では、先ず、従来
と同様にして、シリコン基板12上に10nmのシリコ
ン酸化膜14、及び、120nmシリコン窒化膜16を
順次成膜した後、フォトレジスト膜18を塗布し、フォ
トリソグラフィによりパターンニングし、図4(a)に
示す基板を得る。
【0025】次いで、エッチング装置36を用いてシリ
コン窒化膜16を以下の条件でエッチングする。 エッチングガス:Cl2ガス Cl2ガス流量 :50sccm〜150sccm Cl2ガス圧力 :5mTorr〜15mTorr 上部電極下面の電力密度:1.13W/cm2〜3.39W/cm2の範囲内 基板上面の電力密度:0.20W/cm2〜0.35W/cm2の範囲内
【0026】上部電極下面及び基板上面の電力密度の設
定値は、上記範囲内で好ましい組み合わせであるように
設定し、シリコン酸化膜14に対し高い選択比、例えば
10以上でシリコン窒化膜16をエッチングする。エッ
チング中では終点検出機構46が波長580nmの光の
強度をモニタし、強度が所定以下になるとエッチング終
了時点が自動的に判断されて、エッチングが終了する。
図4(b)は、このようにして得られた基板の断面図で
ある。マスクのパターンと第2のシリコン窒化膜に形成
されたパターンとの寸法の相違は、一例として0.03
μm以下であり、エッチングの寸法制御性について良好
な結果が得られている。
【0027】次いで、フォトレジスト膜18を除去し、
熱酸化処理を行い、シリコン窒化膜16及びシリコン酸
化膜14を除去することにより図4(c)に示すように
素子分離領域48が完成する。
【0028】本実施形態例では、シリコン酸化膜14に
対しシリコン窒化膜16が高い選択比でエッチングされ
る。従って、図4(b)に示すように、シリコン酸化膜
14は殆どエッチングされないので、従来のようにシリ
コン基板表面部35が露出して損傷することはない。よ
って、素子分離領域間の耐圧低下や電流リークの問題が
生じることはない。
【0029】実施形態例2 図5(a)から(c)は、それぞれ、本実施形態例の工
程毎の基板断面図であり、図5(a)及び(b)は、図
8(a)及び(b)と同じ図である。本実施形態例で
は、先ず、シリコン基板12に8nmの第1のシリコン
酸化膜22、200nmの多結晶シリコン膜24、及
び、100nmの第1のシリコン窒化膜26を順次成膜
し、更にフォトレジスト膜を塗布し、フォトリソグラフ
ィによりパターンニングし、図5(a)に示す基板を得
る。次いで、従来の一般的なエッチング方法により、第
1のシリコン窒化膜26及び多結晶シリコン膜24をエ
ッチングし、図5(b)に示す基板を得る。
【0030】続いて、20nmの第2のシリコン酸化膜
30、及び、60nmの第2のシリコン窒化膜32を順
次成膜し、更に、前述のエッチング装置36を用いて第
2のシリコン窒化膜32を以下の条件でエッチングす
る。 エッチングガス:Cl2ガス Cl2ガス流量 :50sccm〜150sccm Cl2ガス圧力 :5mTorr〜15mTorr 上部電極下面の電力密度:1.13W/cm2〜3.39W/cm2の範囲内 基板上面の電力密度:0.20W/cm2〜0.35W/cm2の範囲内
【0031】上部電極下面及び基板上面の電力密度の設
定値は、上記範囲内で好ましい組み合わせであるように
設定し、第2のシリコン酸化膜30に対し高い選択比、
例えば10以上で第2のシリコン窒化膜32をエッチン
グする。実施形態例1と同様、第2のシリコン窒化膜3
2のエッチング中では、終点検出機構46が波長580
nmの光の強度をモニタし、強度が所定以下になるとエ
ッチング終了時点が自動的に判断されて、エッチングが
終了する。図5(c)は、このようにして得られた基板
の断面図であり、第2のシリコン酸化膜30の側壁面
に、第2のシリコン窒化膜32からなるサイドウォール
34が形成されている。
【0032】本実施形態例では、第2のシリコン窒化膜
32が、第2のシリコン酸化膜30に対し高い選択比で
エッチングされる。従って、図5(c)に示すように、
第1、第2のシリコン酸化膜22、30は殆どエッチン
グされないので、従来のようにシリコン基板表面部35
が露出して損傷することはなく、また、素子分離領域周
縁がエッチングされることを防止できる。よって、シリ
コン基板表面部35の結晶欠陥から電流がリークする等
の問題が生じることはない。
【0033】実施形態例3 図6(a)から(c)は、それぞれ、本実施形態例の工
程毎の基板断面図であり、図6(a)及び(b)は、そ
れぞれ、図5(a)及び(b)と同じ図である。本実施
形態例では、実施形態例2と同様にして、図6(a)に
示す基板を形成し、次いで、実施形態例2と同じエッチ
ング条件でエッチング(以下、本実施形態例では、この
エッチングのことを第1段階のエッチングと言う)し、
図6(b)に示す基板を得る。
【0034】続いて、以下の条件で更にエッチング(以
下、本実施形態例では、このエッチングのことを第2段
階のエッチングと言う)を行う。 エッチングガス:Cl2ガス及びO2ガスの混合ガス Cl2ガス流量:50sccm〜150sccm O2ガス流量:Cl2ガス流量の10% Cl2ガス及びO2ガスの圧力:5mTorr〜15mTorr 上部電極下面の電力密度:1.13W/cm2〜3.39W/cm2の範囲内 基板上面の電力密度:0.20W/cm2〜0.35W/cm2の範囲内
【0035】上部電極下面及び基板上面の電力密度の設
定値は、上記範囲内で好ましい組み合わせであるように
設定し、第2のシリコン酸化膜30に対し高い選択比、
例えば10以上で第2のシリコン窒化膜32をエッチン
グする。実施形態例1、2と同様、終点検出機構46が
エッチング中に波長580nmの光の強度をモニタし、
強度が所定以下になるとエッチング終了時点が自動的に
判断されて、エッチングが終了する。図6(b)は、こ
のようにして得られた基板の断面図であり、第2のシリ
コン酸化膜30の側壁面に、第2のシリコン窒化膜32
が成形されてなるサイドウォール50が形成されてい
る。
【0036】本実施形態例では、第2段階のエッチング
でCl2ガスにO2ガスを添加した混合ガス雰囲気で第2
のシリコン窒化膜32をエッチングする。この混合ガス
雰囲気内でのエッチングでは、第1段階のエッチングに
比べ、シリコン酸化膜に対するシリコン窒化膜の選択比
が更に高い。従って、実施形態例2に比べ、より確実に
第2のシリコン酸化膜30を残すことができ、しかも、
第2のシリコン窒化膜32の残さが全くない状態にして
サイドウォール50を形成することができる。
【0037】以上、本発明をその好適な実施形態例に基
づいて説明したが、本発明の半導体装置の製造方法は、
上記実施形態例にのみ限定されるものではなく、上記実
施形態例から種々の修正及び変更を施したものも、本発
明の範囲に含まれる。
【0038】
【発明の効果】本発明のエッチング方法は、シリコン酸
化膜及びシリコン窒化膜を積層して備える基板の前記シ
リコン窒化膜を選択的にエッチングする方法において、
周波数が相互に異なる第1及び第2の高周波電源を重畳
して印加する。これにより、シリコン窒化膜を高い選択
比でエッチングすることができる。
【図面の簡単な説明】
【図1】実施形態例1で用いるエッチング装置の構成
図。
【図2】実施形態例1で、下部電極に接続された第2の
RF電源の出力を変化させて基板上面の電力密度を変化
させたときのシリコン窒化膜及びシリコン酸化膜のエッ
チレートの変化を示す図。
【図3】実施形態例1で、基板上面の電力密度を0.2
8W/cm2に固定し、上部電極下面の電力密度を0.
5W/cm2から3.39W/cm2にまで段階的に変化
させたときのシリコン窒化膜及びシリコン酸化膜のエッ
チレートの変化を示す図。
【図4】図4(a)から(c)は、それぞれ、実施形態
例1の工程毎の基板断面図。
【図5】図5(a)から(c)は、それぞれ、実施形態
例2の工程毎の基板断面図。
【図6】図6(a)から(c)は、それぞれ、実施形態
例3の工程毎の基板断面図。
【図7】図7(a)から(c)は、それぞれ、第1従来
例の工程毎の基板断面図。
【図8】図8(a)から(c)は、それぞれ、第2従来
例の工程毎の基板断面図。
【図9】素子分離領域とサイドウォールとの間のシリコ
ン基板表面が損傷を受けた基板断面図。
【符号の説明】
12 シリコン基板 14 シリコン酸化膜 16 シリコン窒化膜 18 フォトレジスト膜 20 素子分離領域 22 第1のシリコン酸化膜 24 多結晶シリコン膜 26 第1のシリコン窒化膜 28 フォトレジスト膜 30 第2のシリコン酸化膜 32 第2のシリコン窒化膜 34 サイドウォール 35 シリコン基板表面部 35A シリコン基板表面部 36 エッチング装置 37 チャンバ 38A 上部電極 38B 下部電極 40A、B マッチングボックス 42A 第1のRF電源 42B 第2のRF電源 43 基板 44 静電吸着機構 46 終点検出機構 46A モニタ装置 46B 判断装置 48 素子分離領域 50 サイドウォール

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 シリコン酸化膜及びシリコン窒化膜を積
    層して備える基板の前記シリコン窒化膜を選択的にエッ
    チングする方法において、 周波数が相互に異なる第1及び第2の高周波電源を重畳
    して印加することを特徴とするエッチング方法。
  2. 【請求項2】 第1の高周波電源の周波数が13.56
    MHz〜60MHzであり、かつ、第2の高周波電源の
    周波数が0.8MHz〜13.56MHzであることを
    特徴とする請求項1に記載のエッチング方法。
  3. 【請求項3】 基板表面の電力密度が0.20W/cm
    2〜0.35W/cm2で、基板に対向する電極の表面の
    電力密度が1.13W/cm2以上であり、塩素ガス雰
    囲気内でエッチングすることを特徴とする請求項1又は
    2に記載のエッチング方法。
  4. 【請求項4】 前記エッチングに後続して、塩素ガス及
    び酸素ガスの混合ガス雰囲気内で更にエッチングするこ
    とを特徴とする請求項3に記載のエッチング方法。
  5. 【請求項5】 エッチング中に発光する波長580±1
    0nmの範囲内の光強度が所定以下になるとエッチング
    を停止することを特徴とする請求項1から4のうち何れ
    か1項に記載のエッチング方法。
JP9312183A 1997-11-13 1997-11-13 エッチング方法 Pending JPH11145113A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP9312183A JPH11145113A (ja) 1997-11-13 1997-11-13 エッチング方法
CN98124902A CN1218279A (zh) 1997-11-13 1998-11-13 从氧化硅膜选择蚀刻氮化硅膜的方法
TW087118904A TW389967B (en) 1997-11-13 1998-11-13 Method of selectively etching the silicon nitride film on the silicon oxide layer
KR1019980048700A KR19990045272A (ko) 1997-11-13 1998-11-13 실리콘 산화막으로부터실리콘 질화막을 선택적으로 식각하기 위한 방법
GB9824981A GB2331624A (en) 1997-11-13 1998-11-13 Plasma etching of a nitride layer over an oxide layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9312183A JPH11145113A (ja) 1997-11-13 1997-11-13 エッチング方法

Publications (1)

Publication Number Publication Date
JPH11145113A true JPH11145113A (ja) 1999-05-28

Family

ID=18026226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9312183A Pending JPH11145113A (ja) 1997-11-13 1997-11-13 エッチング方法

Country Status (5)

Country Link
JP (1) JPH11145113A (ja)
KR (1) KR19990045272A (ja)
CN (1) CN1218279A (ja)
GB (1) GB2331624A (ja)
TW (1) TW389967B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003007679A (ja) * 2001-06-22 2003-01-10 Tokyo Electron Ltd ドライエッチング方法
US6686294B2 (en) 2000-10-20 2004-02-03 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for etching silicon nitride film and manufacturing method of semiconductor device
JP2013141024A (ja) * 2013-04-04 2013-07-18 Tokyo Electron Ltd プラズマエッチング方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100702723B1 (ko) 2001-06-22 2007-04-03 동경 엘렉트론 주식회사 드라이 에칭 방법
KR100523652B1 (ko) * 2002-09-23 2005-10-24 동부아남반도체 주식회사 플래쉬 메모리 제조방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4832787A (en) * 1988-02-19 1989-05-23 International Business Machines Corporation Gas mixture and method for anisotropic selective etch of nitride
US5242532A (en) * 1992-03-20 1993-09-07 Vlsi Technology, Inc. Dual mode plasma etching system and method of plasma endpoint detection
US5591301A (en) * 1994-12-22 1997-01-07 Siemens Aktiengesellschaft Plasma etching method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686294B2 (en) 2000-10-20 2004-02-03 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for etching silicon nitride film and manufacturing method of semiconductor device
JP2003007679A (ja) * 2001-06-22 2003-01-10 Tokyo Electron Ltd ドライエッチング方法
JP2013141024A (ja) * 2013-04-04 2013-07-18 Tokyo Electron Ltd プラズマエッチング方法

Also Published As

Publication number Publication date
GB2331624A (en) 1999-05-26
GB9824981D0 (en) 1999-01-06
CN1218279A (zh) 1999-06-02
KR19990045272A (ko) 1999-06-25
TW389967B (en) 2000-05-11

Similar Documents

Publication Publication Date Title
JP2574094B2 (ja) エッチング方法
US6093655A (en) Plasma etching methods
KR100291154B1 (ko) 폴리사이드막의드라이에칭방법
JP4351806B2 (ja) フォトレジストマスクを使用してエッチングするための改良技術
KR20040021613A (ko) 드라이 에칭 방법
WO2002103773A1 (en) Dry-etcching method
KR100311487B1 (ko) 산화막식각방법
US20070249177A1 (en) Method for Hard Mask CD Trim
JP3088178B2 (ja) ポリシリコン膜のエッチング方法
US6787475B2 (en) Flash step preparatory to dielectric etch
JPH11145113A (ja) エッチング方法
US6986851B2 (en) Dry developing method
JPH0653176A (ja) ドライエッチング装置
KR20040024837A (ko) Tera 경질 마스크 물질을 위한 계내 플라즈마 에치
JPH08321484A (ja) 半導体装置の製造方法
JP2001156041A (ja) 半導体装置の製造方法及びその製造装置
JPH05190508A (ja) 薄膜のエッチング方法および積層薄膜のエッチング方法
JP2906997B2 (ja) 半導体装置の製造方法
JPH11330045A (ja) 酸化膜及びシリコン層の積層膜のエッチング方法
JPH0485928A (ja) ドライエッチング方法
KR20000061225A (ko) 반도체소자의 트렌치 형성방법
JP2003068709A (ja) ドライエッチング方法
US20070102399A1 (en) Method and apparatus for manufacturing a semiconductor device, control program and computer-readable storage medium
JP2000156404A (ja) 素子分離エッチング方法
KR100213212B1 (ko) 식각방법