CN117296135A - 等离子处理方法 - Google Patents
等离子处理方法 Download PDFInfo
- Publication number
- CN117296135A CN117296135A CN202280008558.7A CN202280008558A CN117296135A CN 117296135 A CN117296135 A CN 117296135A CN 202280008558 A CN202280008558 A CN 202280008558A CN 117296135 A CN117296135 A CN 117296135A
- Authority
- CN
- China
- Prior art keywords
- etching
- gas
- frequency power
- film
- deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 163
- 239000007789 gas Substances 0.000 claims abstract description 77
- 238000000151 deposition Methods 0.000 claims abstract description 74
- 230000008021 deposition Effects 0.000 claims abstract description 65
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052721 tungsten Inorganic materials 0.000 claims abstract description 36
- 239000010937 tungsten Substances 0.000 claims abstract description 36
- 238000001020 plasma etching Methods 0.000 claims abstract description 4
- 239000005001 laminate film Substances 0.000 claims abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- 238000000034 method Methods 0.000 abstract description 20
- 238000009832 plasma treatment Methods 0.000 abstract description 5
- 238000012545 processing Methods 0.000 description 21
- 235000012431 wafers Nutrition 0.000 description 19
- 230000008569 process Effects 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 238000009826 distribution Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000002474 experimental method Methods 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 239000007795 chemical reaction product Substances 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 240000006829 Ficus sundaica Species 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003085 diluting agent Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32192—Microwave generated discharge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Analytical Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
在本发明中，提供一种等离子处理方法，即使在沟槽的深度变大的情况下也能够将处理对象的膜向横向均匀地除去。本发明的等离子处理方法是对交替地层叠有绝缘膜和钨膜的层叠膜的钨膜进行等离子蚀刻的方法。具有：第一沉积步骤，使沉积膜沉积；第一蚀刻步骤，在第一沉积步骤后，进行蚀刻；第二沉积步骤，使沉积膜沉积；第二蚀刻步骤，在第二沉积步骤后，使用Cl2气体、N2气体、CF4气体和C4F8气体的混合气体进行蚀刻；第三蚀刻步骤，在第二蚀刻步骤后进行蚀刻，在将第一沉积步骤和第一蚀刻步骤重复进行给定次后，进行第二沉积步骤，重复进行给定次的第二沉积步骤、第二蚀刻步骤和第三蚀刻步骤。
Description
技术领域
本发明涉及等离子处理方法。
背景技术
近年来，在NAND型闪速存储器技术中，将存储单元纵向沉积的三维构造的NAND型闪速存储器(3D-NAND)成为主流。
在三维构造的NAND型闪速存储器的制造工序中，首先执行如下工序：在晶片面形成沿着在垂直的方向上形成的沟槽(蚀刻槽)将含有氧化硅膜(SiO2)等的绝缘膜和含有钨膜(W)等的金属膜(栅极电极膜)分别交替地重叠100层以上的层叠构造。
接下来，通过使用了等离子的各向同性蚀刻，执行蚀刻工序，将在沟槽深度方向上层叠的所述多个钨膜分别向与晶片面平行的方向即横向均匀地除去。
作为用于在横向上均匀地蚀刻这样的沟槽中的钨的方法，在专利文献1中示出了在通过各向异性的蚀刻将槽底的钨暂时除去之后各向同性地除去侧面的钨的2步骤的加工方法。
具体而言，关于各向异性蚀刻步骤，生成等离子，对试样施加高频功率，由此使离子垂直地入射到试样，除去槽底的钨。关于各向同性的蚀刻，公开了生成等离子并不对试样施加高频偏压进行处理的方法。
在先技术文献
专利文献
专利文献1：日本特开2019-176184号公报
发明内容
-发明所要解决的课题-
在下一代技术中，要求进一步的高集成化，需要处理在层叠数为200层以上、在沟槽深度为12um以上的层叠构造。在这样的层叠构造中的沟槽中，钨膜位于比现有技术中处理的沟槽深的位置。因此，在专利文献1所公开的蚀刻方法中，难以实现充分均匀的蚀刻。
因此，本发明的目的在于提供一种即使在沟槽的深度变大的情况下也能够将处理对象的膜向横向均匀地除去的等离子处理方法
-用于解决课题的手段-
本发明在对交替地层叠有绝缘膜和钨膜的层叠膜的钨膜进行等离子蚀刻的等离子处理方法中，其特征在于，具有：第一沉积步骤，使沉积膜沉积；第一蚀刻步骤，在所述第一沉积步骤后，对所述钨膜进行蚀刻；第二沉积步骤，使沉积膜沉积；第二蚀刻步骤，在所述第二沉积步骤后，使用Cl2气体、N2气体、CF4气体和C4F8气体的混合气体来对所述钨膜进行蚀刻；以及第三蚀刻步骤，在所述第二蚀刻步骤后，对所述钨膜进行蚀刻，在将所述第一沉积步骤和所述第一蚀刻步骤重复进行了给定次之后，进行所述第二沉积步骤，重复进行给定次的所述第二沉积步骤、所述第二蚀刻步骤和所述第三蚀刻步骤。
-发明效果-
根据本发明，即使在沟槽的深度变大的情况下，也能够将处理对象的膜沿着横向均匀地除去。
上述以外的课题、结构以及效果通过进行以下的实施的方式的说明来明确。
附图说明
图1是表示本实施方式所涉及的等离子处理装置的图。
图2是以往的等离子处理方法的流程图。
图3是表示基于第一循环的加工前和加工后的层叠构造的示意图。
图4是表示将以往的第二循环应用于第二层叠构造时的状态的示意图。
图5是表示以往的等离子处理方法中的沟槽的深度与蚀刻量的关系的图。
图6是本实施方式所涉及的等离子处理方法的流程图。
图7是表示将本实施方式的第二循环应用于第二层叠构造时的状态的示意图。
图8是表示本实施方式的等离子处理方法中的沟槽的深度与蚀刻量的关系的图。
图9是表示使高频功率的输出从0W变化到40W的情况下的蚀刻量差的图。
图10是表示使高频功率的施加时间从3s变化至11s的情况下的蚀刻量差的图。
图11是表示对高频功率进行时间调制的情况下的沟槽的深度与蚀刻量的关系的图。
图12是表示使高频功率的有效功率从0W变化到60W的情况下的蚀刻量差的图。
具体实施方式
以下，参照附图对本发明的实施方式进行说明。另外，本发明并不限定于该实施方式。此外，在附图的记载中，对相同部分标注相同的附图标记来表示。
附图中所示的各结构要素的位置、大小、形状、范围等为了容易理解发明，有时并不表示实际的位置、大小、形状、范围等。因此，本发明不一定限定于附图所公开的位置、大小、形状、范围等。
在本公开中，为了表示方向，有时使用在附图上标记的x轴、y轴、z轴所示的方向。关于“上方”以及“下方”，有时将它们称为“z轴正方向”、“z轴负方向”，关于水平方向，有时称为“x轴方向”、“y轴方向”、“横向”。
进而，将z轴方向的长度称为“高度”或者“深度”，将由x轴方向和y轴方向规定的xy平面上的长度称为“宽度”。
<等离子处理装置的说明>
以下，参照图1对本发明的实施方式所涉及的等离子处理装置进行说明。图1是表示本实施方式所涉及的等离子处理装置的图。在本实施方式中，作为等离子处理装置的一例，示出ECR(Electron Cyclotron Resonance：电子回旋共振)微波等离子蚀刻装置。
在等离子处理装置100中，在真空容器101设置有用于向真空容器101内导入处理气体的簇射板105(例如石英制)、电介质窗106(例如石英制)。比电介质窗106更下方的被密封的空间形成处理室107。在簇射板105配置有用于使处理气体流动的多个孔，从气体供给装置108供给的气体穿过多个孔而被导入处理室107。此外，真空排气装置(未图示)经由真空排气口109与真空容器101连接。
波导管110设置于电介质窗106的上方，将用于生成等离子的电磁波向处理室107传输。从由第一高频电源104控制的振荡器103输出向波导管110传输的高频(等离子生成用高频)。此外，第一高频电源104具备脉冲振荡器，能够输出进行了时间调制的间歇性的高频或者连续的高频。高频的频率没有特别限定，在本实施方式中使用2.45GHz的微波(等离子生成用高频)。
在处理室107的外周部设置有形成磁场的磁场产生用线圈111。通过由磁场产生用线圈111产生的磁场与从波导管110导入的电磁波的相互作用，来在处理室107内生成等离子。磁场产生用线圈111被线圈壳体112覆盖。
试样台102设置在与簇射板105对置的位置且真空容器101的下部。设置于试样台102的电极的表面被喷镀膜(未图示)覆盖，经由高频滤波器116连接有直流电源117。进而，作为偏压用高频电源的第二高频电源115经由匹配电路(匹配器)114与试样台102连接。在试样台102上连接有温度调节器(未图示)。利用输送单元(未图示)将晶片113输送到真空容器101的处理室107，并载置于试样台102。
输送到处理室107内的晶片113通过从直流电源117施加的直流电压的静功率而吸附在试样台102上，进行温度调节。在由气体供给装置108向处理室107供给期望的处理气体之后，经由真空排气装置将真空容器101内控制为给定的压力，基于从振荡器103供给的高频而在处理室107内产生等离子。通过从与试样台102连接的第二高频电源115施加高频功率(RF偏压(RF-bias))，从等离子向晶片113导入离子，晶片113被等离子处理(蚀刻)。此外，第二高频电源115具备脉冲振荡器，因此能够对试样台102供给(施加)时间调制后的间歇性的高频功率或者连续的高频功率。
[以往的等离子处理方法]
首先，说明应用以往的等离子处理方法的情况。图2是以往的等离子处理方法的流程图。基于等离子处理方法的一系列的加工工序包括对给定的加工阶段的晶片的层叠构造(以下称作“第一层叠构造”)应用的第一循环201和对进行了第一循环201的阶段的层叠构造(以下称作“第二层叠构造”)应用的第二循环205。以下对各循环进行说明。
表1表示图2所示的流程图中的各处理步骤的条件。在表1中，项目“Ar”、“He”、“CF4”、“CHF3”、“Cl2”、“N2”、“CH2F2”、“C4F8”表示由气体供给装置108供给的气体的种类和流量。项目“压力”表示在真空容器101内设定的压力值。项目“微波”表示由第一高频电源104输出并经过波导管110传输的微波(等离子生成用高频)的功率。项目“RF偏压”表示从第二高频电源115向晶片施加的高频功率的条件(输出(Power)(W)、频率(Frequency)(Hz)、占空比(Duty)(％))，项目“时间”表示进行处理步骤的时间(s(秒))。
[表1]
<第一循环201>
图3是表示基于第一循环201的加工前和加工后的层叠构造的示意图。
图3的(a)示出进行基于第一循环201的加工之前的第一层叠构造。晶片113是具有交替层叠有绝缘膜和钨膜的层叠膜的试样。晶片113具有由多晶硅301形成的基板和直立在基板上的芯(沟道)。此外，沿着多晶硅301的芯，至少200层的氧化硅膜302和至少200层的钨膜303交替地层叠，进而钨膜303也覆盖晶片113的表面，以使得包围氧化硅膜302的层的周围。在晶片113形成有作为槽构造的沟槽305。另外，层叠构造只要是绝缘膜与金属膜沿着沟槽交替地层叠的构造，则并不限定于氧化硅膜和钨膜。
图3的(b)表示进行了基于第一循环201的加工的时间点的第二层叠构造。第一循环201包括使沉积膜沉积的第一沉积步骤202和在第一沉积步骤202后对层叠膜的钨膜进行蚀刻的第一蚀刻步骤203，重复进行给定次的第一沉积步骤202和第一蚀刻步骤203。将钨膜303当中的包围硅氧化膜302的层的周围且覆盖晶片113的表面的部分被除去，层叠构造沿着沟槽305的侧壁露出。
在本实施方式中，若将沟槽305的深度(层叠构造的最上部与最下部为止的长度)设为dt，将宽度设为wt，则dt能取15.2μm以上且wt能取134.5nm以下。此外，dt能取11.7μm以上且wt能取160nm以下的值。若将纵横比设为dt/wt，则前者的纵横比为113，后者的纵横比为73。另外，沟槽305的深度与宽度的关系并不限定于此。此外，图3所示的层叠构造并不限定于此。
在将钨膜303的总层数设为344层时，为了方便起见，将从沟槽305的最深部的钨膜303(以下，称为“最下层”)起1～10层称为Bottom部(B部)，将84～93层称为Middle-Bottom部(MB部)，将168～177层称为Middle部(M部)，将251～260层称为Top-Middle部(TM部)，将335～344层称为Top部(T部)。
若以相对于以最下层为基准计数的累积层叠数的总层数的比例来表现所述各部的位置关系，则B部相当于0％～3％，MB部相当于24％～27％，M部相当于49％～51％，TM部相当于73％～76％，T部相当于97％～100％。这样，在评价钨膜303的蚀刻量相对于沟槽305的深度的均匀性时，以最下层为基准，利用包含0％(最下层)的给定层(B部)、包含第25％层的给定层(MB部)、包含第50％的层的给定层(M部)、包含第75％的层的给定层(TM部)、包含第100％的层的给定层(T部)处的蚀刻量的值即可(作为给定层的例子为10层)。不过，并不限定于此，各部的数量、位置、给定层的数量能够适当设定。
在第一沉积步骤202中，如表1所示，所供给的气体为Ar气体290ml/min、He气体290ml/min、CHF3气体10ml/min、C4F8气体12ml/min。真空容器101内的压力为6Pa，等离子生成用的微波为400W，对晶片施加的高频功率为100W、1000Hz、22％，第一沉积步骤202的时间为18s。
第一沉积步骤202在沟槽305的内表面形成包括以CHxFy气体为主成分的氟碳的沉积膜。第一沉积步骤202具有如下功能，即，对作为蚀刻剂的氟自由基的量与沉积膜的量的平衡进行调整，并进行调整，以使得沿着深度方向以相同的比例从沟槽305的T部蚀刻至B部。此外，在以下的说明中，有时也将包括氟碳的沉积膜称为保护膜。
同样地，在第一蚀刻步骤203中，所供给的气体为Ar气体150ml/min、He气体162ml/min、CF4气体100ml/min、Cl2气体50ml/min、N2气体30ml/min、C4F8气体9ml/min。真空容器101内的压力为5.9Pa，等离子生成用的微波为700W。不向晶片施加高频功率。第一刻蚀步骤203的时间为58.5s。
重复判定步骤204判定第一沉积步骤202和第一蚀刻步骤203是否重复了给定次。在判定为未达到给定次的情况下，返回到第一沉积步骤202。在判定为达到了给定次的情况下，第一循环201结束，进入第二循环205的第二沉积步骤206。
<第二循环205>
图4是表示将以往的第二循环205应用于第二层叠构造时的状态的示意图。
图4的(a)表示第一循环201结束的时间点的第二层叠构造(参照图3的(b))。
在第二沉积步骤206中，所供给的气体如表1所示为Ar气体290ml/min、He气体290ml/min、CHF3气体10ml/min、CH2F2气体5ml/min、C4F8气体12ml/min。项目“压力”、“微波”、“RF偏压”的条件与第一循环201的第一沉积步骤202的条件相同。第二沉积步骤206的时间为15s。
图4的(b)表示应用了第二循环205的第二沉积步骤206的时间点的状态。通过第二沉积步骤206，在氧化硅膜302和钨膜303的表面形成以CHxFy气体为主成分的氟碳的保护膜304。第二沉积步骤206与第一循环的第一沉积步骤202对应。
同样地，在第二蚀刻步骤(RF偏压关闭)207(以下也简称为“第二蚀刻步骤207”)中，所供给的气体为Ar气体150ml/min、He气体162ml/min、CF4气体75ml/min、Cl2气体30ml/min、N2气体30ml/min、C4F8气体10ml/min。真空容器101内的压力为6.1Pa，等离子生成用的微波为700W，不对晶片施加高频功率。第二刻蚀步骤207的时间为63.5s。
重复判定步骤208与第一循环201的重复判定步骤相同。图4的(c)是按照第二沉积步骤206和第二蚀刻步骤(RF偏压关闭)207的顺序实施4次第二循环205的时间点的层叠构造的示意图。其结果，保护膜304被除去，进行了钨膜303的横向的蚀刻。不过，如后所述，蚀刻量在沟槽305的深度方向上存在偏差，成为MB部最大且B部最少的结果。
<结果和考察>
对利用上述以往的等离子处理方法对层叠构造进行加工的结果和问题进行说明。图5是表示以往的等离子处理方法中的沟槽305的深度与蚀刻量的关系的图。相对于沟槽305的深度方向，B部、MB部、M部、TM部、T部这5处的钨膜303的蚀刻量在MB部为最大值20.01nm，在B部为最小值11.03nm。相对于沟槽深度方向的蚀刻量的最大值与最小值之差(以下，只要没有特别说明，则称为“蚀刻量差”)501为8.98nm，超过作为允许值的4nm。在此，各部的蚀刻量使用10层的平均值来显示。此外，作为评价的判断基准，将蚀刻量差的允许值设为4nm以下。另外，4nm相当于沟槽宽度wt的大约3％。
蚀刻量差501的值变大，考虑蚀刻量分布变差的要因。在沟槽305的深度为12um以上的较深的构造中，有助于蚀刻的蚀刻剂到达MB部，但在B部并未到达足够量的蚀刻剂。其结果，认为几乎未进行蚀刻的B部的凹陷量成为比其他部位小的值。
此外，蚀刻推进时产生的反应生成物在沟槽305内向上方移动，与蚀刻剂反应。认为由于该反应而蚀刻剂被消耗，因此蚀刻的进展被抑制。在从T部至M部供给从沟槽305内的下部方向产生的反应生成物，因此能够适度地抑制蚀刻的进行，另一方面，在MB部中，在下部的B部蚀刻剂少，因此反应生成物也少，反应生成物向MB部的供给也少。因此，认为在反应生成物的供给少的MB部中，蚀刻在未被抑制的状态下过度进行，MB部与B部的蚀刻量差变差。
[本实施方式的等离子处理方法]
接下来，对本实施方式的等离子处理方法进行说明。图6是本实施方式所涉及的等离子处理方法的流程图。本实施方式的等离子处理方法与上述的以往的等离子处理方法的不同点在于，在第二循环605中设置有第二蚀刻步骤(RF偏压开启)607(以下，也简称为“第二蚀刻步骤”)。在其他方面，具有与图2的以往的等离子处理方法相同的步骤。即，第一循环601的第一沉积步骤602、第一蚀刻步骤603、重复判定步骤604与图2所示的以往的等离子处理方法的第一循环201的第一沉积步骤202、第一蚀刻步骤203、重复判定步骤204对应。此外，第二循环605的第二沉积步骤606、第三蚀刻步骤(RF偏压关闭)608、重复判定步骤609与图2所示的以往的等离子处理方法的第二循环205的第二沉积步骤206、第二蚀刻步骤(RF偏压关闭)207、重复判定步骤208对应。另外，在以下的说明中，对与上述的以往的等离子处理方法相同或同等的结构要素标注相同的附图标记，并简化或省略其说明。
表2表示图6所示的流程图中的第二循环605的条件。第二循环605具有：第二沉积步骤606，使沉积膜沉积；第二蚀刻步骤(RF偏压开启)607(以下，也简称为“第二蚀刻步骤607”)，在第二沉积步骤606后，使用Cl2气体、N2气体、CF4气体和C4F8气体的混合气体来对钨膜进行蚀刻；以及第三蚀刻步骤(RF偏压关闭)608(以下，也简称为“第三蚀刻步骤608”)，在第二蚀刻步骤607后，对钨膜进行蚀刻，在第一循环601之后，进行第二沉积步骤606，反复进行第二沉积步骤606、第二蚀刻步骤607以及第三蚀刻步骤608给定次。
第二沉积步骤606使用C4F8气体来进行。第二沉积步骤606是与图2所示的第二循环205的第二沉积步骤206相同的条件。
[表2]
图7是表示将本实施方式的第二循环605应用于第二层叠构造时的状态的示意图。图7的(a)以及图7的(b)与图4的(a)以及图4的(b)相同，因此省略说明。图7的(c)是按照第二沉积步骤606、第二蚀刻步骤(RF偏压开启)607和第三蚀刻步骤(RF偏压关闭)608的顺序实施了给定次的第二循环605的时间点的层叠构造的示意图。在本实施方式中，如图7的(c)所示，在MB部和B部抑制了蚀刻量的偏差。
第二蚀刻步骤(RF偏压开启)607是使用Cl2气体、N2气体、CF4气体和C4F8气体的混合气体来蚀刻钨膜的步骤。此外，一边对载置具有层叠膜的试样的试样台102供给高频功率一边进行第二蚀刻步骤(RF偏压开启)607。如表2所示，在第二蚀刻步骤(RF偏压开启)607中，所供给的气体为Ar气体150ml/min、He气体162ml/min、CF4气体75ml/min、Cl2气体30ml/min、N2气体30ml/min、C4F8气体10ml/min。真空容器101内的压力为6.1Pa，等离子生成用的微波为700W，施加于晶片的高频功率(RF偏压)为20W，施加时间为5s。
第三蚀刻步骤(RF偏压关闭)608是在第二蚀刻步骤(RF偏压开启)607后对钨膜进行蚀刻的步骤，使用Cl2气体、N2气体、CF4气体和C4F8气体的混合气体来进行。此外，第三蚀刻步骤(RF偏压关闭)608不对试样台102供给高频功率地进行。在第三蚀刻步骤(RF偏压关闭)608中，除了步骤时间为58.5s和不对晶片施加高频功率(RF偏压)这一点以外，所供给的气体、压力、微波的条件与第二蚀刻步骤(RF偏压开启)607相同。
另外，作为用于第二蚀刻步骤(RF偏压开启)607以及第三蚀刻步骤(RF偏压关闭)608的含有氟的气体，示出了包括表2所示的气体的混合气体，但本发明并不限定于此。作为含氟气体，可以是包括NF3气体或SF6的气体中的至少任一种的混合气体。此外，Ar气体以及He气体具有稀释气体的功能。
图8是表示本实施方式的等离子处理方法中的沟槽的深度与蚀刻量的关系的图。蚀刻量在MB部为最大值16.52nm，在B部为最小值12.63nm。相对于沟槽深度方向的蚀刻量差801为3.89nm，蚀刻量分布得到改善。
<作用/效果>
认为通过设置第二蚀刻步骤(RF偏压开启)607，对晶片适度地施加RF偏压(高频功率)，离子被引入沟槽305内，离子的流动将MB部的蚀刻剂导入B部。其结果，认为MB部的过剩的蚀刻量得到抑制，另一方面，B部的蚀刻量增加，相对于沟槽深度方向的蚀刻量差得到了改善。
不过，在第二蚀刻步骤(RF偏压开启)607中施加高频功率，有可能在第二沉积步骤606中过度促进附着于试样表面的氟碳的保护膜304的蚀刻，并且蚀刻至位于层叠构造表面的硅氧化膜302而造成损伤。因而，关于可优选使用的高频功率的输出与施加时间的依赖性进行了实验。
[高频功率的输出依赖性]
首先，对高频功率的输出依赖性进行了实验。在表2的条件中，将第二蚀刻步骤(RF偏压开启)607的高频功率的输出从OW变更为40W，进行等离子处理。图9是表示使高频功率的输出从OW变化到40W的情况下的蚀刻量差的图。在此，由于在从T部到B部蚀刻量的最大值出现在MB部，最小值出现在B部，所以在图9中，选择MB部和B部作为观察蚀刻量的输出依赖性的代表性位置。将高频功率的输出变更为0W、10W、20W、30W、40W来测量蚀刻量分布。其结果，高频功率为0W时相对于沟槽深度方向的蚀刻量差成为最大值8.99nm。当将高频功率从0W提高至20W时，蚀刻量差减少，在20W时最小值为3.89nm。当将高频功率从20W提高到40W时，蚀刻量差增加，在40W时成为4.11nm。由以上可知，高频功率的输出在10W至30W的范围内相对于沟槽深度方向的蚀刻量差成为4nm以下，成为良好的蚀刻量分布。此外，确认了在高频功率的输出为40W的情况下对层叠构造表面施加了损伤。由此可知，对于高频功率，不希望使用40W以上的输出。根据以上，优选在施加5s高频功率时将高频功率的输出设为10W～30W的范围。另外，在用功率量规定高频功率的情况下，也能够将期望的高频功率设为从50W秒到150W秒的范围。
[高频功率的施加时间依赖性]
接下来，对高频功率的施加时间依赖性进行了实验。在表2的条件中，将第二蚀刻步骤(RF偏压开启)607的高频功率的施加时间从3s变更为11s，进行等离子处理。图10是表示使高频功率的施加时间从3s变化至11s的情况下的蚀刻量差的图。在此，在第二循环605中，一边使第二蚀刻步骤(RF偏压开启)607和第三蚀刻步骤(RF偏压关闭)608的合计时间恒定，一边使高频功率的施加时间变化为3s、5s、7s、9s、11s来进行实验。例如，将合计时间设定为63.5s，在步骤607的施加时间为3s时，步骤608为60.5s，在步骤607为5s时，步骤608为58.5s，在步骤607为7s时，步骤608为56.5s，在步骤607为9s时，步骤608为54.5s，在步骤607为11s时，步骤608为52.5s。不过，合计时间不限于该值。这是因为，若相对于第二沉积步骤606的时间而将高频电源开启(步骤607)和关闭(步骤608)合起来的蚀刻步骤的时间比例发生变化，则其影响也在蚀刻量中产生，因此蚀刻步骤的合计时间恒定，来更良好地掌握高频电源的施加时间的变化的影响。
若将高频功率的施加时间从3s变更为5s，则相对于沟槽深度方向的蚀刻量差从4.17nm减少至3.89nm，示出最小值。从5s延长至11s时，蚀刻量差增加，11s时最大值为5.25nm。高频功率的施加时间为5s至9s时，相对于沟槽深度方向的蚀刻量差满足4nm以下。由以上可知，在以20W施加高频功率时，优选将施加时间设为5s～9s的范围。另外，在用功率量表现高频功率的情况下，也能够将期望的高频功率从100W秒到180W秒的范围。
<作用/效果>
在高频功率的输出依赖性和施加时间依赖性的实验中，若超过高频功率的适当的范围而提高输出此外延长施加时间，则沟槽深度方向的蚀刻量差变差。若考虑该原因，则在高频功率的输出、施加时间为适当的范围的情况下，产生将MB部的蚀刻剂导入B部的作用。但是，若超过适当的范围，则还产生从T部至M部之间的蚀刻剂被导入MB部的现象。于是，认为MB部的蚀刻量增加，在MB部比B部更容易进行蚀刻，其结果是，蚀刻量差变差。
[高频功率的时间调制]
为了进一步进行蚀刻量分布改善，尝试了微波和高频功率的TM(TimeModulation，时间调制)化。微波和高频功率的TM化是使用对微波和高频功率进行了时间调制的而得到的间歇性的高频功率。在将经过时间调制的间歇性的高频功率的开启时间(输出的时间)设为TON、将关闭时间(不输出的时间)设为TOFF的情况下，定义为占空比＝TON/(TON+TOFF)。关于微波和高频功率的TM化的条件，将第二蚀刻步骤(RF偏压开启)607和第三蚀刻步骤(RF偏压关闭)608的微波设定为700W、频率设定为1000Hz、占空比设定为90％，第二蚀刻步骤(RF偏压开启)607的高频功率设定为频率1000Hz、占空比设定为30％且有效功率为设为20W。另外，有效功率是指输出与占空比的乘积。将此时的第二循环605的详细条件示于表3。
[表3]
图11是表示对高频功率进行时间调制的情况下的沟槽的深度与蚀刻量的关系的图。蚀刻量在MB部成为最大值16.03nm，在B部成为最小值13.06nm，相对于沟槽深度方向的蚀刻量差1101为2.97nm，得以改善。
<作用/效果>
在微波为关闭的时间中，供给蚀刻剂的CF4气体等分散在沟槽305内。若在该状态下使微波开启，则与不使微波TM化的情况相比，蚀刻剂分散在沟槽305内而反应。其结果，认为相对于沟槽深度方向的蚀刻量差改善。
[高频功率的有效功率依赖性]
接下来，在将微波和高频功率TM化的状态下，对蚀刻量分布的有效功率依赖性进行了实验。在表3的条件中，为了使得第二蚀刻步骤(RF偏压开启)607的有效功率成为约0W至约60W，在将高频功率的占空比设为30％的基础上，使高频功率的输出变化为0W(有效功率0W)、33.3W(有效功率10W)、66.7W(有效功率20W)、100W(有效功率30W)、133.3W(有效功率40W)、166.7W(有效功率50W)、200W(有效功率60W)，进行等离子处理。图12是表示使高频功率的有效功率从0W变化到60W的情况下的蚀刻量差的图。有效功率为0W时的相对于沟槽深度方向的蚀刻量差为7.81nm，示出最大值。当使有效功率从0W上升至20W时，蚀刻量差减少，在20W时成为2.97nm。若从20W上升至60W，则蚀刻量差增加，在60W时成为4.02nm。此外，未确认到层叠构造表面的损伤至60W。这样，从高频功率的输出依赖性的观点出发，在输出功率为10W～30W的范围内得到了良好的蚀刻量差，但从高频功率的有效功率依赖性的观点出发，扩大到10W～50W的范围。
<作用/效果>
作为得到良好的有效功率范围的要因，如在高频功率的时间调制中叙述的那样，可以考虑微波关闭时的蚀刻剂供给气体的分散。此外，作为在层叠构造表面不产生损伤的有效功率的范围扩大的要因，认为通过设置将微波和高频功率设为关闭的时间，能够减少层叠构造表面的保护膜304和氧化硅膜302的从上方的蚀刻量。根据以上可知，优选将微波设定为输出700W、将频率设定为1000Hz、将占空设定为90％，在将高频功率设定为频率1000Hz、占空比30％时将有效功率设定为10W～50W的范围。
以上，对本发明的实施方式进行了说明，但本发明并不限定于上述的实施方式，在不脱离本发明的主旨的范围内能够进行各种变更。
例如高频电源的输出、施加时间、有效功率等优选的范围能够根据相对于沟槽深度方向的期望的蚀刻量差来适当调整并确定。
-附图标记说明-
100…等离子处理装置、101…真空容器、102…试样台、103…振荡器
104…第一高频电源、105…簇射板、106…电介质窗
107…处理室、108…气体供给装置、109…真空排气口、110…波导管
111…磁场产生用线圈、112…线圈壳体
113…晶片、114…匹配电路、115…第二高频电源
116…高频过滤器、117…直流电源
201…第一循环、202…第一沉积步骤、
203…第一蚀刻步骤
204…重复判定步骤
205…第二循环、206…第二沉积步骤、
207…第二蚀刻步骤(RF偏压关闭)
208…重复判定步骤、
301…多晶硅、302…氧化硅膜、303…钨膜
304…保护膜、305…沟槽
501、801、1101…蚀刻量差
601…第一循环、602…第一沉积步骤
603…第一蚀刻步骤
604…重复判定步骤、
605…第二循环、606…第二沉积步骤
607…第二蚀刻步骤(RF偏压开启)
608…第三蚀刻步骤(RF偏压关闭)
609…重复判定步骤。
Claims (5)
1.一种等离子处理方法，对交替地层叠有绝缘膜和钨膜的层叠膜的钨膜进行等离子蚀刻，其特征在于，具有：
第一沉积步骤，使沉积膜沉积；
第一蚀刻步骤，在所述第一沉积步骤后，对所述钨膜进行蚀刻；
第二沉积步骤，使沉积膜沉积；
第二蚀刻步骤，在所述第二沉积步骤后，使用Cl2气体、N2气体、CF4气体和C4F8气体的混合气体来对所述钨膜进行蚀刻；以及
第三蚀刻步骤，在所述第二蚀刻步骤后，对所述钨膜进行蚀刻，
在将所述第一沉积步骤和所述第一蚀刻步骤重复进行了给定次之后，进行所述第二沉积步骤，
重复进行给定次的所述第二沉积步骤、所述第二蚀刻步骤和所述第三蚀刻步骤。
2.根据权利要求1所述的等离子处理方法，其中，
所述绝缘膜是氧化硅膜。
3.根据权利要求1所述的等离子处理方法，其中，
所述第三蚀刻步骤使用Cl2气体、N2气体、CF4气体和C4F8气体的混合气体来进行。
4.根据权利要求3所述的等离子处理方法，其中，
一边对载置具有所述层叠膜的试样的试样台供给高频功率一边进行所述第二蚀刻步骤，
所述第三蚀刻步骤不对所述试样台供给高频功率地进行。
5.根据权利要求4所述的等离子处理方法，其中，
所述第二沉积步骤使用C4F8气体来进行。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2022/018912 WO2023209812A1 (ja) | 2022-04-26 | 2022-04-26 | プラズマ処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117296135A true CN117296135A (zh) | 2023-12-26 |
Family
ID=88518277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202280008558.7A Pending CN117296135A (zh) | 2022-04-26 | 2022-04-26 | 等离子处理方法 |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JP7498369B2 (zh) |
| KR (1) | KR20230153993A (zh) |
| CN (1) | CN117296135A (zh) |
| TW (1) | TW202343565A (zh) |
| WO (1) | WO2023209812A1 (zh) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11340213A (ja) * | 1998-03-12 | 1999-12-10 | Hitachi Ltd | 試料の表面加工方法 |
| US9246011B2 (en) * | 2012-11-30 | 2016-01-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US20180047595A1 (en) | 2015-05-22 | 2018-02-15 | Hitachi High-Technologies Corporation | Plasma processing device and plasma processing method using same |
| US10276398B2 (en) * | 2017-08-02 | 2019-04-30 | Lam Research Corporation | High aspect ratio selective lateral etch using cyclic passivation and etching |
| US11217454B2 (en) * | 2019-04-22 | 2022-01-04 | Hitachi High-Tech Corporation | Plasma processing method and etching apparatus |
-
2022
- 2022-04-26 CN CN202280008558.7A patent/CN117296135A/zh active Pending
- 2022-04-26 WO PCT/JP2022/018912 patent/WO2023209812A1/ja active Application Filing
- 2022-04-26 JP JP2023534348A patent/JP7498369B2/ja active Active
- 2022-04-26 KR KR1020237021301A patent/KR20230153993A/ko not_active Application Discontinuation
-
2023
- 2023-02-23 TW TW112106619A patent/TW202343565A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2023209812A1 (zh) | 2023-11-02 |
| TW202343565A (zh) | 2023-11-01 |
| JP7498369B2 (ja) | 2024-06-11 |
| WO2023209812A1 (ja) | 2023-11-02 |
| KR20230153993A (ko) | 2023-11-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102584336B1 (ko) | 에칭 처리 방법 | |
| KR101430093B1 (ko) | 플라즈마 에칭 방법, 반도체 디바이스의 제조 방법 및 플라즈마 에칭 장치 | |
| KR101811910B1 (ko) | 질화규소막에 피처를 에칭하는 방법 | |
| US20220051904A1 (en) | Etching method | |
| EP2819151B1 (en) | Plasma etching method and plasma etching apparatus | |
| KR20180028919A (ko) | 에칭 방법 및 에칭 장치 | |
| JP6587580B2 (ja) | エッチング処理方法 | |
| JP4653603B2 (ja) | プラズマエッチング方法 | |
| US10347499B2 (en) | Method for etching layer to be etched | |
| KR20190022282A (ko) | 에칭 방법 및 에칭 장치 | |
| KR101147964B1 (ko) | 플라즈마 에칭 처리 방법 및 플라즈마 에칭 처리 장치 | |
| JP2013131587A (ja) | プラズマ処理方法 | |
| KR20150016498A (ko) | 플라즈마 에칭 방법 | |
| JP2016213427A (ja) | エッチング方法及びエッチング装置 | |
| CN112447515A (zh) | 蚀刻处理方法和蚀刻处理装置 | |
| KR20190100313A (ko) | 반도체 장치의 제조 방법, 기판 처리 장치 및 컴퓨터 프로그램 | |
| EP3627538A1 (en) | Method for etching porous film | |
| KR102614944B1 (ko) | 에칭 방법, 에칭 잔사의 제거 방법, 및 기억 매체 | |
| CN112185812A (zh) | 蚀刻处理方法及基板处理装置 | |
| CN117296135A (zh) | 等离子处理方法 | |
| JP2023531203A (ja) | 希ガスによる極低温原子層エッチング | |
| EP3046137A1 (en) | Etching method | |
| JP7296602B2 (ja) | ＳｉＣ基板の製造方法 | |
| JP2007134660A (ja) | ドライエッチング方法 | |
| WO2013180179A1 (ja) | プラズマエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |