KR20230153993A - 플라스마 처리 방법 - Google Patents

플라스마 처리 방법 Download PDF

Info

Publication number
KR20230153993A
KR20230153993A KR1020237021301A KR20237021301A KR20230153993A KR 20230153993 A KR20230153993 A KR 20230153993A KR 1020237021301 A KR1020237021301 A KR 1020237021301A KR 20237021301 A KR20237021301 A KR 20237021301A KR 20230153993 A KR20230153993 A KR 20230153993A
Authority
KR
South Korea
Prior art keywords
etching
gas
frequency power
film
deposition
Prior art date
Application number
KR1020237021301A
Other languages
English (en)
Inventor
겐타 나카지마
도루 이토
후미요시 오후지
Original Assignee
주식회사 히타치하이테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 히타치하이테크 filed Critical 주식회사 히타치하이테크
Publication of KR20230153993A publication Critical patent/KR20230153993A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에서는, 트렌치의 깊이가 커진 경우여도 처리 대상의 막을 횡 방향으로 균일하게 제거하는 것을 가능하게 하는 플라스마 처리 방법을 제공한다.
본 발명의 플라스마 처리 방법은, 절연막과 텅스텐막이 번갈아 적층된 적층막의 텅스텐막을 플라스마 에칭하는 방법이다. 퇴적막을 퇴적시키는 제1 퇴적 스텝과, 제1 퇴적 스텝 후, 에칭하는 제1 에칭 스텝과, 퇴적막을 퇴적시키는 제2 퇴적 스텝과, 제2 퇴적 스텝 후, Cl2 가스와 N2 가스와 CF4 가스와 C4F8 가스의 혼합 가스를 이용해서 에칭하는 제2 에칭 스텝과, 제2 에칭 스텝 후, 에칭하는 제3 에칭 스텝을 갖고, 제1 퇴적 스텝과 제1 에칭 스텝을 소정회, 반복한 후, 제2 퇴적 스텝을 행하고, 제2 퇴적 스텝과 제2 에칭 스텝과 제3 에칭 스텝을 소정회, 반복한다.

Description

플라스마 처리 방법
본 발명은, 플라스마 처리 방법에 관한 것이다.
근래, NAND형 플래시 메모리 기술에 있어서는, 메모리 셀을 종 방향으로 적층하는 3차원 구조의 NAND형 플래시 메모리(3D-NAND)가 주류로 되고 있다.　
3차원 구조의 NAND형 플래시 메모리의 제조 공정에 있어서는, 우선 웨이퍼면에 수직 방향으로 형성된 트렌치(에칭 홈)를 따라서 실리콘 산화막(SiO2) 등으로 이루어지는 절연막과 텅스텐막(W) 등으로 이루어지는 금속막(게이트 전극막)이 각각 100층 이상 번갈아 쌓이는 적층 구조를 형성하는 공정이 실행된다.
다음으로 플라스마를 이용한 등방성(等方性) 에칭에 의해, 트렌치 깊이 방향으로 적층된 상기 복수의 텅스텐막 각각을 웨이퍼 면에 평행한 방향인 횡 방향으로 균일하게 제거하는 에칭 공정이 실행된다.
이와 같은 트렌치 중의 텅스텐을 횡 방향으로 균일하게 에칭하는 방법으로서, 특허문헌 1에는, 이방성 에칭으로 홈 바닥의 텅스텐을 일단 제거한 후에, 등방적으로 측면의 텅스텐을 제거하는 2스텝의 가공 방법이 개시되어 있다.
구체적으로는, 이방성 에칭 스텝에 관해서는, 플라스마를 생성하여, 시료에 고주파 전력을 인가함으로써, 이온을 수직으로 시료에 입사시켜, 홈 바닥의 텅스텐을 제거한다. 등방성 에칭에 관해서는, 플라스마를 생성하여, 시료에 고주파 바이어스를 인가하지 않고 처리하는 방법이 개시되어 있다.
일본국 특개2019-176184호 공보
차세대 기술에서는 한층 더 고집적화가 요구되고, 적층 수에서는 200층 이상, 트렌치 깊이에서는 12um 이상이 되는 적층 구조를 취급할 필요가 생긴다. 이와 같은 적층 구조에 있어서의 트렌치에서는, 종래 기술에서 취급되는 트렌치보다도 깊은 위치에 텅스텐막이 위치하고 있다. 이 때문에, 특허문헌 1에 개시된 에칭 방법에서는 충분히 균일한 에칭을 실현하는 것이 어렵다.
그래서, 본 발명에서는, 트렌치의 깊이가 커졌을 경우이더라도 처리 대상의 막을 횡 방향으로 균일하게 제거하는 것을 가능하게 하는 플라스마 처리 방법을 제공하는 것을 목적으로 한다.
본 발명은, 절연막과 텅스텐막이 번갈아 적층된 적층막의 텅스텐막을 플라스마 에칭하는 플라스마 처리 방법에 있어서, 퇴적막을 퇴적시키는 제1 퇴적 스텝과, 상기 제1 퇴적 스텝 후, 상기 텅스텐막을 에칭하는 제1 에칭 스텝과, 퇴적막을 퇴적시키는 제2 퇴적 스텝과, 상기 제2 퇴적 스텝 후, Cl2 가스와 N2 가스와 CF4 가스와 C4F8 가스의 혼합 가스를 이용해서 상기 텅스텐막을 에칭하는 제2 에칭 스텝과, 상기 제2 에칭 스텝 후, 상기 텅스텐막을 에칭하는 제3 에칭 스텝을 갖고, 상기 제1 퇴적 스텝과 상기 제1 에칭 스텝을 소정회(所定回), 반복한 후, 상기 제2 퇴적 스텝을 행하고, 상기 제2 퇴적 스텝과 상기 제2 에칭 스텝과 상기 제3 에칭 스텝을 소정회, 반복하는 것을 특징으로 한다.
본 발명에 의하면, 트렌치의 깊이가 커졌을 경우여도 처리 대상의 막을 횡 방향으로 균일하게 제거하는 것을 가능하게 한다.
상기한 것 이외의 과제, 구성 및 효과는, 이하의 실시를 하기 위한 형태에 있어서의 설명에 의해 명백해진다.
도 1은, 본 실시형태에 따른 플라스마 처리 장치를 나타내는 도면.
도 2는, 종래의 플라스마 처리 방법의 플로차트.
도 3은, 제1 사이클에 의한 가공 전과 가공 후의 적층 구조를 나타내는 모식도.
도 4는 종래의 제2 사이클을 제2 적층 구조에 적용했을 때의 상태를 나타내는 모식도.
도 5는 종래의 플라스마 처리 방법에 있어서의 트렌치의 깊이와 에칭량의 관계를 나타내는 도면.
도 6은, 본 실시형태에 따른 플라스마 처리 방법의 플로차트.
도 7은, 본 실시형태의 제2 사이클을 제2 적층 구조에 적용했을 때의 상태를 나타내는 모식도.
도 8은, 본 실시형태의 플라스마 처리 방법에 있어서의 트렌치의 깊이와 에칭량의 관계를 나타내는 도면.
도 9는, 고주파 전력의 출력을 0W로부터 40W까지 변화시켰을 경우의 에칭량차(差)를 나타내는 도면.
도 10은, 고주파 전력의 인가 시간을 3s로부터 11s까지 변화시켰을 경우의 에칭량차를 나타내는 도면.
도 11은, 고주파 전력을 시간 변조했을 경우의 트렌치의 깊이와 에칭량의 관계를 나타내는 도면.
도 12는, 고주파 전력의 실효 파워를 0W로부터 60W까지 변화시켰을 경우의 에칭량차를 나타내는 도면.
이하, 도면을 참조해서, 본 발명의 실시형태에 대하여 설명한다. 또, 이 실시형태에 의해 본 발명이 한정되는 것은 아니다. 또한, 도면의 기재에 있어서, 동일 부분에는 동일 부호를 부여하여 나타내고 있다.
도면에 있어서 나타내는 각 구성요소의 위치, 크기, 형상, 범위 등은, 발명의 이해를 용이하게 하기 위하여, 실제의 위치, 크기, 형상, 범위 등을 나타내지 않을 경우가 있다. 이 때문에, 본 발명은, 반드시, 도면에 개시된 위치, 크기, 형상, 범위 등에 한정되지 않는다.
본 개시에 있어서, 방향을 나타내기 위해서, 도면 상에 표기된 x축, y축, z축으로 나타내는 방향을 이용할 경우가 있다. 「상방」 및 「하방」에 대해서는, 이들을 「z축 플러스 방향」, 「z축 마이너스 방향」이라고 하는 경우가 있고, 수평 방향에 대해서는, 「x축 방향」, 「y축 방향」, 「횡 방향」이라고 하는 경우가 있다.
또한, z축 방향의 길이를 「높이」 또는 「깊이」라고 칭하고, x축 방향과 y축 방향으로 규정되는 xy 평면 상의 길이를 「폭」이라고 칭한다.
<플라스마 처리 장치의 설명>
이하, 도 1을 참조해서, 본 발명의 실시형태에 따른 플라스마 처리 장치에 대하여 설명한다. 도 1은, 본 실시형태에 따른 플라스마 처리 장치를 나타내는 도면이다. 본 실시형태에서는, 플라스마 처리 장치의 일례로서, ECR(Electron Cyclotron Resonance) 마이크로파 플라스마 에칭 장치를 나타낸다.
플라스마 처리 장치(100)에 있어서, 진공 용기(101)에는, 진공 용기(101) 내에 처리 가스를 도입하기 위한 샤워 플레이트(105)(예를 들면 석영제), 유전체 창(106)(예를 들면 석영제)이 설치되어 있다. 유전체 창(106)보다도 하방의 밀봉된 공간은 처리실(107)을 형성한다. 샤워 플레이트(105)에는 처리 가스를 흐르게 하기 위한 복수의 구멍이 배치되어 있고, 가스 공급 장치(108)로부터 공급된 가스는 복수의 구멍을 통과하여 처리실(107)에 도입된다. 또한, 진공 용기(101)에는, 진공 배기구(109)를 통해서 진공 배기 장치(도시하지 않음)가 접속되어 있다.
도파관(110)은 유전체창(106)의 상방에 설치되어 있고, 플라스마를 생성하기 위한 전자파를 처리실(107)에 전송한다. 도파관(110)에 전송되는 고주파(플라스마 생성용 고주파)는, 제1 고주파 전원(104)에 의해서 제어되는 발진기(103)로부터 출력된다. 또한, 제1 고주파 전원(104)은 펄스 발진기를 구비하고 있고, 시간 변조된 간헐적인 고주파 또는 연속적인 고주파를 출력할 수 있다. 고주파의 주파수는 특별히 한정되지 않지만, 본 실시형태에서는 2.45GHz의 마이크로파(플라스마 생성용 고주파)를 사용한다.
처리실(107)의 외주부에는, 자장을 형성하는 자장 발생용 코일(111)이 설치되어 있다. 자장 발생 코일(111)에 의해서 발생된 자장과 도파관(110)으로부터 도입된 전자파의 상호 작용에 의해, 처리실(107) 내에 플라스마가 생성된다. 자장 발생용 코일(111)은 코일 케이스(112)에 의해 덮여 있다.
시료대(102)는, 샤워 플레이트(105)에 대향하는 위치이며 진공 용기(101)의 하부에 설치되어 있다. 시료대(102)에 설치된 전극은 표면이 용사막(도시하지 않음)으로 피복되어 있고, 고주파 필터(116)를 통해서 직류 전원(117)이 접속되어 있다. 또한, 시료대(102)에는, 매칭 회로(정합기)(114)를 통해서 바이어스용 고주파 전원인 제2 고주파 전원(115)이 접속된다. 시료대(102)에는, 온도 조절기(도시하지 않음)가 접속되어 있다. 반송 수단(도시하지 않음)에 의해, 웨이퍼(113)를 진공 용기(101)의 처리실(107)에 반송하고, 시료대(102)에 재치(載置)한다.
처리실(107) 내에 반송된 웨이퍼(113)는, 직류 전원(117)으로부터 인가되는 직류 전압의 정전기력에 의해 시료대(102) 위로 흡착되어, 온도 조절된다. 가스 공급 장치(108)에 의해서 소망의 처리 가스가 처리실(107)에 공급된 후, 진공 용기(101) 내가 진공 배기 장치를 통해서 소정의 압력으로 제어되고, 발진기(103)로부터 공급된 고주파에 의거해서 처리실(107) 내에 플라스마가 발생한다. 시료대(102)에 접속된 제2 고주파 전원(115)으로부터 고주파 전력(RF-bias)을 인가함에 의해, 플라스마로부터 웨이퍼(113)로 이온을 끌어들여, 웨이퍼(113)가 플라스마 처리(에칭)된다. 또한, 제2 고주파 전원(115)은, 펄스 발진기를 구비하기 때문에, 시료대(102)에 시간 변조된 간헐적인 고주파 전력 또는 연속적인 고주파 전력을 공급(인가)할 수 있다.
[종래의 플라스마 처리 방법]
우선 종래의 플라스마 처리 방법을 적용했을 경우를 설명한다. 도 2는, 종래의 플라스마 처리 방법의 플로차트이다. 플라스마 처리 방법에 의한 일련의 가공 공정은, 소정의 가공 단계의 웨이퍼의 적층 구조(이하, 「제1 적층 구조」라고 함)에 대해서 적용되는 제1 사이클(201)과, 제1 사이클(201)이 행해진 단계의 적층 구조(이하, 「제2 적층 구조」라고 함)에 대해서 적용되는 제2 사이클(205)을 포함한다. 이하, 각 사이클에 관하여 설명한다.
표 1은, 도 2에 나타내는 플로차트에 있어서의, 각 처리 스텝의 조건을 나타낸다. 표 1에 있어서, 항목 「Ar」, 「He」, 「CF4」, 「CHF3」, 「Cl2」, 「N2」, 「CH2F2」, 「C4F8」은, 가스 공급 장치(108)에 의해서 공급되는 가스의 종류와 유량을 나타낸다. 항목 「압력」은, 진공 용기(101) 내에 설정되는 압력 값을 나타낸다. 항목 「마이크로파」는, 제1 고주파 전원(104)에 의해 출력되어 도파관(110)을 통해서 전송되는 마이크로파(플라스마 생성용 고주파)의 전력을 나타낸다. 항목 「RF-bias」는, 제2 고주파 전원(115)으로부터 웨이퍼로 인가되는 고주파 전력의 조건(출력(Power)(W), 주파수(Frequency)(Hz), 듀티비(Duty)(%))을 나타낸다. 항목 「시간」은, 처리 스텝이 행해지는 시간(s(초))을 나타낸다.
[표 1]
<제1 사이클(201)>
도 3은, 제1 사이클(201)에 의한 가공 전과 가공 후의 적층 구조를 나타내는 모식도이다.
도 3의 (a)는, 제1 사이클(201)에 의한 가공이 행해지기 전의 제1 적층 구조를 나타낸다. 웨이퍼(113)는, 절연막과 텅스텐막이 번갈아 적층된 적층막을 갖는 시료이다. 웨이퍼(113)는, 다결정 실리콘(301)에 의한 기판과 기판에 직립하는 심(芯)(채널)을 갖는다. 또한 다결정 실리콘(301)의 심을 따라서 적어도 200층의 실리콘 산화막(302)과 적어도 200층의 텅스텐막(303)이 번갈아 적층되고, 또한 텅스텐막(303)은 실리콘 산화막(302)의 층 주위를 둘러싸도록 웨이퍼(113)의 표면도 덮고 있다. 웨이퍼(113)에는 홈 구조인 트렌치(305)가 형성되어 있다. 또, 적층 구조는 트렌치를 따라서 절연막과 금속막이 번갈아 적층된 구조이면, 실리콘 산화막과 텅스텐막에 한정되지 않는다.
　도 3의 (b)는, 제1 사이클(201)에 의한 가공이 행해진 시점에서의 제2 적층 구조를 나타낸다. 제1 사이클(201)은, 퇴적막을 퇴적시키는 제1 퇴적 스텝(202)과, 제1 퇴적 스텝(202) 후, 적층막의 텅스텐막을 에칭하는 제1 에칭 스텝(203)을 포함하고, 제1 퇴적 스텝(202)과 제1 에칭 스텝(203)을 소정회, 반복한다. 텅스텐막(303) 중, 실리콘 산화막(302)의 층 주위를 둘러싸고 웨이퍼(113)의 표면을 덮고 있던 부분은 제거되어, 적층 구조가 트렌치(305)의 측벽을 따라서 노출하고 있다.
본 실시형태에 있어서, 트렌치(305)의 깊이(적층 구조의 최상부와 최하부까지의 길이)를 dt, 폭을 wt로 하면, dt가 15. 2㎛ 이상 또한 wt가 134. 5nm 이하를 취할 수도 있다. 또한, dt는 11. 7㎛ 이상 또한 wt는 160nm 이하의 값을 취할 수 있다. 애스펙트비를 dt/wt로 하면, 전자의 애스펙트비는 113이고, 후자의 애스펙트비는 73이다. 또, 트렌치(305)의 깊이와 폭의 관계는 이것에 한정되지 않는다. 또한, 도 3에 나타내는 적층 구조는 이것에 한정되지 않는다.
텅스텐막(303)의 전체 층수를 344층으로 했을 때에, 트렌치(305)의 최심부의 텅스텐막(303)(이하, 「최하층」이라고 함)으로부터 1∼10층을 Bottom부(B부), 84∼93층을 Middle-Bottom부(MB부), 168∼177층을 Middle부(M부), 251∼260층을 Top-Middle부(TM부), 335~344층을 Top부(T부)로 이하에서 편의상 부르는 것으로 한다.
상기 각부(各部)의 위치 관계를, 최하층을 기준으로 하여 셈한 누적 층수의 전체 층수에 대한 비율로 표현하면, B부는 0% 내지 3%, MB부는 24% 내지 27%, M부는 49% 내지 51%, TM부는 73% 내지 76%, T부는 97% 내지 100%에 상당한다. 이와 같이, 트렌치(305)의 깊이에 대한 텅스텐막(303)의 에칭량의 균일성을 평가할 때에는, 최하층을 기준으로 해서, 0%(최하층)를 포함하는 소정층(B부), 25%째의 층을 포함하는 소정층(MB부), 50%째의 층을 포함하는 소정층(M부), 75%째의 층을 포함하는 소정층(TM부), 100%째의 층을 포함하는 소정층(T부)에서의 에칭량의 값을 이용하면 된다(소정층의 예로서 10층). 단, 이것에 한정되는 것은 아니며, 각부의 수나 위치, 소정층의 수는, 적절하게 설정하는 것이 가능하다.
제1 퇴적 스텝(202)에 있어서, 공급되는 가스는, 표 1에 나타내는 바와 같이 Ar 가스 290ml/min, He 가스 290ml/min, CHF3 가스 10ml/min, C4F8 가스 12ml/min이다. 진공 용기(101) 내의 압력은 6Pa, 플라스마 생성용 마이크로파는 400W, 웨이퍼에 인가되는 고주파 전력은 100W, 1000Hz, 22%, 제1 퇴적 스텝(202)의 시간은 18s이다.
제1 퇴적 스텝(202)은, CHxFy 가스를 주성분으로 하는 플루오로카본을 포함하는 퇴적막을 트렌치(305)의 내면에 형성한다. 제1 퇴적 스텝(202)은, 에천트인 불소 라디칼의 양과 퇴적막의 양의 밸런스를 조정하고 트렌치(305)의 T부로부터 B부까지 깊이 방향을 따라서 동일한 비율로 에칭이 진행되도록 조정하는 기능을 갖는다. 또한, 이하의 설명에서는, 플루오로카본을 포함하는 퇴적막을 보호막이라고 하는 경우도 있다.
마찬가지로 제1 에칭 스텝(203)에 있어서, 공급되는 가스는, Ar 가스 150ml/min, He 가스 162ml/min, CF4 가스 100ml/min, Cl2 가스 50ml/min, N2 가스 30ml/min, C4F8 가스 9ml/min이다. 진공 용기(101) 내의 압력은 5.9Pa, 플라스마 생성용 마이크로파는 700W이다. 웨이퍼에 고주파 전력은 인가되지 않는다. 제1 에칭 스텝(203)의 시간은 58.5s이다.
반복 판정 스텝(204)은, 제1 퇴적 스텝(202)과 제1 에칭 스텝(203)이 소정회, 반복되었는지의 여부를 판정한다. 소정회까지 도달하지 않았다고 판정된 경우, 제1 퇴적 스텝(202)으로 되돌아간다. 소정회에 도달했다고 판정된 경우, 제1 사이클(201)은 종료되고, 제2 사이클(205)의 제2 퇴적 스텝(206)으로 진행한다.
<제2 사이클(205)>
도 4는, 종래의 제2 사이클(205)을 제2 적층 구조에 적용했을 때의 상태를 나타내는 모식도이다.
도 4의 (a)는, 제1 사이클(201)이 종료된 시점에서의 제2 적층 구조를 나타낸다(도 3의 (b) 참조).
제2 퇴적 스텝(206)에 있어서, 공급되는 가스는, 표 1에 나타내는 바와 같이 Ar 가스 290ml/min, He 가스 290ml/min, CHF3 가스 10ml/min, CH2F2 가스 5ml/min, C4F8 가스 12ml/min이다. 항목 「압력」, 「마이크로파」, 「RF-bias」의 조건은, 제1 사이클(201)의 제1 퇴적 스텝(202)의 조건과 동일하다. 제2 퇴적 스텝(206)의 시간은 15s이다.
도 4의 (b)는, 제2 사이클(205)의 제2 퇴적 스텝(206)이 적용된 시점에서의 상태를 나타낸다. 제2 퇴적 스텝(206)에 의해서, 실리콘 산화막(302)과 텅스텐막(303)의 표면에 CHxFy 가스를 주성분으로 하는 플루오로카본의 보호막(304)이 형성된다. 제2 퇴적 스텝(206)은 제1 사이클의 제1 퇴적 스텝(202)에 대응한다.
마찬가지로 제2 에칭 스텝(RF-bias OFF)(207)(이하, 단순히 「제2 에칭 스텝(207)」이라고도 함)에 있어서, 공급되는 가스는, Ar 가스 150ml/min, He 가스 162ml/min, CF4 가스 75ml/min, Cl2 가스 30ml/min, N2 가스 30ml/min, C4F8 가스 10ml/min이다. 진공 용기(101) 내의 압력은 6.1Pa, 플라스마 생성용 마이크로파는 700W, 웨이퍼에 고주파 전력은 인가되지 않는다. 제2 에칭 스텝(207)의 시간은 63.5s이다.
반복 판정 스텝(208)은 제1 사이클(201)의 반복 판정 스텝과 마찬가지이다. 도 4의 (c)는, 제2 퇴적 스텝(206)과 제2 에칭 스텝(RF-bias OFF)(207)의 순번으로 제2 사이클(205)을 4회 실시한 시점에서의 적층 구조의 모식도이다. 이 결과, 보호막(304)이 제거되고, 텅스텐막(303)의 횡 방향 에칭이 진행되었다. 단, 후술하는 바와 같이, 에칭량은 트렌치(305)의 깊이 방향으로 편차가 있어, MB부가 가장 많고 B부가 가장 적은 결과가 되었다.
<결과와 고찰>
상술한 종래의 플라스마 처리 방법으로 적층 구조를 가공한 결과와 문제를 설명한다. 도 5는, 종래의 플라스마 처리 방법에 있어서의 트렌치(305)의 깊이와 에칭량의 관계를 나타내는 도면이다. 트렌치(305)의 깊이 방향에 대해서 B부, MB부, M부, TM부, T부의 5개소에 있어서의 텅스텐막(303)의 에칭량은, MB부에서 최대값 20.01nm, B부에서 최소값 11.03nm가 되었다. 트렌치 깊이 방향에 대한 에칭량의 최대값과 최소값의 차(이하, 특별히 언급하지 않는 한 「에칭량차」라고 함) (501)는 8.98nm이며, 허용값 4nm를 상회했다. 여기에서, 각부의 에칭량은 10층의 평균값을 이용해서 표시한다. 또한 평가의 판단 기준으로서, 에칭량차의 허용값을 4nm 이하로 했다. 또, 4nm는, 트렌치폭 wt의 약 3%에 해당한다.
에칭량차(501)의 값이 커지고, 에칭량 분포가 악화된 요인에 대하여 생각한다. 트렌치(305)의 깊이가 12㎛ 이상으로 깊은 구조에서는, 에칭에 기여하는 에천트가 MB부까지는 도달하지만, B부에는 충분한 양의 에천트가 도달하고 있지 않다. 그 결과 에칭이 거의 행해지지 않았던 B부의 리세스량은, 다른 개소에 비해서 작은 값을 취한다고 생각된다.
또한, 에칭이 진행되었을 때에 발생하는 반응 생성물은, 트렌치(305) 내를 위쪽으로 이동하여 에천트와 반응한다. 이와 같은 반응에 의해 에천트가 소비되므로, 에칭의 진행이 억제된다고 생각된다. T부 내지 M부에서는, 트렌치(305) 내의 하부 방향으로부터 발생한 반응 생성물이 공급되므로 에칭의 진행이 적절하게 억제될 수 있는 한편, MB부에서는, 하부의 B부에 있어서 에천트가 적으므로 반응 생성물도 적고, MB부에의 반응 생성물의 공급도 적다. 따라서 반응 생성물의 공급이 적은 MB부에서는 에칭이 억제되지 않은 채 과도하게 진행되어, MB부와 B부의 에칭량차가 악화되었다고 생각된다.
[본 실시형태의 플라스마 처리 방법]
다음으로, 본 실시형태의 플라스마 처리 방법을 설명한다. 도 6은, 본 실시형태에 따른 플라스마 처리 방법의 플로차트이다. 본 실시형태의 플라스마 처리 방법은, 제2 사이클(605)에 있어서, 제2 에칭 스텝(RF-bias ON)(607)(이하, 단순히 「제2 에칭 스텝」이라고도 함)이 마련되어 있는 점에서, 상술한 종래의 플라스마 처리 방법과 다르다. 그 밖의 점에서는, 도 2의 종래의 플라스마 처리 방법과 마찬가지인 스텝을 갖는다. 즉, 제1 사이클(601)의 제1 퇴적 스텝(602), 제1 에칭 스텝(603), 반복 판정 스텝(604)은, 도 2에 나타내는 종래의 플라스마 처리 방법의 제1 사이클(201)의 제1 퇴적 스텝(202), 제1 에칭 스텝(203), 반복 판정(204)에 대응한다. 또한, 제2 사이클(605)의 제2 퇴적 스텝(606), 제3 에칭 스텝(RF-bias OFF)(608), 반복 판정 스텝(609)은, 도 2에 나타내는 종래의 플라스마 처리 방법의 제2 사이클(205)의 제2의 퇴적 스텝(206), 제2 에칭 스텝(RF-bias OFF)(207), 반복 판정 스텝(208)에 대응한다. 또, 이하의 설명에 있어서, 상술한 종래의 플라스마 처리 방법과 동일 또는 동등한 구성요소에 대해서는 동일 부호를 부여하고, 그 설명을 간략 또는 생략한다.
표 2는, 도 6에 나타내는 플로차트에 있어서의, 제2 사이클(605)의 조건을 나타낸다. 제2 사이클(605)은, 퇴적막을 퇴적시키는 제2 퇴적 스텝(606)과, 제2 퇴적 스텝(606) 후, Cl2 가스와 N2 가스와 CF4 가스와 C4F8 가스의 혼합 가스를 이용해서 텅스텐막을 에칭하는 제2 에칭 스텝(RF-bias ON)(607)(이하, 단순히 「제2 에칭 스텝(607)」이라고도 함)과, 제2 에칭 스텝(607) 후, 텅스텐막을 에칭하는 제3 에칭 스텝(RF-bias OFF)(608)(이하, 단순히 「제3 에칭 스텝(608)」이라고도 함)을 갖고, 제1 사이클(601) 후, 제2 퇴적 스텝(606)을 행하고, 제2 퇴적 스텝(606)과 제2 에칭 스텝((607)과 제3 에칭 스텝(608)을 소정회, 반복한다.
제2 퇴적 스텝(606)은, C4F8 가스를 이용해서 행해진다. 제2 퇴적 스텝(606)은, 도 2에 나타내는 제2 사이클(205)의 제2 퇴적 스텝(206)과 동일한 조건이다.
[표 2]
도 7은, 본 실시형태의 제2 사이클(605)을 제2 적층 구조에 적용했을 때의 상태를 나타내는 모식도이다. 도 7의 (a) 및 도 7의 (b)는, 도 4의 (a) 및 도 4의 (b)와 마찬가지이므로 설명을 생략한다. 도 7의 (c)는, 제2 퇴적 스텝(606)과 제2 에칭 스텝(RF-bias ON)(607)과 제3 에칭 스텝(RF-bias OFF)(608)의 순번으로 제2 사이클(605)을 소정회 실시한 시점에서의 적층 구조의 모식도이다. 본 실시형태에 있어서는, 도 7의 (c)에 나타내는 바와 같이, MB부와 B부에서 에칭량의 편차가 억제되었다.
제2 에칭 스텝(RF-bias ON)(607)은, Cl2 가스와 N2 가스와 CF4 가스와 C4F8 가스의 혼합 가스를 이용해서 텅스텐막을 에칭하는 스텝이다. 또한 제2 에칭 스텝(RF-bias ON)(607)은, 적층막을 갖는 시료가 재치되는 시료대(102)에 고주파 전력을 공급하면서 행해진다. 표 2에 나타내는 바와 같이 제2 에칭 스텝(RF-bias ON)(607)에 있어서, 공급되는 가스는, Ar 가스 150ml/min, He 가스 162ml/min, CF4 가스 75ml/min, Cl2 가스 30ml/min, N2 가스 30ml/min, C4F8 가스 10ml/min이다. 진공 용기(101) 내의 압력은 6.1Pa, 플라스마 생성용 마이크로파는 700W, 웨이퍼에 인가되는 고주파 전력(RF-bias)은 20W이고, 인가 시간은 5s이다.
제3 에칭 스텝(RF-bias OFF)(608)은, 제2 에칭 스텝(RF-bias ON)(607) 후, 텅스텐막을 에칭하는 스텝이고, Cl2 가스와 N2 가스와 CF4 가스와 C4F8 가스의 혼합 가스를 이용해서 행해진다. 또한 제3 에칭 스텝(RF-bias OFF)(608)은, 시료대(102)에 고주파 전력을 공급하지 않고 행해진다. 제3 에칭 스텝(RF-bias OFF)(608)에 있어서, 스텝 시간이 58.5s인 것과, 웨이퍼에 고주파 전력(RF-bias)이 인가되지 않는 점을 제외하고, 공급되는 가스, 압력, 마이크로파의 조건은, 제2 에칭 스텝(RF-bias ON)(607)과 동일하다.
또, 제2 에칭 스텝(RF-bias ON)(607) 및 제3 에칭 스텝(RF-bias OFF)(608)에 이용되는 불소를 함유하는 가스로서, 표 2에 나타내는 가스를 포함하는 혼합 가스를 나타냈지만, 본 발명은 이것에 한정되는 것이 아니다. 불소 함유 가스로서, NF3 가스 또는 SF6 가스의 적어도 어느 하나를 포함하는 혼합 가스여도 된다. 또한, Ar 가스 및 He 가스는, 희석 가스의 기능을 갖는다.
도 8은, 본 실시형태의 플라스마 처리 방법에 있어서의 트렌치의 깊이와 에칭량의 관계를 나타내는 도면이다. 에칭량은 MB부에서 최대값 16.52nm, B부에서 최소값 12.63nm가 되었다. 트렌치 깊이 방향에 대한 에칭량차(801)는 3.89nm가 되어, 에칭량 분포가 개선되었다.
<작용·효과>
제2 에칭 스텝(RF-bias ON)(607)을 마련하여, 웨이퍼에 RF-bias(고주파 전력)를 적절하게 인가한 것에 의해, 트렌치(305) 내로 이온이 끌어당겨져서, 이온의 흐름이 MB부의 에천트를 B부로 끌어들인다고 생각된다. 그 결과, MB부의 과잉한 에칭량이 억제되는 한편 B부의 에칭량이 증가하여, 트렌치 깊이 방향에 대한 에칭량차는 개선되었다고 생각된다.
단, 제2 에칭 스텝(RF-bias ON)(607)에서 고주파 전력을 인가하는 것은, 제2 퇴적 스텝(606)에서 시료 표면에 부착한 플루오로카본의 보호막(304)의 에칭을 과잉으로 촉진하고, 또한 적층 구조 표면에 위치하는 실리콘 산화막(302)까지 에칭하여 대미지를 입게 할 가능성이 있다. 그래서 바람직한 사용 가능한 고주파 전력의 출력과 인가 시간의 의존성에 관하여 실험했다.
[고주파 전력의 출력 의존성]
우선, 고주파 전력의 출력 의존성에 대하여 실험했다. 표 2의 조건 중, 제2 에칭 스텝(RF-bias ON)(607)의 고주파 전력의 출력을 0W로부터 40W까지 변경하여 플라스마 처리를 행했다. 도 9는, 고주파 전력의 출력을 0W로부터 40W까지 변화시겼을 경우의 에칭량차를 나타내는 도면이다. 여기에서, T부 내지 B부에서 에칭량의 최대값은 MB부, 최소값은 B부에 나타나기 때문에, 도 9에 있어서, 에칭량의 출력 의존성을 관찰하는 대표적인 장소로서 MB부와 B부를 선택했다. 고주파 전력의 출력을 0W, 10W, 20W, 30W, 40W로 변경해서 에칭량 분포를 측정했다. 그 결과 고주파 전력이 0W일 때 트렌치 깊이 방향에 대한 에칭량차는 최대값 8.99nm가 되었다. 고주파 전력을 0W로부터 20W로 올리면 에칭량차가 감소하여, 20W일 때에 최소값 3.89nm가 되었다. 고주파 전력을 20W로부터 40W로 올리면 에칭량차가 증가하여, 40W에서는 4.11nm가 되었다. 이상으로부터 고주파 전력의 출력이 10W 내지 30W인 범위에서 트렌치 깊이 방향에 대한 에칭량차는 4nm 이하가 되고, 양호한 에칭량 분포가 되는 것을 알 수 있었다. 또한, 고주파 전력의 출력이 40W인 경우는 적층 구조 표면에 대미지가 가해진 것이 확인되었다. 이것으로부터 고주파 전력에 대해서는, 40W 이상의 출력을 이용하는 것은 바람직하지 않은 것을 알 수 있었다. 이상으로부터, 고주파 전력을 5s 인가했을 때에는 고주파 전력의 출력을 10W 내지 30W의 범위로 하는 것이 바람직하다. 또, 고주파 전력을 전력량으로 규정하는 경우, 바람직한 고주파 전력을 50W초 내지 150W초의 범위로 하는 것도 가능하다.
[고주파 전력의 인가 시간 의존성]
다음으로, 고주파 전력의 인가 시간 의존성에 대하여 실험했다. 표 2의 조건 중, 제2 에칭 스텝(RF-bias ON)(607)의 고주파 전력의 인가 시간을 3s로부터 11s로 변경해서 플라스마 처리를 행했다. 도 10은, 고주파 전력의 인가 시간을 3s로부터 11s까지 변화시켰을 경우의 에칭량차를 나타내는 도면이다. 여기에서는, 제2 사이클(605)에 있어서, 제2 에칭 스텝(RF-bias ON)(607)과 제3 에칭 스텝(RF-bias OFF)(608)의 합계 시간을 일정하게 하면서 고주파 전력의 인가 시간을 3s, 5s, 7s, 9s, 11s로 변화시켜 실험을 행했다. 예를 들면, 합계 시간을 63.5s로 설정하여, 스텝(607)의 인가 시간이 3s일 때 스텝(608)은 60.5s, 스텝(607)이 5s일 때 스텝(608) 58.5s, 스텝(607)이 7s일 때 스텝(608) 56.5s, 스텝(607)이 9s일 때, 스텝(608)은 54.5s, 스텝(607)이 11s일 때 스텝(608)은 52.5s가 되도록 했다. 단 합계 시간은 이 값에 한정되는 것이 아니다. 이것은 제2 퇴적 스텝(606)의 시간에 대해서, 고주파 전원이 ON(스텝(607))과 OFF(스텝(608))를 합친 에칭 스텝의 시간 비율이 변하면, 그 영향도 에칭량에 생기므로, 에칭 스텝의 합계 시간을 일정하게 해서 고주파 전원의 인가 시간의 변화의 영향을 보다 양호하게 파악하기 위함이다.
고주파 전력의 인가 시간을 3s로부터 5s로 변경하면 트렌치 깊이 방향에 대한 에칭량차는 4.17nm로부터 3.89nm로 감소하여, 최소값을 나타냈다. 5s로부터 11s로 길게 하면 에칭량차가 증가하여, 11s일 때에 최대값 5.25nm를 취한다. 고주파 전력의 인가 시간이 5s 내지 9s에서는, 트렌치 깊이 방향에 대한 에칭량차가 4nm 이하를 만족했다. 이상으로부터, 고주파 전력을 20W로 인가했을 때는, 인가 시간을 5s 내지 9s의 범위로 하는 것이 바람직한 것을 알 수 있었다. 또, 고주파 전력을 전력량으로 표현할 경우, 바람직한 고주파 전력을 100W초 내지 180W초의 범위로 하는 것도 가능하다.
<작용·효과>
고주파 전력의 출력 의존성과 인가 시간 의존성의 실험에서는, 고주파 전력의 적절한 범위를 넘어서 출력을 올리고 또한 인가 시간을 길게 하면, 트렌치 깊이 방향의 에칭량차가 악화되었다. 이 원인에 대해서 생각하면, 고주파 전력의 출력이나 인가 시간이 적절한 범위인 경우는 MB부의 에천트를 B부로 끌어들이는 작용이 발생하고 있다. 그러나 적절한 범위를 넘으면, T부 내지 M부 사이의 에천트를 MB부로 끌어들이는 현상도 발생한다. 그렇게 하면 MB부의 에천트량이 증가하여, B부보다도 MB부에 있어서 에칭이 진행되기 쉬워지고, 그 결과로서, 에칭량차가 악화된다고 생각된다.
[고주파 전력의 시간 변조]
한층 더 에칭량 분포 개선을 행하기 위해서 마이크로파와 고주파 전력의 TM(Time Modulation)화를 시도했다. 마이크로파와 고주파 전력의 TM화란, 마이크로파와 고주파 전력에 시간 변조된 간헐적인 고주파 전력을 사용하는 것이다. 시간 변조된 간헐적인 고주파 전력의 ON 시간(출력하는 시간)을 TON, OFF 시간(출력하지 않는 시간)을 TOFF로 했을 경우, Duty비=TON/(TON+TOFF)로 정의한다. 마이크로파와 고주파 전력의 TM화의 조건은, 제2 에칭 스텝(RF-bias ON)(607)과 제3 에칭 스텝(RF-bias OFF)(608)의 마이크로파를 700W, 주파수 1000Hz, Duty비 90%로 설정하고, 제2 에칭 스텝(RF-bias ON)(607)의 고주파 전력은 주파수 1000Hz, Duty비 30%에서 실효 파워가 20W가 되도록 설정했다. 또, 실효 파워란, 출력과 듀티 비의 곱이다. 이때의 제2 사이클(605)의 상세한 조건을 표 3에 나타낸다.
[표 3]
도 11은, 고주파 전력을 시간 변조했을 경우의 트렌치의 깊이와 에칭량의 관계를 나타내는 도면이다. 에칭량은 MB부에서 최대값 16.03nm, B부에서 최소값 13.06nm가 되어, 트렌치 깊이 방향에 대한 에칭량차(1101)는 2.97nm가 되어 개선되었다.
<작용·효과>
마이크로파가 OFF인 시간에, 에천트를 공급하는 CF4 가스 등이 트렌치(305) 내에 분산된다. 그 상태에서 마이크로파를 ON으로 하면, 마이크로파를 TM화하지 않는 경우와 비교해서, 에천트가 트렌치(305) 내에 분산되어 반응한다. 그 결과, 트렌치 깊이 방향에 대한 에칭량차가 개선되었다고 생각된다.
[고주파 전력의 실효 파워 의존성]
다음으로 마이크로파와 고주파 전력을 Tm화한 상태에서, 에칭량 분포의 실효 파워 의존성에 대하여 실험했다. 표 3의 조건 중, 제2 에칭 스텝(RF-bias ON)(607)의 실효 파워가 약 0W로부터 약 60W가 되도록, 고주파 전력의 Duty비를 30%로 한 후에, 고주파 전력의 출력을 0W(실효 파워 0W), 33.3W(실효 파워 10W), 66.7W(실효 파워 20W), 100W(실효 파워 30W), 133.3W(실효 파워 40W), 166.7W(실효 파워 50W), 200W(실효 파워 60W)로 변화시켜 플라스마 처리를 행했다. 도 12는, 고주파 전력의 실효 파워를 0W로부터 60W까지 변화시켰을 경우의 에칭량차를 나타내는 도면이다. 실효 파워가 0W일 때의 트렌치 깊이 방향에 대한 에칭량차는 7.81nm로 최대값을 나타냈다. 실효 파워를 0W로부터 20W로 상승시키면 에칭량차는 감소하여, 20W일 때에 2.97nm가 되었다. 20W로부터 60W로 상승시키면 에칭량차가 증가하여, 60W일 때에 4.02nm가 되었다. 또한, 60W까지 적층 구조 표면의 대미지가 확인되지 않았다. 이와 같이, 고주파 전력의 출력 의존성의 관점에서는 출력이 10W 내지 30W의 범위에서 양호한 에칭량차가 얻어졌지만, 고주파 전력의 실효 파워 의존성의 관점에서는 10W 내지 50W의 범위로 확대되었다.
<작용·효과>
양호한 실효 파워 범위가 얻어진 요인으로서는, 고주파 전력의 시간 변조에 있어서 서술한 바와 같이, 마이크로파 OFF 시의 에천트 공급 가스의 분산이 생각된다. 또한 적층 구조 표면에 대미지가 발생하지 않는 실효 파워의 범위가 넓어진 요인으로서는, 마이크로파와 고주파 전력을 OFF로 하는 시간을 마련함으로써 적층 구조 표면의 보호막(304)과 실리콘 산화막(302)의 상방으로부터의 에칭량을 저감할 수 있었던 것이 생각된다. 이상으로부터, 마이크로파를 출력 700W, 주파수 1000Hz, Duty비 90%로 설정하고, 고주파 전력을 주파수 1000Hz, Duty비 30%로 설정했을 때에 실효 파워를 10W 내지 50W의 범위로 설정하는 것이 바람직하다고 알 수 있었다.
이상, 본 발명의 실시형태에 대하여 설명했지만, 본 발명은, 상술한 실시형태에 한정되는 것은 아니며, 본 발명의 요지를 일탈하지 않는 범위에서 여러 가지 변경이 가능하다.
예를 들면 고주파 전원의 출력이나 인가 시간, 실효 파워 등의 호적한 범위는, 트렌치 깊이 방향에 대한 바람직한 에칭량차에 따라서 적절하게 조정하여, 정하는 것이 가능하다.
100 … 플라스마 처리 장치 101 … 진공 용기
102 … 시료대 103 … 발진기
104 … 제1 고주파 전원 105 … 샤워 플레이트
106 … 유전체 창 107 … 처리실
108 … 가스 공급 장치 109 … 진공 배기구
110 … 도파관 111 … 자장 발생용 코일
112 … 코일 케이스 113 … 웨이퍼
114 … 매칭 회로 115 … 제2 고주파 전원
116 … 고주파 필터 117 … 직류 전원
201 … 제1 사이클 202 … 제1 퇴적 스텝
203 … 제1 에칭 스텝 204 … 반복 판정 스텝
205 … 제2 사이클 206 … 제2 퇴적 스텝
207 … 제2 에칭 스텝(RF-bias OFF) 208 … 반복 판정 스텝
301 … 다결정 실리콘 302 … 실리콘 산화막
303 … 텅스텐막 304 … 보호막
305 … 트렌치 501, 801, 1101 … 에칭량차
601 … 제1 사이클 602 … 제1 퇴적 스텝
603 … 제1 에칭 스텝 604 … 반복 판정 스텝
605 … 제2 사이클, 606 … 제2 퇴적 스텝
607 … 제2 에칭 스텝(RF-bias ON)
608 … 제3 에칭 스텝(RF-bias OFF) 609 … 반복 판정 스텝

Claims (5)

  1. 절연막과 텅스텐막이 번갈아 적층된 적층막의 텅스텐막을 플라스마 에칭하는 플라스마 처리 방법에 있어서,
    퇴적막을 퇴적시키는 제1 퇴적 스텝과,
    상기 제1 퇴적 스텝 후, 상기 텅스텐막을 에칭하는 제1 에칭 스텝과,
    퇴적막을 퇴적시키는 제2 퇴적 스텝과,
    상기 제2 퇴적 스텝 후, Cl2 가스와 N2 가스와 CF4 가스와 C4F8 가스의 혼합 가스를 이용해서 상기 텅스텐막을 에칭하는 제2 에칭 스텝과,
    상기 제2 에칭 스텝 후, 상기 텅스텐막을 에칭하는 제3 에칭 스텝을 갖고,
    상기 제1 퇴적 스텝과 상기 제1 에칭 스텝을 소정회(所定回), 반복한 후, 상기 제2 퇴적 스텝을 행하고,
    상기 제2 퇴적 스텝과 상기 제2 에칭 스텝과 상기 제3 에칭 스텝을 소정회, 반복하는 것을 특징으로 하는 플라스마 처리 방법.
  2. 제1항에 있어서,
    상기 절연막은, 실리콘 산화막인 것을 특징으로 하는 플라스마 처리 방법.
  3. 제1항에 있어서,
    상기 제3 에칭 스텝은, Cl2 가스와 N2 가스와 CF4 가스와 C4F8 가스의 혼합 가스를 이용해서 행해지는 것을 특징으로 하는 플라스마 처리 방법.
  4. 제3항에 있어서,
    상기 제2 에칭 스텝은, 상기 적층막을 갖는 시료가 재치(載置)되는 시료대에 고주파 전력을 공급하면서 행해지고,
    상기 제3 에칭 스텝은, 상기 시료대에 고주파 전력을 공급하지 않고 행해지는 것을 특징으로 하는 플라스마 처리 방법.
  5. 제4항에 있어서,
    상기 제2 퇴적 스텝은, C4F8 가스를 이용해서 행해지는 것을 특징으로 하는 플라스마 처리 방법.
KR1020237021301A 2022-04-26 2022-04-26 플라스마 처리 방법 KR20230153993A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2022/018912 WO2023209812A1 (ja) 2022-04-26 2022-04-26 プラズマ処理方法

Publications (1)

Publication Number Publication Date
KR20230153993A true KR20230153993A (ko) 2023-11-07

Family

ID=88518277

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237021301A KR20230153993A (ko) 2022-04-26 2022-04-26 플라스마 처리 방법

Country Status (5)

Country Link
JP (1) JP7498369B2 (ko)
KR (1) KR20230153993A (ko)
CN (1) CN117296135A (ko)
TW (1) TW202343565A (ko)
WO (1) WO2023209812A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019176184A (ja) 2015-05-22 2019-10-10 株式会社日立ハイテクノロジーズ プラズマ処理装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340213A (ja) * 1998-03-12 1999-12-10 Hitachi Ltd 試料の表面加工方法
US9246011B2 (en) 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10276398B2 (en) 2017-08-02 2019-04-30 Lam Research Corporation High aspect ratio selective lateral etch using cyclic passivation and etching
JP6963097B2 (ja) 2019-04-22 2021-11-05 株式会社日立ハイテク プラズマ処理方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019176184A (ja) 2015-05-22 2019-10-10 株式会社日立ハイテクノロジーズ プラズマ処理装置

Also Published As

Publication number Publication date
JP7498369B2 (ja) 2024-06-11
CN117296135A (zh) 2023-12-26
WO2023209812A1 (ja) 2023-11-02
JPWO2023209812A1 (ko) 2023-11-02
TW202343565A (zh) 2023-11-01

Similar Documents

Publication Publication Date Title
JP6138653B2 (ja) ドライエッチング方法
US9230824B2 (en) Method of manufacturing semiconductor device
US9330973B2 (en) Workpiece processing method
TWI478234B (zh) 氮化矽膜之蝕刻方法
KR101811910B1 (ko) 질화규소막에 피처를 에칭하는 방법
US20170330759A1 (en) Etching method
US9852922B2 (en) Plasma processing method
JP4653603B2 (ja) プラズマエッチング方法
US20220051904A1 (en) Etching method
KR102429615B1 (ko) 에칭 방법
US20220181162A1 (en) Etching apparatus
KR101147964B1 (ko) 플라즈마 에칭 처리 방법 및 플라즈마 에칭 처리 장치
KR20160088816A (ko) 에칭 방법
US20160379841A1 (en) Etching method
JP2013131587A (ja) プラズマ処理方法
KR20150031227A (ko) 플라즈마 에칭 방법 및 플라즈마 처리 장치
CN105810582A (zh) 蚀刻方法
KR20230153993A (ko) 플라스마 처리 방법
CN112424912A (zh) 等离子处理方法
JP5525319B2 (ja) エッチング方法およびエッチング装置
KR101353258B1 (ko) 반도체 소자의 갭필 방법
CN105810579A (zh) 蚀刻方法
JP5918886B2 (ja) プラズマ処理方法
KR20240052714A (ko) 플라스마 처리 방법
KR20240016242A (ko) 플라스마 처리 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal