TWI645566B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI645566B
TWI645566B TW103141189A TW103141189A TWI645566B TW I645566 B TWI645566 B TW I645566B TW 103141189 A TW103141189 A TW 103141189A TW 103141189 A TW103141189 A TW 103141189A TW I645566 B TWI645566 B TW I645566B
Authority
TW
Taiwan
Prior art keywords
film
oxide
transistor
oxide semiconductor
semiconductor device
Prior art date
Application number
TW103141189A
Other languages
English (en)
Other versions
TW201528506A (zh
Inventor
肥塚純一
島行徳
神長正美
羽持貴士
日向野聡
山崎舜平
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201528506A publication Critical patent/TW201528506A/zh
Application granted granted Critical
Publication of TWI645566B publication Critical patent/TWI645566B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供一種包括電晶體和含有Cu且用於佈線，信號線，或類似的金屬膜的新穎半導體裝置。該半導體裝置包括：第一佈線，第二佈線，第一電晶體和第二電晶體。第一佈線電連接到第一電晶體的源極或汲極，和第二佈線電連接到第二電晶體的閘極。第一佈線和第二佈線各包括一種Cu-X合金膜(X是Mn，Ni，Cr，Fe，Co，Mo，Ta，或Ti)。在第一佈線中的Cu-X合金膜被連接到第二佈線中的Cu-X合金膜。

Description

半導體裝置及其製造方法
本發明的一個實施例關於一種包括氧化物半導體的半導體裝置以及包括半導體裝置的顯示裝置。
需要注意的是，本發明的一實施例不限於上述的技術領域。本發明在本說明書等公開的一個實施例的技術領域關於的物體，方法或製造方法。此外，本發明的一實施例關於一種製程，一台機器，製造，或物質的組成。具體而言，在本說明書中公開了本發明的實施例的技術領域的實例包括半導體裝置，顯示裝置，發光裝置，蓄電裝置，一個記憶體裝置，用於驅動它們中的任何一個的方法，和用於製造它們中的任何一個方法。
注意，在本說明書中，半導體裝置是指一種半導體元件本身或包括半導體元件的裝置。作為這種半導體元件的一個例子，例如，一個電晶體(薄膜電晶體等)可以是已知。此外，一個顯示裝置，如液晶面板或有機EL面板在某些情況下包括半導體裝置。
有在使用電晶體(例如，一個液晶面板和有機EL面板)朝向一個更大的螢幕的顯示裝置中的趨勢。隨著螢幕尺寸變大，在顯示裝置使用主動元件，如一個電晶體的情況下，施加到元件上的電壓取決於佈線的位置而變化，該佈線由於佈線電阻連接到該元件，其造成顯示品質劣化的問題，例如顯示不均勻和在灰度缺陷。
以往，鋁膜已被廣泛地使用作為用於佈線，信號線，或類似的材料；此外，使用銅(Cu)薄膜作為材料的研究和發展被廣泛地進行，以進一步降低電阻。然而，Cu膜是不利的，因為它們對於基膜的密合性低，並且電晶體的特性容易由於Cu膜中的Cu擴散到電晶體的半導體層而劣化。需要注意的是，矽基半導體材料被廣泛地稱為適用電晶體的半導體薄膜的材料，而作為另一種材料，氧化物半導體受到關注(參照專利文獻1)。
此外，Cu-Mn合金中公開作為形成在包括含有銦的氧化物半導體材料的半導體層上的歐姆電極(參照專利文獻2)。
[參考] [專利文獻]
[專利文獻1]日本專利申請案2007-123861號
[專利文獻2]PCT國際公開2012/002573號
在銅(Cu)被用作為半導體裝置中的佈線材料的情況下，提供了一種方法是通常已知的，其中氮化鈦，氮化鎢，或氮化鉭等的一個屏障層設置在Cu佈線的側表面或下表面上，以防止Cu擴散。屏障膜具有高的電阻和佈線之間的接觸部分中的接觸電阻是高的。因此，引起佈線延遲。
本發明一個實施例的一個目的是要提供一種包括一個電晶體和佈線，信號線，或類似使用含有Cu的金屬膜而形成的新穎的半導體裝置。本發明一個實施例的另一個目的是提供一種用於半導體裝置的製造的方法，半導體裝置包括一個電晶體和佈線，信號線，或類似使用含有Cu的金屬膜而形成的。本發明一個實施例的另一個目的是提供一種半導體裝置，包括一個電晶體，並且其中佈線延遲被抑制。本發明一個實施例的另一個目的是提供一種包括一個電晶體的可靠性高的半導體裝置。本發明一個實施例的另一個目的是提供一種新穎的半導體裝置和用於新穎半導體裝置的製造方法。
需要注意的是這些目的的描述，不干擾其他目的的存在。在本發明的實施例中，沒有必要達到所有目的。上述目的以外的目的對於本說明書的描述，附圖，申請專利範圍，和類似物將是顯而易見的，並且可以從本說明書的描述，附圖，申請專利範圍，和類似物衍生。
本發明的一個實施例是包括第一佈線，第二 佈線，第一電晶體和第二電晶體的半導體裝置。第一佈線電連接到第一電晶體的源極或汲極，和第二佈線電連接到第二電晶體的閘極。第一佈線和第二佈線各包括一種Cu-X合金膜(X是Mn，Ni，Cr，Fe，Co，Mo，Ta，或Ti)。第一佈線被連接到在Cu-X合金膜中的第二佈線。
在上述實施例中，第一佈線包括第一Cu-Mn合金膜，在第一Cu-Mn合金膜上的第一銅膜，及在第一銅膜上的第二Cu-Mn合金膜。
在上述實施例中，第二佈線包括第三Cu-Mn合金膜，在第三Cu-Mn合金膜上的第二銅膜，和在第二銅膜上的第四Cu-Mn合金膜。
在上述實施例中，表面和第一佈線的側面之間的傾斜角較佳為大於或等於30°且小於或等於70°，其中第一佈線在表面上形成。
在上述實施例中，表面和第二佈線的側面之間的傾斜角較佳為大於或等於30°且小於或等於70°，其中第二佈線在表面上形成。
在上述實施例中，第一佈線和第二佈線通過氧化錳被連接到含有氧的絕緣膜。
本發明的一個實施例是一種顯示裝置，包括在上述實施例中描述的半導體裝置。
本發明的一個實施例是一種電子裝置，其包括在上述實施例中描述的顯示裝置和一個麥克風，揚聲器，和操作鍵中的至少一個。
注意，在本說明書中，序數如“第一”，“第二”，和“第三”是用來以避免部件之間的混淆，並且因此不限制部件的數量。
注意，在本說明書中，用於描述佈置的術語，例如“在...上”，“在...上方”，“在...下”，以及“在...下方”被用於方便描述參照附圖的部件之間的位置關係。此外，按照各部件進行說明的方向，部件之間的位置關係被適當地改變。因此，在本說明書中使用的術語沒有限制，並且可以根據情況進行適當描述。
在本說明書等中，一個電晶體是具有閘極，汲極和源極的至少三個端子的元件。此外，該電晶體具有汲極(汲極端子，汲極區，或汲極電極層)和源極(源極端子，源極區或源極電極層)之間的通道區，並且電流可流通過汲極，在通道區和源極。請注意，在本說明書等中，通道區是指，電流主要流通過的區。
此外，例如，當具有不同極性的電晶體被採用或電路操作中的電流流動的方向被改變時，源極和汲極的功能可能切換。因此，術語“源極”和“汲極”，可以在本說明書等進行切換。
注意，在本說明書等中，表達“電連接”包括其中部件通過一個“具有任何電子功能的物體”連接的情況下。只要通過該物體連接的部件之間電信號可被發送並且接收，“具有任何電子功能的物體”上沒有特別的限制。一個“具有任何電子功能的物體”的例子是一個開關 元件，如電晶體，電阻器，電感器，電容器，和具有如電極和佈線的多種功能的元件。
根據本發明的一個實施例，可以提供一種包括一個電晶體和佈線，信號線，或類似使用含有Cu的金屬膜而形成的新穎的半導體裝置。根據本發明的一個實施例，可以提供一種用於半導體裝置的製造的方法，半導體裝置包括一個電晶體和佈線，信號線，或類似使用含有Cu的金屬膜而形成的。根據本發明的一個實施例，可以提供一種半導體裝置，包括一個電晶體，並且其中佈線延遲被抑制。根據本發明的一個實施例，可以提供一種包括一個電晶體的可靠性高的半導體裝置。根據本發明的一個實施例，可以提供一種新穎的半導體裝置和用於新穎半導體裝置的製造方法。
需要注意的是這些功效的描述，不干擾其他功效的存在。在本發明的實施例中，沒有必要達到所有功效。上述功效以外的功效對於本說明書的描述，附圖，申請專利範圍，和類似物將是顯而易見的，並且可以從本說明書的描述，附圖，申請專利範圍，和類似物衍生。
102‧‧‧基板
105‧‧‧氧化物膜
106‧‧‧絕緣膜
106a‧‧‧絕緣膜
106b‧‧‧絕緣膜
108‧‧‧氧化物半導體膜
108a‧‧‧氧化物半導體膜
108b‧‧‧氧化物半導體膜
109‧‧‧接觸孔
110a‧‧‧電極層
110b‧‧‧電極層
110c‧‧‧電極層
110d‧‧‧電極層
111‧‧‧導電膜
111a‧‧‧導電膜
111b‧‧‧導電膜
111c‧‧‧導電膜
111d‧‧‧導電膜
111i‧‧‧導電膜
112‧‧‧導電膜
112a‧‧‧導電膜
112b‧‧‧導電膜
112c‧‧‧導電膜
112d‧‧‧導電膜
112i‧‧‧導電膜
113‧‧‧導電膜
113a‧‧‧導電膜
113b‧‧‧導電膜
113c‧‧‧導電膜
113d‧‧‧導電膜
113i‧‧‧導電膜
114‧‧‧絕緣膜
116‧‧‧絕緣膜
118‧‧‧絕緣膜
120a‧‧‧導電膜
120b‧‧‧導電膜
121‧‧‧金屬氧化物膜
121a‧‧‧金屬氧化物膜
121b‧‧‧金屬氧化物膜
122‧‧‧金屬氧化物膜
122a‧‧‧金屬氧化物膜
122b‧‧‧金屬氧化物膜
140‧‧‧導電膜
140a‧‧‧導電膜
140b‧‧‧導電膜
141‧‧‧導電膜
141a‧‧‧導電膜
141b‧‧‧導電膜
141i‧‧‧導電膜
142‧‧‧導電膜
142a‧‧‧導電膜
142b‧‧‧導電膜
142i‧‧‧導電膜
143‧‧‧導電膜
143a‧‧‧導電膜
143b‧‧‧導電膜
143i‧‧‧導電膜
150‧‧‧電晶體
151‧‧‧電晶體
152‧‧‧電晶體
153‧‧‧電晶體
154‧‧‧電晶體
155‧‧‧電晶體
156‧‧‧電晶體
157‧‧‧電晶體
160‧‧‧半導體裝置
161‧‧‧半導體裝置
162‧‧‧半導體裝置
163‧‧‧半導體裝置
170‧‧‧抗蝕劑掩模
172‧‧‧抗蝕劑掩模
182‧‧‧蝕刻劑
184‧‧‧蝕刻劑
200‧‧‧基板
201‧‧‧絕緣膜
202‧‧‧絕緣膜
209‧‧‧接觸孔
214‧‧‧雜質區
215‧‧‧雜質區
216‧‧‧雜質區
217‧‧‧雜質區
222‧‧‧半導體層
222a‧‧‧半導體層
222b‧‧‧半導體層
225‧‧‧導電膜
225a‧‧‧導電膜
225b‧‧‧導電膜
225c‧‧‧導電膜
225d‧‧‧導電膜
226‧‧‧導電膜
226a‧‧‧導電膜
226b‧‧‧導電膜
226c‧‧‧導電膜
226d‧‧‧導電膜
227‧‧‧導電膜
227a‧‧‧導電膜
227b‧‧‧導電膜
227c‧‧‧導電膜
227d‧‧‧導電膜
228a‧‧‧導電膜
228b‧‧‧導電膜
228c‧‧‧導電膜
228d‧‧‧導電膜
231‧‧‧絕緣膜
236‧‧‧絕緣膜
237‧‧‧絕緣膜
240a‧‧‧層
240b‧‧‧層
240c‧‧‧層
241‧‧‧氧化物膜
250‧‧‧電晶體
251‧‧‧電晶體
252‧‧‧電晶體
253‧‧‧電晶體
254‧‧‧電晶體
255‧‧‧電晶體
260‧‧‧半導體裝置
261‧‧‧半導體裝置
262‧‧‧半導體裝置
270‧‧‧導電膜
270a‧‧‧導電膜
270b‧‧‧導電膜
271‧‧‧導電膜
271a‧‧‧導電膜
271b‧‧‧導電膜
272‧‧‧導電膜
272a‧‧‧導電膜
272b‧‧‧導電膜
273‧‧‧導電膜
273a‧‧‧導電膜
273b‧‧‧導電膜
501‧‧‧像素電路
502‧‧‧像素部
504‧‧‧驅動器電路部
504a‧‧‧閘極驅動器
504b‧‧‧源極驅動器
506‧‧‧保護電路
507‧‧‧端子部
550‧‧‧電晶體
552‧‧‧電晶體
554‧‧‧電晶體
560‧‧‧電容器
562‧‧‧電容器
570‧‧‧液晶元件
572‧‧‧發光元件
600‧‧‧閘極驅動器電路
601‧‧‧移位寄存器單元
601a‧‧‧移位寄存器單元
602‧‧‧移位寄存器單元
602a‧‧‧移位寄存器單元
603‧‧‧多工解訊器電路
604‧‧‧多工解訊器電路
605‧‧‧緩衝器
605a‧‧‧緩衝器
611‧‧‧電晶體
612‧‧‧電晶體
613‧‧‧電晶體
614‧‧‧電晶體
615‧‧‧電晶體
616‧‧‧電晶體
617‧‧‧電晶體
618‧‧‧電晶體
619‧‧‧電容器
621‧‧‧電晶體
622‧‧‧電晶體
623‧‧‧電晶體
624‧‧‧電容器
625‧‧‧電晶體
709‧‧‧導電膜
710‧‧‧導電膜
711‧‧‧導電膜
712‧‧‧導電膜
713‧‧‧導電膜
714‧‧‧絕緣膜
2000‧‧‧半導體基板
2100‧‧‧電晶體
2112‧‧‧絕緣層
2113‧‧‧閘極電極
2114‧‧‧閘極絕緣膜
2115‧‧‧汲極區
2116‧‧‧側壁絕緣層
2207‧‧‧氧化物膜
2212‧‧‧絕緣膜
2213‧‧‧閘極電極
2214‧‧‧閘極絕緣膜
2215‧‧‧汲極區
2216‧‧‧側壁絕緣層
2301‧‧‧絕緣層
2302‧‧‧插頭
2303‧‧‧佈線
2304‧‧‧插頭
2305‧‧‧佈線
2306‧‧‧插頭
2307‧‧‧氧化物膜
5000‧‧‧外殼
5001‧‧‧顯示部
5002‧‧‧顯示部
5003‧‧‧揚聲器
5004‧‧‧LED燈
5005‧‧‧操作鍵
5006‧‧‧連接端子
5007‧‧‧感測器
5008‧‧‧麥克風
5009‧‧‧開關
5010‧‧‧紅外端口
5011‧‧‧記憶體介質讀取部
5012‧‧‧支撐
5013‧‧‧耳機
5014‧‧‧天線
5015‧‧‧快門按鈕
5016‧‧‧圖像接收部
5017‧‧‧充電器
5100‧‧‧丸
5120‧‧‧基板
5161‧‧‧區
8000‧‧‧顯示模組
8001‧‧‧上蓋
8002‧‧‧下蓋
8003‧‧‧FPC
8004‧‧‧觸摸面板
8005‧‧‧FPC
8006‧‧‧顯示面板
8007‧‧‧背光源
8008‧‧‧光源
8009‧‧‧架
8010‧‧‧印刷電路板
8011‧‧‧電池
在附圖中：
圖1A和1B是半導體裝置的一個頂視圖和一個剖面圖；圖2A和2B是一個半導體裝置的剖面圖； 圖3A和3B是半導體裝置的一個頂視圖和一個剖面圖；圖4A和4B是半導體裝置的一個頂視圖和一個剖面圖；圖5A和5B是半導體裝置的一個頂視圖和一個剖面圖；圖6A和6B均示出疊層薄膜的能帶；圖7A至7D是示出用於製造半導體裝置的方法的剖面圖；圖8A至8C是示出用於製造半導體裝置的方法的剖面圖；圖9A到9C是示出用於製造半導體裝置的方法的剖面圖；圖10A和10B是示出用於製造半導體裝置的方法的剖面圖；圖11A和11B是半導體裝置的剖面圖；圖12A和12B分別是半導體裝置的剖面圖；圖13A和13B是半導體裝置的一個頂視圖和一個剖面圖；圖14A和14B是半導體裝置的一個頂視圖和一個剖面圖；圖15A和15B是半導體裝置的一個頂視圖和一個剖面圖；圖16是半導體裝置的剖面圖； 圖17A和17B分別是半導體裝置的剖面圖；圖18A至18C是一個表示顯示裝置的方塊圖和電路圖；圖19示出一個閘極驅動器電路的總體圖；圖20A和20B示出移位寄存器單元；圖21A和21B示出移位寄存器單元，其是一個虛擬階段；圖22A和22B示出了多工解訊器；圖23A和23B示出了多工解訊器；圖24示出一緩衝器；圖25A和25B示出了另一個移位寄存器單元；圖26A和26B示出移位寄存器單元，其是一個虛擬階段；圖27A和27B說明另一個緩衝器；圖28A和28B示出了一種獲得更窄擋板的方式；圖29是一個移位寄存器單元的一時序圖。
圖30示出的顯示模組；圖31A到31H說明電子裝置；圖32A和32B分別是半導體裝置的剖面圖；圖33A和33B是實施例1中的剖面的STEM圖像；圖34A和34B是實施例1中的剖面的STEM圖像；圖35是實施例1中的剖面的STEM圖像；圖36表示在實施例1的導電膜的EDX分析的結果；圖37A和37B是實施例2中的剖面的STEM圖像； 圖38表示在實施例2的導電膜的EDX分析的結果；圖39A至39D是一個CAAC-OS的剖面的Cs校正高解析度TEM圖像和CAAC-OS的剖面示意圖；圖40A至40D是一個CAAC-OS的平面的Cs校正高解析度TEM圖像；圖41A到41C示出了通過XRD的CAAC-OS和單晶氧化物半導體的結構分析；圖42A和42B顯示CAAC-OS的電子衍射圖案；和圖43示出由電子照射引起的In-Ga-Zn氧化物的晶體部的變化。
下面將參照附圖對實施例進行說明。注意，實施例可以用各種方式來實現，並且本領域的技術人員在方式可以容易地理解，且細節可以以各種方式在不脫離本發明的精神和範圍的情況下改變。因此，本發明不應該被解釋為侷限於實施例的以下描述。
在附圖中，在某些情況下，為了清楚起見，尺寸，層的厚度，或者區被放大。因此，本發明的實施例並不限定於這樣的比例。需要注意的是，附圖是示出理想的實施例的示意圖，並且本發明的實施例並不限於附圖中所示的形狀或值。
(實施例1)
在本實施例中，參照附圖對本發明的一個實施例的半導體裝置進行說明。
<半導體裝置的結構的實施例1>
圖1A是頂視圖，示出本發明的一實施例的半導體裝置160，並且圖1B是沿圖1A的點劃線X1-X2截取的剖面圖。注意，如圖1A所示，半導體裝置160的一些部件未示出，以避免複雜。
該半導體裝置160包括一個電晶體150和電晶體151。圖1B是在通道長度方向上的電晶體150的剖視圖，和在通道寬度方向上的電晶體151的剖面圖。
注意，通道長度是指，例如，在一個區中的源極(源極區或源極電極)和汲極電極(汲極區或汲極電極)之間的距離，其中半導體(或其中電流在當一個電晶體導通時流動在半導體中的一部分)和閘極電極在區中彼此重疊，或其中通道在區中形成在電晶體的頂視圖中。在一個電晶體中，在各區的通道長度是不一定相同。換言之，一個電晶體的通道長度在某些情況下並不限定於一個值。因此，在本說明書中，通道長度為在通道形成的區中的值，最大值，最小值，或平均值中的任何一個。
通道寬度是指，例如，一個部分的長度，其中源極和汲極在一個區中相互面對的區中的半導體(或它的一部分，其中半導體(或其中電流在當一個電晶體導通時流動在半導體中的一部分)和閘極電極在區中彼此重 疊，或在通道形成的區中。在一個電晶體中，在各區的通道寬度是不一定相同值。換言之，一個電晶體的通道寬度在某些情況下並不限定於一個值。因此，在本說明書中，通道寬度為在通道形成的區中的值，最大值，最小值，或平均值中的任何一個。
該電晶體150包括基板102上的導電膜體140a，在基板102和導電膜體140a上的絕緣膜106，在絕緣膜106上並與導電膜140a的重疊的氧化物半導體膜108a，和一對電連接到氧化物半導體膜108a的電極層110a和110b。導電膜140a作為電晶體150的閘極電極，絕緣膜106用作電晶體150的閘極絕緣膜，和一對電極層110a和110b用作電晶體150的源極電極和汲極電極。絕緣膜106具有絕緣膜106a和絕緣膜106b的兩層結構。需要注意的是，絕緣膜106的結構不限於此，並且絕緣膜106可以具有單層結構或包括三層或更多層的疊層結構。
該電晶體151包括基板102上的導電膜140b，在基板102和導電膜140b上的絕緣膜106，在絕緣膜106上並與導電膜140b的重疊的氧化物半導體膜108b，和一對電連接到氧化物半導體膜108b的電極層110c和110d。導電膜140b作為電晶體151的閘極電極，絕緣膜106用作電晶體151的閘極絕緣膜，和一對電極層110c和110d用作電晶體151的源極電極和汲極電極。
此外，如圖1B所示，在電晶體150和151上，具體而言，在氧化物半導體膜108a和108b和該對電 極層110a和110b上，設置絕緣膜114，絕緣膜116和絕緣膜118，其用作電晶體150和151的保護絕緣膜。
電晶體150的電極層110b和電晶體151的導電膜140b通過接觸孔109被彼此電連接。換句話說，電晶體150的源極電極層或汲極電極層電連接到電晶體151的閘極電極層。
在該電晶體150中，一對電極層110a和110b包括至少一種Cu-X合金膜((X是Mn，Ni，Cr，Fe，Co，Mo，Ta，或Ti)，以下簡稱為Cu-X合金膜)；例如，它是較佳使用Cu-X合金膜的單層結構或Cu-X合金膜和包括一個低電阻材料的導電膜的疊層結構。低電阻材料如銅(Cu)，鋁(Al)，金(Au)，或銀(Ag)，任何這些材料的合金，或含有任何這些材料作為其主要成分的化合物。
較佳的是，包括在一對電極層110a和110b中的Cu-X合金膜與氧化物半導體膜108a接觸。在Cu-X合金膜與氧化物半導體膜108a接觸的情況下，Cu-X合金膜中的X在一些情況下形成X的氧化物膜在具有氧化物半導體膜108a的界面。用氧化物膜，在Cu-X合金膜的Cu進入氧化物半導體膜108a可以被防止。
例如，Cu-Mn合金膜被用作一對電極層110a和110b。當Cu-Mn合金膜被用作一對電極層110a和110b，與基膜的密合性，在這裡，絕緣膜106b和氧化物半導體膜108a可以增加。用Cu-Mn合金膜，與氧化物半 導體膜108a的有利的歐姆接觸可以進行。
在該電晶體150中，導電膜140a包括至少一種Cu-X合金膜；例如，它是較佳使用Cu-X合金膜的單層結構或Cu-X合金膜和包括一個低電阻材料的導電膜的疊層結構。低電阻材料如銅(Cu)，鋁(Al)，金(Au)，或銀(Ag)，任何這些材料的合金，或含有任何這些材料作為其主要成分的化合物。
較佳的是，包括在導電膜140a中的Cu-X合金膜與絕緣膜106a接觸。在當Cu-X合金膜與絕緣膜106a接觸時，絕緣膜106a含氧的情況下，Cu-X合金膜中的X在一些情況下形成X的氧化物膜在具有絕緣膜106a的界面。用氧化物膜，在Cu-X合金膜的Cu通過絕緣膜106進入氧化物半導體膜108a可以被防止。
例如，Cu-Mn合金膜被用作導電膜140a。當Cu-Mn合金膜被用作導電膜140a時，與基板102和絕緣膜106的密合性可以增加。
所述一對電極層110a和110b以及導電膜140a亦作用為引線佈線或類似物。所述一對電極層110a和110b以及導電膜140a包括一種Cu-X合金膜或Cu-X合金膜和含有低電阻材料的導電膜，低電阻材料如銅(Cu)，鋁(Al)，金(Au)，或銀(Ag)；因此，即使在大尺寸的基板用作基板102的情況下，亦可以製造其中佈線延遲被抑制的半導體裝置。
當一對電極層110a和110b以及導電膜140a 具有上述結構時，可以提供可靠性高的半導體裝置，其中Cu的進入到氧化物半導體膜108a被防止而佈線延遲被抑制。
注意，上面提到的可應用到電晶體151的一對電極層110c和110d和導電膜140b。當一對電極層110c和110d以及導電膜140b具有上述結構時，可以提供可靠性高的半導體裝置，其中Cu的進入到氧化物半導體膜108b被防止而佈線延遲被抑制。
其中電極層110b和導電膜140b包括Cu-X合金膜的情況下，包括在電極層110b中的Cu-X合金膜較佳是通過接觸孔109與包括在導電膜140b中的Cu-X合金膜接觸。當Cu-X合金膜彼此接觸時，接觸電阻可以被減小，並且因此即使在大尺寸的基板用作基板102的情況下，可以製造佈線延遲被抑制的半導體裝置。
對於氧化物半導體膜108a，可以使用In-Ga氧化物，In-Zn氧化物，或In-M-Zn氧化物(M是Ti，Ga，Y，Zr，La，Ce，Nd，Sn，或Hf)。此外，較佳的是，氧化物半導體膜108a包括一個晶體部和晶體部中的c軸，該c軸對準平行於一表面的法線向量的方向，其中氧化物半導體膜108a形成在該表面上。在氧化物半導體膜108a包括晶體部的情況下，一對電極層110a和110b以及導電膜140a的Cu進入氧化物半導體膜108a可以防止。需要注意的是後述的CAAC-OS較佳用於具有晶體部的氧化物半導體膜108a。
如圖1B中的電晶體150中所示的，不與所述一對電極層110a和110b重疊的氧化物半導體膜108a的區的厚度比與一對電極層110a和110b重疊的氧化物半導體膜108a的區的厚度小。當不與一對電極層110a和110b重疊的氧化物半導體膜108a的區的厚度是小時，從一對電極層110a和110b擴散的雜質(這裡，Cu)可以被去除。因此，氧化物半導體膜108a的表面，即，在背面通道側上的電晶體150的一個表面被清潔，使可靠性高的半導體裝置，其中在電氣特性的降低被抑制並可來提供具有較佳的電氣特性的半導體裝置。視情況或條件，不與一對電極層110a和110b重疊的氧化物半導體膜108a的區的厚度可以大致與一對電極層110a和110b重疊的氧化物半導體膜108a的區的厚度相同。
上面提到的可以應用到電晶體151的氧化物半導體膜108b。
在圖2A的半導體裝置160是其中在圖1B的半導體裝置160上執行熱處理的情況的一個例子。圖2A的半導體裝置160是與在圖1B的半導體裝置160不同。圖1B中，一個氧化物膜105被形成以圍繞電極層110a到110d和導電膜140a和140b。圖2A中的該半導體裝置160的結構是與在圖1B的半導體裝置160相同的，除了以上描述的之外。
圖2B是沿圖2A的點劃線Z1-Z2截取的剖視圖。僅電極層110b和與所述電極層110b接觸的絕緣膜被 示出。電極層110b的陰影圖案未圖示，以避免複雜。
氧化物膜105在以下這樣的方式形成，即氧化物(在此，稱為氧化物半導體膜或含有氧氣的絕緣膜)和含有的Cu-X合金的導電膜是在彼此接觸並加熱和於Cu-X合金中的X在氧化物和導電膜之間的界面的附近偏析，並與氧氣反應。在X為Mn的情況下，包含在氧化物膜105中的物質的實例包括Mn氧化物，In-Mn氧化物(在氧化物包含In的情況下)，Ga-Mn氧化物(在氧化物含有Ga的情況下)，In-Ga-Mn氧化物(在氧化物含有In和Ga的情況下)，In-Ga-Zn-Mn氧化物(在氧化物包含In，Ga及Zn的情況下)，Si-Mn氧化物(在氧化物含有Si的情況下)，Al-Mn氧化物(在氧化物含有Al的情況下)，和Hf-Mn氧化物(在氧化物含有鉿的情況下)。
所述熱處理可以在高於或等於100℃和低於或等於650℃的溫度下進行，較佳高於或等於150℃和低於或等於500℃，較進一步較佳高於或等於200℃和低於或等於350℃。可以在導電膜，電極層，或絕緣膜的形成步驟使用施加到基板中的熱來進行熱處理。
如圖2B所示，氧化物膜105形成在電極層110b和絕緣膜114之間的界面以及電極層110b和絕緣膜106b之間的界面以包圍電極層110b。為了形成氧化物膜105，絕緣膜114和絕緣膜106b較佳使用氧化矽膜，氧氮化矽膜，或氮氧化矽膜形成。
圖2B所示的電極層110b的錐角θ較佳大於或等於30°且小於或等於70°。所述電極層110b較佳地在上述範圍內具有錐角θ，因為可以得到具有形成在電極層110b上的絕緣膜114的良好覆蓋。另外，錐角是指表面和當電極層110b從垂直其剖面的方向觀察時電極層110b的側面之間的傾斜角，其中電極層110b在表面上形成。具有連續曲率的側表面的錐角是指表面和具有連續曲率的側表面的一個已知的點之間的傾斜角，其中電極層110b在表面上形成。
如圖2A所示，高電阻氧化物膜105沒有形成在接觸孔109。因此，即使當進行熱處理時，在電極層110b和導電膜140a之間的接觸電阻可以保持低。
由氧化物膜105，包括在電極層110a到110d和導電膜140a和140b中的銅能夠被防止擴散到電極的外側，並且不利地影響氧化物半導體膜108a和108b。當半導體裝置160具有上述結構時，可以提供在其中佈線延遲被抑制的可靠性高的半導體裝置。
下面本實施例的半導體裝置的其他的構成元件進行詳細說明。
<基板>
只要該材料具有耐熱性，足以承受至少以後進行的熱處理，對於基板102的材料等的性質上沒有特別的限制。例如，玻璃基板，陶瓷基板，石英基板，或藍寶石基板可 以用作基板102。可替代地，由矽，碳化矽或類似製成的單晶半導體基板或多晶半導體基板，由矽鍺或類似物製成的化合物半導體基板，SOI基板或類似可以用作基板102。此外，還設置有半導體元件的任何這些基板可被用作基板102。在玻璃基板用作基板102的情況下，可以使用具有任何以下尺寸的玻璃基板：第6代(1500mm×1850mm)，第7代(1870mm×2200mm)，第8代(2200mm×2400mm)，第9代(2400mm×2800mm)和第10代(2950mm×3400mm)。因此，可以製造大尺寸的顯示裝置。
絕緣膜也可以在基板102和導電膜140a和140b之間設置。該絕緣膜可具有單層結構或疊層結構，其包括由氧化矽，氮氧化矽，氮化矽或類似物通過化學氣相沉積(CVD)法，濺射法，熱氧化法，或類似形成的絕緣膜。
例如，在本說明書等中，電晶體可以使用多種基板形成作為基板102，和在本說明書等中使用的其它基板。一基板的種類並不限於特定類型。作為基板，例如，半導體基板(例如，單晶基板或矽基板)，SOI基板，玻璃基板，石英基板，塑料基板，金屬基板，不銹鋼基板，包括不銹鋼箔的基板，鎢基板，包括鎢箔的基板，撓性基板，附接薄膜，包括一種纖維材料的紙，基板材料膜，或類似物都可以使用。作為玻璃基板的一例，鋇硼矽酸鹽玻璃基板，鋁硼矽酸鹽的玻璃基板，蘇打石灰玻璃基 板，或類似物，可以是已知。撓性基板，附接膜，基板材料膜，或類似物的實例如下：由聚對苯二甲酸乙酯(PET)，聚萘二甲酸(PEN)和聚醚碸(PES)為代表的塑料；合成樹脂，如丙烯酸；聚丙烯；聚酯；聚氟乙烯；聚氯乙烯；聚酰胺；聚酰亞胺；芳綸；環氧樹脂；無機蒸鍍薄膜；和紙張。具體地，使用半導體基板，單晶基板，SOI基板，或類似的使得能夠製造具有在特性，尺寸，形狀，或類似物的微小變化，和具有大電流容量的小尺寸的電晶體。使用這樣的電晶體的電路，實現了電路更低的功耗或電路更高的集成。
可替代地，撓性基板可以用作基板，並且電晶體可以直接在撓性基板上被設置。進一步可選地，分離層也可以在基板和電晶體之間設置。當在分離層上形成的半導體裝置的部分或全部從基板分離並轉移到另一基板時，可使用分離層。在這樣的情況下，該電晶體可以被轉移到具有低的耐熱性的基板或撓性基板。用於上述分離層，可以使用包括無機膜的一個疊層，其是，例如形成在基板上的一個鎢膜和氧化矽膜或聚酰亞胺的有機樹脂膜或類似物。
換句話說，電晶體可使用一個基板來形成，然後轉移到另一基板。除了電晶體可以形成在其上的以上的基板之外，電晶體被轉移到的一基板的實例包括，紙基板，玻璃紙基板，芳族聚酰胺薄膜基板，聚酰亞胺膜基板，石基板，木基板，布基板(包括天然纖維(例如， 絲，棉，和麻)，合成纖維(例如，尼龍，聚氨酯和聚酯)，和再生纖維(例如，乙酸鹽，銅氨人造絲，和再生聚酯))，皮革基板，以及一橡膠基板。使用這樣的基板，能夠形成一個具有優良性能的電晶體，具有低功耗的電晶體，或具有高耐久性，高耐熱性，或重量或厚度減小的電晶體。
<閘極絕緣膜>
由於每個絕緣膜106a和106b用作電晶體的閘極絕緣膜，可以使用包括通過電漿增強化學氣相沉積(PECVD)法濺射法，或等形成的下列薄膜的至少一個的絕緣膜：氧化矽膜，氧氮化矽膜，氮氧化矽膜，氮化矽膜，氧化鋁膜，氧化鉿膜，氧化釔膜，氧化鋯膜，氧化鎵膜，氧化鉭膜，氧化鎂膜，氧化鑭膜，氧化鈰膜以及氧化釹膜。絕緣膜106不限於兩層結構，從上述薄膜選擇的單層結構或從上述薄膜中選擇的三層或更多層的疊層結構中也可以採用。
需要注意的是，與用作電晶體的通道區氧化物的半導體膜108a和108b接觸的絕緣膜106b，較佳的是氧化物絕緣膜，和較佳具有含有超過化學計量組成的氧的區(氧過剩區)。換言之，絕緣膜106b的是能夠釋放氧氣的絕緣膜。為了提供一種在絕緣膜106b中的氧過剩區，例如，絕緣膜106b形成在氧氣氛中。備選地，氧可以引入到所形成的絕緣膜106b中，以在其中提供氧過剩 區。氧氣可以通過離子注入法，離子摻雜法，電漿浸沒離子注入法，電漿處理，或類似的而引入。
利用用於氧化鉿的絕緣膜106a和106b提供了以下效果。鉿氧化物具有比氧化矽和氮氧化矽更高的介電常數。因此，通過使用氧化鉿，物理厚度可以做得比等效氧化物的厚度大；因此，即使在等效氧化物厚度小於或等於10nm或小於或等於5nm的情況下，由於隧道電流的外洩電流可以較低。也就是說，它可以提供具有低關斷狀態電流的電晶體。此外，具有結晶結構的氧化鉿比具有非晶結構的氧化鉿具有更高的介電常數。因此，較佳的是使用具有結晶結構的氧化鉿，以便提供具有低關斷狀態電流的電晶體。該結晶結構的實例包括單斜晶體結構和立方晶體結構。需要注意的是，本發明的一實施例不限於上述實施例。
在本實施例中，氮化矽膜被形成為絕緣膜106A，和氧化矽膜被形成為絕緣膜106b。氮化矽膜具有比氧化矽膜更高的介電常數，並且需要為等同於該氧化矽膜用於靜電電容的更大的厚度。因此，當氮化矽膜被包括在電晶體的閘極絕緣膜中，絕緣膜的物理厚度可以增加。這使得有可能減少在該電晶體的耐受電壓中的降低，進而提高耐電壓，由此防止電晶體的靜電擊穿。
<氧化物半導體膜>
該氧化物半導體膜108a和108b各自典型地使用In- Ga氧化物，In-Zn氧化物，或In-M-Zn氧化物(M是Ti，Ga，Y，Zr，La，Ce，Nd，Sn，或Hf)。它是特別較佳使用用於氧化物半導體膜108a和108b的In-M-Zn氧化物(M是Ti，Ga，Y，Zr，La，Ce，Nd，Sn，或Hf)。
需要注意的是在下文中，氧化物半導體膜108a和108b統稱為的氧化物半導體膜108。
在氧化物半導體膜108是In-M-Zn氧化物的情況下(M是Ti，Ga，Y，Zr，La，Ce，Nd，Sn，或Hf)，用於形成In-M-Zn氧化物的膜較佳的濺射靶的金屬元素的原子比滿足InM和ZnM。作為這樣濺射靶的金屬元素的原子比，In：M：Zn=1：1：1，In：M：Zn=1：1：1.2，並且In：M：Zn=3：1：2是較佳的。需要注意的是，在形成氧化物半導體膜108中的金屬元素的原子比與上述濺射靶的金屬元素的原子比有±40%的範圍內作為誤差變化。
注意，在氧化物半導體膜108中含有In-M-Zn氧化物的情況下，In的比例和M的比例，未考慮Zn和O，較佳分別為大於或等於25原子的%和少於75原子的%，進一步較佳分別為大於或等於34原子的%且小於66原子的%。
氧化物半導體膜108的能隙為2eV以上，較佳為2.5eV以上，進一步較佳為3eV或更大。使用具有這種寬能隙的氧化物半導體，電晶體150的關斷狀態電流可以減小。
氧化物半導體膜108的厚度是大於或等於 3nm和小於或等於200nm，較佳大於或等於3nm和小於或等於100nm，進一步較佳為大於或等於3nm和小於或等於50nm。
具有低載流子密度的氧化物半導體膜作為氧化物半導體膜108。例如氧化物半導體膜，其載流子密度低於或等於1×1017/cm3，較佳低於或等於1×1015/cm3，進一步較佳低於或等於1×1013/cm3，再進一步較佳低於或等於1×1011/cm3，用作氧化物半導體膜108。
需要注意的是，不限於上述的那些，具有適當的原子比的材料可以根據需要的電晶體的半導體特性和電氣特性(例如，場效應遷移率和閾值電壓)使用。此外，為了得到該電晶體要求的半導體的特性，較佳的是氧化物半導體膜108的載流子密度，雜質濃度，缺陷密度，金屬元素與氧的原子比，原子間距離，密度等被設置成適當的值。
需要注意的是，較佳使用，作為氧化物半導體膜108，其中的雜質濃度低且缺陷態密度低的氧化物半導體膜，在這種情況下，電晶體可以具有更優異的電氣特性。在此，其中雜質濃度低且缺陷態密度低(氧空位的量小)的狀態，被稱為“高度純化的本質”或“大致高度純化的本質”。一種高度純化的本質或大致高度純化的本質的氧化物半導體膜具有很少載流子產生源，並且因此可以具有低的載流子密度。因此，該通道區形成在氧化物半導體膜中的電晶體很少具有負的閾值電壓(通常很少導 通)。一種高度純化的本質或大致高度純化的本質的氧化物半導體膜具有缺陷態密度低，因此在某些情況下具有陷阱態的低的密度。此外，高純度的本質或大致高度純化的本質的氧化物半導體膜具有極低的關斷狀態電流；甚至當一個元件具有1×106μm的通道寬度和10μm的通道長度(L)時，關斷狀態電流可以小於或等於一個半導體參數分析儀的測量極限，即，小於或等於1×10-13A，在1V到10V的源極電極和汲極電極之間的電壓(汲極電壓)。
因此，電晶體可以具有在電氣特性和高可靠性的小的變化，其中通道區形成在高度純化的本質或大致高度純化的本質氧化物半導體膜中。由氧化物半導體膜中的陷阱態獲得的電荷需要很長的時間被釋放，並且可以表現得像固定電荷。因此，電晶體可具有不穩定電氣特性，其中通道區形成在具有高密度陷阱態的氧化物半導體膜中。作為雜質的例子，氫，氮，鹼金屬和鹼土金屬是已知。
氧化物半導體膜所含的氫與鍵合到金屬原子的氧氣發生反應成為水，並且使在一個氧從中被釋放的晶格(或從其中氧被釋放的一部分)中的氧空位。由於氫氣進入氧空位，作為載流子的電子被產生。此外，在一些情況下，氫對鍵合到金屬原子的氧的一部分接合導致作為載流子的電子的產生。因此，包括含有氫的氧化物半導體膜的一個電晶體可能常是導通的。因此，較佳的是，氫盡可能在氧化物半導體膜108被減少。具體而言，在氧化物半 導體膜108中，通過二次離子質譜法(SIMS)測得的氫的濃度低於或等於2×1020原子/cm3，較佳低於或等於5×1019原子/cm3，進一步較佳低於或等於1×1019原子/cm3，低於5×1018原子/cm3，較佳低於或等於1×1018原子/cm3，進一步較佳低於或等於5×1017原子/cm3，比更進一步較佳低於或等於1×1016原子/cm3。
當屬於第14族元素中的一個的矽或碳是被包含在氧化物半導體膜108中時，氧空位增加，以及氧化物半導體膜108被改變為n型。因此，在氧化物半導體膜108中的矽或碳的濃度(用SIMS測量的濃度)，或在與氧化物半導體膜108的界面附近矽或碳的濃度(用SIMS測量的濃度)是設定為低於或等於2×1018原子/cm3，較佳低於或等於2×1017原子/cm3。
在氧化物半導體膜108中的鹼金屬或鹼土金屬的濃度，它是由SIMS測量，被設定為低於或等於1×1018原子/cm3，較佳低於或等於2×1016原子/cm3。當鍵合到氧化物半導體時，鹼金屬和鹼土金屬可能會產生載流子，在這種情況下，電晶體的關斷狀態電流可能會增加。因此，減少在氧化物半導體膜108中的鹼金屬或鹼土金屬的濃度是較佳的。
此外，當氮被包含在氧化物半導體膜108中時，產生作為載流子的電子，以增加載流子密度，從而使氧化物半導體膜108容易變成n型。因此，包括含有氫的氧化物半導體膜的一個電晶體可能常是導通的。出於這個 原因，在氧化物半導體膜中的氮較佳盡可能減小；通過SIMS測量的氮濃度，它是較佳設定為，例如，低於或等於5×1018原子/cm3。
例如，氧化物半導體膜108可以具有非單晶結構。非單晶結構包括例如，對準結晶氧化物半導體(CAAC-OS)的c軸，這將在後面描述的，多晶結構，在後面描述的微晶結構或非晶結構。在非單晶結構之間，非晶結構具有最高的缺陷態密度，而CAAC-OS具有最低的缺陷態密度。
例如，氧化物半導體膜108可以具有非晶結構。例如，具有非晶結構的氧化物半導體膜具有無序的原子排列和無結晶組分。可替代地，具有非晶結構的氧化物膜具有，例如，一個絕對非晶結構，沒有晶體部分。
需要注意的是，氧化物半導體膜108可以是包括以下兩個或多個的混合膜：具有非晶結構的區，具有微晶結構的區，具有多晶結構的區，CAAC-OS區，和具有單晶結構的區。在某些情況下，該混合膜包括以下的兩個或多個，例如，具有非晶結構的區，具有微晶結構的區，具有多晶結構的區，CAAC-OS區，和具有單晶結構的區。此外，在某些情況下，該混合膜具有以下兩個或多個的疊層結構，具有非晶結構的區，具有微晶結構的區，具有多晶結構的區，CAAC-OS區，和具有單晶結構的區。
<保護絕緣膜>
絕緣膜114，116，和118作為保護絕緣膜。例如，絕緣膜114是可滲透氧氣的絕緣膜。該絕緣膜114還用作減輕損害氧化物半導體膜108在後面形成絕緣膜116時的步驟的膜。
其厚度大於或等於5nm且小於或等於150nm，較佳大於或等於5nm且小於或等於50nm的氧化矽膜，氧氮化矽膜，或類似物，可用作絕緣膜114。注意，在本說明書中，“氧氮化矽膜”是指含有比氮更多的氧的膜，和“氮氧化矽膜”是指含有比氧更多的氮的膜。
此外，較佳的是，在絕緣膜114中的缺陷數目是小的，通常由於矽的懸空鍵小於或等於通過電子自旋共振(ESR)測量的3×1017自旋/cm3，自旋密度對應於該出現在大約g=2.001的信號。這是因為，如果在絕緣膜114中的缺陷密度是高時，氧被結合到缺陷和氧穿過絕緣膜114的量減少。
需要注意的是，從外側進入該絕緣膜114的所有氧氣不會移動到絕緣膜114的外側，和一些氧氣殘留在絕緣膜114中。此外在某些情況下，氧的移動發生在絕緣膜114中，以氧氣進入絕緣膜114和容納在絕緣膜114中的氧移動到絕緣膜114外側這樣的方式。當它是可滲透氧氣的絕緣膜被形成為絕緣膜114，從絕緣膜116釋放的氧可以通過絕緣膜114被移動到氧化物半導體膜108。
絕緣膜116是用一個包含一比例高於氧的化 學計量組成的氧的氧化物絕緣膜形成。氧的一部分被釋放，通過加熱包含比例高於氧的化學計量組成的氧的氧化物絕緣膜。包含比例高於氧的化學計量組成的氧的氧化物絕緣膜是氧化物絕緣膜，其中換算成氧原子的釋放的氧的量大於或等於1.0×1018原子/cm3，較佳大於或等於在熱脫附質譜儀(TDS)中分析的3.0×1020原子/cm3。注意，該膜表面在TDS分析中的溫度較佳為高於或等於100℃，和低於或等於700℃，或高於或等於100℃和低於或等於500℃。
其厚度大於或等於30nm，小於或等於500nm，較佳大於或等於50nm，並且小於或等於400nm的氧化矽膜，氧氮化矽膜，或類似物，可用作絕緣膜116。
較佳的是，在絕緣膜116中的缺陷數目是小的，通常由於矽的懸空鍵小於或等於通過電子自旋共振(ESR)測量的1.5×1018自旋/cm3，更較佳低於或等於1×1018自旋/cm3，自旋密度對應於該出現在大約g=2.001的信號。需要注意的是絕緣膜116是設置比絕緣膜114更多與氧化物半導體膜108分開；因此，絕緣膜116可以具有比絕緣膜114更高的缺陷密度。
此外，絕緣膜114和116可以使用相同種類的材料形成的絕緣膜來形成；因此，在某些情況下，不能清楚地觀察到在絕緣膜114和116之間的邊界。因此，在該實施例中，絕緣膜114和116之間的邊界被以虛線示 出。儘管絕緣膜114和116的雙層結構在本實施例進行了說明，但本發明並不限於此。例如，也可以使用絕緣膜114的單層結構，絕緣膜116的單層結構，或包括三層或更多層的疊層結構。
絕緣膜118具有阻擋氧，氫，水，鹼金屬，鹼土金屬，或類似的功能。因此通過提供絕緣膜118能夠防止氧從氧化物半導體膜108向外擴散從氧化物半導體膜108和氫，水或類似物從外側進入。例如氮化物絕緣膜，可以被使用作絕緣膜118。使用氮化矽，氮氧化矽，氮化鋁，氮化鋁，氧化或等形成氮化物絕緣膜。需要注意的是，代替具有對氧，氫，水，鹼金屬，鹼土金屬等阻擋作用的氮化物絕緣膜，也可以設置具有對氧，氫，水，等的阻擋作用的氧化物絕緣膜。作為具有對氧，氫，水，和類似物的阻擋效果的氧化物絕緣膜，氧化鋁膜，氮氧化鋁膜，氧化鎵膜，氧氮化鎵膜，氧化釔膜，氧氮化釔膜，氧化鉿膜，氮氧化鉿膜是已知。
雖然其上面描述的各種膜如導電膜，絕緣膜，氧化物半導體膜，和金屬氧化物膜可以通過濺射法或PECVD法來形成，這種膜可以由另一方法來形成，例如，熱CVD法。作為熱CVD法的例子，例如，金屬有機化學氣相沉積(MOCVD)法或原子層沉積(ALD)方法，可以是已知。
熱CVD方法具有無缺陷由於電漿損傷而產生的優點，因為它不利用電漿用於形成膜。
可以這樣的方式來進行由熱CVD的沉積法，即在一時間該源氣體和氧化劑被提供給腔室，在該腔室中的壓力被設置為大氣壓力或降低的壓力，並且在基板附近中或在基板上引起反應。
可以這樣的方式來進行由一ALD方法的沉積，即在該腔室中的壓力被設置為大氣壓力或降低的壓力，用於反應的源氣體被依次引入腔室，然後將氣體引入的次序重複。例如，兩種或多種源氣體依次通過切換各開關閥(也被稱為高速閥)供給到腔室。例如，第一源氣體被引入，惰性氣體(例如，氬或氮)或類似物同時被引入或在第一源氣體被引入之後，使源氣體不混合，然後第二源氣體被引入。注意，在第一源氣體和惰性氣體被同時導入的情況下，惰性氣體用作載氣，且惰性氣體也可以在與第二源氣體的引入同一時間引入。可替代地，第一源氣體可以通過抽真空被耗盡，而不是通過惰性氣體的引入被耗盡，然後將第二源氣體可以被引入。第一源氣體被吸附在基板的表面上以形成第一層；然後將第二源氣體被引入以與第一層發生反應；其結果，第二層是層疊在所述第一層上，從而使薄膜被形成。氣體引入的次序被重複多次，直至獲得所需的厚度，從而可以形成具有優良步階覆蓋的薄膜。該薄膜的厚度可以通過氣體引入的次序的重複次數來調整；因此，一ALD方法使得能夠精確地調節厚度，因而適用於製造精密的FET。
上述實施例中描述的的各種膜，例如導電 膜，絕緣膜，氧化物半導體膜，和金屬氧化物膜可以通過熱CVD法如MOCVD法或ALD法形成。例如，在形成In-Ga-Zn-O膜的情況下，三甲基銦，三甲基鎵，和二甲基鋅被使用。需要注意的是三甲基銦的化學式為In(CH3)3。三甲基鎵的化學式為Ga(CH3)3。二甲基鋅的化學式為Zn(CH3)2。但不限於上述的組合，三乙基鎵(化學式：Ga(C2H5)3)可以用來代替三甲基鎵，和二乙基鋅(化學式：Zn(C2H5)2)可以用來代替二甲基鋅。
例如，在使用採用ALD的沉積裝置形成氧化鉿膜的情況下，兩種氣體被使用，即，臭氧(O3)作為氧化劑並且其通過汽化含有溶劑的一種液體而獲得的源材料氣體和鉿前驅物化合物(鉿醇鹽溶液，通常四(二甲基酰胺)鉿(TDMAH))。需要注意的是四(二甲基酰胺)鉿，化學式為Hf[N(CH3)2]4。另一種材料的液體的實例包括四(乙基酰胺)鉿。
例如，在使用採用ALD的沉積裝置形成氧化鋁膜的情況下，兩種氣體被使用，例如H2O作為氧化劑並且其通過汽化含有溶劑的液體和鋁前體化合物(例如，三甲基鋁(TMA))而獲得的源氣體。需要注意的是，三甲基鋁的化學式為Al(CH3)3。另一種材料液體的實例包括三(二甲基酰胺)鋁，三異丁基鋁，和鋁三(2,2,6,6-四甲基-3,5-庚二酮)。
例如，在使用採用ALD的沉積裝置形成氧化矽膜的情況下，六氯被吸附在表面上，其中薄膜是將要形 成，包含在吸附物中的氯被除去，且氧化性氣體的自由基(如O2或一氧化二氮)供給以與被吸附物反應。
例如，在使用採用ALD的沉積裝置形成鎢膜的情況下，WF6氣體和B2H6氣體依次引入多次以形成初始鎢薄膜，然後WF6氣體和H2氣體在一時間被引入，以使鎢膜形成。請注意，也SiH4氣體可以使用代替B2H6氣體。
例如，在氧化物半導體膜，例如，In-Ga-Zn-O膜是使用採用ALD的沉積裝置形成的情況下，In(CH3)3氣體和臭氧氣體依次引入多次以形成In-O層，Ga(CH3)3氣體和臭氧氣體在一個時間被引入以形成Ga-O層，然後將Zn(CH3)2氣體和臭氧氣體在一個時間被引入以形成Zn-O層。需要注意的是，這些層的順序不限於該例子。可通過這些氣體的混合而形成例如，In-Ga-O層，In-Zn-O層或Ga-Zn-O層的混合化合物層。需要注意的是，雖然H2O氣體可以用來代替臭氧氣體，其中H2O氣體是通過用惰性氣體如Ar鼓泡得到的，它是較佳使用臭氧氣體，其不含有H。代替In(CH3)3氣體，可使用In(C2H5)3氣體。代替Ga(CH3)3氣體，可以使用Ga(C2H5)3氣體。代替In(CH3)3氣體，也可以使用In(C2H5)3氣體。此外，也可以使用Zn(CH3)2氣體。
<半導體裝置的結構的實施例2>
圖3A是頂視圖，示出本發明的一實施例的半導體裝 置161，圖3B是沿圖3A的點劃線X1-X2截取的剖視圖。注意，如圖3A所示，該半導體裝置161的一些部件未示出，以避免複雜。該半導體裝置161包括一個電晶體152和電晶體153。圖3B是電晶體152在通道長度方向的剖面圖和電晶體153在通道寬度方向上的剖視圖。
在圖3B的半導體裝置161是在圖1B中的半導體裝置160的電極層110a至110d和導電膜140a和140b各自具有三層層疊結構的一個例子。所述電極層110a是這樣的層，其中的導電膜111a，導電膜112a，和導電膜113a被這樣的順序層疊，所述電極層110b是這樣的層，其中導電膜111b，導電膜112b和導電膜113b被這樣的順序層疊，電極層110c是這樣的層，其中的導電膜111c，導電膜112c，和導電膜113c中被這樣的順序層疊(未示出)，所述電極層110d是這樣的層，其中的導電膜111d的，導電膜112d，和導電膜113d被這樣的順序層疊(未示出)層，導電膜140a是這樣的層，其中的導電膜141a，導電膜142a和導電膜143a被這樣的順序層疊，和導電膜140b是這樣的層，其中的導電膜141b，導電膜142b，和導電膜143b被這樣的順序層疊。該半導體裝置161的結構是與半導體裝置160相同的，除了以上描述的之外。
在下文中，導電膜111a至111d統稱為導電膜111，導電膜112a至112d統稱為導電膜112，和導電膜113a到113d統稱為導電膜113。
此外，以下，將導電膜141a和141b統稱為導電膜141，導電膜142a和142b統稱為一個導電膜142，和導電膜143a和143b統稱為導電膜143。
導電膜111，113，141和143較佳是Cu-X合金膜。當Cu-X合金膜被用作與氧化物(在此，氧化物半導體膜108或含氧的絕緣膜)接觸的導電膜，Cu-X合金膜中的X在具有氧化物的界面形成X的氧化物膜，並且在所述Cu-X合金膜的Cu進入氧化物半導體膜108中可以被防止。
作為導電膜112和142，較佳使用包括低電阻材料如銅(Cu)，鋁(Al)，金(Au)，或銀(Ag)，任何這些材料的合金，或含有任何這些材料作為其主要成分的化合物。
導電膜112的厚度較佳比各導電膜111和113大。在這種情況下，電極層110a到110d的導電率可以增加。
導電膜142的厚度較佳比各導電膜141和143大。在這種情況下，導電膜140a到140b的導電率可以增加。
例如，導電膜111，113，141，和143是Cu-Mn合金膜和導電膜112和142是銅(Cu)膜。需要注意的是，銅(Cu)膜是指純銅(Cu)，且其純度較佳高於或等於99%。需要注意的是，在某些情況下純的銅(Cu)含有小百分比的雜質元素。
當導電膜111，113，141，和143是Cu-Mn合金膜時，與氧化物半導體膜108，並與上述導電膜接觸的絕緣膜的密合性可以增加。當使用Cu-Mn合金膜時，可以進行與氧化物半導體膜108良好的歐姆接觸。是Cu-Mn合金膜的導電膜111b和導電膜143b彼此通過接觸孔109接觸；從而，電極層110b和導電膜140b之間的接觸電阻可以保持低。
在圖11A的半導體裝置161是其中在圖3B的半導體裝置161上執行熱處理的情況的一個例子。圖11A的半導體裝置161是與在圖3B的半導體裝置161不同。圖1B中，一個氧化物膜105被形成以圍繞電極層110a到110d和導電膜140a和140b。圖11A中的該半導體裝置161的結構是與在圖3B的半導體裝置161相同的，除了以上描述的之外。
圖11B是沿圖11A的點劃線Z1-Z2截取的剖視圖。僅電極層110b和與所述電極層110b接觸的絕緣膜被示出。電極層110b的陰影圖案未圖示，以避免複雜。
氧化物膜105形成在這樣的方式的氧化物(在此，稱為氧化物半導體膜108或含有氧氣的絕緣膜)和含有的Cu-X合金的導電膜是在彼此接觸並加熱和於Cu-X合金中的X在氧化物和導電膜之間的界面的附近偏析，並與氧氣反應。在X為Mn的情況下，包含在氧化物膜105中的物質的實例包括Mn氧化物，In-Mn氧化物(在氧化物包含In的情況下)，Ga-Mn氧化物(在氧化 物含有Ga的情況下)，In-Ga-Mn氧化物(在氧化物含有In和Ga的情況下)，In-Ga-Zn-Mn氧化物(在氧化物包含In，Ga及Zn的情況下)，Si-Mn氧化物(在氧化物含有Si的情況下)，Al-Mn氧化物(在氧化物含有Al的情況下)，和Hf-Mn氧化物(在氧化物含有鉿的情況下)。
所述熱處理可以在高於或等於100℃和低於或等於650℃的溫度下進行，較佳高於或等於150℃和低於或等於500℃，較進一步較佳高於或等於200℃和低於或等於350℃。可以在導電膜，電極層，或絕緣膜的形成步驟使用施加到基板中的熱來進行熱處理。
如圖11B所示，氧化物膜105形成在電極層110b和絕緣膜114之間的界面以及電極層110b和絕緣膜106b之間的界面以包圍電極層110b。為了形成氧化物膜105，絕緣膜114和絕緣膜106b較佳使用氧化矽膜，氧氮化矽膜，或氮氧化矽膜形成。
如圖11B所示，氧化物膜105在導電膜112b的側表面上形成，不包括Cu-Mn合金膜，因為Cu-Mn合金膜中的Mn通過熱處理在導電膜112b的下和上沉澱在導電膜112b和絕緣膜114之間的界面，並與絕緣膜114的氧反應形成氧化物膜105。
圖11B所示的電極層110b的錐角θ較佳大於或等於30°且小於或等於70°。所述電極層110b較佳地在上述範圍內具有錐角θ，因為可以得到具有形成在電極層 110b上的絕緣膜114的良好覆蓋。另外，錐角是指表面和當電極層110b從垂直其剖面的方向觀察時電極層110b的側面之間的傾斜角，其中電極層110b在表面上形成。具有連續曲率的側表面的錐角是指表面和具有連續曲率的側表面的一個已知的點之間的傾斜角，其中電極層110b在表面上形成。
高電阻氧化物膜105沒有形成在接觸孔109，其中電極層110b和導電膜140b中相互接觸。因此，即使當進行熱處理時，在電極層110b和導電膜140b之間的接觸電阻可以保持低。
由氧化物膜105，包括在電極層110a到110d和導電膜140a和140b中的銅能夠被防止擴散到電極的外側，並且不利地影響氧化物半導體膜108。當半導體裝置161具有上述結構時，可以提供在其中佈線延遲被抑制的可靠性高的半導體裝置。
<半導體裝置的結構的實施例3>
圖4A是頂視圖，示出本發明的一實施例的半導體裝置162，圖4B是沿圖4A的點劃線X1-X2截取的剖視圖。注意，如圖4A所示，該半導體裝置162的一些部件未示出，以避免複雜。該半導體裝置162包括一個電晶體154和電晶體155。圖4B是電晶體154在通道長度方向的剖面圖和電晶體155在通道寬度方向上的剖視圖。
半導體裝置162具有一個結構，其中金屬氧 化物膜121a和金屬氧化物膜122a在氧化物半導體膜108a的上方形成和金屬氧化物膜121b和金屬氧化物膜122b在氧化物半導體膜108b的上方形成，在如圖1A和1B所示的半導體裝置160中。氧化物半導體膜108a的一部分通過金屬氧化物膜121a和122a電連接到所述一對電極層110a和110b，並且氧化物半導體膜108b的一部分通過金屬氧化物膜121b和122b被電連接到所述一對電極層110c和110d。該半導體裝置162的結構是與半導體裝置160相同的，除了以上描述的之外。
金屬氧化物膜121a和122a作為屏障膜用於防止該對電極層110a和110b的構成元素擴散到氧化物半導體膜108a中。金屬氧化物膜121b和122b作為屏障膜用於防止該對電極層110c和110d的構成元素擴散到氧化物半導體膜108b中。
如圖4B所示的電晶體154，金屬氧化物膜122a不與所述一對電極層110a和110b重疊的區的厚度比金屬氧化物膜122a與所述一對電極層110a和110b重疊的區的厚度小。當金屬氧化物膜122a不與所述一對電極層110a和110b重疊的區的厚度是小的，從一對電極層110a和110b擴散的雜質(這裡，Cu)可以被去除。因此，金屬氧化物膜122a的表面上，即，在背面通道側上的電晶體154的表面被清潔，使可提供可靠性高的半導體裝置，其中在電氣特性的降低被抑制並具有較佳的電氣特性。視情況或條件，該金屬氧化物膜122a不與所述一對 電極層110a和110b重疊的區的厚度可以與金屬氧化物膜122a與所述一對電極層110a和110b重疊的區的厚度大致相同。
注意，甚至於當電晶體154被替換為電晶體155，一對電極層110a和110b被替換為一對電極層110c和110d，與金屬氧化物膜122a被替換為金屬氧化物膜122b時，可以應用上面提到的。
<半導體裝置的結構的實施例4>
圖5A是頂視圖，示出本發明的一實施例的半導體裝置163，圖5B是沿圖5A的點劃線X1-X2截取的剖視圖。注意，如圖5A所示，該半導體裝置163的一些部件未示出，以避免複雜。該半導體裝置163包括一個電晶體156和一個電晶體157。圖5B是電晶體156在通道長度方向的剖面圖和電晶體157在通道寬度方向上的剖視圖。
半導體裝置163具有一個結構，其中金屬氧化物膜122a在氧化物半導體膜108a的上方形成，在如圖1A和1B所示的半導體裝置160中，和金屬氧化物膜122b在氧化物半導體膜108b的上方形成。氧化物半導體膜108a的一部分通過金屬氧化物膜122a電連接到所述一對電極層110a和110b，並且氧化物半導體膜108b的一部分通過金屬氧化物膜122b被電連接到所述一對電極層110c和110d。該半導體裝置163的結構是與半導體裝置160相同的，除了以上描述的之外。
金屬氧化物膜122a作為屏障膜用於防止該對電極層110a和110b的構成元素擴散到氧化物半導體膜108a中。金屬氧化物膜122b作為屏障膜用於防止該對電極層110c和110d的構成元素擴散到氧化物半導體膜108b中。
如圖5B所示的電晶體156，金屬氧化物膜122a不與所述一對電極層110a和110b重疊的區的厚度比金屬氧化物膜122a與所述一對電極層110a和110b重疊的區的厚度小。當金屬氧化物膜122a不與所述一對電極層110a和110b重疊的區的厚度是小的，從一對電極層110a和110b擴散的雜質(這裡，Cu)可以被去除。因此，金屬氧化物膜122a的表面上，即，在背面通道側上的電晶體156的表面被清潔，使可提供可靠性高的半導體裝置，其中在電氣特性的降低被抑制並具有較佳的電氣特性。視情況或條件，該金屬氧化物膜122a不與所述一對電極層110a和110b重疊的區的厚度可以與金屬氧化物膜122a與所述一對電極層110a和110b重疊的區的厚度大致相同。
注意，甚至於當電晶體156被替換為電晶體157，一對電極層110a和110b被替換為對電極層110c和110d，與金屬氧化物膜122a被替換為金屬氧化物膜122b時，可以應用上面提到的。
這裡，與這些膜接觸的氧化物半導體膜，金屬氧化物膜，和絕緣膜的帶結構將參照圖6A和圖6B進 行說明。
在下文中，金屬氧化物膜121a和121b統稱為金屬氧化物膜121，並且金屬氧化物膜122a和122b統稱為金屬氧化物膜122。
圖6A示出了一個帶結構在絕緣膜106b，氧化物半導體膜108，金屬氧化物膜121，金屬氧化物膜122和絕緣膜114的疊層結構的厚度方向的一個例子。圖6B示出了一個帶結構在絕緣膜106b，氧化物半導體膜108，金屬氧化物膜122，和絕緣膜114的疊層結構的厚度方向的一個例子。為了便於理解，各絕緣膜106b，氧化物半導體膜108，金屬氧化物膜121和122和絕緣膜114的導帶的底部的能階(Ec)，被示出在帶結構中。
在如圖6A所示的帶結構中，氧化矽膜被用作各絕緣膜106b和絕緣膜114，使用具有In：Ga：Zn=1：1：1的金屬元素的原子比的金屬氧化物靶形成的氧化物半導體膜被用作氧化物半導體膜108，使用具有In：Ga：Zn=1：4：5的金屬元素的原子比的金屬氧化物靶形成的金屬氧化物膜被用作金屬氧化物膜121，和使用具有In：Ga：Zn=1：3：6的金屬元素的原子比的金屬氧化物靶形成的金屬氧化物膜被用作金屬氧化物膜122。
圖6B是結構的能帶圖，在其中的氧化矽膜被用作各絕緣膜106b和114，使用具有In：Ga：Zn=1：1：1的金屬元素的原子比的金屬氧化物靶形成的氧化物半導體膜被用作氧化物半導體膜108，和使用具有In：Ga：Zn=1：3：6的 金屬元素的原子比的金屬氧化物靶形成的金屬氧化物膜被用作金屬氧化物膜122。
如示於圖6A和圖6B中，導帶的底部的能階平滑地在氧化物半導體膜108和金屬氧化物膜121之間以及在氧化物半導體膜108和金屬氧化物膜122變化。換言之，導帶的底部的能階，或形成連續的連接點。獲得這樣的帶結構，不存在雜質，其形成一個缺陷狀態，如一個陷阱中心或複合中心，在氧化物半導體膜108和金屬氧化物膜121之間的界面或氧化物半導體膜108和金屬氧化物膜122之間的界面。
在氧化物半導體膜108和金屬氧化物膜121之間的界面或氧化物半導體膜108和金屬氧化物膜122之間的界面形成連續的連接點，有必要通過使用設置有一負載鎖定腔室的多室沉積裝置(濺射裝置)連續地形成膜而不暴露於空氣中。
有了如圖6A或圖6B所示的帶結構，氧化物半導體膜108作為一個井，並且在具有疊層結構的電晶體中的氧化物半導體膜108中形成通道區。
通過設置金屬氧化物膜121和122，氧化物半導體膜108可以被隔開遠離陷阱態。
陷阱態可是距離真空階比用作通道區的氧化物半導體膜108的導帶的底部的能階(Ec)更遠，使得電子很可能在陷阱態中被累積。當電子在陷阱態中被累積時，電子變成負的固定電荷，從而使電晶體的閾值電壓偏 移在正方向上。因此，較佳的是，比氧化物半導體膜108的導帶的底部的能階(Ec)，陷阱態更接近真空階。這樣的結構抑制了在陷阱態中電子的累積。其結果，電晶體的導通狀態電流和場效應遷移率可以提高。
圖6A和6B中，比氧化物半導體膜108，各金屬氧化物膜121和122的導帶的底部的能階更接近真空階。典型地，氧化物半導體膜108的導帶的底部以及各金屬氧化物膜121和122的導帶的底部之間的能量差大於或等於0.15eV或大於或等於0.5eV，而小於或等於2eV或小於或等於1eV。也就是說，各金屬氧化物膜121和122的電子親和力以及氧化物半導體膜108的電子親和力之間的差是大於或等於0.15eV或大於或等於0.5eV，並小於或等於2eV或小於或等於1eV。
在這樣的結構中，氧化物半導體膜108作為電流的主路徑和用作通道區。另外，由於各金屬氧化物膜121和122包含在氧化物半導體膜108中的一種或多種金屬元素，在其中形成一個通道區，界面散射是不太可能發生在氧化物半導體膜108和金屬氧化物膜121之間的界面或氧化物半導體膜108和金屬氧化物膜122之間的界面，該電晶體可具有高的場效應遷移率，因為在界面不妨礙載流子的運動。
為了防止各金屬氧化物膜121和122用作通道區的一部分，使用具有足夠低的導電性的材料用於各金屬氧化物膜121和122。可替代地，具有比氧化物半導體 膜108較小的電子親和力和具有與氧化物半導體膜108(帶偏移)的導帶的底部的能階的差的材料(真空能階和導帶的底部之間的能量差)被用於各金屬氧化物膜121和122。此外，為了抑制由於汲極電壓的值的閾值電壓之間的差的產生，較佳使用其導帶的底部的能階比氧化物半導體膜108的更靠近真空階多於0.2eV的材料，較佳0.5eV或更多，以形成各金屬氧化物膜121和122。
較佳的是，各金屬氧化物膜121和122不具有尖晶石晶體結構。如果金屬氧化物膜121或金屬氧化物膜122具有尖晶石晶體結構，電極層110a至110d的構成要素可在尖晶石晶體結構和另一區之間的界面擴散到氧化物半導體膜108中。注意，各金屬氧化物膜121和122較佳為CAAC-OS，這將在後面描述，在這種情況下，對電極層110a至110d的構成要素，例如，銅的元素，更高的阻擋性質被獲得。
各金屬氧化物膜121和122的厚度是大於或等於一厚度，其能夠抑制電極層110a至110d的構成要素擴散到氧化物半導體膜108中，和小於一厚度，其抑制從絕緣膜114對氧化物半導體膜108供應氧氣。例如，當金屬氧化物膜121和122的厚度大於或等於10nm，電極層110a至110d的構成要素可以被防止擴散到氧化物半導體膜108中。當各金屬氧化物薄膜121和122是小於或等於100nm的厚度時，氧可以有效地從該絕緣膜114和116提供到氧化物半導體膜108。
當各金屬氧化物薄膜121和122是In-M-Zn氧化物時，其中，元素M的原子比(M是Ti，Ga，Y，Zr，La，Ce，Nd，Sn，或Hf)是高於In的原子比，各金屬氧化物薄膜121和122的能隙可以為大和它們的電子親和力可以是小的。因此，在氧化物半導體膜108以及各金屬氧化物薄膜121和122之間的電子親和力的差可以由元素M的比例來控制。此外，氧空位是不易在金屬氧化物膜中產生，其中Ti，Ga，Y，Zr，La，Ce，Nd，Sn，或Hf的原子比是是高於In的原子比，因為Ti，Ga，Y，Zr，La，Ce，Nd，Sn，或Hf的每種都是金屬元素，其較牢固地結合到氧。
當各金屬氧化物薄膜121和122包含有In-M-Zn氧化物時，In的比例和M的比例，未考慮Zn和O的比例，較佳分別小於50原子的%，大於或等於50原子的%，進一步較佳為分別小於25原子的%和大於或等於75原子的%。
此外，在氧化物半導體膜108和金屬氧化物膜121和122每一個由In-M-Zn氧化物形成的情況下(M是Ti，Ga，Y，Zr，La，Ce，Nd，Sn，或Hf)，各金屬氧化物薄膜121和122中M的(M是Ti，Ga，Y，Zr，La，Ce，Nd，Sn，或Hf)的比例比在氧化物半導體膜108中的大。通常情況下，各金屬氧化物薄膜121和122中M的比例為1.5倍以上，較佳2倍以上，進一步較佳為3倍或更多倍，與在氧化物半導體膜108中的一樣大。
此外，在氧化物半導體膜108和金屬氧化物膜121和122每一個由In-M-Zn氧化物形成的情況下(M是Ti，Ga，Y，Zr，La，Ce，Nd，Sn，或Hf)，當氧化物半導體膜108具有In：M：Zn=x 1：y 1：z 1的原子比，和金屬氧化物膜121和122各具有In：M：Zn=x 2：y 2：z 2的原子比，y 2/x 2比y 1/x 1大，較佳y 2/x 2是y 1/x 1的1.5倍或更多倍，進一步較佳，y 2/x 2是y 1/x 1的兩或更多倍，更進一步較佳y 2/x 2是y 1/x 1的3或更多倍或四或更多倍大。在這種情況下，較佳的是，在氧化物半導體膜108中，y 1大於或等於x 1，因為包括氧化物半導體膜108的電晶體可以具有穩定的電氣特性。然而，當y 1是x 1的3倍或更多倍大時，其中包括氧化物半導體膜108的電晶體的場效應遷移率變小。因此，y 1較佳小於三倍x 1。
在氧化物半導體膜108由In-M-Zn氧化物(M是Ti，Ga，Y，Zr，La，Ce，Nd，Sn，或Hf)形成和具有In：M：Zn=x 1：y 1：z 1的金屬元素的原子比的靶是用於沉積氧化物半導體膜108的情況下，x 1/y 1是較佳大於或等於1/3且小於或等於6，進一步較佳為大於或等於為1且小於或等於6，和z 1/y 1是較佳大於或等於1/3且小於或等於6，進一步較佳為大於或等於1且小於或等於6。注意當z 1/y 1為大於或等於1且小於或等於6時，容易形成將在後面描述的CAAC-OS膜作為氧化物半導體膜108。靶的金屬元素的原子比的典型例子包括In：M：Zn=1：1：1，In：M：Zn=1：1：1.2，和In：M：Zn=3：1：2。
在金屬氧化物膜121和122由In-M-Zn氧化物(M是Ti，Ga，Y，Zr，La，Ce，Nd，Sn，或Hf)形成和具有In：M：Zn=x 2：y 2：z 2的金屬元素的原子比的靶是用於沉積金屬氧化物膜121和122的情況下，x 2/y 2較佳小於x 1/y 1，和z 2/y 2較佳為大於或等於1/3且小於或等於6，比進一步較佳為大於或等於1且小於或等於6。當M相對於銦的原子比為高時，各金屬氧化物薄膜121和122的能隙可以為大和它們的電子親和力可以是小；因此，y 2/x 2是較佳大於或等於3，或者大於或等於4。靶的金屬元素的原子比的典型例子包括In：M：Zn=1：3：2，In：M：Zn=1：3：4，In：M：Zn=1：3：5，In：M：Zn=1：3：6，In：M：Zn=1：4：2，In：M：Zn=1：4：4，In：M：Zn=1：4：5，和In：M：Zn=1：5：5。
此外，在各金屬氧化物膜121和122由In-M氧化物(M是Ti，Ga，Y，Zr，La，Ce，Nd，Sn，或Hf)形成的情況下，當二價金屬元素(例如，鋅)不被包含為M，可以形成不包括尖晶石晶體結構的該金屬氧化物膜121和122。例如，對於各金屬氧化物膜121和122，可以使用In-Ga氧化物。例如：In-Ga氧化物可以通過使用In-Ga金屬氧化物靶(In：Ga=7：93)的濺射方法來形成。通過使用DC放電的濺射法沉積金屬氧化物膜121和122，當In：M的原子比的為x：y時，較佳的是，y/(x+y)小於或等於0.96，進一步較佳小於或等於0.95，例如0.93。
注意，各氧化物半導體膜108和金屬氧化物 膜121和122的原子比在上述原子比的±40%的範圍內為誤差內。
<製造半導體裝置的方法>
接著，下面對本發明實施例的半導體裝置161的製造方法參考附圖進行詳細說明。
首先，在導電膜141i，導電膜142i，和導電膜143i被形成在基板102(參照圖7A)上。用於導電膜141i至143i，導電膜141至143的任何材料都可以使用。在本實施例中，導電膜141i和143i是30nm厚的Cu-Mn合金膜。利用使用Cu-Mn金屬靶(Cu：Mn=90：10[原子%])的濺射法可來形成Cu-Mn合金膜。通過濺射法形成200nm厚的Cu膜作為導電膜142i。
接著，將抗蝕劑塗敷在導電膜143i和圖案化，由此抗蝕劑掩模170形成在所需區。在此之後，蝕刻劑182被施加在導電膜143i及抗蝕劑掩模170上，以使導電膜141i至143i被蝕刻(參照圖7B)。
以該感光性樹脂塗敷，然後進行曝光，顯影在所希望的區的方式，可以形成抗蝕劑掩模170。注意，感光性樹脂可以是負型或正型感光性樹脂。抗蝕劑掩模170可以通過噴墨法來形成。另外，在抗蝕劑掩模170由噴墨法形成的情況下，製造成本可以降低，因為沒有使用光掩模。
用於蝕刻所述導電膜141i至143i的蝕刻劑 182實施例包括含有有機酸溶液和過氧化氫水的蝕刻劑。
接著，抗蝕劑掩模170被去除。導電膜141i至143i使用蝕刻劑182蝕刻，從而形成作為閘極電極層的導電膜140a和140b(參照圖7C)。可使用，例如，抗蝕劑剝離裝置除去抗蝕劑掩模170。
接著，將作為閘極絕緣膜的絕緣膜106形成在基板102和導電膜140a和140b上。絕緣膜106包括絕緣膜106a和106b(參照圖7D)。
可以通過濺射法，PECVD法，熱CVD法，真空蒸鍍法，PLD法等來形成作為閘極絕緣膜的絕緣膜106。在本實施例中，通過PECVD法形成一個400nm厚的氮氧化矽膜作為絕緣膜106a能夠用作閘極絕緣膜和一個50nm厚的氧氮化矽膜作為絕緣膜106b。
接著，氧化物半導體膜沉積在用作閘極絕緣膜的絕緣膜106上，並加工成所希望的形狀，由此，氧化物半導體膜108a和108b被形成(參照圖8A)。
在本實施例中，通過使用In-Ga-Zn金屬氧化物靶(In：Ga：Zn=1：1：1)的濺射法形成氧化物半導體膜108a和108b(以下，稱為氧化物半導體膜108)。
氧化物半導體膜108形成後，熱處理可以在溫度高於或等於150℃和比基板應變點低之下進行，較佳高於或等於200℃的和低於或等於450℃，進一步較佳為高於或等於300℃和低於或等於450℃。這裡進行熱處理作為一種用於提高氧化物半導體膜的純度的處理，並能降 低氧化物半導體膜108中所含的氫，水，等。注意，用於降低氫，水等的目的的熱處理，也可以在氧化物半導體膜108之前進行被加工成島狀。
電爐，RTA裝置，或類似的，可用於對氧化物半導體膜108上進行的熱處理。有了RTA裝置的使用，如果加熱時間短，熱處理可在高於或等於基板的應變點的溫度下進行。因此，熱處理時間可以縮短。
需要注意的是，氧化物半導體膜108上進行熱處理可能在氮，氧，超乾燥空氣(空氣中的水分含量為20ppm以下，較佳1ppm或更低，進一步較佳為10ppb或更小)，或稀有氣體(氬，氦，或類似的)的氣氛之下進行。氮，氧，超乾燥空氣，或稀有氣體的氣氛中，較佳不含有氫，水，等等。此外，在氮氣氛或稀有氣體氣氛中進行熱處理後，可另外在氧氣氛或超乾燥空氣氣氛下進行熱處理。其結果是，氫，水，和類似物可以從氧化物半導體膜中被釋放和氧氣可以同時供應到氧化物半導體膜。因此，在氧化物半導體膜中的氧空位的量可被減少。
通過對氧化物半導體膜108的熱處理，在某些情況下，氧化物膜形成在絕緣膜106a和導電膜140a和140b之間的界面，以及在基板102和導電膜140a和140b之間的界面的附近中。氧化物膜是上述的氧化物膜105。
在氧化物半導體膜108通過濺射法形成，作為濺射氣體的情況下，稀有氣體(典型地是氬)，氧，或稀有氣體和氧氣的混合氣體被適當使用。在使用稀有氣體 和氧氣的混合氣體的情況下，氧氣與稀有氣體的比例較佳增加。另外，增加濺射氣體的純度是必需的。例如，作為用於濺射氣體的氧氣，或氬氣，使用氣體，其是高度純化以具有的露點是-40℃或更低，較佳-80℃或更低的，進一步較佳-100℃以下或更低，更進一步較佳-120℃或更低，由此濕氣或類似物進入在氧化物半導體膜108中可以被最小化。
在氧化物半導體膜108通過濺射法形成的情況下，在濺射裝置中的腔室被抽真空，較佳為盡可能高真空狀態(至約5×10-7Pa到1×10-4Pa的程度)，以吸附真空抽空泵，如，為了去除水等作為氧化物半導體膜108的雜質的低溫泵。可替代地，較佳組合渦輪分子泵和一個冷阱，從而防止氣體的逆流，特別是含有從排氣系統到室的內部的碳或氫的氣體。
接著，接觸孔109形成在絕緣膜106(參照圖8B)中。接觸孔109到達導電膜143b。圖案形成在所希望的區中，並且接觸孔109可使用一個乾蝕刻裝置來形成。
接著，導電膜111i，導電膜112i，和導電膜113i被形成在絕緣膜106和氧化物半導體膜108(參照圖8C)上。用於導電膜111i和113i，導電膜111和113的任何材料都可以使用。在本實施例中，導電膜111i和113i是30nm厚的Cu-Mn合金膜。利用使用Cu-Mn金屬靶(Cu：Mn=90：10[原子%])的濺射法可來形成Cu-Mn合 金膜。通過濺射法形成200nm厚的Cu膜作為導電膜112i。
接著，將抗蝕劑塗敷在導電膜113i和圖案化，由此抗蝕劑掩模172形成在所需區(參照圖9A)。以該感光性樹脂塗敷，然後進行曝光，顯影在所希望的區的方式，可以形成抗蝕劑掩模172。注意，感光性樹脂可以是負型或正型感光性樹脂。抗蝕劑掩模172可以通過噴墨法來形成。另外，在抗蝕劑掩模172由噴墨法形成的情況下，製造成本可以降低，因為沒有使用光掩模。
接著，蝕刻劑182施加於抗蝕劑掩模172上，使導電膜111i和113i蝕刻(參照圖9B)。
接著，抗蝕劑掩模172被去除，並且包括導電膜111a至113a的電極層110a，包括導電膜111b到113b的電極層110b，包括導電膜111c到113c的電極層110c(未示出)，和包含導電膜111d和113d的電極層110d(未示出)被形成(參照圖9C)。
用於蝕刻所述導電膜111i至113i的蝕刻劑182實施例包括含有有機酸溶液和過氧化氫水的蝕刻劑。抗蝕劑掩模172使用例如，抗蝕劑剝離裝置而被去除。
接著，蝕刻劑184被施加到電極層110a至110d和氧化物半導體膜108，使從電極層110a至110d露出的氧化物半導體膜108能夠的表面的一部分進行蝕刻(參見圖10A)。
例如，作為蝕刻劑184，可以使用稀釋的酸基 的化學溶液如磷酸，硝酸，氫氟酸，鹽酸，硫酸，乙酸，或草酸。注意該蝕刻劑184不限定於上述的酸基的化學溶液。例如，化學溶液可以被用作蝕刻劑184，電極層110a至110d與該化學溶液的蝕刻速率比氧化物半導體膜108的低。具體地說，磷酸，螯合劑(如，乙二胺四乙酸)，和芳族化合物基的防腐劑(如，苯並三唑(BTA))的混合溶液都可以使用。
使用蝕刻劑184的處理可以除去電極層110a至110d的構成要素的一部分，它們分別連接到氧化物半導體膜108的表面。
通過以上的處理，形成電晶體152和153。
接著，形成用作電晶體152和153的保護絕緣膜的絕緣膜114，116和118，以覆蓋氧化物半導體膜108和電極層110a至110d(參見圖10B)。
需要注意的是絕緣膜114形成後，將絕緣膜116較佳地連續形成而不暴露於空氣中。絕緣膜114形成後，通過調整源氣體，壓力，高頻功率和基板溫度的流量中的至少一個而不暴露於空氣中將絕緣膜116連續地形成，從而的歸於在絕緣膜114和絕緣膜116之間的界面上的氣氛成分的雜質濃度可以減少，和絕緣膜116中的氧可以被移動到氧化物半導體膜108；因此，在氧化物半導體膜108中的氧空位的量可被減少。
例如，作為絕緣膜114，氮氧化矽膜可通過PECVD法形成。在這種情況下，較佳使用含有矽的沉積 氣體和氧化性氣體作為源氣體。含有矽的沉積氣體的典型實例包括矽烷，乙矽烷，丙矽烷和矽烷氟化物。氧化劑氣體的典型實例可以包括一氧化二氮和二氧化氮。含有氮和具有少量的缺陷的絕緣膜可通過以下條件下的PECVD法來形成作為絕緣膜114，其中氧化氣體與沉積氣體的比例為高於20倍並低於100倍，較佳高於或等於40倍，並小於或等於80倍，且在處理室中的壓力低於100Pa，較佳低於或等於50Pa。
在本實施例中，氧氮化矽膜是通過在基板102被保持在220℃的溫度下的條件下的PECVD法形成作為絕緣膜114，在50sccm流量的矽烷和在流2000sccm流量的一氧化二氮被用作源氣體，處理室內的壓力為20Pa，以及在27.12MHz的100W高頻功率(1.6×10-2W/cm2為功率密度)被提供給平行板電極。
作為絕緣膜116，氧化矽膜或氧氮化矽膜是在以下條件下形成的：放置在真空排氣的PECVD裝置的處理室中的基板是被保持在高於或等於180℃和低於或等於280℃的溫度下，較佳高於或等於200℃和低於或等於240℃，壓力大於或等於100Pa且小於或等於250Pa，較佳大於或等於100Pa且小於或等於200Pa與引入源氣體到處理腔室中，和大於或等於0.17W/cm2和小於或等於0.5W/cm2的高頻功率，較佳大於或等於0.25W/cm2和小於或等於0.35W/cm2供給到設置在處理室中的電極。
作為絕緣膜116的沉積條件，具有上述功率 密度的高頻功率供給到具有上述壓力的反應室，由此在電漿中的源氣體的分解效率提高，氧自由基增加，並且源氣體的氧化被促進；因此，絕緣膜116中的氧含量變得比在化學計量組成高。另一方面，在形成在上述溫度範圍內的基板溫度下的膜中，矽和氧之間的鍵合是弱的，因此，膜中的氧的一部分通過在後面步驟的熱處理被釋放。因此，有可能形成包含比例高於氧的化學計量組成的氧的氧化物絕緣膜，並從其中氧氣的一部分通過加熱被釋放。
需要注意的是，絕緣膜114用作形成絕緣膜116的步驟中的氧化物半導體膜108的保護膜。因此，在對於氧化物半導體膜108的損壞被降低的同時，絕緣膜116可以使用具有高功率密度的高頻電源來形成。
需要注意的是，在絕緣膜116的沉積條件中，當含矽的沉積氣體相對於氧化氣體的流量增加時，在絕緣膜116中的缺陷的量可以減少。通常情況下，也能夠形成氧化絕緣膜，其中的缺陷的量小，也就是，由ESR所測量之相應於由於矽的懸空鍵出現大約g=2.001的信號的自旋密度低於6×1017自旋/cm3，較佳低於或等於3×1017自旋/cm3時，進一步較佳低於或等於1.5×1017自旋/cm3的。其結果，電晶體的可靠性能夠得到改善。
絕緣膜114和116形成後，進行熱處理。通過熱處理，包含在絕緣膜114和116的氧的一部分可以移動到氧化物半導體膜108，使氧化物半導體膜108中所含的氧空位的量可以進一步減少。熱處理後，形成絕緣膜 118。
絕緣膜114和116上進行的熱處理的溫度通常高於或等於150℃和低於或等於400℃，較佳高於或等於300℃和低於或等於400℃，進一步較佳為高於或等於320℃和低於或等於370℃。熱處理可以在氮，氧，超乾燥空氣(空氣中的水分含量為20ppm以下，較佳1ppm或更低，進一步較佳為10ppb或更小)，或稀有氣體(氬，氦，或類似的)的氣氛之下進行。需要注意的是，電爐，RTA裝置，或類似的可用於熱處理，其中較佳的是氫，水等不包含在氮，氧，超乾燥空氣，或稀有氣體中。
在本實施例中，在350℃進行在氮和氧的氣氛中進行熱處理一個小時。
在水，氫等包含在絕緣膜114和116中的情況下，當具有阻擋水，氫等的功能的絕緣膜118形成時，然後進行熱處理，包含在絕緣膜114和116中的水，氫或類似物可能會移動到氧化物半導體膜108，使缺陷可能產生在氧化物半導體膜108中。因此，當形成在絕緣膜118之前先進行熱處理時，包含在絕緣膜114和116中的水或氫可以被有效地減少。
需要注意的是，當絕緣膜116在被加熱的同時形成在絕緣膜114上時，氧可以移動到氧化物半導體膜108且在氧化物半導體膜108中的氧空位可被減小。由於這個原因，不必要進行熱處理。
由絕緣膜114和116所形成後的熱處理，在 某些情況下，氧化物膜形成為氧化物(在此，氧化物半導體膜108以及含有氧氣的絕緣膜)與電極層110a至110d之間的界面以及氧化物和導電膜140a和140b之間的界面附近中。氧化物膜是上述的氧化物膜105。同樣在絕緣膜114通過加熱形成的情況下，在某些情況下，氧化物膜105形成。
另外，在絕緣膜118是通過PECVD法形成的情況下，基板溫度較佳設定為高於或等於300℃和低於或等於400℃，更較佳高於或等於320℃並且低於或等於370℃，使得緻密的膜可以形成。
例如，在通過PECVD法形成氮化矽膜作為絕緣膜118的情況下，含有矽，氮和氨的沉積氣體較佳使用作為源氣體。相比氮的量的少量氨被使用，由此氨解離在電漿中並產生活化物種。活化物種裂解含在含有矽的沉積氣體中的矽和氫之間的鍵和氮分子之間的三鍵。其結果是，可以形成具有少缺陷的緻密的氮化矽膜，其中矽和氮之間的鍵被促進，並且矽和氫之間的鍵是少的。另一方面，當氨相對於氮氣的量是大的時，含有矽的沉積氣體的分解和氮的分解不被促進，使得稀疏氮化矽膜形成，其中矽和氫之間的鍵保持且缺陷增加。因此，在該源氣體中，氮與氨的流量比設定為大於或等於5和小於或等於50，較佳大於或等於10且小於或等於50。
在本實施例中，有了PECVD裝置的使用，50nm厚的氮化矽膜被採用矽烷，氮和氨作為源氣體形成 為絕緣膜118。矽烷的流量為50sccm，氮氣的流量為5000sccm，和氨的流量為100sccm。在處理室中的壓力為100Pa，基板溫度為350℃和1000W的高頻電源被提供給具有27.12MHz的高頻電源的平行板電極。需要注意的是，PECVD裝置是一個平行板PECVD裝置，其中電極面積為6000cm2，供給電源被轉換至其中的每單位面積(功率密度)為1.7×10-1W/cm2。
在絕緣膜118形成之後可進行熱處理。進行熱處理的溫度通常高於或等於150℃和低於或等於400℃，較佳高於或等於300℃和低於或等於400℃，進一步較佳為高於或等於320℃和低於或等於370℃。當進行熱處理時，在絕緣膜114和116中的氫和水的量減少，並且因此在上述的氧化物半導體膜108中的缺陷的產生被抑制。
通過以上的處理，在圖2A和圖2B中的半導體裝置161可以形成。
雖然其中一個閘極電極設置在電晶體中的實例示於圖1A和圖1B等，本發明的一個實施例不限於此。多個閘極電極可以在電晶體中設置。例如，圖12A示出了導電膜120a和120b在圖1B中設置的一個例子。導電膜120a和120b用作第二閘極電極層。用於導電膜120a和120b，任何導電膜140a和140b的材料可被使用。
導電膜120a和140a可以不同的電位或相同的電位提供。導電膜120b和140b可以不同的電位或相同 的電位提供。圖12B示出導電膜140b和導電膜120b彼此連接的一個例子。
雖然這個實施例示出氧化物半導體膜108被用作電晶體的半導體層的結構，本發明的一個實施例不限於此。例如，代替在氧化物半導體膜108，可以使用半導體材料如第IV族半導體(例如，矽)，第III族半導體(例如，鎵)，和化合物半導體。對所用的半導體材料的結晶性沒有特別的限制；例如，非晶半導體膜(典型地，非晶矽)或結晶半導體膜(典型地，多晶矽)都可以使用。在非晶矽用於非晶半導體膜的情況下，為了做出與非晶矽的歐姆接觸，其中雜質，如磷(P)或砷(As)所添加到的半導體層可設置在電極層110a至110d和非晶矽膜之間。
在本實施例中描述的結構和方法可以通過與任何其他實施例所描述的其他結構和方法適當地組合來實現。
(實施例2)
在本實施例中，本發明的一個實施例的半導體裝置參考圖13A和圖13B，圖14A和圖14B，圖15A和圖15B，以及圖16描述。
<半導體裝置的結構的實施例1>
圖13A是頂視圖，示出本發明的一實施例的半導體裝 置260，並且圖13B是沿圖13A的點劃線X1-X2截取的剖面圖。注意，如圖13A所示，半導體裝置260的一些部件未示出，以避免複雜。
該半導體裝置260包括一個電晶體250和電晶體251。圖13B是在通道長度方向上的電晶體250的剖視圖，和在通道寬度方向上的電晶體251的剖面圖。
這裡，示於圖13A和圖13B中的半導體裝置260的部件描述如下。
絕緣膜201和絕緣膜202被形成在基板200上。半導體層222a和半導體層222b以島狀形狀形成在絕緣膜202上，其中電晶體的通道區形成。
只要該材料具有耐熱性，足以承受至少以後進行的熱處理，對於基板200的材料等的性質上沒有特別的限制。例如，玻璃基板，陶瓷基板，石英基板，或藍寶石基板可以用作基板200。可替代地，由矽，碳化矽或類似製成的單晶半導體基板或多晶半導體基板，由矽鍺或類似物製成的化合物半導體基板，SOI基板或類似可以用作基板200。此外，還設置有半導體元件的任何這些基板可被用作基板200。在玻璃基板用作基板200的情況下，可以使用具有任何以下尺寸的玻璃基板：第6代(1500mm×1850mm)，第7代(1870mm×2200mm)，第8代(2200mm×2400mm)，第9代(2400mm×2800mm)和第10代(2950mm×3400mm)。因此，可以製造大尺寸的液晶顯示裝置。
可替代地，撓性基板可以用作基板200，並且電晶體可以直接在撓性基板上被設置。進一步可選地，分離層也可以在基板200和電晶體之間設置。當在分離層上形成的元件部的部分或全部從基板200分離並轉移到另一基板時，可使用分離層。在這樣的情況下，該電晶體可以被轉移到具有低的耐熱性的基板或撓性基板。
通過CVD法，濺射法，熱氧化法，或類似的，絕緣膜201和絕緣膜202各可以具有單層結構或包括由氧化矽，氮氧化矽，氮化矽或類似物形成的絕緣膜的疊層結構。作為絕緣膜201和絕緣膜202的組合，可以使用例如，氮氧化矽和氧化矽的組合。
半導體層222a和半導體層222b較佳利用結晶矽形成，但也可以使用非晶矽來形成。以在形成非晶矽膜之後，非晶矽膜通過雷射光照射結晶這樣的方式形成結晶矽。可替代地，在非晶矽膜之上形成金屬膜，如Ni膜之後，非晶矽膜可被熱結晶化。進一步可選地，結晶矽膜可以通過CVD法來形成。
絕緣膜231是閘極絕緣膜。通過CVD法，濺射法，或類似的，絕緣膜231可以具有單層結構或包括由氧化矽，氮氧化矽，氮化矽或類似物形成的絕緣膜的疊層結構。
此外，當氧化矽膜是通過使用有機矽烷氣體作為絕緣膜231的CVD法形成的時，後面將要形成的半導體膜的結晶度可以提高，從而導通狀態電流和場效應遷 移率可以提高。作為有機矽烷氣體，含矽化合物如四乙氧基矽烷(TEOS)(化學式：Si(OC2H5)4))，四甲基矽烷(TMS)(化學式：Si(CH3)4))，四甲基環四矽氧烷(TMCTS)，八甲基環四矽氧烷(OMCTS)，六甲基二矽氮烷(HMDS)，三乙氧基矽烷(SiH(OC2H5)3)或三二甲氨基矽烷(SiH(N(CH3)2)3)都可以使用。
可選擇地，絕緣膜231可以由在半導體層222a和222b上進行電漿處理來氧化或氮化物半導體層222a和222b的表面而形成。例如，絕緣膜231是通過以稀有氣體如He，Ar，Kr，或Xe，和氧，氮氧化物(NO2)，氨，氮，氫等的混合氣體的等離子處理而形成。在這種情況下，當通過引入微波進行電漿的激發，具有低電子溫度和高密度的電漿能產生。半導體膜的表面可由該高密度電漿產生的由氧自由基(OH自由基被包括在一些情況下)或氮自由基(NH自由基被包括在一些情況下)被氧化，或氮化。
通過使用這種高密度電漿的處理，其厚度大於或等於1nm且小於或等於20nm，典型地大於或等於5nm且小於或等於10nm的絕緣膜形成在該半導體膜。因為在這種情況下的反應是固相反應，可以使絕緣膜和半導體膜之間的界面狀態密度相當低。通過這種高密度電漿處理，由於半導體膜被直接氧化(或氮化)，可以使所形成的絕緣膜的厚度變異極小。通過在上，通過這種高密度電漿處理半導體膜的表面的固相氧化，可以形成具有良好的 均勻性和低界面態密度的絕緣膜。
至於絕緣膜231，僅通過高密度電漿處理形成的絕緣膜可以被使用，或氧化矽，氧氮化矽，或氮化矽膜的一個或多個絕緣膜可以通過CVD法，濺射法，或類似的被沉積和層疊。在任何情況下，當電晶體包括由高密度電漿形成的絕緣膜在閘極絕緣膜的部分或全部中時，特徵變異可被減少。
接著，充當閘極電極的導電膜273a和導電膜273b在絕緣膜231上形成。導電膜273a和導電膜273b各包括至少一種Cu-X合金膜；例如，它是較佳使用Cu-X合金膜的單層結構或Cu-X合金膜和包括一個低電阻材料的導電膜的疊層結構，低電阻材料如銅(Cu)，鋁(Al)，金(Au)，或銀(Ag)，任何這些材料的合金，或含有任何這些材料作為其主要成分的化合物。包含在導電膜273中的Cu-X合金膜最好是與含氧的絕緣膜接觸。當Cu-X合金膜與含氧的絕緣膜接觸時，在某些情況下，Cu-X合金膜中的X形成X的氧化物膜在具有含有氧的絕緣膜的界面。有了氧化物膜，在Cu-X合金膜中的Cu可以被防止擴散到絕緣膜中並進入半導體層222a和222b。
例如，當導電膜273a和273b是Cu-Mn合金膜時，導電膜273a及273b和絕緣膜之間的密合性可以增加。
雜質區214和雜質區215形成在半導體層 222a中，與雜質區216和雜質區217形成在半導體層222b中。雜質元素可以通過n型雜質元素或p型雜質元素的使用的離子摻雜法，離子注入法或類似而引入。作為n型雜質元素，磷(P)，砷(As)，或類似物都可以使用。作為p型雜質元素，硼(B)，鋁(Al)，鎵(Ga)，或類似物都可以使用。
絕緣膜236和237用作層間絕緣膜。絕緣膜236和237可使用通過由CVD法，濺射法，或類似製作氧化矽，氧氮化矽，氮化矽等的絕緣膜來形成。可替代地，可以使用例如，丙烯酸樹脂，聚酰亞胺樹脂，苯並環丁烯類樹脂，矽氧烷基樹脂，聚酰胺樹脂，或環氧樹脂的有機樹脂。
導電膜228a至228d充當源極電極和汲極電極。導電膜228a至228d各包括至少一種Cu-X合金膜；例如，它是較佳使用Cu-X合金膜的單層結構或Cu-X合金膜和包括一個低電阻材料的導電膜的疊層結構，低電阻材料如銅(Cu)，鋁(Al)，金(Au)，或銀(Ag)，任何這些材料的合金，或含有任何這些材料作為其主要成分的化合物。包含在導電膜228a至228d中的Cu-X合金膜最好是與含氧的絕緣膜接觸。當Cu-X合金膜與含氧的絕緣膜接觸時，在某些情況下，Cu-X合金膜中的X形成X的氧化物膜在具有含有氧的絕緣膜的界面。有了氧化物膜，在Cu-X合金膜中的Cu可以被防止擴散到絕緣膜中並進入半導體層222a和222b。
例如，導電膜228a至228d是Cu-Mn合金膜。當導電膜228a至228d是Cu-Mn合金膜時，導電膜228a至228d和絕緣膜之間的密合性可以增加。
所述導電膜273a及273b以及導電膜228a至228d亦作用為引線佈線或類似物。在所述導電膜包括一種Cu-X合金膜或Cu-X合金膜和含有低電阻材料的導電膜，低電阻材料如銅(Cu)，鋁(Al)，金(Au)，或銀(Ag)的情況下，即使當基板200是大尺寸基板時，可以設置其中佈線延遲被抑制的半導體裝置。
此外，導電膜228b和導電膜273b通過接觸孔209彼此連接。包括在導電膜228b中的Cu-X合金膜較佳是通過接觸孔209與包括在導電膜273b中的Cu-X合金膜接觸。當Cu-X合金膜彼此接觸時，接觸電阻可以被減小，並且因此即使在大尺寸的基板用作基板200的情況下，可以製造佈線延遲被抑制的半導體裝置。
當半導體裝置260具有上述結構時，銅(Cu)的元素進入半導體層222a和222b中可被抑制，並且可以提供其中佈線延遲被抑制的高度可靠的半導體裝置。
圖16中該半導體裝置260的剖面圖與圖13B中半導體裝置260的不同，其中氧化物膜241圍繞導電膜273a，273b，以及228a至228d。在圖16所示的半導體裝置260的結構是與在圖13B所示的半導體裝置260一樣的，除了以上描述的之外。
圖16所示的半導體裝置260是其中在圖13B的半導體裝置260上進行熱處理和在導電膜273a，273b，以及228a至228d的周圍形成氧化物膜241的實例。在以下的情況下，其中氧化物(在此，含有氧氣的絕緣膜)和含有的Cu-X合金的導電膜是在彼此接觸並加熱和於Cu-X合金中的X在氧化物和導電膜之間的界面的附近偏析，並與氧氣反應，使氧化物膜241形成。在X為Mn的情況下，包含在氧化物膜241中的物質的實例包括Mn氧化物，In-Mn氧化物(在氧化物包含In的情況下)，Ga-Mn氧化物(在氧化物含有Ga的情況下)，In-Ga-Mn氧化物(在氧化物含有In和Ga的情況下)，In-Ga-Zn-Mn氧化物(在氧化物包含In，Ga及Zn的情況下)，Si-Mn氧化物(在氧化物含有Si的情況下)，Al-Mn氧化物(在氧化物含有Al的情況下)，和Hf-Mn氧化物(在氧化物含有鉿的情況下)。
所述熱處理可以在高於或等於100℃和低於或等於650℃的溫度下進行，較佳高於或等於150℃和低於或等於500℃，較進一步較佳高於或等於200℃和低於或等於350℃。可以在導電膜，電極層，或絕緣膜的形成步驟使用施加到基板中的熱來進行熱處理。
高電阻氧化物膜241沒有形成在接觸孔209，其中電極層228b和導電膜273b中相互接觸。因此，即使當進行熱處理時，在電極層228b和導電膜273b之間的接觸電阻可以保持低。
由氧化物膜241，包括在導電膜273a的273b和電極層228a到228d中的銅能夠被防止擴散到電極的外側，並且不利地影響氧化物半導體膜222a和222b。當半導體裝置260具有上述結構時，可以提供在其中佈線延遲被抑制的可靠性高的半導體裝置。
<半導體裝置的結構的實施例2>
圖14A是頂視圖，示出本發明的一實施例的半導體裝置261，並且圖14B是沿圖14A的點劃線X1-X2截取的剖面圖。注意，如圖14A所示，半導體裝置261的一些部件未示出，以避免複雜。
圖14B是本發明的一實施例的半導體裝置261的剖視圖。該半導體裝置261包括一個電晶體252和電晶體253。圖14B是在通道長度方向上的電晶體252的剖視圖，和在通道寬度方向上的電晶體253的剖面圖。
在圖14B的半導體裝置261是一個例子，其中，在圖13B所示的半導體裝置260的剖面圖中，導電膜272a是設置在絕緣膜231和導電膜273a之間和導電膜272b設置在絕緣膜231和導電膜273b之間。雜質區216和217是在導電膜272a和272b下形成。該半導體裝置261的結構是與半導體裝置260相同的，除了以上描述的之外。
導電膜272a和導電膜272b各可以使用從鉭(Ta)，鎢(W)，鈦(Ti)，鉬(Mo)，鋁(Al)，銅 (Cu)，鉻(Cr)，鈮(Nb)，和類似物中選擇的的元素，或合金材料或包含這樣的元素作為主要成分的化合物材料(例如，氮化鉭)形成。或者，它們各自使用由摻雜有雜質元素例如磷的多晶矽為代表的半導體材料形成。注意到，該導電膜272a及272b和導電膜273a和273b可以由相同的導電材料或不同導電材料形成。
如示於圖14A和圖14B所示，充當閘極電極的導電膜272a和272b形成在雜質區216和217上；因此，可以提供一種電晶體，其不太可能會受到熱載流子退化影響。
<半導體裝置的結構的實施例3>
圖15A是頂視圖，示出本發明的一實施例的半導體裝置262，並且圖15B是沿圖15A的點劃線X1-X2截取的剖面圖。注意，如圖15A所示，半導體裝置262的一些部件未示出，以避免複雜。
圖15B是本發明的一實施例的半導體裝置262的剖視圖。該半導體裝置262包括一個電晶體254和電晶體255。圖15B是在通道長度方向上的電晶體254的剖視圖，和在通道寬度方向上的電晶體255的剖面圖。
在圖15B的半導體裝置262是在圖13B中的半導體裝置260的剖視圖中，導電膜228a到228d和導電膜273a和273b各自具有三層層疊結構的一個例子。所述導電膜228a是這樣的層，其中的導電膜225a，導電膜 226a，和導電膜227a被這樣的順序層疊，所述導電膜228b是這樣的層，其中導電膜225b，導電膜226b和導電膜227b被這樣的順序層疊，導電膜228c是這樣的層，其中的導電膜225c，導電膜226c，和導電膜227c中被這樣的順序層疊，所述導電膜228d是這樣的層，其中的導電膜225d的，導電膜226d，和導電膜227d被這樣的順序層疊，導電膜273a是這樣的層，其中的導電膜270a，導電膜271a和導電膜272a被這樣的順序層疊，和導電膜273b是這樣的層，其中的導電膜270b，導電膜271b，和導電膜272b被這樣的順序層疊。該半導體裝置262的結構是與半導體裝置260相同的，除了以上描述的之外。
在下文中，導電膜270a和270b統稱為導電膜270，導電膜271a和271b統稱為導電膜271，和導電膜272a和272b統稱為導電膜272。
此外，以下，將導電膜225a至225d統稱為導電膜225，導電膜226a至226d統稱為一個導電膜226，和導電膜227a至227d統稱為導電膜227。
在圖15A和15B所示的半導體裝置262，導電膜225，227，270，和272是較佳的Cu-X合金膜。當這些與含氧絕緣膜接觸的導電膜是Cu-X合金膜時，Cu-X合金膜中的X形成X的氧化物膜在具有含有氧的絕緣膜的界面，因此，在Cu-X合金膜中的Cu可以被防止擴散到絕緣膜中並進入半導體層222。
作為導電膜226和271，較佳使用包括低電阻 材料如銅(Cu)，鋁(Al)，金(Au)，或銀(Ag)，任何這些材料的合金，或含有任何這些材料作為其主要成分的化合物的導電膜。
當導電膜226的厚度較佳比各導電膜225和227大時，導電膜228a到228d的導電率可以增加。
當導電膜271的厚度較佳比各導電膜270和272大時，導電膜273a和273b的導電率可以增加。
例如，導電膜225，227，270，和272是Cu-Mn合金膜和導電膜226和271是銅(Cu)膜。需要注意的是，銅(Cu)膜是指純銅(Cu)，且其純度較佳高於或等於99%。需要注意的是，在某些情況下純的銅(Cu)含有小百分比的雜質元素。
當導電膜225，227，270，和272是Cu-Mn合金膜時，與上述導電膜接觸的絕緣膜的密合性可以增加。
導電膜225b和是Cu-Mn合金膜的導電膜272b彼此通過接觸孔209接觸；從而，導電膜228b和導電膜273b之間的接觸電阻可以保持低。
當半導體裝置262具有上述結構時，銅(Cu)的元素進入半導體層222a和222b中可被抑制，並且可以提供其中佈線延遲被抑制的高度可靠的半導體裝置。
例如，在圖13B中，層240a和層240b可在電晶體的通道區下設置。例如，層240a和240b各具有擋 光功能。因此，光線進入通道區引起了關斷狀態電流的增加可以被抑制。圖17A示出了這種情況的一個例子。
例如，用於層240a和240b，導電膜228a至228d，導電膜273a和273b等的材料或疊層結構可以使用。可替代地，對於層240a和240b，鉬，鎢，矽，它們的合金，或類似物都可以使用。注意，例如，層240a和240b可以是處於浮置狀態。該層240a和240b可形成是一個島的一層240c。圖17B示出了這種情況的一個例子。
在本實施例中描述的結構和方法可以通過與任何其他實施例所描述的其他結構和方法適當地組合來實現。
(實施例3)
在本實施例中，參考圖18A至圖18C描述使用本發明的一個實施例的半導體裝置形成的顯示裝置。
圖18A中示出的顯示裝置包括：包括顯示元件的像素的區(以下，該區被稱為一個像素部502)，像素部502之外側的所設置並且包括用於驅動像素的電路的電路部分(以下，該部分被稱為驅動器電路部504)，各電路都具有一種保護元件(以下，該電路被稱為保護電路506)的功能，和一個端子部507。注意，保護電路506不一定必須設置。
驅動器電路部504的一部分或全部的較佳形 成在基板上，其中像素部502形成在基板上，在這種情況下，部件的數量和端子的數量可以減少。當驅動器電路部504的一部分或全部未形成在基板上，其中像素部502形成在基板上，驅動器電路部504的一部分或全部可以通過晶粒-玻璃接合技術(COG)或捲帶式自動接合(TAB)被安裝。
像素部502包括多個電路，用於驅動設於X列(X是2或更大的自然數)和Y行的顯示元件(Y是2或更大的自然數)(在下文中，這樣的電路被稱為作為像素電路501)。驅動器電路部504包括驅動電路，如用於供給信號(掃描信號)以選擇像素的電路(在下文中，該電路被稱為閘極驅動器504a)，和用於供給信號(數據信號)以在像素中驅動顯示元件的電路(以下，該電路被稱為源極驅動器504b)。
閘極驅動器504a包括移位寄存器等。閘極驅動器504a通過端子部507接收用於驅動該移位寄存器的信號，並輸出信號。例如，閘極驅動器504a接收起始脈衝信號，時脈信號等，並輸出一個脈衝信號。閘極驅動器504a具有控制以掃描信號供給佈線的電位的功能(下文中，這樣的佈線被稱為掃描線GL_1到GL_X)。注意，多個閘極驅動器504a可被提供以分開地控制掃描線GL_1到GL_X。可替換地，閘極驅動器504a具有供給初始化信號的功能。而不被限制於此，閘極驅動器504a可以提供另一個信號。
源極驅動器504b包括移位寄存器等。源極驅動器504b通過端子部507接收從該數據信號導出的信號(視頻信號)，以及用於驅動該移位寄存器的信號。源極驅動器504b具有產生將寫入像素電路501的數據信號的功能，其是基於視頻信號。另外，源極驅動器504b具有控制響應於由起始脈衝信號，時脈信號等的輸入所產生的脈衝信號的數據信號的輸出的功能。另外，源極驅動器504b具有控制以數據信號供給佈線的電位的功能(以下，這樣的佈線稱為數據線DL_1到DL_Y)。可替換地，源極驅動器504b具有提供初始化信號的功能。而不侷限於此，源極驅動器504b可以提供另一個信號。
源極驅動器504b包括多個類比開關或類似物，例如。源極驅動器504b可輸出，由時間分割依次接通多個類比開關的視頻信號得到的信號，如數據信號。源極驅動器504b可包括移位寄存器等。
脈衝信號和數據信號分別通過以掃描信號供給的多條掃描線GL中的一條和以數據信號供給的多條數據線DL中的一條被輸入到多個像素電路501。數據信號的寫入和保持到以及在上述多個像素電路501中是通過閘極驅動器504a控制。例如，在第m列和第n行中的像素電路501(m是小於或等於X的自然數，並且n是小於或等於Y的自然數)，脈衝信號是通過掃描線GL_m從閘極驅動器504a輸入，和數據信號是通過按照掃描線GL_m的電位的數據線DL_n從源極驅動器504b輸入。
在圖18A中所示的保護電路506被連接到，例如，閘極驅動器504a和像素電路501之間的掃描線GL。可替代地，保護電路506被連接到源極驅動器504b和像素電路501之間的數據線DL。可替代地，保護電路506可連接到閘極驅動器504a和端子部507之間的佈線。可替換的，保護電路506可連接到源極驅動器504b和端子部507之間的佈線。注意到，端子部507裝置指具有用於輸入功率，控制信號，和從外部電路到顯示裝置的視頻信號的端子的一部分。
保護電路506是電連接佈線的電路，當在一定範圍之外的電位被施加到連接到該保護電路的該佈線時，該佈線連接該保護電路到另一佈線。
如圖18A所示，保護電路506提供給像素部502和驅動器電路部504，以使顯示裝置對於由靜電放電(ESD)等所產生的過電流的耐受性可以提高。注意，保護電路506的配置並不侷限於此，並且例如，保護電路506可以被配置為被連接到閘極驅動器504a或保護電路506可以被配置成連接到所述源極驅動器504b。可替代地，保護電路506可被配置成連接到所述端子部507。
圖18A中，示出了其中驅動器電路部504包括閘極驅動器504a和源極驅動器504b的例子；然而，該結構不限於此。例如，僅閘極驅動器504a可以形成並可以安裝在源極驅動器電路形成的一個分開製備的基板(例如，用單晶半導體膜或多晶半導體膜形成的驅動電路基 板)。
在圖18a所示的各該多個像素電路501可以具有例如，圖18B所示的結構。
圖18B所示的像素電路501包括一個液晶元件570，電晶體550和電容器560。
液晶元件570的一對電極中的一個的電位被按照像素電路501的規格適當的設定。液晶元件570的對準狀態取決於寫入的數據。一個共用電位可提供給包括在每個多個像素電路501中的一個的液晶元件570的一對電極中的一個。此外，在一列中的像素電路501中供給到液晶元件570的一對電極中的一個的電位與在另一列中的像素電路501中供給到液晶元件570的一對電極中的一個的電位不同。
作為包括液晶元件570的顯示裝置的驅動方法的實例，以下任何一種模式可以是已知：TN模式，STN模式，VA模式，軸對稱對準微單元(ASM)模式，光學補償雙折射(OCB)模式，鐵電液晶(FLC)模式，反鐵電液晶(AFLC)模式，MVA模式，一圖案化垂直對準(PVA)模式，IPS模式，FFS模式中，橫向彎曲對準(TBA)模式，和類似物。顯示裝置的驅動方法的其他例子包括一個電控制的雙折射(ECB)模式，聚合物分散型液晶(PDLC)模式，聚合物網絡液晶(PNLC)模式，和一個賓主模式。需要注意的是，本發明並不限於這些實施例，且各種液晶元件和驅動方法可以施加到該液晶元件及 其驅動方法。
在第m列和第n行中的像素電路501中，電晶體550的源極電極和漏電極中的一個電連接到數據線DL_n，另一個電連接到液晶元件570的電極對的另一個。電晶體550的閘極電極的電連接到掃描線GL_m。電晶體550具有控制是否通過被導通或關閉以寫入數據信號的功能。
電容器560的一對電極的一個電連接到一個佈線，其中電位被供給到佈線(以下，稱為一個電位供給線VL)，而另一個是電連接到液晶元件570的電極對的另一個。電位供給線VL的電位按照像素電路501的規格適當的設定。電容器560用作儲存電容器，用於儲存寫入的數據。
例如，在包括該如圖18B所示的像素電路501的顯示裝置中。像素電路501由圖18A中所示的閘極驅動器504A逐列依次選擇，由此電晶體550接通且數據信號被寫入。
當電晶體550關閉時，數據已被寫入其中的像素電路501被帶入保持狀態。逐列依次進行該操作；因此，圖像可被顯示。
替代地，圖18A的每個所述多個像素電路501與可以具有例如，在圖18C所示的結構。
圖18C所示的像素電路501包括電晶體552和554，電容器562，以及發光元件572。電晶體552的 源極電極或汲極電極電連接到電晶體554的閘極電極。這裡，例如，在上述實施例中描述的任何半導體裝置160，161，162，163，260，261，和262，可以用作電晶體552和554。
電晶體552的源極電極和汲極電極電連接到一個佈線，其中數據信號被供給到該佈線(以下，稱為信號線DL_n)。電晶體552的閘極電極電連接到一個佈線，其中閘極信號被供給到該佈線(以下簡稱為掃描線GL_m)。
電晶體552具有控制是否通過被導通或關閉，以寫數據信號的功能。
電容器562的一對電極的一個電連接到一個佈線，其中電位被供給到佈線(以下，稱為一個電位供給線VL_a)，而另一個是電連接到電晶體552的源極電極和漏電極的另一個。
電容器562用作儲存電容器，用於儲存寫入的數據。
電晶體554的源極電極和汲極電極的一個電連接到所述電位供給線VL_a。此外，該電晶體554的閘極電極電連接到電晶體552的源極電極和汲極電極的另一個。
發光元件572的陽極和陰極的一個電連接到電位供給線VL_b，而另一個電連接到電晶體554的源極電極和汲極電極的另一個。
作為發光元件572，有機電致發光元件(也被稱為有機EL元件)，或類似物都可以使用，例如。注意，發光元件572不限定於有機EL元件；可使用包括無機材料的無機EL元件。
高電源電位VDD被供給給電位供給線VL_a和電位供給線VL_b之一，而低電源電位VSS被提供給另一個。
例如，在該顯示裝置包括如圖18C所示的像素電路501中，像素電路501逐列依次選擇由圖18A中所示的閘極驅動器504a，由此電晶體552被接通和數據信號被寫入。
當電晶體552關閉時，數據已被寫入其中的像素電路501被帶入保持狀態。此外，根據所述寫入的數據信號的電位，在電晶體554的源極電極和漏電極之間流動的電流量進行控制。發光元件572發出具有對應於流過的電流的量的亮度的光。逐列依次進行該操作；因此，圖像可被顯示。
雖然其中液晶元件570和發光元件572用作顯示元件的例子在此處示出，本發明的一個實施例不限於此。
例如，在本說明書等中，顯示元件，包括顯示元件的裝置的顯示裝置，發光元件，以及包括發光元件的裝置的發光裝置，可使用各種模式，並且可以包括各種元件。顯示元件，顯示裝置，發光元件，或發光裝置的例 子，可以包括介質，其對比度，亮度，反射率，透射率等通過電磁作用改變，諸如電致發光(EL)元件(例如，包括有機和無機材料的EL元件，有機EL元件或無機EL元件)，發光二極體(例如，白色LED，紅色LED，一個綠色LED，或藍色LED)，電晶體(取決於電流發光的電晶體)，電子發射器，液晶元件，電子墨水，電泳元件，光柵光閥(GLV)，電漿顯示面板(PDP)，利用微機電技術(MEMS)的顯示元件，數位微鏡裝置(DMD)，數位微快門(DMS)，MIRASOL(註冊商標)，干涉式調變器顯示(IMOD)元件，MEMS快門顯示元件，光干涉式MEMS顯示元件，電潤濕元件，壓電陶瓷顯示器或碳奈米管。包括EL元件的顯示裝置的例子包括EL顯示器。顯示裝置包括電子發射器的例子是場發射顯示器(FED)和SED型平板顯示器(SED：表面傳導電子發射顯示器)。顯示裝置包括液晶元件的實例包括液晶顯示器(例如，透射型液晶顯示器，透反型液晶顯示器，反射型液晶顯示器，直視型液晶顯示器或投影液晶顯示器)。顯示裝置包括電子墨水，電液粉末，或電泳元件的例子是電子紙。在半透過型液晶顯示器或反射型液晶顯示器的情況下，一些或全部的像素電極用作反射電極。例如，一些或全部的像素電極被形成以含有鋁，銀或類似物。在這樣的情況下，可以在反射電極之下設置記憶體電路如SRAM，從而降低了功耗。
在本實施例所示的結構可用於與任何在其他 實施例所描述的其他結構適當的組合。
(實施例4)
在本實施例中，將參照附圖說明顯示裝置的驅動電路，其中可應用本發明的一個實施例的半導體裝置。
圖19是整個閘極驅動器電路作為顯示裝置的一個驅動器電路的一個例子。閘極驅動電路600包括多個移位寄存器單元601，移位寄存器單元602，其是虛擬階段，電連接到移位寄存器單元601的多工解訊器電路603，電連接到移位寄存器單元602的多工解訊器電路604，和發送起始脈衝SP和時脈信號(CLK1至CLK8)的信號線。
移位寄存器單元601(在此，描述是由使用在第一階段中的移位寄存器單元所做出)，如圖20A中所示，一設置信號LIN(此處，起始脈衝SP)，一個復位信號RIN，和時脈信號(在此，CLK6及CLK7)被輸入。圖20B示出了具體的電路結構例。移位寄存器單元601包括第一電晶體611至第六電晶體616。
第一電晶體611的源極和汲極中的一個被連接到高電源電位線VDD。第一電晶體611的源極和汲極中的另一個被連接到第二電晶體612的源極和汲極中的一個和多工解訊器電路603的輸入端子FN1。設置信號LIN是輸入到第一電晶體611的閘極。第二電晶體612的源極和汲極的另一個被連接到低電源電位線VSS。第二電晶體 612的閘極被連接到多工解訊器電路603的輸入端子FN2，第四電晶體614的源極和汲極中的一個，第五電晶體615的源極和汲極中的一個，和第六電晶體616的源極和汲極中的一個。第三電晶體613源極和汲極中的一個被連接到高電源電位線VDD。第三電晶體613的源極和汲極中的另一個被連接到第四電晶體614的源極和的汲極中的另一個。時脈信號CLK7被輸入到第三電晶體613的閘極。時脈信號CLK6是輸入到第四電晶體614的閘極。第五電晶體615的源極和汲極中的另一個被連接到低電源電位線VSS。該設置信號LIN是輸入到第五電晶體615的閘極。第六電晶體616的源極和汲極中的另一個被連接到高電源電位線VDD。復位信號RIN輸入到第六電晶體616的閘極。注意，一個部分被稱為節點FN1，其中第一電晶體611的源極和汲極中的另一個與第二電晶體612的源極和汲極中的一個電連接。一部分被稱為節點FN2，其中，第二電晶體612的閘極，第四電晶體614的源極和汲極中的一個，第五電晶體615的源極和汲極中的一個與第六電晶體616的源極和汲極中的一個電連接。
時脈信號CLK6和CLK7在第(8a+1)階段(a是零或一個自然數)中被輸入到移位寄存器單元601。時脈信號CLK3和CLK4在第(8a+2)個階段(a是零或一個自然數)中被輸入到移位寄存器單元601。時脈信號CLK1和CLK8在第(8a+3)個階段(a是零或一個自然數)中被輸入到移位寄存器單元601。時脈信號 CLK5和CLK6在第(8a+4)個階段(a是零或一個自然數)中被輸入到移位寄存器單元601。時脈信號CLK2和CLK3在第(8a+5)個階段(a是零或一個自然數)中被輸入到移位寄存器單元601。時脈信號CLK7和CLK8在第(8a+6)個階段(a是零或一個自然數)中被輸入到移位寄存器單元601。時脈信號CLK4和CLK5在第(8a+7)個階段(a是零或一個自然數)中被輸入到移位寄存器單元601。時脈信號CLK1和CLK2在第8個(a+1)個階段(a是零或一個自然數)中被輸入到移位寄存器單元601。
該設置信號LIN和時脈信號(在此，CLK3和CLK4)被輸入到移位寄存器單元602，其是虛擬階段，如圖21A中所示。圖21B示出了具體的電路結構例。移位寄存器單元602包括第一電晶體611至第五電晶體615。
第一電晶體611的源極和汲極中的一個被連接到高電源電位線VDD。第一電晶體611的源極和汲極中的另一個被連接到第二電晶體612的源極和汲極中的一個和多工解訊器電路604的輸入端子FN1。設置信號LIN是輸入到第一電晶體611的閘極。第二電晶體612的源極和汲極的另一個被連接到低電源電位線VSS。第二電晶體612的閘極被連接到多工解訊器電路604的輸入端子FN2，第四電晶體614的源極和汲極中的一個，和第五電晶體615的源極和汲極中的一個。第三電晶體613的源極和汲極中的一個被連接到高電源電位線VDD。第三電晶 體613的源極和汲極中的另一個被連接到第四電晶體614的源極和的汲極中的另一個。時脈信號CLK4被輸入到第三電晶體613的閘極。時脈信號CLK3是輸入到第四電晶體614的閘極。第五電晶體615的源極和汲極中的另一個被連接到低電源電位線VSS。該設置信號LIN是輸入到第五電晶體615的閘極。注意，一個部分被稱為節點FN1，其中第一電晶體611的源極和汲極中的另一個與第二電晶體612的源極和汲極中的一個電連接。一部分被稱為節點FN2，其中，第二電晶體612的閘極，第四電晶體614的源極和汲極中的一個，與第五電晶體615的源極和汲極中的一個電連接。
如圖22A和圖23A，時脈信號和輸出信號是從移位寄存器單元601和移位寄存器單元602(輸入到輸入端子FN1和輸入端子FN2的信號)輸入到多工解訊器電路603和多工解訊器電路604，且多工解訊器電路603和多工解訊器電路604輸出輸出信號。圖22B和圖23B各示出了具體的電路結構例。多工解訊器電路603和多工解訊器電路604的每一個包括一個緩衝器605。
圖24示出了緩衝器605的具體電路結構的一個例子。時脈信號CLK(時脈信號CLK1至CLK8之一)被輸入到第七電晶體617的源極和汲極的一個。第七電晶體617的源極和汲極的另一個連接到第八電晶體618的源極和汲極的一個及輸出端子。第七電晶體617的閘極連接到節點FN1。第八電晶體618的源極和汲極的另一個被連 接到低電源電位線VSS。第八電晶體618的閘極連接到節點FN2。
移位寄存器單元可以是示於圖25A和圖25B的移位寄存器部601a，和其中電晶體621，電晶體622，電晶體623和電容器624加到移位寄存器單元601。注意，復位信號RES被輸入到電晶體623的閘極。
類似地，其是虛擬階段的移位寄存器單元可以是示於圖26A和圖26B中的移位寄存器單元602a。該電晶體621，電晶體622，電晶體623和電容器624加到移位寄存器單元602。注意，復位信號RES被輸入到電晶體623的閘極。
初始化移位寄存器單元，復位信號RES的脈衝被輸入以導通電晶體623，以使節點FN2的電位變得等於高電位電源線VDD的電位。以節點FN2的電位接通第二電晶體612和電晶體621，以便節點FN1的電位變得等於低電位側電源線VSS的電位。因此，移位寄存器單元可以被初始化。另外，復位信號RES被輸入到所有的使用共用信號線的移位寄存器單元。
如圖27A和圖27B，緩衝器605可以被還設置有電晶體625和電容器619的緩衝器605a替換。
電容器作為儲存電容器，用於保持電荷。
在第一階段中的移位寄存器單元601，時脈信號CLK1至CLK5輸入到多工解訊器電路603且多工解訊器電路603輸出輸出信號OUT1至OUT5。
節點FN2的電位被固定到高電位在一週期，其中該週期不輸出閘極選擇輸出，使得第二電晶體612和第八電晶體618始終接通。在這種方式中，輸出是穩定地低電位。但是，在第五電晶體615的切斷電流(在0V的閘極電壓下流動的汲極電流)是高的情況下，節點FN2的電荷通過第五電晶體615洩漏；因此，電荷需要定期補償。因此，以時脈信號CLK6及CLK7接通第三電晶體613和第四電晶體614，使節點FN2的電荷被從高電源電位線VDD供給。注意，在第一階段中的移位寄存器單元601的一個閘極選擇輸出週期(其中節點FN1在該週期是高電位的週期)是一個從起始脈衝SP的上升(設置)到時脈信號CLK7的上升(重置)的週期，其在後文敘述。在此週期，閘極選擇輸出週期和對電荷的定期補償的時序兩個時脈信號設置為不彼此重疊。
在在第一階段中的移位寄存器單元601中，時脈信號CLK8沒有被輸入到任何地方。還設置該時脈信號以避免電荷的規律補償的時序重疊。
同樣地，在第二階段中，移位寄存器單元601，時脈信號CLK1，CLK2和CLK6到CLK8被輸入到多工解訊器電路603，且多工解訊器電路603輸出輸出信號OUT6到OUT10。時脈信號CLK3和CLK4具有定期補償電荷的功能。在第二階段中的移位寄存器單元601中，時脈信號CLK5沒有被輸入到任何地方。
同樣可以應用到第三和以下的階段中的移位 寄存器單元601。換言之，移位寄存器單元中的一個階段輸入5個時脈信號到多工解訊器電路603，和多工解訊器電路603輸出5個輸出信號。其他兩個時脈信號具有定期補償電荷的功能，並且被輸入到移位寄存器單元601。另一個時脈信號沒有被輸入到任何地方。
同樣也適用於移位寄存器單元602，其是虛擬階段。時脈信號CLK1和CLK2被輸入到多工解訊器電路604，和多工解訊器電路604輸出輸出信號DUMOUT1和DUMOUT2。時脈信號CLK3和CLK4具有定期補償電荷的功能。
時脈信號的數目在本實施例是8，但本發明不限於此。只要它是四個或更多，時脈信號的數目可以是任何數目。例如，當時脈信號的數目為n時，輸出信號的數目是(n-3)，因為三個時脈信號無助於輸出信號。
換句話說，通過連接n個用於發送時脈信號到移位寄存器單元的一階段的信號線，(n-3)個輸出信號可以被輸出。n值變較大，用於發送無助於輸出的時脈信號的信號線的速率變較小；因此，相對於移位寄存器單元的一階段輸出一個輸出信號的傳統的結構，移位寄存器單元部分的面積是小的。因此，閘極驅動電路600的寬度可以減小，從而顯示裝置的擋板可以變窄。
這裡，為了縮小閘極驅動電路600的寬度被簡要地描述。圖28A是以往的閘極驅動電路的方塊圖。圖28B是在該實施例的閘極驅動器電路的方塊圖。
在如圖28A所示的以往的閘極驅動電路，移位寄存器單元SR的一階段被連接到用於發送一個時脈信號的四條信號線CLK_LINE且一個緩衝器BUF輸出一個信號。另一方面，在如圖28B所示的本實施例中的閘極驅動器電路中，一個移位寄存器單元SR被連接到用於發送時脈信號CLK_LINE的八條信號線且五個緩衝器BUF輸出五個信號。
比起以往閘極驅動器電路，在該實施例中的閘極驅動器電路可以有一個移位寄存器單元的較小的水平佈局寬度。因為增加的緩衝器BUF(此處，以往的5倍之多)，垂直佈局寬度增大，但該增加不會有助於閘極驅動電路在寬度的減少。一個移位寄存器單元的水平佈局寬度可以減小，從而使擋板可以較窄。在與現有技術相比，用於傳輸時脈信號的信號線CLK_LINE的數目增加，並且因此，用於每個信號線CLK_LINE的負載電容可以減小。因此，即使當信號線CLK_LINE被設定為薄，以增加負載電阻，延遲時間不變化(因為時間常數=負載電容×負載電阻)。因此，通過使信號線的寬度薄，以獲得相同的時間常數，可以防止佈局寬度的增加；因此，即使信號線CLK_LINE的數目增加，閘極驅動器電路的寬度可以變窄。
接著，將閘極驅動器電路600的操作參考圖29的時序圖進行說明。在此，該設置信號LIN，復位信號RIN，和時脈信號CLK1至CLK8的高電位對應於高電源 電位線VDD的電位，而設置信號LIN，復位信號RIN和時脈信號CLK1至CLK8的低電位對應於低電源電位線VSS的電位。
在圖29中所示的閘極驅動器電路600的驅動方法中，首先，將起始脈衝SP被設定為高電位以接通第一電晶體611和第五電晶體615。由於復位信號RIN(輸出信號OUT7)是低電位，第六電晶體616被關斷。由於時脈信號CLK1至CLK6是低電位，時脈信號CLK7和CLK8是高電位，第四電晶體614以及第七電晶體617被關斷，而第三電晶體613被導通。
在那個時候，節點FN1的電位具有由從高電位電源線VDD(VDD-Vth(611))的電位減去第一電晶體611的閾值電壓而獲得的值，而節點FN2的電位變得等於低電位電源線VSS的電位。因此，第七電晶體617導通，而第八電晶體618被關斷，因此，輸出信號OUT1至OUT5是低電位，如在時脈信號CLK1至CLK5中。
然後，時脈信號CLK7被設定到低電位，以使第三電晶體613關斷。需要注意的是高電位被保持在一個節點，其中第三電晶體613的源極和汲極的另一個和第四電晶體614的源極和汲極的一個被電連接。
接著，時脈信號CLK1從一個低電位變為高電位，而節點FN1的電位通過由一個自舉操作對應於時脈信號CLK1的振幅的電壓增加。其結果是，第七電晶體617導通，而輸出高電位(時脈信號CLK1的電位)作為 輸出信號OUT1。另外，當隨時脈信號CLK2之後的時脈信號從一個低電位變為高電位時，自舉操作同樣發生。接著，時脈信號CLK8變為低電位，但變化不會發生，因為時脈信號CLK8的信號未在第一階段中使用於移位寄存器單元601。然後，將時脈信號CLK2變為高電位，輸出高電位作為輸出信號OUT2。此後，時脈信號CLK1變為低電位，並且輸出低電位作為輸出信號OUT1。同樣可以應用到與輸出信號OUT3和OUT4相關的下列操作。當時脈信號CLK5變為高電位，輸出信號OUT5變為高電位時，在第二階段中的移位寄存器單元601的設置信號LIN變為高電位。
在第一階段中的移位寄存器單元601中，當時脈信號CLK6變為高電位時，第四電晶體614被導通。然後，時脈信號CLK5變為低電位，並且輸出低電位作為輸出信號OUT5。
在第二階段中的移位寄存器單元601中，設置信號LIN(輸出信號OUT5)變為高電位，並且第一電晶體611和第五電晶體615接通。因為復位信號RIN(輸出信號OUT12)是低電位，第六電晶體616關斷。由於時脈信號CLK1，CLK2和CLK6到CLK8成為低電位，時脈信號CLK4和CLK5成為高電位，第四電晶體614以及第七電晶體617關斷，第三電晶體613導通。
在此時候，節點FN1的電位具有由從高電位電源線VDD(VDD-Vth(611))的電位減去第一電晶體 611的閾值電壓而獲得的值，而節點FN2的電位變得等於低電位電源線VSS的電位。因此，第七電晶體617導通，而第八電晶體618被關斷，因此，輸出信號OUT6到OUT10是低電位，如在時脈信號CLK1，CLK2和CLK6到CLK8中。
然後，時脈信號CLK4被設定到低電位，以使第三電晶體613關斷。需要注意的是高電位被保持在一個節點，其中第三電晶體613的源極和汲極的另一個和第四電晶體614的源極和汲極的一個被電連接。
接著，時脈信號CLK6從一個低電位變為高電位，而節點FN1的電位通過由一個自舉操作對應於時脈信號CLK6的振幅的電壓增加。其結果是，第七電晶體617導通，而輸出高電位(時脈信號CLK6的電位)作為輸出信號OUT6。接著，時脈信號CLK5變為低電位，但未發生改變，因為時脈信號CLK5的信號不被用於在第二階段中的移位寄存器單元601。然後，時脈信號CLK7變為高電位，輸出高電位OUT7作為輸出信號。
在那個時候，在第一階段中的移位寄存器單元601中，復位信號RIN(輸出信號OUT7)變為高電位，而第六電晶體616導通，使得節點FN2的電位變得等於高電位電源線VDD的電位。第二電晶體612以節點FN2的電位導通，以便節點FN1的電位變成低電位電源線VSS的電位，然後被復位。
在第二階段中的移位寄存器單元601與在第 一階段中的移位寄存器單元601一樣被驅動。
即，第(m-1)級中的移位寄存器單元601的輸出信號OUT5(m-1)被輸入作為第m級中的移位寄存器單元601的設置信號LIN(m是一個自然數)。第(m+1)級中的移位寄存器單元601的輸出信號OUT5(m+2)被輸入作為第m級的移位寄存器單元601中的復位信號RIN。注意，當m為1時，該設置信號LIN對應於起始脈衝SP。
移位寄存器單元602類似於移位寄存器單元601的，其是一個虛擬階段。復位信號RIN可以以移位寄存器單元602而輸入到最後階段中的移位寄存器單元601。
需要注意的是一個時脈信號和下一時脈信號的脈衝重疊在此實施例中的脈衝寬度的三分之一，但本發明不限於此。只要它是一半或更小的脈衝寬度，重疊寬度可以是任何值。時脈信號的脈衝的下落和下一個時脈信號的脈衝的上升可以是在相同的時序。在這種情況下，在第一階段中的移位寄存器單元601的閘極選擇輸出週期是從起始脈衝SP的上升(設置)到時脈信號CLK6的上升(重置)的一個週期；因此，需要定期補償電荷的時脈信號的數目只有一個。
需要注意的是本實施例的結構和類似物也能夠適當地使用結合其它實施例的任一結構和類似的。
(實施例5)
在本實施例中，參考圖30和圖31A到31H描述可以使用本發明一個實施例的半導體裝置來形成的一個顯示模組和電子裝置。
在圖30所示的顯示模組8000，連接到FPC8003的觸摸面板8004，連接到FPC8005的顯示面板8006，背光8007，架8009，印刷電路板8010，以及電池8011設置在上蓋8001和下蓋8002之間。
本發明一個實施例的半導體裝置可用於，例如，顯示面板8006。
上蓋8001和下蓋8002的形狀和尺寸可以根據與觸摸面板8004和顯示面板8006的尺寸適當地改變。
觸摸面板8004可以是一個電阻式觸控面板或電容式觸控面板，並且可以形成與顯示面板8006重疊。顯示面板8006的對置基板(密封基板)可以具有觸摸面板功能。光感測器也可以在顯示板8006的各像素設置，以形成一種光學觸摸面板。
背光8007包括光源8008。注意，雖然該光源8008設置在背光8007上的結構在圖30中示出，本發明的實施例不限於這種結構。例如，可以採用一個結構，其中光源8008設置在背光8007的端部且還設置一光擴散板都。需要注意的是，背光8007不需要設置在使用自發光的發光元件，例如有機EL元件的情況下，或在反射板等被使用的情況下。
架8009可保護顯示面板8006和還用作電磁屏蔽用於阻擋由印刷電路板8010的操作產生的電磁波。架8009的可以用作輻射板。
印刷電路板8010設置有電源電路和用於輸出視頻信號和時脈信號的信號處理電路。作為用於提供電源給電源電路的電源，外部商用電源或使用單獨設置的電池8011的電源可被使用。電池8011可以在使用商用電源的情況下被省略。
顯示模組8000可以被附加地設置有構件，如偏振板，相位差板，或棱鏡片。
圖31A至31H示出電子裝置。這些電子裝置可以包括外殼5000，顯示部5001，揚聲器5003，LED燈5004，操作鍵5005(包括一個電源開關或操作開關)，連接端子5006，感測器5007(感測器具有功能測量或感測力，位移，位置，速度，加速度，角速度，旋轉頻率，距離，光，液體，磁，溫度，化學物質，聲音，時間，硬度，電場，電流，電壓，電功率，輻射線，流量，濕度，梯度，振盪，氣味或紅外線)，麥克風5008等。
圖31A示出了行動計算機，其可以包括一個開關5009，一個紅外端口5010，以及除了上述部件之外等的。圖31B示出的便攜式圖像再現裝置(例如，DVD播放機)，其設置有一個記憶體介質，並且可以包括第二顯示部5002，記憶體介質讀取部5011，以及除了上述部件之外等的。圖31C示出了護目鏡型顯示器，其可以包括 第二顯示部5002，支撐5012，耳機5013，以及除了上述部件之外等的。圖31D示出一種便攜式遊戲機，其可以包括記憶體介質讀取部5011，以及除了上述部件之外等的。圖31E示出了數位照相機，其具有電視接收功能，並且可以包括天線5014，快門按鈕5015，圖像接收部5016，以及除了上述部件之外等的。圖31F示出一種便攜式遊戲機，其可以包括第二顯示部5002，記憶體介質讀取部5011，以及除了上述部件之外等的。圖31G示出電視接收機，其可以包括一個調諧器，圖像處理部，以及除了上述部件之外等的。圖31H示出便攜式電視接收機，其可以包括能夠發送和接收信號的充電器5017，以及除了上述部件之外等的。
在圖31A至31H示出的電子裝置可以有多種功能，例如，在顯示部上顯示各種數據(靜止圖像，運動圖像，文字圖像等)的功能，觸摸面板功能，顯示日曆，日期，時間，和類似的功能，以各種軟體(程式)控制過程的功能，無線通信功能的功能，以無線通信功能被連接到各種計算機網路的功能，以無線通信發送和接收的各種數據的功能，讀出儲存在記憶體介質中的程式或數據，並在顯示部顯示程式或數據的功能，和類似的功能。此外，包括多個顯示部的電子裝置可以具有主要在顯示部上顯示圖像數據的功能，同時顯示文字數據在另一顯示部上，通過顯示在具有視差考慮，或類似物的多個顯示部上顯示圖像的三維圖像的功能。此外，包括圖像接收部的電子裝置 可以具有拍攝靜止圖像的功能，拍攝運動圖像的功能，自動或手動校正拍攝的圖像的功能，儲存拍攝的圖像在記憶體介質中的功能(外部記憶體介質或者在相機中併入的記憶體介質)，在顯示部上顯示拍攝圖像的功能，或類似物。需要注意的是，可以提供用於在圖31A至31H示出的電子裝置的功能不侷限於上述那些，並且電子裝置可以具有多種功能。
在本實施例中所描述的電子裝置的每一個包括用於顯示一些類型的數據的顯示部。需要注意的是，本發明的一個實施例的半導體裝置也可用於不具有顯示部的電子裝置中。
在本實施例所示的結構可用於與任何在其他實施例所描述的其他結構適當的組合。
(實施例6)
在本實施例中，參考圖32A和圖32B描述本發明的一個實施例的半導體裝置。
圖32A和32B是本發明一個實施例的半導體裝置的剖面圖。在圖32A的半導體裝置包括半導體基板2000，電晶體2100，用於元件隔離的絕緣層2112，絕緣層2301，插頭2302，佈線2303，插頭2304，佈線2305，插頭2306，以及氧化物膜2307。電晶體2100包括閘極電極2113，閘極絕緣膜2114，將雜質加至的源極和汲極區2115，和側壁絕緣層2116。在通道長度方向上的 電晶體的剖視圖是在點劃線的左側上，並在通道寬度方向上的電晶體的剖視圖是在點劃線的右側上。
另外，電晶體2100設置有雜質區用作輕摻雜汲極(LDD)區或側壁絕緣層2116之下的延伸區。
作為電晶體2100，含有矽化物(自對準矽化物)的電晶體或不包括側壁絕緣層2116的電晶體可被使用。當使用包含矽化物(自對準矽化物)的結構時，在源極區和汲極區中的電阻可以進一步降低，並且該半導體裝置的速度增加。
用於半導體基板2000，使用矽(包括應變矽)，鍺，矽鍺，碳化矽，砷化鎵，砷化鋁鎵，磷化銦，氮化鎵，或類似的。電晶體2100可以是n通道電晶體或p通道電晶體，且可以根據電路使用適當的電晶體。
絕緣層2301是一些絕緣膜的疊層。作為用作絕緣層2301的絕緣膜，可以使用無機絕緣膜，如氧化矽，氮氧化矽，氮化矽，或氮氧化矽，或有機樹脂膜，如丙烯酸樹脂，聚酰亞胺樹脂，苯並環丁烯類樹脂，矽氧烷基樹脂，聚酰胺樹脂，或環氧樹脂。為了形成後文描述的氧化物膜2307，絕緣層2301較佳包含氧氣。為了防止用於佈線或插頭的金屬(例如，Cu)的擴散，氮化矽或類似物的絕緣膜也可以根據需要設置。
與半導體接觸的插頭2302可以通過CVD法來使用W(鎢)而形成。
佈線2303和2305和插頭2304和2306各包 括至少一種Cu-X合金膜；例如，它是較佳使用Cu-X合金膜的單層結構或Cu-X合金膜和包括一個低電阻材料的導電膜的疊層結構，低電阻材料如銅(Cu)，鋁(Al)，金(Au)，或銀(Ag)，任何這些材料的合金，或含有這些材料作為其主要成分的化合物。
佈線和插頭之間的界面較佳通過Cu-X合金膜之間鍵合而形成。利用上述結構，能夠提供具有低接觸電阻的佈線和插頭。
通過加熱佈線2303和2305和插頭2304和2306，氧化物膜2307在含有氧的絕緣層2301和上述佈線和插頭之間形成。在實施例1中的氧化物膜105可以被參照用於氧化物膜2307的細節。例如，在佈線2303和2305和插頭2304和2306包含的Cu-Mn合金的情況下，氧化物膜2307中包含氧化錳。氧化物膜2307具有防止在佈線和插頭中所含的銅擴散到佈線和插頭的外側的功能。
由於氧化物膜2307未形成在佈線和插頭相互接觸的部分中，即使當進行熱處理時，接觸電阻可以保持低。
例如，佈線2303和2305和插頭2304和2306各自為Cu-Mn合金膜和Cu膜的疊層膜。較佳形成層疊膜，使得Cu-Mn合金膜與絕緣層2301接觸。當絕緣層2301和Cu-Mn合金膜相互接觸，絕緣層2301與佈線和插頭之間的密合性可以增加。
利用上述結構，可靠性高的半導體裝置可被 提供，其中不利電晶體2100的影響的Cu擴散被抑制，並且佈線延遲被抑制。
注意，電晶體2100可以是各種類型的電晶體，而不限於一個平面型電晶體。例如，電晶體2100可以是一個鰭型電晶體，一個三閘極電晶體，或類似物。圖32B示出了在這種情況下的剖面圖的一個例子。一個絕緣膜2212設置在半導體基板2000上。半導體基板2000包括具有薄尖端的突出部(還稱為鰭)。需要注意的是，絕緣膜可以在突出部上設置。當形成突出部時，絕緣膜用作一個掩模，用於防止半導體基板2000被蝕刻。可替代地，突出部可以不具有薄尖端；例如，具有長方體狀突出部的突出部，與具有厚尖端的突出部是允許的。閘極絕緣膜2214設置在半導體基板2000的突出部上，和一個閘極電極2213被設置在閘極絕緣膜2214上。側壁絕緣層2216被設置在閘極電極2213的側壁上。源極和汲極區2215形成在半導體基板2000中。注意的是，這裡示出一個例子，其中該半導體基板2000包括突出部；然而，本發明一個實施例的半導體裝置並不侷限於此。例如，可以通過處理SOI基板來形成具有突出部的半導體區。
(實施例7)
在本實施例說明包括在本發明一個實施例的半導體裝置中的氧化物半導體膜的結構。
在本說明書中，術語“平行”是指由兩條直 線形成的角度大於或等於-10°且小於或等於10°，並且因此還包括其中所述角度大於或等於到-5°且小於或等於5°的情況。術語“垂直”是指由兩條直線形成的角度大於或等於80°且小於或等於100°，並相應地包括其中所述角度大於或等於85°且小於或等於95°的情況。
在本說明書中，三方和菱形晶系包含在六方晶系中。
<氧化物半導體的結構>
氧化物半導體被分類為單晶氧化物半導體和非單晶氧化物半導體。
氧化物半導體被分類為單晶氧化物半導體和非單晶氧化物半導體。非單晶氧化物半導體的實例包括c軸對準的結晶氧化物半導體(CAAC-OS)，多晶氧化物半導體，微晶氧化物半導體，或者是非晶氧化物半導體。
從另一個角度看，氧化物半導體被分類成非晶氧化物半導體和結晶氧化物半導體。結晶氧化物半導體的實例包括單晶氧化物半導體，CAAC-OS，多晶氧化物半導體，和微晶氧化物半導體。
<CAAC-OS>
首先，描述CAAC-OS。需要注意的是，CAAC-OS可以稱為作為氧化物半導體，包括c軸對準的奈米晶體(CANC)。
CAAC-OS是具有多個c軸對準的晶體部份(也被稱為丸)氧化物半導體中的一個。
在明視場圖像的綜合分析圖像(也被稱為高解析度TEM圖像)和CAAC-OS的衍射圖案中，其是使用透射型電子顯微鏡(TEM)得到的，多個丸可被觀察到。但是，在高解析度TEM圖像中，丸之間的邊界，即，晶界不被清晰地觀察到。因此，在CAAC-OS中，由於晶界的在電子遷移率中的減少是不太可能發生。
以TEM觀察到CAAC-OS如下所述。圖39A示出了CAAC-OS剖面的高解析度TEM圖像，其是從大致平行於所述樣品表面的一個方向上被觀察到的。高解析度TEM圖像是以球面像差校正功能獲得。以球面像差校正功能所獲得的高解析度TEM圖像特別稱作Cs校正高解析度TEM圖像。Cs校正高解析度TEM圖像可以通過，例如，由JEOL有限公司製造的原子級解析度分析電子顯微鏡JEM-ARM200F獲得。
圖39B是在圖39A的區(1)的放大Cs校正高解析度TEM圖像。圖39B示出金屬原子在丸中以層狀的方式排列。各金屬原子層具有反映表面的凹凸的配置，其中CAAC-OS在該表面上形成(以下，該表面被稱為形成表面)或CAAC-OS的頂表面，並且被佈置成平行於CAAC-OS的形成表面或頂表面。
如圖39B，CAAC-OS具有特徵原子排列。特徵原子排列以圖39C的輔助線表示。圖39B和39C證明 丸的尺寸為約1nm至3nm，和由丸的傾斜導致的空間的尺寸約為0.8nm。因此，丸也可以被稱為奈米晶體(nc)。
這裡，根據本Cs校正高解析度TEM圖像，在基板5120上的CAAC-OS的丸5100的示意性佈置由其中磚或塊被堆疊這樣的結構(參照圖39D)示出。在該丸傾斜，如圖39C中觀察到的部分對應於圖39D中所示的區5161。
圖40A示出CAAC-OS剖面的高解析度TEM圖像，其是從大致平行於所述樣品表面的一個方向上被觀察到的。圖40B，40C和40D分別是在圖40A的區(1)，(2)，及(3)的放大Cs校正高解析度TEM圖像。圖40B，40C和40D表示的金屬原子以三角形，四邊形或六邊形的配置在丸中排列。然而，不同丸之間的金屬原子排列沒有規律性。
接著，說明通過X射線衍射(XRD)分析的CAAC-OS。例如，當包括InGaZnO4晶體的CAAC-OS的結構是由out-of-plane的方法進行分析時，峰出現在約31°的衍射角(2 θ)，如圖41A中所示。此峰被從InGaZnO4晶體的(009)平面衍生，其指出在CAAC-OS中的晶體具有c軸對準，並且c軸在大致垂直於CAAC-OS的形成表面或頂表面的方向上對準。
需要注意的是，在CAAC-OS通過out-of-plane的方法的結構分析中，除了峰值在約31°的2 θ之外，當2 θ大約36°時，另一峰可能會出現。在大約36°的 2 θ的峰值表示不具有c軸取向的晶體包括在CAAC-OS的一部分。較佳的是，在通過out-of-plane的方法進行分析的CAAC-OS中，當2 θ大約31°時，峰出現，並且當2 θ大約36°時，峰不出現。
另一方面，在CAAC-OS通過in-plane的方法的結構分析中，其中X射線在大致垂直於c軸的方向上入射到樣品上，當2 θ是大約56°時，出現一峰。該峰歸因於InGaZnO4晶體的(110)平面。在CAAC-OS的情況下，當以2 θ固定在大約56°，並以使用樣品表面的法線向量作為軸(軸)旋轉的樣品進行分析(掃描)時，如圖41B所示，峰未清楚地觀察到。與此相反，在InGaZnO4的單晶氧化物半導體的情況下，當掃描以2 θ固定在大約56°進行時，如圖41C中所示，觀察到從等效於(110)平面的晶面衍生的6個峰。因此，使用X射線的衍射結構分析表明，a軸和b軸在CAAC-OS中的方向是不同的。
接著，說明通過電子衍射分析的CAAC-OS。例如，當用300nm的探頭直徑的電子束在平行於所述樣品表面的方向上入射在包括的InGaZnO4晶體CAAC-OS上，在圖42A中可得到衍射圖案(也被稱為選定區的透射電子衍射圖案)。在這個衍射圖案中，從InGaZnO4晶體的(009)平面衍生的光斑被包括。因此，電子衍射還表示包括在CAAC-OS中的丸具有c軸對準，並且c軸在大致垂直於形成表面或CAAC-OS頂表面的方向上對準。同時，圖42B示出了得到的衍射圖案以以下這樣的方式，即 具有300nm的探頭直徑的電子束在垂直於樣品表面的方向上入射在相同樣品上。如圖42B，環狀衍射圖案被觀察到。因此，電子衍射還表示包括在CAAC-OS中的丸的a軸和b軸不必定期對準。圖42B所示的第一環被認為是從InGaZnO4晶體的(010)平面，(100)面等而衍生。圖42B所示的第二環被認為是從(110)面等而衍生。
此外，CAAC-OS是具有缺陷態密度低的氧化物半導體。在氧化物半導體中的缺陷是，例如，由於雜質和氧空位的一個缺陷。因此，CAAC-OS可被視為具有低雜質濃度的氧化物半導體，或具有少量的氧空位的氧化物半導體。
氧化物半導體中包含的雜質可能作為一個載流子陷阱或作為載流子產生源。另外，當氫氣在其中捕獲時，在氧化物半導體中的氧空位充當載流子陷阱，或作為載流子產生源。
注意，雜質是指氧化物半導體的主要成分以外的元素，如氫，碳，矽，或過渡金屬元素。例如，比包含在氧化物半導體中的金屬元素具有鍵合氧的更高強度的元素(具體地，矽等)從氧化物半導體提取氧，這導致了原子排列的紊亂，並減少氧化物半導體的結晶度。重金屬如鐵或鎳，氬，二氧化碳或類似物具有大的原子半徑(或分子半徑)，並且因此干擾了氧化物半導體的原子排列並降低結晶度。
具有缺陷態密度(少量的氧空位)的低濃度 的氧化物半導體可以具有低載流子密度。這樣的氧化物半導體被稱為高度純化本質或大致高度純化本質的氧化物半導體。CAAC-OS具有低雜質濃度和缺陷態密度較低。即，CAAC-OS可能是高度純化本質或大致高度純化本質的氧化物半導體。因此，包括CAAC-OS的電晶體很少有負的閾值電壓(通常很少接通)。高度純化本質或大致高度純化本質的氧化物半導體具有少數的載流子陷阱。通過載流子陷阱獲得的電荷在氧化物半導體中需要很長的時間被釋放。獲得的電荷可以表現像固定的電荷。因此，它包括具有高雜質濃度和缺陷態的高密度的氧化物半導體的電晶體可能具有不穩定的電氣特性。然而，包括CAAC-OS的電晶體在電氣特性和高可靠性中具有小的變化。
由於CAAC-OS具有缺陷態的低密度，通過光照射或類似物產生的載流子是不太可能在缺陷態被獲得。因此，在使用CAAC-OS的電晶體中，由於具有可見光或紫外線的照射，電氣特性的變化是小的。
<微晶氧化物半導體>
接著，說明微晶氧化物半導體。
微晶氧化物半導體具有其中晶體部觀察到的區，以及其中晶體部分在高解析度的TEM圖像中不明確觀察到的區。在大多數情況下，包含在微晶氧化物半導體的晶體部分中的尺寸大於或等於1nm且小於或等於100nm，或者大於或等於1nm且小於或等於10nm。包括 奈米晶體(nc)的氧化物半導體具體稱為奈米晶氧化物半導體(nc-OS)，其是具有大於或等於1nm且小於或等於10nm，或者尺寸大於或等於1nm且小於或等於3nm的尺寸的微晶。在nc-OS的高解析度TEM圖像中，例如在某些情況下，晶界未清楚地觀察到。請注意，有一種可能性，即奈米晶體的起源與在CAAC-OS中的丸相同。因此，nc-OS的晶體部分在下面的描述中可以被稱為丸。
在nc-OS中，一個微觀的區(例如，具有尺寸大於或等於1nm且小於或等於10nm的區，特別是，具有尺寸大於或等於1nm且小於或等於3nm的區)具有週期原子排列。在nc-OS中的不同丸之間的晶體取向沒有規律性。因此，整個薄膜的取向不排序。因此，nc-OS不能從非晶氧化物半導體區分開來，這取決於一種分析方法。例如，通過使用具有直徑比丸的尺寸大的X射線而以XRD裝置的out-of-plane方法，當nc-OS進行結構分析時，示出晶面的峰沒有出現。此外，當nc-OS使用比丸的尺寸大的探針直徑的電子束(例如，50nm以上)進行電子衍射(電子衍射也稱為選區電子衍射)時，類似暈圖案的衍射圖案被觀察到。同時，當施加具有探頭直徑接近或小於丸的尺寸的電子束時，光斑出現在nc-OS的奈米束電子衍射圖案中。此外，在nc-OS的奈米束電子衍射圖案中，在圓形(環形)圖案中具有高亮度的區顯示在某些情況下。另外在某些情況下，在nc-OS的奈米束電子衍射圖案中，多個光斑示出在環狀區中。
因為如上所述的丸(奈米晶)之間的晶體取向沒有規律性，nc-OS也可以稱為作為包括隨機對準奈米晶體(RANC)的氧化物半導體，或包括非對準奈米晶體(NANC)的氧化物半導體。
與非晶氧化物半導體相比較，nc-OS是具有高規律性的氧化物半導體。因此，nc-OS可能有低於非晶氧化物半導體的缺陷態密度。需要注意的是，在nc-OS中不同的丸之間的晶體取向沒有規律性。因此，nc-OS比CAAC-OS具有缺陷態的更高密度。
<非晶氧化物半導體>
接著，說明非晶氧化物半導體。
該非晶氧化物半導體是具有無序原子排列和無晶體部分的氧化物半導體，且由存在於非晶狀態中作為石英的氧化物半導體例示。
在該非晶氧化物半導體的高解析度TEM圖像中，晶體部分不能被發現。
當非晶氧化物半導體用XRD裝置由out-of-plane的方法進行結構分析，沒有出現示出晶面的峰。當非晶氧化物半導體進行電子衍射時，暈圖案被觀察到。此外，當非晶氧化物半導體進行奈米束電子衍射時，光斑沒有被觀察到，並且僅出現暈圖案。
非晶結構有各種的理解。例如，一種結構被稱為完全非晶的結構，其原子排列完全不具有排序。同 時，一種結構已訂購也稱為非晶結構，其具有排序直到最近鄰原子距離或第二近鄰原子距離，但不具有長程排序。因此，只要甚至是可忽略不計的排序度在原子排列中呈現，嚴格的定義不允許氧化物半導體被稱為非晶氧化物半導體。至少具有長期排序的氧化物半導體不能被稱為非晶氧化物半導體。因此，由於晶體部分的呈現，例如，一個CAAC-OS和一個nc-OS不能被稱為非晶氧化物半導體或完全非晶氧化物半導體。
<非晶形氧化物半導體>
注意，氧化物半導體可以具有介於nc-OS和非晶氧化物半導體之間的結構。具有這種結構的氧化物半導體被特別稱為類非晶形氧化物半導體(a-like OS)。
在a-like OS的高解析度TEM圖像中，空隙可被觀察到。此外，在高解析度TEM圖像中，有一個晶體部分被清晰地觀察到的區，以及一個晶體部分未被觀察到的區。
a-like OS具有不穩定結構，因為它包括一個空隙。要如比較CAAC-OS和nc-OS以驗證a-like OS具有不穩定結構，進行電子照射所造成的在結構上的變化說明如下。
a-like OS(樣品A)，nc-OS(樣品B)，以及CAAC-OS(樣品C)被作為樣品製備以進行電子輻照。各樣品是In-Ga-Zn氧化物。
首先，獲得各樣品的高解析度剖面TEM圖像。高解析度剖面TEM圖像示出所有的樣品都具有晶體部分。
需要注意的是哪個部分被認為作為晶體部分如下被確定。眾所周知，InGaZnO4晶體的單元胞具有一個結構，其中包括3 In-O的層和6 Ga-Zn-O層的9層被堆疊在c軸方向上。相鄰層之間的距離相當於在(009)平面的晶格間距(也被稱為d值)。該值從晶體結構分析被計算為0.29nm。因此，一個部分被視為InGaZnO4的晶體部分，其中晶格條紋之間的晶格間距大於或等於0.28nm和小於或等於0.30nm。每個晶格條紋對應於InGaZnO4晶體的ab平面。
圖43在每個樣品中示出了晶體部分的平均尺寸的改變(在22點至45點)。需要注意的是在晶體部分的尺寸對應於晶格條紋的長度。圖43表示在a-like OS的晶體部分的尺寸隨累積電子照射量的增加而增加。具體地，如在圖43中的(1)所示，在TEM觀察的開始約1.2nm(也被稱為初始核)的晶體部分在4.2×108e-/nm2的累積電子照射量長到約2.6nm的尺寸。相反地，在nc-OS和CAAC-OS中的晶體部分的尺寸示出了從電子照射的開始到4.2×108e-/nm2的累積電子照射量的小變化。具體地，如在圖43中的(2)和(3)所示，在nc-OS和CAAC-OS中的平均晶粒尺寸分別大約1.4nm和大約2.1nm，不管累積電子照射量。
以這種方式，在a-like OS中的晶體部分的生長是由電子照射誘導。相反地，在nc-OS和CAAC-OS中，晶體部分的生長幾乎不受電子照射誘導。因此，與nc-OS和CAAC-OS比較，a-like OS具有不穩定結構。
a-like OS具有比nc-OS和CAAC-OS更低的密度，因為它包括一個空隙。具體地講，a-like OS的密度比具有相同組成的單晶氧化物半導體的密度高於或等於78.6%和低於92.3%。nc-OS和CAAC-OS的密度各比具有相同組成的單晶氧化物半導體高於或等於92.3%和低於100%。需要注意的是，很難沉積具有密度低於78%單晶氧化物半導體的密度的氧化物半導體。
例如，在具有In：Ga：Zn=1：1：1的原子比的氧化物半導體的情況下，具有菱形晶體結構的單晶InGaZnO4的密度為6.357g/cm3。因此，在具有In：Ga：Zn=1：1：1的原子比的氧化物半導體的情況下，a-like OS的密度大於或等於5.0g/cm3和低於5.9g/cm3。例如，在具有In：Ga：Zn=1：1：1的原子比的氧化物半導體的情況下，各nc-OS和CAAC-OS為高於或等於5.9g/cm3和低於6.3g/cm3。
需要注意的是有一個可能性，具有特定組成的氧化物半導體可以不存在在單一的晶體結構中。在這種情況下，具有不同組成的單晶氧化物半導體以適當的比例組合，其使得它能夠計算出密度相當於單晶氧化物半導體與所需組成的組合的密度。具有所需組成的單晶氧化物半 導體的密度可以使用根據具有不同組成的單晶氧化物半導體的組合比率的加權平均來計算。要注意的是，較佳使用盡可能少的單晶氧化物半導體的種類來計算密度。
如上所述，氧化物半導體具有各種結構和各種屬性。注意，氧化物半導體可以是一疊層，包括例如，非晶氧化物半導體，a-like OS，微晶氧化物半導體，以及CAAC-OS的兩個或更多個的膜。
[實施例1]
在本實施例中，進行分析導電膜的剖面形狀和組合物，其是能夠被用於本發明一個實施例的半導體裝置的佈線的一個例子。在本實施例中，五個樣品被製造，並在製造過程中取出來；所得樣品稱為樣品A1至A5。圖33A示出了本實施例的樣品A1的剖面的觀察結果。圖33B示出本實施例的樣品A2的剖面的觀察結果。圖34A示出了本實施例的樣品A3的剖面的觀察結果。圖34B示出了本實施例的樣品A4的剖面的觀察結果。圖35表示本實施例的樣品A5的剖面的觀察結果。製作本實施例的樣品的細節描述如下。
首先，玻璃基板被製備。接著，導電膜712被形成在玻璃基板上。導電膜712具有導電膜709，導電膜710，和導電膜711的三層疊層結構。
作為導電膜709，形成Cu-Mn合金膜。Cu-Mn合金膜形成在厚度為30nm以下的條件下：基板溫度 為室溫；供給到處理腔室的Ar氣的流量為100sccm；處理室的壓力控制為0.4Pa；並通過一個直流(DC)源供給到靶的電功率為2000W。靶的組成為Cu：Mn=90：10[原子%]。作為導電膜710，形成Cu膜。Cu膜形成在厚度為200nm以下的條件下：基板溫度為100℃；供給到處理腔室的Ar氣的流量為75sccm；處理室的壓力控制為1.0Pa；並通過一個直流(DC)源供給到靶的電功率為15kW。作為導電膜711，形成Cu-Mn合金膜。Cu-Mn合金膜形成在厚度為100nm以下的條件下：基板溫度為室溫；供給到處理腔室的Ar氣的流量為100sccm；處理室的壓力控制為0.4Pa；並通過一個直流(DC)源供給到靶的電功率為2000W。靶的組成為Cu：Mn=90：10[原子%]。
接著，抗蝕劑掩模形成在導電膜711上，蝕刻劑施加在抗蝕劑掩模上，並進行濕蝕刻處理，從而導電膜709，710和711同時進行處理。樣品受濕蝕刻處理被稱為樣品A 1。
作為蝕刻劑，使用了含有機酸溶液和過氧化氫水的蝕刻劑。
接著，去除抗蝕劑掩模。從該抗蝕劑掩模被除去的樣品稱為樣品A2。
接著，絕緣膜714被形成以覆蓋玻璃基板和導電膜712。
絕緣膜714被形成之前，基板和導電膜712通過即時在電漿CVD裝置的反應室中進行第一熱處理。 在下列條件下進行第一加熱處理：供給到處理腔室中的氮氣的流量為10000sccm；壓力為175Pa；基板溫度在220℃；和熱處理時間是300秒。
絕緣膜714具有第一氧氮化矽膜和第二氧氮化矽膜的一個層疊結構。第一氧氮化矽膜在以下的條件下形成到厚度為50nm：基板溫度為220℃；矽烷以50sccm的流量和一氧化二氮以2000sccm的流量供給到電漿CVD裝置的反應室作為源氣體；在反應室中的壓力控制為20Pa，以及100W的功率以使用27.12MHz的高頻電源來供給。第二氧氮化矽膜在以下的條件下形成到厚度為400nm：基板溫度為220℃；矽烷以160sccm的流量和一氧化二氮以4000sccm的流量供給到電漿CVD裝置的反應室作為源氣體；在反應室中的壓力被控制到200Pa，和1500功率W以使用27.12MHz的高頻電源來供給。
只有受到絕緣膜714形成之前的第一熱處理的樣品被稱為樣品A3，並且其中受到絕緣膜714形成之後的第一熱處理的樣品被稱為樣品A4。
接著，進行第二次熱處理。進行第二次熱處理的樣品稱為樣品A5。含有氮和氧在350℃的基板溫度下的混合氣體氣氛下進行第二熱處理一個小時。
通過上述過程，本實施例的樣品A1至A5被製成。
圖36示出在樣品A1至A5中的導電膜712的組成分析的結果。
以使用掃描透射式電子顯微鏡(STEM)觀察剖面，並以使用能量色散型X射線光譜儀(EDX)進行分析組成。在圖33A和33B，圖34A和34B，以及圖35中的白色圓圈點α進行導電膜的EDX分析。注意，點α對應於導電膜710的側壁的一個點，即，用作導電膜710的Cu膜的表面。此外，在圖36中，水平軸表示樣品的結構，而垂直軸表示點α的定量值。
從圖33A和33B，圖34A和圖34B，以及圖35的STEM圖像的結果，可以確認，本實施例製作的樣品的該導電膜712具有良好的剖面形狀。樣品A1至A5中的導電膜712的錐角分別為49°，42°，38°，47°和50°。當導電膜712的剖面的錐角如上所述大於或等於30°且小於或等於70°時，具有形成在導電膜712上的絕緣膜714的覆蓋是有利的。錐角是指導電膜712形成在其上的表面和從垂直其剖面的方向觀察導電膜712時，導電膜712的側面之間的傾斜角。具有連續曲率的側表面的傾斜角是指導電膜712形成在其上的表面和具有連續曲率的側表面的已知點之間的傾斜角。
從圖36的組成分析的結果，Mn在樣品A5的點α檢測。樣品A5是在絕緣膜714被形成的之後進行熱處理的樣品。圖36示出了通過形成導電膜712，形成絕緣膜714，然後進行熱處理，在Cu-Mn合金膜中用作導電膜709或導電膜711的Mn擴散到絕緣膜714中和連接到用作導電膜710的銅膜的側壁。
在本實施例所示的結構可以適當地使用與任何其他實施例或其他實施例中描述的結構組合。
[實施例2]
在本實施例中，進行分析導電膜的剖面形狀和組合物，其是能夠被用於本發明一個實施例的半導體裝置的佈線的一個例子。在本實施例中，兩個樣品被製造，並在製造過程中取出來；所得樣品稱為樣品B1和B2。製作本實施例的樣品的細節描述如下。
首先，玻璃基板被製備。接著，導電膜713被形成在玻璃基板上。導電膜713具有導電膜709，導電膜710，和導電膜711的兩層疊層結構。
作為導電膜709，形成Cu-Mn合金膜。Cu-Mn合金膜形成在厚度為30nm以下的條件下：基板溫度為室溫；供給到處理腔室的Ar氣的流量為100sccm；處理室的壓力控制為0.4Pa；並通過一個直流(DC)源供給到靶的電功率為2000W。靶的組成為Cu：Mn=90：10[原子%]。作為導電膜710，形成Cu膜。Cu膜形成在厚度為200nm以下的條件下：基板溫度為100℃；供給到處理腔室的Ar氣的流量為75sccm；處理室的壓力控制為1.0Pa；並通過一個直流(DC)源供給到靶的電功率為15kW。
接著，抗蝕劑掩模形成在導電膜710上，蝕刻劑施加在抗蝕劑掩模上，並進行濕蝕刻處理，從而導電 膜709和710同時進行處理。使用含有有機酸溶液和過氧化氫水的蝕刻劑作為蝕刻劑。
接著，去除抗蝕劑掩模，並且形成絕緣膜714以覆蓋玻璃基板和導電膜713。
絕緣膜714被形成之前，基板和導電膜712通過即時在電漿CVD裝置的反應室中進行第一熱處理。在下列條件下進行第一加熱處理：供給到處理腔室中的氮氣的流量為10000sccm；壓力為175Pa；基板溫度在220℃；和熱處理時間是300秒。
絕緣膜714具有第一氧氮化矽膜和第二氧氮化矽膜的一個層疊結構。第一氧氮化矽膜在以下的條件下形成到厚度為50nm：基板溫度為220℃；矽烷以50sccm的流量和一氧化二氮以2000sccm的流量供給到電漿CVD裝置的反應室作為源氣體；在反應室中的壓力控制為20Pa，以及100W的功率以使用27.12MHz的高頻電源來供給。第二氧氮化矽膜在以下的條件下形成到厚度為400nm：基板溫度為220℃；矽烷以160sccm的流量和一氧化二氮以4000sccm的流量供給到電漿CVD裝置的反應室作為源氣體；在反應室中的壓力被控制到200Pa，和1500功率W以使用27.12MHz的高頻電源來供給。
在其中絕緣膜714是在第一加熱處理後形成的樣品稱為樣品B1。
接著，進行第二次熱處理。進行第二次熱處理的樣品稱為樣品B2。含有氮和氧在350℃的基板溫度下 的混合氣體氣氛下進行第二熱處理一個小時。
通過上述方法，本實施例的樣品B1和B2被製成。
圖37A示出了本實施例的樣品B1的剖面的觀察結果，和圖37B示出了本實施例的樣品B2的剖面的觀察結果。圖38示出導電膜713的組成分析的結果。
剖面的觀察和組成分析採用類似於實施例1中的進行。導電膜的EDX分析是在圖37A和37B的白色圓圈點β1，β2和β3執行。點β1表示導電膜709的一區，該點β2表示導電膜710的一區，並且點β3表示導電膜710和絕緣膜714之間的界面的附近中的區。在圖38中，水平軸表示測量點/樣品結構和垂直軸表示量化值。
從圖37A和37B中的TEM圖像的結果，每個製作在本實施例中的樣品的導電膜713和絕緣膜714的層疊狀態進行了確認。
從圖38的組成分析的結果，Mn在樣品B1的點β1，樣品B2的點β1，和樣品B2的點β3檢測。在Cu-Mn合金膜中的Mn在樣品B1和樣品B2的點β1檢測，因為Cu-Mn合金膜用作導電膜709。Mn在樣品B2的點β3檢測，因為在Cu-Mn合金膜中用作導電膜709的Mn擴散。
如上所述，Mn是在圖38中所示的樣品B2的點β3檢測。因為通過形成導電膜713，形成絕緣膜714，然後進行熱處理，在Cu-Mn合金膜中用作導電膜709的 Mn擴散到導電膜710中和在導電膜710和絕緣膜714兩者之間的界面附近。
在本實施例所示的結構可以適當地與任何其他實施例或其他實施例中描述的結構結合使用。
本申請案是基於日本專利申請序列號2013-250449，於2013年12月3日提交日本專利局，其全部內容在此通過引用併入本文。

Claims (11)

  1. 一種半導體裝置，包含一第一電晶體，包含一第一氧化物半導體膜、一源極電極和一汲極電極；和一第二電晶體，包含一閘極電極，其中該第一電晶體的該源極電極和該汲極電極各包含一第一Cu-X合金膜，其中該第二電晶體的該閘極電極包含一第二Cu-X合金膜，其中X是Mn，Ni，Cr，Fe，Co，Mo，Ta，或Ti，其中該第一Cu-X合金膜被包含X的一第一氧化物膜覆蓋，其中該第二Cu-X合金膜被包含X的一第二氧化物膜覆蓋，其中該第一氧化物膜的一部分與該第一氧化物半導體膜直接接觸，和其中該第一氧化物膜的另一部分與該第二氧化物膜直接接觸。
  2. 一種半導體裝置，包含一第一電晶體，包含一第一氧化物半導體膜、一源極電極和一汲極電極；和一第二電晶體，包含一閘極電極，其中該第一電晶體的該源極電極和該汲極電極各具有一第一疊層結構，該第一疊層結構包含一第一Cu-X合金膜， 其中該第二電晶體的該閘極電極具有一第二疊層結構，該第二疊層結構包含一第二Cu-X合金膜，其中X是Mn，Ni，Cr，Fe，Co，Mo，Ta，或Ti，其中該第一Cu-X合金膜的一部分與該第一氧化物半導體膜直接接觸，和其中該第一Cu-X合金膜的另一部分與該第二Cu-X合金膜直接接觸。
  3. 一種半導體裝置，包含一第一電晶體，包含一第一氧化物半導體膜、一源極電極和一汲極電極；和一第二電晶體，包含一閘極電極，其中該第一電晶體的該源極電極和該汲極電極各具有一第一疊層結構，該第一疊層結構包含一第一Cu-X合金膜，其中該第二電晶體的該閘極電極具有一第二疊層結構，該第二疊層結構包含一第二Cu-X合金膜，其中X是Mn，Ni，Cr，Fe，Co，Mo，Ta，或Ti，其中該第一疊層結構被包含X的一第一氧化物膜覆蓋，其中該第二疊層結構被包含X的一第二氧化物膜覆蓋，其中該第一氧化物膜的一部分與該第一氧化物半導體膜直接接觸，和其中該第一氧化物膜的另一部分與該第二氧化物膜直 接接觸。
  4. 如申請專利範圍第1、2、和3項中任一項所述的半導體裝置，其中X是Mn。
  5. 如申請專利範圍第1、2、和3項中任一項所述的半導體裝置，其中該第一電晶體的該源極電極和該汲極電極中的一個的錐角大於或等於30°且小於或等於70°。
  6. 如申請專利範圍第1、2、和3項中任一項所述的半導體裝置，其中該第二電晶體更包含一第二氧化物半導體膜，和其中該第一氧化物半導體膜和該第二氧化物半導體膜各包含銦和鋅中的至少一個。
  7. 如申請專利範圍第1、2、和3項中任一項所述的半導體裝置，其中該第一電晶體更包含在該第一氧化物半導體膜上的一第一金屬氧化物膜，和在該第一金屬氧化物膜上的一第二金屬氧化物膜。
  8. 如申請專利範圍第1、2、和3項中任一項所述的半導體裝置，其中該第一電晶體更包含一第一閘極電極和一第二閘極電極，並以該第一氧化物半導體膜介於該第一閘極電極和該第二閘極電極之間。
  9. 一種顯示裝置，包含申請專利範圍第1、2、和3項中任一項所述的半導體裝置。
  10. 如申請專利範圍第2和3項中任一項所述的半導體裝置，其中該第一疊層結構更包含在該第一Cu-X合金膜上的一第一銅膜和在該第一銅膜上的一第三Cu-X合金 膜。
  11. 如申請專利範圍第2和3項中任一項所述的半導體裝置，其中該第二疊層結構更包含在該第二Cu-X合金膜上的一第二銅膜，和在該第二銅膜上的一第四Cu-X合金膜。
TW103141189A 2013-12-03 2014-11-27 半導體裝置及其製造方法 TWI645566B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013250449 2013-12-03
JP2013-250449 2013-12-03

Publications (2)

Publication Number Publication Date
TW201528506A TW201528506A (zh) 2015-07-16
TWI645566B true TWI645566B (zh) 2018-12-21

Family

ID=53272959

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103141189A TWI645566B (zh) 2013-12-03 2014-11-27 半導體裝置及其製造方法

Country Status (5)

Country Link
US (1) US9991392B2 (zh)
JP (4) JP2015130488A (zh)
CN (1) CN105814692A (zh)
TW (1) TWI645566B (zh)
WO (1) WO2015083037A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9336919B2 (en) 2012-08-17 2016-05-10 The Trustees Of The University Of Pennsylvania Methods for preparing colloidal nanocrystal-based thin films
WO2014113655A2 (en) * 2013-01-18 2014-07-24 The Trustees Of The University Of Pennsylvania Nanocrystal thin film device fabrication methods and apparatus
KR101623776B1 (ko) * 2013-12-09 2016-06-07 엘지디스플레이 주식회사 터치 디스플레이 드라이버 집적회로 및 터치 표시장치
US10276502B2 (en) * 2015-03-27 2019-04-30 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing same
CN104701384A (zh) * 2015-04-09 2015-06-10 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
KR101731172B1 (ko) * 2015-08-31 2017-04-28 엘지디스플레이 주식회사 터치센서 일체형 표시장치
TWI584170B (zh) * 2016-01-08 2017-05-21 Egalax_Empia Tech Inc Applies to the touch screen controller
WO2017130073A1 (ja) 2016-01-29 2017-08-03 株式会社半導体エネルギー研究所 半導体装置、及び該半導体装置を有する表示装置
US10916430B2 (en) 2016-07-25 2021-02-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6350754B1 (ja) * 2017-01-20 2018-07-04 凸版印刷株式会社 表示装置及び表示装置基板
US11469258B2 (en) 2017-05-31 2022-10-11 Beijing Boe Technology Development Co., Ltd. Display panel and display device
JP7029907B2 (ja) * 2017-09-07 2022-03-04 株式会社ジャパンディスプレイ 表示装置
CN107634002A (zh) * 2017-09-26 2018-01-26 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN107978560B (zh) * 2017-11-21 2019-12-03 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法
CN108663863B (zh) * 2018-06-25 2021-01-26 Tcl华星光电技术有限公司 阵列基板
KR20210035553A (ko) * 2019-09-24 2021-04-01 삼성전자주식회사 도메인 스위칭 소자 및 그 제조방법
US20230110228A1 (en) * 2020-03-19 2023-04-13 Fuzhou Boe Optoelectronics Technology Co., Ltd. Thin-film transistor and preparation method therefor, and display substrate and display panel
CN114980477A (zh) * 2021-02-18 2022-08-30 合肥鑫晟光电科技有限公司 背板、背光源、照明装置及显示装置
US20240186379A1 (en) * 2021-03-15 2024-06-06 Boe Technology Group Co., Ltd. Metal-oxide thin-film transistor and method for manufacturing same, x-ray detector, and display panel

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110032467A1 (en) * 2004-08-31 2011-02-10 Tohoku University Copper alloy and liquid-crystal display device
US8405086B1 (en) * 2011-11-04 2013-03-26 Shenzhen China Star Optoelectronics Technology Co., Ltd. Pixel structure of display panel and method for manufacturing the same

Family Cites Families (154)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
KR100268895B1 (ko) * 1997-12-27 2000-10-16 김영환 박막트랜지스터 및 이의 제조방법
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
US6297519B1 (en) * 1998-08-28 2001-10-02 Fujitsu Limited TFT substrate with low contact resistance and damage resistant terminals
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3916334B2 (ja) * 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US7554260B2 (en) 2004-07-09 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device provided with a conductive film connection between a wiring component and a metal electrode film
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577281B (zh) 2005-11-15 2012-01-11 株式会社半导体能源研究所 有源矩阵显示器及包含该显示器的电视机
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5196813B2 (ja) 2006-03-20 2013-05-15 キヤノン株式会社 アモルファス酸化物膜をゲート絶縁層に用いた電界効果型トランジスタ
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
TWI312578B (en) * 2006-09-29 2009-07-21 Innolux Display Corp Thin film transistor substrate
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
KR101416876B1 (ko) * 2006-11-17 2014-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조방법
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5121299B2 (ja) 2007-05-09 2013-01-16 アルティアム サービシズ リミテッド エルエルシー 液晶表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR20100106309A (ko) * 2007-10-15 2010-10-01 이 아이 듀폰 디 네모아 앤드 캄파니 용액 처리된 전자 소자
JPWO2009075281A1 (ja) * 2007-12-13 2011-04-28 出光興産株式会社 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5571887B2 (ja) 2008-08-19 2014-08-13 アルティアム サービシズ リミテッド エルエルシー 液晶表示装置及びその製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2184783B1 (en) * 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
KR20130138352A (ko) 2008-11-07 2013-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN101740631B (zh) 2008-11-07 2014-07-16 株式会社半导体能源研究所 半导体装置及该半导体装置的制造方法
KR102391280B1 (ko) 2009-03-12 2022-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI489628B (zh) * 2009-04-02 2015-06-21 Semiconductor Energy Lab 半導體裝置和其製造方法
JP2010245366A (ja) 2009-04-08 2010-10-28 Fujifilm Corp 電子素子及びその製造方法、並びに表示装置
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
CN105097946B (zh) 2009-07-31 2018-05-08 株式会社半导体能源研究所 半导体装置及其制造方法
KR20180014255A (ko) 2009-11-13 2018-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
US8395156B2 (en) 2009-11-24 2013-03-12 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2011068033A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101857693B1 (ko) 2009-12-04 2018-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TWI422035B (zh) 2009-12-22 2014-01-01 Au Optronics Corp 半導體元件結構及其製造方法
KR101399610B1 (ko) 2010-02-05 2014-05-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
KR102292523B1 (ko) * 2010-04-02 2021-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20110124530A (ko) * 2010-05-11 2011-11-17 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 박막 트랜지스터 표시판
JP5403527B2 (ja) 2010-07-02 2014-01-29 合同会社先端配線材料研究所 半導体装置
CN102971857A (zh) 2010-07-02 2013-03-13 合同会社先端配线材料研究所 薄膜晶体管
JP2012027159A (ja) * 2010-07-21 2012-02-09 Kobe Steel Ltd 表示装置
KR101318595B1 (ko) 2010-08-03 2013-10-15 샤프 가부시키가이샤 박막 트랜지스터 기판
US8647919B2 (en) * 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
US8916866B2 (en) 2010-11-03 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
US8941112B2 (en) 2010-12-28 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR101895421B1 (ko) * 2011-02-24 2018-09-07 삼성디스플레이 주식회사 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법들
JP5429718B2 (ja) * 2011-03-08 2014-02-26 合同会社先端配線材料研究所 酸化物半導体用電極、その形成方法
JP2012222171A (ja) * 2011-04-11 2012-11-12 Hitachi Ltd 表示装置およびその製造方法
JP5171990B2 (ja) * 2011-05-13 2013-03-27 株式会社神戸製鋼所 Ｃｕ合金膜および表示装置
KR20120138074A (ko) 2011-06-14 2012-12-24 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101913207B1 (ko) * 2011-10-12 2018-11-01 삼성디스플레이 주식회사 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
JP5912046B2 (ja) * 2012-01-26 2016-04-27 株式会社Ｓｈカッパープロダクツ 薄膜トランジスタ、その製造方法および該薄膜トランジスタを用いた表示装置
US20130207111A1 (en) 2012-02-09 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including semiconductor device, electronic device including semiconductor device, and method for manufacturing semiconductor device
US8999773B2 (en) 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
KR102069158B1 (ko) 2012-05-10 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선의 형성 방법, 반도체 장치, 및 반도체 장치의 제작 방법
KR102380379B1 (ko) 2012-05-10 2022-04-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2013190838A1 (ja) * 2012-06-21 2013-12-27 パナソニック株式会社 Ｔｆｔ基板およびその製造方法並びに有機ｅｌ表示装置およびその製造方法
KR102039102B1 (ko) * 2012-12-24 2019-11-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US9882014B2 (en) 2013-11-29 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW201523877A (zh) 2013-11-29 2015-06-16 Semiconductor Energy Lab 半導體裝置、半導體裝置的製造方法以及顯示裝置
US20150155313A1 (en) 2013-11-29 2015-06-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110032467A1 (en) * 2004-08-31 2011-02-10 Tohoku University Copper alloy and liquid-crystal display device
US8405086B1 (en) * 2011-11-04 2013-03-26 Shenzhen China Star Optoelectronics Technology Co., Ltd. Pixel structure of display panel and method for manufacturing the same

Also Published As

Publication number Publication date
JP2022163021A (ja) 2022-10-25
US20150214376A1 (en) 2015-07-30
WO2015083037A1 (en) 2015-06-11
CN105814692A (zh) 2016-07-27
US9991392B2 (en) 2018-06-05
TW201528506A (zh) 2015-07-16
JP2021153189A (ja) 2021-09-30
JP2019201222A (ja) 2019-11-21
JP2015130488A (ja) 2015-07-16

Similar Documents

Publication Publication Date Title
TWI645566B (zh) 半導體裝置及其製造方法
TWI774636B (zh) 顯示裝置
US11796866B2 (en) Display device
CN106256017B (zh) 半导体装置、包括该半导体装置的显示装置
KR102031847B1 (ko) 반도체 장치 및 그 제작 방법
KR102244553B1 (ko) 용량 소자 및 반도체 장치
TWI669761B (zh) 半導體裝置、包括該半導體裝置的顯示裝置
US9887291B2 (en) Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
TWI657488B (zh) 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
TW201603286A (zh) 半導體裝置、該半導體裝置的製造方法以及包括該半導體裝置的顯示裝置
WO2016125051A1 (en) Method for manufacturing semiconductor device
KR20130055521A (ko) 반도체 소자, 및 반도체 소자의 제작 방법, 및 반도체 소자를 포함하는 반도체 장치
KR20150131978A (ko) 반도체 장치, 이 반도체 장치를 포함하는 표시 장치
JP2023059891A (ja) 半導体装置の作製方法
US20180095336A1 (en) Semiconductor device and electronic device
KR102166892B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees